KR20030084086A - Systems and methods for reducing noise in mixed-mode integrated circuits - Google Patents

Systems and methods for reducing noise in mixed-mode integrated circuits Download PDF

Info

Publication number
KR20030084086A
KR20030084086A KR1020020022575A KR20020022575A KR20030084086A KR 20030084086 A KR20030084086 A KR 20030084086A KR 1020020022575 A KR1020020022575 A KR 1020020022575A KR 20020022575 A KR20020022575 A KR 20020022575A KR 20030084086 A KR20030084086 A KR 20030084086A
Authority
KR
South Korea
Prior art keywords
battery
current
coupled
transistors
transistor
Prior art date
Application number
KR1020020022575A
Other languages
Korean (ko)
Inventor
존슨로니에지.
Original Assignee
엑셀라트론 솔리드 스테이트 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엑셀라트론 솔리드 스테이트 엘엘씨 filed Critical 엑셀라트론 솔리드 스테이트 엘엘씨
Priority to KR1020020022575A priority Critical patent/KR20030084086A/en
Publication of KR20030084086A publication Critical patent/KR20030084086A/en

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04113Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches

Abstract

적어도 2개의 트랜지스터를 갖는 인버터 망, 상기 인버터 망에 결합되는 박막 배터리와 같은 마이크로 배터리, 및 일단이 상기 마이크로 배터리에 그리고 타단이 전원에 연결된 저항을 포함하는 스위칭 노이즈를 감소시키는 집적회로용 시스템 및 방법이 제시된다. 트랜지스터가 어떤 논리 상태에서 다른 논리상태로 천이될때, 소정시간동안 하나의 트랜지스터가 턴온된다. 제어가 가해지지않는한, 이 상태는 높은 량의 전류 및 결과적인 전압 스파이크를 생성한다. 이 천이 주기동안 요구되는 전류는 마이크로 배터리로부터 제공되어 아날로그 소자들로의 피크전압 흐름 및 이로인한 이 소자들의 파괴를 방지한다. 배터리는 점진적으로 재충전되며, 따라서 전압스파이크가 발생되지 않는다. 또한, 집적회로 소자들이 전원에서 유도되는 전류를 제한하는 저항에 의해 전원으로부터 고립된다.Systems and methods for reducing switching noise comprising an inverter network having at least two transistors, a micro battery such as a thin film battery coupled to the inverter network, and a resistor one end connected to the micro battery and the other end to a power source. This is presented. When a transistor transitions from one logic state to another, one transistor is turned on for a predetermined time. Unless control is applied, this state creates a high amount of current and the resulting voltage spikes. The current required during this transition period is provided from the micro-battery to prevent peak voltage flow to the analog devices and thereby destroy them. The battery is gradually recharged, so no voltage spikes are generated. In addition, integrated circuit elements are isolated from the power supply by a resistor that limits the current drawn from the power supply.

Description

혼합-모드 집적회로의 노이즈 감소를 위한 시스템 및 방법{SYSTEMS AND METHODS FOR REDUCING NOISE IN MIXED-MODE INTEGRATED CIRCUITS}SYSTEM AND METHOD FOR NOISE REDUCTION IN MIXED-MODE INTEGRATED CIRCUITS {SYSTEMS AND METHODS FOR REDUCING NOISE IN MIXED-MODE INTEGRATED CIRCUITS

본 발명은 일반적으로 반도체 집적회로에 관한 것으로, 좀더 구체적으로는 혼합-모드 집적회로의 노이즈 감소를 위한 시스템 및 방법에 관한 것이다.TECHNICAL FIELD The present invention generally relates to semiconductor integrated circuits, and more particularly to systems and methods for noise reduction in mixed-mode integrated circuits.

현재의 환경에서, 반도체들은 아날로그와 디지털 구성요소들 모두를 포함하며, 일반적으로 혼합 신호 또는 혼합-모드 집적회로들(IC들)로 간주된다. 동일 칩 상에 아날로그 및 디지털 구성요소들을 집적한 것은 비용, 면적 및 필요 전력을 줄이며, 이는 IC들의 생산에 있어 중요한 고려사항들이다. 그러나, 동일 기판 상에 아날로그와 디지털 구성요소들을 조합하는 것은 설계의 곤란을 유발한다. 주로, 고속 디지털 회로들의 스위칭 노이즈는 고주파 아날로그 회로들과 쉽게 간섭하며 손상을 준다. 일반적으로 디지털 회로들은 기 설정된 전압 레벨들 간을 빠르게 시위치하고, 결과적으로 전원 라인들에 과도(transient) 노이즈를 유도한다. 다양한 전압 레벨들과 주파수들에서 동작하는 아날로그 회로들은 유도 노이즈에 민감한 반면 상기 디지털 회로들은 유도 노이즈로부터의 간섭에 강하다.In the present environment, semiconductors include both analog and digital components and are generally considered mixed signal or mixed-mode integrated circuits (ICs). Integrating analog and digital components on the same chip reduces cost, area, and power requirements, which are important considerations in the production of ICs. However, combining analog and digital components on the same substrate introduces design challenges. Primarily, switching noise in high speed digital circuits easily interferes with and damages high frequency analog circuits. In general, digital circuits quickly position between preset voltage levels, resulting in transient noise on the power lines. Analog circuits operating at various voltage levels and frequencies are sensitive to induced noise while the digital circuits are resistant to interference from induced noise.

집적회로는 노이즈에 민감한 고성능 디바이스들을 다수 포함한다. 회로의 빠른 축적들 및 비충전들은 전압 강하를 유발한다. 이러한 과도 전압은 이러한 민감한 디바이스들의 성능에 영향을 주기에 충분하도록 크다.Integrated circuits include many high performance devices that are sensitive to noise. Rapid buildups and noncharges in the circuit cause a voltage drop. This transient voltage is large enough to affect the performance of these sensitive devices.

기판 노이즈는 다수의 어플리케이션들에 영향을 줄 수 있다. 예를 들어, 기판 노이즈는 위상-동기 루프 시스템들(PLL들)과 인버터들에 문제가 된다. PLL들은 디스크 드라이브들에서의 데이터 복구, 유무선 통신들, 고속 마이크로프로세서들그리고 메모리들을 포함하는 다수의 어플리케이션들에 사용된다.Substrate noise can affect many applications. For example, substrate noise is problematic for phase-locked loop systems (PLLs) and inverters. PLLs are used in many applications including data recovery in disk drives, wired and wireless communications, high speed microprocessors and memories.

인버터들(플립-플롭들로도 간주됨) 역시 광범위하게 사용된다. 플립-플롭들은 메모리 디바이스들에서 워드들의 비트들을 판독 및 기록하는데 중요한 기능을 제공한다. 일반적으로, 플립-플롭들은 상기 플립-플롭에 대한 기록 및 판독을 위해 어드레싱하는(플립-플롭을 정의하기 위해 필요함) 고속 스위칭 회로들을 포함한다.Inverters (also referred to as flip-flops) are also widely used. Flip-flops provide an important function for reading and writing bits of words in memory devices. In general, flip-flops include fast switching circuits that address (need to define a flip-flop) addressing for writing and reading on the flip-flop.

출력 상태들 간에 스위칭이 발생하지 않는 정상-상태 또는 정지(quiescent) 조건에서, 정원으로부터 상기 플립-플롭으로 전류가 흐르지 않는다. 전형적으로, 상기 플립-플롭은 전원 및 접지와 연결된 트랜지스터들의 망을 포함한다. 정상-상태에서, 하나의 트랜지스터(또는 트랜지스터들의 군)가 턴온되고, 다른 트랜지스터(또는 트랜지스터들의 군)가 턴오프된다. 하나의 트랜지스터에서 다른 하나로 스위치하기위해서, 전원은 하나의 상태에서 다른 상태로 스위치하는데, 예를 들면, 저전위에서 고전위로 스위치하여 전류를 흘린다. 하나의 트랜지스터가 턴오프되고 다른 트랜지스터가 턴온되면, 소정의 시간 주기 동안, 두개의 트랜지스터들이 온된다. 상기 주기 동안 높은 전류가 상기 망에 제공된다. 상기 높은 전류는 상기 스위칭 처리 동안 노이즈를 유도하는 전압 스파이크(spike)를 유발한다. 전류가 상기 망의 와이어들을 통해 흘러들게 됨에 따라, 저항들과 만나게되므로 전압은 강하되기 시작하고, 이는 IC 전체에 대한 과도 전압이 된다. 이러한 과도 전압들은 집적 회로 보드가 적재된 인쇄 회로 기판으로부터 상기 집적 회로와 결선된 전원을 따라 전파될 수 있다. 상기 과도 전압은 상기 인쇄 회로 기판 상의 다른 회로들 및 상기 집적 회로 자체 내의 다른 회로들의 적절한 동작에 영향을 주는 무선주파수(RF) 방사(radiation)를 생성한다.In steady-state or quiescent conditions where no switching occurs between output states, no current flows from the garden to the flip-flop. Typically, the flip-flop includes a network of transistors connected to a power source and ground. In the steady-state, one transistor (or group of transistors) is turned on and the other transistor (or group of transistors) is turned off. In order to switch from one transistor to another, the power supply switches from one state to another, for example, by switching from low to high potential to flow current. When one transistor is turned off and the other transistor is turned on, for a period of time, two transistors are turned on. High current is provided to the network during the period. The high current causes voltage spikes that induce noise during the switching process. As current flows through the wires of the network, the voltage begins to drop as it encounters resistors, which becomes a transient voltage across the IC. Such transient voltages may propagate along a power source connected to the integrated circuit from a printed circuit board on which the integrated circuit board is loaded. The transient voltage produces radio frequency (RF) radiation that affects the proper operation of other circuits on the printed circuit board and other circuits within the integrated circuit itself.

스위칭 노이즈 문제들을 해결하기 위한 다수의 종래 시도들이 제안되었다. 어떠한 제안된 해법은 상기 전류 서지(surge)를 제어하는데 초점을 두었다. 1999년 5월 18일 제출된 미국 특허 제 5,905,389호의 "전원 노이즈를 줄이기 위한 CMOS 집적회로 레귤레이터"는 스위칭 전환(transition) 중 논리 게이트들의 세트에 고정 전류를 제공하기 위한 보조 금속-산화물-반도체(CMOS) 레귤레이터를 포함한다. 상기 구성은 아날로그 회로들과 공유하는 외부 전원과 분리하여 전류를 공급 레일(rail)들에 제공한다. 상기 전류는 클램핑 트랜지스터들의 클램핑 동작에 의해 거의 일정하게 유지된다. 과도 전류들에 대한 초과 전하는 캐패시터에의해 공급되며, 이는 스위칭하지 않는 시간 동안 재충전된다.Many prior attempts have been proposed to solve switching noise problems. Some proposed solutions have focused on controlling the current surge. U.S. Patent No. 5,905,389, filed on May 18, 1999, entitled "CMOS Integrated Circuit Regulator for Reducing Supply Noise" is an auxiliary metal-oxide-semiconductor (CMOS) for providing a fixed current to a set of logic gates during a switching transition. ) Includes a regulator. The configuration provides current to the supply rails separately from the external power source sharing with the analog circuits. The current is kept substantially constant by the clamping operation of the clamping transistors. The excess charge for the transients is supplied by the capacitor, which recharges during the time of no switching.

상기 노이즈 문제를 해결하기 위한 다른 시도는 활성 디바이스들에 인접 배치된 디커플링 캐패시터들의 부가를 포함한다. 상기 디커플링 캐패시터들은 상기 디바이스들에 대한 전류 흐름을 안정화한다. 그러나, 상기 캐패시터가 상기 전압의 일부를 흡수하는 동안 스파이가 여전히 발생한다.Another attempt to solve the noise problem involves the addition of decoupling capacitors disposed adjacent to the active devices. The decoupling capacitors stabilize the current flow for the devices. However, spy still occurs while the capacitor absorbs part of the voltage.

기판 노이즈 문제들을 해결하기 위한 또다른 시도는 선형 궤환 루프들을 이용하는 활성 방법을 포함한다. 상기 접근은 상기 노이즈의 아날로그 수신기 부분에서의 노이즈를 샘플링하고, 상기 노이즈를 부궤환 루프의 입력 스테이지로 전달하는 단계를 포함한다. 역상으로 증폭된 후, 상기 노이즈는 상기 기판에 재인가된다. 상기 기판 내부를 이동하는 원래 노이즈에 대해 역상을 가지는 상기 재인가된 노이즈는 상기 원래 노이즈를 최대 83%까지 소멸시킨다. 상기 해법은 낮은 주파수들과낮은 디지털 클럭 속도를 가지는 저전압 휴대용 전자기기들에서 동작하는 혼합-모드 집적회로에 적용된다.Another attempt to solve substrate noise problems involves an active method using linear feedback loops. The approach includes sampling noise at the analog receiver portion of the noise and passing the noise to an input stage of a negative feedback loop. After being amplified in reverse phase, the noise is reapplied to the substrate. The re-applied noise, having a reverse phase with respect to the original noise moving inside the substrate, dissipates the original noise by up to 83%. The solution is applied to mixed-mode integrated circuits operating in low voltage portable electronics with low frequencies and low digital clock speeds.

스위칭 노이즈를 관리하는 또다른 시도는 아날로그와 디지털 기능들을 분리하는 것이다. 상기 처리는 독특한 생산 공정들과 사용자 설계들이 필요하다. 예를 들어, 2000년 1월 1일 제출된 미국 특허 제 6,020,614호의 "혼합 신호 집적 회로의 기판 노이즈 커플링을 줄이는 방법"은 디지털 회로와는 분리된 전원 버스를 가지는 아날로그 회로를 가지고 반도체 기판의 아날로그와 디지털 회로들 사이의 경계 구역들을 설정하는 것으로 노이즈를 줄일 수 있다고 제안한다. 또한, 상기 특허는 상호 연결 신호 라인들의 제공을 설명하는데, 상기 회로들 간의 격리된 와이어들은 다른 회로들로부터 커플링되는 기판 노이즈가 저전위인 동안 다른 회로들과 기능적으로 상호작용할 수 있다. 그러나, 아날로그 구성요소들을 상기 디지털 구성요소들로부터 이격하는 것은 귀중한 반도체 공간을 낭비하게 되며, 이는 집적 회로 설계의 중요한 고려사항이다.Another attempt to manage switching noise is to separate analog and digital functions. The treatment requires unique production processes and user designs. For example, US Pat. No. 6,020,614, filed Jan. 1, 2000, describes a method for reducing substrate noise coupling in a mixed signal integrated circuit that has an analog circuit having a power bus separate from the digital circuit, and the analog of a semiconductor substrate. It is proposed that setting the boundary zones between the and digital circuits can reduce the noise. The patent also describes the provision of interconnecting signal lines, wherein isolated wires between the circuits can functionally interact with other circuits while the substrate noise coupled from the other circuits is at low potential. However, separating analog components from the digital components wastes valuable semiconductor space, which is an important consideration in integrated circuit design.

스위칭 노이즈를 해소하는 또다른 시도가 1997년 7월 15일 제출된, 미국 특허 제 5,649,160호의 "집적회로들과 회로 조립물들의 노이즈 감소"에 설명된다. 상기 특허는 디지털 회로로부터의 노이즈를 정형화하고 이를 신호 또는 주파수 스펙트럼의 소수 부분들에 집중하는 것으로 감소될 수 있다고 제안한다. 상기 해법은 아날로그 회로의 노이즈 존재가 특정 주파수에서 덜 중요하며, 그로 인해 디지털 회로로부터의 스팩트럴 피크 또는 피크들을 조심스럽게 위치시키는 것으로 간섭이 거의 없도록 한다는 개념에 의존한다.Another attempt to eliminate switching noise is described in US Pat. No. 5,649,160, "Noise Reduction of Integrated Circuits and Circuit Assemblies," filed July 15,1997. The patent suggests that it can be reduced by shaping noise from digital circuitry and focusing it on fractional portions of the signal or frequency spectrum. The solution relies on the notion that the presence of noise in analog circuits is less important at certain frequencies, and hence there is little interference by carefully placing spectral peaks or peaks from the digital circuit.

상기 스위칭 노이즈 문제들을 해결하기 위한 다양한 종래 시도들 각각은 제한들을 가진다. 따라서, 혼합-모드 집적 회로의 스위칭 노이즈를 실질적으로 줄이는 시스템 및 방법이 필요한 것이다.Each of the various conventional attempts to solve the switching noise problems have limitations. Accordingly, what is needed is a system and method that substantially reduces the switching noise of mixed-mode integrated circuits.

본 발명의 목적은 집적 회로 상에 마이크로 배터리를 포함하는 것으로 아날로그와 디지털 구성요소들을 가지는 집적회로가 마주치는 스위칭 노이즈 관련 문제들을 극복하는 것이다. 노이즈는 몇 가지 환경들을 통해 집적 회로에서 발생된다. 그 중에서도, 인버터들과 같은 특정 집적 회로들은 하나의 논리 상태에서 다른 논리 상태로 천이한다. 예를 들어서, 인버터 A는 반드시 턴온되고 인버터 B는 반드시 턴오프되어야한다. 상기 천이 중에, 소정의 시간 주기 동안 두개의 트랜지스터들이 모두 온되며, 상기 천이는 완료된다. 상기 예에서, 전압에 스파이크를 발생시키고 노이즈를 유도하는 결과를 가져오는 높은 전류가 존재한다.It is an object of the present invention to include a micro battery on an integrated circuit to overcome the switching noise related problems encountered by integrated circuits with analog and digital components. Noise is generated in integrated circuits through several circumstances. Among other things, certain integrated circuits, such as inverters, transition from one logic state to another. For example, inverter A must be turned on and inverter B must be turned off. During the transition, both transistors are turned on for a predetermined time period and the transition is complete. In this example, there is a high current that results in spikes in the voltage and induce noise.

스위칭 노이즈를 줄이는 본 발명으로 구성된 집적 회로는 적어도 두개의 트랜지스터들을 가지는 인버터 망과, 상기 인버터 망과와 연결되는 게이팅 망과, 상기 인버터와 연결되는 마이크로 배터리와, 그리고 일단부가 상기 마이크로 배터리와 연결되고 타단부가 전원과 연결되는 저항을 포함한다. 정상 상태에서, 상기 마이크로 배터리는 비충전된다. 충전되면, 근소한 전류가 상기 마이크로 배터리를 통해 흐른다. 상기 인버터가 천이하고, 전압 스파이크를 유발하는 전류 서지가 발생하면, 전압 강하를 요구하는 상기 전류는 상기 마이크로 배터리에서 제공된다. 그래서, 상기 집적회로는 아날로그 구성요소들로의 피크 전압 흐름 및 아날로그 구성요소들의 붕괴를 피할 수 있다. 부가적으로, 상기 배터리는 점진적으로 재충전되므로 전압 스파이크가 발생되지 않는다. 또한, 집적회로의 구성요소들은 전원 라인 즉, VDD로부터 절연된다. 대안적으로, 상기 인버터는 두개의 교차 결합된 3개의 에미터 트랜지스터들을 포함하는 바이폴라 RAM 저장부를 포함할 수 있다.An integrated circuit configured to reduce switching noise includes an inverter network having at least two transistors, a gating network connected to the inverter network, a micro battery connected to the inverter, and one end connected to the micro battery. The other end includes a resistor connected to the power supply. In the normal state, the micro battery is uncharged. Once charged, a slight current flows through the micro battery. When the inverter transitions and a current surge occurs that causes a voltage spike, the current requiring a voltage drop is provided by the micro battery. Thus, the integrated circuit can avoid peak voltage flow into the analog components and collapse of the analog components. In addition, the battery is gradually recharged so that no voltage spike occurs. In addition, the components of the integrated circuit are isolated from the power line, ie V DD . Alternatively, the inverter may include a bipolar RAM storage including three cross coupled three emitter transistors.

본 발명의 다른 실시예에서, 스위칭 노이즈는 스위치 되지 않은 집적회로에서 줄어든다. 상기 실시예는 온 논리 상태인 트랜지스터의 한 군과 오프 논리 상태인 트랜지스터의 다른 군을 가지는 다수의 트랜지스터들을 포함한다. 마이크로 배터리는 트랜지스터의 각 군과 연결된다. 트랜지스터들의 상태에 대한 인지는 상기 관련된 마이크로 배터리가 충전되는지 비충전되는 지를 통해 결정된다. 셀에 대한 기록을 위해서, 상기 관련된 마이크로 배터리가 충전되고, 해당 트랜지스터가 턴온된다.In another embodiment of the invention, switching noise is reduced in unswitched integrated circuits. The embodiment includes a plurality of transistors having one group of transistors in an on logic state and another group of transistors in an off logic state. Micro batteries are connected to each group of transistors. Awareness of the state of the transistors is determined by whether the associated micro battery is charged or uncharged. For writing to the cell, the associated micro battery is charged and the corresponding transistor is turned on.

스위칭 노이즈를 줄이는 본 발명의 다른 대안적 실시예는 스위칭 노이즈를 줄이기 위해서 마이크로 배터리와 저항을 가지는 랜덤 억세스 메모리 망을 포함한다. 상기 랜덤 억세스 메모리 망은 다수의 셀들을 포함한다. 상기 셀들은 인버터 회로들을 포함한다. 상기 마이크로 배터리의 부가는 상기 마이크로 배터리로부터 충전되는 캐패시터(130)을 위해 제공된다. 그래서 상기 캐패시터는 전원 라인에 대한 전압 스파이크를 유발하는 전류 서지들을 처리할 수 있다. 상기 저항은 상기 전압 라인으로의 전류 흐름을 더욱 제한한다.Another alternative embodiment of the present invention for reducing switching noise includes a random access memory network having a micro battery and a resistor to reduce switching noise. The random access memory network includes a plurality of cells. The cells include inverter circuits. The addition of the micro battery is provided for the capacitor 130 that is charged from the micro battery. The capacitor can thus handle current surges that cause voltage spikes on the power lines. The resistance further limits the current flow to the voltage line.

본 발명의 또다른 대안적 실시예는 마이크로 배터리를 가지는 랜덤 억세스메모리 망과 상기 망의 각 셀과 관련되는 저항 회로들 포함하며, 여기서 각 마이크로 배터리와 저항 회로는 독립적으로 동작한다. 각 셀에 대한 국부화된 마이크로 배터리 소스는 스위칭 노이즈와 저항 크기를 줄이면서 망의 속도를 증가시킨다.Another alternative embodiment of the present invention includes a random access memory network having a micro battery and resistance circuits associated with each cell of the network, wherein each micro battery and the resistance circuit operate independently. Localized micro battery sources for each cell increase the speed of the network while reducing switching noise and resistance magnitudes.

본 발명은 다음의 목적들 중 적어도 하나 이상의 조합들에 의해 달성된다.The present invention is achieved by combinations of at least one or more of the following objects.

혼합-모드 집적회로의 스위칭 노이즈를 줄이는 것으로 집적회로의 구성요소들이 과도 노이즈에의해 손상되지 않도록 하는 시스템들 및 방법들을 제공한다.Reducing the switching noise of a mixed-mode integrated circuit provides systems and methods that prevent components of the integrated circuit from being damaged by transient noise.

하나의 논리 상태에서 다른 논리로 천이하는 주기 동안 요구되는 전류의 증가에 따라서 집적회로에 전류를 제공하기위해서 마이크로 배터리를 사용하는 집적 회로의 스위칭 노이즈 감소를 위한 시스템 및 방법들을 제공한다.Systems and methods are provided for reducing switching noise in integrated circuits using microbatteries to provide current to the integrated circuit as the current increases during the transition from one logic state to another.

관련 트랜지스터들이 턴온 되었는지 턴오프되었는지를 나타내기위해 집적회로에 마이크로 배터리를 사용하기위한 시스템들 및 방법들을 제공한다.Systems and methods for using a micro battery in an integrated circuit to indicate whether associated transistors are turned on or turned off.

반도체 공간을 효율적으로 사용하는 마이크로 배터리 사용 집적회로에서 스위칭 노이즈를 줄이기위한 시스템들 및 방법들을 제공한다.Provided are systems and methods for reducing switching noise in micro-battery integrated circuits that efficiently use semiconductor space.

본 발명 시스템들 및 방법들에 대한 다른 목적들, 이점들 및 특징들은 후속하는 상세한 설명에 나열되며, 상세한 설명을 통해 명백할 것이며, 혹은 본 발명의 실시를 통해 습득할 수 있을 것이다. 본 발명의 상기 목적들, 이점들 및 특징들은 청구항들에서 특별히 지정하는 구성요소들의 수단들 및 조합들에의해 실현되고 얻어질 수 있다.Other objects, advantages and features of the present systems and methods are listed in the following detailed description, will be apparent from the description, or may be learned by practice of the invention. The above objects, advantages and features of the invention may be realized and attained by means and combinations of components particularly pointed out in the claims.

도 1은 본 발명의 제 1 실시예에 따라 집적 회로 내에서의 스위칭 노이즈를 줄이기 위하여 인버터들, 마이크로 배터리 및 저항을 포함하는 집적 회로의 개략도이다.1 is a schematic diagram of an integrated circuit including inverters, a micro battery and a resistor to reduce switching noise in an integrated circuit according to a first embodiment of the present invention.

도 2는 본 발명의 제 2 실시예에 따라 노이즈를 줄이기 위하여 바이폴라 트랜지스터들 및 마이크로 배터리들을 포함하는 집적 회로의 개략도이다.2 is a schematic diagram of an integrated circuit including bipolar transistors and micro batteries to reduce noise in accordance with a second embodiment of the present invention.

도 3은 본 발명의 제 3 실시예에 따라 스위칭 노이즈를 줄이기 위하여 두 개의 교차 결합된 3-에미터 트랜지스터들, 마이크로 배터리 및 저항들을 포함하는 바이폴라 RAM 저장 셀의 개략도이다.3 is a schematic diagram of a bipolar RAM storage cell including two cross coupled three-emitter transistors, a micro battery and resistors to reduce switching noise in accordance with a third embodiment of the present invention.

도 4는 본 발명의 제 4 실시예에 따라 스위칭 노이즈를 줄이기 위하여 다수의 셀들, 마이크로 배터리 및 저항을 구비하는 랜덤 억세스 메모리 망의 개략도이다.4 is a schematic diagram of a random access memory network having a plurality of cells, a micro battery and a resistor to reduce switching noise in accordance with a fourth embodiment of the present invention.

도 5는 본 발명의 제 5 실시예에 따라 스위칭 노이즈를 줄이기 위하여, 마이크로 배터리들을 갖는 다수의 셀들 및 망의 각 셀에 결합된 저항을 구비하는 랜덤 억세스 메모리 망의 개략도이다.5 is a schematic diagram of a random access memory network having a plurality of cells with microbatteries and a resistor coupled to each cell of the network to reduce switching noise in accordance with a fifth embodiment of the present invention.

이제, 첨부 도면들을 참조하여 본 발명의 바람직한 실시예들에 대해 상세히설명한다. 도 1 내지 5는 집적 회로의 소자들을 노이즈로부터 보호하기 위한 다양한 양상들을 묘사한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will now be described in detail with reference to the accompanying drawings. 1-5 depict various aspects for protecting devices of an integrated circuit from noise.

도 1은 혼합-모드 집적 회로에서 이용하기 위한 단일 MOS-RAM 셀(10)의 개략도로서, 이 단일 MOS-RAM 셀(10)은 노드들(22, 24)에서 결합된 교차 결합된 트랜지스터들(14, 16, 18 및 20)을 포함하는 인버터 회로(12), 및 이 인버터 회로(12)에 결합된 트랜지스터들(26, 28, 30 및 32)의 게이팅 망을 구비한다. 마이크로 배터리(34)는 노드(36)에서 인버터 회로(12)와 결합된다. 저항(38)은 한쪽 단부(40)에서는 마이크로 배터리(34)에 결합되고, 다른쪽 단부에서는 전원(42), 즉 VDD에 연결된다. 예시적인 목적으로, 도 1은 단일 셀(10)을 도시하였지만, 본 발명은 이러한 단일 셀(10)에 한정되지 않는다. 인버터 회로(12)는 셀(10) 내의 인진 정보를 판독하고, 셀(10) 내에 이진 정보를 기록하는 데에 이용된다.1 is a schematic diagram of a single MOS-RAM cell 10 for use in a mixed-mode integrated circuit, in which the single MOS-RAM cell 10 is a cross-coupled transistor coupled at nodes 22 and 24. An inverter circuit 12 comprising 14, 16, 18 and 20, and a gating network of transistors 26, 28, 30 and 32 coupled to the inverter circuit 12. The micro battery 34 is coupled to the inverter circuit 12 at node 36. The resistor 38 is coupled to the micro battery 34 at one end 40 and to the power supply 42, ie V DD at the other end. For illustrative purposes, FIG. 1 shows a single cell 10, but the invention is not limited to this single cell 10. The inverter circuit 12 is used to read the binary information in the cell 10 and to record the binary information in the cell 10.

제 1 게이팅 망을 형성하는 트랜지스터들(26, 28)은 1-비트 라인(46)에 결합된다. 제 2 게이트 망을 형성하는 트랜지스터들(30, 32)은 0-비트 라인(48)에 결합된다. 비트 라인들(46, 48)은 1-비트 라인(46) 또는 0-비트 라인(48)이 그에 흐르는 전류를 갖는 경우, 저장 셀의 상태를 결정하는 방법을 제공한다.Transistors 26 and 28 forming the first gating network are coupled to the 1-bit line 46. Transistors 30 and 32 forming the second gate network are coupled to a 0-bit line 48. The bit lines 46 and 48 provide a method for determining the state of the storage cell when the 1-bit line 46 or the 0-bit line 48 has current flowing through it.

어드레스 라인들(44, 46)은 인버터 회로(12)의 저장 셀들의 판독 및 기록에 이용된다. 판독 또는 기록 연산을 수행하기 위하여, 어드레스 라인들(44, 46)은 클럭 펄스(미도시)에 의해 여기된다. 클럭 펄스는 대개, 가령 0V의 높은 값 및 -10V(또는 -VDD)의 낮은 값과 같은 전압들을 나타내는 구형파들의 스트림을 포함한다.The address lines 44 and 46 are used for reading and writing the storage cells of the inverter circuit 12. To perform a read or write operation, address lines 44 and 46 are excited by a clock pulse (not shown). A clock pulse usually contains a stream of square waves that represent voltages such as a high value of 0V and a low value of -10V (or -V DD ).

안정 상태에서, 어드레스 라인들(44, 46)은 접지 전위를 갖는다. 이 상태에서, 한 트랜지스터(18)는 온이 되고, 한 트랜지스터(14)는 오프가 된다. 이를 테면, 트랜지스터(18)가 온되고 트랜지스터(14)가 오프되면, 노드(24)에서의 전압은 로우, 이를 테면 -VDD가 되고, 노드(22)에서의 전압은 하이, 이를 테면 0V가 된다. 셀 내의 데이터를 판독하기 위하여, 어드레스 라인들(44, 46)이 클럭 펄스에 의해 펄스된다. 전류는 게이팅 디바이스들(26, 28) 및 트랜지스터(18)를 통하여 1-비트 라인(46)으로 흐른다. 트랜지스터(14)가 오프되기 때문에, 또한 낮은 전압(즉, -VDD)인 0-비트 라인(48)에는 전류가 거의 흐르지 않는다.In the steady state, the address lines 44, 46 have a ground potential. In this state, one transistor 18 is on and one transistor 14 is off. For example, when transistor 18 is on and transistor 14 is off, the voltage at node 24 is low, such as -V DD , and the voltage at node 22 is high, such as 0V. do. To read the data in the cell, the address lines 44, 46 are pulsed by a clock pulse. Current flows through the gating devices 26 and 28 and the transistor 18 to the 1-bit line 46. Since transistor 14 is off, little current flows through 0-bit line 48, which is also a low voltage (i.e., -V DD ).

셀 내에 데이터를 기록하기 위하여, 어드레스 라인들(44, 46)은 클럭 펄스에 의해 다시 펄스되며, 1-비트 라인(46)은 접지된다. 0-비트 라인(48)을 접지시키게 되면, 노드(22)를 접지로 풀시켜 트랜지스터(18)를 턴오프시키고 트랜지스터(14)를 턴온시키는데, 이는 인버터 회로(12)가 1 논리 상태에서 다른 논리 상태로 천이되기 때문이다.To write data in the cell, the address lines 44, 46 are pulsed again by a clock pulse and the 1-bit line 46 is grounded. Grounding zero-bit line 48 pulls node 22 to ground, turning off transistor 18 and turning on transistor 14, which causes inverter circuit 12 to have a different logic in one logic state. This is because the transition to the state.

그러나, 인버터 회로(12)가 동안 논리 1 상태에서 다른 논리 상태로 천이될 때, 짧은 시간 주기 동안 트랜지스터들(18 및 14)은 온 된다. 이러한 천이 주기 동안, 시스템(10)을 통하여 많은 양의 전류가 서지된다. 이러한 전류 서지는 대응하는 전압 스파이크를 일으킨다. 제어되지 않는 다면, 이러한 전압 스파이크는 다수의 소자들, 예를 들어 아날로그 소자, 전원 버스, 집적 회로 구조, 전원 라인 또는 실리콘 기판에 노이즈가 들어가게 한다. 전압 스파이크를 줄이기 위한 전류가 요구된다.However, when the inverter circuit 12 transitions from the logic one state to another logic state for a while, the transistors 18 and 14 are turned on for a short period of time. During this transition period, a large amount of current is surged through the system 10. This current surge causes a corresponding voltage spike. If uncontrolled, this voltage spike causes noise to enter a number of devices, such as analog devices, power buses, integrated circuit structures, power lines or silicon substrates. Current is required to reduce voltage spikes.

상기 설명한 바와 같이, 마이크로 배터리는 방전된다. 그러나, 인버터 회로(12)가 논리 상태를 변경하고, 즉 플립시키고, 전류 서지가 일어날 때, 결과적인 피크 전압은, 아날로그 소자들을 포함하는 소자들로 흐르게 하고 이 소자들을 불통으로 하는 대신에, 마이크로 배터리(34)에 의해 흡수된다. 마이크로 배터리(34)가 점차적으로 충전되어 어떠한 전압 스파이크도 일어나지 않게 된다. 높은 전압을 줄이기 위한 전류가 필요할 때, 전류를 마이크로 배터리(34)로부터 유도되며, 트랜지스터들 및 다른 소자들은 라인(44) 상에 유도된 전류를 제한하는 저항(38)에 의해 전원 라인(44), 즉 소스(VDD)로부터 분리된다. 저항(38)의 크기는 달라질 수 있으며, 시스템(10)에서 이용되는 마이크로 배터리(34)의 크기에 의존하여 달라진다.As described above, the micro battery is discharged. However, when the inverter circuit 12 changes the logic state, i.e. flips it, and a current surge occurs, the resulting peak voltage flows into the elements, including analog elements, instead of turning them off. Absorbed by the battery 34. The micro battery 34 is gradually charged so that no voltage spike occurs. When a current is needed to reduce the high voltage, current is drawn from the micro battery 34, and transistors and other elements are connected to the power line 44 by a resistor 38 that limits the current induced on the line 44. That is, separate from the source V DD . The size of the resistor 38 can vary and depends on the size of the micro battery 34 used in the system 10.

본 발명에 이용하기 위한 적절한 마이크로 배터리(34)는 GA 스미나(Smyrna) 슈트 제이(Suite J), 로즈웰 스트리트(Roswell Street) 1640) 소재의 엑셀러트론 솔리트 스테이트 엘엘피(Excellatron Solid State,LLP)로부터 입수가능한 박막 배터리이다. 엑셀러트론은 본원의 참조로서 인용되는 미국 특허 제5,569,520호 및 5,597,660호에 개시된 마이크로 배터리를 포함하는 독점적이고 허가된 박막 배터리 기술을 가지고 있다. 1999년 4월 2일 출원되었으며 그 명칭이 "얇은 리튬 필름 배터리"인 본 출원인의 특허 출원 제09/286,112호와, 2000년 4월 5일 출원되었으며 그 명칭이 "박막 배터리를 제조하는 방법"인 특허 출원 제09//543,121호와, 2000년3월 28일 출원되었으며 그 명칭이 "박막 배터리 제조 방법"인 특허 출원 제09/536,594호와, 2000년 4월 5일 출원되었으며 그 명칭이 "박막 배터리 애노드의 제조 방법"인 특허 출원 제09/543,280호와, 그리고 2000년 3월 28일 출원되었으며 그 명칭이 "보호 패키징을 갖는 박막 배터리 제조 방법"인 특허 출원 제09/536,535호는 본원의 참조로서 인용된다. 일반적으로, 박막 배터리는 캐소드 전류 콜렉터 및 캐소드가 장착되는 비활성 세라믹 또는 알루미늄 기판으로 시작되는 필름들의 스택 구성을 포함한다. 고상 전해질이 캐소드 상에 증착되고, 애노드가 전해질 상에 차례로 증착되며, 그리고 애노드 전류 콜렉터가 애노드 위에 장착된다. 전형적으로, 전체 셀에는 보호 코팅이 이루어진다. 바람직하게는, 박막 배터리는 재충전가능하다.Suitable micro-batteries 34 for use in the present invention include: Excelltron Solit State LLP, Roswell Street, 1640, GA, Smyrna, GA. Is a thin film battery available from. Acceltron has a proprietary and licensed thin film battery technology, including the microbatteries disclosed in US Pat. Nos. 5,569,520 and 5,597,660, which are incorporated herein by reference. Applicant's patent application No. 09 / 286,112, filed April 2, 1999, entitled "Thin Lithium Film Battery," and filed on April 5, 2000, entitled "Method for Manufacturing Thin Film Battery." Patent Application No. 09 // 543,121, filed March 28, 2000, and filed Patent Application No. 09 / 536,594, entitled "Thin Film Battery Manufacturing Method," and filed on April 5, 2000, entitled "Thin Film. See patent application 09 / 543,280, which is a method of manufacturing a battery anode, and patent application 09 / 536,535, filed March 28, 2000, which is entitled "Method of manufacturing a thin film battery with a protective packaging." It is cited as. In general, thin film batteries include a stack configuration of films starting with a cathode current collector and a cathode mounted inert ceramic or aluminum substrate. A solid electrolyte is deposited on the cathode, the anode is deposited on the electrolyte in turn, and an anode current collector is mounted on the anode. Typically, the entire cell is provided with a protective coating. Preferably, the thin film battery is rechargeable.

도 2는 본 발명의 제 2 실시예에 따른 바이폴라 트랜지스터들(52, 54),게이팅 디바이스들(56, 58), 마이크로 배터리들(60, 62) 및 어드레스 라인들(64, 66)의 개략도(50)이다. 게이팅 디바이스들(56, 58)은 바이폴라 트랜지스터들을 포함하며, 각 바이폴라 트랜지스터는 라인들(68, 70)에 결합된다. 게이팅 디바이스(58)는 1 비트 라인(68)에 결합되고, 게이팅 디바이스(56)는 0 비트 라인(70)에 결합된다.2 is a schematic diagram of bipolar transistors 52, 54, gating devices 56, 58, micro batteries 60, 62 and address lines 64, 66 according to a second embodiment of the present invention. 50). Gating devices 56 and 58 include bipolar transistors, each bipolar transistor coupled to lines 68 and 70. Gating device 58 is coupled to one bit line 68, and gating device 56 is coupled to zero bit line 70.

초기 상태에서, 한 바이폴라 트랜지스터(52)는 온 되고 다른 바이폴라 트랜지스터(54)는 오프된다. 트랜지스터들(52, 54)의 상태는 어떤 마이크로 배터리(60, 62)가 충전되는 지를 검사함으로써 결정될 수 있다. 충전된 상태에서, 1 비트 라인(68)은 로우가 되어 트랜지스터(52)가 온이 된다. 트랜지스터들(52, 54)의 논리 상태를 변경시키기 위하여, 어드레스 라인들(64, 66)이 클럭 펄스(미도시)에 의해 로우로부터 하이로, 즉 -VDD로부터 0V로 펄스된다. 마이크로 배터리들(60, 62)을 충전하게 되면, 트랜지스터들(52, 54)에 대한 기록 및 트랜지스터들(52, 54)의 논리 상태의 천이가 가능해진다. 천이되는 동안, 마이크로 배터리들(60, 62)은 시스템 노이즈를 야기시킬 수 있는 전압 스파이크의 제거가 요구될 때 전류를 제공한다.In the initial state, one bipolar transistor 52 is on and the other bipolar transistor 54 is off. The state of the transistors 52, 54 can be determined by examining which micro battery 60, 62 is charged. In the charged state, one bit line 68 goes low to turn transistor 52 on. To change the logic state of the transistors 52, 54, the address lines 64, 66 are pulsed low to high by a clock pulse (not shown), ie from -V DD to 0V. Charging the micro batteries 60, 62 enables writing to the transistors 52, 54 and transitioning the logic state of the transistors 52, 54. During the transition, micro batteries 60, 62 provide current when removal of voltage spikes that may cause system noise is required.

도 3은 스위칭 노이즈를 줄이기 위하여, 두 개의 교차-결합된 3-에미터 트랜지스터들(74, 76), 마이크로 배터리(78) 및 저항들(80, 82 및 84)을 포함하는 바이폴라 RAM 저장 셀(72)의 개략도이다. 트랜지스터(74)의 한 에미터(86)는 트랜지스터(74)가 도통될 때 논리 1을 감지 또는 기록하는 기능을 한다. 트랜지스터(76)의 한 에미터(88)는 트랜지스터(76)가 도통될 때 논리 0을 판독 또는 기록하는 기능을 한다. 트랜지스터(76)의 에미터(90) 및 트랜지스터(74)의 에미터(92)는 어드레스 라인 X(94)에 연결된다. 트랜지스터(76)의 에미터(96) 및 트랜지스터(74)의 에미터(98)는 어드레스 라인 Y(100)에 연결된다. 전형적으로, 어드레스 라인들(94, 100)은 로우, 즉 0으로 유지되며, 도통된 모든 트랜지스터들로부터의 전류는 이들 어드레스 라인들(94, 100)로부터 흐른다.3 illustrates a bipolar RAM storage cell comprising two cross-coupled three-emitter transistors 74, 76, a micro battery 78 and resistors 80, 82, and 84 to reduce switching noise. 72 is a schematic diagram. One emitter 86 of transistor 74 functions to sense or write logic 1 when transistor 74 is energized. One emitter 88 of transistor 76 functions to read or write a logic zero when transistor 76 is energized. Emitter 90 of transistor 76 and emitter 92 of transistor 74 are connected to address line X 94. Emitter 96 of transistor 76 and emitter 98 of transistor 74 are connected to address line Y 100. Typically, address lines 94, 100 remain low, i.e., zero, and current from all conductive transistors flows from these address lines 94,100.

만일 바이폴라 RAM 저장 셀(72)이 매트릭스 어레이 내의 다수의 셀들중 하나라면, 개별적인 셀(72)을 어드레스하기 위해서는, 어드레스 라인들(94, 100)이 논리 1이 된다. 어드레스되지 않고 있는 매트릭스 어레이 내의 나머지 셀들은, 이 셀들에 어떠한 변화도 일어나지 않도록 논리 0에 있는 적어도 하나의 그들의 각 어드레스 라인을 갖는다. 셀(72)에서, 도통된 트랜지스터로부터의 전류는 어드레스 라인들로부터 판독 라인으로, 이어서 판독 증폭기들(미도시)중 하나로 흐른다.If the bipolar RAM storage cell 72 is one of a plurality of cells in the matrix array, then the address lines 94 and 100 are logical 1 to address the individual cell 72. The remaining cells in the unaddressed matrix array have at least one their respective address line in logic 0 such that no change occurs in these cells. In cell 72, current from the conducted transistor flows from the address lines to the read line and then to one of the read amplifiers (not shown).

셀(72)을 기록하기 위하여, 셀(72)은 상기 설명한 바와 같이 어드레스된다. 기록 에미터 입력(86)에 인가된 논리 1은 트랜지스터(74)의 출력을 논리 0으로 떨어뜨린다. 기록 에미터(86)의 출력 상의 논리 0 전압은 셀(72)의 모든 에미터들에 동일한 로우 전압을 인가한다. 만일 셀(72)이 바람직한 상태에 있다면, 어떠한 변화도 일어나지 않는다. 만일 셀(72)이 바람직한 상태에 있지 않다면, 오프인 트랜지스터(76)의 에미터(86)에 인가된 로우 전압이 트랜지스터(76)를 턴온시키고 트랜지스터(74)를 턴오프시킬 수 있다.To write cell 72, cell 72 is addressed as described above. Logic 1 applied to write emitter input 86 drops the output of transistor 74 to logic 0. The logic zero voltage on the output of the write emitter 86 applies the same low voltage to all emitters of the cell 72. If cell 72 is in the desired state, no change occurs. If cell 72 is not in the desired state, a low voltage applied to emitter 86 of transistor 76 that is off may turn transistor 76 on and turn off transistor 74.

트랜지스터(76)가 턴온되고 트랜지스터(74)가 턴오프될 때, 어떠한 시간 주기 동안 두 트랜지스터들(74, 76)은 턴온될 것이다. 이 시간 주기 동안에는, 전압 서지를 야기시키는 높은 전류가 존재한다. 노이즈가 시스템으로 전달되게 하는 이러한 전압 서지를 피하기 위하여, 마이크로 배터리(78)가 그 망에 적용되어 왔다. 마이크로 배터리(78)는 캐패시터 처럼 작동되며 천이 전류를 공급한다. 따라서, 전압이 서지되고 전압을 줄이기 위한 전류가 요구될 때, 전류는 마이크로 배터리(78)로부터 제공된다. 저항(80)은 다른 소자들로부터 전원 라인(102)을 분리시키며, 라인(102)으로부터 제공되는 전류의 양을 제한한다. 일단 방전되면, 마이크로 배터리(78)는 점차적으로 재충전되어 어떠한 전압 스파이크도 없게 된다.When transistor 76 is turned on and transistor 74 is turned off, both transistors 74 and 76 will be turned on for a certain period of time. During this time period, there is a high current causing a voltage surge. In order to avoid such voltage surges that cause noise to pass into the system, microbatteries 78 have been applied to the network. Micro battery 78 operates like a capacitor and supplies a transition current. Thus, when the voltage surges and a current is required to reduce the voltage, the current is provided from the micro battery 78. Resistor 80 isolates power supply line 102 from other devices and limits the amount of current provided from line 102. Once discharged, the micro battery 78 gradually recharges to be free of any voltage spikes.

도 4는 스위칭 노이즈를 줄이기 위하여, 마이크로 배터리(106) 및 저항(108)을 구비하는 랜덤 엑세스 메모리 망(104)의 개략도를 도시한다. 랜덤 엑세스 메모리 망(104)은 다수의 셀들(110, 112, 114, 116 및 118)(예시적인 목적으로 단지 다섯 개의 셀들 만을 도시하였다). 이 셀들(110, 112, 114, 116 및 118)은, 가령 도 1 및 3에 도시된 인버터 회로들과 같은 인버터 회로, 및 도 2에 도시된 트랜지스터 구성을 포함한다.4 shows a schematic diagram of a random access memory network 104 having a micro battery 106 and a resistor 108 to reduce switching noise. Random access memory network 104 includes multiple cells 110, 112, 114, 116 and 118 (only five cells are shown for illustrative purposes). These cells 110, 112, 114, 116 and 118 include an inverter circuit such as the inverter circuits shown in FIGS. 1 and 3, and the transistor configuration shown in FIG. 2.

각 셀(110, 112, 114, 116 및 118)은 X-Y 어드레싱(120, 122) 및 판독/기록 기능들(124, 126)을 위한 입/출력 리드들을 갖는다. 판독 라인들(124)은 각 셀(110, 112, 114, 116 및 118) 내에 저장된 디지털 정보를 검출할 수 있게 한다. 판독 라인들(126)은 디지털 정보가 선택된 셀 내에 저장되게 한다. 디코더(128)는 어드레싱 정보를 디코드하고, 기록 또는 판독 트랜잭션을 수신하기 위하여 선택된 개별적인 어드레스 셀을 선택한다. 각 셀(110, 112, 114, 116 및 118)은 캐패시터(130), 이를 테면 온/오프 논리 상태로부터의 천이시, 또는 그 반대의 경우, 즉 판독/기록 또는 기록/판독 천이시 셀(110, 112, 114, 116 및 118)로부터 얼마간의 전류를 끌어내는 역할을 하는 125 마이크로패럿의 캐패시터를 포함한다. 그러나, 캐패시터(130)는 완전히 충전될 때 까지 전류를 저장한다. 그러나, 캐패시터(130)는 많은 양의 전류가 존재할 때 논리 상태들이 천이되는 동안에는 순간적으로 충전되지 않기 때문에, 캐패시터는 그것이 충전될 때 까지 천천히 충전되며, 이에 따라 큰 전류 서지를 처리하지 못하게 된다. 이 주기 동안에는, 높은 전류가 존재한다. 따라서, 망(104)를 통하여 전류가 서지된다. 캐패시터(130)가 충전되고 망(104) 내에 높은 전류가 존재하는 동안, 전압 스파이크가 전원 라인(132)으로 흐를 수 있게 된다.Each cell 110, 112, 114, 116 and 118 has input / output leads for X-Y addressing 120, 122 and read / write functions 124, 126. Read lines 124 enable the detection of digital information stored in each cell 110, 112, 114, 116 and 118. Read lines 126 allow digital information to be stored in the selected cell. Decoder 128 decodes the addressing information and selects the selected individual address cells to receive write or read transactions. Each cell 110, 112, 114, 116, and 118 is a capacitor 130, such as upon transition from an on / off logic state, or vice versa, that is, on a read / write or write / read transition. , 112, 114, 116 and 118, 125 microfarad capacitors that serve to draw some current. However, capacitor 130 stores current until fully charged. However, since capacitor 130 is not instantaneously charged while logic states are transitioning when a large amount of current is present, the capacitor is slowly charged until it is charged, thus preventing processing of a large current surge. During this period, a high current is present. Thus, current is surged through the network 104. While the capacitor 130 is charged and there is a high current in the network 104, voltage spikes can flow to the power supply line 132.

따라서, 도 4에 도시된 바와 같이, 큰 전류 서지를 조절하는 상기 캐패시터(130)의 불능(inability)을 해결하기 위해, 상기 망에 상기 마이크로 배터리(106)와 저항(108)이 추가된다. 상기 셀들(110), (112), (114), (116), (118)이 하나의 논리 상태로부터 다른 논리 상태로 천이하는 동안, 하나 이상의 인버터들이 일 시간의 기간동안 온된다. 상기 마이크로 배터리(106)의 추가로 인하여, 상기 천이 기간 동안 발생하는 상기 전류 서지를 상기 캐패시터(130)로 하여금 조절하도록 하면서 방전되어지는 것 대신에, 상기 캐패시터(130)는 상기 마이크로 배터리 (106)로부터 충전된다. 상기 저항(108)은 상기 전원 라인(132)에서 발생한 상기 전류를 제한하도록 작용한다.Thus, as shown in FIG. 4, the micro battery 106 and the resistor 108 are added to the network to address the inability of the capacitor 130 to regulate large current surges. One or more inverters are turned on for a period of time while the cells 110, 112, 114, 116, and 118 transition from one logic state to another. Due to the addition of the micro battery 106, instead of being discharged while allowing the capacitor 130 to adjust the current surge occurring during the transition period, the capacitor 130 is not used to store the micro battery 106. Is charged from. The resistor 108 acts to limit the current generated in the power line 132.

도 5는 마이크로 배터리(138)와, 상기 망(136)의 각 셀(110), (112), (114), (116), (118)과 관련된 저항(140) 회로를 구비한 랜덤 엑세스 메모리 망(136)의 구성도이다. 도 4에 도시된 실시예는 스위칭 노이즈를 감소시키고, 도 4의 상기 망(104)의 속도는 각 캐패시터(130)가 충전되는 속도에 의해 제한된다. 그러나, 만약 상기 캐패시터가 보다 빠르게 충전되면, 상기 망(104)에 더 많은 노이즈가 유도된다. 도 5에 도시된 망은 각 셀(110), (112), (114), (116), (118)에 대한 국부 마이크로 배터리(138) 소스 때문에, 그 속도가 증가되고 노이즈를 감소시킬 수 있다. 또한, 도 5의 구성은 저항(140)의 크기를 감소시킬 수 있다.5 illustrates a random access memory having a micro battery 138 and a resistor 140 circuit associated with each cell 110, 112, 114, 116, 118 of the network 136. It is a schematic diagram of the network 136. The embodiment shown in FIG. 4 reduces switching noise, and the speed of the network 104 of FIG. 4 is limited by the rate at which each capacitor 130 is charged. However, if the capacitor is charged faster, more noise is induced in the network 104. The network shown in FIG. 5 can increase its speed and reduce noise due to the local micro battery 138 source for each cell 110, 112, 114, 116, 118. . In addition, the configuration of FIG. 5 may reduce the size of the resistor 140.

따라서, 상기 랜덤 엑세스 메모리 망(136)은 독립적으로 동작하는 각 셀(110), (112), (114), (116), (118)에 대한 마이크로 배터리(138)를 구비한다. 상기 마이크로 배터리(138)는 일반적으로 도 4의 마이크로 배터리(106)보다 더 작다. 상기 마이크로 배터리(138)는 상기 캐패시터(130)를 충전하기 위한 국부 에너지를 제공하여 상기 망(136)의 속도를 증가시킨다. 상기 캐패시터(130)를 상기 전원에, 즉 상기 마이크로 배터리(138)에 더 가깝게 위치시킴으로써, 상기 캐패시터를 충전하는데 걸리는 시간은 상기 캐패시터와 전원간의 저항 성분에 관련되기 때문에, 상기 캐패시터(130)는 보다 빨리 충전된다. 또한, 만약 상기 캐패시터(130)가 상기 전원에, 즉 상기 마이크로 배터리(138)에 더 가깝게 위치되면, 상기 저항(140)의 크기는 감소됨으로써, 상기 망(136)의 전체 속도를 증가시킨다.Accordingly, the random access memory network 136 has a micro battery 138 for each cell 110, 112, 114, 116, 118 operating independently. The micro battery 138 is generally smaller than the micro battery 106 of FIG. 4. The micro battery 138 provides local energy for charging the capacitor 130 to increase the speed of the network 136. By placing the capacitor 130 closer to the power source, i.e., closer to the micro battery 138, the capacitor 130 is more likely because the time it takes to charge the capacitor is related to the resistance component between the capacitor and the power source. It charges quickly. Also, if the capacitor 130 is located closer to the power source, ie closer to the micro battery 138, the size of the resistor 140 is reduced, thereby increasing the overall speed of the network 136.

상기 셀들(110), (112), (114), (116), (118)이 하나의 논리 상태에서 다른 논리 상태로 천이할 때, 하나 이상의 셀(110), (112), (114), (116), (118)이 일시간의 기간 동안 온된다. 이 기간 동안, 전압 스파이크와 상기 망으로의 노이즈의 결과적인 유도를 야기하는 고전류가 존재한다. 도 5에 도시된 실시예는 각 셀(110), (112), (114), (116), (118)에 연결된 상기 마이크로 배터리(138)의 사용으로 인한 이러한 노이즈를 제거한다. 고전류가 상기 천이 상태에서 요구되는 때, 상기 전류 요구는 상기 마이크로 배터리(138)에 의해 충족된다. 고전류와 후속하는 전압 스파이크들은 발생하는 전류량을 제한하는 상기 저항(140)의 사용에 의해 상기 전원 라인(132)으로부터 분리된다. 따라서, 도 5의 망(136)은 스위칭 노이즈를 감소시키거나 제거하는 동안 증가된 속도를 제공한다.When cells 110, 112, 114, 116, 118 transition from one logic state to another, one or more cells 110, 112, 114, 116, 118 are turned on for a one hour period. During this period, there is a high current that results in voltage spikes and the resulting induction of noise into the network. The embodiment shown in FIG. 5 removes this noise due to the use of the micro battery 138 connected to each cell 110, 112, 114, 116, 118. When a high current is required in the transition state, the current demand is satisfied by the micro battery 138. High current and subsequent voltage spikes are separated from the power line 132 by the use of the resistor 140 to limit the amount of current that occurs. Thus, the network 136 of FIG. 5 provides increased speed while reducing or eliminating switching noise.

본 발명의 장점은 집적 회로에의 마이크로 배터리의 추가로 인하여 큰 전압 스파이크를 야기하는 고전류를 생성하는 논리 상태들간의 스위칭 동안에 발생하는 스위칭 노이즈를 현저하게 감소시키는 것이다. 상기 마이크로 배터리는 상기 전압스파이크를 분산시키기에 요구되는 전류를 공급한다.An advantage of the present invention is that it significantly reduces the switching noise that occurs during switching between logic states that produce high currents resulting in large voltage spikes due to the addition of micro batteries to the integrated circuit. The micro battery supplies the current required to disperse the voltage spike.

본 발명의 다른 장점은 상기 마이크로 배터리가 추가적인 노이즈를 야기함이 없이 다수의 메모리 셀들을 구비한 고속 랜덤 엑세스 메모리 집적 회로의 동작을 가능하게 하는 것이다. 단독으로 또는 상기 집적 회로에서 저항과 결합되는 형태로 국부 마이크로 배터리를 사용함으로써, 구성소자들은 더 빠른 속도로 충전될 수 있고 고속 스위칭이 가능하게 된다.Another advantage of the present invention is that the micro battery enables the operation of a high speed random access memory integrated circuit having a plurality of memory cells without causing additional noise. By using local micro-batteries, alone or in combination with resistors in the integrated circuit, components can be charged at a higher rate and high speed switching is possible.

본 발명의 다른 장점은 스위칭 노이즈를 감소시키기 위해 마이크로 배터리를 사용함으로써 상기 마이크로 배터리들이 상기 집적 회로 상에서 더 적은 면적을 사용하여 더 많은 에너지를 저장하여, 집적 회로 상의 값비싼 공간이 이러한 방법으로 사용되어지지 않도록 하는 것이다.Another advantage of the present invention is that by using micro batteries to reduce switching noise, the micro batteries store more energy using less area on the integrated circuit, so that expensive space on the integrated circuit is used in this way. It is not to lose.

본 발명의 또 다른 장점은 캐패시터들 대신에 마이크로 배터리를 사용하는 점이다. 마이크로 배터리는 일반적으로 긴 시간의 기간 동안에 걸쳐 서서히 방출되는 상대적으로 큰 양의 에너지를 저장하나, 캐패시터는 짧은 기간 동안 사용가능한 상대적으로 큰 양의 에너지를 저장하므로, 배터리들이 저장된 전류를 서서히 방출할 수 있다.Another advantage of the present invention is the use of micro batteries instead of capacitors. Micro-batteries generally store a relatively large amount of energy that is slowly released over a long period of time, while capacitors store a relatively large amount of energy that can be used for a short period of time, so that batteries can slowly release the stored current. have.

본 발명의 다수의 실시예들과, 그 설명 및 그 목적이 앞에서 개시되었다. 이러한 실시예들의 변형들과 변경들은 종래 기술에 익숙한 사람에게는 명백할 것이고, 본 발명의 범위 또는 정신 및 후속하는 청구범위를 벗어나지 않을 것이다. 예를 들면, 마이크로 배터리 및/또는 관련된 저항들이 전압 스파이크와 후속하는 천이 노이즈를 야기하는 고전류 요구들을 지닌 어느 반도체 디바이스에서 노이즈를감소시키는데 사용될 수 있다. 또한, 당업자이면 본 발명은 추가적인 기능들과 새로운 응용을 위한 사용을 위해 용이하게 변형될 수 있음을 인식하기 때문에, 본 출원서에 개시된 실시예들은 하기의 청구항들의 범위를 제한하지 않는다.A number of embodiments of the invention, their description and the purpose thereof have been disclosed above. Modifications and variations of these embodiments will be apparent to those skilled in the art, and will not depart from the scope or spirit of the invention and the claims that follow. For example, micro batteries and / or associated resistors can be used to reduce noise in any semiconductor device with high current demands that cause voltage spikes and subsequent transition noise. Also, those skilled in the art will recognize that the present invention can be readily modified for use with additional functions and new applications, and therefore the embodiments disclosed in this application do not limit the scope of the following claims.

따라서, 본 발명의 상기 구성 및 프로세스에 의해 트랜지스터가 어떤 논리 상태에서 다른 논리 상태로의 천이시 발생되는 높은 전류량 및 결과적인 전압 스파이크로 인해 피크 전압이 소자들로 유입되어 이 소자들을 파괴시키는 문제들이 해결될 수 있다.Accordingly, the above configuration and process of the present invention cause problems that cause the peak voltage to enter the devices and destroy them due to the high amount of current and the resulting voltage spikes that occur when the transistor transitions from one logic state to another. Can be solved.

Claims (28)

혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템으로써,A system for reducing noise in mixed-mode integrated circuits, 제 1 논리 상태인 제 1 트랜지스터 망과;A first transistor network in a first logic state; 제 2 논리 상태인 제 2 트랜지스터 망과; 그리고A second transistor network in a second logic state; And 상기 제 1 트랜지스터 망과 제 2 트랜지스터 망에 연결된 마이크로 배터리를 포함하고,A micro battery connected to the first transistor network and the second transistor network, 상기 제 1 및 제 2 트랜지스터들에 의한 논리 상태들의 천이 동안 및, 상기 제 1 및 제 2 천이 망이 온되어서 전압 스파이크를 야기하는 동안의 전류 서지 동안, 상기 혼합-모드 집적 회로를 통하여 흐르는 전압 스파이크를 제거하는 서서히 재충전하는 마이크로 배터리에 의해 전류 요구가 충족되는 것을 특징으로 하는 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템.Voltage spikes flowing through the mixed-mode integrated circuit during the transition of logic states by the first and second transistors, and during a current surge while the first and second transition networks are on to cause a voltage spike. A system for reducing noise in a mixed-mode integrated circuit, characterized in that the current requirement is met by a slowly recharging micro battery that eliminates 제 1 항에 있어서,The method of claim 1, 상기 제 1 트랜지스터 망에 연결된 제 1 게이트 망과;A first gate network coupled to the first transistor network; 상기 제 2 트랜지스터 망에 연결된 제 2 게이트 망과; 그리고A second gate network coupled to the second transistor network; And 상기 제 1 및 제 2 게이트 망들에 연결되어, 판독 및 기록 동작들을 활성화함으로써, 상기 제 1 및 제 2 트랜지스터 망들의 논리 상태들이 천이되도록 하는 어드레스 라인들을 더 포함하는 것을 특징으로 하는 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템.A mixed-mode integrated circuit coupled to the first and second gate networks, the address lines causing the logic states of the first and second transistor networks to transition by activating read and write operations. System to reduce noise in the 제 2 항에 있어서,The method of claim 2, 상기 시스템은 일단부가 상기 마이크로 배터리에 연결되고, 타단부가 전압원에 연결된 저항을 추가적으로 구비하고, 상기 저항은 상기 전압원을 상기 전압 스파이크로부터 분리시키고, 발생된 전류량을 제한하도록 된 것을 특징으로 하는 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템.The system further comprises a resistor, one end of which is connected to the micro battery, the other end of which is connected to a voltage source, the resistance separating the voltage source from the voltage spike and limiting the amount of generated current. A system for reducing noise in mode integrated circuits. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 트랜지스터 망들은 MOSFET 랜덤 엑세스 메모리 셀로 이루어지는 것을 특징으로 하는 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템.And said first and second transistor networks are comprised of MOSFET random access memory cells. 제 2 항에 있어서,The method of claim 2, 상기 마이크로 배터리는 박막 배터리를 더 포함하는 것을 특징으로 하는 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템.And the microbattery further comprises a thin film battery. 제 5 항에 있어서,The method of claim 5, 상기 박막 배터리는 알루미늄 캐소드 콜렉터와, 상기 알루미늄 캐소드 콜렉터 상에 증착된 결정 리듐 삽입 복합 캐소드를 더 포함하고,The thin film battery further includes an aluminum cathode collector and a crystalline lithium intercalation composite cathode deposited on the aluminum cathode collector, 상기 알루미늄 캐소드 콜렉터는 코발트 피복부와, 애노드와, 상기 리튬 삽입 복합 캐소드와 상기 애노드 간에 증착된 전해질과, 상기 애노드에 연결된 애노드컬렉터를 구비하는 것을 특징으로 하는 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템.The aluminum cathode collector includes a cobalt coating, an anode, an electrolyte deposited between the lithium intercalating composite cathode and the anode, and an anode collector connected to the anode to reduce noise in a mixed-mode integrated circuit. system. 제 5 항에 있어서,The method of claim 5, 상기 박막 배터리는 배터리 셀 구조를 더 포함하고,The thin film battery further includes a battery cell structure, 상기 배터리 셀 구조는 리튬 기반 캐소드와, 전해질과, 리튬과 혼합될 수 있는 금속 애노드 전류 콜렉터를 구비하는 것을 특징으로 하는 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템.The battery cell structure includes a lithium-based cathode, an electrolyte, and a metal anode current collector that can be mixed with lithium. 반도체 집적 회로에서 스위칭 노이즈를 감소시키는 방법에 있어서,A method for reducing switching noise in a semiconductor integrated circuit, 상기 반도체 집적 회로는 제 1 논리 상태인 제 1 군의 트랜지스터들과, 제 2 논리 상태인 제 2 군의 트랜지스터들을 포함하는 휴지 상태인 적어도 2개 군의 트랜지스터를 구비하는 교차 결합된 플립-플롭 회로를 포함하는 동일 기판 상의 아날로그 및 디지털 구성소자들을 구비하고, 상기 방법은:The semiconductor integrated circuit includes a cross coupled flip-flop circuit having a first group of transistors in a first logic state and at least two groups of transistors in a dormant state comprising a second group of transistors in a second logic state. And analog and digital components on the same substrate, the method comprising: 게이트 디바이스들을 온 시키고 전압을 하나의 비트 라인으로 흐르게 하여 상기 집적 회로의 하나의 셀이 판독될 수 있도록 하는 클록 펄스들을 상기 군의 트랜지스터들 각각에 연결된 어드레스라인들에 발생시키는 단계와;Generating clock pulses at each of the address lines connected to each of the transistors in the group, turning on gate devices and flowing a voltage to one bit line to allow one cell of the integrated circuit to be read; 상기 군의 트랜지스터들의 일단부에 연결된 마이크로 배터리를 충전시키는 단계와;Charging a micro battery connected to one end of said group of transistors; 상기 제 2 군의 트랜지스터들을 온시키고, 상기 제 1 군의 트랜지스터들을접지시킴으로써 상기 제 1 의 트랜지스터들을 오프시키기 위해, 제로 비트라인이 로우 논리 상태에서 접지로 천이되도록 하면서, 상기 어드레스라인들에 펄스를 발생시키고 제 2 군의 트랜지스터들과 관련된 상기 하나의 비트라인을 접지시킴으로써 상기 제 1 군의 트랜지스터들을 상기 제 1 논리 상태에서 제 2 논리 상태로 천이시키는 단계와;A pulse is applied to the address lines, with a zero bit line transitioning from a low logic state to ground, to turn off the first transistors by turning on the second group of transistors and grounding the first group of transistors. Transitioning said first group of transistors from said first logic state to a second logic state by generating and grounding said one bit line associated with a second group of transistors; 상기 제 1 군의 트랜지스터들과 제 2 군의 트랜지스터들이 온되고, 고전압이 존재하는 동안, 전압 스파이크로 하여금 상기 충전된 마이크로 배터리로부터 전류를 유인하도록 하는 단계 및;Causing the first group of transistors and the second group of transistors to be on, and while a high voltage is present, causing a voltage spike to draw current from the charged micro battery; 일단부는 상기 배터리의 일단에 연결되고, 타단부는 상기 전압원에 연결된 저항을 사용하여 전류의 흐름을 제한하는 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로에서 스위칭 노이즈를 감소시키는 방법.Limiting the flow of current using a resistor connected at one end to one end of the battery and at the other end to the voltage source. 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템에 있어서, 상기 시스템은:In a system for reducing noise in a mixed-mode integrated circuit, the system comprises: 제 1 논리 상태인 제 1 트랜지스터 망과;A first transistor network in a first logic state; 제 2 논리 상태인 제 2 트랜지스터 망과;A second transistor network in a second logic state; 상기 제 1 트랜지스터 망과 제 2 트랜지스터 망 모두에 연결된 박막 배터리와;A thin film battery connected to both the first and second transistor networks; 상기 제 1 트랜지스터 망에 연결된 제 1 게이트 망과;A first gate network coupled to the first transistor network; 상기 제 2 트랜지스터 망에 연결된 제 2 게이트 망과; 그리고A second gate network coupled to the second transistor network; And 상기 제 1 및 제 2 게이트 망들에 연결되어, 판독 및 기록 동작들을 활성화함으로써, 상기 제 1 및 제 2 트랜지스터 망들의 논리 상태들이 천이되도록 하는 어드레스라인들과; 그리고Address lines coupled to the first and second gate networks to enable logic states of the first and second transistor networks to transition by activating read and write operations; And 그 일단은 상기 박막 배터리에 연결되고, 타단은 전압원에 연결된 저항을 구비하고,One end of which is connected to the thin film battery, the other end of which has a resistor connected to a voltage source, 상기 저항은 상기 전압원을 상기 전압 스파이크로부터 분리시키고, 상기 박막 배터리로부터 발생된 전류량을 제한하도록 되고, 상기 제 1 및 제 2 트랜지스터들에 의한 논리 상태들의 천이 동안 및, 상기 제 1 및 제 2 천이 망가 온되어서 전압 스파이크를 야기하는 동안의 전류 서지 동안, 상기 혼합-모드 집적 회로를 통하여 흐르는 전압 스파이크를 제거하는 서서히 재충전하는 박막 배터리에 의해 전류 요구가 충족되는 것을 특징으로 하는 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템.The resistor separates the voltage source from the voltage spike and limits the amount of current generated from the thin film battery, during the transition of logic states by the first and second transistors, and the first and second transition breaks. During a current surge while on, causing a voltage spike, the current demand is met by a slowly recharging thin film battery that eliminates voltage spikes flowing through the mixed-mode integrated circuit. Reducing system. 제 9항에 있어서,The method of claim 9, 상기 박막 배터리는 알루미늄 캐소드 콜렉터, 코발트 코팅을 갖는 상기 알루미늄 캐소드 콜렉터에 증착되는 결정 리듐 삽입 복합 캐소드, 애노드, 상기 리듐 삽입 복합 캐소드 캐소드와 상기 애노드 사이에 증착된 전해질 및 상기 애노드에 결합된 애노드 콜렉터를 더 포함하는 것을 특징으로 하는 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템.The thin film battery includes an aluminum cathode collector, a crystalline lithium intercalated composite cathode deposited on the aluminum cathode collector having a cobalt coating, an anode, an electrolyte deposited between the lithium intercalated composite cathode and the anode, and an anode collector coupled to the anode. And further comprising reducing noise in a mixed-mode integrated circuit. 제 9항에 있어서,The method of claim 9, 상기 박막 배터리는 리듐 기반 캐소드, 전해질 및 리듐과 합금될 수 있는 금속 애노드 전류 콜렉터를 갖는 배터리 셀 서브구조를 더 포함하는 것을 특징으로 하는 혼합-모드 집적 회로에서 노이즈를 감소시키는 시스템.The thin film battery further comprises a battery cell substructure having a lithium based cathode, an electrolyte and a metal anode current collector that can be alloyed with lithium. 제 1 바이폴라 트랜지스터와;A first bipolar transistor; 상기 제 1 바이폴라 트랜지지스터에 제 2 바이폴라 트랜지스터에 결합된 제 2 바이폴라 트랜지스터와;A second bipolar transistor coupled to a second bipolar transistor on the first bipolar transistor; 상기 제 1 및 상기 바이폴라 트랜지스터에 결합되어, 각 바이폴라 트랜지스터와 관계하는 마이크로 배터리의 충전 또는 비충전에 근거하여 제 1 바이폴라 트랜지스터를 동작시킬지 제 2 바이폴라 트랜지스터를 동작시킬지를 결정하는 마이크로 배터리를 포함하는 것을 특징으로 하는 메모리 셀A micro battery coupled to the first and the bipolar transistors to determine whether to operate the first bipolar transistor or the second bipolar transistor based on charging or non-charging of the micro battery associated with each bipolar transistor. Characterized by memory cells 혼합모드 회로에서 노이즈를 감소시키기 위해 적어도 하나의 바이폴라 랜덤 엑세스 메모리(RAM) 저장 셀을 포함하는 집적회로로서,An integrated circuit comprising at least one bipolar random access memory (RAM) storage cell to reduce noise in a mixed mode circuit, the method comprising: 판독 및 기록 논리값을 감지하도록 된 하나의 에미터를 갖는 적어도 두 개의 교차 연결된 3개 에미터 트랜지스터와, 여기서 상기 트랜지스터들 중 하나는 제 1 논리 상태에 있고 다른 하나는 제 2 논리 상태에 있으며;At least two cross-connected three emitter transistors having one emitter configured to sense read and write logic values, wherein one of the transistors is in a first logic state and the other is in a second logic state; 상기 각 트랜지스터의 나머지 2개 에미터에 연결되어, 개별 셀을 선택하는 어드레스 라인과;An address line connected to the remaining two emitters of each transistor to select individual cells; 각 트랜지스터의 그의 현재 논리 상태로부터 다른 논리 상태로의 천이를 동작시키기 위한 전원과;A power supply for operating a transition of each transistor from its current logic state to another logic state; 상기 트랜지스터들과 전원사이에 결합되어, 전류 서지를 흡수하고 점차적으로 재충전을 행하는 마이크로 배터리와; 그리고,A micro battery coupled between the transistors and a power source to absorb current surges and gradually recharge; And, 상기 전원에 연결되어, 상기 트랜지스터들로 부터의 전류 서지를 고립시키는 저항을 포함하는 것을 특징으로하는 집적회로.And a resistor coupled to the power supply, the resistor isolating current surges from the transistors. 제13항에 있어서,The method of claim 13, 상기 마이크로 배터리는 박막 배터리인 것을 특징으로 하는 집적회로.The micro battery is a thin film battery. 제 13항에 있어서,The method of claim 13, 상기 마이크로 배터리는 리듐 기반 캐소드, 전해질, 및 리듐과 합금될 수 있는 금속 애노드 전류 콜렉터를 갖는 배터리 셀 서브구조를 더 포함하는 것을 특징으로 하는 집적회로.And the micro battery further comprises a battery cell substructure having a lithium based cathode, an electrolyte, and a metal anode current collector that can be alloyed with lithium. 제 14항에 있어서,The method of claim 14, 상기 박막 배터리는 캐소드 콜렉터, 상기 캐소드 콜렉터에 증착되는 결정 리듐 삽입 복합 캐소드, 애노드, 상기 리듐 삽입 복합 캐소드와 상기 애노드 사이에 증착된 전해질, 및 상기 애노드에 결합된 애노드 콜렉터를 더 포함하는 것을 특징으로 하는 집적회로.The thin film battery further comprises a cathode collector, a crystalline lithium intercalating composite cathode deposited on the cathode collector, an anode, an electrolyte deposited between the lithium intercalating composite cathode and the anode, and an anode collector coupled to the anode. Integrated circuit. 플립-플롭 회로로서,As a flip-flop circuit, 제 1 논리 상태에서 제 1 노드에 연결되는 제 1 인버터와;A first inverter coupled to the first node in a first logic state; 제 2 모드에 연결 및 상기 제 1 인버터와 교차 결합되며, 제 2 논리 상태에 놓이는 제 2 인버터와;A second inverter coupled to a second mode and cross coupled with the first inverter and in a second logic state; 제 1 단부가 상기 제 1 인버터와 상기 제 2 인버터사이의 결합되어, 소오스 전압에 전하를 공급하도록 된 마이크로 배터리와;A micro battery having a first end coupled between the first inverter and the second inverter to supply charge to the source voltage; 일단부가 상기 마이크로 배터리의 제 2 단부에 그리고 타단부가 전원에 연결된 저항과;A resistor having one end connected to a second end of the micro battery and the other end connected to a power source; 상기 제 1 및 상기 제 2 인버터에 결합되는 게이팅 망과;A gating network coupled to the first and second inverters; 각 게이팅 망에 결합되어, 상기 게이팅 망을 동작시키기위한 클럭펄스를 수신하는 어드레스 라인과; 그리고,An address line coupled to each gating network to receive a clock pulse for operating the gating network; And, 각 게이팅 디바이스에 연결되어, 동작시 상기 게이팅 디바이스로부터 전류를 수신하는 비트라인들을 포함하여 구성되며,Connected to each gating device, including bitlines that receive current from the gating device in operation, 상기 비트라인들중 어떤 비트라인은 상기 제 1 인버터와 관계하는 1 비트 라인으로서 역할을 하고, 다른 비트라인은 상기 제 2 인버터와 관계하는 제로 비트라인으로서 역할을 하며,Some of the bit lines serve as one bit line associated with the first inverter, and other bit lines serve as zero bit lines associated with the second inverter, 상기 제 1 및 제 2 인버터의 논리 상태를 변경하도록 각 어드레스라인에 펄스를 가하여, 높은 전류 요구와 함께 상기 제 1 인버터가 상기 제 2 논리 상태로 천이되고 그리고 상기 제 2 인버터가 상기 제 1 논리 상태로 천이될때, 상기 마이크로 배터리는 상기 천이 기간동안 요구되는 상기 전류를 공급하고 그리고 상기 저항은 유도되는 전류량을 제한하는 것을 특징으로 하는 플립-플롭 회로.A pulse is applied to each address line to change the logic states of the first and second inverters so that the first inverter transitions to the second logic state with a high current demand and the second inverter is in the first logic state. When transitioning to the micro-battery, the micro-battery supplies the current required during the transition period and the resistance limits the amount of current induced. 제 17항에 있어서,The method of claim 17, 상기 마이크로 배터리는 리듐 기반 캐소드, 전해질, 및 리듐과 합금될 수 있는 금속 애노드 전류 콜렉터를 갖는 배터리 셀 서브구조를 더 포함하는 것을 특징으로 하는 집적회로.And the micro battery further comprises a battery cell substructure having a lithium based cathode, an electrolyte, and a metal anode current collector that can be alloyed with lithium. 적어도 하나의 논리 상태를 갖는 적어도 하나의 인버터를 갖는 혼합 모드 집적회로에서 노이즈를 감소시키는 시스템으로서,A system for reducing noise in a mixed mode integrated circuit having at least one inverter having at least one logic state, the system comprising: 논리상태의 천이동안 서지되는 인버터로부터의 나오는 전류원과;A current source from the inverter that is surged during the transition of the logic state; 상기 인버터에 결합되고 상기 전류원을 흡수하도록 된 마이크로 배터리와; 그리고A micro battery coupled to the inverter and adapted to absorb the current source; And 상기 마이크로 배터리와 그리고 전원에 결합되어, 상기 마이크로 배터리로 부터 유도되는 전류를 제한하는 저항을 포함하는 것을 특징으로 하는 시스템.A resistor coupled to the microbattery and to a power source, the resistor limiting a current drawn from the microbattery. 제 1 논리상태에서 제 2 논리상태로 천이하도록 된 인버터를 갖는 복수의 메모리셀로 구성된 랜덤 엑세스 메모리로서,A random access memory comprising a plurality of memory cells having an inverter configured to transition from a first logic state to a second logic state, 상기 각 셀에 결합된 캐패시터와; 그리고A capacitor coupled to each cell; And 상기 셀들과 전압원 사이에 결합된 저항과 마이크로 배터리를 포함하는 회로를 포함하며,A circuit comprising a micro battery and a resistor coupled between the cells and a voltage source, 하나 이상의 인버터가 턴온되어 고 전류와 전위에 기인한 전압 스파이크를 생성할때 한 논리상태에서 다른 논리상태로의 천이 주기동안, 상기 마이크로 배터리는 상기 캐패시터를 충전시킴으로써 상기 캐패시터가 충전되어 상기 천이 주기동안 발생하는 전류 서지를 흡수할 수 있도록 한 것을 특징으로 하는 랜덤 엑세스 메모리 망.During the transition period from one logic state to another when one or more inverters are turned on to generate voltage spikes due to high currents and potentials, the micro-battery charges the capacitors to charge the capacitors during the transition period. Random access memory network, characterized in that to absorb the generated current surge. 제 20항에 있어서,The method of claim 20, 상기 캐패시터는 125 피코패럿의 용량을 갖는 것을 특징으로 하는 랜덤 엑세스 메모리 망.And said capacitor has a capacity of 125 picofarads. 제 20항에 있어서,The method of claim 20, 상기 마이크로 배터리는 박막 배터리를 더 포함하는 것을 특징으로 하는 랜덤 엑세스 메모리 망.The micro-battery further comprises a thin film battery. 제 20항에 있어서,The method of claim 20, 상기 마이크로 배터리는 리듐 기반 캐소드, 전해질, 및 리듐과 합금될 수 있는 금속 애노드 전류 콜렉터를 갖는 배터리 셀 서브구조를 더 포함하는 것을 특징으로 하는 랜덤 엑세스 메모리 망.And the micro battery further comprises a battery cell substructure having a lithium based cathode, an electrolyte, and a metal anode current collector that can be alloyed with lithium. 제 20항에 있어서,The method of claim 20, 상기 마이크로 배터리와 저항이 상기 각 셀에 결합되어, 하나 이상의 인버터가 턴온되어 고 전류와 전위에 기인한 전압 스파이크를 생성할때 한 논리상태에서 다른 논리상태로의 천이 주기동안, 상기 각 캐패시터가 각 셀과 관계하는 상기 마이크로 배터리로부터 충전되고 그리고 고 전류를 소산시킴으로써 상기 망의 속도를 증대시키고 스위칭 노이즈를 감소시키도록 한 것을 특징으로 랜덤 엑세스 메모리 망.The capacitors are coupled to each of the cells such that each capacitor is turned on during a transition period from one logic state to another when one or more inverters are turned on to produce voltage spikes due to high current and potential. Random access memory network that is charged from the micro battery associated with a cell and dissipates a high current to increase the speed of the network and reduce switching noise. 반도체 칩상에 적어도 두개의 기능 회로블록을 집적시켜 형성한 반도체 집적회로로서,A semiconductor integrated circuit formed by integrating at least two functional circuit blocks on a semiconductor chip. 제 1 전원을 상기 반도체 칩에 공급하는 전원과;A power supply for supplying a first power supply to the semiconductor chip; 층간 절연막 상에 형성된 두개의 전기전도층사이에 이온 전도 물질이 포함되며, 상기 전원에 연결되는 용량성 디바이스들과; 그리고Capacitive devices comprising an ion conductive material between two electrically conductive layers formed on the interlayer insulating film and connected to the power source; And 상기 용량성 디바이스들의 용량값과 저항값을 곱한 시정수가 상기 용량 디바이스들로 부터 방전된 전하량이 재충전 및 회복될 수 있는 범위에 놓이도록 선택된 상기 저항값을 가지며, 상기 전원에 결합되는 저항성 디바이스를 포함하는 것을 특징으로 하는 반도체 집적회로.A time constant multiplied by the capacitance value of the capacitive devices and the resistance value has the resistance value selected to be within a range in which the amount of charge discharged from the capacitive devices can be recharged and recovered, and includes a resistive device coupled to the power source. A semiconductor integrated circuit, characterized in that. 제 25항에 있어서,The method of claim 25, 상기 저항값은The resistance value is 상기 용량성 디바이스들을 연결하는 라인으로의 상기 전원 라인의 인가 포인트로부터의 와이어 저항과;Wire resistance from an application point of the power supply line to a line connecting the capacitive devices; 저항값이 전기전도성 불순물의 농도를 선택하여 조정되는 주로 실리콘으로만들어진 전기 전도성 물질의 저항과; 그리고A resistance of the electrically conductive material, mainly made of silicon, in which the resistance value is adjusted by selecting a concentration of the electroconductive impurity; And 상기 전원 라인의 와이어 저항보다 높은 와이어 저항을 갖는 상기 전원 라인을 에워싸는 동일물질로 된 저항으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 반도체 집적회로.And a resistor made of the same material surrounding the power supply line having a higher wire resistance than the wire resistance of the power supply line. 제26항에 있어서,The method of claim 26, 상기 저항 디바이스들의 수는The number of resistive devices 상기 용량성 디바이스들중 각가에 대해 하나의 저항성 디바이스와;One resistive device for each of the capacitive devices; 적어도 두 개의 용량성 디바이스들에 대해 하나의 저항성 지바이스와;One resistive device for at least two capacitive devices; 모든 용량성 디바이스들에 대해 하나의 저항성 디바이스로 이루어지는 군으로 부터 선택되는 것을 특징으로 하는 반도체 집적회로.And from the group consisting of one resistive device for all capacitive devices. 제 27항에 있어서,The method of claim 27, 상기 용량성 디바이스들의 두개의 전기 전도성층 중 하나는 캐소드 물질이고, 상기 두개의 전기 전도성 층들중 다른 하나는 애노드 물질로 되어, 상기 이온 전도성 물질 및 상기 애노드 물질이 에너지 저장셀을 구성하는 것을 특징으로 하는 반도체 집적회로.One of the two electrically conductive layers of the capacitive devices is a cathode material, and the other of the two electrically conductive layers is an anode material, wherein the ion conductive material and the anode material constitute an energy storage cell Semiconductor integrated circuit.
KR1020020022575A 2002-04-24 2002-04-24 Systems and methods for reducing noise in mixed-mode integrated circuits KR20030084086A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020022575A KR20030084086A (en) 2002-04-24 2002-04-24 Systems and methods for reducing noise in mixed-mode integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020022575A KR20030084086A (en) 2002-04-24 2002-04-24 Systems and methods for reducing noise in mixed-mode integrated circuits

Publications (1)

Publication Number Publication Date
KR20030084086A true KR20030084086A (en) 2003-11-01

Family

ID=49321271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020022575A KR20030084086A (en) 2002-04-24 2002-04-24 Systems and methods for reducing noise in mixed-mode integrated circuits

Country Status (1)

Country Link
KR (1) KR20030084086A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292797A (en) * 1989-05-08 1990-12-04 Hitachi Ltd Memory device
JPH05335927A (en) * 1992-06-02 1993-12-17 Toshiba Corp Semiconductor device
EP0586163A2 (en) * 1992-09-02 1994-03-09 Texas Instruments Incorporated Method and configuration for reducing electrical noise in integrated circuit devices
JPH09162718A (en) * 1995-11-15 1997-06-20 Taiwan Moshii Denshi Kofun Yugenkoshi Output buffer of low noise and high driving capability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292797A (en) * 1989-05-08 1990-12-04 Hitachi Ltd Memory device
JPH05335927A (en) * 1992-06-02 1993-12-17 Toshiba Corp Semiconductor device
EP0586163A2 (en) * 1992-09-02 1994-03-09 Texas Instruments Incorporated Method and configuration for reducing electrical noise in integrated circuit devices
JPH09162718A (en) * 1995-11-15 1997-06-20 Taiwan Moshii Denshi Kofun Yugenkoshi Output buffer of low noise and high driving capability

Similar Documents

Publication Publication Date Title
US6525976B1 (en) Systems and methods for reducing noise in mixed-mode integrated circuits
KR100351927B1 (en) Semiconductor integrated circuit
EP1537581B1 (en) Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device
US6795286B2 (en) RC-timer circuit to reduce current leakage in future semiconductor processes
US8462541B2 (en) Circuits and methods for reducing minimum supply for register file cells
US7619440B2 (en) Circuit having logic state retention during power-down and method therefor
DE102005011424B4 (en) Clock stop detector
US20070103220A1 (en) Clock driver
US6677797B2 (en) Semiconductor integrated circuit
US20040196082A1 (en) Circuit arrangement
US6239614B1 (en) Semiconductor integrated circuit device
US7106096B2 (en) Circuit and method of controlling integrated circuit power consumption using phase change switches
US7793130B2 (en) Mother/daughter switch design with self power-up control
US7339770B2 (en) Electrostatic discharge protection circuit having a ring oscillator timer circuit
Henzler et al. Sleep transistor circuits for fine-grained power switch-off with short power-down times
US6977833B2 (en) CMOS isolation cell for embedded memory in power failure environments
KR20030084086A (en) Systems and methods for reducing noise in mixed-mode integrated circuits
WO1991015060A1 (en) High speed logic and memory family using ring segment buffer
JP3827955B2 (en) Method for driving memory cell device having self-amplifying dynamic memory cell
EP0551756A1 (en) Memory cell with ferro-electric capacitors
JP5363586B2 (en) Internal charge transfer to the circuit
EP1357557A1 (en) Systems and methods for reducing noise in mixed-mode integrated circuits
Kyriakis-Bitzaros et al. Design of low power CMOS drivers based on charge recycling
JP2003317484A (en) Device and method for reducing noise of mixed mode integrated circuit
EP3107103B1 (en) Memory circuit for low power supply voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee