JP2003297811A - Method of manufacturing semiconductor device, method of transferring semiconductor wafer, and transfer apparatus - Google Patents

Method of manufacturing semiconductor device, method of transferring semiconductor wafer, and transfer apparatus

Info

Publication number
JP2003297811A
JP2003297811A JP2002101583A JP2002101583A JP2003297811A JP 2003297811 A JP2003297811 A JP 2003297811A JP 2002101583 A JP2002101583 A JP 2002101583A JP 2002101583 A JP2002101583 A JP 2002101583A JP 2003297811 A JP2003297811 A JP 2003297811A
Authority
JP
Japan
Prior art keywords
wafer
processing chamber
holding table
lifter pin
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002101583A
Other languages
Japanese (ja)
Inventor
Koji Miyoshi
浩司 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Renesas Northern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Renesas Northern Japan Semiconductor Inc filed Critical Hitachi Ltd
Priority to JP2002101583A priority Critical patent/JP2003297811A/en
Publication of JP2003297811A publication Critical patent/JP2003297811A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device which cancels the electrification of a wafer caused by plasma treatment and improves a yield and wafer quality. <P>SOLUTION: Oxygen gas is transformed into plasma and light etching is conducted to a damaged section at the bottom of a contact hole that has been formed (post treatment) (S105). The wafer is electrically charged at this point. Next, nitrogen gas purges the surface of the electrically charged wafer (S106). Consequently, the charge on the wafer is canceled, and pressure inside a post treatment chamber becomes atmospheric pressure. Then, lifter pins are elevated using air cylinders to hold the wafer by the lifter pins (S107), and a handling arm carries the wafer out of the post treatment chamber (S108). <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、酸素ガスをプラズマ化して半導体ウ
ェハ(以下単にウェハともいう。)をエッチングする技
術に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technique, and more particularly to a technique effective when applied to a technique for converting a semiconductor wafer (hereinafter also simply referred to as a wafer) into a plasma by converting oxygen gas into plasma.

【0002】[0002]

【従来の技術】ドライエッチング装置を使用し、ウェハ
上の酸化膜をドライエッチングしてコンタクトホールを
形成する従来の一般的な工程を簡単に説明する。
2. Description of the Related Art A conventional general process for forming a contact hole by dry etching an oxide film on a wafer using a dry etching apparatus will be briefly described.

【0003】まず、エッチング処理室に搬入されたウェ
ハ上には、エッチングガスとしてCF4が導入され、高
周波電源によりCF4はプラズマ化される。プラズマ化
したCF4は、ウェハ上の酸化膜と化学反応し、酸化膜
は、ドライエッチングされ、ウェハ上にコンタクトホー
ルが形成される。
[0003] First, on a wafer that is carried into the etching chamber, CF 4 is introduced as an etching gas, CF 4 by the high frequency power source is plasma. CF 4 converted into plasma chemically reacts with the oxide film on the wafer, and the oxide film is dry-etched to form a contact hole on the wafer.

【0004】次に、コンタクトホールが形成されたウェ
ハは、後処理室に搬入され、温度調節機能を有する保持
台上に置かれる。コンタクトホール底部のシリコン表面
は、上記したコンタクトホール形成時のエッチングによ
り、ダメージを受けているため、後処理室において、こ
のダメージ層をドライエッチングにより除去する。
Next, the wafer having the contact holes formed therein is carried into the post-processing chamber and placed on a holding table having a temperature adjusting function. Since the silicon surface at the bottom of the contact hole has been damaged by the etching at the time of forming the contact hole, this damaged layer is removed by dry etching in the post-treatment chamber.

【0005】後処理室におけるドライエッチングは、エ
ッチングガスとして酸素ガスとCF 4との混合ガスが使
用される。この酸素ガスは、高周波電源によりプラズマ
化され、プラズマ化された酸素ガスは、コンタクトホー
ル底部のダメージ層と化学反応しダメージ層が除去され
る。
Dry etching in the post-treatment chamber is
Oxygen gas and CF as etching gas FourMixed gas with
Used. This oxygen gas is plasma generated by a high frequency power source.
The oxygen gas that has been turned into plasma is converted into contact
The chemical reaction with the damage layer at the bottom of the
It

【0006】次に、コンタクトホール底部に形成された
ダメージ層を除去する後処理後、ウェハは、保持台を貫
通するリフターピンを上昇させて、リフターピンで保持
される。
Next, after the post-treatment for removing the damage layer formed at the bottom of the contact hole, the wafer is held by the lifter pins by raising the lifter pins passing through the holding table.

【0007】そして、窒素ガスによるパージが実施され
後処理室内の圧力は、大気圧になる。その後、ゲートバ
ルブを開き、リフターピンで保持されたウェハは、ハン
ドリングアームにより後処理室から搬出される。
Then, purging with nitrogen gas is carried out so that the pressure in the post-treatment chamber becomes atmospheric pressure. After that, the gate valve is opened, and the wafer held by the lifter pin is unloaded from the post-processing chamber by the handling arm.

【0008】なお、プラズマを利用したドライエッチン
グ技術については、株式会社プレスジャーナル社、19
97年発行の「月刊セミコンダクタワールド増刊号」p
129〜p143などに記載がある。
Regarding dry etching technology using plasma, press journal company, 19
"Monthly Semiconductor World special edition", published in 1997 p
129-p143 etc.

【0009】[0009]

【発明が解決しようとする課題】上記した従来のプラズ
マエッチング工程では、酸素ガスをプラズマ化して、コ
ンタクトホールの底部に形成された損傷部をライトエッ
チングした後(後処理後)、ウェハをリフターピンで上
昇させ、次いでハンドリングアームによって処理室から
搬出していた。
In the above-described conventional plasma etching process, oxygen gas is turned into plasma to light-etch the damaged portion formed at the bottom of the contact hole (post-treatment), and then the wafer is lifted by a lifter pin. It was then lifted up by the above, and then it was carried out of the processing chamber by the handling arm.

【0010】しかし、プラズマエッチング処理を行った
直後のウェハは、プラズマ中のイオンによって帯電して
いるため、静電引力によって保持台の表面に付着してい
る。このため、リフターピン上昇時にウェハが揺れ、ウ
ェハがリフターピン上より落下したり、帯電したまま大
気中へ搬送されていた。したがって、ウェハに塵埃が付
着しやすい問題点があった。
However, since the wafer immediately after the plasma etching process is charged by the ions in the plasma, it is attached to the surface of the holding table by electrostatic attraction. For this reason, the wafer sways when the lifter pin rises, and the wafer drops from the lifter pin or is transferred to the atmosphere while being charged. Therefore, there is a problem that dust is likely to adhere to the wafer.

【0011】本発明の目的は、プラズマエッチングによ
って帯電したウェハを除電することのできる技術を提供
することにある。
It is an object of the present invention to provide a technique capable of discharging a charged wafer by plasma etching.

【0012】また、本発明の他の目的は、プラズマエッ
チングによって帯電したウェハを除電することによっ
て、ウェハ搬送時の落下や塵埃の付着を防止し、半導体
装置の歩留まり向上および品質向上を図ることができる
ウェハの搬送方法および搬送システムを提供することに
ある。
Another object of the present invention is to remove the charge on the wafer charged by plasma etching to prevent the wafer from being dropped and dust from being attached when the wafer is transferred, thereby improving the yield and quality of the semiconductor device. It is an object of the present invention to provide a wafer transfer method and a wafer transfer system.

【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0014】[0014]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0015】本発明による半導体装置の製造方法は、
(a)ウェハ処理室の内部に設けられた保持台の表面に
ウェハを置く工程と、(b)前記ウェハ処理室の内部に
供給した酸素ガスをプラズマ化して前記ウェハの表面を
エッチングする工程と、(c)前記(b)工程の後、前
記ウェハ処理室の内部を大気圧にするため窒素ガスでパ
ージする工程と、(d)前記(c)工程の後、前記保持
台を貫通するリフターピンを上昇させることによって、
前記ウェハを前記リフターピンで保持する工程とを備え
るものである。
A method of manufacturing a semiconductor device according to the present invention is
(A) placing the wafer on the surface of a holding table provided inside the wafer processing chamber; and (b) etching the surface of the wafer by converting the oxygen gas supplied into the wafer processing chamber into plasma. And (c) after the step (b), purging with nitrogen gas to bring the inside of the wafer processing chamber to atmospheric pressure, and (d) after the step (c), the lifter penetrating the holding table. By raising the pin,
Holding the wafer with the lifter pins.

【0016】また、本発明による半導体ウェハの搬送方
法は、(a)ウェハ処理室の内部に設けられた保持台の
表面にウェハを置く工程と、(b)前記ウェハ処理室の
内部に供給した酸素ガスをプラズマ化して前記ウェハの
表面をエッチングする工程と、(c)前記(b)工程の
後、前記ウェハ処理室の内部を大気圧にするため窒素ガ
スでパージする工程と、(d)前記(c)工程の後、前
記保持台を貫通するリフターピンを上昇させることによ
って、前記ウェハを前記リフターピンで保持する工程
と、(e)前記リフターピンで保持されたウェハを前記
ウェハ処理室の外部に搬出する工程とを備えるものであ
る。
The semiconductor wafer transfer method according to the present invention comprises: (a) placing the wafer on the surface of a holding table provided inside the wafer processing chamber; and (b) supplying the wafer into the wafer processing chamber. Etching the surface of the wafer by converting oxygen gas into plasma; (c) purging with nitrogen gas to bring the inside of the wafer processing chamber to atmospheric pressure after step (b); and (d) After the step (c), the lifter pin penetrating the holding table is raised to hold the wafer by the lifter pin, and (e) the wafer held by the lifter pin is held in the wafer processing chamber. And the step of carrying it out to the outside.

【0017】また、本発明による半導体ウェハの搬送シ
ステムは、ウェハを保持する保持台と、前記保持台を貫
通し、上下動可能なリフターピンとを備えたウェハ処理
室を有し、前記保持台上にウェハを搬送し、前記ウェハ
処理室の内部に供給した酸素ガスをプラズマ化して前記
ウェハの表面をエッチングし、前記ウェハ処理室の内部
を大気圧にするため窒素ガスでパージし、前記保持台を
貫通するリフターピンを上昇させることによって前記ウ
ェハを前記リフターピンで保持した後、前記ウェハを前
記ウェハ処理室の外部に搬出するものである。
Further, the semiconductor wafer transfer system according to the present invention has a wafer processing chamber provided with a holder for holding a wafer and a lifter pin penetrating the holder and movable up and down. The wafer is conveyed to the inside of the wafer processing chamber, the oxygen gas supplied to the inside of the wafer processing chamber is converted into plasma, the surface of the wafer is etched, and the inside of the wafer processing chamber is purged with nitrogen gas to bring the inside pressure to the atmospheric pressure. The wafer is carried out of the wafer processing chamber after the wafer is held by the lifter pin by raising a lifter pin passing through the wafer.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。また、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. Also, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

【0019】図1は、実施の形態におけるドライエッチ
ング装置の構成を示したものである。図1に示したドラ
イエッチング装置は、ロードロック室1、エッチング処
理室2、ロードロック室3、後処理室4(ウェハ処理室
の一例)より構成されている。
FIG. 1 shows the structure of the dry etching apparatus according to the embodiment. The dry etching apparatus shown in FIG. 1 includes a load lock chamber 1, an etching processing chamber 2, a load lock chamber 3, and a post-processing chamber 4 (an example of a wafer processing chamber).

【0020】ロードロック室1、ロードロック室3は、
圧力を調整して減圧を行うように構成されている。
The load lock chamber 1 and the load lock chamber 3 are
The pressure is adjusted to reduce the pressure.

【0021】エッチング処理室2は、エッチングガスと
してCF4が導入され、高周波電源によりCF4をプラズ
マ化できるように構成されている。すなわち、プラズマ
化したCF4を用いて、所定圧力下、ウェハ上の酸化膜
と化学反応させ、酸化膜をドライエッチングできるよう
に構成されている。
The etching chamber 2, CF 4 is introduced as an etching gas, and is configured to allow plasma of CF 4 by the high frequency power source. That is, it is configured such that CF 4 which has been turned into plasma can be chemically reacted with the oxide film on the wafer under a predetermined pressure to dry-etch the oxide film.

【0022】後処理室4は、図2に示すように石英ベル
ジャ41、高周波導入板42、グランドプレート43、
絶縁リング44、ガス導入部45より外部構成されてい
る。
As shown in FIG. 2, the post-processing chamber 4 includes a quartz bell jar 41, a high frequency introducing plate 42, a ground plate 43, and
The insulating ring 44 and the gas introducing portion 45 are external components.

【0023】高周波導入板42には、高周波電源が接続
されており電圧が印加できるように構成されている。ま
た、グランドプレート43は接地されている。絶縁リン
グ44は、高周波導入板42とグランドプレート43と
を電気絶縁するためのものである。
A high frequency power source is connected to the high frequency introducing plate 42 so that a voltage can be applied. Further, the ground plate 43 is grounded. The insulating ring 44 is for electrically insulating the high frequency introduction plate 42 and the ground plate 43.

【0024】ガス導入部45は、石英ベルジャ41内に
エッチングガスである酸素ガスを導入するためのもので
ある。
The gas introduction part 45 is for introducing oxygen gas, which is an etching gas, into the quartz bell jar 41.

【0025】ここで、導入されたエッチングガスは、高
周波導入板42に印加された電圧によってプラズマ化さ
れる。
Here, the introduced etching gas is turned into plasma by the voltage applied to the high frequency introduction plate 42.

【0026】上記のように構成されたドライエッチング
装置によるエッチング工程の一例を、図3に示すように
基板工程によってMOS型素子を形成した後、酸化膜1
0とレジスト膜11を形成したウェハ20に、図3に示
すようにコンタクトホール12を形成する工程を例にと
って図1と図5を参照しながら説明する。図5は、ウェ
ハ20にコンタクトホール12を形成する工程を説明す
るフローチャートである。
As an example of the etching process by the dry etching apparatus having the above-mentioned structure, the oxide film 1 is formed after the MOS type element is formed by the substrate process as shown in FIG.
The process of forming the contact hole 12 as shown in FIG. 3 on the wafer 20 on which 0 and the resist film 11 are formed will be described as an example with reference to FIGS. 1 and 5. FIG. 5 is a flowchart illustrating a process of forming the contact hole 12 in the wafer 20.

【0027】まず、図1と図5に示すように、図2に示
す加工が施されたウェハ20がドライエッチング装置に
搬入され、ウェハの位置決めが行われる(S101)。
First, as shown in FIGS. 1 and 5, the wafer 20 processed as shown in FIG. 2 is carried into the dry etching apparatus, and the wafer is positioned (S101).

【0028】次に、ロードロック室1にウェハが搬送さ
れ減圧が行われる(S102)。そして、エッチング処
理室2において、酸化膜10のエッチングが行われ、図
3に示すようにコンタクトホール12が形成される(S
103)。具体的に、エッチング処理室2においては、
プラズマ化するエッチングガスとしてCF4、Ar、C
HF3などが使用される。
Next, the wafer is transferred to the load lock chamber 1 and decompressed (S102). Then, the oxide film 10 is etched in the etching chamber 2 to form a contact hole 12 as shown in FIG. 3 (S
103). Specifically, in the etching processing chamber 2,
CF 4 , Ar, C as etching gas for plasma conversion
HF 3 or the like is used.

【0029】次に、プラズマエッチングによってコンタ
クトホール12を形成したウェハ20は、ロードロック
室3において所定の圧力下に置かれ(S104)、図示
しないハンドリングアームによって後処理室4(LEC:Li
ght Etch Chamber)に搬送される。
Next, the wafer 20 on which the contact holes 12 are formed by plasma etching is placed under a predetermined pressure in the load lock chamber 3 (S104), and is handled by a handling arm (not shown) in the post-treatment chamber 4 (LEC: Li).
ght Etch Chamber).

【0030】後処理室4内の構成を図6に示す。図6に
おいて、後処理室4は、温度調整プレート51、リフタ
ーガイド52、リフターピン53、リフターサポート5
4、スプリング55、ストッパーネジ56、エアシリン
ダ57より構成されている。
The internal structure of the post-processing chamber 4 is shown in FIG. In FIG. 6, the post-treatment chamber 4 includes a temperature adjustment plate 51, a lifter guide 52, a lifter pin 53, and a lifter support 5.
4, a spring 55, a stopper screw 56, and an air cylinder 57.

【0031】温度調節プレート51は、表面上に配置さ
れるウェハ20の温度を50℃から60℃程度に調整で
きるように構成されているとともに、リフターピン53
が貫通できるように貫通孔が形成されている。この温度
調節プレート51は、保持台の一例であり、アルミニウ
ムより構成されている。
The temperature adjusting plate 51 is constructed so that the temperature of the wafer 20 placed on the surface can be adjusted to about 50 ° C. to 60 ° C., and the lifter pin 53 is also provided.
Through holes are formed so that the The temperature adjusting plate 51 is an example of a holding table and is made of aluminum.

【0032】また、リフターガイド52、リフターサポ
ート54は、フッ素樹脂より構成され、リフターピン5
3は、ステンレスより構成されている。また、リフター
ピン53の先端部53aは、ウェハ20の裏面を傷つけ
ないようにフッ素樹脂で構成されている。
The lifter guide 52 and the lifter support 54 are made of fluororesin, and the lifter pin 5
3 is made of stainless steel. Further, the tip end portion 53a of the lifter pin 53 is made of a fluororesin so as not to damage the back surface of the wafer 20.

【0033】リフターガイド52、リフターピン53、
リフターサポート54、スプリング55、ストッパーネ
ジ56、エアシリンダ57は、リフターピン53を上下
動できるように構成されている。
The lifter guide 52, the lifter pin 53,
The lifter support 54, the spring 55, the stopper screw 56, and the air cylinder 57 are configured so that the lifter pin 53 can be moved up and down.

【0034】上記のように構成されている後処理室4に
搬送されたウェハ20は、図6に示すように温度調整プ
レート51上に配置される。そして、酸素ガスとCF4
ガスの混合ガスをプラズマ化して、エッチング処理室2
で形成したコンタクトホール12底部の損傷部をライト
エッチングする(後処理(CDE:Chemical Dry Etch)
(S105)。この際ウェハ20には、O2プラズマに
より電荷が帯電する。
The wafer 20 transferred to the post-processing chamber 4 configured as described above is placed on the temperature adjusting plate 51 as shown in FIG. Then, oxygen gas and CF 4
The gas mixture gas is turned into plasma, and the etching processing chamber 2
The damaged portion at the bottom of the contact hole 12 formed in step 3 is light-etched (post-processing (CDE: Chemical Dry Etch)
(S105). At this time, the wafer 20 is electrically charged by O 2 plasma.

【0035】次に、電荷の帯電したウェハ20上を窒素
ガスでパージする(S106)。すると、ウェハ20に
帯電していた電荷が除電されるとともに、後処理室4内
が大気圧になる。
Next, the charged wafer 20 is purged with nitrogen gas (S106). Then, the charges on the wafer 20 are removed, and the inside of the post-processing chamber 4 becomes atmospheric pressure.

【0036】その後、図7に示すように、エアシリンダ
57を使用してリフターピン53を上昇させることによ
りリフターピン53の先端部53aでウェハ20を保持
する(S107)。この際、ウェハ20は、窒素ガスの
パージによって除電されているため、温度調整プレート
51にくっ付かない。したがって、従来技術の問題点で
あったリフターピン上昇時にウェハが揺れ、ウェハがリ
フターピン上より落下することがなくなる。このため、
歩留まり向上およびウェハの品質向上を図ることができ
る。さらに図8に示すように温度調整プレート51の表
面に凹凸を設けることにより、ウェハ20と温度調整プ
レート51との接触面積を小さくしてくっ付きにくくし
ても良い。
Thereafter, as shown in FIG. 7, the lifter pin 53 is raised by using the air cylinder 57 to hold the wafer 20 by the tip portion 53a of the lifter pin 53 (S107). At this time, the wafer 20 does not stick to the temperature adjustment plate 51, because the wafer 20 has been neutralized by purging with nitrogen gas. Therefore, when the lifter pins are raised, which is a problem of the prior art, the wafer does not shake and the wafer does not drop from the lifter pins. For this reason,
It is possible to improve the yield and the quality of the wafer. Further, as shown in FIG. 8, by providing unevenness on the surface of the temperature adjusting plate 51, the contact area between the wafer 20 and the temperature adjusting plate 51 may be reduced to prevent sticking.

【0037】次に、ゲートバルブを開き、図示しないハ
ンドリングアームにより後処理室4からウェハ20を搬
出する(S108)。この際、ウェハ20は除電されて
おり、帯電したまま大気中へ搬送されることはないた
め、ウェハに塵埃が付着しにくくなる。
Next, the gate valve is opened, and the wafer 20 is unloaded from the post-processing chamber 4 by a handling arm (not shown) (S108). At this time, since the wafer 20 is destaticized and is not transported to the atmosphere while being charged, dust is unlikely to adhere to the wafer.

【0038】このようにしてウェハ20上にドライエッ
チングをしてコンタクトホール12を形成することがで
きる。
In this way, the contact hole 12 can be formed on the wafer 20 by dry etching.

【0039】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
Although the invention made by the present inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the embodiments of the present invention, and does not depart from the gist of the invention. It goes without saying that various changes can be made with.

【0040】例えば、実施の形態では、ウェハ上にコン
タクトホールを形成する際の後処理、すなわち酸素ガス
をプラズマ化して行うドライエッチングにおけるウェハ
の帯電を除電する例について説明したが、層間絶縁膜に
形成されたプラグ内にアルミニウムを埋め込み、エッチ
バック処理後、層間絶縁膜に生ずるクラックを防止する
ために行われるドライエッチング(酸素ガスをプラズマ
化して行うドライエッチング)の際のウェハの帯電を除
電する場合に適用してもよい。
For example, in the embodiment, an example in which the charge of the wafer is eliminated in the post-treatment for forming the contact hole on the wafer, that is, the dry etching performed by converting the oxygen gas into plasma has been described. After the aluminum is embedded in the formed plug and the etch back process is performed, the charge on the wafer during the dry etching (dry etching performed by converting oxygen gas into plasma) to prevent cracks generated in the interlayer insulating film is eliminated. It may be applied in some cases.

【0041】また、レジスト膜をアッシングして除去す
る際に行われる酸素ガスをプラズマ化して行うドライエ
ッチングの際に適用してもよい。
Further, the present invention may be applied to dry etching which is carried out by converting oxygen gas into plasma which is carried out when ashing and removing the resist film.

【0042】[0042]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.

【0043】酸素ガスをプラズマ化してウェハのエッチ
ングを行った直後に、窒素ガスによるパージを行い、そ
の後に、リフターピンを上昇させて、ウェハをリフター
ピンで保持して搬送するように構成したので、ウェハの
帯電を除去することができる効果が得られる。
Immediately after the oxygen gas is turned into plasma and the wafer is etched, purging with nitrogen gas is performed, and thereafter the lifter pin is raised so that the wafer is held by the lifter pin and conveyed. Thus, the effect of removing the electrostatic charge on the wafer can be obtained.

【0044】したがって、ウェハの帯電を除去すること
ができるので、ウェハと保持台のはりつきおよび異物の
付着を防止でき、歩留まり向上およびウェハの品質向上
を図ることができる半導体装置の製造方法を提供でき
る。
Therefore, since the charge on the wafer can be removed, it is possible to provide a method for manufacturing a semiconductor device which can prevent the sticking of the wafer and the holding table and the adhesion of foreign matter, and can improve the yield and the quality of the wafer. .

【0045】また、歩留まり向上およびウェハの品質向
上を図ることができる搬送方法および搬送システムを提
供できる。
Further, it is possible to provide a carrying method and a carrying system capable of improving the yield and the quality of the wafer.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施の形態におけるドライエッチング装置の構
成を示したものである。
FIG. 1 shows the configuration of a dry etching apparatus according to an embodiment.

【図2】図1に示す後処理室の外部構成を示したもので
ある。
FIG. 2 shows an external configuration of the post-treatment chamber shown in FIG.

【図3】MOS型素子を形成した後に酸化膜とレジスト
膜を形成したウェハを示した図である。
FIG. 3 is a view showing a wafer on which an oxide film and a resist film are formed after forming a MOS type element.

【図4】コンタクトホールを形成したウェハを示した図
である。
FIG. 4 is a diagram showing a wafer having a contact hole formed therein.

【図5】ウェハにコンタクトホールを形成する工程を説
明するフローチャートである。
FIG. 5 is a flowchart illustrating a process of forming a contact hole in a wafer.

【図6】後処理室内部の構成を示した図である。FIG. 6 is a diagram showing a configuration of an inside of a post-treatment chamber.

【図7】リフターピンでウェハを保持している状態を示
した図である。
FIG. 7 is a diagram showing a state in which a wafer is held by lifter pins.

【図8】温度調整プレートの表面に凹凸を設けた図であ
る。
FIG. 8 is a view in which unevenness is provided on the surface of the temperature adjustment plate.

【符号の説明】[Explanation of symbols]

1 ロードロック室 2 エッチング処理室 3 ロードロック室 4 後処理室 10 酸化膜 11 レジスト膜 20 ウェハ 41 石英ベルジャ 42 高周波導入板 43 グランドプレート 44 絶縁リング 45 ガス導入部 51 温度調節プレート 52 リフターガイド 53 リフターピン 53a 先端部 54 リフターサポート 55 スプリング 56 ストッパーネジ 57 エアシリンダ 1 Road lock room 2 Etching chamber 3 Road lock room 4 Aftertreatment room 10 Oxide film 11 Resist film 20 wafers 41 Quartz bell jar 42 High frequency induction plate 43 ground plate 44 Insulation ring 45 gas inlet 51 Temperature control plate 52 Lifter Guide 53 lifter pins 53a Tip 54 lifter support 55 spring 56 Stopper screw 57 Air cylinder

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA16 BA04 BB11 BB18 BB22 BB24 BC06 BD01 CA01 DA01 DA25 DA26 EB01 5F031 CA02 HA02 HA08 HA33 HA37 LA15 MA32 NA01 NA05 NA09 PA21    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5F004 AA16 BA04 BB11 BB18 BB22                       BB24 BC06 BD01 CA01 DA01                       DA25 DA26 EB01                 5F031 CA02 HA02 HA08 HA33 HA37                       LA15 MA32 NA01 NA05 NA09                       PA21

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 (a)ウェハ処理室の内部に設けられた
保持台の表面にウェハを置く工程と、(b)前記ウェハ
処理室の内部に供給した酸素ガスをプラズマ化して前記
ウェハの表面をエッチングする工程と、(c)前記
(b)工程の後、前記ウェハ処理室の内部を大気圧にす
るため窒素ガスでパージする工程と、(d)前記(c)
工程の後、前記保持台を貫通するリフターピンを上昇さ
せることによって、前記ウェハを前記リフターピンで保
持する工程とを備えることを特徴とする半導体装置の製
造方法。
1. A step of: (a) placing a wafer on a surface of a holding table provided inside a wafer processing chamber; and (b) converting the oxygen gas supplied into the inside of the wafer processing chamber into a plasma to obtain a surface of the wafer. And (c) after the step (b), purging with nitrogen gas to bring the inside of the wafer processing chamber to atmospheric pressure, and (d) the step (c).
After the step, the step of holding the wafer by the lifter pin by raising a lifter pin penetrating the holding table is provided.
【請求項2】 (a)ウェハ処理室の内部に設けられた
保持台の表面にウェハを置く工程と、(b)前記ウェハ
処理室の内部に供給した酸素ガスをプラズマ化して前記
ウェハの表面をエッチングする工程と、(c)前記
(b)工程の後、前記ウェハ処理室の内部を大気圧にす
るため窒素ガスでパージする工程と、(d)前記(c)
工程の後、前記保持台を貫通するリフターピンを上昇さ
せることによって、前記ウェハを前記リフターピンで保
持する工程とを備え、前記保持台の表面には、凹凸が形
成されていることを特徴とする半導体装置の製造方法。
2. A step of: (a) placing a wafer on the surface of a holding table provided inside the wafer processing chamber; and (b) converting the oxygen gas supplied into the wafer processing chamber into a plasma to thereby make the surface of the wafer. And (c) after the step (b), purging with nitrogen gas to bring the inside of the wafer processing chamber to atmospheric pressure, and (d) the step (c).
After the step, a step of holding the wafer by the lifter pin by raising a lifter pin that penetrates the holding table, wherein the surface of the holding table is formed with unevenness. Of manufacturing a semiconductor device.
【請求項3】 (a)ウェハ処理室の内部に設けられた
保持台の表面にウェハを置く工程と、(b)前記ウェハ
処理室の内部に供給した酸素ガスをプラズマ化して前記
ウェハの表面をエッチングする工程と、(c)前記
(b)工程の後、前記ウェハ処理室の内部を大気圧にす
るため窒素ガスでパージする工程と、(d)前記(c)
工程の後、前記保持台を貫通するリフターピンを上昇さ
せることによって、前記ウェハを前記リフターピンで保
持する工程と、(e)前記リフターピンで保持されたウ
ェハを前記ウェハ処理室の外部に搬出する工程とを備え
ることを特徴とする半導体ウェハの搬送方法。
3. A step of: (a) placing a wafer on the surface of a holding table provided inside the wafer processing chamber; and (b) converting the oxygen gas supplied into the wafer processing chamber into a plasma to obtain the surface of the wafer. And (c) after the step (b), purging with nitrogen gas to bring the inside of the wafer processing chamber to atmospheric pressure, and (d) the step (c).
After the step, a step of holding the wafer by the lifter pin by raising a lifter pin passing through the holding table, and (e) carrying the wafer held by the lifter pin out of the wafer processing chamber. A method of transporting a semiconductor wafer, comprising:
【請求項4】 (a)ウェハ処理室の内部に設けられた
保持台にウェハを置く工程と、(b)前記ウェハ処理室
の内部に供給した酸素ガスをプラズマ化して前記ウェハ
の表面をエッチングする工程と、(c)前記(b)工程
の後、前記ウェハ処理室の内部を大気圧にするため窒素
ガスでパージする工程と、(d)前記(c)工程の後、
前記保持台を貫通するリフターピンを上昇させることに
よって、前記ウェハを前記リフターピンで保持する工程
と、(e)前記リフターピンで保持されたウェハを前記
ウェハ処理室の外部に搬出する工程とを備え、前記保持
台の表面には、凹凸が形成されていることを特徴とする
半導体ウェハの搬送方法。
4. A step of: (a) placing a wafer on a holding table provided inside the wafer processing chamber; and (b) etching the surface of the wafer by converting oxygen gas supplied into the wafer processing chamber into plasma. And (c) after the step (b), purging with nitrogen gas to bring the inside of the wafer processing chamber to atmospheric pressure, and (d) after the step (c),
A step of holding the wafer by the lifter pin by raising a lifter pin passing through the holding table; and (e) a step of unloading the wafer held by the lifter pin to the outside of the wafer processing chamber. A method of transporting a semiconductor wafer, characterized in that unevenness is formed on a surface of the holding table.
【請求項5】 ウェハを保持する保持台と、前記保持台
を貫通し、上下動可能なリフターピンとを備えたウェハ
処理室を有し、前記保持台上にウェハを搬送し、前記ウ
ェハ処理室の内部に供給した酸素ガスをプラズマ化して
前記ウェハの表面をエッチングし、前記ウェハ処理室の
内部を大気圧にするため窒素ガスでパージし、前記保持
台を貫通するリフターピンを上昇させることによって前
記ウェハを前記リフターピンで保持した後、前記ウェハ
を前記ウェハ処理室の外部に搬出することを特徴とする
半導体ウェハの搬送システム。
5. A wafer processing chamber having a holding table for holding a wafer and a lifter pin penetrating the holding table and movable up and down, and the wafer is transferred onto the holding table. By etching the surface of the wafer by plasmaizing the oxygen gas supplied to the inside of the wafer, purging with nitrogen gas to bring the inside of the wafer processing chamber to atmospheric pressure, and raising the lifter pin penetrating the holding table. A semiconductor wafer transfer system, wherein the wafer is carried out of the wafer processing chamber after being held by the lifter pins.
JP2002101583A 2002-04-03 2002-04-03 Method of manufacturing semiconductor device, method of transferring semiconductor wafer, and transfer apparatus Pending JP2003297811A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002101583A JP2003297811A (en) 2002-04-03 2002-04-03 Method of manufacturing semiconductor device, method of transferring semiconductor wafer, and transfer apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002101583A JP2003297811A (en) 2002-04-03 2002-04-03 Method of manufacturing semiconductor device, method of transferring semiconductor wafer, and transfer apparatus

Publications (1)

Publication Number Publication Date
JP2003297811A true JP2003297811A (en) 2003-10-17

Family

ID=29388719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002101583A Pending JP2003297811A (en) 2002-04-03 2002-04-03 Method of manufacturing semiconductor device, method of transferring semiconductor wafer, and transfer apparatus

Country Status (1)

Country Link
JP (1) JP2003297811A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7378700B2 (en) 2019-09-20 2023-11-14 日新イオン機器株式会社 Substrate processing equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7378700B2 (en) 2019-09-20 2023-11-14 日新イオン機器株式会社 Substrate processing equipment

Similar Documents

Publication Publication Date Title
JP3082624B2 (en) How to use electrostatic chuck
US7654010B2 (en) Substrate processing system, substrate processing method, and storage medium
US7740768B1 (en) Simultaneous front side ash and backside clean
EP0630990B1 (en) Method of limiting sticking of body to a susceptor in a deposition treatment
TWI272676B (en) Semiconductor and manufacturing method thereof
US20040200244A1 (en) Remote plasma enhanced cleaning apparatus
JP2001093884A (en) Device and method for treating plasma
JPH09120988A (en) Plasma processing method
KR100653707B1 (en) Plasma processing method of plasma processing apparatus
US20050211375A1 (en) Method of manufacturing a semiconductor device
US10714356B2 (en) Plasma processing method
JP3423186B2 (en) Processing method
JP4060941B2 (en) Plasma processing method
US20050161435A1 (en) Method of plasma etching
JP2003297811A (en) Method of manufacturing semiconductor device, method of transferring semiconductor wafer, and transfer apparatus
JP3162272B2 (en) Plasma processing method
JP2007258636A (en) Dry-etching method and its device
US9793104B2 (en) Preparing a semiconductor surface for epitaxial deposition
WO2020184337A1 (en) Substrate processing method and substrate processing device
JP3293801B2 (en) Single wafer plasma ashing device
US6624095B1 (en) Method for manufacturing a semiconductor device
KR100319468B1 (en) Plasma Treatment Method
EP0504758B1 (en) Plasma etching method for silicon containing layer
JPH07183280A (en) Plasma treatment device
JPH08195382A (en) Semiconductor manufacturing device