JP2003287735A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2003287735A JP2003287735A JP2002092811A JP2002092811A JP2003287735A JP 2003287735 A JP2003287735 A JP 2003287735A JP 2002092811 A JP2002092811 A JP 2002092811A JP 2002092811 A JP2002092811 A JP 2002092811A JP 2003287735 A JP2003287735 A JP 2003287735A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- crystal display
- alignment
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は液晶表示素子に関す
る。TECHNICAL FIELD The present invention relates to a liquid crystal display device.
【0002】[0002]
【従来の技術】現在広く用いられている液晶表示素子
は、素子内で液晶分子がねじれた配列をもっているねじ
れネマチック(TN)型液晶表示素子である。このTN
型液晶表示素子は、表示切換時の応答速度が遅く、また
画面を斜め方向から見た場合の表示性能、すなわち視野
角特性もわるいため、これらの特性を改善した光学補償
ベンド配向(OCB:Optically Compensated Bendまた
はOptically CompensatedBirefringence)型液晶表示素
子が提案されている。このOCB型液晶表示素子は、素
子内の液晶を、素子を構成する基板に平行に配列し、液
晶に電界を印加することによる液晶分子の動きと、基板
の外に設置する位相差フィルムおよび偏光板により表示
を行なっている。2. Description of the Related Art A liquid crystal display element widely used at present is a twisted nematic (TN) type liquid crystal display element in which liquid crystal molecules have a twisted arrangement in the element. This TN
Type liquid crystal display element has a slow response speed at the time of switching the display, and also has poor display performance when the screen is viewed from an oblique direction, that is, viewing angle characteristics are poor. Therefore, optical compensation bend alignment (OCB: Optically Compensated Bend or Optically Compensated Birefringence) type liquid crystal display devices have been proposed. In this OCB type liquid crystal display element, the liquid crystal in the element is arranged in parallel with the substrate constituting the element, the movement of the liquid crystal molecules by applying an electric field to the liquid crystal, and the retardation film and the polarization plate installed outside the substrate. It is displayed by a plate.
【0003】OCB型液晶表示素子の動作原理を図9を
用いて説明する。図9において、1は一対の基板、2は
電極であり、基板で挟まれる部分に液晶が満たされてい
る。また図9において、6は液晶分子を表している。図
9には示していないが実際の表示素子では、基板1の外
側には偏光板が設置されるのが一般的である。OCB型
液晶表示素子を正常に動作させるためには、素子内の液
晶分子は図9または図10のようにベンド配列と呼ばれ
る液晶分子配列をしている必要がある。この図9の状態
で両基板の電極間に電圧を印加すると、電界の作用で液
晶分子は図10のように配列し、図9の状態と図10の
状態の光学特性差により表示を行なっている。The operating principle of the OCB type liquid crystal display element will be described with reference to FIG. In FIG. 9, 1 is a pair of substrates, 2 is an electrode, and liquid crystal is filled in the portions sandwiched by the substrates. Further, in FIG. 9, 6 represents liquid crystal molecules. Although not shown in FIG. 9, in an actual display device, a polarizing plate is generally installed outside the substrate 1. In order for the OCB type liquid crystal display device to operate normally, the liquid crystal molecules in the device must have a liquid crystal molecule arrangement called a bend arrangement as shown in FIG. 9 or 10. When a voltage is applied between the electrodes of both substrates in the state of FIG. 9, liquid crystal molecules are arranged as shown in FIG. 10 due to the action of the electric field, and display is performed by the optical characteristic difference between the states of FIG. 9 and FIG. There is.
【0004】液晶分子を基板に平行に配列させるために
は、以下に述べるラビング処理と呼ばれる手法が一般的
に用いられる。図11において、電極2の表面は、ポリ
イミド樹脂が数百オングストロームの厚さで塗布されて
いる。樹脂が塗布された基板には、液晶素子に組み立て
る前に、布を用いて一方向に擦る表面処理を施す。表面
処理を施された一対の基板は、両基板の間隔を一定に保
つためのスペーサー樹脂を挟んで対向し、基板周辺部を
樹脂で固定する。このようにして形成された一対の基板
間に、真空注入などを用いて液晶材料が注入される。注
入された液晶材料の液晶分子は、ポリイミド樹脂表面で
ラビング処理が施された方向に配列する。図11におい
て、液晶分子は基板面から少し傾いた方向を向いている
が、この方向はラビング処理を施す方向によって決定さ
れる。たとえば図11のように、液晶を配列させるため
には、図11の矢印9の方向にラビング処理を施すと達
成できる。基板表面がラビング処理されているとき、液
晶分子は基板に対して平行に配列しようとする性質があ
るため、以上のように構成された液晶表示素子におい
て、電極に電圧が印加されていない初期状態では、液晶
分子は図11のように配列している。OCB型液晶表示
素子を正常に動作させるためには、この図11の分子配
列状態から、表示を行なうための分子配列状態は図9ま
たは図10のように配列を変化させる必要がある。In order to arrange the liquid crystal molecules parallel to the substrate, a method called rubbing treatment described below is generally used. In FIG. 11, the surface of the electrode 2 is coated with a polyimide resin with a thickness of several hundred angstroms. The substrate coated with the resin is surface-treated by rubbing it in one direction with a cloth before assembling it into the liquid crystal element. The pair of substrates which have been subjected to the surface treatment are opposed to each other with a spacer resin for keeping a constant gap between the two substrates sandwiched therebetween, and the peripheral portions of the substrates are fixed by the resin. A liquid crystal material is injected between the pair of substrates thus formed by vacuum injection or the like. Liquid crystal molecules of the injected liquid crystal material are arranged in the direction in which the rubbing treatment is performed on the surface of the polyimide resin. In FIG. 11, the liquid crystal molecules are oriented in a direction slightly inclined from the substrate surface, and this direction is determined by the direction of rubbing treatment. For example, as shown in FIG. 11, in order to arrange the liquid crystals, rubbing treatment can be performed in the direction of arrow 9 in FIG. When the substrate surface is rubbed, the liquid crystal molecules tend to be arranged in parallel to the substrate.Therefore, in the liquid crystal display device configured as above, the initial state in which no voltage is applied to the electrodes Then, the liquid crystal molecules are arranged as shown in FIG. In order to operate the OCB type liquid crystal display device normally, it is necessary to change the molecular arrangement state for displaying from the molecular arrangement state shown in FIG. 11 as shown in FIG. 9 or 10.
【0005】[0005]
【発明が解決しようとする課題】以上のようにOCB型
液晶表示素子は、電圧が印加されていない初期配向状態
から、表示に用いる配向状態へと分子の配列状態を変化
させる必要がある。多数の表示用画素電極を有する液晶
表示素子では、すべての個々画素でこの配列変化を歩留
りよく発生させる必要がある。図9〜10のベンド配向
状態においては液晶層内ほぼ真中付近の液晶分子は基板
に対して垂直に配向している。一方、電圧を印加してい
ない初期の配向状態である図11において、液晶は水平
配列をしている。図11の配向状態に電圧を印加する
と、過渡的には図12のような非対称スプレイ配向と呼
ばれるパネル厚さ方向中央部に水平配向を有する液晶配
向状態となる。この配向状態から図9または図10のベ
ンド配向状態への配列変化の状態遷移はエネルギー的障
壁が高く、液晶の一般的な駆動条件である5〜7V程度
の電圧では配列変化を発生させることができない。As described above, in the OCB type liquid crystal display element, it is necessary to change the molecular alignment state from the initial alignment state in which no voltage is applied to the alignment state used for display. In a liquid crystal display element having a large number of display pixel electrodes, it is necessary to generate this array change with good yield in all individual pixels. In the bend alignment state shown in FIGS. 9 to 10, the liquid crystal molecules in the vicinity of the middle of the liquid crystal layer are aligned vertically to the substrate. On the other hand, in FIG. 11, which is the initial alignment state in which no voltage is applied, the liquid crystal is horizontally aligned. When a voltage is applied to the alignment state shown in FIG. 11, a liquid crystal alignment state having a horizontal alignment at the central portion in the thickness direction of the panel, which is called an asymmetric splay alignment, is transiently generated as shown in FIG. The state transition of the alignment change from this alignment state to the bend alignment state of FIG. 9 or 10 has a high energy barrier, and the alignment change may occur at a voltage of about 5 to 7 V which is a general driving condition of liquid crystals. Can not.
【0006】その対策として、表示前にVcr(スプレ
イ配向よりもベンド配向がエネルギー的に安定になる電
圧値)以上の電圧印加と、電圧無印加もしくはVcr以
下の電圧を交互に繰り返すことによりベンド配向を促進
させる方法が特開平9−185032号公報に提案され
ている。電圧印加と電圧無印加を繰り返すという方法は
確かにスプレイ−ベンド転移には有効であるが、この先
行技術での実施例はテストセルのみであるため、種々の
配線領域を含む実際のアクティブマトリクス液晶ディス
プレイとは条件が異なっている。我々は、前記公報で提
案されている電圧の印加をアクティブマトリックス液晶
ディスプレイに適用しても全画素でのベンド転移は起こ
らないことを実際に確認している。As a countermeasure, before the display, a bend alignment is performed by alternately applying a voltage of Vcr (a voltage value at which the bend alignment is more energy stable than the splay alignment) or more and no voltage or a voltage below Vcr. Japanese Patent Laid-Open No. 9-185032 proposes a method for promoting the above-mentioned phenomenon. The method of repeating the voltage application and the voltage non-application is certainly effective for the splay-bend transition, but since the example of this prior art is only the test cell, an actual active matrix liquid crystal including various wiring regions is used. The conditions are different from the display. We have actually confirmed that the bend transition does not occur in all pixels even when the voltage application proposed in the above publication is applied to an active matrix liquid crystal display.
【0007】前記公報の技術を実際のアクティブマトリ
クス液晶ディスプレイに適用してもベンド転移が完全に
は行なわれない第1の理由は、ソース電圧が0.5V程
度が最低であって、完全に0Vにすることができない
(画素電位を0Vにできない)ことである。実際に、テ
ストセル実験では画素電位を完全に0Vにしないと配向
転移の確率が低い。The first reason why the bend transition is not completely performed even if the technique of the above-mentioned publication is applied to an actual active matrix liquid crystal display is that the source voltage is about 0.5V at the lowest and completely 0V. Cannot be set (the pixel potential cannot be set to 0V). In fact, in the test cell experiment, the probability of orientation transition is low unless the pixel potential is completely set to 0V.
【0008】出力電圧を0VにできるソースICもある
が、0Vを出力しようとすると、出力電圧はICへの供
給電源電圧の1/2しか出力できないため、自由な階調
電圧設定をすることができない。Although some source ICs can output an output voltage of 0V, if an output voltage of 0V is to be output, the output voltage can only output 1/2 of the power supply voltage supplied to the IC, so that the gradation voltage can be freely set. Can not.
【0009】つぎに第2の理由を本発明による液晶表示
素子の実施例を図を用いて説明する。図1は本発明に用
いるアクティブマトリックス液晶ディスプレイ(AML
CD)全体の回路図の一例を示す。これは、いわゆる保
持容量配線をゲート配線と別に形成した共通配線構造で
ある。ここで、101は走査電圧を供給するためのゲー
ト配線、102は信号電圧を供給するためのソース配
線、103は液晶に電圧を印加する際のスイッチング素
子として用いる薄膜トランジスター(TFT)、104
は光の透過非透過のスイッチングを行なう液晶を等価回
路的に容量で示したもの、105は液晶104に並列に
配列されたTFTの寄生容量の影響を低減するための保
持容量、106は保持容量を形成する共通配線である。
共通配線はコンタクトホールを介して共通配線引き出し
線120に接続されている。CF側基板上の対向電極に
は、コモン電圧が共通配線引出し線に接続されている共
通配線端子123を介して外部から印加される。109
は液晶104の片側の電極をコモン電圧に接続する接続
部、107はゲート側外部回路をゲート配線101にT
CPなどを用いて接続するためのゲート端子、108は
ソース側外部回路とソース配線102とをTCPなどを
用いて接続するためのソース端子。TFTアレイは、図
1のような形状で形成されることが多い。図2は画素部
の平面図、図3、図4は図2の一点鎖線部分の断面図で
ある。Next, the second reason will be described with reference to the drawings of an embodiment of the liquid crystal display device according to the present invention. FIG. 1 shows an active matrix liquid crystal display (AML) used in the present invention.
An example of a circuit diagram of the entire CD) is shown. This is a common wiring structure in which a so-called storage capacitor wiring is formed separately from the gate wiring. Here, 101 is a gate wiring for supplying a scanning voltage, 102 is a source wiring for supplying a signal voltage, 103 is a thin film transistor (TFT) used as a switching element when a voltage is applied to liquid crystal, 104
Is a capacitance equivalent to a liquid crystal that performs light transmission / non-transmission switching, 105 is a storage capacitance for reducing the influence of parasitic capacitance of TFTs arranged in parallel with the liquid crystal 104, and 106 is a storage capacitance. Is a common wiring that forms the.
The common wiring is connected to the common wiring lead line 120 via a contact hole. A common voltage is externally applied to the counter electrode on the CF-side substrate via the common wiring terminal 123 connected to the common wiring lead-out line. 109
Reference numeral 107 denotes a connecting portion for connecting one electrode of the liquid crystal 104 to a common voltage. Reference numeral 107 denotes a gate side external circuit on the gate wiring 101.
A gate terminal for connection using CP or the like, and a source terminal 108 for connecting the source side external circuit and the source wiring 102 using TCP or the like. A TFT array is often formed in a shape as shown in FIG. 2 is a plan view of the pixel portion, and FIGS. 3 and 4 are cross-sectional views taken along the alternate long and short dash line in FIG.
【0010】図2は本発明に用いるアクティブマトリッ
クス液晶ディスプレイ(AMLCD)のTFT側基板側
に構成される画素部の平面図、図3は図2のA−A線断
面図、図4は図2のB−B線断面図である。図2〜4に
おいて、201は絶縁性基板、202はゲート電極およ
びゲート配線、203は共通(保持容量)配線、204
はゲート絶縁膜、205は半導体層、206はPまたは
Bなどの不純物を高濃度に含有した半導体(オーミック
コンタクト)層、207はソース電極およびソース配
線、208は絶縁保護膜、209はドレイン電極と画素
電極を結ぶための絶縁保護膜のコンタクトホール、21
0はIT0(Indium Tin Oxide)などの透明導電層より
なる画素電極、211はCF側基板側のITOなどの透
明電極より形成される対向電極、212は液晶分子であ
る。FIG. 2 is a plan view of a pixel portion formed on the TFT side substrate side of the active matrix liquid crystal display (AMLCD) used in the present invention, FIG. 3 is a sectional view taken along the line AA of FIG. 2, and FIG. FIG. 6 is a sectional view taken along line BB of FIG. 2 to 4, 201 is an insulating substrate, 202 is a gate electrode and a gate wiring, 203 is a common (holding capacity) wiring, 204
Is a gate insulating film, 205 is a semiconductor layer, 206 is a semiconductor (ohmic contact) layer containing a high concentration of impurities such as P or B, 207 is a source electrode and source wiring, 208 is an insulating protective film, and 209 is a drain electrode. Insulating protective film contact holes for connecting pixel electrodes, 21
Reference numeral 0 is a pixel electrode formed of a transparent conductive layer such as IT0 (Indium Tin Oxide), 211 is a counter electrode formed of a transparent electrode such as ITO on the CF side substrate side, and 212 is a liquid crystal molecule.
【0011】図3、図4は図2のTFT側基板とCF側
基板を1対対向して用いて構成した液晶パネルに、導電
率異方性が正の液晶材料を、たとえば真空注入法により
基板間に満たした液晶パネルの、液晶分子の配列状態を
示したものであり、212は液晶分子を示している。配
向膜として対向する基板の内側に塗布されたポリイミド
樹脂は、ラビング処理が施されると液晶分子を水平に配
向させるため、電極部分の液晶分子は水平配向してい
る。図3、図4の液晶の配向は、図2の矢印9に示す方
向にラビングをかけたとき、つまり紙面上から下方向に
ラビングをかけた場合を示している。このように構成さ
れた液晶表示素子の対向する電極間に、たとえば7Vの
交流電圧を印加(たとえば、対向電極211の電位を
7.2V、画素電極210の電位を0.2Vと14.2
V)すると、図5〜6のように、液晶分子は電界の効果
で基板に垂直に近い角度に配列しようとする。この液晶
にかける電圧7Vは、15V出力させるソースICを使
用することにより、特別の回路基板をつけずに通常の駆
動回路で得られる。電圧を印加したとき、前記の7V程
度の電圧を印加すると、パネル内厚さ方向中央部の液晶
分子に垂直に近い配向状態が一部に存在し、一画素全領
域の液晶がベンド配向する画素と、パネル内厚さ方向中
央部の液晶分子に水平に近い配向状態が存在して完全に
ベンド配向を形成しない画素とが混在する。そこで、液
晶への電圧印加と無印加を繰り返すと、液晶分子は垂直
配列と水平配列を繰り返すことになる。この液晶分子の
揺さぶりがベンド転移には有効に働くことが前記特開平
9−185032号公報に述べられている。しかし、実
際はアクティブマトリックス液晶ディスプレイにおい
て、画素電極上の液晶への電圧印加と無印加を繰り返し
ても、すべての画素をベンド転移させることはできな
い。3 and 4 show a liquid crystal panel constructed by using a pair of the TFT side substrate and the CF side substrate facing each other in FIG. 21 shows the alignment state of the liquid crystal molecules of the liquid crystal panel filled between the substrates, and 212 shows the liquid crystal molecules. The polyimide resin applied as the alignment film to the inside of the opposing substrate horizontally aligns the liquid crystal molecules when the rubbing treatment is performed, so that the liquid crystal molecules in the electrode portion are horizontally aligned. The alignment of the liquid crystal in FIGS. 3 and 4 shows the case where the rubbing is performed in the direction indicated by the arrow 9 in FIG. 2, that is, the case where the rubbing is performed from the top of the paper surface to the bottom. An alternating voltage of, for example, 7 V is applied between the opposing electrodes of the liquid crystal display device thus configured (for example, the potential of the opposing electrode 211 is 7.2 V and the potential of the pixel electrode 210 is 0.2 V and 14.2).
V) Then, as shown in FIGS. 5 to 6, the liquid crystal molecules try to align at an angle close to the vertical to the substrate due to the effect of the electric field. The voltage of 7V applied to the liquid crystal can be obtained by a normal drive circuit without using a special circuit board by using a source IC that outputs 15V. When a voltage of about 7 V is applied when a voltage is applied, a liquid crystal molecule in the central portion of the panel in the thickness direction has an alignment state that is nearly vertical to a part, and the liquid crystal in one pixel entire region is bend-aligned. And a pixel in which liquid crystal molecules in the central portion in the thickness direction in the panel have an alignment state close to horizontal and a bend alignment is not completely formed coexist. Therefore, when voltage application and no voltage application to the liquid crystal are repeated, the liquid crystal molecules repeat vertical alignment and horizontal alignment. It is described in JP-A-9-185032 that the fluctuation of the liquid crystal molecules effectively acts on the bend transition. However, actually, in the active matrix liquid crystal display, even if voltage application and non-application to the liquid crystal on the pixel electrodes are repeated, it is not possible to cause all pixels to undergo bend transition.
【0012】この理由は、アクティブマトリックス液晶
ディスプレイにおいては、各種配線が一画素に占める割
合が多いため、各種配線上の液晶分子の動きが無視でき
ないことにある。画素電極上で液晶への電圧印加と無印
加を繰り返しても、10V以下の電圧ではパネル中全画
素の液晶がベンド転移することはない。なぜなら、電圧
無印加状態においては印加電圧を完全に0Vにすること
が重要であるが、各種配線上の液晶にも画素電極上の液
晶にかかる電圧よりは低いが電圧がかかっているため、
図5〜6のような配向になり、ベンド配向に転移するこ
とができない。一般的な駆動とTFTアレイ構造を例に
すると、ソース配線に信号電圧が交流波形で印加されて
おり、ソース配線上にSiNなどの絶縁性保護膜がある
場合、TFTがON状態でソースの信号電圧を対向基板
と同電位に設定してもソース配線上では対向基板とのあ
いだに電位差が存在する。またTFTがOFF状態で画
素電極と対向基板の電極が同電位の場合は、ソースの信
号電圧は画素電極よりもフィールドスルーで降下する電
圧だけ高く設定されている。そのため、ソース配線上で
は対向基板とのあいだに電位差が存在する。このよう
に、画素電極上の液晶分子にかかる電圧を0Vにして
も、配線上で対向基板とのあいだに電位差が存在する場
合、配線上の液晶分子は水平配向にはなく、配向は変わ
らず基板に対し垂直に配向しようとする。ゲート配線上
についても同様のことが言える。ゲート配線にはTFT
をONにする電圧(18V程度)とOFF(−5V程
度)にする電圧がかかっており、そのためゲート配線上
の液晶分子は、図8に示すように、全ての分子が基板に
平行になることはない。The reason for this is that, in an active matrix liquid crystal display, various wirings occupy a large proportion of one pixel, so that movements of liquid crystal molecules on various wirings cannot be ignored. Even if voltage application and no voltage application to the liquid crystal are repeated on the pixel electrode, the liquid crystal of all pixels in the panel does not undergo bend transition at a voltage of 10 V or less. This is because it is important to completely set the applied voltage to 0 V in the state where no voltage is applied. However, the liquid crystal on each wiring is also applied with a voltage, which is lower than the voltage applied to the liquid crystal on the pixel electrode.
The orientation is as shown in FIGS. 5 to 6, and the transition to the bend orientation is impossible. Taking a general driving and TFT array structure as an example, when a signal voltage is applied to the source wiring with an AC waveform and an insulating protective film such as SiN is present on the source wiring, the signal of the source is turned on when the TFT is in the ON state. Even if the voltage is set to the same potential as the counter substrate, there is a potential difference on the source wiring between the counter substrate and the counter substrate. When the pixel electrode and the electrode of the counter substrate have the same potential when the TFT is in the OFF state, the signal voltage of the source is set higher than that of the pixel electrode by the voltage dropped by field through. Therefore, there is a potential difference between the source wiring and the counter substrate. Thus, even if the voltage applied to the liquid crystal molecules on the pixel electrodes is 0 V, if there is a potential difference between the wiring and the counter substrate, the liquid crystal molecules on the wiring are not in a horizontal alignment and the alignment does not change. Try to orient vertically to the substrate. The same can be said for the gate wiring. TFT for gate wiring
Since a voltage for turning on (about 18 V) and a voltage for turning off (about -5 V) are applied, all the liquid crystal molecules on the gate wiring must be parallel to the substrate as shown in FIG. There is no.
【0013】このように、各種配線(ソース、ゲート)
上の液晶分子の挙動が、アクティブマトリックス液晶デ
ィスプレイと画素電極が基板全面に一様に存在するテス
トセルとでは大きく異なる。そのため、前記特開平9−
185032号公報で述べられているように、画素電極
上だけで電圧印加と無印加を繰り返す方法をアクティブ
マトリックス液晶ディスプレイに適用しても、特開平9
−185032号公報で述べられているように電圧6V
で2分以内に全画素をベンド転移させることはできなか
った。TFT−LCDでの電圧無印加は、実際はドライ
バICの最低出力電圧である0.3Vが印加されてい
る。図18に電圧7.3V、電圧印加時間/電圧無印加
時間がそれぞれ5秒/0.5秒とした場合のベンド転移
確率の測定結果を示す。図18の曲線Bに示すように、
画素電極上の液晶のみに電圧印加/電圧無印加を繰り返
した場合、10回の電圧印加/電圧無印加を繰り返して
も全画素がベンド転移することはなく、ベンド転移する
のは全画素の80%程度にとどまった。As described above, various wirings (source, gate)
The behavior of the liquid crystal molecules above is significantly different between the active matrix liquid crystal display and the test cell in which the pixel electrodes are evenly present on the entire surface of the substrate. Therefore, the above-mentioned JP-A-9-
As described in Japanese Patent No. 185032, even if a method of repeating voltage application and no voltage application only on a pixel electrode is applied to an active matrix liquid crystal display, the method disclosed in Japanese Patent Laid-Open No.
As described in Japanese Patent No. 185032, the voltage is 6V.
All the pixels could not be bend-transferred within 2 minutes. In the case of no voltage application in the TFT-LCD, 0.3V which is the minimum output voltage of the driver IC is actually applied. FIG. 18 shows the measurement results of the bend transition probability when the voltage is 7.3 V and the voltage application time / voltage non-application time is 5 seconds / 0.5 seconds, respectively. As shown by the curve B in FIG.
When voltage application / non-voltage application is repeated only to the liquid crystal on the pixel electrode, all pixels do not undergo bend transition even if voltage application / voltage non-application is repeated 10 times. It remained at about%.
【0014】本発明は、配線上の液晶に対しても画素電
極上と同様にON/OFF動作を与えることにより、ス
プレイ配向からベンド転移を促進させることができ、T
FT−LCDで低電圧でも効果的にベンド配向を得るこ
とができる液晶表示素子を提供することを目的とする。According to the present invention, the liquid crystal on the wiring can be turned on / off in the same manner as on the pixel electrode to accelerate the bend transition from the splay alignment.
It is an object of the present invention to provide a liquid crystal display device which can effectively obtain bend alignment in a FT-LCD even at a low voltage.
【0015】また、本発明は、出力を完全に0Vにでき
ない一般のドライバICや他のどのようなドライバIC
を用いた液晶表示素子でも、画素電位を0Vと数Vとの
あいだで交互にスイッチングし、TFT−LCDで低電
圧でも効果的にベンド配向を得ることができる液晶表示
素子を提供することを目的とする。The present invention also provides a general driver IC which cannot completely set the output to 0V or any other driver IC.
It is an object of the present invention to provide a liquid crystal display element using a liquid crystal display element, in which a pixel potential is alternately switched between 0 V and several V, and a bend alignment can be effectively obtained with a TFT-LCD even at a low voltage. And
【0016】なお、本発明の液晶表示装置においては、
従来の構成の液晶表示素子に対しても、液晶パネルおよ
び液晶パネル周辺の駆動回路はそのままで、電源回路お
よび制御回路を一部修正するだけでベンド転移を発生さ
せることができる。In the liquid crystal display device of the present invention,
With respect to the liquid crystal display element having the conventional configuration, the bend transition can be generated by partially modifying the power supply circuit and the control circuit without changing the liquid crystal panel and the drive circuit around the liquid crystal panel.
【0017】[0017]
【課題を解決するための手段】本発明の液晶表示素子
は、アクティブマトリックス型液晶表示装置で、表示に
寄与する画素電極上の液晶分子だけに電圧印加と電圧無
印加を繰り返すだけでなく、表示に寄与しない配線上の
液晶分子についても電圧印加と電圧無印加を繰り返すこ
とで、スブレイ配向からベンド配向に液晶配向の初期化
を行なうことを特徴とする。The liquid crystal display device of the present invention is an active matrix type liquid crystal display device, and in addition to repeating voltage application and no voltage application only to liquid crystal molecules on pixel electrodes contributing to display, It is characterized in that the liquid crystal molecules on the wiring that do not contribute to the voltage are repeatedly applied with the voltage and not applied with the voltage to initialize the liquid crystal orientation from the sublay orientation to the bend orientation.
【0018】また、本発明の液晶表示素子は、電極が形
成された一対の基板とその間に挟まれた液晶材料および
偏光板よりなり、両基板の表面のラビング処理方向がほ
ぼ並行であり、用いる液晶材料の誘電率異方性が正であ
るOCB型液晶表示素子であって、液晶表示素子が薄膜
トランジスターを用いたアクティブ型液晶パネルで、パ
ネルを駆動するためのドライバICが搭載されており、
ドライバICへの供給電源をオン/オフさせることによ
り液晶配向の初期化を行なうことを特徴とする。Further, the liquid crystal display device of the present invention comprises a pair of substrates having electrodes formed thereon, a liquid crystal material and a polarizing plate sandwiched therebetween, and the rubbing treatment directions on the surfaces of both substrates are substantially parallel to each other. An OCB type liquid crystal display device in which the dielectric anisotropy of the liquid crystal material is positive, the liquid crystal display device is an active type liquid crystal panel using a thin film transistor, and a driver IC for driving the panel is mounted.
It is characterized in that the liquid crystal orientation is initialized by turning on / off the power supply to the driver IC.
【0019】本発明は、制御回路からソースICへの信
号は駆動できる最大の電圧を発生させるデータを送り、
ソースICへの供給電源、ゲートICへの供給電源をO
N/OFFすることにより、TFT−LCDの画素には
駆動できる最大の電圧と0Vが交互に印加できるように
する。供給電源のON/OFFは液晶パネルへの電源供
給時に複数回行なう。According to the present invention, the signal from the control circuit to the source IC sends data for generating the maximum voltage that can be driven,
Turn on the power supply to the source IC and the power supply to the gate IC.
By turning N / OFF, the maximum voltage that can be driven and 0 V can be alternately applied to the pixels of the TFT-LCD. The power supply is turned on and off a plurality of times when the power is supplied to the liquid crystal panel.
【0020】[0020]
【発明の実施の形態】本発明による液晶表示素子の構成
を、図を用いて説明する。まず、通常の液晶表示パネル
周辺の回路を図15に示す。パネルには、ゲートICか
ら走査電圧が送られ、ソースICからはデータ電圧が送
られている。ゲートICには電源回路と制御回路からそ
れぞれ電源と走査信号が送られている。ソースICもゲ
ートICと同様、電源回路と制御回路からそれぞれ電源
とデータ信号が送られている。通常、電源回路からゲー
トICとソースICのそれぞれのICには、データ信号
の発信の有無にかかわらず、電源が常時送られている。
本発明の第1の実施の形態では、図16に示すように、
電源回路からゲートIC、ソースICへの電源供給ライ
ンの途中にON/OFFのスイッチング素子をいれるこ
とにより、電源の供給を遮断することができる。このこ
とにより、ソースICからのデータ信号電圧を0Vに
し、また、ゲートICからの走査電圧を0Vにすること
ができる。BEST MODE FOR CARRYING OUT THE INVENTION The structure of a liquid crystal display device according to the present invention will be described with reference to the drawings. First, FIG. 15 shows a circuit around a normal liquid crystal display panel. A scanning voltage is sent from the gate IC and a data voltage is sent from the source IC to the panel. A power supply and a scanning signal are sent to the gate IC from the power supply circuit and the control circuit, respectively. Like the gate IC, the source IC also receives power and data signals from the power supply circuit and the control circuit, respectively. Normally, power is constantly sent from the power supply circuit to each of the gate IC and the source IC regardless of whether or not a data signal is transmitted.
In the first embodiment of the present invention, as shown in FIG.
By inserting an ON / OFF switching element in the power supply line from the power supply circuit to the gate IC and the source IC, the power supply can be cut off. As a result, the data signal voltage from the source IC can be set to 0V, and the scanning voltage from the gate IC can be set to 0V.
【0021】図17は、実施の形態2の構成図である。
電源回路からゲートICへの電源供給ラインの途中にO
N/OFFではなく、通常の電源を供給するラインとT
FTのリーク電流を調節できるように別の電源を供給す
るラインの回路が形成されている。TFTの特性にかか
わらず、瞬時に画素に貯まった電荷を放出することが可
能となる。これらの回路の変更で、種々配線上について
も液晶への電圧印加と無印加を繰り返すことが可能とな
り、アクティブマトリックス液晶ディスプレイのすべて
の画素について、ベンド転移を促進させることができ、
ベンド転移の低電圧化を図ることができる。FIG. 17 is a configuration diagram of the second embodiment.
O in the middle of the power supply line from the power supply circuit to the gate IC
Line and T that supply normal power, not N / OFF
A circuit of a line for supplying another power source is formed so that the leak current of the FT can be adjusted. It is possible to instantly discharge the electric charge accumulated in the pixel regardless of the characteristics of the TFT. By changing these circuits, it becomes possible to repeat application and non-application of voltage to the liquid crystal on various wirings, and to promote bend transition for all pixels of the active matrix liquid crystal display.
It is possible to reduce the bend transition voltage.
【0022】実施の形態1
本発明による液晶表示素子の構成を、図を用いて説明す
る。図16は、本発明による液晶表示素子の構成図であ
る。電源回路からソースIC、ゲートICがそれぞれ配
置されているソース側外部回路基板とゲート側外部回路
基板への供給ラインにON/OFFをさせるスイッチン
グ素子をいれたものである。この構成によって、画素電
極上だけでなく、すべての電極配線上で印加電圧を完全
に0Vにすることができる。図16のパネル内の構造は
図1に示すような従来どおりの構造である。107のゲ
ート端子とゲート側外部回路とをTCPなどを用いて接
続する。また、108のソース端子とソース側外部回路
とをTCPなどを用いて接続する。これが、本発明によ
る液晶表示素子の構成であり、液晶パネルおよび液晶パ
ネル周辺の駆動回路は従来の構成の液晶表示素子と同様
であり、電源回路を一部変更するだけのものである。こ
のような構成において、ハネル内の全画素のベンド転移
率は、電源回路からパネルへの信号をON/OFFさせ
るタイミングによって大きく改善することができる。Embodiment 1 The structure of a liquid crystal display element according to the present invention will be described with reference to the drawings. FIG. 16 is a block diagram of a liquid crystal display device according to the present invention. A switching element for turning ON / OFF is provided in a supply line from the power supply circuit to the source side external circuit board on which the source IC and the gate IC are arranged and the supply line to the gate side external circuit board. With this configuration, the applied voltage can be completely set to 0V not only on the pixel electrodes but also on all the electrode wirings. The structure in the panel of FIG. 16 is a conventional structure as shown in FIG. The gate terminal of 107 and the gate side external circuit are connected using TCP or the like. Further, the source terminal of 108 and the source side external circuit are connected using TCP or the like. This is the configuration of the liquid crystal display element according to the present invention, the liquid crystal panel and the drive circuit around the liquid crystal panel are the same as those of the conventional liquid crystal display element, and only a part of the power supply circuit is changed. In such a configuration, the bend transition rate of all pixels in the panel can be greatly improved by the timing of turning on / off the signal from the power supply circuit to the panel.
【0023】電圧無印加状態にするのは、電圧印加して
もスプレイ→ベンド転移できなかった液晶分子の配向を
初期状態のスプレイ配向にリセットするためである。そ
のため、電圧無印加状態は、液晶が瞬間的に0V時の配
向を作り出せるだけでよい。その際、スプレイ→ベンド
転移に成功した画素は、電圧無印加にしても、すぐにス
プレイ配向に戻るわけではなく、ツイスト−スプレイ配
向のディスクリネーションを経てスプレイ配向に戻るた
め、一旦ベンド配向した領域は、ある時間ツイスト領域
として残る。一画素内の全液晶が完全にスプレイ配向に
戻ってしまっては、新たに電圧を印加してもスプレイ→
ベンド転移する保証はないので、ベンド配向した領域の
配向がスプレイ配向に戻る前に、再度の電圧印加を行な
う必要がある。そのようにして、一旦ベンド配向した領
域の配向状態を温存しないと、パネル内の全画素におい
てスブレイ→ベンド転移するまでの時間を短くすること
はできない。そのため、最適な電圧無印加時間は、ベン
ド転移しなかった画素の液晶の配向が初期状態に戻るた
めの時間より長く、かつベンド転移した画素の液晶がス
プレイ配向に戻るまでの時間より短く設定する必要があ
る。したがって、電圧無印加時間は、以下の2点で決定
してよい。すなわち、TFTのOFF時のソース・ドレ
イン間電流値による画素電極の0Vへの復帰時間と、液
晶の応答時間(電圧印加時のスプレイ状態から電圧無印
加時のスプレイ状態に戻るのにかかる時間)の2点であ
る。このような電圧無印加時間を設定することにより、
電極間に印加される電圧が7V程度でも数回の電圧印加
と電圧無印加を繰り返すことによって、パネル内の全画
素においてベンド配向を得ることができるようになる。The reason why the voltage is not applied is to reset the orientation of the liquid crystal molecules which could not undergo the splay → bend transition even when the voltage is applied, to the splay orientation in the initial state. Therefore, in the state where no voltage is applied, it is sufficient that the liquid crystal instantaneously creates an alignment at 0V. At that time, the pixel that succeeded in the splay → bend transition does not immediately return to the splay alignment even if no voltage is applied, but returns to the splay alignment through the twist-splay alignment disclination, and thus once bend-aligned. The area remains as a twist area for some time. If all the liquid crystals in one pixel have completely returned to the splay orientation, the splay will be applied even if a new voltage is applied.
Since there is no guarantee of bend transition, it is necessary to apply voltage again before the orientation of the bend-oriented region returns to the splay orientation. In this way, if the alignment state of the bend-aligned region is not preserved, it is impossible to shorten the time until the transition from the break to bend in all the pixels in the panel. Therefore, the optimum voltage non-application time is set to be longer than the time for the liquid crystal alignment of the pixels that have not undergone bend transition to return to the initial state, and shorter than the time for the liquid crystal of the bend transition pixels to return to splay alignment. There is a need. Therefore, the voltage non-application time may be determined by the following two points. That is, the return time of the pixel electrode to 0V due to the source-drain current value when the TFT is OFF, and the response time of the liquid crystal (time required to return from the splay state when voltage is applied to the splay state when no voltage is applied). There are two points. By setting such voltage non-application time,
Even when the voltage applied between the electrodes is about 7 V, the bend alignment can be obtained in all the pixels in the panel by repeating the voltage application and the voltage non-application several times.
【0024】図13は本発明に用いるAMLCDのTF
T素子のId−Vg特性図である。画素電極はTFTを
介して画素内に蓄えていた電荷を放電させる。一画素中
に蓄えていた電荷が、0.2pC(ピコクーロン)の場
合、電荷を放電するのに要する時間は、たとえば図13
のようなTFT特性(Id−Vg)の場合、ゲート電圧
が0V、ソース・ドレイン電圧=5Vのときのソース・
ドレイン電流は約50pA(ピコアンペア)の電流であ
る。ソース・ドレイン電圧は画素の電荷が放出されるに
比例して低下していくので、画素電極の電荷の放電に4
msec以上を要することになる。そののち、液晶分子
が電圧変化に応じ、配向を初期配向である基板平行向き
に変える。それに要する時間は液晶分子の粘性係数に依
存する。我々の行なったパネルでの電圧無印加時間の最
適値は、0.5〜1.0秒である。対角線長15.0イ
ンチ、画素数(768×1024)をもつパネルに、図
16に示す駆動回路で、電圧印加5秒と電圧無印加0.
5秒の時間設定で電圧印加(7V)と電圧無印加(0
V)を繰り返した場合のベンド転移率測定結果を図18
の曲線Aに示す。図18の横軸のON回数は、パネルの
電源を入れたときも1回目として計数している。ハネル
の電源をいれただけでもパネル内の 20%の画素がベ
ンド転移している。さらに3回ほどON/OFFを繰り
返すとパネル内の90%の画素がベンド転移する。10
0%ベンド転移させるためには、さらに3回ほどON/
OFFを繰り返す必要があり、計6回のON/OFFが
必要で、時間にして、パネルONしてから35秒程度で
パネル内全画素のスプレイ→ベンド転移を完了させるこ
とができた。そのときのパネルのセルギャッブは5μ
m、プレチルト角度は5度である。セルギャッブをこれ
よりも狭めれば、さらにベンド転移時間は縮まる。FIG. 13 shows the AMLCD TF used in the present invention.
It is an Id-Vg characteristic view of a T element. The pixel electrode discharges the electric charge stored in the pixel through the TFT. When the charge stored in one pixel is 0.2 pC (pico coulomb), the time required to discharge the charge is, for example, as shown in FIG.
In the case of the TFT characteristics (Id-Vg) as shown in Fig. 5, the source voltage when the gate voltage is 0V and the source-drain voltage is 5V
The drain current is about 50 pA (picoampere). Since the source / drain voltage decreases in proportion to the discharge of the electric charge of the pixel, 4
It takes more than msec. After that, the liquid crystal molecules change the orientation to the parallel orientation of the substrate which is the initial orientation according to the voltage change. The time required for this depends on the viscosity coefficient of the liquid crystal molecules. The optimum value of the voltage non-application time in the panel performed by us is 0.5 to 1.0 second. A panel having a diagonal length of 15.0 inches and the number of pixels (768 × 1024) was applied with a drive circuit shown in FIG.
Voltage application (7V) and no voltage application (0V) with time setting of 5 seconds
FIG. 18 shows the bend transition rate measurement results when V) is repeated.
Is shown by the curve A. The number of times the horizontal axis of FIG. 18 is turned ON is counted as the first time even when the panel is powered on. 20% of the pixels in the panel have undergone bend transition even if the power of the panel is turned on. When ON / OFF is repeated three more times, 90% of pixels in the panel undergo bend transition. 10
To make 0% bend transition, turn on / off three more times.
It is necessary to repeat OFF, and ON / OFF needs to be performed 6 times in total, and in time, the spray → bend transition of all pixels in the panel can be completed in about 35 seconds after the panel is turned ON. The cell gab of the panel at that time is 5μ
m, the pretilt angle is 5 degrees. If the cell gab is made narrower than this, the bend transition time will be further shortened.
【0025】実施の形態2
つぎに、本発明の第2の実施の形態について説明する。
図14のようにAMLCDのTFT素子のId−Vg特
性が図13のものよりも高電圧側にシフトした場合につ
いて考える。TFTを介して画素内に蓄えていた電荷を
逃がすのに掛かる時間は、一画素中に蓄えていた電荷
が、0.2pCの場合、電荷を放電するのに要する時間
は、ゲート電圧が0V、ソース・ドレイン電圧=5Vの
ときのソース・ドレイン電流は約1pAの電流であるの
で、最低でも200msec以上を要することになる。
電圧無印加時間が長いと、ベンド配向した液晶がスプレ
イ配向に戻ってしまうため、結果的にベンド転移時間は
長くなってしまう。そのため、電源回路からの信号をO
FFした直後(電圧無印加した直後)のソース・ドレイ
ン電流が10pA以上ないと、電圧印加・無印加によっ
てベンド転移を促進させる方法は有効ではない。電圧無
印加時のゲート電圧を可変にすることで、TFT特性が
シフトした場合にも、電圧無印加した直後のソース・ド
レイン電流を10pA以上に設定することが可能とな
る。短時間で画素電極の電荷を逃がすような回路(リー
ク用電源)を組み込んだのが、本実施の形態2であり、
その構成の概略図は図17である。図14のようなId
−Vg特性をもったTFTにおいて、電源回路からの信
号をOFFした直後(電圧無印加した直後)のソース・
ドレイン電流を10pA以上にするためには、ゲート電
圧を3Vに設定する必要がある。それを実現させるため
にはリーク用電源を3Vに設定するだけでよい。Second Embodiment Next, a second embodiment of the present invention will be described.
Consider a case where the Id-Vg characteristic of the TFT element of the AMLCD shifts to a higher voltage side than that of FIG. 13 as shown in FIG. When the charge stored in one pixel via the TFT is 0.2 pC, the time required to discharge the charge is 0V when the gate voltage is 0V. Since the source / drain current is about 1 pA when the source / drain voltage = 5 V, it requires at least 200 msec.
If the voltage non-application time is long, the bend-aligned liquid crystal returns to the splay alignment, and as a result, the bend transition time becomes long. Therefore, the signal from the power supply circuit
If the source / drain current immediately after FF (immediately after no voltage is applied) is 10 pA or more, the method of accelerating the bend transition by applying or not applying a voltage is not effective. By making the gate voltage variable when no voltage is applied, it is possible to set the source / drain current to 10 pA or more immediately after no voltage is applied, even when the TFT characteristics are shifted. In the second embodiment, a circuit (leakage power supply) that releases the charge of the pixel electrode in a short time is incorporated.
A schematic diagram of the configuration is shown in FIG. Id as shown in FIG.
In a TFT having a −Vg characteristic, the source immediately after the signal from the power supply circuit is turned off (immediately after no voltage is applied).
In order to make the drain current 10 pA or more, it is necessary to set the gate voltage to 3V. In order to realize it, it suffices to set the leakage power source to 3V.
【0026】[0026]
【発明の効果】以上説明したとおり、本発明によれば、
画素電極上の液晶分子に電圧印加と電圧無印加を繰り返
すとともに、配線上の液晶分子にも電圧印加と電圧無印
加を繰り返すことにより、液晶分子の配向状態を効率よ
くスプレイ配向からベンド配向に転移させることができ
る。As described above, according to the present invention,
By repeating voltage application and no voltage application to the liquid crystal molecules on the pixel electrodes and voltage application and no voltage application to the liquid crystal molecules on the wiring, the alignment state of the liquid crystal molecules is efficiently transferred from splay alignment to bend alignment. Can be made.
【図1】本発明にかかわるアクティブマトリックス液晶
ディスプレイ全体の回路図である。FIG. 1 is a circuit diagram of an entire active matrix liquid crystal display according to the present invention.
【図2】TFT側基板に構成される画素部の平面図であ
る。FIG. 2 is a plan view of a pixel portion formed on a TFT side substrate.
【図3】図2のA−A線断面図である。3 is a cross-sectional view taken along the line AA of FIG.
【図4】図2のB−B線断面図である。FIG. 4 is a sectional view taken along line BB in FIG.
【図5】図3に示す画素部に交流電圧を印加した場合の
液晶分子の配列を示す図である。5 is a diagram showing an arrangement of liquid crystal molecules when an AC voltage is applied to the pixel unit shown in FIG.
【図6】図4に示す画素部に交流電圧を印加した場合の
液晶分子の配列を示す図である。6 is a diagram showing an arrangement of liquid crystal molecules when an AC voltage is applied to the pixel portion shown in FIG.
【図7】図3に示す画素部に電位差が存在する場合の液
晶分子の配列を示す図である。7 is a diagram showing an arrangement of liquid crystal molecules when there is a potential difference in the pixel portion shown in FIG.
【図8】図4に示す画素部に電位差が存在する場合の液
晶分子の配列を示す図である。8 is a diagram showing an arrangement of liquid crystal molecules when there is a potential difference in the pixel portion shown in FIG.
【図9】液晶配向(ベンド配向)の説明図である。FIG. 9 is an explanatory diagram of liquid crystal alignment (bend alignment).
【図10】液晶配向(ベンド記向)の説明図である。FIG. 10 is an explanatory diagram of liquid crystal alignment (for bending).
【図11】液晶配向(スプレイ配向)の説明図である。FIG. 11 is an explanatory diagram of liquid crystal alignment (spray alignment).
【図12】液晶配向(非対称スプレイ配向)の説明図で
ある。FIG. 12 is an explanatory diagram of liquid crystal alignment (asymmetric splay alignment).
【図13】TFT特性図(Id−Vg)である。FIG. 13 is a TFT characteristic diagram (Id-Vg).
【図14】TFT特性図(Id−Vg)である。FIG. 14 is a TFT characteristic diagram (Id-Vg).
【図15】通常の液晶表示パネル周辺の回路構成図であ
る。FIG. 15 is a circuit configuration diagram around a normal liquid crystal display panel.
【図16】本発明の実施形態1である液晶表示パネル周
辺の回路構成図である。FIG. 16 is a circuit configuration diagram around a liquid crystal display panel that is Embodiment 1 of the present invention.
【図17】本発明の実施形態2である液晶表示パネル周
辺の回路構成図である。FIG. 17 is a circuit configuration diagram around a liquid crystal display panel which is Embodiment 2 of the present invention.
【図18】TFT−LCDでのベンド転移率測定結果で
ある。FIG. 18 shows the results of bend transition rate measurement on a TFT-LCD.
9 矢印(ラビング方向) 101 ゲート配線 102 ソース配線 103 TFT 104 液晶(容量) 105 保持容量 106 共通配線 107 ゲート端子 108 ソース端子 109 接続部 120 共通配線引出線 201 絶縁性基板 202 ゲート電極/配線 203 共通配線 204 ゲート絶縁膜 205 半導体層 206 オーミックコンタクト層 207 ソース電極/配線 208 絶縁保護膜 209 コンタクトホール 210 画素電極 211 対向電極 212 液晶分子 9 arrow (rubbing direction) 101 gate wiring 102 source wiring 103 TFT 104 Liquid crystal (capacity) 105 holding capacity 106 common wiring 107 Gate terminal 108 Source terminal 109 connection 120 common wiring leader line 201 Insulating substrate 202 Gate electrode / wiring 203 common wiring 204 gate insulating film 205 semiconductor layer 206 Ohmic contact layer 207 Source electrode / wiring 208 Insulation protection film 209 contact holes 210 pixel electrode 211 Counter electrode 212 liquid crystal molecule
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池本 哲也 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内 Fターム(参考) 2H088 EA02 GA02 HA02 HA08 JA04 KA26 MA20 2H092 GA59 JA24 NA25 PA06 QA06 2H093 NA16 NC34 NC35 ND60 NE04 NF04 NH04 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Tetsuya Ikemoto 997 Miyoshi, Nishigoshi-cho, Kikuchi-gun, Kumamoto Ceremony Company Advanced Display F-term (reference) 2H088 EA02 GA02 HA02 HA08 JA04 KA26 MA20 2H092 GA59 JA24 NA25 PA06 QA06 2H093 NA16 NC34 NC35 ND60 NE04 NF04 NH04
Claims (4)
において、表示に寄与する画素電極上の液晶分子に電圧
印加と電圧無印加を繰り返すとともに、表示に寄与しな
い配線上の液晶分子についても電圧印加と電圧無印加を
繰り返すこによりで、スプレイ配向からベンド配向に液
晶配向の初期化を行なうことを特徴とする液晶表示素
子。1. In an active matrix liquid crystal display device, voltage application and voltage non-application are repeated on liquid crystal molecules on pixel electrodes contributing to display, and voltage application and voltage imprinting are also applied to liquid crystal molecules on wiring not contributing to display. A liquid crystal display device characterized in that liquid crystal alignment is initialized from splay alignment to bend alignment by repeating addition.
挟まれた液晶材料および偏光板を備え、両基板の表面の
ラビング処理方向がほぼ並行であり、用いる液晶材料の
誘電率異方性が正であるOCB型液晶表示素子であっ
て、該液晶表示素子が薄膜トランジスターを用いたアク
ティブ型液晶パネルであってパネルを駆動するためのド
ライバICが搭載されており、ドライバICへの供給電
源をオン/オフさせることにより液晶配向の初期化を行
なうことを特徴とする液晶表示素子。2. A pair of substrates on which electrodes are formed and a liquid crystal material and a polarizing plate sandwiched between the substrates are provided, the rubbing directions of the surfaces of both substrates are substantially parallel to each other, and the dielectric constant anisotropy of the liquid crystal material used. Is an OCB type liquid crystal display element, the liquid crystal display element is an active type liquid crystal panel using a thin film transistor, and a driver IC for driving the panel is mounted, and a power supply to the driver IC is provided. A liquid crystal display device characterized in that the liquid crystal alignment is initialized by turning on and off.
を維持できる電圧以上の電圧を出力するデータが入力さ
れている状態で、ドライバICへの供給電源をオン/オ
フさせることにより液晶配向の初期化を行なう請求項2
記載の液晶表示素子。3. The liquid crystal orientation is controlled by turning on / off the power supply to the driver IC in a state where data for outputting a voltage equal to or higher than a voltage capable of maintaining the orientation of the OCB type liquid crystal is input to the driver IC. Claim 2 which initializes
The liquid crystal display element described.
/オフを行ない、ゲートドライバICへは規定の供給電
源および用いる液晶パネルの薄膜トランジスターのリー
ク電流が10pA以上になる電圧との切換えを行なうこ
とにより液晶配向の初期化を行なう請求項2または3記
載の液晶表示素子。4. The power supply to the source driver IC is turned on and off, and the gate driver IC is switched to a specified power supply and a voltage such that a leak current of a thin film transistor of a liquid crystal panel used is 10 pA or more. The liquid crystal display element according to claim 2 or 3, wherein the liquid crystal alignment is initialized by means of.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002092811A JP3888921B2 (en) | 2002-03-28 | 2002-03-28 | Liquid crystal display element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002092811A JP3888921B2 (en) | 2002-03-28 | 2002-03-28 | Liquid crystal display element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003287735A true JP2003287735A (en) | 2003-10-10 |
JP3888921B2 JP3888921B2 (en) | 2007-03-07 |
Family
ID=29237530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002092811A Expired - Fee Related JP3888921B2 (en) | 2002-03-28 | 2002-03-28 | Liquid crystal display element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3888921B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7903065B2 (en) | 2006-09-27 | 2011-03-08 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method |
-
2002
- 2002-03-28 JP JP2002092811A patent/JP3888921B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7903065B2 (en) | 2006-09-27 | 2011-03-08 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method |
KR101272333B1 (en) * | 2006-09-27 | 2013-06-10 | 삼성디스플레이 주식회사 | LIQUID CRYSTAL DISPLAY and DRIVING MATHOD THEREOF |
Also Published As
Publication number | Publication date |
---|---|
JP3888921B2 (en) | 2007-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6335717B2 (en) | Liquid crystal display device | |
US20080143905A1 (en) | Pixel structure for liquid crystal display | |
US20030122767A1 (en) | Liquid crystal display and its driving method | |
JP2001209063A (en) | Liquid crystal display device and its displaying method | |
US7218303B2 (en) | Aligning method under electric field for ferroelectric liquid crystal and liquid crystal display using the same | |
KR100733551B1 (en) | Liquid crystal display panel and method for manufacturing the same | |
US5323172A (en) | Ferroelectric liquid crystal display device | |
JP4559721B2 (en) | Pixel structure of liquid crystal display, liquid crystal display driving method and driving circuit | |
US20050001972A1 (en) | Bistable liquid crystal device having two drive modes | |
JP2004537752A (en) | Display device | |
JP2002023178A (en) | Liquid crystal display device | |
KR100732105B1 (en) | Liquid crystal display panel and method for driving the same | |
JP3332863B2 (en) | Optical modulator | |
KR100815912B1 (en) | Liquid crystal display device | |
JP3888921B2 (en) | Liquid crystal display element | |
JP4500611B2 (en) | Pixel structure of liquid crystal display | |
KR100768196B1 (en) | Method for transient driving of optically compensated birefringence liquid crystal display and apparatus thereof | |
JP2843861B2 (en) | Driving method of liquid crystal electro-optical device | |
JP2875675B2 (en) | Liquid crystal display device and driving method thereof | |
KR100683801B1 (en) | Apparatus for transient driving of optically compensated birefringence liquid crystal display and method thereof | |
KR100730176B1 (en) | Method for transient driving of optically compensated birefringence liquid crystal display and apparatus thereof | |
JP2001188260A (en) | Liquid crystal display device and liquid crystal display unit | |
KR20030058091A (en) | Method of manufacturing Liquid Crystal Display device | |
JP2002202492A (en) | Active matrix type liquid crystal display device | |
JPH06194626A (en) | Antiferroelectric liquid crystal display element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3888921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |