JP2003282945A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device

Info

Publication number
JP2003282945A
JP2003282945A JP2002086063A JP2002086063A JP2003282945A JP 2003282945 A JP2003282945 A JP 2003282945A JP 2002086063 A JP2002086063 A JP 2002086063A JP 2002086063 A JP2002086063 A JP 2002086063A JP 2003282945 A JP2003282945 A JP 2003282945A
Authority
JP
Japan
Prior art keywords
light emitting
type
semiconductor light
emitting device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002086063A
Other languages
Japanese (ja)
Inventor
Shigeru Yamamoto
山本  茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP2002086063A priority Critical patent/JP2003282945A/en
Publication of JP2003282945A publication Critical patent/JP2003282945A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting device the position of whose electrode can be easily recognized, and which can be arranged in a narrow place. <P>SOLUTION: The semiconductor light emitting device 1, whose plane shape is rectangular, and which has p-type and n-type bonding electrodes 2 and 3 arranged on its one face, has arranged the p-type and n-type bonding electrodes in a way it occupies each of two mutually opposing edges, thus turning the space between the p-type and n-type bonding electrodes 2 and 3 into a light emitting area 4. The p-type and n-type bonding electrodes 2 and 3 are arranged along the two mutually opposing edges on the one face and the inside of one end of the two edges sandwiching the former two. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体発光素子に
関する。
TECHNICAL FIELD The present invention relates to a semiconductor light emitting device.

【0002】[0002]

【従来の技術】近年、サファイア、炭化珪素を基板とし
た窒化物化合物半導体を用いた紫外〜緑色発光素子が量
産化されているが、表面層に低濃度で移動度の小さい薄
膜のP層が用いられているため、このP層の機能を補完
するために透明電極を用いている。透明電極を用いても
その透過時に光吸収が生じるので、この透明電極での発
光ロスを低減させ、輝度向上を図るために素子をその基
板が上を向くように上下逆置きにするフリップチップ型
が検討されている。
2. Description of the Related Art In recent years, an ultraviolet to green light emitting device using a nitride compound semiconductor on a sapphire or silicon carbide substrate has been mass-produced, but a thin P layer having a low concentration and a low mobility is formed on a surface layer. Since it is used, a transparent electrode is used to complement the function of the P layer. Even if a transparent electrode is used, light absorption occurs when it is transmitted, so the flip-chip type in which the element is placed upside down so that the substrate faces upward in order to reduce light emission loss at this transparent electrode and improve brightness. Is being considered.

【0003】サファイア基板上に窒化物系化合物半導体
を用いた発光素子の多くは、P型とN型のボンディング
用電極を上面の一部の領域に形成するため、逆置きする
際に下部になる電極位置と、素子配置用基板に設けた端
子電極の位置の各々を認識して接着する必要があるが、
両者の認識が困難な場合がある。
Most light emitting devices using a nitride-based compound semiconductor on a sapphire substrate have P-type and N-type bonding electrodes formed on a part of the upper surface, so that they become the lower part when they are reversed. It is necessary to recognize and bond each of the electrode positions and the positions of the terminal electrodes provided on the element placement substrate.
It may be difficult to recognize both parties.

【0004】また、P型とN型のボンディング用電極を
一方の面に配置したフリップチップ型の素子の場合、ボ
ンディング用電極は、対角線方向の2つの隅に配置する
か、あるいは対向する2つの辺の中央部に配置されてい
るので、これらの電極を結ぶ領域の外に位置する領域に
は、電流が拡散されにくく、輝度ムラが発生しやすいと
いう問題があった。
Further, in the case of a flip-chip type device in which P-type and N-type bonding electrodes are arranged on one surface, the bonding electrodes are arranged at two corners in the diagonal direction, or two facing electrodes are arranged. Since it is arranged in the central part of the side, there is a problem that the current is less likely to be diffused in the area outside the area connecting these electrodes, and uneven brightness is likely to occur.

【0005】また、従来の半導体発光素子は、その幅が
比較的広いので、幅が狭い個所に配置するには不向きな
構造であった。
Further, since the conventional semiconductor light emitting element has a relatively wide width, it has a structure unsuitable for arranging it in a portion having a narrow width.

【0006】[0006]

【発明が解決しようとする課題】本発明は、自動組立て
装置などによる電極位置の認識が容易な半導体発光素子
を提供することを課題の1つとする。また、幅が狭い個
所に配置するに適した半導体発光素子を提供することを
課題の1つとする。また、製造しやすい半導体発光素子
を提供することを課題の1つとする。また、輝度ムラが
少ない半導体発光素子を提供することを課題の1つとす
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor light emitting device whose electrode position can be easily recognized by an automatic assembling apparatus or the like. Another object is to provide a semiconductor light emitting element suitable for being arranged in a narrow portion. Another object is to provide a semiconductor light emitting device that is easy to manufacture. Another object is to provide a semiconductor light emitting element with less uneven brightness.

【0007】[0007]

【課題を解決するための手段】本発明の半導体発光素子
は請求項1に記載のように、平面形状が矩形の素子の一
方の面にP型とN型のボンディング用電極を配置した半
導体発光素子において、前記P型とN型の各ボンディン
グ用電極を前記一方の面の相対向する2つの辺を各々占
有する形態で配置し、前記P型とN型の各ボンディング
用電極の間を発光領域としたことを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor light emitting device in which P-type and N-type bonding electrodes are arranged on one surface of a device having a rectangular planar shape. In the device, the P-type and N-type bonding electrodes are arranged so as to occupy two opposite sides of the one surface, and light is emitted between the P-type and N-type bonding electrodes. It is characterized in that it is a region.

【0008】本発明の半導体発光素子は請求項2に記載
のように、前記P型とN型の各ボンディング用電極は、
前記一方の面の相対向する2つの辺とこの辺を挟む2つ
の辺の一端の内側に各々沿うような形態で配置されてい
ることを特徴とする。
According to another aspect of the semiconductor light emitting device of the present invention, each of the P-type and N-type bonding electrodes comprises:
It is characterized in that it is arranged in such a manner as to extend along the insides of two opposite sides of the one surface and one ends of the two sides sandwiching the side.

【0009】本発明の半導体発光素子は請求項3に記載
のように、素子の幅が素子の厚さよりも短いことを特徴
とする。
The semiconductor light emitting device of the present invention is characterized in that, as described in claim 3, the width of the device is shorter than the thickness of the device.

【0010】本発明の半導体発光素子は請求項4に記載
のように、素子の幅が素子の厚さよりも短いことを特徴
とする。
According to a fourth aspect of the semiconductor light emitting device of the present invention, the width of the device is shorter than the thickness of the device.

【0011】本発明の半導体発光素子は請求項5に記載
のように、前記素子は、発光光に対して透明な基板上に
少なくとも2層以上の半導体層を有していることを特徴
とする。
According to a fifth aspect of the semiconductor light emitting device of the present invention, the device has at least two or more semiconductor layers on a substrate transparent to emitted light. .

【0012】本発明の半導体発光素子は請求項6に記載
のように、前記素子の半導体層は窒化物半導体層で構成
されていることを特徴とする。
As described in claim 6, the semiconductor light emitting device of the present invention is characterized in that the semiconductor layer of the device is constituted by a nitride semiconductor layer.

【0013】[0013]

【発明の実施の形態】以下本発明の実施形態について図
面を参照して説明する。図1は、本発明の半導体発光素
子の一実施形態を示し、(a)は半導体発光素子1の平
面図、(b)はその断面図である。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of a semiconductor light emitting device of the present invention, (a) is a plan view of the semiconductor light emitting device 1, and (b) is a sectional view thereof.

【0014】この半導体発光素子1は、その平面形状が
矩形である。この半導体発光素子1は、その一方の面に
P型とN型のボンディング用電極2,3を配置してい
る。P型とN型の各ボンディング用電極2,3は、一方
の面の相対向する2つの辺を各々占有する形態で配置し
ている。この例では、半導体発光素子1の上面の相対向
する短辺の各々を占有するように、P型とN型のボンデ
ィング用電極2,3を対向して配置している。P型ボン
ディング用電極2は、半導体発光素子1の上面の相対向
する一方の短辺とこの短辺の両側に位置する隅部を占有
するように配置され、N型ボンディング用電極3は、半
導体発光素子1の上面の相対向する他方の短辺とこの短
辺の両側に位置する隅部を占有するように配置されてい
る。
The semiconductor light emitting device 1 has a rectangular planar shape. The semiconductor light emitting device 1 has P-type and N-type bonding electrodes 2 and 3 disposed on one surface thereof. The P-type and N-type bonding electrodes 2 and 3 are arranged so as to occupy two opposite sides of one surface. In this example, the P-type and N-type bonding electrodes 2 and 3 are arranged to face each other so as to occupy each of the opposite short sides of the upper surface of the semiconductor light emitting device 1. The P-type bonding electrode 2 is arranged so as to occupy one short side of the upper surface of the semiconductor light-emitting element 1 facing each other and the corners located on both sides of this short side, and the N-type bonding electrode 3 is a semiconductor. It is arranged so as to occupy the other short side facing each other on the upper surface of the light emitting element 1 and the corners located on both sides of this short side.

【0015】P型、N型の各ボンディング用電極2,3
は、半導体発光素子1の短辺の長さと同等、例えば半導
体発光素子1の短辺の長さの90%以上の長さの辺を有
する平面矩形状としている。
P-type and N-type bonding electrodes 2 and 3
Is a plane rectangular shape having a side equal to the length of the short side of the semiconductor light emitting element 1, for example, 90% or more of the length of the short side of the semiconductor light emitting element 1.

【0016】そして、P型とN型の各ボンディング用電
極2,3の間を主たる発光領域4としている。ボンディ
ング用電極2,3の間の発光領域4は、電極2,3の配
列方向に長い細長形とされ、余分に電極2、3を並べる
ことができる程度の広い面積を有している。したがっ
て、半導体発光素子1の上面には、その長手方向に一列
にボンディング用電極2あるいは3を4個以上配列する
ことができる。このように、半導体発光素子1の上面は
細長い矩形状とされている。この上面の短辺と長辺の長
さの比は、後述するように1対12程度に設定している
が、それ以外の比に設定することができる。細長い素子
とするために、素子1の上面は、その長辺の長さが短辺
の長さの2倍以上になるように設定することができる。
より細長くするために、素子1の上面は、その長辺の長
さが短辺の長さの3倍以上になるように設定することが
できる。
The main light emitting region 4 is between the P-type and N-type bonding electrodes 2 and 3. The light emitting region 4 between the bonding electrodes 2 and 3 has a long and narrow shape in the arrangement direction of the electrodes 2 and 3, and has a large area to allow the extra electrodes 2 and 3 to be arranged. Therefore, on the upper surface of the semiconductor light emitting device 1, four or more bonding electrodes 2 or 3 can be arranged in a line in the longitudinal direction. In this way, the upper surface of the semiconductor light emitting device 1 has an elongated rectangular shape. The ratio of the length of the short side to the length of the long side of the upper surface is set to about 1 to 12 as described later, but it can be set to other ratios. In order to make it an elongated element, the upper surface of the element 1 can be set so that the length of its long side is more than twice the length of its short side.
In order to make it more elongated, the upper surface of the element 1 can be set so that the length of the long side thereof is three times or more the length of the short side.

【0017】半導体発光素子1は、基板5の上にP型と
N型の少なくとも2つの半導体層7,9を備えて構成さ
れる、基板5は、基板5を通して光を取り出すフリップ
チップ型に対応する場合には、発光光(発光波長)に対
して透明なものを用いることが好ましいが、基板5と反
対側に光を取り出すことによって基板5を通して光を取
り出さない場合は、発光光(発光波長)に対して不透明
なものを用いることもできる。
The semiconductor light emitting device 1 is constructed by providing at least two semiconductor layers 7 and 9 of P type and N type on the substrate 5. The substrate 5 corresponds to a flip chip type that extracts light through the substrate 5. In this case, it is preferable to use a transparent one for the emitted light (emission wavelength). However, when the light is not extracted through the substrate 5 by extracting the light on the side opposite to the substrate 5, the emission light (emission wavelength) is used. ) Can be used.

【0018】この実施形態では、基板5としてサファイ
ヤ基板を用い、その上にN型とP型の窒化物半導体7,
9、例えば窒化ガリウム系の半導体層を積層している。
基板5とN型半導体層7の間には、格子不整合を緩和す
るためなどの目的でバッファ層6を介在させることもで
きる。N型とP型の半導体層7,9の間には、発光層8
が配置される。発光層8としては、種々の構成を採用で
きるが、例えば多重量子井戸型の活性層を採用すること
ができる。
In this embodiment, a sapphire substrate is used as the substrate 5, on which N-type and P-type nitride semiconductors 7,
9, for example, gallium nitride based semiconductor layers are stacked.
A buffer layer 6 may be interposed between the substrate 5 and the N-type semiconductor layer 7 for the purpose of relaxing lattice mismatch. A light emitting layer 8 is provided between the N-type and P-type semiconductor layers 7 and 9.
Are placed. Although various configurations can be adopted as the light emitting layer 8, for example, a multiple quantum well type active layer can be adopted.

【0019】一方の半導体層この例ではP型半導体層9
と発光層8の一部が除去され、その除去領域10から他
方の半導体層この例ではN型半導体層7が露出してい
る。この露出した半導体層7に一方のボンディング用電
極この例ではN型のボンディング用電極3をオーミック
コンタクト用の電極11を介在して配置している。
One semiconductor layer In this example, a P-type semiconductor layer 9
A part of the light emitting layer 8 is removed, and the other semiconductor layer (in this example, the N type semiconductor layer 7) is exposed from the removed region 10. On this exposed semiconductor layer 7, one bonding electrode (in this example, an N-type bonding electrode 3) is arranged with an ohmic contact electrode 11 interposed.

【0020】他方の半導体層、この例ではP型半導体層
9の上には、オーミックコンタクト用の電極12がP型
半導体層9のほぼ全領域に亘って形成されている。オー
ミックコンタクト用の電極12は、目的によって透光性
の電極としても良いし、光反射性の電極としても良い。
また、オーミックコンタクト用の電極12は、不透明な
電極を櫛歯状あるいは網目状に形成したものでも良い。
そしてオーミックコンタクト用電極12の上に、P型ボ
ンディング用電極2を配置している。
On the other semiconductor layer, which is the P-type semiconductor layer 9 in this example, an electrode 12 for ohmic contact is formed over almost the entire region of the P-type semiconductor layer 9. The electrode 12 for ohmic contact may be a translucent electrode or a light reflective electrode depending on the purpose.
The electrode 12 for ohmic contact may be an opaque electrode formed in a comb shape or a mesh shape.
Then, the P-type bonding electrode 2 is arranged on the ohmic contact electrode 12.

【0021】サファイヤ基板5は、半導体層を成長させ
る前の厚さが100μm以上の例えば300μm程度で
あるものを用いている。基板5に半導体層を成長させた
後のウエハ状態で、ウエハの総厚が130μm以下、例
えば120μm程度の厚さになるように、基板5を例え
ば110μm程度の厚さまで研磨している。
As the sapphire substrate 5, a substrate having a thickness before growing a semiconductor layer of 100 μm or more, for example, about 300 μm is used. After the semiconductor layer is grown on the substrate 5, the substrate 5 is polished to a thickness of, for example, about 110 μm so that the total thickness of the wafer is 130 μm or less, for example, about 120 μm.

【0022】基板5上の半導体層は、ドライエッチング
などによって約1μmエッチングされる。このエッチン
グによって、選択的にP層、活性層を除去し、除去領域
10を形成する。その後、P型、N型オーミックコンタ
クト用の電極12,11を選択的に形成する。このオー
ミックコンタクト用の電極12,11上に、P型、N型
のボンディング用電極2,3を選択的に形成する。この
ボンディング用電極2,3は、同一素材で同一工程で形
成することもできる。このボンディング用電極2,3
は、Au(金)にSn(錫)を含んだ材料を3μmの厚
さで形成したものを用いるのが好ましい。ボンディング
用電極2,3は、遮光性の電極となる。
The semiconductor layer on the substrate 5 is etched by about 1 μm by dry etching or the like. By this etching, the P layer and the active layer are selectively removed, and the removed region 10 is formed. After that, the electrodes 12 and 11 for P-type and N-type ohmic contacts are selectively formed. P-type and N-type bonding electrodes 2 and 3 are selectively formed on the ohmic contact electrodes 12 and 11. The bonding electrodes 2 and 3 may be formed of the same material in the same process. This bonding electrode 2, 3
For, it is preferable to use a material containing Sn (tin) in Au (gold) and having a thickness of 3 μm. The bonding electrodes 2 and 3 are light-shielding electrodes.

【0023】このようにしてウエハ上に分割前の半導体
発光素子1が複数形成されるが、各半導体発光素子1の
設計上の外形寸法は100μm(幅)×1200μm
(長さ)×120μm(厚さ)であり、極めて細長い平
面形状をしている。
In this way, a plurality of semiconductor light emitting devices 1 before division are formed on the wafer, and the designed outer dimensions of each semiconductor light emitting device 1 are 100 μm (width) × 1200 μm.
It is (length) × 120 μm (thickness) and has an extremely slender planar shape.

【0024】半導体発光素子1が複数形成された分割前
のウエハ上は、その基板5側が上になる様に半導体面が
接着シートに貼付される。その状態で分割用の装置に配
置された後、素子分割が行われる。素子分割は、分割用
の溝を形成するために、高出力パルスレーザが利用され
る。基板にサファイヤ基板を用いたこの例では、波長が
500nm以下の短波長レーザが利用される。ここで
は、YAGレーザ(波長が1.06μm)の第3高調波
(355nm)を用いる紫外線パルスレーザが利用され
る。これ以外のレーザを利用することもでき、例えば、
500nm以上の波長のレーザを用いることもできる。
また、YAGレーザの基本波長(1.06μm)やその
第2高調波を用いることもできる。
On the undivided wafer on which a plurality of semiconductor light emitting devices 1 are formed, the semiconductor surface is attached to the adhesive sheet so that the substrate 5 side faces up. After the device is placed in this state in the device for division, element division is performed. For element division, a high-power pulse laser is used to form a dividing groove. In this example using a sapphire substrate as a substrate, a short wavelength laser having a wavelength of 500 nm or less is used. Here, the third harmonic of the YAG laser (wavelength 1.06 μm)
An ultraviolet pulsed laser using (355 nm) is used. Other lasers can be used, for example,
A laser with a wavelength of 500 nm or more can also be used.
Further, the fundamental wavelength (1.06 μm) of the YAG laser or its second harmonic can be used.

【0025】レーザ照射は、基板5側から行われるが、
基板5の反対側から行うようにすることもできる。レー
ザ照射は、照射によって形成される加工孔が基板5を貫
通するまで行なっても良いが、孔が基板5内に留まるよ
うな出力と照射の移動速度を設定して行われる。レーザ
加工による孔、すなわち分割用溝の深さは、レーザ加工
孔部分における基板5の残余厚さが分割容易な厚さ、例
えば50μm以下になるような深さとするのが好まし
い。
Laser irradiation is performed from the substrate 5 side,
It can also be performed from the opposite side of the substrate 5. The laser irradiation may be performed until the processed hole formed by the irradiation penetrates the substrate 5, but the laser irradiation is performed by setting the output and the moving speed of the irradiation so that the hole remains in the substrate 5. The hole formed by laser processing, that is, the depth of the dividing groove is preferably such that the remaining thickness of the substrate 5 in the laser processing hole portion is a thickness that facilitates division, for example, 50 μm or less.

【0026】レーザ照射は、レーザ照射部に窒素ガスを
噴霧しながら行なう。この噴霧によって、飛散した物質
が発光素子に付着することを防止できるとともに、照射
部の冷却を効果的に行ない熱の影響を抑制することがで
きる。
Laser irradiation is performed while spraying nitrogen gas onto the laser irradiation portion. By this spray, it is possible to prevent the scattered material from adhering to the light emitting element, and it is possible to effectively cool the irradiation part and suppress the influence of heat.

【0027】レーザ光のビームプロファイルは、ガウシ
アン分布の波形、すなわち中心に出力にピークを持つレ
ーザ波形のものを用いた。レーザ光の焦点はウェハ底面
(基板の裏面)近傍に選択的に設定し、パルス周波数は
10kHz、1.5mm/secのスピードでX、Y方向
に走査して分割用の溝を形成した。この溝は、上面の幅
30μm、深さ90μmの溝であった。レーザ照射を基
板5と反対側から行なう場合には、レーザ光の焦点をウ
ェハ表面(基板の表面)近傍に選択的に設定しても良
い。最終的な素子分離は、分割装置を用いて行ったが、
分離が極めて容易な状態であるため、ローラー等を用い
て加圧しながら行ってもかまわない。
As the beam profile of the laser light, a Gaussian distribution waveform, that is, a laser waveform having a peak output in the center was used. The focal point of the laser beam was selectively set near the bottom surface of the wafer (back surface of the substrate), the pulse frequency was 10 kHz, and scanning was performed in the X and Y directions at a speed of 1.5 mm / sec to form a dividing groove. The groove had a width of 30 μm and a depth of 90 μm on the upper surface. When the laser irradiation is performed from the side opposite to the substrate 5, the focus of the laser light may be selectively set near the wafer surface (the surface of the substrate). Although the final device isolation was performed using a dividing device,
Since separation is extremely easy, it may be performed while applying pressure using a roller or the like.

【0028】レーザ照射による溝形成は、複数回の走査
によって行なっても良い。例えば、当初の走査は出力を
高くし、2回目以降の走査は、その出力を前回よりも小
さく設定して行なっても良い。このようにすれば、レー
ザ照射を基板5側から行なうに際して、基板半導体層に
近づくにしたがってレーザのエネルギーが小さくなり、
半導体層に与えるダメージを小さくすることができる。
The groove formation by laser irradiation may be performed by scanning a plurality of times. For example, the output may be set high in the initial scan and set in the second and subsequent scans to be smaller than that in the previous scan. With this configuration, when the laser irradiation is performed from the substrate 5 side, the energy of the laser decreases as it approaches the substrate semiconductor layer,
The damage given to the semiconductor layer can be reduced.

【0029】レーザ照射による分割用の溝は、半導体発
光素子1のほぼ全周、すなわち溝を連絡する部分を一部
残して4つの辺を囲むように形成しても良い。全周に形
成しない場合は、レーザ照射による分割用の溝を、従来
のスクライブ法を利用した分割が困難な個所に優先的に
形成するのが好ましい。この例では、半導体発光素子1
の短辺よりも長辺に沿った部分に優先的に形成するの
が、分割時に細長い素子1が機械的ストレスによって破
壊されることを防止できる点で好ましい。
The dividing groove by laser irradiation may be formed so as to surround substantially the entire circumference of the semiconductor light emitting element 1, that is, to surround four sides with a part of the portion connecting the groove left. When not formed on the entire circumference, it is preferable to preferentially form the dividing groove by laser irradiation at a location where division using the conventional scribing method is difficult. In this example, the semiconductor light emitting device 1
It is preferable to preferentially form the portion along the long side rather than the short side in order to prevent the elongated element 1 from being broken by mechanical stress during division.

【0030】分割用の溝は、レーザ照射によって形成す
るのが、形成に要する時間を短くすることができる点で
好ましいが、エッチング等の別の形成手段を用いても良
い。エッチングとしては、塩素あるいはフッ素等を主成
分とするガスを用いるドライエッチングを採用すること
ができる。ドライエッチングのみでは時間がかかりすぎ
るので、レーザ照射とドライエチングを併用した孔あけ
を行なうことが好ましい。特に、レーザ照射の最終段階
あるいは終了後に、ドライエッチングを施すことによっ
て、レーザ照射によって孔の壁面などに付着した飛散物
(カス)をドライエッチングによって取り去る(クリー
ニングする)ことができる。その結果、飛散物による光
吸収を抑制して素子の光り取り出し効率を高めることが
できる。
It is preferable that the dividing groove is formed by laser irradiation, because the time required for the formation can be shortened, but another forming means such as etching may be used. As the etching, dry etching using a gas containing chlorine, fluorine or the like as a main component can be adopted. Since dry etching alone takes too much time, it is preferable to perform hole formation using both laser irradiation and dry etching. In particular, by performing dry etching at the final stage or after the end of laser irradiation, it is possible to remove (clean) the scattered material (dust) attached to the wall surface of the hole by laser irradiation. As a result, it is possible to suppress light absorption due to scattered matter and improve the light extraction efficiency of the element.

【0031】なお、ドライエッチングの際は、被エッチ
ング部分以外は、エッチングされない様に保護膜によっ
て被っておく必要が有る。
During dry etching, it is necessary to cover the portion other than the portion to be etched with a protective film so as not to be etched.

【0032】このようにして形成された半導体発光素子
1は、その幅が厚さよりも短い。したがって、サイドエ
ッジ式のバックライトなどの様に、薄い導光板の側面に
光源を配置するバックライトなどの光源用途に最適な形
状が得られる。なお、半導体発光素子1は、その幅が厚
さよりも長い形状とすることもできる。
The width of the semiconductor light emitting device 1 thus formed is shorter than the thickness thereof. Therefore, it is possible to obtain an optimal shape for a light source such as a backlight in which a light source is arranged on the side surface of a thin light guide plate, such as a side edge type backlight. The semiconductor light emitting device 1 may have a shape whose width is longer than its thickness.

【0033】第2の実施形態を示す図2のように、P型
半導体層9の一部が除去された第1の除去領域10と反
対側に、P型半導体層9、あるいはこれに加えて発光層
8、あるいはこれらに加えてN型半導体層7やバッファ
層6の一部を除去した第2の除去領域13を形成し、こ
の除去領域13とそれに隣接するP型半導体領域7の端
を覆うように、絶縁性の被膜14を形成し、この被膜1
4とP型半導体層9の上にオーミックコンタクト用電極
12を配置し、第2の除去領域13上のオーミックコン
タクト用電極12の上にP型ボンディング用電極2を配
置しても良い。
As shown in FIG. 2 showing the second embodiment, on the side opposite to the first removal region 10 where the P-type semiconductor layer 9 is partially removed, the P-type semiconductor layer 9 or, in addition thereto, A second removal region 13 is formed by removing a part of the light emitting layer 8 or the N-type semiconductor layer 7 and the buffer layer 6 in addition to these, and the removal region 13 and the end of the P-type semiconductor region 7 adjacent thereto are formed. An insulating coating 14 is formed so as to cover the coating 1.
4 and the P-type semiconductor layer 9 may be provided with the ohmic contact electrode 12, and the P-type bonding electrode 2 may be provided on the ohmic contact electrode 12 on the second removal region 13.

【0034】また、上記各実施形態においては、ボンデ
ィング用電極3とコンタクト用電極11は同等の形状で
あったが、コンタクト用電極11に変更を加えて図3に
示すような第3の実施形態をとることもできる。
Further, in each of the above-mentioned embodiments, the bonding electrode 3 and the contact electrode 11 have the same shape, but the contact electrode 11 is modified and the third embodiment as shown in FIG. Can also be taken.

【0035】コンタクト用電極11は、枝電極11A,
11Bを一体に備え、これらの電極11A,11BをP
型ボンディング電極の近傍まで延長している。この枝電
極11A,11Bは、P型半導体層9を挟むようにして
素子1の長辺に沿うようにして配置している。この枝電
極11A,11Bの存在によってN型半導体層7に流れ
る電流の通路を広く確保することができ、素子1の静電
耐圧を高めることができる。
The contact electrodes 11 are branch electrodes 11A,
11B is integrally provided, and these electrodes 11A and 11B are P
It extends to the vicinity of the die bonding electrode. The branch electrodes 11A and 11B are arranged along the long side of the element 1 with the P-type semiconductor layer 9 interposed therebetween. Due to the presence of the branch electrodes 11A and 11B, a wide passage for the current flowing through the N-type semiconductor layer 7 can be secured, and the electrostatic breakdown voltage of the element 1 can be increased.

【0036】枝電極11A,11Bを配置するために、
第1の除去領域10は、この枝電極に11A,11Bに
沿って延びる延長除去領域10A、10Bを有してい
る。発光層8、P型型半導体層9、コンタクト電極12
は、枝電極11A,11Bを配置するに必要な領域を確
保するために、その幅が若干短くされている。
In order to arrange the branch electrodes 11A and 11B,
The first removal region 10 has extended removal regions 10A and 10B extending along the branch electrodes 11A and 11B. Light emitting layer 8, P-type semiconductor layer 9, contact electrode 12
Has a width slightly reduced in order to secure a region necessary for disposing the branch electrodes 11A and 11B.

【0037】上記各実施形態において、P型、N型の各
ボンディング用電極2,3は、半導体発光素子1の幅方
向長さ(短辺に沿った長さ)が半導体発光素子1の短辺
の長さと同等であれば、図4,5に示すように、矩形以
外にも円弧状部分を含む形状であっても良い。
In each of the above embodiments, the P-type and N-type bonding electrodes 2 and 3 are such that the length of the semiconductor light emitting device 1 in the width direction (the length along the short side) is the short side of the semiconductor light emitting device 1. 4 and 5, the shape may include an arcuate portion other than the rectangular shape as long as the length is equal to the length.

【0038】このようにして形成された発光素子1は、
そのボンディング用電極2,3を下に向け、取付対象と
なる端子部分上に位置決めして仮配置される。この仮配
置に際して、電極2,3が素子1の短辺を占有している
ので、素子の短辺を認識すれば電極の位置も必然的に認
識することができる。したがって、電極2,3が下側に
あって見えない状態であっても、組立装置による素子1
の認識と電極2,3の認識を同時に行なうことができ、
組立作業性を高めることができる。
The light emitting element 1 thus formed is
The bonding electrodes 2 and 3 face downward, and the electrodes are positioned and temporarily arranged on the terminal portion to be attached. At the time of this temporary arrangement, the electrodes 2 and 3 occupy the short sides of the element 1. Therefore, if the short sides of the elements are recognized, the positions of the electrodes can be inevitably recognized. Therefore, even if the electrodes 2 and 3 are on the lower side and cannot be seen,
And the electrodes 2 and 3 can be recognized at the same time,
Assembly workability can be improved.

【0039】仮配置後、350℃程度の高温で加熱する
ことにより、ボンディング用電極2,3を端子部分に接
着固定させることで本配置される。その後、素子を包囲
するようにエポキシ樹脂などの透光性樹脂をモールドす
ることによって、細長の表示素子を形成することができ
る。勿論、電極を2,3を上にして、この電極にワイヤ
ーボンドなどの配線を行なっての使用形態であっても差
し支えない。
After the temporary arrangement, heating is carried out at a high temperature of about 350 ° C., so that the bonding electrodes 2 and 3 are adhered and fixed to the terminal portions, whereby the main arrangement is carried out. Then, by molding a translucent resin such as an epoxy resin so as to surround the element, an elongated display element can be formed. Of course, the electrodes may be used with the electrodes 2 and 3 facing upward and wiring such as wire bonding may be performed on the electrodes.

【0040】電極2,3間に所定の駆動電圧を加える
と、電極2、コンタクト用電極12、P型半導体層9、
発光層8、N型半導体層7、コンタクト用電極11、電
極3の経路に沿って電流が流れ、発光層8から所定波長
の光が放出される。この光は、基板5を通して、もしく
は基板5と反対側から外部に取り出される。
When a predetermined driving voltage is applied between the electrodes 2 and 3, the electrode 2, the contact electrode 12, the P-type semiconductor layer 9,
A current flows along the path of the light emitting layer 8, the N-type semiconductor layer 7, the contact electrode 11, and the electrode 3, and the light emitting layer 8 emits light of a predetermined wavelength. This light is extracted to the outside through the substrate 5 or from the side opposite to the substrate 5.

【0041】[0041]

【発明の効果】本発明によれば、自動組立て装置などに
よる電極位置の認識が容易な半導体発光素子を提供する
ことができる。また、幅が狭い個所に配置するに適した
半導体発光素子を提供することができる。また、製造し
やすい半導体発光素子を提供することができる。また、
輝度ムラが少ない半導体発光素子を提供することができ
る。
According to the present invention, it is possible to provide a semiconductor light emitting device whose electrode positions can be easily recognized by an automatic assembling apparatus or the like. In addition, it is possible to provide a semiconductor light emitting element suitable for being arranged in a narrow portion. Further, it is possible to provide a semiconductor light emitting device that is easy to manufacture. Also,
It is possible to provide a semiconductor light emitting device with less uneven brightness.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態を示す平面図(a)と
断面図(b)である。
FIG. 1 is a plan view (a) and a cross-sectional view (b) showing a first embodiment of the present invention.

【図2】本発明の第2の実施形態を示す平面図(a)と
断面図(b)である。
FIG. 2 is a plan view (a) and a cross-sectional view (b) showing a second embodiment of the present invention.

【図3】本発明の第3の実施形態を示す平面図(a)と
断面図(b)である。
FIG. 3 is a plan view (a) and a sectional view (b) showing a third embodiment of the present invention.

【図4】本発明の別の実施形態を示す平面図である。FIG. 4 is a plan view showing another embodiment of the present invention.

【図5】本発明の別の実施形態を示す平面図である。FIG. 5 is a plan view showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体発光素子 2 ボンディング用電極 3 ボンディング用電極 4 発光領域 5 基板 1 Semiconductor light emitting element 2 Bonding electrode 3 Bonding electrodes 4 light emitting area 5 substrates

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 平面形状が矩形の素子の一方の面にP型
とN型のボンディング用電極を配置した半導体発光素子
において、前記P型とN型の各ボンディング用電極を前
記一方の面の相対向する2つの辺を各々占有する形態で
配置し、前記P型とN型の各ボンディング用電極の間を
発光領域としたことを特徴とする半導体発光素子。
1. A semiconductor light emitting device having P-type and N-type bonding electrodes arranged on one surface of a device having a rectangular planar shape, wherein each of the P-type and N-type bonding electrodes is provided on the one surface. A semiconductor light emitting device, characterized in that it is arranged such that two opposite sides are respectively occupied and a light emitting region is provided between each of the P-type and N-type bonding electrodes.
【請求項2】 前記P型とN型の各ボンディング用電極
は、前記一方の面の相対向する2つの辺とこの辺を挟む
2つの辺の一端の内側に各々沿うような形態で配置され
ていることを特徴とする請求項1記載の半導体発光素
子。
2. The P-type and N-type bonding electrodes are arranged in such a manner as to respectively extend inside two edges of the one surface facing each other and one ends of the two edges sandwiching the edge. 2. The semiconductor light emitting device according to claim 1, wherein
【請求項3】 素子の幅が素子の厚さよりも短いことを
特徴とする半導体発光素子。
3. A semiconductor light emitting device, wherein the width of the device is shorter than the thickness of the device.
【請求項4】 素子の幅が素子の厚さよりも短いことを
特徴とする請求項1もしくは請求項2記載の半導体発光素
子。
4. The semiconductor light emitting device according to claim 1, wherein the width of the device is shorter than the thickness of the device.
【請求項5】 前記素子は、発光光に対して透明な基板
上に少なくとも2層以上の半導体層を有していることを
特徴とする請求項1から請求項4の何れかに記載の半導
体発光素子。
5. The semiconductor according to claim 1, wherein the element has at least two semiconductor layers on a substrate transparent to emitted light. Light emitting element.
【請求項6】 前記素子の半導体層は窒化物半導体層で
構成されていることを特徴とする請求項1から請求項5
の何れかに記載の半導体発光素子。
6. The device according to claim 1, wherein the semiconductor layer of the device is a nitride semiconductor layer.
The semiconductor light emitting device according to any one of 1.
JP2002086063A 2002-03-26 2002-03-26 Semiconductor light emitting device Pending JP2003282945A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002086063A JP2003282945A (en) 2002-03-26 2002-03-26 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086063A JP2003282945A (en) 2002-03-26 2002-03-26 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JP2003282945A true JP2003282945A (en) 2003-10-03

Family

ID=29232797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086063A Pending JP2003282945A (en) 2002-03-26 2002-03-26 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP2003282945A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104250A1 (en) * 2004-04-20 2005-11-03 Showa Denko K.K. Production method of compound semiconductor light-emitting device wafer
WO2007072967A1 (en) * 2005-12-19 2007-06-28 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp
JP2007173269A (en) * 2005-12-19 2007-07-05 Showa Denko Kk Flip-chip semiconductor light emitting device, method of manufacturing same, structure for mounting same, and light emitting diode lamp
JP2007266396A (en) * 2006-03-29 2007-10-11 Showa Denko Kk Flip-chip type semiconductor light-emitting device, the flip-chip type semiconductor light-emitting device mounting method, flip-chip type semiconductor light-emitting device mounting structure, and light-emitting diode lamp
JP2007288097A (en) * 2006-04-20 2007-11-01 Showa Denko Kk Printed-circuit board and mounting structure of flip-chip semiconductor light-emitting device, and light-emitting diode lamp
JP2008244503A (en) * 2005-10-07 2008-10-09 Samsung Electro Mech Co Ltd Nitride based semiconductor light-emitting element and its manufacturing method
JP2011049587A (en) * 2006-04-21 2011-03-10 Samsung Led Co Ltd Light-emitting diode chip
JP2012164700A (en) * 2011-02-03 2012-08-30 Sanken Electric Co Ltd Light-emitting element
JP2013229559A (en) * 2012-03-28 2013-11-07 Napura:Kk Light emitting device, lighting device, display, and signal lamp
JP2018515916A (en) * 2015-04-30 2018-06-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Apparatus comprising a substrate and a semiconductor laser

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005104250A1 (en) * 2004-04-20 2005-11-03 Showa Denko K.K. Production method of compound semiconductor light-emitting device wafer
EP1738419A1 (en) * 2004-04-20 2007-01-03 Showa Denko K.K. Production method of compound semiconductor light-emitting device wafer
EP1738419A4 (en) * 2004-04-20 2011-07-06 Showa Denko Kk Production method of compound semiconductor light-emitting device wafer
US7700413B2 (en) 2004-04-20 2010-04-20 Showa Denko K.K. Production method of compound semiconductor light-emitting device wafer
US8525196B2 (en) 2005-10-07 2013-09-03 Samsung Electronics Co., Ltd. Nitride-based semiconductor light emitting diode
JP2008244503A (en) * 2005-10-07 2008-10-09 Samsung Electro Mech Co Ltd Nitride based semiconductor light-emitting element and its manufacturing method
US7893447B2 (en) 2005-10-07 2011-02-22 Samsung Led Co., Ltd. Nitride-based semiconductor light emitting diode
JP2012256918A (en) * 2005-10-07 2012-12-27 Samsung Led Co Ltd Nitride-based semiconductor light-emitting element and manufacturing method for the same
JP2011071540A (en) * 2005-10-07 2011-04-07 Samsung Led Co Ltd Manufacturing method of nitride semiconductor light emitting element
US7977134B2 (en) 2005-10-07 2011-07-12 Samsung Led Co., Ltd. Nitride-based semiconductor light emitting diode and method of manufacturing the same
US7994525B2 (en) 2005-10-07 2011-08-09 Samsung Led Co., Ltd. Nitride-based semiconductor light emitting diode
JP2007173269A (en) * 2005-12-19 2007-07-05 Showa Denko Kk Flip-chip semiconductor light emitting device, method of manufacturing same, structure for mounting same, and light emitting diode lamp
WO2007072967A1 (en) * 2005-12-19 2007-06-28 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp
US8022419B2 (en) 2005-12-19 2011-09-20 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device, and light-emitting diode lamp
JP2007266396A (en) * 2006-03-29 2007-10-11 Showa Denko Kk Flip-chip type semiconductor light-emitting device, the flip-chip type semiconductor light-emitting device mounting method, flip-chip type semiconductor light-emitting device mounting structure, and light-emitting diode lamp
JP2007288097A (en) * 2006-04-20 2007-11-01 Showa Denko Kk Printed-circuit board and mounting structure of flip-chip semiconductor light-emitting device, and light-emitting diode lamp
JP2011049587A (en) * 2006-04-21 2011-03-10 Samsung Led Co Ltd Light-emitting diode chip
JP2012164700A (en) * 2011-02-03 2012-08-30 Sanken Electric Co Ltd Light-emitting element
JP2013229559A (en) * 2012-03-28 2013-11-07 Napura:Kk Light emitting device, lighting device, display, and signal lamp
JP2018515916A (en) * 2015-04-30 2018-06-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Apparatus comprising a substrate and a semiconductor laser

Similar Documents

Publication Publication Date Title
US7276742B2 (en) Compound semiconductor light emitting device and its manufacturing method
JP3904585B2 (en) Manufacturing method of semiconductor device
KR101335342B1 (en) Vertical structure semiconductor devices with improved light output
JP5196097B2 (en) Semiconductor light emitting device manufacturing method, semiconductor light emitting device, and light emitting device using the same
JP2004031526A (en) Manufacturing method of group iii nitride compound semiconductor element
JP2005108863A (en) Vertical gallium nitride light emitting diode and its manufacturing method
WO1998044569A1 (en) Light emitting device and method for manufacturing the same
US9530930B2 (en) Method of fabricating semiconductor devices
KR20170079940A (en) Light emitting diode assembly and method for transfering thereof
JP2017216423A (en) Semiconductor light-emitting element and manufacturing method thereof
KR100648136B1 (en) Light Emitting Diode and manufacturing method of the same
CN102142397A (en) Light-emitting diode (LED) and method for manufacturing same
JP2003282945A (en) Semiconductor light emitting device
US6809345B2 (en) Semiconductor light emitting element and semiconductor light emitting device
JP2004297095A (en) Process for fabricating compound semiconductor light emitting device
JP2004228290A (en) Semiconductor light emitting element and its fabricating process
JPH10335699A (en) Compound semiconductor light emitting element and manufacture thereof
JP2004055816A (en) Nitride compound semiconductor light emitting device and its manufacturing method
KR100752348B1 (en) Method of producing light emitting diode having vertical structure
US20020142506A1 (en) Surface emission type semiconductor light-emitting device and method of manufacturing the same
JP2006203251A (en) Production method for semiconductor device
JP2016046461A (en) Semiconductor light-emitting element wafer, semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element
US7696068B2 (en) Method for manufacturing vertical light-emitting diode
KR100629929B1 (en) Light emitting diode having vertical electrode structure
JP2004343138A (en) Process for fabricating compound semiconductor light emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041111

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109