JP2003282826A - Ferroelectric thin film memory and method of manufacturing the same - Google Patents
Ferroelectric thin film memory and method of manufacturing the sameInfo
- Publication number
- JP2003282826A JP2003282826A JP2002087130A JP2002087130A JP2003282826A JP 2003282826 A JP2003282826 A JP 2003282826A JP 2002087130 A JP2002087130 A JP 2002087130A JP 2002087130 A JP2002087130 A JP 2002087130A JP 2003282826 A JP2003282826 A JP 2003282826A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric thin
- film
- capacitor
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、強誘電体薄膜メモ
リおよびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric thin film memory and its manufacturing method.
【0002】[0002]
【従来の技術】強誘電体特有の自発分極を利用した不揮
発性メモリ素子(強誘電体メモリ素子)は、その高速書
き込み/読み出し、低電圧動作等の特徴から、従来の不
揮発性メモリのみならず、SRAM(スタティックRAM)やD
RAM等の殆どのメモリに置き換わる可能性を持ってい
る。強誘電体材料としてはチタン酸ジルコン酸鉛(PZ
T)をはじめとするペロブスカイト型酸化物やSrBi2Ta2O
9等のビスマス層状化合物が注目されている。2. Description of the Related Art A non-volatile memory device (ferroelectric memory device) utilizing spontaneous polarization peculiar to a ferroelectric substance is not limited to a conventional non-volatile memory because of its features such as high-speed writing / reading and low voltage operation. , SRAM (static RAM) or D
It has the potential to replace most memory such as RAM. Lead zirconate titanate (PZ
T) and other perovskite type oxides and SrBi2Ta2O
Bismuth layered compounds such as 9 have attracted attention.
【0003】一般に上述の酸化物材料をキャパシタ絶縁
層として用いる場合、上電極形成後に、各メモリ素子間
の電気的絶縁を主目的としてSiO2等の層間絶縁膜で被覆
される。その成膜手法としては、段差被覆性に優れるC
VD(Chemical Vapor Deposition)法をもちいるのが
一般的である。ところがこのような成膜手法をもちいる
と、反応副生成物として水素が発生する。特に活性化し
た水素がSiO2及び上電極を透過して強誘電体薄膜ま
で到達すると、その還元作用によって強誘電体特性が著
しく劣化してしまう。また、スイッチング素子としての
MOSトランジスタは、素子製造工程で発生するシリコン
単結晶中の格子欠陥によって特性が劣化するため、最終
段階において水素混合窒素ガス中で熱処理を施す必要が
ある。ところがこの工程における水素濃度は上述の層間
絶縁膜形成時にくらべてさらに高濃度であり、強誘電体
薄膜に与えるダメージはより深刻となる。Generally, when the above oxide material is used as a capacitor insulating layer, it is covered with an interlayer insulating film such as SiO 2 for the purpose of electrical insulation between the memory elements after the upper electrode is formed. As the film forming method, C having excellent step coverage is used.
The VD (Chemical Vapor Deposition) method is generally used. However, when such a film forming method is used, hydrogen is generated as a reaction by-product. In particular, when activated hydrogen permeates SiO 2 and the upper electrode and reaches the ferroelectric thin film, the reducing action thereof causes the ferroelectric characteristics to be significantly deteriorated. Also, as a switching element
Since the characteristics of the MOS transistor deteriorate due to lattice defects in the silicon single crystal generated in the device manufacturing process, it is necessary to perform heat treatment in hydrogen-mixed nitrogen gas at the final stage. However, the hydrogen concentration in this step is higher than when the interlayer insulating film is formed, and the damage to the ferroelectric thin film becomes more serious.
【0004】このような水素による強誘電体キャパシタ
の還元劣化を克服するため、強誘電体薄膜キャパシタを
形成後、これを覆うように保護膜を成膜して水素の侵入
を阻止する方法が試みられている。この保護膜は一般的
に水素バリア膜と称されている。In order to overcome such reduction deterioration of the ferroelectric capacitor due to hydrogen, a method of forming a ferroelectric thin film capacitor and then forming a protective film so as to cover the ferroelectric thin film capacitor to prevent the invasion of hydrogen is tried. Has been. This protective film is generally called a hydrogen barrier film.
【0005】[0005]
【発明が解決しようとする課題】水素バリア膜の有力候
補として酸化物材料が精力的に研究されている。IrOxは
その代表例であり、耐還元性がしらべられている。たと
えば、J.Electrochem.Soc.136,1740(1989)やSurface Sc
ience 144,451(1984)では、違った成膜手法で作製され
たIrOx膜間で、還元雰囲気に対する耐性が調べられてい
る。これらの報告によれば、結晶性の違いによって還元
され易さは大きく異なり、結晶性が良いIrOxほど水素耐
性に優れている。一例として、単結晶Irの表面を酸化し
て得られたIrOx薄膜は、700℃近い高温の水素雰囲気に
おいても還元されないという結果が掲載されている。こ
のような結晶性の良好なIrOx薄膜をキャパシタ上に形成
すれば、水素雰囲気中においてもIrOx自体が還元さ
れ難く、十分な水素バリア効果が期待できる。ところが
IrOxは導電性を有するため、キャパシタの上電極上
にのみ形成する必要がある。キャパシタの側壁部からの
水素侵入を防止するためには、側壁部もカバーする絶縁
性の水素バリア膜が必要であった。Oxide materials have been vigorously studied as promising candidates for hydrogen barrier films. IrOx is a typical example, and reduction resistance is investigated. For example, J. Electrochem. Soc. 136,1740 (1989) and Surface Sc
In ience 144, 451 (1984), resistance to a reducing atmosphere was investigated between IrOx films prepared by different film forming methods. According to these reports, the easiness of reduction varies greatly depending on the difference in crystallinity, and IrOx with better crystallinity has better hydrogen resistance. As an example, it is stated that the IrOx thin film obtained by oxidizing the surface of single crystal Ir is not reduced even in a hydrogen atmosphere at a high temperature near 700 ° C. When such an IrOx thin film having good crystallinity is formed on the capacitor, IrOx itself is less likely to be reduced even in a hydrogen atmosphere, and a sufficient hydrogen barrier effect can be expected. However, since IrOx has conductivity, it needs to be formed only on the upper electrode of the capacitor. In order to prevent hydrogen from penetrating from the side wall of the capacitor, an insulating hydrogen barrier film that covers the side wall is required.
【0006】絶縁性の水素バリア膜としては、各種酸化
物が有力材料として検討されている。たとえば特開平10
-321811ではチタン酸塩、ジルコン酸塩、ニオブ酸塩、
タンタル酸塩、錫酸塩、ハフニウム酸塩、マンガン酸塩
を適用している。ところがこれらの酸化物は強誘電体と
キャパシタ側壁部において接触するため、両界面におけ
る互いの元素拡散に注意する必要がある。特に、水素バ
リア膜としてこれらの酸化物を形成したあとに熱工程が
入ると、界面において反応が生じ、この領域において強
誘電体薄膜の結晶性が崩れてしまう可能性がある。水素
バリアとしての機能と同時に、強誘電体薄膜との相性の
良い材料を選択する必要があった。As the insulating hydrogen barrier film, various oxides have been studied as promising materials. For example, JP 10
-321811 has titanates, zirconates, niobates,
Tantalate, stannate, hafnate and manganate are applied. However, since these oxides come into contact with the ferroelectric on the side wall of the capacitor, it is necessary to pay attention to mutual element diffusion at both interfaces. In particular, if a thermal process is performed after forming these oxides as a hydrogen barrier film, a reaction may occur at the interface, and the crystallinity of the ferroelectric thin film may be destroyed in this region. It was necessary to select a material having a function as a hydrogen barrier and a compatibility with the ferroelectric thin film.
【0007】本発明の強誘電体薄膜素子の製造方法は、
強誘電体薄膜との相性が良く、水素にたいして十分なバ
リア効果を示す薄膜材料を強誘電体キャパシタ上に被覆
することによって、プロセスに起因した強誘電体薄膜の
特性劣化を防止することを目的としている。The method of manufacturing a ferroelectric thin film element according to the present invention comprises:
The purpose is to prevent the characteristic deterioration of the ferroelectric thin film due to the process by coating the thin film material that has a good compatibility with the ferroelectric thin film and has a sufficient barrier effect against hydrogen on the ferroelectric capacitor. There is.
【0008】[0008]
【課題を解決するための手段】請求項1に記載の強誘電
体薄膜メモリは、半導体基板と、この基板上に設けら
れ、下部電極、酸化物強誘電体薄膜、上部電極を順次積
層して構成される強誘電体薄膜キャパシタと、このキャ
パシタ表面に被覆された絶縁膜および配線層とを具備し
た強誘電体薄膜メモリにおいて、前記絶縁膜にマグネシ
ウムが主成分として含まれることを特徴とする。上記構
成によれば、前記絶縁膜が優れた水素バリア膜として機
能するため、プロセス中における強誘電体の劣化が防止
されるという効果を有する。According to another aspect of the present invention, there is provided a ferroelectric thin film memory in which a semiconductor substrate and a lower electrode, an oxide ferroelectric thin film, and an upper electrode are sequentially laminated on the substrate. In a ferroelectric thin film memory comprising a configured ferroelectric thin film capacitor and an insulating film and a wiring layer coated on the surface of the capacitor, the insulating film contains magnesium as a main component. According to the above configuration, since the insulating film functions as an excellent hydrogen barrier film, it has an effect of preventing deterioration of the ferroelectric during the process.
【0009】請求項2に記載の強誘電体薄膜メモリは、
前記絶縁膜に酸化マグネシウムが含有されていることを
特徴とする。上記構成によれば、前記絶縁膜の水素バリ
ア性能がさらに向上するという効果を有する。According to another aspect of the ferroelectric thin film memory of the present invention,
The insulating film contains magnesium oxide. According to the above configuration, there is an effect that the hydrogen barrier performance of the insulating film is further improved.
【0010】請求項3に記載の強誘電体薄膜メモリは、
前記絶縁膜の上に連続して酸化物が被覆されていること
を特徴とする。上記構成によれば、前記絶縁膜が工程中
において大気に曝されることがなくなるため、水分によ
る絶縁膜自身の劣化が防止できるという効果を有する。According to another aspect of the ferroelectric thin film memory of the present invention,
An oxide is continuously coated on the insulating film. According to the above configuration, the insulating film is not exposed to the atmosphere during the process, and thus the insulating film itself can be prevented from being deteriorated by moisture.
【0011】請求項4に記載の強誘電体薄膜メモリは、
前記絶縁膜の上に連続して窒化物が被覆されていること
を特徴とする。上記構成によれば、前記絶縁膜が工程中
において大気に曝されることがなくなるため、水分によ
る絶縁膜自身の劣化が防止できるという効果を有する。According to another aspect of the ferroelectric thin film memory of the present invention,
A nitride is continuously coated on the insulating film. According to the above configuration, the insulating film is not exposed to the atmosphere during the process, and thus the insulating film itself can be prevented from being deteriorated by moisture.
【0012】請求項5に記載の強誘電体薄膜メモリは、
前記酸化物にアルミニウムが主成分として含まれている
ことを特徴とする。上記構成によれば、酸化物自身も水
素バリア性能を発揮するため、より効果的にキャパシタ
を保護できるという効果を有する。According to a fifth aspect of the ferroelectric thin film memory,
It is characterized in that the oxide contains aluminum as a main component. According to the above configuration, the oxide itself also exhibits the hydrogen barrier performance, so that the capacitor can be protected more effectively.
【0013】請求項6に記載の強誘電体薄膜メモリは、
前記窒化物にアルミニウムが主成分として含まれている
ことを特徴とする。上記構成によれば、窒化物自身も水
素バリア性能を発揮するため、より効果的にキャパシタ
を保護できるという効果を有する。According to another aspect of the ferroelectric thin film memory of the present invention,
The nitride contains aluminum as a main component. According to the above configuration, the nitride itself also exhibits the hydrogen barrier performance, so that the capacitor can be protected more effectively.
【0014】請求項7に記載の強誘電体薄膜メモリの製
造方法は、半導体基板上に、下部電極、酸化物強誘電体
薄膜、上部電極を順次積層して強誘電体薄膜キャパシタ
を形成する工程と、この強誘電体薄膜キャパシタ上に絶
縁膜としてマグネシウムを主成分とした酸化膜を被覆す
る工程を含む強誘電体薄膜メモリの製造方法において、
前記酸化膜の成膜後に前記酸化膜をアニール処理するこ
とを特徴とする。上記方法によれば、マグネシウムを主
成分とした酸化物の結晶性が向上し、水素バリア性能は
格段に向上するという効果を有する。According to a seventh aspect of the present invention, there is provided a method of manufacturing a ferroelectric thin film memory, in which a lower electrode, an oxide ferroelectric thin film and an upper electrode are sequentially laminated on a semiconductor substrate to form a ferroelectric thin film capacitor. And a method of manufacturing a ferroelectric thin film memory including a step of coating an oxide film containing magnesium as a main component as an insulating film on the ferroelectric thin film capacitor,
After the oxide film is formed, the oxide film is annealed. According to the above method, the crystallinity of the oxide containing magnesium as a main component is improved, and the hydrogen barrier performance is remarkably improved.
【0015】請求項8に記載の強誘電体薄膜メモリの製
造方法は、前記アニール処理の温度が前記酸化物強誘電
体薄膜の焼成温度以下であることを特徴とする。上記方
法によれば、酸化物強誘電体薄膜の結晶性を損なうこと
がないため、キャパシタの性能劣化を防ぐことができる
という効果を有する。A method of manufacturing a ferroelectric thin film memory according to an eighth aspect of the present invention is characterized in that a temperature of the annealing treatment is equal to or lower than a firing temperature of the oxide ferroelectric thin film. According to the above method, the crystallinity of the oxide ferroelectric thin film is not impaired, and therefore, the performance of the capacitor can be prevented from deteriorating.
【0016】また、本発明の製造方法によって作製され
た強誘電体薄膜メモリは、酸化物強誘電体薄膜の結晶性
に影響を与えることなく、強固な水素バリアが形成され
ているため、プロセスを経た後も優れたキャパシタ性能
が約束され、優れたメモリ阻止としての機能が発揮され
る。The ferroelectric thin film memory manufactured by the manufacturing method of the present invention has a strong hydrogen barrier formed without affecting the crystallinity of the oxide ferroelectric thin film. After that, excellent capacitor performance is promised and excellent memory blocking function is demonstrated.
【0017】[0017]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0018】(実施例1)はじめに図1をもちいて強誘
電体薄膜素子の積層過程を模式的に説明する。単結晶シ
リコン基板101上にスイッチングトランジスタ102
となるMOSトランジスタ及び素子分離領域103を形成
し、さらに層間絶縁膜としてボロン燐ドープシリコン酸
化膜(BPSG)104を成膜した。(Embodiment 1) First, the stacking process of a ferroelectric thin film element will be schematically described with reference to FIG. Switching transistor 102 on single crystal silicon substrate 101
Then, a MOS transistor and an element isolation region 103 are formed, and a boron phosphorus-doped silicon oxide film (BPSG) 104 is further formed as an interlayer insulating film.
【0019】次にリソグラフィ工程により、コンタクト
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ105を形成した。Next, a resist pattern for forming a contact hole was formed by a lithography process, and then the contact hole was opened by a dry etching method. After depositing the polysilicon film, phosphorus was doped. Subsequently, the polysilicon film was polished by chemical mechanical polishing to form a polysilicon plug 105 in the contact hole.
【0020】次に下電極とポリシリコンプラグ105と
のバリアメタル層106として窒化チタン膜をスパッタ
リング法により成膜した。この上に下部電極として白金
107を成膜した。以上の工程によって得られた積層構
造を図1に示す。Next, a titanium nitride film was formed as a barrier metal layer 106 for the lower electrode and the polysilicon plug 105 by the sputtering method. Platinum 107 was formed as a lower electrode on this. The laminated structure obtained by the above steps is shown in FIG.
【0021】白金107の上にスピンコート法によって
ストロンチウム、ビスマス、タンタルを含む有機溶液を
塗布し、乾燥をおこなうことにより前駆体膜を得た。こ
のスピンコートと乾燥の工程は前駆体膜が所望の膜厚に
達するまで繰り返した。最後に700℃で1時間の酸素アニ
ール処理を施すことにより、結晶性薄膜であるSrBi2Ta2
O9(以下SBTと表記)108を得た。この上にスパッタリ
ング法により上部電極として白金109を成膜した。An organic solution containing strontium, bismuth and tantalum was applied onto platinum 107 by spin coating and dried to obtain a precursor film. The steps of spin coating and drying were repeated until the precursor film reached the desired film thickness. Finally, by performing oxygen annealing treatment at 700 ° C for 1 hour, SrBi2Ta2 which is a crystalline thin film is formed.
O9 (hereinafter referred to as SBT) 108 was obtained. Platinum 109 was formed as an upper electrode on this by a sputtering method.
【0022】次に、下部電極、SBT薄膜および上部電極
を所望サイズにパターニングすることによりSBT薄膜キ
ャパシタを形成した。再度酸素雰囲気におけるアニール
処理を施した後、このキャパシタ表面を被覆するように
MgO薄膜110をスパッタリング法によって成膜した。
この上にさらにプラズマ化学気相成長法によりTEOS(Tet
raethylorthosilicate)膜111を堆積した。強誘電体
薄膜キャパシタの上部電極と電気的コンタクトを得るた
めの開口部を設けた後、金属配線112を形成した。得
られた素子構造を図2に示す。これは特にスタック型と
呼ばれ、高集積化を目指したメモリセル構造のひとつで
ある(試料1)。一方、比較のためSBT薄膜キャパシタの
表面にMgO薄膜を形成せず、直接TEOS膜を成膜してメモ
リセルを作製した(試料2)。Next, the lower electrode, the SBT thin film and the upper electrode were patterned to a desired size to form an SBT thin film capacitor. After performing annealing treatment in oxygen atmosphere again, cover the surface of this capacitor.
The MgO thin film 110 was formed by the sputtering method.
On top of this, TEOS (Tet
A raethylorthosilicate) film 111 was deposited. After forming an opening for making electrical contact with the upper electrode of the ferroelectric thin film capacitor, a metal wiring 112 was formed. The resulting device structure is shown in FIG. This is especially called the stack type and is one of the memory cell structures aimed at high integration (Sample 1). On the other hand, for comparison, a TEOS film was directly formed without forming an MgO thin film on the surface of the SBT thin film capacitor to fabricate a memory cell (Sample 2).
【0023】それぞれの作製方法で得られたメモリ素子
の特性を比較することにした。ここでは強誘電体薄膜キ
ャパシタの強誘電特性に注目することにした。上下電極
間に適当な交流電圧を印加したとき、上下電極には印加
電圧の大きさと向きに依存してある一定量の電荷が誘起
される。この様子をモニターするため、横軸に印加電
圧、縦軸に電荷量をプロットすると分極軸の反転に起因
したヒステリシスループが得られる。It was decided to compare the characteristics of the memory devices obtained by the respective manufacturing methods. Here, we decided to focus on the ferroelectric characteristics of the ferroelectric thin film capacitor. When an appropriate AC voltage is applied between the upper and lower electrodes, a certain amount of electric charge is induced in the upper and lower electrodes depending on the magnitude and direction of the applied voltage. To monitor this state, plotting the applied voltage on the horizontal axis and the charge amount on the vertical axis, a hysteresis loop resulting from the inversion of the polarization axis is obtained.
【0024】図3はSBTキャパシタを形成した直後のヒ
ステリシスループを示す。図4と図5にはそれぞれ試料
1ならびに試料2で得られたヒステリシスループを示
す。図から明らかなように、試料1ではSBTキャパシタ
形成直後と比較して強誘電特性の劣化が少ない。一方、
試料2ではヒステリシスループが細り、大幅な特性劣化
の生じていることがわかる。両試料の構造上の違いによ
って加工工程後に大きな特性差が現れることが明らかに
なった。すなわち強誘電体薄膜キャパシタ上に形成され
たMgO薄膜の有無に起因してプロセス劣化の程度が大き
く異なると考えられる。FIG. 3 shows the hysteresis loop immediately after forming the SBT capacitor. 4 and 5 show the hysteresis loops obtained in Sample 1 and Sample 2, respectively. As is clear from the figure, in Sample 1, the ferroelectric characteristics are less deteriorated as compared with immediately after the formation of the SBT capacitor. on the other hand,
It can be seen that in Sample 2, the hysteresis loop is thin and the characteristics are significantly deteriorated. It was clarified that a large difference in characteristics appears after the processing process due to the structural difference between the two samples. That is, it is considered that the degree of process deterioration greatly varies depending on the presence or absence of the MgO thin film formed on the ferroelectric thin film capacitor.
【0025】本実施例に記載した強誘電体メモリの作製
方法においては、TEOS成膜工程において発生する水素が
キャパシタの特性劣化を引き起こす大きな要因である。
試料2では、強誘電体薄膜キャパシタの直上にTEOS膜が
形成されるため、水素が容易にキャパシタ内部に侵入す
ると考えられる。SBT薄膜が還元されることによって膜
本来の強誘電特性が大きく損なわれ、ヒステリシス特性
は大幅な劣化を示した。一方、試料1ではTEOS膜の形成
前、強誘電体薄膜キャパシタ上にMgO薄膜が形成されて
いる。このMgO薄膜がTEOS成膜工程において発生する水
素を遮断し、SBT薄膜内部への水素侵入を防止したもの
と考えられる。良好な水素バリア性能を有するMgO薄膜
を強誘電体薄膜キャパシタ上に形成することは、その後
のプロセスに起因して発生する水素を遮断する上で極め
て重要であり、このような構造を有する強誘電体薄膜メ
モリは、本来の膜性能を十分に発揮するため優れた素子
性能を約束してくれる。In the method of manufacturing the ferroelectric memory described in this embodiment, hydrogen generated in the TEOS film forming step is a major factor causing deterioration of the characteristics of the capacitor.
In Sample 2, since the TEOS film is formed right above the ferroelectric thin film capacitor, hydrogen is considered to easily enter the inside of the capacitor. Due to the reduction of the SBT thin film, the original ferroelectric property of the film was greatly impaired, and the hysteresis property was significantly deteriorated. On the other hand, in Sample 1, the MgO thin film is formed on the ferroelectric thin film capacitor before the TEOS film is formed. It is considered that this MgO thin film blocks hydrogen generated in the TEOS film formation process and prevents hydrogen from entering the inside of the SBT thin film. Forming a MgO thin film with good hydrogen barrier performance on a ferroelectric thin film capacitor is extremely important for blocking hydrogen generated due to the subsequent process. The body thin film memory promises excellent device performance because it fully exhibits the original film performance.
【0026】(実施例2)実施例1に記載した方法と同
様にスイッチングトランジスタが組み込まれた回路基板
上にSBT薄膜キャパシタを作製した。この上にMgO
薄膜をスパッタリング法により成膜した。さらにこの上
に連続して酸化物あるいは窒化物を成膜した。本実施例
においては、TiOxを成膜した試料(試料3)とAl
Nを成膜した試料(試料4)を作製した。(Example 2) Similar to the method described in Example 1, an SBT thin film capacitor was produced on a circuit board incorporating a switching transistor. MgO on this
A thin film was formed by the sputtering method. Further, an oxide or nitride film was continuously formed thereon. In this example, a sample (Sample 3) on which TiOx was formed and Al
A sample (Sample 4) on which N was deposited was prepared.
【0027】この上にさらにプラズマ化学気相成長法に
よりTEOS(Tetraethylorthosilicate)膜を堆積した。強
誘電体薄膜キャパシタの上部電極と電気的コンタクトを
得るための開口部を設けた後、金属配線を形成した。得
られた素子構造を図6に示す。A TEOS (Tetraethylorthosilicate) film was further deposited thereon by plasma chemical vapor deposition. After forming an opening for making electrical contact with the upper electrode of the ferroelectric thin film capacitor, metal wiring was formed. The resulting device structure is shown in FIG.
【0028】強誘電体薄膜キャパシタの電気特性を評価
するため、実施例1に記載した方法と同様な方法でヒス
テリシス特性を調べた。定量的な議論のため、ここでは
ヒステリシスループにおいて、印加電圧ゼロのときの分
極電荷量を比較することにした。これは残留分極量と呼
ばれ、この正負が記憶情報“1”あるいは“0”に相当
する。簡単に言ってこの値の絶対値が大きいほど、メモ
リ素子として利用する上で有利であるといえる。本実施
例では、±3Vの印加電圧で得られたヒステリシスルー
プから残留分極量をしらべた。試料1(実施例1中に記
載)の結果と併せてに表1に要約する。In order to evaluate the electric characteristics of the ferroelectric thin film capacitor, the hysteresis characteristics were examined by the same method as that described in Example 1. For the purpose of quantitative discussion, here we decided to compare the polarization charge amounts when the applied voltage is zero in the hysteresis loop. This is called the remanent polarization amount, and the positive / negative value corresponds to the stored information “1” or “0”. Simply speaking, the larger the absolute value of this value, the more advantageous it is to use as a memory element. In this example, the residual polarization amount was investigated from the hysteresis loop obtained with an applied voltage of ± 3V. The results of Sample 1 (described in Example 1) are summarized in Table 1.
【0029】[0029]
【表1】 [Table 1]
【0030】表1から明らかなように、残留分極量は試
料1にくらべて試料3と試料4の方が大きい。試料3と
試料4の方がより優れた強誘電特性を示しているといえ
る。As is clear from Table 1, the remanent polarization amount is larger in Samples 3 and 4 than in Sample 1. It can be said that Samples 3 and 4 exhibit more excellent ferroelectric characteristics.
【0031】試料1と試料3あるいは試料4において、
構造上の違いは水素バリア膜として形成したMgO上の
膜構造のみである。試料3と試料4はMgOの上にTi
OxあるいはAlNが形成されている。一方、試料1は
MgOのみである。この違いはプロセス中において、M
gOが曝される雰囲気を大きく左右する。In Sample 1 and Sample 3 or Sample 4,
The difference in structure is only the film structure on MgO formed as a hydrogen barrier film. Samples 3 and 4 are Ti on MgO.
Ox or AlN is formed. On the other hand, the sample 1 is only MgO. This difference is
It greatly affects the atmosphere to which gO is exposed.
【0032】試料1と試料3、試料4のいずれも次工程
はTEOS成膜である。水素バリア膜を成膜後、次工程
に移行する段階で基板が大気雰囲気に暴露されるとき、
大気中の水分が試料表面に吸着する。試料1では最表面
のMgO表面に水分が吸着することになる。ところがM
gOが水分にたいして不安定であり、化学反応によって
表面の結晶性が著しく損なわれてしまう。また、TEO
S膜の成膜雰囲気においても水分が副生成物として発生
し、これらがMgO薄膜に悪影響を与える可能性があ
る。結晶性が乱れたMgO薄膜は、本来の水素バリア性
能を発揮することができない。一方、試料3と試料4は
それぞれTiOxとAlNがMgO上に連続して形成さ
れている。試料が大気中に暴露されたとき、あるいはT
EOS成膜時に発生する水分にたいしてこれらの膜がバ
リア膜として働く。MgO薄膜が直接水分に接触するこ
とがないため、MgOの結晶性が乱れることはない。し
たがって、水素にたいして十分なバリア性能がプロセス
を経ても維持される。このことは表1に示すように、キ
ャパシタの電気特性として現れる。MgO表面にTiO
xあるいはAlNを成膜したキャパシタの方が特性は良
好であり、MgOの水素バリア性能がより安定して発揮
されたものと考えられる。In each of Sample 1, Sample 3, and Sample 4, the next step is TEOS film formation. After the hydrogen barrier film is formed, when the substrate is exposed to the atmosphere at the stage of shifting to the next step,
Moisture in the atmosphere is adsorbed on the sample surface. In Sample 1, moisture is adsorbed on the outermost surface of MgO. However, M
Since gO is unstable with respect to moisture, the crystallinity of the surface is significantly impaired by the chemical reaction. Also, TEO
Even in the atmosphere for forming the S film, water is generated as a by-product, which may adversely affect the MgO thin film. The MgO thin film with disordered crystallinity cannot exhibit the original hydrogen barrier performance. On the other hand, in Samples 3 and 4, TiOx and AlN are continuously formed on MgO, respectively. When the sample is exposed to the atmosphere or T
These films act as a barrier film against moisture generated during EOS film formation. Since the MgO thin film does not come into direct contact with water, the crystallinity of MgO is not disturbed. Therefore, sufficient barrier performance for hydrogen is maintained throughout the process. This appears as an electric characteristic of the capacitor as shown in Table 1. TiO on the MgO surface
The capacitor formed with x or AlN has better characteristics, and it is considered that the hydrogen barrier performance of MgO was exhibited more stably.
【0033】(実施例3)実施例1に記載した方法と同
様にスイッチングトランジスタが組み込まれた回路基板
上にSBT薄膜キャパシタを作製した。この上にMgO
薄膜をスパッタリング法により20nm成膜した。さらにこ
の上に連続してAl2O3を20nm成膜した(試料5)。
一方、比較の為、MgOの代わりにAl2O3のみ40
nm成膜した試料を作製した(試料6)。この上にさらに
プラズマ化学気相成長法によりTEOS(Tetraethylorthosi
licate)膜を堆積した。強誘電体薄膜キャパシタの上部
電極と電気的コンタクトを得るための開口部を設けた
後、金属配線を形成した。Example 3 Similar to the method described in Example 1, an SBT thin film capacitor was produced on a circuit board incorporating a switching transistor. MgO on this
A thin film of 20 nm was formed by the sputtering method. Further, an Al2O3 film having a thickness of 20 nm was continuously formed thereon (Sample 5).
On the other hand, for comparison, only Al2O3 instead of MgO 40
A sample having a film thickness of nm was prepared (Sample 6). On top of this, TEOS (Tetraethylorthosi
licate) film was deposited. After forming an opening for making electrical contact with the upper electrode of the ferroelectric thin film capacitor, metal wiring was formed.
【0034】強誘電体薄膜キャパシタの電気特性を評価
するため、本実施例では、±3Vの印加電圧で得られた
ヒステリシスループから残留分極量をしらべた。結果を
表2に要約する。In order to evaluate the electrical characteristics of the ferroelectric thin film capacitor, in this example, the residual polarization amount was examined from the hysteresis loop obtained with an applied voltage of ± 3V. The results are summarized in Table 2.
【0035】[0035]
【表2】 [Table 2]
【0036】表2から明らかなように、残留分極量は試
料6にくらべて試料5の方が大きく、より優れた強誘電
特性を示しているといえる。試料5の方が水素による特
性劣化の少ないことがわかった。As is clear from Table 2, the remanent polarization amount of the sample 5 is larger than that of the sample 6, and it can be said that the sample 5 exhibits more excellent ferroelectric characteristics. It was found that sample 5 had less deterioration of characteristics due to hydrogen.
【0037】両試料ともにキャパシタ上に形成した絶縁
膜の膜厚は同じである。両試料における水素バリア性能
の違いは、バリア膜の膜厚ではなく、材料と構成に依存
していると考えられる。In both samples, the film thickness of the insulating film formed on the capacitor is the same. It is considered that the difference in hydrogen barrier performance between the two samples depends not on the film thickness of the barrier film but on the material and configuration.
【0038】試料6では水素バリア膜としてAl2O3
のみを成膜した。実施例1における試料1と比較する
と、水素バリア性能そのものはMgOとほぼ同程度であ
ることがわかる。水素バリア性能としての機能は十分に
期待できるといえる。ところがMgOとAl2O3を積
層した試料5の方が、それぞれの単独膜を水素バリアと
してもちいた試料よりキャパシタ特性が良好である。M
gOとAl2O3の積層構造が水素バリア性能をさらに
向上させていることがわかる。In sample 6, Al 2 O 3 was used as the hydrogen barrier film.
Only the film was formed. As compared with Sample 1 in Example 1, it can be seen that the hydrogen barrier performance itself is almost the same as that of MgO. It can be said that the function as hydrogen barrier performance can be fully expected. However, the sample 5 in which MgO and Al 2 O 3 are laminated has better capacitor characteristics than the sample in which the individual films are used as hydrogen barriers. M
It can be seen that the laminated structure of gO and Al2O3 further improves the hydrogen barrier performance.
【0039】実施例2で示したように、MgO薄膜の上
にさらに適当な絶縁膜を成膜することは、MgO自身
の、水分による結晶性劣化を防止する上で有効である。
本実施例においては、Al2O3がMgOを水分から保
護する役割を果たしたものと考えられる。MgOの結晶
性が乱れることなく、十分な水素バリア性能が維持され
た。また、本実施例でもちいたAl2O3自身も優れた
水素バリア性能を有する。MgOが本来の水素バリア性
能を十分に発揮するとともに、その保護膜であるAl2
O3も水素バリア性能を発揮することによって、プロセ
スを経た後も極めて優れたキャパシタ特性が確保され
た。As shown in Example 2, forming an appropriate insulating film on the MgO thin film is effective in preventing the crystallinity deterioration of MgO itself due to moisture.
In this example, it is considered that Al2O3 played a role of protecting MgO from moisture. A sufficient hydrogen barrier performance was maintained without disturbing the crystallinity of MgO. Further, Al2O3 itself used in this example also has an excellent hydrogen barrier performance. MgO fully exhibits the original hydrogen barrier performance, and the protective film Al2
Since O3 also exhibits the hydrogen barrier performance, extremely excellent capacitor characteristics were secured even after the process.
【0040】(実施例4)実施例1に記載した方法と同
様にスイッチングトランジスタが組み込まれた回路基板
上にSBT薄膜キャパシタを作製した。この上にMgO
薄膜をスパッタリング法により成膜した。ここで一度、
基板を酸素雰囲気においてアニール処理した。アニール
温度はSBTからの元素蒸発によって組成ずれが生じな
いように、SBTの結晶化温度より低めに設定した。次
にプラズマ化学気相成長法によりTEOS(Tetraethylortho
silicate)膜を堆積した。続けて強誘電体薄膜キャパシ
タの上部電極と電気的コンタクトを得るための開口部を
設けた後、金属配線を形成した(試料7)。Example 4 Similar to the method described in Example 1, an SBT thin film capacitor was produced on a circuit board incorporating a switching transistor. MgO on this
A thin film was formed by the sputtering method. Here once
The substrate was annealed in an oxygen atmosphere. The annealing temperature was set lower than the crystallization temperature of SBT so that compositional deviation would not occur due to element evaporation from SBT. Next, TEOS (Tetraethylortho
silicate) film was deposited. Subsequently, after forming an opening for making electrical contact with the upper electrode of the ferroelectric thin film capacitor, a metal wiring was formed (Sample 7).
【0041】強誘電体薄膜キャパシタの電気特性を評価
するため、本実施例では、±3Vの印加電圧で得られた
ヒステリシスループから残留分極量をしらべた。結果を
表3に要約する。In order to evaluate the electrical characteristics of the ferroelectric thin film capacitor, in this example, the residual polarization amount was examined from the hysteresis loop obtained with an applied voltage of ± 3V. The results are summarized in Table 3.
【0042】[0042]
【表3】 [Table 3]
【0043】表から明らかなように、MgO成膜後に熱
処理を施した試料7の方が試料1(実施例1に記載)に
比べて残留分極量が大きい。試料7ではプロセス中にお
ける還元劣化が抑えられていることがわかった。As is apparent from the table, the remanent polarization amount is larger in the sample 7 which is heat-treated after forming the MgO film than in the sample 1 (described in Example 1). It was found that in sample 7, reduction deterioration during the process was suppressed.
【0044】試料7と試料1の違いはMgO薄膜成膜後
における熱処理の有無のみである。熱処理の有無によっ
て水素バリア性能に差が現れたものと考えられる。両試
料についてMgOの結晶性をしらべたところ、熱処理を
施した試料の方が良好な結晶性を有していることがわか
った。このことはMgOの水分あるいは水素に対する耐
性を大きく左右するものと思われる。熱処理によって結
晶性の向上したMgOの方がプロセス中に吸着する水分
に対して耐性を示し、さらに水素バリア性能も優れてい
ることが示唆された。MgOは成膜後に熱処理を施すこ
とによって、極めて優れた水素バリア性能を示すと考え
られる。The difference between Sample 7 and Sample 1 lies only in the presence or absence of heat treatment after forming the MgO thin film. It is considered that there was a difference in hydrogen barrier performance depending on the presence or absence of heat treatment. When the crystallinity of MgO was examined for both samples, it was found that the sample subjected to the heat treatment had better crystallinity. This seems to greatly influence the resistance of MgO to moisture or hydrogen. It was suggested that MgO, which has improved crystallinity by heat treatment, is more resistant to moisture adsorbed during the process and is also excellent in hydrogen barrier performance. It is considered that MgO exhibits an extremely excellent hydrogen barrier performance by heat treatment after film formation.
【0045】[0045]
【発明の効果】以上に述べたように、本発明の強誘電体
薄膜メモリは強誘電体薄膜キャパシタ上に極めて優れた
水素バリア性能を有するMgO薄膜を設けられているた
め、プロセスに起因して発生する水素から強誘電体の還
元劣化を抑止することができる。メモリ素子としての信
頼性は格段に向上した。As described above, since the ferroelectric thin film memory of the present invention is provided with the MgO thin film having an extremely excellent hydrogen barrier performance on the ferroelectric thin film capacitor, it is caused by the process. It is possible to suppress the reduction deterioration of the ferroelectric substance from the generated hydrogen. The reliability as a memory device has been remarkably improved.
【図1】 試料1における基板構造を示す図。FIG. 1 is a diagram showing a substrate structure in Sample 1.
【図2】 試料1の断面構造を示す図。FIG. 2 is a diagram showing a cross-sectional structure of Sample 1.
【図3】 試料1あるいは試料2で測定された初期のヒ
ステリシス特性。FIG. 3 shows initial hysteresis characteristics measured in Sample 1 or Sample 2.
【図4】 試料1で測定された金属配線後のヒステリシ
ス特性。FIG. 4 shows the hysteresis characteristics after metal wiring measured in Sample 1.
【図5】 試料2で測定された金属配線後のヒステリシ
ス特性。FIG. 5 shows hysteresis characteristics after metal wiring measured in Sample 2.
【図6】 試料3あるいは試料4の断面構造を示す図。FIG. 6 is a diagram showing a sectional structure of Sample 3 or Sample 4;
101.シリコン基板
102.スイッチングトランジスタ
103.素子分離領域
104.層間絶縁膜
105.ポリシリコンプラグ
106.バリアメタル層
107.白金
108.SBT薄膜
109.白金
110.MgO薄膜
111.SiO2
112.金属配線
601.シリコン基板
602.スイッチングトランジスタ
603.素子分離領域
604.層間絶縁膜
605.ポリシリコンプラグ
606.バリアメタル層
607.白金
608.SBT薄膜
609.白金
610.MgO薄膜
611.試料3においてはTiOx薄膜、試料4におい
てはAlN薄膜
612.SiO2
613.金属配線101. Silicon substrate 102. Switching transistor 103. Element isolation region 104. Interlayer insulating film 105. Polysilicon plug 106. Barrier metal layer 107. Platinum 108. SBT thin film 109. Platinum 110. MgO thin film 111. SiO2 112. Metal wiring 601. Silicon substrate 602. Switching transistor 603. Element isolation region 604. Interlayer insulating film 605. Polysilicon plug 606. Barrier metal layer 607. Platinum 608. SBT thin film 609. Platinum 610. MgO thin film 611. Sample 3 is a TiOx thin film, and Sample 4 is an AlN thin film 612. SiO2 613. Metal wiring
Claims (9)
下部電極、酸化物強誘電体薄膜、上部電極を順次積層し
て構成される強誘電体薄膜キャパシタと、このキャパシ
タ表面に被覆された絶縁膜および配線層とを具備した強
誘電体メモリにおいて、前記絶縁膜にマグネシウムが主
成分として含まれることを特徴とする強誘電体薄膜メモ
リ。1. A semiconductor substrate and a semiconductor substrate provided on the substrate,
A ferroelectric memory comprising a ferroelectric thin film capacitor formed by sequentially laminating a lower electrode, an oxide ferroelectric thin film, and an upper electrode, and an insulating film and a wiring layer coated on the surface of the capacitor. A ferroelectric thin film memory characterized in that an insulating film contains magnesium as a main component.
れていることを特徴とする請求項1記載の強誘電体薄膜
メモリ。2. The ferroelectric thin film memory according to claim 1, wherein the insulating film contains magnesium oxide.
されていることを特徴とする請求項2記載の強誘電体薄
膜メモリ。3. The ferroelectric thin film memory according to claim 2, wherein an oxide is continuously coated on the insulating film.
されていることを特徴とする請求項2記載の強誘電体薄
膜メモリ。4. The ferroelectric thin film memory according to claim 2, wherein the insulating film is continuously covered with a nitride.
て含まれていることを特徴とする請求項3に記載の強誘
電体薄膜メモリ。5. The ferroelectric thin film memory according to claim 3, wherein the oxide contains aluminum as a main component.
て含まれていることを特徴とする請求項4に記載の強誘
電体薄膜メモリ。6. The ferroelectric thin film memory according to claim 4, wherein the nitride contains aluminum as a main component.
電体薄膜、上部電極を順次積層して強誘電体薄膜キャパ
シタを形成する工程と、この強誘電体薄膜キャパシタ上
に絶縁膜としてマグネシウムを主成分とした酸化膜を被
覆する工程を含む強誘電体薄膜メモリの製造方法におい
て、前記酸化膜の成膜後に前記酸化膜をアニール処理す
ることを特徴とする強誘電体薄膜メモリの製造方法。7. A step of forming a ferroelectric thin film capacitor by sequentially laminating a lower electrode, an oxide ferroelectric thin film, and an upper electrode on a semiconductor substrate, and magnesium as an insulating film on the ferroelectric thin film capacitor. A method of manufacturing a ferroelectric thin film memory, which comprises a step of coating an oxide film containing as a main component, wherein the oxide film is annealed after the formation of the oxide film. .
誘電体薄膜の焼成温度以下であることを特徴とする請求
項7記載の強誘電体薄膜メモリの製造方法。8. The method of manufacturing a ferroelectric thin film memory according to claim 7, wherein the annealing temperature is equal to or lower than the firing temperature of the oxide ferroelectric thin film.
方法によって作製されることを特徴とする強誘電体薄膜
メモリ。9. A ferroelectric thin film memory manufactured by the manufacturing method according to claim 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087130A JP2003282826A (en) | 2002-03-26 | 2002-03-26 | Ferroelectric thin film memory and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002087130A JP2003282826A (en) | 2002-03-26 | 2002-03-26 | Ferroelectric thin film memory and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003282826A true JP2003282826A (en) | 2003-10-03 |
Family
ID=29233476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002087130A Withdrawn JP2003282826A (en) | 2002-03-26 | 2002-03-26 | Ferroelectric thin film memory and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003282826A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260082A (en) * | 2004-03-12 | 2005-09-22 | Toshiba Corp | Magnetic random access memory |
-
2002
- 2002-03-26 JP JP2002087130A patent/JP2003282826A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260082A (en) * | 2004-03-12 | 2005-09-22 | Toshiba Corp | Magnetic random access memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3542704B2 (en) | Semiconductor memory device | |
JP3970477B2 (en) | Ferroelectric integrated circuit and manufacturing method thereof | |
JP3188179B2 (en) | Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element | |
JP3363301B2 (en) | Ferroelectric thin film-coated substrate, method of manufacturing the same, and nonvolatile memory constituted by ferroelectric thin-film-coated substrate | |
EP1039525A1 (en) | Dielectric element and manufacturing method therefor | |
JPH11204746A (en) | Ferroelectric memory device and its manufacture | |
US20050161724A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2002176149A (en) | Semiconductor storage element and its manufacturing method | |
JP2002530862A (en) | Inert gas recovery annealing of hydrogen damaged ferroelectric films | |
JP2000164815A (en) | Integrated circuit and its manufacture | |
US6258608B1 (en) | Method for forming a crystalline perovskite ferroelectric material in a semiconductor device | |
JP4438963B2 (en) | Ferroelectric capacitor | |
JP2007115733A (en) | Ferroelectric capacitor, ferroelectric memory and manufacturing method of them | |
JP4445091B2 (en) | Ferroelectric memory element | |
JP4009356B2 (en) | FRAM device, FFRAM device provided with MgTiO3 thin film, and manufacturing method thereof | |
US6919593B2 (en) | Semiconductor memory device and method of fabricating the same | |
US20040169210A1 (en) | Barrier material | |
JP4928098B2 (en) | Method for manufacturing ferroelectric capacitor | |
JPH09129827A (en) | Ferroelectric capacitor | |
JP4026387B2 (en) | Memory element | |
US6855973B2 (en) | Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation | |
JP3294214B2 (en) | Thin film capacitors | |
JP2003282826A (en) | Ferroelectric thin film memory and method of manufacturing the same | |
JP2003179212A (en) | Capacitor, memory element and method of manufacturing the same | |
JP2003282827A (en) | Ferroelectric thin film memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071114 |