JP2003282805A - Semiconductor device using semiconductor chip - Google Patents

Semiconductor device using semiconductor chip

Info

Publication number
JP2003282805A
JP2003282805A JP2002085641A JP2002085641A JP2003282805A JP 2003282805 A JP2003282805 A JP 2003282805A JP 2002085641 A JP2002085641 A JP 2002085641A JP 2002085641 A JP2002085641 A JP 2002085641A JP 2003282805 A JP2003282805 A JP 2003282805A
Authority
JP
Japan
Prior art keywords
semiconductor chip
island
island portion
bonding agent
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002085641A
Other languages
Japanese (ja)
Other versions
JP4321742B2 (en
Inventor
Shoichi Terajima
彰一 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002085641A priority Critical patent/JP4321742B2/en
Publication of JP2003282805A publication Critical patent/JP2003282805A/en
Application granted granted Critical
Publication of JP4321742B2 publication Critical patent/JP4321742B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that can be reduced in size and weight or is capable of using a large semiconductor chip, which is composed of one metal plate lead terminal 2 provided with a square island 3, the square semiconductor chip 4 bonded to the island 3 with a die bonding agent 7, the other metal plate lead terminal 5 electrically connected to the semiconductor chip 4, and a synthetic resin molded body 6 packaging the semiconductor chip 4. <P>SOLUTION: The length and the width of the square land 3 are set 0.65 to 1.35 times as large as those of the semiconductor chip 4, so that the semiconductor chip 4 can be automatically corrected for position by the surface tension of the die bonding agent so as to make its side faces parallel or nearly parallel with those of the square island 3 and accurately positioned at the center of the island. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップを使
用した半導体装置のうち、前記半導体チップを、金属板
製のアイランド部にダイボンディングし、更に、この半
導体チップを、合成樹脂製のモールド部にてパッケージ
して成る半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a semiconductor chip, the semiconductor chip is die-bonded to an island part made of a metal plate, and the semiconductor chip is made of a synthetic resin mold part. The present invention relates to a semiconductor device packaged in.

【0002】[0002]

【従来の技術】一般に、この種の半導体装置は、従来か
ら良く知られているように、金属板製の一方のリード端
子の先端にアイランド部を一体的に設け、このアイラン
ド部に、半導体チップを、半田ペースト等のダイボンデ
ィング剤にてダイボンディングし、この半導体チップ
に、同じく金属板製の少なくとも一本の他方のリード端
子を、当該他方のリード端子の先端を半導体チップにダ
イボンディング剤にて接合するか、或いは細い金属線に
よるワイヤボンディングにて電気的に接続したのち、こ
れらの全体を合成樹脂製のモールド部にて、前記一方の
リード端子及び他方のリード端子が当該モールド部から
突出するようにパッケージするという構成にしている。
2. Description of the Related Art Generally, as is well known in the art, this type of semiconductor device has an island portion integrally formed at the tip of one lead terminal made of a metal plate, and a semiconductor chip is attached to the island portion. Is die-bonded with a die-bonding agent such as solder paste, and at least one other lead terminal also made of a metal plate is attached to this semiconductor chip, and the tip of the other lead terminal is used as a die-bonding agent on the semiconductor chip. Or electrical connection by wire bonding with a thin metal wire, and then the whole of them is molded with a synthetic resin so that the one lead terminal and the other lead terminal protrude from the mold. It is configured to be packaged as follows.

【0003】この構成の半導体装置において、従来は、
前記アイランド部を、これにダイボンディングする半導
体チップにおける矩形と相似の矩形にしているものの、
その矩形の長さ寸法及び幅寸法を、前記半導体チップに
おける矩形の長さ寸法及び幅寸法よりも遥かに大きくし
ているから、以下に述べるような問題があった。
In the semiconductor device having this structure, conventionally,
Although the island part has a rectangular shape similar to the rectangular shape of the semiconductor chip to be die-bonded thereto,
Since the length and width of the rectangle are much larger than the length and width of the rectangle in the semiconductor chip, there are the following problems.

【0004】[0004]

【発明が解決しようとする課題】すなわち、前記アイラ
ンド部の上面に、半田ペースト等のダイボンディング剤
の適宜量を塗着し、このダイボンディング剤の上に前記
半導体チップを載せた状態で、前記ダイボンディング剤
を加熱にて溶融したとき、この溶融ダイボンディング剤
は、前記アイランド部の上面を四方に大きく広がり、こ
の溶融ダイボンディング剤に載っている半導体チップ
も、前記溶融ダイボンディング剤の四方への広がりに伴
って、前記アイランド部の上面をその中心からずれるよ
うに移動し、この中心からずれ移動した位置において、
前記溶融ダイボンディング剤の凝固にてアイランド部に
対して固定されることになる。
That is, an appropriate amount of a die bonding agent such as solder paste is applied on the upper surface of the island portion, and the semiconductor chip is placed on the die bonding agent. When the die bonding agent is melted by heating, the molten die bonding agent spreads over the upper surface of the island portion in four directions, and the semiconductor chips mounted on the molten die bonding agent also move in four directions of the molten die bonding agent. Along with the spread of, the top surface of the island part is moved so as to deviate from its center, and at the position displaced from this center,
It is fixed to the island portion by solidification of the molten die bonding agent.

【0005】また、前記アイランド部に対して半導体チ
ップが、当該半導体チップにおける各側面が前記アイラ
ンド部における矩形の各側面と非平行の傾いた姿勢で供
給された場合に、この傾いた姿勢は修正されることなく
前記傾いた姿勢のままでアイランド部に固定されること
になる。
Further, when the semiconductor chip is supplied to the island portion in a tilted posture in which each side surface of the semiconductor chip is not parallel to each rectangular side surface in the island portion, the tilted posture is corrected. Instead, it is fixed to the island portion in the tilted posture.

【0006】従って、前記アイランド部にダイボンディ
ングした半導体チップを、合成樹脂製のモールド部にて
パッケージする場合には、このモールド部における大き
さを、当該モールド部にてパッケージする半導体チップ
が前記したように中心からずれ移動すること、及びその
各側面がアイランド部の各側面と非平行の傾いた姿勢に
なることを見込み、このいずれの場合においても、当該
モールド部にて完全にパッケージできるように、大きく
しなければならないから、半導体装置の大型化及び重量
のアップを招来するのである。
Therefore, when a semiconductor chip die-bonded to the island portion is packaged in a synthetic resin mold portion, the size of the mold portion is the same as that of the semiconductor chip packaged in the mold portion. It is expected that the mold part will be displaced from the center, and that each side surface will be in an inclined posture that is not parallel to each side surface of the island part. Since the size of the semiconductor device must be increased, the size and weight of the semiconductor device are increased.

【0007】或いは、モールド部の大きさが決められて
いる場合には、半導体チップの大きさを、当該半導体チ
ップが前記したように中心からずれ移動すること、及び
その各側面がアイランド部の各側面と非平行の傾いた姿
勢になることを見込んで小さくしなければならず、換言
すると、大きい半導体チップを使用することができない
のである。
Alternatively, when the size of the mold portion is determined, the size of the semiconductor chip is shifted from the center as described above, and each side surface of the semiconductor chip is different from the island portion. The size must be reduced in anticipation of an inclined posture that is not parallel to the side face, in other words, a large semiconductor chip cannot be used.

【0008】本発明は、これらの問題を解消することを
技術的課題とするものである。
The present invention has a technical problem to solve these problems.

【0009】[0009]

【課題を解決するための手段】この技術的課題を達成す
るため本発明の請求項1は、「先端に矩形のアイランド
部を一体的に設けた金属板製の一方のリード端子と、前
記アイランド部にダイボンディング剤にてダイボンディ
ングした矩形の半導体チップと、前記半導体チップに電
気的に接続した金属板製の少なくとも一本の他方のリー
ド端子と、前記半導体チップの部分をパッケージする合
成樹脂製のモールド部から成る半導体装置において、前
記アイランド部の矩形における長さ寸法及び幅寸法を、
前記半導体チップの矩形における長さ寸法及び幅寸法の
0.65〜1.35倍にする。」ことを特徴としてい
る。
In order to achieve this technical object, the first aspect of the present invention is that "one lead terminal made of a metal plate integrally provided with a rectangular island portion at the tip and the island. Rectangular semiconductor chip die-bonded with a die bonding agent to at least one portion, at least one other lead terminal made of a metal plate electrically connected to the semiconductor chip, and a synthetic resin for packaging the portion of the semiconductor chip In the semiconductor device including the mold part, the length and width dimensions of the island part rectangle are
The length and width of the rectangle of the semiconductor chip are set to 0.65 to 1.35 times. It is characterized by

【0010】また、本発明の請求項2は、「前記請求項
1の記載において、前記アイランド部に、凹み部を、当
該凹み部内に前記半導体チップが嵌まることがない大き
さにして設ける。」ことを特徴としている。
According to a second aspect of the present invention, "In the above-mentioned first aspect, the island portion is provided with a recessed portion having a size such that the semiconductor chip is not fitted in the recessed portion. It is characterized by

【0011】[0011]

【発明の作用・効果】このように、金属板製の一方のリ
ード端子に一体的に設けたアイランド部において、その
矩形における長さ寸法及び幅寸法を、半導体チップの矩
形における長さ寸法及び幅寸法の0.65〜1.35倍
にしたことにより、前記半導体チップを、前記アイラン
ド部に対して、当該半導体チップにおける各側面がアイ
ランド部における各側面に対して非平行の向き姿勢で載
せられているか、或いは、半導体チップが前記アイラン
ド部の中心からずれた位置に載せられている場合に、溶
融したダイボンディング剤の表面張力が半導体チップ及
びアイランド部の各側面に同時に作用するから、以下に
おいて詳しく述べるように、この表面張力によるセルフ
アライメントにて、前記矩形の半導体チップは、その各
側面が矩形のアイランド部における各側面と平行又は略
平行になる姿勢の向きに自動的に修正されるとともに、
当該半導体チップをアイランド部における中心に正確に
位置するように自動的に修正され、そして、この姿勢の
状態でダイボンディングされることになる。
As described above, in the island portion integrally provided on one lead terminal made of a metal plate, the rectangular length and width of the island portion are the same as the rectangular length and width of the semiconductor chip. Since the dimension is set to 0.65 to 1.35 times, the semiconductor chip is mounted on the island portion in a posture in which each side surface of the semiconductor chip is not parallel to each side surface of the island portion. Or, when the semiconductor chip is placed at a position deviated from the center of the island portion, the surface tension of the melted die bonding agent acts on each side surface of the semiconductor chip and the island portion at the same time. As will be described in detail, the self-alignment by the surface tension causes the rectangular semiconductor chip to have a rectangular eye on each side. While being automatically corrected in the direction parallel or substantially becomes parallel orientation with each side of the command unit,
The semiconductor chip is automatically corrected so as to be accurately located at the center of the island portion, and is die-bonded in this posture.

【0012】このように、アイランド部に対する半導体
チップのダイボンディングに際して、ダイボンディング
剤の表面張力によるセルフアライメントにて、半導体チ
ップにおけるアイランド部の中心からのずれを小さくす
ることができるとともに、半導体チップにおける各側面
をアイランド部における各側面に対して平行又は平行に
近づけることができるから、この半導体チップをパッケ
ージするモールド部を、従来の場合よりも小さく、ひい
ては、半導体装置を小型・軽量化できるのである。
As described above, when the semiconductor chip is die-bonded to the island portion, the deviation from the center of the island portion of the semiconductor chip can be reduced by self-alignment due to the surface tension of the die bonding agent, and the semiconductor chip Since each side surface can be made parallel or close to each side surface in the island portion, the mold portion for packaging this semiconductor chip can be made smaller than in the conventional case, and the semiconductor device can be made smaller and lighter. .

【0013】また、モールド部の大きさが決められてい
る場合には、半導体チップを、半導体チップにおけるア
イランド部の中心からのずれを小さくすることができる
とともに、半導体チップにおける各側面をアイランド部
における各側面に対して平行又は平行に近づけることが
できる分だけ大きくすることができ、換言すると、大き
な半導体チップを使用することができるのである。
Further, when the size of the mold portion is determined, the semiconductor chip can be made smaller in deviation from the center of the island portion in the semiconductor chip, and each side surface of the semiconductor chip can be formed in the island portion. The size can be increased as much as it can be parallel or close to parallel to each side surface, in other words, a large semiconductor chip can be used.

【0014】ところで、このように、アイランド部にお
ける矩形の長さ寸法及び幅寸法を、半導体チップの矩形
における長さ寸法及び幅寸法の0.65〜1.35倍に
するという構成にした場合、このアイランド部に塗着し
たダイボンディング剤の盛り上がり高さが、前記アイラ
ンド部を前記したように構成しない場合よりも高くなる
から、前記半導体チップにおけるアイランド部からの高
さ位置が、高くなるとともに、この高さ位置が不揃いに
なるばかりか、ダイボンディング剤の盛り上り高さが高
くなることで、これに対する半導体チップのめり込み深
さが深くなることで、半導体チップに電気的なショート
を発生することになる。
By the way, in the case where the length and width of the rectangle in the island portion are set to be 0.65 to 1.35 times the length and width of the rectangle of the semiconductor chip, Since the rising height of the die bonding agent applied to the island portion is higher than that when the island portion is not configured as described above, the height position from the island portion in the semiconductor chip becomes higher, Not only are these height positions uneven, but the height of the die bonding agent rises, which deepens the depth of the semiconductor chip's intrusion, which can cause electrical shorts in the semiconductor chip. Become.

【0015】これに対して、本発明は、請求項2の構成
にすることを提案する。
On the other hand, the present invention proposes to have the structure of claim 2.

【0016】すなわち、請求項2は、前記アイランド部
に、凹み部を、当該凹み部内に前記半導体チップが嵌ま
ることがない大きさにして設けるという構成にしたもの
であり、これにより、前記アイランド部の表面に塗着し
たダイボンディング剤の一部は、前記凹み部に入って、
前記アイランド部の表面におけるダイボンディング剤の
盛り上がり高さを、当該ダイボンディング剤によるセル
フアライメントを確保した状態のもとで、低くできるか
ら、半導体チップにおけるアイランド部からの浮き上が
り高さを低くできるとともに、高さの不揃いを低減で
き、しかも、ダイボンディング剤に対する半導体チップ
のめり込み深さが浅くなって、半導体チップに電気的シ
ョートが発生することを低減できるのである。
That is, according to a second aspect of the present invention, the island portion is provided with a recessed portion having a size such that the semiconductor chip is not fitted in the recessed portion. Part of the die bonding agent applied to the surface of the portion enters the recessed portion,
The swelling height of the die bonding agent on the surface of the island portion can be lowered under the state where self-alignment is ensured by the die bonding agent, so that the floating height from the island portion in the semiconductor chip can be lowered, It is possible to reduce unevenness in height, and it is possible to reduce the occurrence of electrical shorts in the semiconductor chip due to the shallow depth of penetration of the semiconductor chip into the die bonding agent.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面
について説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0018】図1〜図7は、第1の実施の形態を示す。1 to 7 show a first embodiment.

【0019】この第1の実施の形態は、例えば、ダイオ
ード等のような二端子型の半導体装置に適用したもので
ある。
The first embodiment is applied to a two-terminal type semiconductor device such as a diode.

【0020】この図において、符号1は、二端子型の半
導体装置を示し、この半導体装置1は、金属板製の一方
のリード端子2の先端に一体的に設けた矩形のアイラン
ド部3の上面に、矩形の半導体チップ4をダイボンディ
ングし、この半導体チップ4に対して、同じく金属板製
の他方のリード端子5の先端をダイボンディングし、更
に、前記半導体チップ4の部分を、合成樹脂製のモール
ド部6にて、前記一方のリード端子2及び他方のリード
端子5が当該モールド部6から突出するようにパッケー
ジするという構成になっている。
In the figure, reference numeral 1 denotes a two-terminal type semiconductor device, which is an upper surface of a rectangular island portion 3 integrally provided at the tip of one lead terminal 2 made of a metal plate. Then, a rectangular semiconductor chip 4 is die-bonded, the tip of the other lead terminal 5 also made of a metal plate is die-bonded to the semiconductor chip 4, and the portion of the semiconductor chip 4 is made of synthetic resin. In the molded part 6, the one lead terminal 2 and the other lead terminal 5 are packaged so as to project from the molded part 6.

【0021】この構成の半導体装置1において、前記半
導体チップ4は、一般的に言って、長さ寸法L0で幅寸
法W0の矩形であることから、前記アイランド部3を、
その長さ寸法L1及び幅寸法W1を前記半導体チップ4
の矩形における長さ寸法L0及び幅寸法W0と等しい
か、略等しくした合同又は略合同の矩形にする。
In the semiconductor device 1 having this structure, since the semiconductor chip 4 is generally a rectangle having a length dimension L0 and a width dimension W0, the island portion 3 is
The length dimension L1 and the width dimension W1 are set to the semiconductor chip 4
The length dimension L0 and the width dimension W0 of the rectangle of FIG.

【0022】このアイランド部3の上面に、図3及び図
4に示すように、融点を例えば310℃した高融点の半
田ペースト7の適宜量を塗着し、次いで、この高融点の
半田ペースト7の上に、図5に示すように、前記半導体
チップ4を載せ、更に、この半導体チップ4の上面に、
融点を例えば300℃というように前記高融点の半田ペ
ースト7よりも低くした低融点の半田ペースト8の適宜
量を塗着し、この低融点の半田ペースト8の上に、前記
他方のリード端子5を重ね、この状態で、前記高融点の
半田ペースト7における半田融点以上の温度に加熱した
のち冷却することにより、先ず半田ペースト7における
溶融半田を凝固し、次いで半田ペースト8における溶融
半田を凝固する。
As shown in FIGS. 3 and 4, an appropriate amount of high melting point solder paste 7 having a melting point of, for example, 310 ° C. is applied to the upper surface of the island portion 3, and then the high melting point solder paste 7 is applied. As shown in FIG. 5, the semiconductor chip 4 is placed on the above, and further, on the upper surface of the semiconductor chip 4,
An appropriate amount of a low melting point solder paste 8 having a melting point lower than that of the high melting point solder paste 7 such as 300 ° C. is applied, and the other lead terminal 5 is applied onto the low melting point solder paste 8. In this state, the molten solder in the solder paste 7 is first solidified and then the molten solder in the solder paste 8 is solidified by heating to a temperature equal to or higher than the solder melting point of the high melting point solder paste 7 and then cooling. .

【0023】この場合において、前記アイランド部3
は、矩形の半導体チップ4と合同又は略合同の矩形にし
ていることにより、前記半田ペースト7を加熱溶融した
半田における表面張力が半導体チップ3及びアイランド
部3の各側面に同時に作用するから、前記矩形の半導体
チップ4を、前記矩形のアイランド部3に対して、図6
に二点鎖線で示すように、当該半導体チップ4における
各側面がアイランド部3における各側面に対して非平行
の向き姿勢で載せられているか、或いは、半導体チップ
4が前記アイランド部3の中心からずれた位置に載せら
れている場合に、前記溶融半田における表面張力による
セルフアライメントにて、前記矩形の半導体チップ4
は、その各側面が矩形のアイランド部3における各側面
と平行又は略平行になる姿勢の向きに自動的に修正され
るとともに、当該半導体チップ4がアイランド部3にお
ける中心に正確に位置するように自動的に修正されるこ
とになる。
In this case, the island portion 3
Has a rectangular shape that is congruent or substantially congruent with the rectangular semiconductor chip 4, so that the surface tension of the solder obtained by heating and melting the solder paste 7 simultaneously acts on each side surface of the semiconductor chip 3 and the island portion 3. The rectangular semiconductor chip 4 is attached to the rectangular island portion 3 as shown in FIG.
As shown by the chain double-dashed line, each side surface of the semiconductor chip 4 is placed in a non-parallel orientation with respect to each side surface of the island portion 3, or the semiconductor chip 4 is placed from the center of the island portion 3 from the center. When the semiconductor chips 4 are placed at the displaced positions, the rectangular semiconductor chip 4 is self-aligned by the surface tension of the molten solder.
Is automatically corrected so that each side surface thereof is parallel or substantially parallel to each side surface of the rectangular island portion 3, and the semiconductor chip 4 is accurately positioned at the center of the island portion 3. It will be corrected automatically.

【0024】そして、前記半導体チップ4は、前記のよ
うに修正された姿勢のままで、両半田ペースト7,8に
おける溶融半田の凝固にて固定(ダイボンディング)さ
れる。
Then, the semiconductor chip 4 is fixed (die-bonded) by solidifying the molten solder in the solder pastes 7 and 8 in the posture corrected as described above.

【0025】この場合において、本発明者の実験による
と、加熱溶融した半田における表面張力のセルフアライ
メントによる前記した自動的な修正は、前記アイランド
3における矩形の長さ寸法L1及び幅寸法W1を、前記
半導体チップ4における矩形の長さ寸法L0及び幅寸法
W0の0.65〜1.35倍の範囲内にした場合におい
て確実に達成できるのであり、最も好ましいのは、0.
75〜1.25倍の範囲内であった。
In this case, according to an experiment conducted by the present inventor, the above-mentioned automatic correction by self-alignment of the surface tension of the heated and melted solder is such that the rectangular length dimension L1 and width dimension W1 of the island 3 are This can be surely achieved when the length L0 and the width W0 of the rectangle of the semiconductor chip 4 are set within the range of 0.65 to 1.35 times, and most preferable is 0.
It was within the range of 75 to 1.25 times.

【0026】つまり、前記アイランド部3における矩形
の長さ寸法L1及び幅寸法W1を、前記半導体チップ4
における矩形の長さ寸法L0及び幅寸法W0の0.65
〜1.35倍の範囲内にすることにより、一方のリード
端子2におけるアイランド部3に対する半導体チップ4
のダイボンディングに際して、ダイボンディング剤のセ
ルフアライメントにより、半導体チップ4におけるアイ
ランド部3の中心からのずれを小さくすることができる
とともに、半導体チップ4における各側面をアイランド
部3における各側面に対して平行又は平行に近づけるこ
とができるから、この半導体チップ4の部分をパッケー
ジするモールド部6における幅寸法を、従来の場合より
も小さくでき、ひいては、半導体装置1を小型・軽量化
できるのであり、また、モールド部6の大きさが決めら
れている場合には、それだけ、大きな半導体チップ4を
使用することができるのである。
That is, the rectangular length dimension L1 and width dimension W1 of the island portion 3 are set to the semiconductor chip 4
0.65 of the length L0 and width W0 of the rectangle in
.About.1.35 times the semiconductor chip 4 with respect to the island portion 3 in one of the lead terminals 2.
At the time of die-bonding, the self-alignment of the die-bonding agent can reduce the deviation from the center of the island portion 3 in the semiconductor chip 4, and make each side surface of the semiconductor chip 4 parallel to each side surface of the island portion 3. Alternatively, since they can be brought close to parallel to each other, the width dimension of the mold portion 6 for packaging the portion of the semiconductor chip 4 can be made smaller than in the conventional case, and the semiconductor device 1 can be made smaller and lighter in weight. When the size of the mold portion 6 is determined, the larger semiconductor chip 4 can be used.

【0027】次に、図8は、第2の実施の形態を示す。Next, FIG. 8 shows a second embodiment.

【0028】この第2の実施の形態は、前記一方のリー
ド端子2におけるアイランド部3を、前記したように構
成することに加えて、このアイランド部3に、凹み部9
を、当該凹み部9内に前記半導体チップ4が嵌まること
がない大きさにして設けるものである。
In the second embodiment, in addition to the structure of the island portion 3 in the one lead terminal 2 as described above, the recess portion 9 is formed in the island portion 3.
Is provided in such a size that the semiconductor chip 4 does not fit in the recess 9.

【0029】このように構成することにより、前記アイ
ランド部3の表面に塗着した半田ペースト7を、これに
半導体チップ4を載せたのち加熱溶融したとき、この溶
融半田の一部が、前記凹み部9に入ることになるから、
これによって、前記アイランド部3の表面における溶融
半田の盛り上がり高さを、当該溶融半田の表面張力によ
るセルフアライメントを確保した状態のもとで、低くで
きるから、半導体チップ4におけるアイランド部3から
の浮き上がり高さを低くできるとともに、高さの不揃い
を低減でき、しかも、半導体チップ3に電気的ショート
が発生することを低減できる。
With this configuration, when the solder paste 7 applied to the surface of the island portion 3 is heated and melted after the semiconductor chip 4 is placed on the solder paste 7, a part of the melted solder is dented. I ’m going to enter Part 9,
As a result, the rising height of the molten solder on the surface of the island portion 3 can be lowered in a state where self-alignment is ensured by the surface tension of the molten solder, so that the semiconductor chip 4 is lifted from the island portion 3. The height can be reduced, unevenness in height can be reduced, and the occurrence of electrical shorts in the semiconductor chip 3 can be reduced.

【0030】前記の実施の形態は、二端子型の半導体装
置において、他方のリード端子5を、半導体チップ3の
上面に重ねて、半田ペースト8等のダイボンディング剤
にてダイボンディングする構成にした場合であったが、
本発明は、これに限らず、図9及び図10に示すよう
に、一方のリード端子2′におけるアイランド部3′に
半田ペースト7′等のダイボンディング剤にてダイボン
ディングした半導体チップ4′と、他方のリード端子
5′との間を、細い金属線10によるワイヤボンディン
グにて電気的に接続したのちモールド部6′にてパッケ
ージした構造のニ端子型の半導体装置1′においても、
そのアイランド部3′に対する半導体チップ4′のダイ
ボンディングに適用することができる。
In the above-described embodiment, in the two-terminal type semiconductor device, the other lead terminal 5 is placed on the upper surface of the semiconductor chip 3 and is die-bonded with a die bonding agent such as the solder paste 8. But that was the case
The present invention is not limited to this, and as shown in FIGS. 9 and 10, a semiconductor chip 4'which is die-bonded to the island portion 3'of one of the lead terminals 2'by a die bonding agent such as a solder paste 7 '. Also in the two-terminal type semiconductor device 1'having a structure in which the other lead terminal 5'is electrically connected by wire bonding with the thin metal wire 10 and then packaged in the mold portion 6 ',
It can be applied to die bonding of the semiconductor chip 4'to the island portion 3 '.

【0031】また、本発明は、前記した二端子型の半導
体装置に限らず、図11に示すように、一方のリード端
子2aにおけるアイランド部3aに半田ペースト等のダ
イボンディング剤にてダイボンディングした半導体チッ
プ4aに対して、少なくとも二本の他方のリード端子5
aを直接に重ね接続したのちモールド部6aにてパッケ
ージする構造にするか、或いは、図12に示すように、
一方のリード端子2bにおけるアイランド部3へに半田
ペースト等のダイボンディング剤にてダイボンディング
した半導体チップ4へと、少なくとも二本の他方のリー
ド端子5bとの間を、細い金属線10aによるワイヤボ
ンディングにて電気的に接続したのちモールド部6bに
てパッケージした構造にしたトランジスター等のような
多数端子型の半導体装置においても、そのアイランド部
3a,3bに対する半導体チップ4a,4bのダイボン
ディングに適用することができる。
Further, the present invention is not limited to the above-mentioned two-terminal type semiconductor device, and as shown in FIG. 11, the island portion 3a of one of the lead terminals 2a is die-bonded with a die-bonding agent such as solder paste. At least two other lead terminals 5 for the semiconductor chip 4a
a is directly overlaid and connected, and then is packaged in the mold portion 6a, or as shown in FIG.
Wire bonding with a thin metal wire 10a is provided between the semiconductor chip 4 die-bonded to the island portion 3 of one lead terminal 2b with a die bonding agent such as a solder paste, and at least two other lead terminals 5b. In a multi-terminal type semiconductor device such as a transistor having a structure of being electrically connected to the mold part 6b after being packaged in the mold part 6b, it is applied to die bonding of the semiconductor chips 4a and 4b to the island parts 3a and 3b. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施の形態による二端子型半導体装置を
示す縦断正面図である。
FIG. 1 is a vertical sectional front view showing a two-terminal type semiconductor device according to a first embodiment.

【図2】図1の平面図である。FIG. 2 is a plan view of FIG.

【図3】前記第1の実施の形態による二端子型半導体装
置の分解斜視図である。
FIG. 3 is an exploded perspective view of the two-terminal semiconductor device according to the first embodiment.

【図4】図3のIV−IV視断面図である。FIG. 4 is a sectional view taken along line IV-IV in FIG.

【図5】前記第1の実施の形態においてアイランド部に
半導体チップを載せた状態を示す縦断正面図である。
FIG. 5 is a vertical cross-sectional front view showing a state in which a semiconductor chip is placed on an island portion in the first embodiment.

【図6】図5の平面図である。FIG. 6 is a plan view of FIG.

【図7】前記第1の実施の形態においてアイランド部に
半導体チップを載せその上に他方のリード端子を重ねた
状態を示す縦断正面図である。
FIG. 7 is a vertical cross-sectional front view showing a state in which a semiconductor chip is placed on the island portion and the other lead terminal is stacked on the semiconductor chip in the first embodiment.

【図8】第2の実施に形態におけるアイランド部を示す
縦断正面図である。
FIG. 8 is a vertical sectional front view showing an island portion according to the second embodiment.

【図9】本発明を適用する他の二端子型半導体装置を示
す縦断正面図である。
FIG. 9 is a vertical sectional front view showing another two-terminal type semiconductor device to which the present invention is applied.

【図10】図9の平面図である。FIG. 10 is a plan view of FIG.

【図11】本発明を適用する多数端子型半導体装置を示
す平面図である。
FIG. 11 is a plan view showing a multi-terminal semiconductor device to which the present invention is applied.

【図12】本発明を適用する別の多数端子型半導体装置
を示す平面図である。
FIG. 12 is a plan view showing another multi-terminal type semiconductor device to which the present invention is applied.

【符号の説明】 1 二端子型半導体装置 2 一方のリード端子 3 アイランド部 4 半導体チップ 5 他方のリード端子 6 モールド部 7,8 半田ペースト 9 凹み部[Explanation of symbols] 1 Two-terminal semiconductor device 2 One lead terminal 3 islands 4 semiconductor chips 5 Other lead terminal 6 Mold part 7,8 Solder paste 9 recess

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】先端に矩形のアイランド部を一体的に設け
た金属板製の一方のリード端子と、前記アイランド部に
ダイボンディング剤にてダイボンディングした矩形の半
導体チップと、前記半導体チップに電気的に接続した金
属板製の少なくとも一本の他方のリード端子と、前記半
導体チップの部分をパッケージする合成樹脂製のモール
ド部から成る半導体装置において、 前記アイランド部の矩形における長さ寸法及び幅寸法
を、前記半導体チップの矩形における長さ寸法及び幅寸
法の0.65〜1.35倍にすることを特徴とする半導
体チップを使用した半導体装置。
1. A lead terminal made of a metal plate integrally provided with a rectangular island portion at a tip thereof, a rectangular semiconductor chip die-bonded to the island portion with a die bonding agent, and an electric wire connected to the semiconductor chip. In a semiconductor device comprising at least one other lead terminal made of a metal plate that is electrically connected and a mold part made of a synthetic resin that packages the part of the semiconductor chip, the rectangular length and width dimensions of the island part Is 0.65 to 1.35 times the length dimension and the width dimension of the semiconductor chip in a rectangle, the semiconductor device using the semiconductor chip.
【請求項2】前記請求項1の記載において、前記アイラ
ンド部に、凹み部を、当該凹み部内に前記半導体チップ
が嵌まることがない大きさにして設けることを特徴とす
る半導体チップを使用した半導体装置。
2. The semiconductor chip according to claim 1, wherein the island portion is provided with a recessed portion having a size such that the semiconductor chip does not fit in the recessed portion. Semiconductor device.
JP2002085641A 2002-03-26 2002-03-26 Semiconductor device using semiconductor chip Expired - Lifetime JP4321742B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002085641A JP4321742B2 (en) 2002-03-26 2002-03-26 Semiconductor device using semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002085641A JP4321742B2 (en) 2002-03-26 2002-03-26 Semiconductor device using semiconductor chip

Publications (2)

Publication Number Publication Date
JP2003282805A true JP2003282805A (en) 2003-10-03
JP4321742B2 JP4321742B2 (en) 2009-08-26

Family

ID=29232529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002085641A Expired - Lifetime JP4321742B2 (en) 2002-03-26 2002-03-26 Semiconductor device using semiconductor chip

Country Status (1)

Country Link
JP (1) JP4321742B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076426A (en) * 2013-10-07 2015-04-20 三菱電機株式会社 Semiconductor device
CN104813467A (en) * 2012-11-10 2015-07-29 威世通用半导体公司 Axial semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104813467A (en) * 2012-11-10 2015-07-29 威世通用半导体公司 Axial semiconductor package
JP2015534286A (en) * 2012-11-10 2015-11-26 ヴィシェイ ジェネラル セミコンダクター,エルエルシーVishay General Semiconductor,Llc Semiconductor axial package
JP2015076426A (en) * 2013-10-07 2015-04-20 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP4321742B2 (en) 2009-08-26

Similar Documents

Publication Publication Date Title
JP3924481B2 (en) Semiconductor device using semiconductor chip
KR100951626B1 (en) Semiconductor device using semiconductor chip
US7586180B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US6391683B1 (en) Flip-chip semiconductor package structure and process for fabricating the same
US7410834B2 (en) Method of manufacturing a semiconductor device
KR100392713B1 (en) Electronic device
TWI726063B (en) Semiconductor package with clip alignment notch and related methods
JP4727850B2 (en) Semiconductor electronic parts
US7002185B2 (en) Semiconductor device using semiconductor chip
US20020119603A1 (en) Semiconductor device and method of manufacturing same
TWI311352B (en) Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2003282805A (en) Semiconductor device using semiconductor chip
CN110828432A (en) Power semiconductor module
US6111309A (en) Semiconductor device
JPH09121015A (en) Semiconductor device
JPH08148623A (en) Semiconductor device
JP3913138B2 (en) Semiconductor device using semiconductor chip
JPH0525236Y2 (en)
JPH09129796A (en) Semiconductor device
CN212084991U (en) Chip packaging structure capable of controlling thickness of welding material
JP3816636B2 (en) BGA type semiconductor device
JPH07106470A (en) Semiconductor device
JPH08186217A (en) Semiconductor device
JPH05291349A (en) Flexible base for packaging semiconductor chip and mold for resin sealing semiconductor which is packaged on it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090528

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4321742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term