JP2003279930A - Method for driving simple matrix liquid crystal, and liquid crystal display device - Google Patents

Method for driving simple matrix liquid crystal, and liquid crystal display device

Info

Publication number
JP2003279930A
JP2003279930A JP2002084194A JP2002084194A JP2003279930A JP 2003279930 A JP2003279930 A JP 2003279930A JP 2002084194 A JP2002084194 A JP 2002084194A JP 2002084194 A JP2002084194 A JP 2002084194A JP 2003279930 A JP2003279930 A JP 2003279930A
Authority
JP
Japan
Prior art keywords
liquid crystal
gradation
driving
data
simple matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002084194A
Other languages
Japanese (ja)
Other versions
JP4017425B2 (en
Inventor
Norimitsu Sako
則光 迫
Hideyuki Kitayama
秀幸 北山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002084194A priority Critical patent/JP4017425B2/en
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to EP02738696A priority patent/EP1396838A4/en
Priority to PCT/JP2002/005913 priority patent/WO2002103667A1/en
Priority to KR10-2003-7002051A priority patent/KR100515468B1/en
Priority to US10/415,524 priority patent/US7209129B2/en
Publication of JP2003279930A publication Critical patent/JP2003279930A/en
Priority to US11/259,070 priority patent/US7403195B2/en
Priority to US11/259,062 priority patent/US20060033692A1/en
Application granted granted Critical
Publication of JP4017425B2 publication Critical patent/JP4017425B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To display a multi-level still picture and also a complete moving picture by suppressing the lowering of a contrast and the like in STN (super twisted nematic) liquid crystal. <P>SOLUTION: In the method of driving the simple matrix liquid crystal, high- order bits of grayscale data corresponding to display data are expressed by a pulse width modulation gradation system and low-order bits of the grayscale data corresponding to the display data are expressed by a frame rate control gradation system, then the data expressed by the frame rate control system are allocated to the minimum division time of the pulse width modulation system, and the data expressed by the frame rate control gradation system are added to the data expressed by the pulse width modulation system, thereby displaying the multi-level still picture and also the complete moving picture. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、単純マトリクス液
晶の駆動方法及び液晶駆動装置に係り、特に、MLA
(マルチラインアドレッシング)駆動方式を用い、PW
M(パルスウィズスモジュレーション)階調方式にFR
C(フレームレートコントロール)階調方式を付け加え
て、単純マトリクス液晶に多階調のカラー動画を表示す
る単純マトリクス液晶の駆動方法及び液晶駆動装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a simple matrix liquid crystal and a liquid crystal driving device, and more particularly to an MLA.
(Multi-line addressing) drive system is used, PW
FR for M (pulse width modulation) gradation method
The present invention relates to a driving method and a liquid crystal driving device of a simple matrix liquid crystal which adds a C (frame rate control) gradation method and displays a multi-gradation color moving image on the simple matrix liquid crystal.

【0002】[0002]

【従来の技術】近年、パソコンや携帯情報端末あるいは
携帯電話等に表示手段として用いられているLCDパネ
ル(液晶表示装置)は、カラー化が進み、多階調で高精
細な画像の表示が求められている一方で、完全動画表示
の需要も高まっている。ここで、多階調を表示するため
の階調駆動方式としては、大きく分けてFRC(フレー
ムレートコントロール)方式と、PWM(パルスウィズ
スモジュレーション)方式の2つが知られている。
2. Description of the Related Art In recent years, LCD panels (liquid crystal display devices) used as display means in personal computers, personal digital assistants, mobile phones and the like have been increasingly colorized and are required to display multi-gradation and high-definition images. However, the demand for full video display is also increasing. Here, as a gradation driving method for displaying multi-gradation, there are roughly classified two methods, that is, an FRC (frame rate control) method and a PWM (pulse width modulation) method.

【0003】FRC方式とは、複数のフレームを用いて
1つの表示画像を表示するものであり、各フレーム周期
において液晶素子に印加する電圧によってオンないしオ
フにする回数を制御することで表示画像の階調を表現す
る階調方式である。また、PWM方式とは、1フレーム
内でオン、オフの期間を振り分けることにより表示画像
の階調を表現する階調方式である。すなわち、PWM方
式とは、FRC方式を1フレーム内で行う手法であると
考えることもできる。
The FRC system displays one display image by using a plurality of frames, and the display image of the display image is controlled by controlling the number of times the liquid crystal element is turned on or off in each frame period. This is a gradation method for expressing gradation. The PWM method is a gradation method that expresses the gradation of a display image by allocating ON and OFF periods within one frame. That is, the PWM method can be considered as a method of performing the FRC method within one frame.

【0004】また、動画(完全動画)を表示するために
は、少なくとも1秒間に30フレーム以上の表示画像デ
ータの更新が必要であり、そのためにはフレーム毎に画
像データを転送しなければならず、メモリの高速な書き
換えが必要となる。また、階調数が増えればデータ量も
増大し、更なる高速化が要求され、高速化により消費電
力が増大する。従って、高速化しても消費電力が増大し
ないよう、消費電力をなるべく抑制することが求められ
る。
Further, in order to display a moving image (complete moving image), it is necessary to update the display image data of 30 frames or more in at least one second, and for that purpose, the image data must be transferred for each frame. , Fast rewriting of the memory is required. Further, as the number of gradations increases, the amount of data also increases, and further speeding up is required, and power consumption increases due to the speeding up. Therefore, it is required to suppress the power consumption as much as possible so that the power consumption does not increase even if the speed is increased.

【0005】従来、多階調を実現するものとして、例え
ば、特開平11−24637号公報には、PWM方式と
FRC方式を組み合わせて、大画面の単純マトリクス液
晶表示装置において64階調以上にて自然画像を表示す
るようにしたものが開示されている。これは、各カラム
電圧を不均一に2分割して各フレーム周期において、P
WM方式で複数階調表現を行い、このPWM階調に対応
した複数フレーム周期で1つの画像を更新するようにし
てFRC方式を組み合わせることで、多階調を構成する
ようにしたものである。
Conventionally, for realizing a multi-gradation, for example, Japanese Laid-Open Patent Publication No. 11-24637 discloses a combination of a PWM system and an FRC system to provide a large-screen simple matrix liquid crystal display device with 64 or more gradations. It is disclosed that a natural image is displayed. This is because each column voltage is non-uniformly divided into two, and in each frame period, P
Multi-gradation is configured by performing multi-gradation expression by the WM method and updating one image at a plurality of frame cycles corresponding to the PWM gradation so as to combine the FRC method.

【0006】また、このような階調表現を行うにあた
り、カラム電圧制御と位相フレーム制御を併用するよう
にしている。カラム電圧制御とは、所定の液晶素子また
は列電極に印加される一連のカラム電圧系列が全てカラ
ム電圧に割り当てることができるパルス幅よりも細かい
場合には、カラム電圧の大きさを5%増加して、高周波
による輝度低下を補うものである。また、位相フレーム
制御とは、FRC方式において、複数の平均的な輝度が
複数のフレーム間において、略均等となるように、位相
を制御するものである。
Further, in performing such gradation expression, column voltage control and phase frame control are used together. The column voltage control refers to increasing the magnitude of the column voltage by 5% when the series of column voltage sequences applied to a predetermined liquid crystal element or column electrode is all smaller than the pulse width that can be assigned to the column voltage. In this way, the decrease in brightness due to high frequency is compensated. The phase frame control is a phase control in the FRC method so that a plurality of average luminances are substantially equal among a plurality of frames.

【0007】また、さらに、上記公報に開示されたもの
は、MLA駆動方式において、カラム電圧系列の各カラ
ム電圧の絶対値が全て同じになるように制御して、瞬間
的な輝度の偏りであるスプライシングの発生を抑えるよ
うにしている。
Furthermore, the one disclosed in the above publication is a momentary luminance deviation by controlling so that all the absolute values of the column voltages of the column voltage series are the same in the MLA driving method. We try to suppress the occurrence of splicing.

【0008】また、従来、動画を表示するものとして、
例えば、特開平9−281933号公報には、液晶表示
画面(液晶パネル)に静止画表示領域と動画表示領域を
備え、CPU等から送られてくる静止画データと、動画
コントローラから送られてくる動画データとを切り換え
て、液晶パネルに出力するようにしているものが開示さ
れている。これは、表示データ(静止画データ)を外部
データバスから内蔵の表示メモリに格納し、該表示メモ
リから順次読み出す出力データバスと、外部の動画コン
トローラからの表示データ(動画データ)を載せた外部
データバスとを切り換えて表示することによって、低消
費電力化を図るようにしたものである。
[0008] Further, conventionally, for displaying a moving image,
For example, in Japanese Patent Laid-Open No. 9-281933, a liquid crystal display screen (liquid crystal panel) has a still image display area and a moving image display area, and still image data sent from a CPU or the like and image data sent from a moving image controller. It is disclosed that the moving image data is switched and output to a liquid crystal panel. This is an external device that stores display data (still image data) from an external data bus in a built-in display memory, and sequentially reads the output data bus from the display memory, and display data (video data) from an external video controller. By switching between the data bus and the display, the power consumption is reduced.

【0009】また、上記公報に開示されたものは、階調
表示を、FRC方式、PWM方式あるいはAM(アンプ
リチュードモジュレーション)方式のいずれか、また
は、これらの複合で行うようにしている。特に、PWM
方式とFRC方式との複合階調においては、行電極の選
択期間(以降、行選択期間)を分割したPWMによる各
階調を、フレーム毎に系列化して多階調としている。
Further, in the one disclosed in the above publication, gradation display is performed by any of the FRC system, the PWM system, the AM (amplitude modulation) system, or a combination thereof. In particular, PWM
In the composite gradation of the FRC method and the FRC method, each gradation by PWM obtained by dividing a selection period of a row electrode (hereinafter, a row selection period) is serialized for each frame to be a multi-gradation.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、毎秒少
なくとも30コマ以上の画面を切り換えて得られる完全
動画の表示に対応したSTN(スーパーツイステッドネ
マティック)LCDドライバにおいて、PWM方式のみ
を用いて多階調化すると、カラム信号が高周波化し、こ
れにLCDパネルが応答できないという問題がある。こ
れは、透明電極の抵抗成分と透明電極間の液晶の容量成
分が主原因である。また、上記特開平11−24637
号公報に開示されたもののように、カラム分割PWMを
FRC方式で多階調化しても、カラム分割PWMで逓減
した分がFRCで逓増するだけで、同様にカラム信号が
高周波化するとともに、行選択期間も逓減するという問
題がある。
However, in the STN (Super Twisted Nematic) LCD driver corresponding to the display of a complete moving image obtained by switching the screen of at least 30 frames per second, the multi-gradation is achieved by using only the PWM system. Then, the column signal becomes high frequency, and there is a problem that the LCD panel cannot respond to this. This is mainly due to the resistance component of the transparent electrode and the capacitance component of the liquid crystal between the transparent electrodes. In addition, the above-mentioned JP-A-11-24637
Even if the column division PWM is made to have multiple gradations by the FRC method as disclosed in Japanese Patent Laid-Open Publication No. JP-A-2003-264, only the amount of the column division PWM that is reduced gradually increases by the FRC, and similarly, the column signal becomes higher in frequency and There is a problem that the selection period also decreases.

【0011】そもそも、従来のデューティ駆動方式で
は、高速液晶においてフレームレスポンス現象が発生す
るが、上記のように動画表示では高速駆動が行われるた
め、フレームレスポンス現象によりコントラストが低下
するという問題がある。また、MLA駆動方式では、デ
ューティ駆動方式より単位時間あたりの選択回数は増え
るが、高周波化については同じである。また、上記特開
平9−281933号公報に開示された、外部からの動
画データと内部の静止画データとを切り換える方式で
は、外部で電力を消費するだけであり、複数チップによ
るコストアップを招くという問題もある。
In the first place, in the conventional duty driving method, the frame response phenomenon occurs in the high-speed liquid crystal, but since the high-speed driving is performed in the moving image display as described above, there is a problem that the frame response phenomenon lowers the contrast. Further, in the MLA driving method, the number of selections per unit time is larger than that in the duty driving method, but the same applies to high frequencies. Further, in the method disclosed in Japanese Patent Laid-Open No. Hei 9-281933, which switches the moving image data from the outside and the still image data inside, only power is consumed externally, which leads to cost increase due to a plurality of chips. There are also problems.

【0012】本発明は、前記従来の問題に鑑みてなされ
たものであり、STN液晶において文字、低速動画また
は静止画を多階調で表示するとともに、コントラストの
低下、消費電力の増大、スプライシングさらに色再現性
の低下を抑制して、多階調の完全動画を表示することの
できる単純マトリクス液晶の駆動方法及び液晶駆動装置
を提供することを課題とする。
The present invention has been made in view of the above conventional problems, and displays characters, low-speed moving images or still images in multiple gradations on an STN liquid crystal display, and also reduces contrast, increases power consumption and splicing. An object of the present invention is to provide a driving method of a simple matrix liquid crystal and a liquid crystal driving device which can display a multi-gradation complete moving image while suppressing deterioration of color reproducibility.

【0013】[0013]

【課題を解決するための手段】前記課題を解決するため
に、本発明の第一の態様は、複数の行電極及び列電極か
らなる単純マトリクス液晶の駆動方法であって、表示デ
ータに対応する階調データの上位ビットをパルスウィズ
スモジュレーション階調方式で表現するとともに、前記
表示データに対応する階調データの下位ビットをフレー
ムレートコントロール階調方式で表現し、前記フレーム
レートコントロール階調方式で表現したものを前記パル
スウィズスモジュレーション階調方式における最小分割
時間に割り当てて、前記パルスウィズスモジュレーショ
ン階調方式に付け加えることを特徴とする単純マトリク
ス液晶の駆動方法を提供する。
In order to solve the above problems, a first aspect of the present invention is a method of driving a simple matrix liquid crystal composed of a plurality of row electrodes and column electrodes, which corresponds to display data. The upper bits of the gradation data are expressed by the pulse width modulation gradation method, and the lower bits of the gradation data corresponding to the display data are expressed by the frame rate control gradation method. A method for driving a simple matrix liquid crystal device, characterized in that the expression is assigned to a minimum division time in the pulse width modulation gradation method and added to the pulse width modulation gradation method.

【0014】また、前記単純マトリクス液晶の駆動方法
において、前記行電極を選択する選択期間を、表示する
最大の階調データ以上の上位ビットにし、各階調をマッ
ピングすることが好ましい。
In the simple matrix liquid crystal driving method, it is preferable that the selection period for selecting the row electrode is set to an upper bit that is equal to or larger than the maximum grayscale data to be displayed and each grayscale is mapped.

【0015】また、前記表示データに対応する階調デー
タの下位ビットを3ビットとし、前記行電極を選択する
選択期間を8の倍数に設定して、各階調をマッピングす
ることが好ましい。
Further, it is preferable that the lower bit of the grayscale data corresponding to the display data is 3 bits and the selection period for selecting the row electrode is set to a multiple of 8 to map each grayscale.

【0016】また、前記単純マトリクス液晶は、前記行
電極から複数の行電極を同時に選択して駆動するマルチ
ラインアドレッシング駆動方式で駆動されることが好ま
しい。また、前記マルチラインアドレッシング駆動方式
は、前記最小分割時間ごとに、同時に選択する行の前記
階調データに基づくオンあるいはオフのデータと行電極
選択パターンとで排他的論理和を行って加算することが
好ましい。また、前記パルスウィズスモジュレーション
階調方式において、前記行電極を選択する選択期間に、
前記階調データに基づくオンの位置を分散させることが
好ましい。また、前記行電極を選択する選択期間におい
て、前記階調データに基づくオンの位置を、2つに分散
することが好ましい。
Further, it is preferable that the simple matrix liquid crystal is driven by a multi-line addressing driving method in which a plurality of row electrodes are simultaneously selected and driven from the row electrodes. Further, in the multi-line addressing driving method, on-off data and row electrode selection patterns based on the grayscale data of simultaneously selected rows are exclusive-ORed and added at each minimum division time. Is preferred. In the pulse width modulation gradation method, during a selection period for selecting the row electrodes,
It is preferable to disperse the ON positions based on the gradation data. Further, it is preferable that the ON positions based on the grayscale data are dispersed into two during the selection period for selecting the row electrodes.

【0017】また、前記フレームレートコントロール階
調方式において、フレームレートコントロールを停止す
るフレームレートコントロール固定領域を任意に指定す
ることが好ましい。
Further, in the frame rate control gradation method, it is preferable to arbitrarily designate a frame rate control fixed area where the frame rate control is stopped.

【0018】また、前記フレームレートコントロール固
定領域においては、フレームレートコントロール区間を
前記階調データの下位ビットの中では最上位ビットに固
定することが好ましい。
In the frame rate control fixed area, it is preferable that the frame rate control section is fixed to the most significant bit of the lower bits of the gradation data.

【0019】また同様に前記課題を解決するために、本
発明の第二の態様は、請求項1〜9のいずれかに記載の
単純マトリクス液晶の駆動方法によりスーパーツイステ
ッドネマティック液晶を駆動する液晶駆動装置を提供す
る。
Similarly, in order to solve the above problems, a second aspect of the present invention is a liquid crystal driving for driving a super twisted nematic liquid crystal by the method for driving a simple matrix liquid crystal according to any one of claims 1 to 9. Provide a device.

【0020】[0020]

【発明の実施の形態】以下、本発明の単純マトリクス液
晶の駆動方法及び液晶駆動装置について、添付の図面に
示される好適実施形態を基に詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION A simple matrix liquid crystal driving method and a liquid crystal driving apparatus according to the present invention will be described below in detail with reference to the preferred embodiments shown in the accompanying drawings.

【0021】図1は、本発明に係る単純マトリクス液晶
の駆動方法を実行するための液晶駆動装置(LCDドラ
イバ)の一実施形態の回路構成を示すブロック図であ
る。本実施形態に係るLCDドライバは、7行8列の直
交関数を用いて行電極を同時に7本選択し、かつ列電極
の電圧レベルを4値とするMLA駆動方式を用いる。こ
の駆動方法をFLA7(フォーレベルアドレッシング
7) と呼ぶこととする。MLA駆動方式は、複数の行電
極を同時に選択して行電極選択パターンを印加し、かつ
行電極選択パターンと階調データとに対応する電圧を選
択して列電極に印加する。このフィールドを行電極選択
パターン数分繰り返すことにより、表示サイクルが完了
する。FLA7の場合、8フィールドで1表示サイクル
が完結する。図1に示すように、本実施形態に係るLC
Dドライバ10は、LCDパネル(LCD)12の7行
(コモンCOM)を同時に選択し、列電極電圧を4値で
ドライブする行電極ドライバ14、列電極ドライバ16
及び表示データメモリ18を備えている。
FIG. 1 is a block diagram showing a circuit configuration of an embodiment of a liquid crystal driving device (LCD driver) for executing the driving method of a simple matrix liquid crystal according to the present invention. The LCD driver according to the present embodiment uses the MLA driving method in which seven row electrodes are simultaneously selected by using an orthogonal function of seven rows and eight columns, and the voltage level of the column electrodes is set to four values. This driving method is called FLA7 (four-level addressing 7). In the MLA driving method, a plurality of row electrodes are simultaneously selected to apply a row electrode selection pattern, and a voltage corresponding to the row electrode selection pattern and gradation data is selected and applied to a column electrode. The display cycle is completed by repeating this field for the number of row electrode selection patterns. In the case of FLA7, one display cycle is completed with 8 fields. As shown in FIG. 1, the LC according to the present embodiment
The D driver 10 simultaneously selects seven rows (common COM) of the LCD panel (LCD) 12 and drives the column electrode voltage in four values, a row electrode driver 14 and a column electrode driver 16.
And a display data memory 18.

【0022】また、図1は、RGBの各色を時分割で処
理する例のため、それぞれ1つしか表示していないが、
RGBの各色の各列(セグメントSEG)毎にスクラン
ブラ20、EXORゲート22、加算器(アダー)2
4、ラッチアンドセレクタ26を備えてもよい。また、
階調表示のために、スクランブラ20に階調データを送
り込む階調セレクタ28が設けられており、行電極選択
パターンをEXORゲート22及び行電極ドライバ14
に送り込む行電極選択パターン発生回路30が設けられ
ている。さらに、表示データメモリ18には、RAMデ
コーダ32が設けられている。また、これら各構成要素
を制御するためのコントローラ34が設置されている。
Further, since FIG. 1 is an example of processing each color of RGB by time division, only one of each is displayed,
Scrambler 20, EXOR gate 22, adder (adder) 2 for each column (segment SEG) of each color of RGB
4, a latch and selector 26 may be provided. Also,
A gradation selector 28 for sending gradation data to the scrambler 20 is provided for gradation display, and the row electrode selection pattern is set to the EXOR gate 22 and the row electrode driver 14.
A row electrode selection pattern generating circuit 30 is provided for feeding into. Further, the display data memory 18 is provided with a RAM decoder 32. Further, a controller 34 for controlling each of these components is installed.

【0023】表示データメモリ18からは、同時にドラ
イブされるLCD12の7行分のカラーデータ(RGB
のいずれか)が同時にスクランブラ20に出力される。
スクランブラ20は、階調セレクタ28から受け取った
階調データに対応したオン/オフ信号を、それぞれ出力
する。スクランブラ20から出力されたオン/オフ信号
は、EXORゲート22により、行電極選択パターン発
生回路30から受け取った各々対応する行電極選択パタ
ーンとの排他的論理和がとられ、加算器24により加算
される。加算結果は、ラッチアンドセレクタ26に入力
され、ラッチアンドセレクタ26により、加算結果に対
応した電圧レベルが、列電極の最大電圧の1/3の電圧
をVcとして、−3Vc、−Vc、+Vc、+3Vcの
4値の中から選択され、列電極ドライバ16に出力され
る。そして行電極ドライバ14及び列電極ドライバ16
により、LCD12が駆動される。
From the display data memory 18, color data (RGB) of 7 lines of the LCD 12 which are simultaneously driven is displayed.
Are output to the scrambler 20 at the same time.
The scrambler 20 outputs on / off signals corresponding to the grayscale data received from the grayscale selector 28, respectively. The ON / OFF signal output from the scrambler 20 is exclusive ORed with the corresponding row electrode selection pattern received from the row electrode selection pattern generation circuit 30 by the EXOR gate 22, and added by the adder 24. To be done. The addition result is input to the latch-and-selector 26, and the latch-and-selector 26 causes the voltage level corresponding to the addition result to be -3Vc, -Vc, + Vc, where Vc is 1/3 of the maximum voltage of the column electrode. It is selected from four values of +3 Vc and output to the column electrode driver 16. Then, the row electrode driver 14 and the column electrode driver 16
Thereby, the LCD 12 is driven.

【0024】このように、本実施形態では、MLA駆動
方式を用いる。これは、フレームレスポンス現象を回避
するためには、単位時間の選択回数が多くなるMLA駆
動方式が必須だからである。さらに、選択行数が多い
程、選択回数が多くなるので、7行を同時に駆動する上
記FLA7が好ましい。7行同時駆動のMLA駆動方式
では、通常、列(カラム)電極電圧レベルの種類は8値
となるが、FLA7駆動方式においては、4値であるの
で、列電極電圧の周波数が約1/2になるという効果も
有している。
As described above, in this embodiment, the MLA drive system is used. This is because, in order to avoid the frame response phenomenon, the MLA drive method in which the number of selections of the unit time is large is essential. Further, since the larger the number of selected rows, the larger the number of selections, the FLA 7 which drives seven rows at the same time is preferable. In the 7-row simultaneous driving MLA driving method, the type of the column electrode voltage level is usually 8 values, but in the FLA 7 driving method, there are 4 values, so the frequency of the column electrode voltage is about 1/2. It also has the effect of becoming.

【0025】また、本実施形態では、完全動画(30コ
マ/秒)表示を実施するために、表示データに対応する
階調データの上位ビットをPWM階調方式で表示すると
ともに、表示データに対応する階調データの下位ビット
をFRC階調方式で表示するようにしている。
Further, in the present embodiment, in order to display a complete moving image (30 frames / second), the upper bits of the grayscale data corresponding to the display data are displayed by the PWM grayscale method and the display data is also handled. The lower bits of the gradation data to be displayed are displayed by the FRC gradation method.

【0026】また、液晶の電圧輝度特性は直線的ではな
いため、階調補正が必要であり、64階調を表示するた
めには、64以上で、かつ、必要最小限の階調データが
必要になる。具体的には、128階調の中から64階調
を選択し、階調データとする。しかし、168行(7行
×24ブロック)の液晶パネルに、PWM階調方式だけ
で128階調の完全動画表示を行うと、最小分割時間が
1.36μsec (1/(30コマ×8フィールド×24
ブロック×128階調))となり、LCDパネルが応答
できない。ところで、人間の目で認識できる完全動画の
階調としては、4000(4K)色で十分であり、各色
(R、G、B)では16階調(16×16×16=40
96)でよい。そこで、階調データの上位4ビット(1
6階調)をPWM階調方式で表示する。
Further, since the voltage-luminance characteristic of the liquid crystal is not linear, gradation correction is required, and in order to display 64 gradations, gradation data of 64 or more and the minimum necessary gradation data is necessary. become. Specifically, 64 grayscales are selected from 128 grayscales to be grayscale data. However, when a complete moving image display of 128 gradations is performed only on the PWM gradation method on a liquid crystal panel of 168 rows (7 rows × 24 blocks), the minimum division time is 1.36 μsec (1 / (30 frames × 8 fields × 24
Block x 128 gradations)) and the LCD panel cannot respond. By the way, 4000 (4K) colors are sufficient as gradations of a complete moving image that can be recognized by human eyes, and 16 gradations (16 × 16 × 16 = 40) for each color (R, G, B).
96). Therefore, the upper 4 bits (1
6 gradations) are displayed by the PWM gradation method.

【0027】また、文字、低速動画や静止画では、高画
質が要求されるため、128階調データを全て表示す
る。そこで、本実施形態は、128階調データの下位3
ビットを8フレーム(8階調)で表示することとし、P
WM階調方式の最小分割時間に割り当てて、PWM階調
方式に付け加えるようにするものである。このように、
PWM階調方式にFRC階調方式を付け加える(プラス
する)方式を、ここでは、PpF(PWM plus FR
C)階調方式と言うことにする。
Since high image quality is required for characters, low speed moving images and still images, all 128 gradation data are displayed. Therefore, in this embodiment, the lower 3 of the 128 gradation data are set.
Bits are displayed in 8 frames (8 gradations), and P
This is assigned to the minimum division time of the WM gradation method and added to the PWM gradation method. in this way,
Here, a method of adding (plusing) the FRC gradation method to the PWM gradation method is referred to here as PpF (PWM plus FR
C) It is called a gradation method.

【0028】本出願に係る発明者は、今回液晶の電圧輝
度特性の補正を含めて、128階調(7ビット)の中か
ら64階調を選択し、R、G、Bで26万色を表示する
完全動画(30コマ/秒)に対応した階調方式を開発し
た。それがこのPWM階調方式にFRC階調方式を付け
加えた、PpF(PWM plus FRC)階調方式であ
る。このPpF階調方式によれば、周波数を1/4に低
減でき、消費電力が格段に小さくなり、また完全動画で
も消費電力が増えず、さらに、階調データの保持も46
08ビットと小さく、約1/5で済むという優れた効果
が得られる。本実施形態では、26万色カラーSTN−
LCD用PpF階調方式のLCDドライバ(液晶駆動装
置)として説明する。
The inventor of the present application selects 64 gradations out of 128 gradations (7 bits) including correction of the voltage-luminance characteristic of the liquid crystal this time, and sets 260,000 colors for R, G, B. We have developed a gradation method corresponding to the complete moving image (30 frames / second) to be displayed. It is a PpF (PWM plus FRC) gradation method which is an addition of the FRC gradation method to this PWM gradation method. According to this PpF gradation method, the frequency can be reduced to 1/4, the power consumption is remarkably reduced, the power consumption does not increase even in a complete moving image, and the gradation data can be retained.
It has an excellent effect that it is as small as 08 bits and needs only about 1/5. In the present embodiment, 260,000 color STN-
An LCD driver (liquid crystal driving device) of the PpF gradation system for LCD will be described.

【0029】前にも述べたように、本実施形態における
PpF階調方式では、128階調(7ビット)から64
階調を選択し、上位4ビットをPWM階調方式で、ま
た、下位3ビットをFRC階調方式で表現し、FRCを
PWMの最小分割時間に割り当てて、PWM階調方式に
付け加える。また、必要な行選択期間を8の倍数で設定
することとする。
As described above, according to the PpF gradation method of this embodiment, the gradation is changed from 128 gradations (7 bits) to 64 gradations.
The gradation is selected, the upper 4 bits are expressed by the PWM gradation method, the lower 3 bits are expressed by the FRC gradation method, the FRC is assigned to the minimum division time of PWM, and the gradation is added to the PWM gradation method. The required row selection period is set to be a multiple of 8.

【0030】例えば、いま、最大の階調を107とす
る。このとき行選択期間を、107以上の8の倍数、例
えば112(14×8)階調とし、112階調にマッピ
ングし、シーケンス0〜13として、行選択期間を14
分割する。そして、シーケンス0で下位3ビットをFR
C階調方式で表現し、シーケンス1〜13で上位4ビッ
トをPWM階調方式で表現する。
For example, assume that the maximum gradation is 107. At this time, the row selection period is set to a multiple of 8 which is 107 or more, for example, 112 (14 × 8) gradations, and is mapped to 112 gradations.
To divide. Then, in sequence 0, the lower 3 bits are FR
It is expressed by the C gradation method, and the upper 4 bits are expressed by the PWM gradation method in the sequences 1 to 13.

【0031】図2に、連続時間PWM階調方式による駆
動方法の例を示す。これは、14シーケンス時の例であ
る。値は階調パレットに設定される。R(レッド)及び
B(ブルー)も、階調0〜13を使用して、同様に階調
パレットに設定される。各シーケンスのオン/オフデー
タに対して8種の行電極選択パターンを使ってMLA演
算を行うので、8つのフィールドで完結することとな
る。しかし、連続時間PWM階調方式では、図2に示す
ように、どの階調も一斉にオンになり、表示データRA
Mと設定した階調パレットに応じてオフになる。そして
再び一斉にオンになるので、表示サイクルの繰り返し周
波数が低い(例えば35Hz以下)場合には、ちらつきが
見えることがある。この対策として、PWM階調方式の
オン時間を、行選択期間のPWM区間で分散させる分散
PWM階調方式が考えられる。
FIG. 2 shows an example of a driving method based on the continuous time PWM gradation method. This is an example of 14 sequences. The value is set in the tone palette. R (red) and B (blue) are similarly set in the gradation palette using gradations 0 to 13. Since the MLA operation is performed on the ON / OFF data of each sequence by using eight kinds of row electrode selection patterns, it is completed in eight fields. However, in the continuous time PWM gradation method, as shown in FIG. 2, all gradations are turned on at the same time, and the display data RA
It is turned off according to the gradation palette set to M. Then, since they are turned on all at once again, flicker may be seen when the repetition frequency of the display cycle is low (for example, 35 Hz or less). As a countermeasure against this, a distributed PWM gradation method in which the ON time of the PWM gradation method is dispersed in the PWM section of the row selection period can be considered.

【0032】図3に、分散PWM階調方式による駆動方
法の例を示す。図3に示す例では、シーケンス数を16
に固定している。また、PWM値に応じて、PWM区間
のシーケンス1〜15のオン位置を分散させるようにし
て、ちらつきを防止するようにしている。しかし、この
ようにあまり分散数を増やしすぎてセグメント電圧が変
化する周波数が高くなり、クロストークが目立つようで
あれば、次の図4に示すように、2つに分散させるよう
にしてもよい。
FIG. 3 shows an example of a driving method based on the distributed PWM gradation method. In the example shown in FIG. 3, the number of sequences is 16
It is fixed to. Further, the ON positions of the sequences 1 to 15 in the PWM section are dispersed according to the PWM value to prevent flicker. However, if the frequency at which the segment voltage changes and the crosstalk becomes conspicuous due to an excessive increase in the number of dispersions as described above and crosstalk is conspicuous, it may be dispersed in two, as shown in FIG. .

【0033】また、128階調ではなく、64階調で済
む場合には、シーケンス数を8に固定する。このとき、
図5に示すように、PWM値に応じて、PWM区間のシ
ーケンス1〜7のオン位置を2つに分散する。また、F
RC区間においては、その値により、フィールド(FR
Cシーケンス)毎に、図6に示すように各シーケンスに
おけるオン/オフを制御する。このようにすると、FR
Cシーケンスをフィールド毎に更新するので、オンとオ
フが平均化され、フリッカが少ない。このとき、各FR
Cシーケンスのオン/オフデータに対して、8種の行電
極選択パターンを使ってMLA演算を行うので、64フ
ィールドで完結することになる。
When 64 gray scales are required instead of 128 gray scales, the sequence number is fixed to 8. At this time,
As shown in FIG. 5, the ON positions of the sequences 1 to 7 in the PWM section are dispersed into two according to the PWM value. Also, F
In the RC section, the field (FR
For each C sequence), ON / OFF in each sequence is controlled as shown in FIG. By doing this, FR
Since the C sequence is updated for each field, ON and OFF are averaged and flicker is small. At this time, each FR
Since the MLA calculation is performed on the ON / OFF data of the C sequence by using eight kinds of row electrode selection patterns, it is completed in 64 fields.

【0034】このとき、図6に示すように、指定によっ
てFRC区間を上記FRCシーケンス7(下位3ビット
中の最上位ビット)に固定する。FRCが8フィールド
で完結するので、表示データが変わっても、瞬時的な輝
度変化であるスプライシングは少なく、MLA演算が完
結しないことによる色再現性の低下も少ない。結局、下
位3ビットを3捨4入することになり、等価的には、F
RC期間がPWM期間の1つになって、上位4ビットが
4.5ビットになる。R、G、Bでは、12ビットが1
3.5ビットになるので、11K色となる。人間の目で
認識できる完全動画の階調としてはこれでも十分であ
る。
At this time, as shown in FIG. 6, the FRC section is fixed to the FRC sequence 7 (the most significant bit in the lower 3 bits) by designation. Since the FRC is completed in 8 fields, splicing, which is an instantaneous luminance change, is small even if the display data is changed, and the decrease in color reproducibility due to the incomplete MLA calculation is small. Eventually, the lower 3 bits will be rounded down to 4, and equivalently, F
The RC period becomes one of the PWM periods, and the upper 4 bits become 4.5 bits. 12 bits are 1 for R, G, and B
Since it has 3.5 bits, it has 11K colors. Even this is sufficient as the gradation of a complete moving image that can be recognized by human eyes.

【0035】PpF階調方式の応用例として、携帯電話
の画面を文字や低速動画の領域と完全動画領域に分割し
て表示することが考えられる。例えば、図7に示すよう
に、携帯電話の画面50を、文字や静止画または低速動
画を表示するFRC非固定領域Aと、完全動画を表示す
るFRC固定領域Bとに分割する。あるいは、図8に示
すように、携帯電話の画面50のFRC固定領域を、行
電極のFRC固定領域C及び列電極のFRC固定領域D
のように、行電極及び列電極でそれぞれ指定すれば、画
面50上の任意の位置に完全動画を表示することができ
る。
As an application example of the PpF gradation method, it is considered that the screen of a mobile phone is divided into a character or low speed moving image area and a complete moving image area for display. For example, as shown in FIG. 7, the screen 50 of the mobile phone is divided into an FRC non-fixed area A for displaying characters, still images or slow moving images and an FRC fixed area B for displaying complete moving images. Alternatively, as shown in FIG. 8, the FRC fixed area of the screen 50 of the mobile phone is set to the FRC fixed area C of the row electrode and the FRC fixed area D of the column electrode.
As described above, if the row electrode and the column electrode are respectively designated, the complete moving image can be displayed at an arbitrary position on the screen 50.

【0036】以下、図1の液晶駆動装置10の作用につ
いて説明する。コントローラ34は、LCDパネル12
に表示すべきブロックの表示データを表示データRAM
18のRAMデコーダ32に指示する。そして、選択さ
れた7行分の表示データ(R、G、B)が、表示データ
RAM18からスクランブラ20へ送られる。
The operation of the liquid crystal drive device 10 shown in FIG. 1 will be described below. The controller 34 uses the LCD panel 12
Display data RAM for display data of blocks to be displayed on
The RAM decoder 32 of 18 is instructed. Then, the display data (R, G, B) for the selected seven lines is sent from the display data RAM 18 to the scrambler 20.

【0037】スクランブラ20は、表示データが示す階
調が、そのシーケンスでオンなのかオフなのかを階調セ
レクタ28から送られる階調変換データから判定する。
この階調変換データの生成について、図9を用いて説明
する。図9に示すように、コントローラ34は、128
階調の中から指定される64階調の階調データの上位4
ビットをPWM階調パレット36に設定し、また、前記
階調データの下位3ビットをFRC階調パレット38に
設定する。
The scrambler 20 determines from the gradation conversion data sent from the gradation selector 28 whether the gradation indicated by the display data is ON or OFF in the sequence.
The generation of this gradation conversion data will be described with reference to FIG. As shown in FIG. 9, the controller 34 has 128
Upper 4 of 64 gradation data specified from gradations
The bits are set in the PWM gradation palette 36, and the lower 3 bits of the gradation data are set in the FRC gradation palette 38.

【0038】シーケンサ40は、コントローラ34から
のクロックとエンドシーケンス値に応じて、シーケンス
信号(SQ0〜SQ15)を発生する。PWM階調パレ
ット36は、各シーケンス(SQ1〜SQ15)時点の
各階調(階調0〜階調63)のオン/オフデータを出力
する。FRCシーケンサ42は、コントローラ34から
のクロックとFRC固定領域の指定に応じて、FRCシ
ーケンス信号(F0〜F7)を発生する。FRC固定領
域に該当する場合は、下位3ビット中の最上位ビットに
対応するF7に固定する。FRC階調パレット38は、
各FRCシーケンス(F0〜F7)時点の各階調(階調
0〜階調63)のオン/オフデータを出力する。
The sequencer 40 generates sequence signals (SQ0 to SQ15) according to the clock from the controller 34 and the end sequence value. The PWM gradation palette 36 outputs ON / OFF data of each gradation (gradation 0 to gradation 63) at the time of each sequence (SQ1 to SQ15). The FRC sequencer 42 generates FRC sequence signals (F0 to F7) according to the clock from the controller 34 and the designation of the FRC fixed area. When it corresponds to the FRC fixed area, it is fixed to F7 corresponding to the most significant bit in the lower 3 bits. The FRC gradation palette 38
The on / off data of each gradation (gradation 0 to gradation 63) at the time of each FRC sequence (F0 to F7) is output.

【0039】階調セレクタ28は、SQ0の場合は、F
RC階調パレット38からのオン/オフデータを、ま
た、SQ1〜SQ15の場合は、PWM階調パレット3
6からのオン/オフデータを階調変換データとして出力
する。このようにして、FRC階調方式で表現されたも
のをPWM階調方式における最小分割時間に割り当てる
ことにより、FRC階調方式がPWM階調方式に付け加
えられる。
The gradation selector 28 is F when SQ0.
ON / OFF data from the RC gradation palette 38, and in the case of SQ1 to SQ15, PWM gradation palette 3
The on / off data from 6 is output as gradation conversion data. In this way, the FRC gradation method is added to the PWM gradation method by allocating the one expressed in the FRC gradation method to the minimum division time in the PWM gradation method.

【0040】再び図1において、コントローラ34は、
その時点で使用する行電極選択パターンを行電極選択パ
ターン発生回路30に対して指示する。行電極選択パタ
ーン発生回路30は、行電極選択パターンをEXORゲ
ート22及び行電極ドライバ14に送る。EXORゲー
ト22において、スクランブラ20からのオン/オフデ
ータと行電極選択パターンとの排他的論理和(EXO
R)が演算される。EXOR演算の結果は、アダー24
で加算されて、ラッチアンドセレクタ26でラッチされ
る。
Referring again to FIG. 1, the controller 34
The row electrode selection pattern used at that time is instructed to the row electrode selection pattern generation circuit 30. The row electrode selection pattern generation circuit 30 sends the row electrode selection pattern to the EXOR gate 22 and the row electrode driver 14. In the EXOR gate 22, the exclusive OR of the ON / OFF data from the scrambler 20 and the row electrode selection pattern (EXO
R) is calculated. The result of the EXOR operation is the adder 24
Are added together and latched by the latch and selector 26.

【0041】ラッチされた値によって、列電極電圧レベ
ルが選択され、列電極ドライバ16によって、各列電極
に供給される。また、一方、選択された行電極電圧が行
電極ドライバ14によって、行電極に供給され、これに
より、LCDパネル12が駆動される。
The column electrode voltage level is selected according to the latched value and is supplied to each column electrode by the column electrode driver 16. On the other hand, the selected row electrode voltage is supplied to the row electrodes by the row electrode driver 14, which drives the LCD panel 12.

【0042】以上説明したように、本実施形態によれ
ば、STN液晶で、多階調(26万色)の低速動画ない
し静止画を表示できるとともに、4K色以上の完全動画
(30コマ/秒)を表示することができる。また、行選
択期間が十分あり、かつ列(カラム)電極電圧の周波数
が低いので、STN液晶がこれに応答することができ、
コントラストの低下を少なくすることができる。また、
PWM区間のオンの位置を分散させるので、表示サイク
ルの繰り返し周波数を低くしても、ちらつきが少ない。
また、動作周波数を逓減できるので、消費電力が格段に
小さく、完全動画表示でも、消費電力が増えることがな
い。さらに、完全動画を表示する領域を任意に指定する
ことができるので、各種のアプリケーションに対応可能
であり、FRC階調表示を停止できるため、スプライシ
ングが少なく、MLA演算が完結しないことによる色再
現性の低下も少ないという効果を有している。
As described above, according to this embodiment, a STN liquid crystal can display a low-speed moving image or a still image of multiple gradations (260,000 colors), and a complete moving image of 4K colors or more (30 frames / second). ) Can be displayed. Further, since the row selection period is sufficient and the frequency of the column electrode voltage is low, the STN liquid crystal can respond to this.
It is possible to reduce the decrease in contrast. Also,
Since the ON positions in the PWM section are dispersed, flicker is small even if the repetition frequency of the display cycle is lowered.
Further, since the operating frequency can be gradually reduced, the power consumption is remarkably small, and the power consumption does not increase even in the complete moving image display. Furthermore, since the area for displaying a complete moving image can be arbitrarily specified, it can be applied to various applications, and since FRC gradation display can be stopped, there is less splicing and color reproducibility due to MLA calculation not being completed. It also has the effect that the decrease of

【0043】以上、本発明の単純マトリクス液晶の駆動
方法及び液晶駆動装置について詳細に説明したが、本発
明は、以上の実施形態に限定されるものではなく、本発
明の要旨を逸脱しない範囲において、各種の改良や変更
を行ってもよいのはもちろんである。
Although the simple matrix liquid crystal driving method and the liquid crystal driving apparatus according to the present invention have been described above in detail, the present invention is not limited to the above embodiments and does not depart from the scope of the present invention. Of course, various improvements and changes may be made.

【0044】[0044]

【発明の効果】以上説明した通り、本発明によれば、S
TN液晶で、多階調の低速動画ないし静止画を表示でき
るとともに、ちらつきが少なく多階調の完全動画を表示
することができ、その際、行選択期間が十分あり、かつ
列(カラム)電極電圧が変化する周波数が低いので、S
TN液晶パネルがこれに応答することができ、コントラ
ストの低下を少なくすることができる。また、動作周波
数を逓減できるので、消費電力が格段に小さく、完全動
画表示でも、消費電力が増えるのを抑制することが可能
である。さらに、完全動画を表示する領域を任意に指定
するようにした場合には、各種のアプリケーションに対
応可能であり、FRC階調表示を停止できるため、スプ
ライシングが少なく、MLA演算が完結しないことによ
る色再現性の低下も少ないという効果をも有している。
As described above, according to the present invention, S
The TN liquid crystal can display a multi-gradation low-speed moving image or a still image, and can display a multi-gradation complete moving image with little flicker, with a sufficient row selection period and column electrodes. Since the frequency at which the voltage changes is low, S
The TN liquid crystal panel can respond to this, and the reduction in contrast can be reduced. Further, since the operating frequency can be gradually reduced, the power consumption is remarkably small, and it is possible to suppress the increase in the power consumption even in the complete moving image display. Further, when the area for displaying a complete moving image is arbitrarily designated, it can be applied to various applications and the FRC gradation display can be stopped, resulting in less splicing and color due to the MLA calculation not being completed. It also has the effect of reducing reproducibility.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明に係る単純マトリクス液晶の駆動方法
を実行するための液晶駆動装置(LCDドライバ)の一
実施形態の回路構成を示すブロック図である。
FIG. 1 is a block diagram showing a circuit configuration of an embodiment of a liquid crystal driving device (LCD driver) for executing a simple matrix liquid crystal driving method according to the present invention.

【図2】 連続時間PWM階調方式による駆動方法の例
を示す説明図である。
FIG. 2 is an explanatory diagram showing an example of a driving method based on a continuous time PWM gradation method.

【図3】 分散PWM階調方式による駆動方法の例を示
す説明図である。
FIG. 3 is an explanatory diagram showing an example of a driving method based on a distributed PWM gradation method.

【図4】 分散PWM階調方式による駆動方法の他の例
を示す説明図である。
FIG. 4 is an explanatory diagram showing another example of a driving method based on a distributed PWM gray scale method.

【図5】 64階調の場合の分散PWM階調方式による
駆動方法の例を示す説明図である。
FIG. 5 is an explanatory diagram showing an example of a driving method by a distributed PWM gradation method in the case of 64 gradations.

【図6】 FRC区間の駆動方法の例を示す説明図であ
る。
FIG. 6 is an explanatory diagram showing an example of a driving method in an FRC section.

【図7】 文字や静止画等を表示するFRC非固定領域
と、完全動画を表示するFRC固定領域とに分割した画
面の例を示す説明図である。
FIG. 7 is an explanatory diagram showing an example of a screen divided into an FRC non-fixed area for displaying characters and still images and an FRC fixed area for displaying a complete moving image.

【図8】 FRC固定領域を任意に指定する画面の例を
示す説明図である。
FIG. 8 is an explanatory diagram showing an example of a screen for arbitrarily designating an FRC fixed area.

【図9】 階調変換データの生成を示すコントローラ周
辺のブロック図である。
FIG. 9 is a block diagram around a controller showing generation of gradation conversion data.

【符号の説明】[Explanation of symbols]

10 液晶駆動装置(LCDドライバ) 12 LCDパネル 14 行電極ドライバ 16 列電極ドライバ 18 表示データRAM 20 スクランブラ 22 EXORゲート 24 アダー 26 ラッチアンドセレクタ 28 階調セレクタ 30 行電極選択パターン発生回路 32 RAMデコーダ 34 コントローラ 36 PWM階調パレット 38 FRC階調パレット 40 シーケンサ 42 FRCシーケンサ 50 (携帯電話の)画面 10 Liquid crystal drive (LCD driver) 12 LCD panel 14 row electrode driver 16-row electrode driver 18 Display data RAM 20 scrambler 22 EXOR gate 24 Adder 26 Latch and Selector 28 gradation selector 30-row electrode selection pattern generation circuit 32 RAM decoder 34 Controller 36 PWM gradation palette 38 FRC gradation palette 40 sequencer 42 FRC sequencer 50 screen (of mobile phone)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 G09G 3/20 641E 641K 3/36 3/36 (72)発明者 北山 秀幸 千葉県千葉市美浜区中瀬一丁目三番地 川 崎マイクロエレクトロニクス株式会社幕張 本社内 Fターム(参考) 2H089 QA16 RA10 TA02 TA07 2H093 NC00 NC41 NC90 ND03 ND06 ND07 ND10 ND15 ND39 NE03 NF13 5C006 AA01 AA02 AA14 AA15 AA22 AC13 AF44 BB12 BF02 BF04 BF24 BF26 BF28 FA14 FA44 FA47 FA56 5C080 AA10 BB05 CC03 DD08 DD22 DD26 EE30 FF10 GG12 JJ02 JJ04 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 G09G 3/20 641E 641K 3/36 3/36 (72) Inventor Hideyuki Kitayama Chiba City, Chiba Prefecture 1-chome, Nakase 1-chome, Mihama-ku Kawasaki Microelectronics Co., Ltd. Makuhari Head Office F-term (reference) 2H089 QA16 RA10 TA02 TA07 2H093 NC00 NC41 NC90 ND03 ND06 ND07 ND10 ND15 ND39 NE03 NF13 5C006 AA01 AA02 AA14 AA15 ABB22 AC13BF02 AF13 BF44 BF26 BF28 FA14 FA44 FA47 FA56 5C080 AA10 BB05 CC03 DD08 DD22 DD26 EE30 FF10 GG12 JJ02 JJ04

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】複数の行電極及び列電極からなる単純マト
リクス液晶の駆動方法であって、 表示データに対応する階調データの上位ビットをパルス
ウィズスモジュレーション階調方式で表現するととも
に、 前記表示データに対応する階調データの下位ビットをフ
レームレートコントロール階調方式で表現し、 前記フレームレートコントロール階調方式で表現したも
のを前記パルスウィズスモジュレーション階調方式にお
ける最小分割時間に割り当てて、前記パルスウィズスモ
ジュレーション階調方式に付け加えることを特徴とする
単純マトリクス液晶の駆動方法。
1. A driving method of a simple matrix liquid crystal comprising a plurality of row electrodes and column electrodes, wherein the upper bits of grayscale data corresponding to display data are expressed by a pulse width modulation grayscale method, and the display is performed. The lower bit of the grayscale data corresponding to the data is expressed by the frame rate control grayscale method, and the one expressed by the frame rate control grayscale method is assigned to the minimum division time in the pulse width modulation grayscale method, A method for driving a simple matrix liquid crystal, characterized by being added to the pulse width modulation gradation method.
【請求項2】前記単純マトリクス液晶の駆動方法におい
て、前記行電極を選択する選択期間を、表示する最大の
階調データ以上の上位ビットにし、各階調をマッピング
することを特徴とする請求項1に記載の単純マトリクス
液晶の駆動方法。
2. The simple matrix liquid crystal driving method, wherein the selection period for selecting the row electrode is set to an upper bit which is equal to or larger than the maximum gradation data to be displayed, and each gradation is mapped. A method for driving a simple matrix liquid crystal described in.
【請求項3】前記表示データに対応する階調データの下
位ビットを3ビットとし、前記行電極を選択する選択期
間を8の倍数に設定して、各階調をマッピングすること
を特徴とする請求項1または2に記載の単純マトリクス
液晶の駆動方法。
3. The gray scale data corresponding to the display data has 3 lower bits and the selection period for selecting the row electrode is set to a multiple of 8 to map each gray scale. Item 3. A method for driving a simple matrix liquid crystal according to Item 1 or 2.
【請求項4】前記単純マトリクス液晶は、前記行電極か
ら複数の行電極を同時に選択して駆動するマルチライン
アドレッシング駆動方式で駆動されることを特徴とする
請求項1〜3のいずれかに記載の単純マトリクス液晶の
駆動方法。
4. The simple matrix liquid crystal is driven by a multi-line addressing driving method in which a plurality of row electrodes are simultaneously selected and driven from the row electrodes. Driving method of simple matrix liquid crystal.
【請求項5】前記マルチラインアドレッシング駆動方式
は、前記最小分割時間ごとに、同時に選択する行の前記
階調データに基づくオンあるいはオフのデータと行電極
選択パターンとで排他的論理和を行って加算することを
特徴とする請求項4に記載の単純マトリクス液晶の駆動
方法。
5. The multi-line addressing driving method performs an exclusive OR operation on the row electrode selection pattern and on or off data based on the grayscale data of rows simultaneously selected at each minimum division time. The method for driving a simple matrix liquid crystal according to claim 4, wherein the addition is performed.
【請求項6】前記パルスウィズスモジュレーション階調
方式において、前記行電極を選択する選択期間に、前記
階調データに基づくオンの位置を分散させることを特徴
とする請求項1〜5のいずれかに記載の単純マトリクス
液晶の駆動方法。
6. The pulse width modulation gray scale method according to claim 1, wherein ON positions based on the gray scale data are dispersed in a selection period for selecting the row electrodes. A method for driving a simple matrix liquid crystal described in.
【請求項7】前記行電極を選択する選択期間において、
前記階調データに基づくオンの位置を、2つに分散する
ことを特徴とする請求項6に記載の単純マトリクス液晶
の駆動方法。
7. In a selection period for selecting the row electrode,
7. The simple matrix liquid crystal driving method according to claim 6, wherein the ON positions based on the gradation data are dispersed into two.
【請求項8】前記フレームレートコントロール階調方式
において、フレームレートコントロールを停止するフレ
ームレートコントロール固定領域を任意に指定すること
を特徴とする請求項1〜7のいずれかに記載の単純マト
リクス液晶の駆動方法。
8. The simple matrix liquid crystal according to claim 1, wherein in the frame rate control gradation method, a frame rate control fixed area for stopping the frame rate control is arbitrarily designated. Driving method.
【請求項9】前記フレームレートコントロール固定領域
においては、フレームレートコントロール区間を前記階
調データの下位ビットの中では最上位ビットに固定する
ことを特徴とする請求項8に記載の単純マトリクス液晶
の駆動方法。
9. The simple matrix liquid crystal according to claim 8, wherein in the frame rate control fixed area, the frame rate control section is fixed to the most significant bit of the lower bits of the gradation data. Driving method.
【請求項10】請求項1〜9のいずれかに記載の単純マ
トリクス液晶の駆動方法によりスーパーツイステッドネ
マティック液晶を駆動する液晶駆動装置。
10. A liquid crystal driving device for driving a super twisted nematic liquid crystal by the method for driving a simple matrix liquid crystal according to claim 1.
JP2002084194A 2001-06-13 2002-03-25 Simple matrix liquid crystal driving method and liquid crystal driving device Expired - Fee Related JP4017425B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002084194A JP4017425B2 (en) 2002-03-25 2002-03-25 Simple matrix liquid crystal driving method and liquid crystal driving device
PCT/JP2002/005913 WO2002103667A1 (en) 2001-06-13 2002-06-13 Simple matrix liquid crystal drive method and apparatus
KR10-2003-7002051A KR100515468B1 (en) 2001-06-13 2002-06-13 Method and apparatus for driving passive matrix liquid crystal, method and apparatus for multiline addressing driving of passive matrix liquid crystal, and liquid crystal display panel
US10/415,524 US7209129B2 (en) 2001-06-13 2002-06-13 Method and apparatus for driving passive matrix liquid crystal
EP02738696A EP1396838A4 (en) 2001-06-13 2002-06-13 Simple matrix liquid crystal drive method and apparatus
US11/259,070 US7403195B2 (en) 2001-06-13 2005-10-27 Method and apparatus for driving passive matrix liquid crystal
US11/259,062 US20060033692A1 (en) 2001-06-13 2005-10-27 Method and apparatus for driving passive matrix liquid crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002084194A JP4017425B2 (en) 2002-03-25 2002-03-25 Simple matrix liquid crystal driving method and liquid crystal driving device

Publications (2)

Publication Number Publication Date
JP2003279930A true JP2003279930A (en) 2003-10-02
JP4017425B2 JP4017425B2 (en) 2007-12-05

Family

ID=29231654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002084194A Expired - Fee Related JP4017425B2 (en) 2001-06-13 2002-03-25 Simple matrix liquid crystal driving method and liquid crystal driving device

Country Status (1)

Country Link
JP (1) JP4017425B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337997A (en) * 2005-05-02 2006-12-14 Semiconductor Energy Lab Co Ltd Display device
JP2008046394A (en) * 2006-08-17 2008-02-28 Kawasaki Microelectronics Kk Liquid crystal display control method, liquid crystal driver and liquid crystal display
JP2011076052A (en) * 2009-09-30 2011-04-14 Macroblock Inc Scanning type display device control circuit
US8531490B2 (en) 2006-07-13 2013-09-10 Casio Computer Co., Ltd. Display drive apparatus and display apparatus
WO2017110086A1 (en) * 2015-12-24 2017-06-29 パナソニックIpマネジメント株式会社 High-speed display device, high-speed display method, and realtime measurement-projection device
CN112602146A (en) * 2018-05-24 2021-04-02 复合光子有限公司 System and method for improving operating characteristics of a display
CN116153241A (en) * 2022-02-16 2023-05-23 北京大学 Sectional PWM control method for LED display driving chip

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337997A (en) * 2005-05-02 2006-12-14 Semiconductor Energy Lab Co Ltd Display device
US8531490B2 (en) 2006-07-13 2013-09-10 Casio Computer Co., Ltd. Display drive apparatus and display apparatus
JP2008046394A (en) * 2006-08-17 2008-02-28 Kawasaki Microelectronics Kk Liquid crystal display control method, liquid crystal driver and liquid crystal display
JP2011076052A (en) * 2009-09-30 2011-04-14 Macroblock Inc Scanning type display device control circuit
EP3396661A4 (en) * 2015-12-24 2019-10-23 Panasonic Intellectual Property Management Co., Ltd. High-speed display device, high-speed display method, and realtime measurement-projection device
JPWO2017110086A1 (en) * 2015-12-24 2018-10-18 パナソニックIpマネジメント株式会社 High-speed display device, high-speed display method, and real-time measurement and projection device
WO2017110086A1 (en) * 2015-12-24 2017-06-29 パナソニックIpマネジメント株式会社 High-speed display device, high-speed display method, and realtime measurement-projection device
US10656506B2 (en) 2015-12-24 2020-05-19 Panasonic Intellectual Property Management Co., Ltd. High-speed display device, high-speed display method, and realtime measurement-projection device
CN112602146A (en) * 2018-05-24 2021-04-02 复合光子有限公司 System and method for improving operating characteristics of a display
JP2021525387A (en) * 2018-05-24 2021-09-24 コンパウンド フォトニクス リミティド Systems and methods for improving display operating characteristics
US11455975B2 (en) 2018-05-24 2022-09-27 Snap Inc. Systems and method for improving operating characteristics of displays
US11893966B2 (en) 2018-05-24 2024-02-06 Snap Inc. Systems and methods for improving operating characteristics of displays
CN112602146B (en) * 2018-05-24 2024-06-11 斯纳普公司 System and method for improving operating characteristics of a display
CN116153241A (en) * 2022-02-16 2023-05-23 北京大学 Sectional PWM control method for LED display driving chip
CN116153241B (en) * 2022-02-16 2023-08-22 北京大学 Sectional PWM control method for LED display driving chip

Also Published As

Publication number Publication date
JP4017425B2 (en) 2007-12-05

Similar Documents

Publication Publication Date Title
US7403195B2 (en) Method and apparatus for driving passive matrix liquid crystal
KR100246150B1 (en) Liquid crystal display device and method for driving the same
US6020869A (en) Multi-gray level display apparatus and method of displaying an image at many gray levels
US5818405A (en) Method and apparatus for reducing flicker in shaded displays
JP2003308048A (en) Liquid crystal display device
JP4017425B2 (en) Simple matrix liquid crystal driving method and liquid crystal driving device
US7701450B2 (en) Line scanning in a display
JPH1124637A (en) Drive method for simple matrix liquid crystal display
JP2003005695A (en) Display device and multi-gradation display method
US6850251B1 (en) Control circuit and control method for display device
JP3789847B2 (en) Multi-line addressing driving method and apparatus for simple matrix liquid crystal
KR100982083B1 (en) Liquid crystal display device
JP3991737B2 (en) Electro-optical element driving method, driving apparatus, and electronic apparatus
KR101311668B1 (en) Liquid crystal display device
JP2007171413A (en) Image display device, multi-level display method, and computer program
JP2006235417A (en) Liquid crystal display apparatus
JP3791997B2 (en) Driving method of liquid crystal display device
JP3871088B2 (en) Driving method of simple matrix liquid crystal display device
US6919876B1 (en) Driving method and driving device for a display device
KR20030020690A (en) Method and Apparatus For Driving Liquid Crystal Display
JP3591926B2 (en) Driving method of liquid crystal display
JP3979827B2 (en) Multi-line addressing driving method and apparatus for simple matrix liquid crystal
JPH09120273A (en) Display circuit
JP2000267631A (en) Gradation generating method and driving device of liquid crystal display device
WO2002103668A1 (en) Method and apparatus for driving stn lcd

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees