JP2003273663A - Predistortion type amplifier - Google Patents

Predistortion type amplifier

Info

Publication number
JP2003273663A
JP2003273663A JP2002071201A JP2002071201A JP2003273663A JP 2003273663 A JP2003273663 A JP 2003273663A JP 2002071201 A JP2002071201 A JP 2002071201A JP 2002071201 A JP2002071201 A JP 2002071201A JP 2003273663 A JP2003273663 A JP 2003273663A
Authority
JP
Japan
Prior art keywords
signal
output signal
converter
delay
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002071201A
Other languages
Japanese (ja)
Inventor
Masamitsu Nishikido
正光 錦戸
Kazuyuki Hori
一行 堀
Shohei Murakami
昌平 村上
Norie Hara
紀恵 原
Toshiaki Kurokawa
敏晃 黒河
Keiichi Kitamura
圭一 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002071201A priority Critical patent/JP2003273663A/en
Publication of JP2003273663A publication Critical patent/JP2003273663A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a predistortion type amplifier in which distortion compensation performance is improved by compensating a fine time delay difference based on an analog factor. <P>SOLUTION: The predistortion type amplifier has a means for operating a correlation value from a baseband input signal and a demodulated signal and generating a signal to be increased/decreased corresponding to the time delay quantity of said demodulated signal, and a means for controlling the output signal of a voltage controlled oscillator 15 based upon said generated signal. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、増幅装置、特に無
線送信機に関連し、電力増幅器を低歪かつ高効率で運転
することを可能とするプリディストーション型増幅装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifying apparatus, and more particularly to a radio transmitter, and more particularly to a predistortion type amplifying apparatus that enables a power amplifier to operate with low distortion and high efficiency.

【0002】[0002]

【従来の技術】近年、移動体通信基地局等に搭載される
増幅装置では、装置の小型・低価格化を達成するため、
できるだけ電力効率の高い大出力で電力増幅器を運転す
ることが必要となってくる。
2. Description of the Related Art In recent years, in an amplification device mounted on a mobile communication base station or the like, in order to achieve downsizing and cost reduction of the device,
It is necessary to operate the power amplifier with a large output that is as power efficient as possible.

【0003】しかし、大出力運転時には非線形入出力特
性の影響が大きくなることから、送信周波数帯域外に非
線形歪が発生して他システムに対する妨害波となる。そ
の発生量は電波法規によって厳しく規制されており、結
果として大出力運転が困難となっている。この問題を解
決するため、電力増幅器を高度に線形化することで非線
形歪の発生量を減らして大出力運転を可能とする、いわ
ゆる歪補償と呼ばれる技術が各種考案されている。
However, during high-power operation, the influence of the nonlinear input / output characteristics becomes large, so that nonlinear distortion occurs outside the transmission frequency band and becomes a disturbing wave for other systems. The amount generated is strictly regulated by the Radio Law, and as a result, high-power operation is difficult. In order to solve this problem, various techniques have been devised which are so-called distortion compensation, which reduce the amount of non-linear distortion generated by highly linearizing the power amplifier to enable high output operation.

【0004】歪補技術の従来例として、例えば、特開平
10−145146号公報に記載のディジタルプリディ
ストーション型歪補償装置が考案されている。上記従来
技術は、入力直交ベースバンド信号からパワーを求め、
その値をパラメータとする歪補償用の近似式によって歪
補償係数を計算し、上記入力直交ベースバンド信号に複
素演算することで歪補償を行うものである。
As a conventional example of the distortion compensation technique, for example, a digital predistortion type distortion compensator disclosed in Japanese Patent Laid-Open No. 10-145146 has been devised. The above-mentioned conventional technique obtains power from an input quadrature baseband signal,
The distortion compensation coefficient is calculated by an approximate expression for distortion compensation using the value as a parameter, and the distortion compensation is performed by performing a complex operation on the input quadrature baseband signal.

【0005】[0005]

【発明が解決しようとする課題】上記従来技術による
と、歪補償用の近似式は、入力直交ベースバンド信号
(ディジタル信号)とAD変換して得られたディジタル
直交ベース信号との差に基づき算出されるので、アナロ
グ的な要因に基づく微小な時間遅延差が発生する。従っ
て、これが装置に対して擾乱として作用し、歪補償性能
の低下を招くことになる。
According to the above prior art, the approximate expression for distortion compensation is calculated based on the difference between the input quadrature baseband signal (digital signal) and the digital quadrature base signal obtained by AD conversion. Therefore, a minute time delay difference based on an analog factor occurs. Therefore, this acts as a disturbance on the device, resulting in deterioration of distortion compensation performance.

【0006】本発明の目的は、アナログ的な要因に基づ
く微小な時間遅延差を補償して、歪補償性能を向上でき
るプリディストーション型増幅装置(無線送信機)を提
供することにある。
An object of the present invention is to provide a predistortion type amplifying device (radio transmitter) capable of compensating for a minute time delay difference based on an analog factor and improving distortion compensation performance.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明によるプリディスト−ション型増幅装置は、
復調部のAD変換器に入力する電圧制御発振器の出力信
号を制御することによって、送信部で発生する歪を補償
するプリディストーション型増幅装置であって、ベース
バンド入力信号と復調信号とから相関値を演算し、前記
復調信号の時間遅延量に応じて増減する信号を生成する
手段と、該信号に基づき、前記電圧制御発振器の出力信
号を制御する手段と、を有する。
In order to achieve the above object, a predistortion type amplifying device according to the present invention comprises:
A predistortion-type amplifying device for compensating for distortion generated in a transmitting section by controlling an output signal of a voltage controlled oscillator input to an AD converter of a demodulating section, wherein a correlation value is obtained from a baseband input signal and a demodulated signal. And means for generating a signal that increases or decreases according to the time delay amount of the demodulated signal, and means for controlling the output signal of the voltage controlled oscillator based on the signal.

【0008】より詳細には、本発明によるプリディスト
−ション型増幅装置は、復調部のAD変換器に入力する
電圧制御発振器の出力信号を制御することによって、第
1のDA変換器と周波数ミキサと電力増幅器とからなる
送信部で発生する歪を補償するプリディストーション型
増幅装置であって、ベースバンド入力信号と上記AD変
換器の出力信号とに基づき、上記歪の逆歪量を演算する
プリディストータと、上記送信部の出力信号を分岐して
取り出す分配器と、上記分配器の出力信号をベースバン
ド帯の周波数に変換する周波数ミキサと、上記周波数ミ
キサの出力信号をディジタル信号に変換するAD変換器
と、上記ベースバンド入力信号を前記電圧制御発振器の
出力信号の整数倍遅延させて出力する第1の遅延器と、
上記AD変換器の出力信号を前記電圧制御発振器の出力
信号に同期させる第2の遅延器と、上記第1の遅延器の
出力信号と前記第2の遅延器の出力信号とに基づき、第
1、第2の相関信号を演算し、該第1、第2の相関信号
を減算する演算処理部と、上記演算処理部の出力信号を
アナログ信号に変換する第2のDA変換器と、上記第2
のDA変換器の出力信号を平滑化するフィルタと、を備
え、上記フィルタの出力電圧によって前記電圧制御発振
器の出力信号を制御することを特徴とする。
More specifically, the predistortion type amplifying apparatus according to the present invention controls the output signal of the voltage controlled oscillator input to the AD converter of the demodulation section, thereby allowing the first DA converter and the frequency mixer to operate. A predistortion-type amplifier for compensating for distortion generated in a transmission section including a power amplifier, the predistortion type calculating a reverse distortion amount of the distortion based on a baseband input signal and an output signal of the AD converter. A toter, a distributor for extracting the output signal of the transmitting unit by branching, a frequency mixer for converting the output signal of the distributor to a frequency in the baseband, and an AD for converting the output signal of the frequency mixer into a digital signal. A converter; and a first delay device that delays the baseband input signal by an integer multiple of the output signal of the voltage controlled oscillator and outputs the delayed signal.
A second delay device for synchronizing the output signal of the AD converter with the output signal of the voltage controlled oscillator; and a first delay device based on the output signal of the first delay device and the output signal of the second delay device. , A second processing unit for calculating a second correlation signal and subtracting the first and second correlation signals, a second DA converter for converting an output signal of the processing unit into an analog signal, Two
And a filter for smoothing the output signal of the DA converter, and controlling the output signal of the voltage controlled oscillator by the output voltage of the filter.

【0009】[0009]

【発明の実施の形態】以下、本発明の実施例について、
図面を参照して詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.
A detailed description will be given with reference to the drawings.

【0010】図1は、本発明によるプリディストーショ
ン型増幅装置を適用した無線通信機の構成を示すブロッ
ク図である。
FIG. 1 is a block diagram showing the configuration of a radio communication device to which a predistortion type amplification device according to the present invention is applied.

【0011】無線通信機(例えば、無線基地局)は、公
衆交換電話網又はパケット交換データ網と接続されるイ
ンタフェースユニット10と、ベースバンドユニット1
1と、無線周波数(RF)ユニット12と、アンテナ13
とから構成されている。
A wireless communication device (for example, a wireless base station) includes an interface unit 10 connected to a public switched telephone network or a packet switched data network, and a baseband unit 1.
1, a radio frequency (RF) unit 12, and an antenna 13
It consists of and.

【0012】上記RFユニット12は、本発明によるプリ
ディストーション型増幅装置(無線送信機)14と、信
号分配を行う分波器15と、分波器15からの出力信号
の帯域制限を行う受信フィルタ16と、受信フィルタ1
6からの出力信号を増幅する受信増幅器17と、受信増
幅器17からの出力信号を復調する直交復調器18と、
直交復調器18からの出力(復調)信号をディジタル信
号に変換するADコンバータ19とから構成されてい
る。
The RF unit 12 includes a predistortion type amplifying device (radio transmitter) 14 according to the present invention, a demultiplexer 15 for distributing signals, and a reception filter for limiting a band of an output signal from the demultiplexer 15. 16 and reception filter 1
A reception amplifier 17 that amplifies the output signal from 6 and a quadrature demodulator 18 that demodulates the output signal from the reception amplifier 17.
It is composed of an AD converter 19 for converting an output (demodulation) signal from the quadrature demodulator 18 into a digital signal.

【0013】図2は、プリディストーション型増幅装置
14の第1実施例の構成を示すブロック図である。
FIG. 2 is a block diagram showing the configuration of the first embodiment of the predistortion type amplifying device 14.

【0014】101は、プリディストータ、102は、
DA変換器103と周波数ミキサ104と電力増幅器10
5とから構成される送信部、106は、分配器107と
周波数ミキサ108とAD変換器109とから構成され
る復調部、110、111は、遅延器、112は、減算
器、113は、DA変換器、114は、フィルタ、115
は、電圧制御発振器(VCO)、116は、遅延器11
7、118と第1、第2相関器119、120と減算器
125とから構成される演算処理部を示している。又、
第1相関器119は、乗算器121と積分器123とか
ら構成される。第2相関器120は、乗算器122と積
分器124とから構成されている。
Reference numeral 101 is a predistorter, and 102 is
DA converter 103, frequency mixer 104, and power amplifier 10
5, a demodulator 106 including a divider 107, a frequency mixer 108, and an AD converter 109, 110 and 111 delay devices, 112 subtractor, and 113 DA. The converter 114 is a filter 115
Is a voltage controlled oscillator (VCO), 116 is a delay device 11
7, 118, the first and second correlators 119 and 120, and the subtractor 125 are shown. or,
The first correlator 119 includes a multiplier 121 and an integrator 123. The second correlator 120 is composed of a multiplier 122 and an integrator 124.

【0015】以上のように構成されたプリディストーシ
ョン型増幅装置14では、復調部106のAD変換器1
09は、電圧制御発振器(VCO)115からのクロッ
ク信号CK2に同期して動作する。又、図示していない
が、その他のディジタル信号処理系の機器(プリディス
トータ101、遅延器111、演算処理部116)は、
クロック信号CK1に同期して動作する。
In the predistortion type amplifying device 14 configured as described above, the AD converter 1 of the demodulating section 106 is used.
09 operates in synchronization with the clock signal CK2 from the voltage controlled oscillator (VCO) 115. Although not shown, other digital signal processing devices (predistorter 101, delay device 111, arithmetic processing unit 116) are
It operates in synchronization with the clock signal CK1.

【0016】本実施例における送信部102では、電力
増幅器105の大出力運転時に非線形入出力特性の影響
が大きくなるため、送信周波数帯域外に非線形歪が発生
する。プリディストータ101は、減算器112から出
力される信号(復調信号と遅延器118の出力信号との
残差信号)に基づき上記非線形歪の逆歪量を演算し、ベ
ースバンドディジタル入力信号に加えて出力する。送信
部102を構成するDA変換器103は、プリディスト
ータ101からのディジタル出力信号をアナログ信号に
変換する。周波数ミキサ104は、DA変換器103か
らの出力信号を無線周波数帯に周波数変換する。電力増
幅器105は、周波数ミキサ104によって周波数変換
された信号の電力増幅を行う。
In the transmitting section 102 of this embodiment, the influence of the nonlinear input / output characteristic becomes large when the power amplifier 105 operates at a high output, so that nonlinear distortion occurs outside the transmission frequency band. The predistorter 101 calculates the inverse distortion amount of the nonlinear distortion based on the signal output from the subtractor 112 (residual signal between the demodulated signal and the output signal of the delay unit 118) and adds it to the baseband digital input signal. Output. The DA converter 103 included in the transmitter 102 converts the digital output signal from the predistorter 101 into an analog signal. The frequency mixer 104 frequency-converts the output signal from the DA converter 103 into a radio frequency band. The power amplifier 105 amplifies the power of the signal whose frequency has been converted by the frequency mixer 104.

【0017】復調部106を構成する分配器107は、
電力増幅器105からの出力信号の一部を分岐させて、
周波数ミキサ108に出力する。周波数ミキサ108
は、分配器107からの出力をベースバンド帯に周波数
変換する。AD変換器109は、周波数ミキサ108に
よって周波数変換されたアナログ信号をディジタル信号
に変換する。
The distributor 107 that constitutes the demodulation unit 106 is
By branching a part of the output signal from the power amplifier 105,
Output to the frequency mixer 108. Frequency mixer 108
Converts the output from the distributor 107 into a baseband frequency. The AD converter 109 converts the analog signal frequency-converted by the frequency mixer 108 into a digital signal.

【0018】ここで、上記送信部102と復調部106
で発生する時間遅延量をnT+t1とする。Tは、ディ
ジタル信号処理系の単位サンプリング周期、t1はT未
満の微小遅延とする。上述したように、復調部106を
構成するAD変換器109は、その他のディジタル信号
処理系を動作させるためのクロック信号CK1とは異な
るクロック信号CK2に同期して動作している。従っ
て、AD変換後の信号をクロック信号CK1に同期させ
ることが必要となる。AD変換器109の出力を遅延器
110によって再サンプリングする時、電圧制御発振器
115の出力周波数がCK1と同一で位相がt2ずれて
いたとする。t2は、単位サンプリング周期T未満とす
る。この時、図3に示すように、AD変換器、遅延器に
よって、2T+t2の時間遅延が発生することになる。
従って、総遅延時間は、(2+n)T+t1+t2とな
る。ここで、τ=t1+t2とすれば、τは0〜2T間
の値となる。
Here, the transmitting unit 102 and the demodulating unit 106 are provided.
It is assumed that the time delay amount generated at is nT + t1. T is a unit sampling period of the digital signal processing system, and t1 is a minute delay less than T. As described above, the AD converter 109 included in the demodulation unit 106 operates in synchronization with the clock signal CK2 different from the clock signal CK1 for operating the other digital signal processing systems. Therefore, it is necessary to synchronize the AD-converted signal with the clock signal CK1. When the output of the AD converter 109 is resampled by the delay device 110, it is assumed that the output frequency of the voltage controlled oscillator 115 is the same as CK1 and the phase is shifted by t2. t2 is less than the unit sampling period T. At this time, as shown in FIG. 3, the AD converter and the delay device cause a time delay of 2T + t2.
Therefore, the total delay time is (2 + n) T + t1 + t2. Here, if τ = t1 + t2, τ becomes a value between 0 and 2T.

【0019】上記総遅延時間のうち、サンプリング周期
Tの整数倍の遅延時間((2+n)T)は、遅延器11
1によって、入力信号を(2+n)Tサンプルだけ遅延
させることにより補正することができる。
Of the total delay time, the delay time ((2 + n) T) that is an integral multiple of the sampling period T is the delay unit 11
A 1 allows the input signal to be corrected by delaying it by (2 + n) T samples.

【0020】次に、微小遅延τ=t1+t2に関して、
補償を行う方法について述べる。ここで、遅延器111
の出力信号を基準信号と称することにする。この基準信
号は、第1相関器119に入力される。又、基準信号
は、遅延器117、118によって、それぞれ時間T遅
延されて第2相関器120に出力される。第1相関器1
19は、乗算器121と積分器123とから構成され、
次式(1)に従って、基準信号と遅延器110から出力
される復調信号とから相関(相関信号)を求める。
Next, regarding the small delay τ = t1 + t2,
The method of compensation will be described. Here, the delay device 111
Will be referred to as a reference signal. This reference signal is input to the first correlator 119. Further, the reference signal is delayed by time T by delay devices 117 and 118, respectively, and output to the second correlator 120. First correlator 1
19 is composed of a multiplier 121 and an integrator 123,
A correlation (correlation signal) is obtained from the reference signal and the demodulated signal output from the delay device 110 according to the following equation (1).

【0021】[0021]

【数1】 同様に、第2相関器120は、上記復調信号と遅延器1
18の出力信号とから相関信号を求める。減算器125
は、第1、第2相関器119、120によって得られた
相関信号の減算を行い、DA変換器113に出力する。
従って、上記減算器125によって、基準信号に対する
復調信号の遅延時間の大小に応じた極性と大きさを持つ
信号を得られる。
[Equation 1] Similarly, the second correlator 120 outputs the demodulated signal and the delay 1
A correlation signal is obtained from the output signal of 18. Subtractor 125
Subtracts the correlation signals obtained by the first and second correlators 119 and 120 and outputs the subtracted signals to the DA converter 113.
Therefore, the subtractor 125 can obtain a signal having a polarity and a magnitude corresponding to the magnitude of the delay time of the demodulated signal with respect to the reference signal.

【0022】図4は、遅延時間τと相関の関係を示す図
である。
FIG. 4 is a diagram showing the relationship between the delay time τ and the correlation.

【0023】通常の無線機設計では例え歪補償を行わな
い状態であっても、非線形歪電力が送信電力に対して約
-30dB以下となる。従って、復調信号は基準信号と極め
て類似した波形であると見なして差し支えない。そこ
で、図5では説明を明瞭にするため、復調信号と基準信
号は同一波形で時間遅延が存在する場合について図示し
ている。
In a normal radio design, even if distortion compensation is not performed, the nonlinear distortion power is about the transmission power.
-30dB or less. Therefore, the demodulated signal can be regarded as a waveform very similar to the reference signal. Therefore, in order to clarify the explanation, FIG. 5 shows a case where the demodulated signal and the reference signal have the same waveform and a time delay exists.

【0024】ここで、一般的に、ある波形に関する自己
相関Rに対して、次式(2)が成り立つ。従って、τ=0
において、自己相関が最大値をとる。
Here, in general, the following equation (2) holds for the autocorrelation R relating to a certain waveform. Therefore, τ = 0
At, the autocorrelation takes the maximum value.

【0025】[0025]

【数2】 上記の数学的性質を用いると、図5に示すように、基準
信号に対して復調信号の遅延が少ないときは、復調信号
と基準信号の相関が強くなるため、第1相関器の出力が
大きくなる。逆に、基準信号に対して復調信号の遅延が
大きいときは、復調信号と第2遅延器出力との相関が強
くなるため、第2相関器の出力が大きくなる。基準信号
に対して復調信号が丁度1サンプリング周期T遅延した
関係にあるときには、第1相関器と第2相関器の出力は
同等となる。すなわち、第1相関器出力と第2相関器出
力の減算を行えば、基準信号に対する復調信号の遅延時
間の大小に応じた極性と大きさを持つ信号が得られる。
[Equation 2] Using the above mathematical properties, as shown in FIG. 5, when the delay of the demodulated signal with respect to the reference signal is small, the correlation between the demodulated signal and the reference signal becomes strong, so that the output of the first correlator becomes large. Become. On the contrary, when the delay of the demodulation signal is large with respect to the reference signal, the correlation between the demodulation signal and the output of the second delay device becomes strong, so that the output of the second correlator becomes large. When the demodulated signal is delayed by exactly one sampling period T with respect to the reference signal, the outputs of the first correlator and the second correlator are equal. That is, by subtracting the output of the first correlator from the output of the second correlator, a signal having a polarity and a magnitude corresponding to the magnitude of the delay time of the demodulated signal with respect to the reference signal can be obtained.

【0026】上記信号は、DA変換器113に入力され
る。DA変換器113は、減算器125からのディジタ
ル出力信号をアナログ信号に変換し、フィルタ114に
出力する。フィルタ114は、DA変換器113からの
出力信号を平滑化する。電圧制御発振器115は、フィ
ルタ114の出力電圧によって制御され、復調部106
を構成するAD変換器109にクロック信号CK2を出
力する。従って、上記第1相関器の出力信号と上記第2
相関器の出力信号との差分がゼロとなるよう、クロック
信号CK2を制御することができる。本実施例では、τ
=Tとなっているので、基準信号をTだけ遅延させた信
号を取り出せば、この信号は復調信号との相関が最大と
なり、時間的に同期した状態を実現可能となる。従っ
て、本実施例によると、1サンプル未満の微小遅延に対
しても基準信号と復調信号との時間的な遅延を合わせる
ことができる。
The above signal is input to the DA converter 113. The DA converter 113 converts the digital output signal from the subtractor 125 into an analog signal and outputs it to the filter 114. The filter 114 smoothes the output signal from the DA converter 113. The voltage controlled oscillator 115 is controlled by the output voltage of the filter 114, and the demodulation unit 106
The clock signal CK2 is output to the AD converter 109 that constitutes the. Therefore, the output signal of the first correlator and the second correlator
The clock signal CK2 can be controlled so that the difference from the output signal of the correlator becomes zero. In this embodiment, τ
Since T = T, if a signal obtained by delaying the reference signal by T is taken out, this signal has the maximum correlation with the demodulated signal, and a time-synchronized state can be realized. Therefore, according to the present embodiment, the time delay between the reference signal and the demodulated signal can be matched even for a minute delay of less than one sample.

【0027】図5は、プリディストーション型増幅装置
14の第2実施例の構成を示すブロック図である。
FIG. 5 is a block diagram showing the configuration of the second embodiment of the predistortion type amplifying device 14.

【0028】第2実施例では、演算処理部116におい
て、減算器201の後段に乗算器202と積分器203
を設けたものであり、第1実施例における演算処理部1
16の機能と等価である。第2実施例では、第1実施例
と比較して、乗算器と積分器の数をそれぞれ1つずつ削
減することができる。なお、本実施例では、乗算器20
2の後段にDA変換器113を設け、そのDA変換器の
後段に積分器203を設けるようにしても良い。但し、
この場合は、積分器203は、アナログ回路で実現する
ことになる。
In the second embodiment, in the arithmetic processing unit 116, a multiplier 202 and an integrator 203 are provided after the subtractor 201.
And the arithmetic processing unit 1 in the first embodiment.
It is equivalent to 16 functions. In the second embodiment, the number of multipliers and the number of integrators can each be reduced by one as compared with the first embodiment. In the present embodiment, the multiplier 20
It is also possible to provide the DA converter 113 in the second stage, and the integrator 203 in the latter stage of the DA converter. However,
In this case, the integrator 203 will be realized by an analog circuit.

【0029】図6は、プリディストーション型増幅装置
14の第3実施例の構成を示すブロック図である。
FIG. 6 is a block diagram showing the configuration of the third embodiment of the predistortion type amplifying device 14.

【0030】第1、第2実施例では、入力信号が実信号
の場合について説明したが、第3実施例では、実部と虚
部を有する複素入力信号が入力された場合のプリディス
トーション型増幅装置14の構成を示す。
In the first and second embodiments, the case where the input signal is the real signal has been described, but in the third embodiment, the predistortion type amplification when the complex input signal having the real part and the imaginary part is input. The structure of the apparatus 14 is shown.

【0031】第3実施例では、演算処理部116におい
て、複素復調信号の複素共役を演算する共役演算器12
6を設け、第1、第2相関器119、120における乗
算器121、122と積分器123、124との間に、
相関信号の実部を切り捨てる実部演算器127、128
を設けたものである。この場合、相関信号は、次式
(3)により演算される。
In the third embodiment, the conjugate processor 12 for computing the complex conjugate of the complex demodulated signal in the computation processing unit 116.
6 is provided, and between the multipliers 121 and 122 and the integrators 123 and 124 in the first and second correlators 119 and 120,
Real part calculators 127 and 128 for discarding the real part of the correlation signal
Is provided. In this case, the correlation signal is calculated by the following equation (3).

【0032】[0032]

【数3】 なお、通常は、複素信号の実部と虚部は無相関と考えて
差し支えなく、相関信号の虚部は無視しても良い。
[Equation 3] It should be noted that, in general, the real part and the imaginary part of the complex signal may be considered to be uncorrelated, and the imaginary part of the correlated signal may be ignored.

【0033】[0033]

【発明の効果】以上説明したように本発明によれば、ア
ナログ的な要因に基づく微小な時間遅延差を補償するこ
とができるので、歪補償性能を向上できる。
As described above, according to the present invention, it is possible to compensate for a minute time delay difference due to an analog factor, so that the distortion compensation performance can be improved.

【0034】又、本発明によれば、電力増幅器の高効率
運転が可能となるので、無線基地局等の無線通信機の小
型化、低消費電力化およびコスト低減化を図ることがで
きる。
Further, according to the present invention, it is possible to operate the power amplifier with high efficiency, so that it is possible to reduce the size, power consumption and cost of a wireless communication device such as a wireless base station.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明によるプリディストーション型増幅装
置を適用した無線通信機の構成を示すブロック図。
FIG. 1 is a block diagram showing a configuration of a wireless communication device to which a predistortion type amplifier device according to the present invention is applied.

【図2】 プリディストーション型増幅装置14の第1
実施例の構成を示すブロック図。
FIG. 2 shows the first of the predistortion-type amplification device 14.
The block diagram which shows the structure of an Example.

【図3】 AD変換器109、遅延器110の出力波形
を示す図。
FIG. 3 is a diagram showing output waveforms of an AD converter 109 and a delay device 110.

【図4】 遅延時間τと相関の関係を示す図。FIG. 4 is a diagram showing a relationship between delay time τ and correlation.

【図5】 プリディストーション型増幅装置14の第2
実施例の構成を示すブロック図。
FIG. 5 is a second part of the predistortion-type amplification device 14.
The block diagram which shows the structure of an Example.

【図6】 プリディストーション型増幅装置14の第3
実施例の構成を示すブロック図。
FIG. 6 is a third part of the predistortion type amplifying device 14.
The block diagram which shows the structure of an Example.

【符号の説明】[Explanation of symbols]

1…無線通信機、10…インタフェースユニット、11
…ベースバンドユニット、12…RFユニット、13…
アンテナ、14…無線送信機、15…分波器、16…受
信フィルタ、17…受信増幅器、18…直交復調器、1
9…ADコンバータ、101…プリディストータ、10
2…送信部、103、113…DA変換器、104、10
8…周波数ミキサ、105…電力増幅器、106…復調
部、107…分配器、109…AD変換器、110、11
1、117、118…遅延器、112、125、201
…減算器、114…フィルタ、115…電圧制御発振器
(VCO)、116…演算処理部、119…第1相関
器、120…第2相関器、121、122、202…乗
算器、123、124、203…積分器、126…共役
演算器、127、128…実部演算器。
1 ... Wireless communication device, 10 ... Interface unit, 11
… Baseband unit, 12… RF unit, 13…
Antenna, 14 ... Radio transmitter, 15 ... Demultiplexer, 16 ... Reception filter, 17 ... Reception amplifier, 18 ... Quadrature demodulator, 1
9 ... AD converter, 101 ... Predistorter, 10
2 ... Transmission unit, 103, 113 ... DA converter, 104, 10
8 ... Frequency mixer, 105 ... Power amplifier, 106 ... Demodulator, 107 ... Distributor, 109 ... AD converter, 110, 11
1, 117, 118 ... Delay device, 112, 125, 201
... Subtractor, 114 ... Filter, 115 ... Voltage controlled oscillator (VCO), 116 ... Arithmetic processing unit, 119 ... First correlator, 120 ... Second correlator, 121, 122, 202 ... Multiplier, 123, 124, 203 ... integrator, 126 ... conjugate calculator, 127, 128 ... real part calculator.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 昌平 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 (72)発明者 原 紀恵 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 (72)発明者 黒河 敏晃 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 (72)発明者 北村 圭一 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信事業部内 Fターム(参考) 5J090 AA01 AA41 CA21 FA20 GN03 GN07 KA00 KA15 KA26 KA31 KA32 KA34 KA41 KA55 KA68 MA20 SA14 TA01 TA06 5J500 AA01 AA41 AC21 AF20 AK00 AK15 AK26 AK31 AK32 AK34 AK41 AK55 AK68 AM20 AS14 AT01 AT06 5K060 BB07 CC04 HH06 HH26 LL24   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Shohei Murakami             216 Totsuka Town, Totsuka Ward, Yokohama City, Kanagawa Prefecture             Ceremony Company Hitachi Ltd. Communication Division (72) Norie Hara             216 Totsuka Town, Totsuka Ward, Yokohama City, Kanagawa Prefecture             Ceremony Company Hitachi Ltd. Communication Division (72) Inventor Toshiaki Kurokawa             216 Totsuka Town, Totsuka Ward, Yokohama City, Kanagawa Prefecture             Ceremony Company Hitachi Ltd. Communication Division (72) Inventor Keiichi Kitamura             216 Totsuka Town, Totsuka Ward, Yokohama City, Kanagawa Prefecture             Ceremony Company Hitachi Ltd. Communication Division F term (reference) 5J090 AA01 AA41 CA21 FA20 GN03                       GN07 KA00 KA15 KA26 KA31                       KA32 KA34 KA41 KA55 KA68                       MA20 SA14 TA01 TA06                 5J500 AA01 AA41 AC21 AF20 AK00                       AK15 AK26 AK31 AK32 AK34                       AK41 AK55 AK68 AM20 AS14                       AT01 AT06                 5K060 BB07 CC04 HH06 HH26 LL24

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】復調部のAD変換器に入力する電圧制御発
振器の出力信号を制御することによって、送信部で発生
する歪を補償するプリディストーション型増幅装置であ
って、 ベースバンド入力信号と復調信号とから相関値を演算
し、前記復調信号の時間遅延量に応じて増減する信号を
生成する手段と、 該信号に基づき、前記電圧制御発振器の出力信号を制御
する手段と、を有することを特徴とするプリディストー
ション型増幅装置。
1. A predistortion type amplifying device for compensating for distortion generated in a transmitting part by controlling an output signal of a voltage controlled oscillator inputted to an AD converter of a demodulating part, the baseband input signal and a demodulating device. A means for calculating a correlation value from the signal and generating a signal that increases or decreases according to the time delay amount of the demodulated signal; and means for controlling the output signal of the voltage controlled oscillator based on the signal. A predistortion type amplification device.
【請求項2】復調部のAD変換器に入力する電圧制御発
振器の出力信号を制御することによって、第1のDA変
換器と周波数ミキサと電力増幅器とからなる送信部で発
生する歪を補償するプリディストーション型増幅装置で
あって、 ベースバンド入力信号と前記AD変換器の出力信号とに
基づき、前記歪の逆歪量を演算するプリディストータ
と、 前記送信部の出力信号を分岐して取り出す分配器と、 前記分配器の出力信号をベースバンド帯の周波数に変換
する周波数ミキサと、 前記周波数ミキサの出力信号をディジタル信号に変換す
るAD変換器と、 前記ベースバンド入力信号を前記電圧制御発振器の出力
信号の整数倍遅延させて出力する第1の遅延器と、 前記AD変換器の出力信号を前記電圧制御発振器の出力
信号に同期させる第2の遅延器と、 前記第1の遅延器の出力信号と前記第2の遅延器の出力
信号とに基づき、第1、第2の相関信号を演算し、該第
1、第2の相関信号を減算する演算処理部と、 前記演算処理部の出力信号をアナログ信号に変換する第
2のDA変換器と、 前記第2のDA変換器の出力信号を平滑化するフィルタ
と、を備え、 前記フィルタの出力電圧によって前記電圧制御発振器の
出力信号を制御することを特徴とするプリディトーショ
ン型増幅装置。
2. Compensation for distortion generated in a transmission section including a first DA converter, a frequency mixer and a power amplifier by controlling an output signal of a voltage controlled oscillator input to an AD converter of a demodulation section. A predistortion type amplification device, wherein a predistorter for calculating an inverse distortion amount of the distortion based on a baseband input signal and an output signal of the AD converter, and an output signal of the transmitter are branched and taken out. Distributor, a frequency mixer for converting the output signal of the distributor to a frequency in the baseband, an AD converter for converting the output signal of the frequency mixer into a digital signal, and the voltage-controlled oscillator for the baseband input signal A first delayer that delays the output signal by an integer multiple and outputs the second delay signal, and a second delayer that synchronizes the output signal of the AD converter with the output signal of the voltage controlled oscillator. Delay unit, and based on the output signal of the first delay unit and the output signal of the second delay unit, first and second correlation signals are calculated, and the first and second correlation signals are subtracted. And a second DA converter that converts an output signal of the arithmetic processing unit into an analog signal, and a filter that smoothes an output signal of the second DA converter. A pre-distortion type amplifying device, wherein an output signal of the voltage controlled oscillator is controlled by an output voltage.
【請求項3】前記演算処理部が、前記第1の遅延器の出
力信号と前記第2の遅延器の出力信号との時間的な相関
を演算する第1相関器と、 前記第1の遅延器の出力信号を所定の時間遅延させた信
号と前記第2の遅延器の出力信号との時間的な相関を演
算する第2相関器と、 前記第1相関器の出力信号と前記第2相関器の出力信号
のとの差分を演算する減算器と、から構成されることを
特徴とする請求項2に記載のプリディトーション型増幅
装置。
3. A first correlator for calculating a temporal correlation between an output signal of the first delay device and an output signal of the second delay device, wherein the arithmetic processing unit includes the first delay device. Second correlator for calculating the temporal correlation between the signal obtained by delaying the output signal of the correlator by a predetermined time and the output signal of the second delay device, and the output signal of the first correlator and the second correlation The pre-distortion type amplifying device according to claim 2, further comprising a subtractor that calculates a difference between the output signal of the pre-distortion device and the output signal of the pre-distortion device.
【請求項4】前記第1、第2の相関器のそれぞれが、乗
算器と積分器とから構成されることを特徴とする請求項
2に記載のプリディストーション型増幅装置。
4. The predistortion type amplifying apparatus according to claim 2, wherein each of the first and second correlators is composed of a multiplier and an integrator.
JP2002071201A 2002-03-15 2002-03-15 Predistortion type amplifier Pending JP2003273663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002071201A JP2003273663A (en) 2002-03-15 2002-03-15 Predistortion type amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002071201A JP2003273663A (en) 2002-03-15 2002-03-15 Predistortion type amplifier

Publications (1)

Publication Number Publication Date
JP2003273663A true JP2003273663A (en) 2003-09-26

Family

ID=29201544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002071201A Pending JP2003273663A (en) 2002-03-15 2002-03-15 Predistortion type amplifier

Country Status (1)

Country Link
JP (1) JP2003273663A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166445A (en) * 2005-12-16 2007-06-28 Mitsubishi Electric Corp Delay compensation circuit
JP2008516489A (en) * 2004-10-06 2008-05-15 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Arbitrary waveform predistortion table generation
US7383028B2 (en) 2004-01-14 2008-06-03 Hitachi Communication Technologies, Ltd. Timing adjustment method for wireless communication apparatus
US7555058B2 (en) 2004-09-10 2009-06-30 Hitachi Communication Technologies, Ltd. Delay locked loop circuit, digital predistortion type transmitter using same, and wireless base station

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7383028B2 (en) 2004-01-14 2008-06-03 Hitachi Communication Technologies, Ltd. Timing adjustment method for wireless communication apparatus
US7933569B2 (en) 2004-01-14 2011-04-26 Hitachi, Ltd. Timing adjustment method for wireless communication apparatus
US7555058B2 (en) 2004-09-10 2009-06-30 Hitachi Communication Technologies, Ltd. Delay locked loop circuit, digital predistortion type transmitter using same, and wireless base station
JP2008516489A (en) * 2004-10-06 2008-05-15 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Arbitrary waveform predistortion table generation
JP4801079B2 (en) * 2004-10-06 2011-10-26 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Arbitrary waveform predistortion table generation
JP2007166445A (en) * 2005-12-16 2007-06-28 Mitsubishi Electric Corp Delay compensation circuit
JP4694362B2 (en) * 2005-12-16 2011-06-08 三菱電機株式会社 Delay compensation circuit

Similar Documents

Publication Publication Date Title
JP4323968B2 (en) Timing adjustment method for wireless communication device
KR101636016B1 (en) Apparatus for receiving signal and compensating phase mismatch method thereof
TW297978B (en)
JP4224168B2 (en) Base station apparatus and peak power suppression method
US7197087B2 (en) System and method for differential IQ delay compensation in a communications system utilizing adaptive AQM compensation
US8798199B2 (en) Composite power amplifier, transmitter, and composite-power-amplifier control method
US20090274244A1 (en) Digital delay element for delay mismatch cancellation in wireless polar transmitters
US20030232607A1 (en) Wireless transmitter with reduced power consumption
KR20060024309A (en) An orthogonal detector and the orthogonal demodulator and the sampling orthogonal demodulator which using the orthogonal detector
JP2003332853A (en) Method and device for compensating hybrid distortion
US20110142177A1 (en) Apparatus and method for compensating for delay mismatch between amplitude component signal and phase component signal
JP2011146979A (en) Transmission apparatus, radio communication apparatus, and transmission method
JP2003174332A (en) Pre-distorted amplifier
KR20070006784A (en) Radio system and radio communication device
JP4935897B2 (en) Distortion compensation apparatus and delay time estimation method thereof
JP2003273663A (en) Predistortion type amplifier
JPH0888588A (en) Spread spectrum communication equipment
JP2000078107A (en) Insertion synchronous detection method and radio communication system
JP5141694B2 (en) Amplifier with nonlinear distortion compensation
JP3523609B2 (en) Code division multiple access (CDMA) code timing tracking device
WO2011109057A2 (en) Robust transmit/feedback alignment
KR20050108462A (en) Method and apparatus for estimating sample delay between transmission signal and feedback signal in a mobile communication system
JP2002290254A (en) Direct conversion receiver
JP2002151973A (en) Transmitter and pre-distortion compensation method
JP4214635B2 (en) Digital radio equipment

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041105

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060510

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320