JP2003273520A - Laminate module - Google Patents

Laminate module

Info

Publication number
JP2003273520A
JP2003273520A JP2002070796A JP2002070796A JP2003273520A JP 2003273520 A JP2003273520 A JP 2003273520A JP 2002070796 A JP2002070796 A JP 2002070796A JP 2002070796 A JP2002070796 A JP 2002070796A JP 2003273520 A JP2003273520 A JP 2003273520A
Authority
JP
Japan
Prior art keywords
via hole
laminated
laminated substrate
constituent layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002070796A
Other languages
Japanese (ja)
Inventor
Masashi Takahara
誠志 高原
Yukio Hirokawa
行夫 広川
Minoru Takatani
稔 高谷
Toshiichi Endo
敏一 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002070796A priority Critical patent/JP2003273520A/en
Publication of JP2003273520A publication Critical patent/JP2003273520A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a compact and high performance laminate module whose constraint on an assembled back pattern is small, and whose electric characteristics are excellent. <P>SOLUTION: Configuring layers 101 to 109 are provided with hybrid materials. Active elements MMIC1 and MMIC2 are disposed on the surface of a multilayer substrate 100. A passive element includes a conductor pattern 50 inside the multilayer substrate 100. An outside connecting terminal and a ground pattern GND are disposed on a backside of the multilayer substrate 100. A blind via hole 30 connects conductor patterns formed on the surface/backside of the multilayer substrate 100 and a conductor pattern in the next layer, and made conductive to the back external connecting terminal or the ground pattern GND with a through-via hole 40. An inner via hole 20 connects conductor patterns 50 inside the multilayer substrate 100. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、積層モジュールに
関する。具体的には、マイクロ波帯を利用した通信機器
に用いられる積層モジュールに関する。
TECHNICAL FIELD The present invention relates to a laminated module. Specifically, it relates to a laminated module used in a communication device using a microwave band.

【0002】[0002]

【従来の技術】近年、通信用、民生用、産業用等の電子
機器分野における実装方法の小型化、高密度化への指向
は著しいものがあり、それに伴って材料の面でも、より
すぐれた耐熱性、寸法安定性、電気特性及び成型性が要
求されつつある。
2. Description of the Related Art In recent years, there has been a remarkable tendency toward miniaturization and high density of mounting methods in the field of electronic equipment for communication, consumer use, industrial use, etc. Heat resistance, dimensional stability, electrical properties and moldability are being demanded.

【0003】高周波用積層モジュールもしくは高周波多
層基板としては、焼結フェライトや焼結セラミックを用
いた複数の構成層を、必要数だけ積層し、多層化したも
のは、既に知られている。これらの材料を用いて多層基
板を構成することにより、小型化が図れるというメリッ
トがある。
As a high-frequency laminated module or a high-frequency multilayer substrate, it is already known that a required number of a plurality of constituent layers made of sintered ferrite or sintered ceramic are laminated to form a multilayer. By constructing a multilayer substrate using these materials, there is an advantage that miniaturization can be achieved.

【0004】しかしながら、焼結フェライト基板や焼結
セラミック基板を用いた場合、焼成工程や厚膜印刷工程
等の製造工程数が多いこと、焼成時に発生するクラッ
ク、反りに代表される焼成材料特有の問題が多いこと、
プリント基板との熱膨張係数の違い等によるクラックが
発生しやすいこと等、多くの問題を抱えること等から、
有機樹脂材料への要求が年々高まっている。
However, when a sintered ferrite substrate or a sintered ceramic substrate is used, the number of manufacturing steps such as a firing step and a thick film printing step is large, and cracks and warps generated during firing are peculiar to the firing material. There are many problems,
Since there are many problems such as cracks due to the difference in thermal expansion coefficient from the printed circuit board, etc.,
The demand for organic resin materials is increasing year by year.

【0005】一方、有機樹脂材料で構成層を構成し、そ
の複数枚を積層する多層化構造も知られているが、この
多層化構造では、十分な誘電率、または、十分な透磁率
を得ることも困難である。このため、単に有機樹脂材料
を利用した積層モジュールでは、十分な特性を得ること
ができず、形状的にも大きなものとなり、小型化、薄型
化を図ることが困難であるという問題点がある。
On the other hand, a multi-layered structure in which a constituent layer is made of an organic resin material and a plurality of such layers are laminated is also known. In this multi-layered structure, a sufficient dielectric constant or a sufficient magnetic permeability is obtained. Is also difficult. For this reason, a laminated module simply using an organic resin material has a problem that sufficient characteristics cannot be obtained, the shape becomes large, and it is difficult to reduce the size and thickness.

【0006】このような問題点を解決する手段として、
例えば、特開平8−69712号公報、特開平11−1
92620号公報は、有機材料に機能材料粉末を混合し
たハイブリッド材料を用いて構成層を構成する手法を開
示している。しかし、いずれも十分な高周波特性や磁気
特性を得られていない。
As a means for solving such a problem,
For example, JP-A-8-69712 and JP-A-11-1
Japanese Patent No. 92620 discloses a method of forming a constituent layer by using a hybrid material in which a functional material powder is mixed with an organic material. However, none of them have obtained sufficient high frequency characteristics and magnetic characteristics.

【0007】また、特公平6−14600号公報には、
シート工法による複数材料を多層化する例が示されてい
るが、工程数が多い等の問題点がある。しかも、ここで
検討されている周波数は数百MHz程度であり、数GH
z以上の高周波領域における性能については何ら、検討
されていない。
Further, Japanese Patent Publication No. 6-14600 discloses that
Although an example in which a plurality of materials is formed into multiple layers by the sheet construction method is shown, there are problems such as a large number of steps. Moreover, the frequency considered here is about several hundred MHz, which is several GH.
No consideration has been given to the performance in the high frequency region of z or higher.

【0008】更に、多層化構造を採る場合、積層基板の
内部に導体パターンを形成し、内部導体パターンにより
コンデンサまたはインダクタ等の受動素子を構成するこ
とになるため、積層基板の内部で導体パターンを接続し
なければならない。この構造の実現に当たって、従来
は、貫通ビアホールを用いていた。
Further, in the case of adopting a multi-layered structure, since a conductor pattern is formed inside the laminated substrate and a passive element such as a capacitor or an inductor is constituted by the internal conductor pattern, the conductor pattern is formed inside the laminated substrate. Must be connected. To realize this structure, a through via hole has been conventionally used.

【0009】ところが、貫通ビアホールは、積層基板の
表面のみならず、裏面にも開口する。このため、裏面
に、電源端子、信号端子及び接地用パターンを設けて、
裏面をマザーボード等に面付け実装する積層モジュール
の場合、裏面に開口する貫通ビアホールのために、電源
端子、信号端子及び接地用パターンの形状及び配置に制
限が加わるという問題点を生じる。
However, the through via hole opens not only on the front surface of the laminated substrate, but also on the back surface. For this reason, a power supply terminal, a signal terminal and a grounding pattern are provided on the back surface,
In the case of a laminated module in which the back surface is mounted face-to-face with a motherboard or the like, there is a problem in that the shape and arrangement of the power supply terminal, the signal terminal, and the grounding pattern are limited due to the through via hole opened in the back surface.

【0010】また、内部の導体パターンに接続していな
いデッドスペースが増え、内部導体パターンの形状及び
配置に制限が加わるという問題点も生じる。
Further, there is a problem that the dead space not connected to the internal conductor pattern increases and the shape and arrangement of the internal conductor pattern are limited.

【0011】[0011]

【発明が解決しようとする課題】本発明の課題は、小
型、かつ、高性能で、面付けされる裏面パターンに対す
る制約が少なく、しかも電気的特性の優れた積層モジュ
ールを提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a laminated module which is small in size, high in performance, has less restrictions on a back surface pattern to be faced, and has excellent electric characteristics.

【0012】[0012]

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る積層モジュールは、積層基板と、能
動素子と、受動素子と、外部接続端子と、接地用パター
ンと、貫通ビアホールと、ブラインドビアホールと、イ
ンナービアホールとを含む。
In order to solve the above-mentioned problems, a laminated module according to the present invention has a laminated substrate, an active element, a passive element, an external connection terminal, a grounding pattern, and a through via hole. , A blind via hole and an inner via hole.

【0013】前記積層基板は、複数の構成層を積層して
構成されている。前記複数の構成層の少なくとも一部
は、有機樹脂材料と機能材料粉末とを混合したハイブリ
ッド材料でなる。
The laminated substrate is formed by laminating a plurality of constituent layers. At least a part of the plurality of constituent layers is made of a hybrid material in which an organic resin material and a functional material powder are mixed.

【0014】前記能動素子は、前記積層基板の表面に配
置されており、前記受動素子の少なくとも一部は、前記
積層基板の内部に形成された導体パターンを含んでい
る。前記外部接続端子及び前記接地用パターンは、前記
積層基板の裏面に設けられている。
The active element is disposed on the surface of the laminated substrate, and at least a part of the passive element includes a conductor pattern formed inside the laminated substrate. The external connection terminal and the grounding pattern are provided on the back surface of the laminated substrate.

【0015】前記貫通ビアホールは、前記積層基板を厚
み方向に貫通し、一端が、前記積層基板の裏面におい
て、前記外部接続端子または前記接地用パターンに導通
している。
The through via hole penetrates the laminated substrate in the thickness direction, and one end thereof is electrically connected to the external connection terminal or the ground pattern on the back surface of the laminated substrate.

【0016】前記ブラインドビアホールは、前記積層基
板の表面または裏面に設けられた導体パターンと、次層
の導体パターンとの間を接続し、前記外部接続端子また
は前記接地用パターンに導通している。
The blind via hole connects between the conductor pattern provided on the front surface or the back surface of the laminated substrate and the conductor pattern of the next layer, and is electrically connected to the external connection terminal or the ground pattern.

【0017】前記インナービアホールは、前記積層基板
の内部に形成された前記導体パターンの間を接続する。
The inner via hole connects the conductor patterns formed inside the laminated substrate.

【0018】本発明に係る積層モジュールは、積層基板
を含む。積層基板は、複数の構成層を積層して構成され
ている。構成層の少なくとも一部は、有機樹脂材料と機
能材料粉末とを混合したハイブリッド材料でなる。ハイ
ブリッド材料でなる積層基板は、焼結フェライト基板や
焼結セラミック基板を用いた従来の積層基板と異なっ
て、加工工程において、クラックや層間剥離が生じにく
く、機械的強度に優れているので、製品としての信頼性
に優れている。また、層間の絶縁抵抗がクラックによっ
て劣化することがないので、コンデンサを形成するのに
都合がよい。
The laminated module according to the present invention includes a laminated substrate. The laminated substrate is formed by laminating a plurality of constituent layers. At least a part of the constituent layer is made of a hybrid material in which an organic resin material and a functional material powder are mixed. Unlike conventional laminated substrates that use sintered ferrite substrates or sintered ceramic substrates, laminated substrates made of hybrid materials are less prone to cracking and delamination in the processing process, and have excellent mechanical strength. As excellent in reliability. Further, the insulation resistance between the layers does not deteriorate due to cracks, which is convenient for forming a capacitor.

【0019】しかも、有機樹脂材料と機能材料粉末とを
混合したハイブリッド材料で構成した積層基板は、パン
チまたはドリル等を用いて、貫通ビアホール、インナー
ビアホール、ブラインドビアホール及びサーマルビアホ
ールのための孔を簡単に形成できる。このようにして形
成されたホール内に導電性ぺ一スト(Agなど)を充填
して、電気的接続導体及び放熱路を構成することができ
る。このため、層間において位置ズレを生じることな
く、各種ビアを確実に形成し得る。
Moreover, the laminated substrate composed of the hybrid material in which the organic resin material and the functional material powder are mixed can be easily punched with holes such as through via holes, inner via holes, blind via holes and thermal via holes by using a punch or a drill. Can be formed into The holes formed in this manner can be filled with a conductive paste (Ag or the like) to form an electrical connection conductor and a heat radiation path. Therefore, various vias can be surely formed without causing positional deviation between layers.

【0020】更に、ハイブリッド材料でなる積層基板
は、機能材料粉末の種類を選択することにより、所望の
電気的及び磁気的特性を持たせることができる。例え
ば、機能材料粉末として、誘電体粉末を用いた場合に
は、誘電体粉末の材料選択により、誘電率の調整が容易
となり、焼結セラミックを用いた積層基板と異なって、
低誘電率化も可能であるとともに、有機樹脂材料を用い
た積層基板よりもQ値が高く、高周波領域(100MH
z以上、特に100MHz以上10GHz以下の領域)
での使用に好適なものを実現できる。
Further, the laminated substrate made of the hybrid material can have desired electrical and magnetic characteristics by selecting the kind of the functional material powder. For example, when the dielectric powder is used as the functional material powder, the dielectric constant can be easily adjusted by selecting the material of the dielectric powder, and unlike the laminated substrate using the sintered ceramic,
A low dielectric constant is possible, and the Q value is higher than that of a laminated substrate using an organic resin material.
z or more, particularly 100 MHz or more and 10 GHz or less)
It is possible to realize the one suitable for use in.

【0021】また、機能材料粉末として、フェライト粉
末、金属磁性体粉末等を選択使用することにより、優れ
た磁気特性を利用した用途や、磁気シールドを目的とし
た用途にも、自由に対応できる。
Further, by selecting and using ferrite powder, metal magnetic powder, etc. as the functional material powder, it is possible to freely deal with the use of excellent magnetic properties and the use for the purpose of magnetic shielding.

【0022】更に、機能材料粉末の選択によって、高周
波帯域で、比較的高いQや誘電率εを得ることも可能で
ある。このような特性は、例えばストリップライン、イ
ンピーダンス整合回路、遅延回路及びアンテナ回路等を
構成する場合に要求される。しかも、機械的強度に優れ
た積層基板を得ることができる。
Further, by selecting the functional material powder, it is possible to obtain a relatively high Q and dielectric constant ε in the high frequency band. Such characteristics are required, for example, when forming a strip line, an impedance matching circuit, a delay circuit, an antenna circuit, and the like. Moreover, it is possible to obtain a laminated substrate having excellent mechanical strength.

【0023】また、ハイブリッド材料としては、予め銅
箔を貼り付けた銅張り板を用いることができる。銅張り
板を用いた場合は、銅箔をパターンニングし、かつ、多
層化することによって、積層モジュールを実現できる。
パターンニングや多層化処理は、通常の積層基板製造工
程と同じ工程でできるので、コストダウンおよび作業性
の改善を図ることができる。また、このようにして得ら
れる積層モジュール用積層基板は、機械的強度に優れ、
高周波特性の優れたものとなり得る。
Further, as the hybrid material, a copper clad plate to which a copper foil is previously attached can be used. When a copper clad plate is used, a laminated module can be realized by patterning a copper foil and making it into multiple layers.
Since the patterning and the multi-layering process can be performed in the same process as a normal laminated substrate manufacturing process, cost reduction and workability improvement can be achieved. Further, the laminated substrate for a laminated module thus obtained has excellent mechanical strength,
It can have excellent high-frequency characteristics.

【0024】本発明に係る積層モジュールにおいて、積
層基板は、外部接続端子と、接地用パターンとを含む。
外部接続端子は、例えば、電源端子または信号端子を含
む。外部接続端子及び接地用パターンは、積層基板の裏
面に設けられている。したがって、能動素子の設けられ
ている表面側とは反対側の裏面側を、マザーボード等に
面付けする積層モジュールが得られる。
In the laminated module according to the present invention, the laminated substrate includes the external connection terminal and the ground pattern.
The external connection terminal includes, for example, a power supply terminal or a signal terminal. The external connection terminal and the grounding pattern are provided on the back surface of the laminated substrate. Therefore, it is possible to obtain a laminated module in which the back surface side opposite to the front surface side on which the active element is provided is faced to the motherboard or the like.

【0025】本発明に係る積層モジュールにおいて、積
層基板は、貫通ビアホールを含む。貫通ビアホールは、
積層基板を厚み方向に貫通し、一端が、外部接続端子ま
たは接地用パターンに導通する。
In the laminated module according to the present invention, the laminated substrate includes a through via hole. The through via hole is
The laminated substrate penetrates in the thickness direction, and one end thereof is electrically connected to the external connection terminal or the grounding pattern.

【0026】しかも、本発明に係る積層モジュールにお
いて、積層基板は、貫通ビアホールの他に、ブラインド
ビアホールをも含む。ブラインドビアホールは、積層基
板の表面または裏面に設けられた導体パターンと、次層
の導体パターンとの間を接続し、前記外部接続端子また
は前記接地用パターンに導通させる。
Moreover, in the laminated module according to the present invention, the laminated substrate includes blind via holes in addition to the through via holes. The blind via hole connects between the conductor pattern provided on the front surface or the back surface of the laminated substrate and the conductor pattern of the next layer, and is electrically connected to the external connection terminal or the ground pattern.

【0027】したがって、マザーボード等に面付けする
際、裏面側において、外部回路と接続し、その電気回路
を、貫通ビアホール及びブラインドビアホールを通し
て、積層基板の内部及び積層基板の表面に導くことがで
きる。
Therefore, when it is mounted on a mother board or the like, it can be connected to an external circuit on the back surface side and its electric circuit can be guided to the inside of the laminated substrate and the surface of the laminated substrate through the through via hole and the blind via hole.

【0028】また、貫通ビアホール及びブラインドビア
ホールを用いて、積層基板の表面に搭載された能動素
子、及び、積層基板の内部に形成された受動素子のため
の導体パターンを、外部接続端子または接地用パターン
と接続することができる。
Further, by using the through via holes and the blind via holes, the conductor patterns for the active elements mounted on the surface of the laminated board and the passive elements formed inside the laminated board are used for external connection terminals or grounding. Can be connected with patterns.

【0029】本発明では、更に、インナービアホールを
含む。インナービアホールは積層基板の内部に形成され
た導体パターンの間を接続するものであって、積層基板
の裏面には出ない。結局、積層基板の裏面には、貫通ビ
アホール、ブラインドビアホール及び接地用パターンが
存在するだけである。
The present invention further includes an inner via hole. The inner via hole connects the conductor patterns formed inside the laminated substrate and does not appear on the back surface of the laminated substrate. After all, only through via holes, blind via holes, and ground patterns are present on the back surface of the laminated substrate.

【0030】このため、積層基板の裏面側における開口
数が必要最少数で済むことになり、裏面の端子の配置
や、形状の自由度が増すとともに、接地用パターンの面
積も確保できる。また、内層の導体パターン形成領域が
有効に利用できるようになり、積層基板の面積の縮小化
を図りながら、内部の導体パターンの幅を拡大し、高い
Q値を確保できるようになる。
Therefore, the numerical aperture on the back surface side of the laminated substrate can be set to the minimum necessary number, the degree of freedom of the arrangement and shape of the terminals on the back surface is increased, and the area of the ground pattern can be secured. Further, the conductor pattern forming region of the inner layer can be effectively used, and the width of the inner conductor pattern can be expanded and a high Q value can be secured while reducing the area of the laminated substrate.

【0031】本発明の他の目的、構成及び利点について
は、添付図面を参照し、更に詳しく説明する。添付図面
は、単に、例示に過ぎない。
Other objects, configurations and advantages of the present invention will be described in more detail with reference to the accompanying drawings. The accompanying drawings are merely exemplary.

【0032】[0032]

【発明の実施の形態】1.本発明に係る積層モジュール
に用いられる積層基板 本発明に係る積層モジュールにおいて、積層基板は、複
数の構成層を含んでいる。複数の構成層の少なくとも一
部は、有機樹脂材料と機能材料粉末とを混合したハイブ
リッド材料でなる。
BEST MODE FOR CARRYING OUT THE INVENTION 1. Laminated Substrate Used in Laminated Module According to the Present Invention In the laminated module according to the present invention, the laminated substrate includes a plurality of constituent layers. At least a part of the plurality of constituent layers is made of a hybrid material in which an organic resin material and a functional material powder are mixed.

【0033】有機樹脂材料は、特に限定されるものでは
なく、成形性、加工性、積層時の接着性、電気的特性に
優れた有機樹脂材料の中から適宜選択して用いることが
できる。具体的には、熱硬化性有機樹脂材料、熱可塑性
有機樹脂材料等が好ましい。
The organic resin material is not particularly limited, and can be appropriately selected and used from organic resin materials excellent in moldability, workability, adhesiveness during lamination, and electrical characteristics. Specifically, a thermosetting organic resin material, a thermoplastic organic resin material and the like are preferable.

【0034】熱硬化性有機樹脂材料としては、エポキシ
樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニ
ルエステル樹脂、ポリイミド樹脂、ポリフェニレンエー
テル(オキサイド)樹脂、ビスマレイミドトリアジン
(シアネートエステル)樹脂、フマレート樹脂、ポリブ
タジエン樹脂またはビニルベンジル樹脂等が挙げられ
る。
As the thermosetting organic resin material, epoxy resin, phenol resin, unsaturated polyester resin, vinyl ester resin, polyimide resin, polyphenylene ether (oxide) resin, bismaleimide triazine (cyanate ester) resin, fumarate resin, polybutadiene Examples thereof include resins and vinylbenzyl resins.

【0035】熱可塑性有機樹脂材料としては、芳香族ポ
リエステル樹脂、ポリフェニレンサルファイド樹脂、ポ
リエチレンテレフタレート樹脂、ポリブチレンテレフタ
レート樹脂、ポリエチレンサルファイド樹脂、ポリエー
テルエーテルケトン樹脂、ポリテトラフルオロエチレン
樹脂、グラフト樹脂、ポリアリレート樹脂等が挙げられ
る。
As the thermoplastic organic resin material, aromatic polyester resin, polyphenylene sulfide resin, polyethylene terephthalate resin, polybutylene terephthalate resin, polyethylene sulfide resin, polyether ether ketone resin, polytetrafluoroethylene resin, graft resin, polyarylate. Resin etc. are mentioned.

【0036】これらの中でも、特にフェノール樹脂、エ
ポキシ樹脂、低誘電率エポキシ樹脂、ポリブタジエン樹
脂、BTレジン等が、ベースレジンとして好ましい。
Of these, phenol resin, epoxy resin, low dielectric constant epoxy resin, polybutadiene resin, BT resin and the like are particularly preferable as the base resin.

【0037】これらの有機樹脂材料は、単独で用いても
よいし、2種以上を混合して用いてもよい。2種以上を
混合して用いる場合の混合比は、任意である。
These organic resin materials may be used alone or in combination of two or more. When two or more kinds are mixed and used, the mixing ratio is arbitrary.

【0038】本発明に係る積層モジュールにおいて、積
層基板は、構成層として、上記有機樹脂材料から形成さ
れ、比誘電率が2.4〜4.5、誘電正接が0.002
〜0.03である有機樹脂材料を用い、少なくとも1層
有することが好ましい。このような、有機樹脂材料は、
分布容量を少なくすることができるため、特にコイル等
のインダクタ素子の形成に適している。
In the laminated module according to the present invention, the laminated substrate is formed of the above organic resin material as a constituent layer and has a relative dielectric constant of 2.4 to 4.5 and a dielectric loss tangent of 0.002.
It is preferable to use an organic resin material having a thickness of about 0.03 and have at least one layer. Such an organic resin material is
Since the distributed capacitance can be reduced, it is particularly suitable for forming an inductor element such as a coil.

【0039】機能材料粉末の粒径は、有機樹脂材料との
混練性等を考えると、平均粒径0.1〜100μm、特
に0.2〜100μm程度が好ましい。粒径が小さくな
ると、粉末の表面積が増大し、分散、混合時の粘度、チ
クソ性が上昇し、高充填率化が困難となり、有機樹脂材
料との混練が難しくなる。また、粒径が大きくなると、
均一な分散・混合を行なうことが困難となり、沈降が激
しくなって不均一となり、粉末の含有量が多い組成の成
形の際に、加工性が悪くなる。
The particle size of the functional material powder is preferably 0.1 to 100 μm, particularly 0.2 to 100 μm, in view of kneading properties with the organic resin material. When the particle size is small, the surface area of the powder is increased, the viscosity at the time of dispersion and mixing, and the thixotropy are increased, making it difficult to achieve a high filling rate and making it difficult to knead with the organic resin material. Also, as the particle size increases,
It becomes difficult to carry out uniform dispersion and mixing, and sedimentation becomes intense, resulting in non-uniformity, resulting in poor processability when molding a composition containing a large amount of powder.

【0040】一般に、上記機能材料粉末の含有量は、有
機樹脂材料と機能材料粉末との合計量を100体積%と
したとき、機能材料粉末の含有量は10体積%以上65
体積%未満であり、好ましくは20体積%以上60体積
%以下の範囲である。
Generally, the content of the functional material powder is 10% by volume or more and 65% by volume, when the total amount of the organic resin material and the functional material powder is 100% by volume.
It is less than volume%, preferably in the range of 20 volume% or more and 60 volume% or less.

【0041】本発明に係る積層モジュールにおいて、積
層基板は、構成層として、上記有機樹脂材料中に誘電体
粉末でなる機能材料粉末が分散されていて、前記誘電体
粉末の比誘電率が5〜10000、誘電正接が0.01
〜0.00002であり、含有量が10〜65体積%で
あり、全体の比誘電率が5〜20、誘電正接が0.00
25〜0.0075である第1のハイブリッド材料を用
い、少なくとも1層有することが好ましい。このような
構成とすることにより、適度な誘電率と、高いQ値を得
ることができ、伝達ロスが少なくなり、特にバルントラ
ンス、パワーアンプ等の電子回路の形成に適している。
In the laminated module according to the present invention, the laminated substrate has a functional material powder made of a dielectric powder dispersed in the organic resin material as a constituent layer, and the dielectric constant of the dielectric powder is 5 to 5. 10,000, dielectric loss tangent is 0.01
To 0.00002, the content is 10 to 65% by volume, the overall dielectric constant is 5 to 20, and the dielectric loss tangent is 0.00.
It is preferable to use the first hybrid material having a thickness of 25 to 0.0075 and to have at least one layer. With such a structure, an appropriate dielectric constant and a high Q value can be obtained, the transmission loss is reduced, and it is particularly suitable for forming electronic circuits such as balun transformers and power amplifiers.

【0042】本発明に係る積層モジュールにおいて、積
層基板は、上記有機樹脂材料中に誘電体粉末でなる機能
材料粉末が分散されていて、前記誘電体粉末の比誘電率
が20〜20000、誘電正接が0.05〜0.000
1であり、含有量が10〜65体積%であり、全体の比
誘電率が10〜40、誘電正接が0.0075〜0.0
25である第2のハイブリッド材料を用い、少なくとも
1層有することが好ましい。このような構成とすること
により、適度なQ値と高い誘電率を得ることができ、特
にコンデンサやパッチアンテナ、あるいはVCO(電圧
制御発振器)、パワーアンプ等の電子回路の形成に適し
ている。
In the laminated module according to the present invention, the laminated substrate is such that the functional material powder made of dielectric powder is dispersed in the organic resin material, the dielectric powder has a relative dielectric constant of 20 to 20,000, and a dielectric loss tangent. Is 0.05 to 0.000
1, the content is 10 to 65% by volume, the overall dielectric constant is 10 to 40, and the dielectric loss tangent is 0.0075 to 0.0.
It is preferred to use a second hybrid material of 25 and have at least one layer. With such a configuration, it is possible to obtain an appropriate Q value and a high dielectric constant, and it is particularly suitable for forming capacitors, patch antennas, or electronic circuits such as VCOs (voltage controlled oscillators) and power amplifiers.

【0043】本発明に係る積層モジュールにおいて、積
層基板は、構成層として、上記有機樹脂材料中に磁性体
粉末でなる機能材料粉末が分散されていて、この磁性体
粉末の含有量が10〜65体積%であり、全体の透磁率
が3〜20であるハイブリッド材料を用い、少なくとも
1層有することが好ましい。このような構成とすること
により、適度な透磁率を確保しつつ低誘電率となり、高
周波領域(100MHz以上、特に100MHz以上1
0GHz以下の領域)での使用が可能となり、磁性体粉
末の含有量を大きくできることから、磁気特性を利用し
た磁気シールドに適したものとなる。
In the laminated module according to the present invention, the laminated substrate has, as a constituent layer, functional material powder made of magnetic material powder dispersed in the organic resin material, and the content of the magnetic material powder is 10 to 65. It is preferable to use a hybrid material having a volume% and an overall magnetic permeability of 3 to 20 and having at least one layer. With such a configuration, a low dielectric constant is achieved while ensuring an appropriate magnetic permeability, and a high frequency region (100 MHz or more, particularly 100 MHz or more 1
Since it can be used in a range of 0 GHz or less) and the content of the magnetic powder can be increased, it is suitable for a magnetic shield utilizing magnetic characteristics.

【0044】これらの構成層としてのハイブリッド材料
は、少なくとも誘電率、Qもしくは透磁率のいずれかが
異なる。特に上記いずれかの構成層が2種以上含まれて
いれば、目的とする積層モジュールの構成、機能等に応
じた特性を得ることができる。
The hybrid materials as the constituent layers differ in at least one of the dielectric constant, Q and magnetic permeability. In particular, if two or more of the above constituent layers are contained, it is possible to obtain the characteristics according to the intended structure and function of the laminated module.

【0045】本発明に用いる誘電体粉末は、高周波帯域
において、分散媒となる有機樹脂材料よりも大きい比誘
電率と、Qとを持つ誘電体粉末であればよく、2種類以
上用いてもよい。特に本発明に用いる誘電体粉末は、比
誘電率が10〜20000、誘電正接が0.05以下の
ものを使用することが好ましい。比較的高い誘電率を得
るためには、特に以下の材料を得ることが好ましい。
The dielectric powder used in the present invention may be any dielectric powder having a relative dielectric constant and Q higher than that of the organic resin material serving as a dispersion medium in the high frequency band, and two or more kinds may be used. . In particular, the dielectric powder used in the present invention preferably has a relative dielectric constant of 10 to 20,000 and a dielectric loss tangent of 0.05 or less. In order to obtain a relatively high dielectric constant, it is preferable to obtain the following materials.

【0046】チタン−バリウム−ネオジウム系セラミッ
クス、チタン−バリウム−スズ系セラミックス、鉛−カ
ルシウム系セラミックス、二酸化チタン系セラミック
ス、チタン酸バリウム系セラミックス、チタン酸鉛系セ
ラミックス、チタン酸ストロンチウム系セラミックス、
チタン酸カルシウム系セラミックス、チタン酸ビスマス
系セラミックス、チタン酸マグネシウム系セラミック
ス、CaWO4系セラミックス、Ba(Mg,Nb)O3
系セラミックス、Ba(Mg,Ta)O3系セラミック
ス、Ba(Co,Mg,Nb)O3系セラミックス、B
a(Co,Mg,Ta)O3系セラミックス。二酸化チ
タン系セラミックスとは、二酸化チタンのみを含有する
もののほか、他の少量の添加物を含有するものを含み、
二酸化チタンの結晶構造が保持されているものをいう。
また、他のセラミックスも同様である。特に、二酸化チ
タン系セラミックスは、ルチル構造を有するものが好ま
しい。
Titanium-barium-neodymium ceramics, titanium-barium-tin ceramics, lead-calcium ceramics, titanium dioxide ceramics, barium titanate ceramics, lead titanate ceramics, strontium titanate ceramics,
Calcium titanate based ceramics, bismuth titanate based ceramics, magnesium titanate based ceramics, CaWO 4 based ceramics, Ba (Mg, Nb) O 3
Series ceramics, Ba (Mg, Ta) O 3 series ceramics, Ba (Co, Mg, Nb) O 3 series ceramics, B
a (Co, Mg, Ta) O 3 based ceramics. Titanium dioxide-based ceramics include those containing only titanium dioxide and those containing small amounts of other additives,
It means that the crystal structure of titanium dioxide is retained.
The same applies to other ceramics. In particular, the titanium dioxide ceramics preferably have a rutile structure.

【0047】誘電率をあまり高くせずに高いQを得るた
めには、以下の材料を用いることが好ましい。
In order to obtain a high Q without increasing the dielectric constant so much, the following materials are preferably used.

【0048】シリカ、アルミナ、ジルコニア、チタン酸
カリウムウイスカ、チタン酸カルシウムウイスカ、チタ
ン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラスチョ
ップ、ガラスビーズ、カーボン繊維、酸化マグネシウム
(タルク)。
Silica, alumina, zirconia, potassium titanate whiskers, calcium titanate whiskers, barium titanate whiskers, zinc oxide whiskers, glass chops, glass beads, carbon fibers, magnesium oxide (talc).

【0049】これらは単独で用いてもよいし、2種以上
を混合して用いてもよい。2種以上を混合して用いる場
合、その混合比は任意である。
These may be used alone or in combination of two or more. When two or more kinds are mixed and used, the mixing ratio is arbitrary.

【0050】第1のハイブリッド材料に含有される誘電
体粉末は、高いQと、ある程度の比誘電率を持つことと
を必要とする。特に2GHzでの比誘電率が5〜100
00、誘電正接が0.01〜0.00002であること
が好ましい。このような構成により、高いQと比誘電率
の誘電体粉末を含有するハイブリッド材料を得ることが
可能である。第1のハイブリッド材料に用いる誘電体粉
末は、第1のハイブリッド材料全体の比誘電率が5〜2
0、誘電正接が0.0025〜0.0075となるよう
に含有されていればよい。
The dielectric powder contained in the first hybrid material needs to have a high Q and a certain dielectric constant. In particular, the relative dielectric constant at 2 GHz is 5 to 100
00, and the dielectric loss tangent is preferably 0.01 to 0.00002. With such a structure, it is possible to obtain a hybrid material containing a dielectric powder having a high Q and a relative dielectric constant. The dielectric powder used for the first hybrid material has a relative permittivity of 5 to 2 for the entire first hybrid material.
0, and the dielectric loss tangent may be contained so as to be 0.0025 to 0.0075.

【0051】誘電体粉末は、サファイヤなどの単結晶粉
末や多結晶のアルミナ粉末でもよく、これらも含めて機
能材料粉末の種類は、例えば、以下の組成を主成分とす
る誘電体の粉末であることが好ましい。併せて2GHz
における比誘電率εおよびQ値を示す。
The dielectric powder may be a single crystal powder such as sapphire or a polycrystalline alumina powder, and the type of functional material powder including these is, for example, a dielectric powder having the following composition as a main component. It is preferable. 2 GHz in total
2 shows the relative permittivity ε and Q value in.

【0052】Mg2SiO4[ε=7、Q=2000
0]、Al23[ε=9.8、Q=40000]、Mg
TiO3[ε=17、Q=22000]、ZnTiO
3[ε=26、Q=800]、Zn2TiO4[ε=1
5、Q=700]、TiO2[ε=104、Q=150
00]、CaTiO3[ε=170、Q=1800]、
SrTiO3[ε=255、Q=700]、SrZrO3
[ε=30、Q=1200]、BaTi25[ε=4
2、Q=5700]、BaTi49[ε=38、Q=9
000]、Ba2Ti920[ε=39、Q=900
0]、Ba2(Ti,Sn)920[ε=37、Q=50
00]、ZrTiO4[ε=39、Q=7000]、
(Zr,Sn)TiO4[ε=38、Q=7000]、
BaNd2Ti514[ε=83、Q=2100]、Ba
Sm2Ti 14[ε=74、Q=2400]、Bi2 3
−BaO−Nd23−TiO2系[ε=88、Q=20
00]、PbO−BaO−Nd23−TiO2系[ε=
90、Q=5200]、(Bi23、PbO)−BaO
−Nd23−TiO2系[ε=105、Q=250
0]、La2Ti27[ε=44、Q=4000]、N
2Ti27[ε=37、Q=1100]、(Li,S
m)TiO3[ε=81、Q=2050]、Ba(Mg
1/3Ta2/3)O3[ε=25、Q=35000]、Ba
(Zn1/3Ta2/3)O3[ε=30、Q=1400
0]、Ba(Zn1/3Nb2/3)O3[ε=41、Q=9
200]、Sr(Zn1/3Nb2/3)O3[ε=40、Q
=4000]等。
Mg2SiOFour[Ε = 7, Q = 2000
0], Al2O3[Ε = 9.8, Q = 40000], Mg
TiO3[Ε = 17, Q = 22000], ZnTiO
3[Ε = 26, Q = 800], Zn2TiOFour[Ε = 1
5, Q = 700], TiO2[Ε = 104, Q = 150
00], CaTiO3[Ε = 170, Q = 1800],
SrTiO3[Ε = 255, Q = 700], SrZrO3
[Ε = 30, Q = 1200], BaTi2OFive[Ε = 4
2, Q = 5700], BaTiFourO9[Ε = 38, Q = 9
000], Ba2Ti9O20[Ε = 39, Q = 900
0], Ba2(Ti, Sn)9O20[Ε = 37, Q = 50
00], ZrTiOFour[Ε = 39, Q = 7000],
(Zr, Sn) TiOFour[Ε = 38, Q = 7000],
BaNd2TiFiveO14[Ε = 83, Q = 2100], Ba
Sm2Ti O14[Ε = 74, Q = 2400], Bi2O 3
-BaO-Nd2O3-TiO2System [ε = 88, Q = 20
00], PbO-BaO-Nd2O3-TiO2System [ε =
90, Q = 5200], (Bi2O3, PbO) -BaO
-Nd2O3-TiO2System [ε = 105, Q = 250
0], La2Ti2O7[Ε = 44, Q = 4000], N
d2Ti2O7[Ε = 37, Q = 1100], (Li, S
m) TiO3[Ε = 81, Q = 2050], Ba (Mg
1/3Ta2/3) O3[Ε = 25, Q = 35000], Ba
(Zn1/3Ta2/3) O3[Ε = 30, Q = 1400
0], Ba (Zn1/3Nb2/3) O3[Ε = 41, Q = 9
200], Sr (Zn1/3Nb2/3) O3[Ε = 40, Q
= 4000] etc.

【0053】より好ましくは、以下の組成を主成分とす
るものである。
More preferably, the following composition is the main component.

【0054】TiO2、CaTiO3、SrTiO3、B
aO−Nd23−TiO2系、Bi23−BaO−Nd2
3−TiO2系、BaTi49、Ba2Ti920、Ba
2(Ti,Sn)920系、MgO−TiO2系、ZnO
−TiO2系、MgO−SiO2系、Al23等。
TiO 2 , CaTiO 3 , SrTiO 3 , B
aO-Nd 2 O 3 -TiO 2 system, Bi 2 O 3 -BaO-Nd 2
O 3 -TiO 2 system, BaTi 4 O 9, Ba 2 Ti 9 O 20, Ba
2 (Ti, Sn) 9 O 20 system, MgO-TiO 2 system, ZnO
-TiO 2 system, MgO-SiO 2 system, Al 2 O 3 or the like.

【0055】本発明に係る積層モジュールにおいて、積
層基板を構成する第1のハイブリッド材料は、上記有機
樹脂材料と上記誘電体粉末とを主成分とするものである
が、有機樹脂材料と誘電体粉末との合計量を100体積
%としたとき、誘電体粉末の含有量は10体積%以上6
5体積%未満であり、好ましくは20体積%以上60体
積%以下の範囲である。
In the laminated module according to the present invention, the first hybrid material constituting the laminated substrate is mainly composed of the organic resin material and the dielectric powder, but the organic resin material and the dielectric powder are used. When the total amount of and is 100% by volume, the content of the dielectric powder is 10% by volume or more 6
It is less than 5% by volume, preferably 20% by volume or more and 60% by volume or less.

【0056】誘電体粉末が65体積%以上であると、加
工性が悪くなる。一方、誘電体粉末が10体積%未満で
あると、誘電体粉末を含有する効果があまりみられな
い。
If the amount of the dielectric powder is 65% by volume or more, the workability becomes poor. On the other hand, when the content of the dielectric powder is less than 10% by volume, the effect of containing the dielectric powder is not so remarkable.

【0057】本発明に係る第1のハイブリッド材料は、
各成分を上記の範囲内で適宜設定することにより、有機
樹脂材料単体から得られる誘電率よりも大きくすること
ができ、必要に応じた比誘電率と高いQを得ることが可
能となる。
The first hybrid material according to the present invention is
By appropriately setting each component within the above range, it is possible to make it larger than the dielectric constant obtained from the organic resin material alone, and it is possible to obtain a relative dielectric constant and a high Q as required.

【0058】第2のハイブリッド材料に含有される誘電
体粉末は、特に高い比誘電率を持つことを必要とする。
The dielectric powder contained in the second hybrid material needs to have a particularly high dielectric constant.

【0059】好ましくは比誘電率が20〜20000、
誘電正接が0.5〜0.0001であることが好まし
い。このような誘電体粉末を有機樹脂材料中に分散させ
ることで、より高い比誘電率のハイブリッド材料を得る
ことが可能である。
Preferably, the relative dielectric constant is 20 to 20,000,
The dielectric loss tangent is preferably 0.5 to 0.0001. By dispersing such a dielectric powder in the organic resin material, it is possible to obtain a hybrid material having a higher relative dielectric constant.

【0060】第2のハイブリッド材料に用いられる誘電
体粉末は、高周波帯域、特に2GHzにおいて、第2の
ハイブリッド材料全体の比誘電率が10〜40、誘電正
接が0.0075〜0.025とできる粉末であればよ
く、2種類以上用いてもよいが、以下の組成を主成分と
する誘電体の粉末から選択されるものが好ましい。併せ
て2GHzにおける比誘電率εを示す。
The dielectric powder used in the second hybrid material can have a relative permittivity of 10 to 40 and a dielectric loss tangent of 0.0075 to 0.025 in the entire second hybrid material in a high frequency band, particularly 2 GHz. Any powder may be used, and two or more types may be used, but a powder selected from dielectric powders having the following composition as a main component is preferable. The relative permittivity ε at 2 GHz is also shown.

【0061】BaTiO3[ε=1500]、(Ba,
Pb)TiO3系[ε=6000]、Ba(Ti,Z
r)O3系[ε=9000]、(Ba,Sr)TiO3
[ε=7000]。
BaTiO 3 [ε = 1500], (Ba,
Pb) TiO 3 system [ε = 6000], Ba (Ti, Z
r) O 3 system [ε = 9000], (Ba, Sr) TiO 3 system [ε = 7000].

【0062】より好ましくは、BaTiO3、Ba(T
i,Zr)O3系の組成を主成分とする誘電体の粉末か
ら選択される。
More preferably, BaTiO 3 , Ba (T
i, Zr) O 3 -based composition is selected as a dielectric powder.

【0063】誘電体粉末は、単結晶や多結晶の粉末でも
よい。誘電体粉末の粒径は、有機樹脂材料との混練性等
を考えると、平均粒径0.2〜100μm程度が好まし
く、粒径が小さくなると、有機樹脂材料との混練が難し
くなる。また、粒径が大きくなると不均一となり、均一
な分散を行なうことができず、粉末の含有量が多い組成
の成形の際に加工性が悪くなる。
The dielectric powder may be single crystal or polycrystal powder. The particle size of the dielectric powder is preferably about 0.2 to 100 μm in terms of kneading properties with the organic resin material, and when the particle size is small, kneading with the organic resin material becomes difficult. Further, when the particle size becomes large, it becomes non-uniform, and it is not possible to carry out uniform dispersion, resulting in poor workability during molding of a composition having a large powder content.

【0064】本発明に係る積層モジュールにおいて、積
層基板を構成するハイブリッド材料は、上記有機樹脂材
料と、磁性体粉末でなる機能材料粉末を主成分とする。
有機樹脂材料と機能材料粉末との合計量を100体積%
としたとき、機能材料粉末の含有量は10体積%以上6
5体積%未満であり、好ましくは20体積%以上60体
積%以下の範囲である。
In the laminated module according to the present invention, the hybrid material forming the laminated substrate is mainly composed of the organic resin material and the functional material powder made of magnetic powder.
100% by volume of the total amount of organic resin material and functional material powder
, The content of the functional material powder is 10% by volume or more 6
It is less than 5% by volume, preferably 20% by volume or more and 60% by volume or less.

【0065】磁性体粉末としては、フェライト粉末及び
金属磁性体粉末を用いることができる。フェライト粉末
としては、Mn−Mg−Zn系、Ni−Zn系、Mn−
Zn系などであり、Mn−Mg−Zn系、Ni−Zn系
などが好ましい。
Ferrite powder and metal magnetic powder can be used as the magnetic powder. As the ferrite powder, Mn-Mg-Zn system, Ni-Zn system, Mn-
Zn-based and the like, and Mn-Mg-Zn-based and Ni-Zn-based are preferable.

【0066】金属磁性体粉末としては、カーボニル鉄、
鉄−シリコン系合金、鉄−アルミ−珪素系合金(商標
名:センダスト)、鉄−ニッケル系合金(商標名:パー
マロイ)、アモルファス系(鉄系、コバルト系)などが
好ましい。これらを粉末にするための手段は、粉砕、造
粒など公知の方法に従えばよい。
As the magnetic metal powder, carbonyl iron,
Iron-silicon type alloys, iron-aluminum-silicon type alloys (trade name: Sendust), iron-nickel type alloys (trade name: Permalloy), amorphous type (iron type, cobalt type) and the like are preferable. Means for making these powders may follow known methods such as pulverization and granulation.

【0067】磁性体粉末の粒径は0.01〜100μ
m、特に0.01〜50μmであることが好ましく、平
均粒径は1〜50μmであることが好ましい。このよう
な粒径とすることによって、磁性体粉末の分散性が良好
となり、本発明に係る効果が向上する。これに対し、磁
性体粉末の粒径がこれより小さいと、比表面積が大きく
なり、高充填率化が困難になってくる。一方、これより
大きくなるとペースト化した際に沈降し易くなり、均一
に分散しにくくなってくる。また、肉薄の構成層、プリ
プレグを形成しようとした場合に、表面の平滑性を得る
ことが困難になってくる。粒径をあまり小さくすること
は実際上困難であり、0.01μm程度が限度である。
The particle size of the magnetic powder is 0.01 to 100 μm.
m, particularly preferably 0.01 to 50 μm, and the average particle size is preferably 1 to 50 μm. With such a particle size, the dispersibility of the magnetic substance powder is improved, and the effect of the present invention is improved. On the other hand, if the particle size of the magnetic powder is smaller than this, the specific surface area becomes large and it becomes difficult to achieve a high filling rate. On the other hand, if it is larger than this, it tends to settle when made into a paste, and it becomes difficult to disperse it uniformly. Further, when it is attempted to form a thin constituent layer or prepreg, it becomes difficult to obtain surface smoothness. It is practically difficult to make the particle size too small, and the limit is about 0.01 μm.

【0068】磁性体粉末の粒度は均一であることが好ま
しく、必要に応じ、ふるい分けなどにより粒度をそろえ
てもよい。磁性体粉末の形状は、球形、扁平、楕円形の
いずれのものでもよく、その用途により使い分ければよ
い。また、必要に応じて表面に酸化、カップリング、絶
縁材のコーティングなどの処理を施してもよい。
The particle size of the magnetic powder is preferably uniform, and if necessary, the particle size may be adjusted by sieving. The shape of the magnetic powder may be spherical, flat, or elliptical, and may be selected depending on the application. Further, if necessary, the surface may be subjected to treatments such as oxidation, coupling, and coating with an insulating material.

【0069】さらに、種類、粒度分布の異なる2種以上
用いてもよい。その際の混合比は任意であり、用途によ
り用いる材料、粒度分布、混合比を調整すればよい。
Further, two or more kinds having different kinds and particle size distributions may be used. The mixing ratio at that time is arbitrary, and the materials used, the particle size distribution, and the mixing ratio may be adjusted depending on the application.

【0070】磁性体粉末の透磁率μは、10〜1000
000であることが好ましい。また、バルクの絶縁性
は、高い方が構成層としての絶縁性が向上して好まし
い。
The magnetic permeability μ of the magnetic powder is 10 to 1000.
It is preferably 000. In addition, the bulk insulating property is preferably higher because the insulating property as a constituent layer is improved.

【0071】本発明において、有機樹脂材料と磁性体粉
末との混合比としては、ハイブリッド材料全体の透磁率
が3〜20となるように添加されていればよい。特に、
ガラスクロスなどに塗布するペースト段階で有機樹脂材
料と磁性体粉末との比率で示した場合、磁性体粉末の含
有量は10〜65体積%、特に20〜60体積%である
ことが好ましい。このような磁性体粉末の含有量とする
ことで、ハイブリッド材料全体の透磁率が3〜20とな
り、本発明に係る効果が向上する。これに対し、磁性体
粉末の含有量が多くなると、スリラー化して塗工するこ
とが困難になり、構成層、プリプレグの作製が困難にな
る。一方、磁性体粉末の含有量が少なくなると透磁率を
確保できなくなる場合があり、磁気特性が低下してしま
う。
In the present invention, the mixing ratio of the organic resin material and the magnetic powder may be such that the magnetic permeability of the entire hybrid material is 3 to 20. In particular,
When the ratio of the organic resin material to the magnetic powder is shown in the paste stage applied to glass cloth or the like, the content of the magnetic powder is preferably 10 to 65% by volume, and more preferably 20 to 60% by volume. By setting the content of such magnetic powder, the magnetic permeability of the entire hybrid material becomes 3 to 20, and the effect according to the present invention is improved. On the other hand, when the content of the magnetic powder is large, it becomes difficult to apply the powder in a chiller, and it becomes difficult to produce the constituent layer and the prepreg. On the other hand, when the content of the magnetic powder is small, the magnetic permeability may not be ensured, and the magnetic characteristics are deteriorated.

【0072】本発明においては、有機樹脂材料及び機能
材料粉末に、難燃剤を含ませることもできる。本発明に
用いられる難燃剤としては、難燃化のために用いられて
いる種々の難燃剤を用いることができる。具体的には、
ハロゲン化リン酸エステル、ブロム化エポキシ樹脂等の
ハロゲン化物、また、リン酸エステルアミド系等の有機
化合物や、三酸化アンチモン、水酸化アルミニウム等の
無機材料を用いることができる。
In the present invention, the organic resin material and the functional material powder may contain a flame retardant. As the flame retardant used in the present invention, various flame retardants used for flame retardation can be used. In particular,
Halides such as halogenated phosphoric acid esters and brominated epoxy resins, organic compounds such as phosphoric acid ester amides, and inorganic materials such as antimony trioxide and aluminum hydroxide can be used.

【0073】本発明において、ガラスクロス等の強化繊
維を用いてもよい。強化繊維は目的・用途に応じて種々
のものであってよく、市販品をそのまま用いることがで
きる。このときの強化繊維は、電気的な特性に応じてE
ガラスクロス(ε=7、tanδ=0.0013、1G
Hz)、Dガラスクロス(ε=4、tanδ=0.00
13、1GHz)、Hガラスクロス(ε=11、tan
δ=0.003、1GHz)等を使い分けてもよい。ま
た、層間密着力向上のため、カップリング処理などを行
なってもよい。その厚さは、100μm以下、特に20
〜60μmであることが好ましい。布重量としては、1
20g/m2以下、特に20〜70g/m2が好ましい。
In the present invention, reinforcing fibers such as glass cloth may be used. Various kinds of reinforcing fibers may be used depending on the purpose and application, and commercially available products can be used as they are. At this time, the reinforcing fibers are E
Glass cloth (ε = 7, tanδ = 0.0013, 1G
Hz), D glass cloth (ε = 4, tan δ = 0.00
13, 1 GHz), H glass cloth (ε = 11, tan
δ = 0.003, 1 GHz) or the like may be used properly. In addition, a coupling treatment or the like may be performed to improve the interlayer adhesion. Its thickness is 100 μm or less, especially 20
It is preferably ˜60 μm. The cloth weight is 1
20 g / m 2 or less, in particular 20 to 70 g / m 2 is preferred.

【0074】また、有機樹脂材料とガラスクロスとの配
合比は、重量比で、有機樹脂材料/ガラスクロスが4/
1〜1/1であることが好ましい。このような配合比と
することによって、本発明に係る効果が向上する。これ
に対し、この比が小さくなって有機樹脂材料量が少なく
なると、銅箔との密着力が低下し、構成層の平滑性に問
題が生じる。逆にこの比が大きくなって有機樹脂材料量
が多くなると、使用できるガラスクロスの選択が困難と
なり、薄肉での強度の確保が困難となる。
The compounding ratio of the organic resin material and the glass cloth is 4 / weight of the organic resin material / glass cloth.
It is preferably 1 to 1/1. With such a blending ratio, the effects of the present invention are improved. On the other hand, when this ratio is reduced and the amount of the organic resin material is reduced, the adhesion with the copper foil is reduced and the smoothness of the constituent layers becomes a problem. On the other hand, when this ratio becomes large and the amount of the organic resin material becomes large, it becomes difficult to select the glass cloth that can be used, and it becomes difficult to secure the strength with a thin wall.

【0075】使用する金属箔としては、金、銀、銅、ア
ルミニウムなど導電率の良好な金属のなかから好適なも
のを用いればよい。これらの中でも特に銅が好ましい。
The metal foil to be used may be a metal foil having a good conductivity such as gold, silver, copper or aluminum. Of these, copper is particularly preferable.

【0076】金属箔を作製する方法としては、電解、圧
延法等種々の公知の方法を用いることができる。この
点、箔ピール強度をとりたい場合には電解箔を、高周波
特性を重視したい場合には、表面凹凸による表皮効果の
影響の少ない圧延箔を使用するとよい。
As a method for producing the metal foil, various known methods such as electrolysis and rolling can be used. In this respect, an electrolytic foil is preferably used when the foil peel strength is desired, and a rolled foil which is less affected by the skin effect due to surface irregularities is preferably used when high frequency characteristics are important.

【0077】金属箔の厚みとしては、8〜70μmが好
ましく、特に12〜35μmが好ましい。
The thickness of the metal foil is preferably 8 to 70 μm, particularly preferably 12 to 35 μm.

【0078】表1に示す有機樹脂材料を用意し、これに
表1に示す機能材料粉末を所定の割合で混合して得られ
たハイブリッド材料の誘電率ε、Qをそれぞれ測定し
た。また、機能材料粉末の原材料として用いた誘電体粉
末と有機樹脂材料の誘電率ε、Qも測定した。結果を表
1に示す。また、このときのプレス条件を表2に示す。
The dielectric constants ε and Q of the hybrid materials obtained by preparing the organic resin materials shown in Table 1 and mixing the functional material powder shown in Table 1 at a predetermined ratio were measured. Further, the dielectric constants ε and Q of the dielectric powder used as the raw material of the functional material powder and the organic resin material were also measured. The results are shown in Table 1. Table 2 shows the press conditions at this time.

【0079】表1から明らかなように、用いる有機樹脂
材料と、機能材料粉末として含有される誘電体粉末の種
類、含有量により、誘電率、Qを所定の値に調整できる
ことがわかる。
As is clear from Table 1, the dielectric constant and Q can be adjusted to predetermined values depending on the organic resin material used and the type and content of the dielectric powder contained as the functional material powder.

【0080】次に、表3に示す有機樹脂材料を用意し、
これに表3に示す磁性体粉末を、機能材料粉末として、
所定の割合で混合して得られたハイブリッド材料の誘電
率ε、透磁率をそれぞれ測定した。また、機能材料粉末
として用いた磁性体粉末と有機樹脂材料の誘電率ε、透
磁率も測定した。結果を表3に示す。
Next, the organic resin materials shown in Table 3 were prepared,
The magnetic powder shown in Table 3 was used as the functional material powder.
The dielectric constant ε and the magnetic permeability of the hybrid material obtained by mixing at a predetermined ratio were measured. Further, the dielectric constant ε and the magnetic permeability of the magnetic powder used as the functional material powder and the organic resin material were also measured. The results are shown in Table 3.

【0081】表3から明らかなように、用いる有機樹脂
材料と、機能材料粉末として、これに含有される磁性体
粉末の種類及び含有量により、誘電率や透磁率を所定の
値に調整できることがわかる。
As is clear from Table 3, the permittivity and magnetic permeability can be adjusted to predetermined values depending on the organic resin material used and the kind and content of the magnetic material powder contained therein as the functional material powder. Recognize.

【0082】2.本発明に係る積層モジュールを用いる
移動体通信機器の一例 図1は本発明に係る積層モジュールの用いられる移動体
通信機器の一例を示すブロック図であり、GSM/DC
Sデュアルバンド対応の移動体通信機器における高周波
回路部を示している。回路自体は、周知のものである。
移動体通信機器によっては、DCSバンドの代わりに、
PCSバンドを用いるものもあり、本発明は、このよう
な場合も含む。
2. Example of Mobile Communication Device Using Laminated Module According to Present Invention FIG. 1 is a block diagram showing an example of mobile communication device using a laminated module according to the present invention, which is a GSM / DC.
The high frequency circuit part in the mobile communication equipment corresponding to S dual band is shown. The circuit itself is well known.
Depending on the mobile communication device, instead of the DCS band,
Some use the PCS band, and the present invention includes such a case.

【0083】図1の移動体通信機器は、アンテナANT
と、フロントエンド部FEと、送信部Txと、受信部R
xとを含む。更に、フェーズ.ロック.ループPLL、
電圧制御発振器VCO3、ミキサMIX3、フェーズ.
デティクタPHD、ループフィルタ(Loop Fil
ter)等を含んでいる。
The mobile communication device shown in FIG. 1 has an antenna ANT.
, Front end unit FE, transmission unit Tx, and reception unit R
x and. Furthermore, phase. Lock. Loop PLL,
Voltage controlled oscillator VCO3, mixer MIX3, phase.
Detector PHD, Loop Filter (Loop Fil)
ter) etc. are included.

【0084】送信部Txは、送信部GSM/Txと、送
信部DCS/Txとに分かれている。送信部DCS/T
xは、電圧制御発振器VCO1、パワーアンプ部PA
1、カプラーCOP1、電力検出部APC1及びローパ
スフィルタLPF1等を備える。
The transmitter Tx is divided into a transmitter GSM / Tx and a transmitter DCS / Tx. Transmitter DCS / T
x is a voltage controlled oscillator VCO1 and a power amplifier PA
1, a coupler COP1, a power detection unit APC1, a low pass filter LPF1 and the like.

【0085】送信部GSM/Txも同様に、電圧制御発
振器VCO2、パワーアンプ部PA2、カプラーCOP
2、電力検出部APC2及びローパスフィルタLPF2
等を備える。
Similarly, the transmitter GSM / Tx also has a voltage controlled oscillator VCO2, a power amplifier PA2, and a coupler COP.
2, power detection unit APC2 and low-pass filter LPF2
And so on.

【0086】受信部Rxは、受信部GSM/Rxと、受
信部DCS/Rxとに分かれている。受信部DCS/R
xは、弾性表面波素子(SAW素子)等でなるバンドパ
スフィルタBPF1、バルーンBAL1、リニアアンプ
LNA1及びミキサMIX1等を備える。受信部GSM
/Rxも同様に、弾性表面波素子(SAW素子)等でな
るバンドパスフィルタBPF2、バルーンBAL2、リ
ニアアンプLNA2及びミキサMIX2等を備える。
The receiving section Rx is divided into a receiving section GSM / Rx and a receiving section DCS / Rx. Receiver DCS / R
x includes a bandpass filter BPF1 including a surface acoustic wave element (SAW element), a balloon BAL1, a linear amplifier LNA1, a mixer MIX1 and the like. Receiver GSM
Similarly, / Rx also includes a bandpass filter BPF2 including a surface acoustic wave element (SAW element), a balloon BAL2, a linear amplifier LNA2, a mixer MIX2, and the like.

【0087】フロントエンド部FEは、ダイプレクサD
IP及び送受信切換器SW1、SW2を含んでいる。送
受信切換器SW1は、外部から供給される制御信号によ
って制御され、送信部DCS/Txまたは受信部DCS
/Rxを、ダイプレクサDIPに選択的に接続する。
The front end FE is a diplexer D
It includes IP and transmission / reception switchers SW1 and SW2. The transmission / reception switch SW1 is controlled by a control signal supplied from the outside, and is transmitted by the transmission unit DCS / Tx or the reception unit DCS.
/ Rx selectively connects to the diplexer DIP.

【0088】送受信切換器SW2も、外部から供給され
る制御信号によって制御され、送信部GSM/Txまた
は受信部GSM/RxをダイプレクサDIPに選択的に
接続する。
The transmission / reception switch SW2 is also controlled by a control signal supplied from the outside, and selectively connects the transmitter GSM / Tx or the receiver GSM / Rx to the diplexer DIP.

【0089】したがって、送信部GSM/Tx、受信部
GSM/Rx、送信部DCS/Tx及び受信部DCS/
Rxは、ダイプレクサDIPを介して、アンテナANT
に選択的に接続される。
Therefore, the transmitter GSM / Tx, the receiver GSM / Rx, the transmitter DCS / Tx and the receiver DCS /
Rx receives the antenna ANT via the diplexer DIP.
Selectively connected to.

【0090】本発明は、図1に示した移動体通信機器に
おいて、送信部GSM/Tx、DCS/Txに含まれる
パワーアンプ部PA1、PA2を積層モジュール化した
PA積層モジュール、電圧制御発振器VCO1、VCO
2またはVCO3を積層モジュール化したVCO積層モ
ジュール、及び、フロントエンド部FEを積層モジュー
ル化したFE積層モジュールの具体例を開示する。
The present invention, in the mobile communication device shown in FIG. 1, is a PA laminated module in which power amplifiers PA1 and PA2 included in the transmitters GSM / Tx and DCS / Tx are laminated into a module, a voltage controlled oscillator VCO1, VCO
A specific example of a VCO laminated module in which 2 or VCO 3 is formed into a laminated module, and an FE laminated module in which the front end FE is formed into a laminated module is disclosed.

【0091】3.パワーアンプ部積層モジュール(PA
積層モジュール) 図2は、図1に図示された送信部DCS/Txに含まれ
るパワーアンプ部PA1の回路図の一例を示している。
図において、Vapc1端子は、出力制御用に設けられ
た端子で、パワーアンプ部PA1の出力は、Vapc1
端子に印加される電圧レベルにより制御される。Vap
c1端子に印加される電圧は、図1において、カプラC
OP1を介して電力検出部APC1により検出された電
力検出信号である。
3. Power amplifier laminated module (PA
Laminated Module) FIG. 2 illustrates an example of a circuit diagram of the power amplifier unit PA1 included in the transmission unit DCS / Tx illustrated in FIG.
In the figure, the Vapc1 terminal is a terminal provided for output control, and the output of the power amplifier unit PA1 is Vapc1.
It is controlled by the voltage level applied to the terminals. Vap
The voltage applied to the c1 terminal is the coupler C in FIG.
It is a power detection signal detected by the power detection unit APC1 via OP1.

【0092】パワーアンプ部PA1は、半導体素子の3
段構成でなるMMIC(Microwave Monolithic IC)1
と、入力整合回路部IM1と、出力整合回路部OM1
と、バイアス回路部BC1とを含んでいる。
The power amplifier unit PA1 is composed of semiconductor elements 3
Multi-stage MMIC (Microwave Monolithic IC) 1
An input matching circuit unit IM1 and an output matching circuit unit OM1
And a bias circuit section BC1.

【0093】MMIC1はPin1端子から入力された
信号を増幅する役割を担い、入力整合回路部IM1は、
Pin1端子でのインピーダンス(50Ω)をMMIC
1の入力インピーダンスに整合させ、Pin1端子から
入力された信号をインピーダンス不整合による損失なく
MMIC1の入力へ伝送する役割を担う。
The MMIC1 plays a role of amplifying the signal input from the Pin1 terminal, and the input matching circuit section IM1 is
Impedance (50Ω) at Pin1 terminal is MMIC
It has the role of matching the input impedance of 1 and transmitting the signal input from the Pin1 terminal to the input of the MMIC1 without loss due to impedance mismatch.

【0094】出力整合回路部OM1は、MMIC1の出
力インピーダンスをPout1端子で見たインピーダン
ス(50Ω)に整合させ、MMIC1から出力された信
号をインピーダンス不整合による損失を生じることな
く、Pout1端子へ伝送させる役割を担い、バイアス
回路部BC1は、MMIC1に含まれる半導体を増幅素
子として動作させる役割を担う。
The output matching circuit section OM1 matches the output impedance of the MMIC1 with the impedance (50Ω) seen at the Pout1 terminal, and transmits the signal output from the MMIC1 to the Pout1 terminal without causing loss due to impedance mismatch. The bias circuit portion BC1 plays a role of operating the semiconductor included in the MMIC 1 as an amplification element.

【0095】入力整合回路部IM1は、インダクタL1
とコンデンサC1がL型に接続された回路で構成され
る。更に、入力整合回路部IM1にはコンデンサC2が
備えられている。
The input matching circuit section IM1 includes an inductor L1
And a capacitor C1 are connected in an L-shape. Furthermore, the input matching circuit unit IM1 is provided with a capacitor C2.

【0096】出力整合回路部OM1では、初段がインダ
クタL2とコンデンサC3とのL型回路、2段目がイン
ダクタL3とコンデンサC4とのL型回路、3段目がイ
ンダクタL4とコンデンサC5とのL型回路である。出
力整合回路OM1の出力端にはコンデンサC6が接続さ
れている。
In the output matching circuit section OM1, the first stage is an L-type circuit including an inductor L2 and a capacitor C3, the second stage is an L-type circuit including an inductor L3 and a capacitor C4, and the third stage is an L-type circuit including an inductor L4 and a capacitor C5. It is a type circuit. A capacitor C6 is connected to the output terminal of the output matching circuit OM1.

【0097】また、バイアス回路部BC1のインダクタ
L5〜L7は、MMIC1で増幅された信号をVcc端
子へ漏洩させないよう、理想的には、インピーダンスを
無限大にすることが求められる。このため、通常、(λ
/4)長パターンまたは(λ/4)長パターンに相当す
るインピーダンスを持つインダクタ素子により構成され
る。インダクタL5〜L7のそれぞれには、接地コンデ
ンサC8〜C10が接続されている。
Further, the inductors L5 to L7 of the bias circuit portion BC1 are ideally required to have infinite impedance so as not to leak the signal amplified by the MMIC1 to the Vcc terminal. For this reason, (λ
/ 4) long pattern or (λ / 4) long pattern. Ground capacitors C8 to C10 are connected to the inductors L5 to L7, respectively.

【0098】図3は図1に図示された送信部GSM/T
xに含まれるパワーアンプ部PA2の具体的な回路図を
示している。図において、Vapc2端子は、出力制御
用に設けられた端子で、パワーアンプ部PA2の出力
は、Vapc2端子に印加される電圧レベルにより制御
される。また、Vapc2端子に印加される電圧は、図
1において、カプラCOP2を介して電力検出部APC
2により検出された電力検出信号である。
FIG. 3 shows the transmitter GSM / T shown in FIG.
The specific circuit diagram of the power amplifier part PA2 contained in x is shown. In the figure, the Vapc2 terminal is a terminal provided for output control, and the output of the power amplifier unit PA2 is controlled by the voltage level applied to the Vapc2 terminal. Further, the voltage applied to the Vapc2 terminal is the power detection unit APC via the coupler COP2 in FIG.
2 is a power detection signal detected by 2.

【0099】パワーアンプ部PA2は、半導体素子の3
段構成でなるMMIC2と、入力整合回路部IM2と、
出力整合回路部OM2と、バイアス回路部BC2とを含
んでいる。
The power amplifier section PA2 is composed of semiconductor elements 3
An MMIC2 having a stage configuration, an input matching circuit unit IM2,
The output matching circuit section OM2 and the bias circuit section BC2 are included.

【0100】MMIC2はPin2端子から入力された
信号を増幅する役割を担い、入力整合回路部IM2は、
Pin2端子でのインピーダンス(50Ω)をMMIC
2の入力インピーダンスに整合させ、Pin2端子から
入力された信号をインピーダンス不整合による損失なく
MMIC2の入力へ伝送する役割を担う。
The MMIC2 plays a role of amplifying the signal input from the Pin2 terminal, and the input matching circuit IM2 is
Impedance (50Ω) at Pin2 terminal is MMIC
It has the role of matching the input impedance of 2 and transmitting the signal input from the Pin 2 terminal to the input of the MMIC 2 without loss due to impedance mismatch.

【0101】出力整合回路部OM2は、MMIC2の出
力インピーダンスをPout2端子で見たインピーダン
ス(50Ω)に整合させ、MMIC2から出力された信
号をインピーダンス不整合による損失を生じさせること
なく、Pout2端子へ伝送させる役割を担い、バイア
ス回路部BC2は、MMIC2に含まれる半導体を増幅
素子として動作させる役割を担う。
The output matching circuit section OM2 matches the output impedance of the MMIC2 with the impedance (50Ω) seen at the Pout2 terminal, and transmits the signal output from the MMIC2 to the Pout2 terminal without causing loss due to impedance mismatch. The bias circuit portion BC2 plays a role of operating the semiconductor included in the MMIC 2 as an amplification element.

【0102】入力整合回路部IM2は、インダクタL9
とコンデンサC11がL型に接続された回路で構成され
る。更に、入力整合回路部IM2にはコンデンサC12
が備えられている。
The input matching circuit section IM2 includes an inductor L9
And a capacitor C11 are connected in an L-shape. Further, the input matching circuit unit IM2 has a capacitor C12.
Is provided.

【0103】出力整合回路部OM2では、初段がインダ
クタL10とコンデンサC13とのL型回路、2段目が
インダクタL11とコンデンサC14とのL型回路、3
段目がインダクタL2とコンデンサC15とのL型回路
である。出力整合回路OM2の出力端にはコンデンサC
16が接続されている。
In the output matching circuit section OM2, the first stage is an L-type circuit including the inductor L10 and the capacitor C13, the second stage is an L-type circuit including the inductor L11 and the capacitor C14, and
The stage is an L-type circuit including an inductor L2 and a capacitor C15. A capacitor C is provided at the output terminal of the output matching circuit OM2.
16 are connected.

【0104】また、バイアス回路部BC2のインダクタ
L13〜L15は、MMIC2で増幅された信号を漏洩
させないよう、理想的には、インピーダンスを無限大に
することが求められる。このため、通常、(λ/4)長
パターンまたは(λ/4)長パターンに相当するインピ
ーダンスを持つインダクタ素子により構成される。イン
ダクタL13〜L15のそれぞれには、接地コンデンサ
C18〜C20が接続されている。
Further, the inductors L13 to L15 of the bias circuit portion BC2 are ideally required to have infinite impedance so as not to leak the signal amplified by the MMIC2. Therefore, it is usually composed of an inductor element having an impedance corresponding to the (λ / 4) long pattern or the (λ / 4) long pattern. Ground capacitors C18 to C20 are connected to the inductors L13 to L15, respectively.

【0105】図4は図2及び図3に示したパワーアンプ
部PA1、PA2を積層モジュール化したPA積層モジ
ュールの分解斜視図、図5は図4に示したPA積層モジ
ュールの完成状態における斜視図、図6は同じく内部の
接続構造を概略的に示す断面図である。積層基板100
における受動素子の配置については、特に限定はない。
図4〜図6は採用し得る一例を示すにすぎない。参照符
号90はシールドである。
FIG. 4 is an exploded perspective view of a PA laminated module in which the power amplifier units PA1 and PA2 shown in FIGS. 2 and 3 are formed into a laminated module, and FIG. 5 is a perspective view of the PA laminated module shown in FIG. 4 in a completed state. 6 is a sectional view schematically showing the internal connection structure. Laminated substrate 100
There is no particular limitation on the arrangement of the passive elements in the above.
4 to 6 show only one example that can be adopted. Reference numeral 90 is a shield.

【0106】図示実施例は、GSM/DCSデュアルバ
ンド対応のPA積層モジュールを示している。GSM側
では、周波数範囲が880〜915MHzで、出力電力
が、例えば、35.0dBmであるのに対し、DCS側
では周波数範囲が1710〜1785MHzで、出力電
力が、例えば、32.0dBmであり、互いに異なる仕
様であるので、同一の積層基板100において、GSM
側及びDCS側で互いに独立し、GSM用とDCS用の
2回路に分けて並列に配列される。
The illustrated embodiment shows a PA laminated module compatible with GSM / DCS dual band. On the GSM side, the frequency range is 880 to 915 MHz and the output power is, for example, 35.0 dBm, whereas on the DCS side, the frequency range is 1710 to 1785 MHz, and the output power is, for example, 32.0 dBm, Since the specifications are different from each other, GSM
Side and DCS sides are independent of each other and are divided into two circuits for GSM and DCS and arranged in parallel.

【0107】図示実施例のPA積層モジュールは、積層
基板100と、能動素子であるMMIC1、MMIC2
と、受動素子と、電源端子(Vcc1、Vcc2)、信
号端子(Vapc1、Vapc2)、(Pin1、Pi
n2)、(Pout1、Pout2)(図2参照、以下
同様)と、接地用パターンGNDと、貫通ビアホール4
0と、ブラインドビアホール30と、インナービアホー
ル20とを含む。
The PA laminated module of the illustrated embodiment includes a laminated substrate 100 and active elements MMIC1 and MMIC2.
, Passive elements, power supply terminals (Vcc1, Vcc2), signal terminals (Vapc1, Vapc2), (Pin1, Pi
n2), (Pout1, Pout2) (see FIG. 2, the same applies hereinafter), the grounding pattern GND, and the through via hole 4
0, a blind via hole 30, and an inner via hole 20.

【0108】積層基板100は、図4に示すように、9
枚の構成層101〜109を含む。構成層101〜10
9は順次に積層されている。構成層101〜109は、
有機樹脂材料と機能材料粉末とを混合したハイブリッド
材料でなる。
As shown in FIG. 4, the laminated substrate 100 has 9 layers.
Includes a number of constituent layers 101-109. Constituent layers 101 to 10
9 are sequentially laminated. The constituent layers 101 to 109 are
It is a hybrid material in which an organic resin material and a functional material powder are mixed.

【0109】能動素子であるMMIC1、MMIC2
は、積層基板100の表面側に位置する構成層101の
上に配置されている。MMIC1、MMIC2の電極
は、ワイヤーボンディング等により、構成層101上に
形成された導体パターンに接続される。
MMIC1 and MMIC2 which are active elements
Are arranged on the constituent layer 101 located on the front surface side of the laminated substrate 100. The electrodes of MMIC1 and MMIC2 are connected to the conductor pattern formed on the constituent layer 101 by wire bonding or the like.

【0110】電源端子(Vcc1、Vcc2)、信号端
子(Vapc1、Vapc2)、(Pin1、Pin
2)、(Pout1、Pout2)は、図6において、
積層基板100の最下層である構成層109の裏面に形
成された導体パターン50に接続される。その詳細につ
いては、後述する。
Power supply terminals (Vcc1, Vcc2), signal terminals (Vapc1, Vapc2), (Pin1, Pin)
2) and (Pout1, Pout2) are as shown in FIG.
It is connected to the conductor pattern 50 formed on the back surface of the constituent layer 109 which is the lowermost layer of the laminated substrate 100. The details will be described later.

【0111】貫通ビアホール40は、積層基板100を
厚み方向に貫通し、一端が、積層基板100の裏面にお
いて、電源端子(Vcc1、Vcc2)、信号端子(V
apc1、Vapc2)、(Pin1、Pin2)、
(Pout1、Pout2)を構成する導体パターン5
0に接続され、または、接地用パターンGNDに導通し
ている。
The through via hole 40 penetrates the laminated substrate 100 in the thickness direction, and one end of the through via hole 40 is provided on the back surface of the laminated substrate 100 as a power supply terminal (Vcc1, Vcc2) and a signal terminal (Vcc).
apc1, Vapc2), (Pin1, Pin2),
Conductor pattern 5 forming (Pout1, Pout2)
It is connected to 0 or is electrically connected to the ground pattern GND.

【0112】ブラインドビアホール30は、積層基板1
00の表面または裏面に設けられた導体パターン50
と、次層の導体パターン50との間を接続する。インナ
ービアホール20は、積層基板100の内部に形成され
た導体パターン50を接続する。ブラインドビアホール
30は、一端が積層基板100の内部で終端されてお
り、インナービアホール20は両端が積層基板100の
内部で終端されている。
The blind via hole 30 is formed in the laminated substrate 1
Conductor pattern 50 provided on the front surface or the back surface of 00
And the conductor pattern 50 of the next layer are connected. The inner via hole 20 connects the conductor pattern 50 formed inside the laminated substrate 100. One end of the blind via hole 30 is terminated inside the laminated substrate 100, and both ends of the inner via hole 20 are terminated inside the laminated substrate 100.

【0113】上述したように、本発明に係るPA積層モ
ジュールにおいて、積層基板100は、複数の構成層1
01〜109を積層して構成されている。構成層101
〜109は、有機樹脂材料と機能材料粉末とを混合した
ハイブリッド材料よりなる。ハイブリッド材料でなる構
成層101〜109は、フェライト等を用いた従来の積
層基板と異なって、加工工程において、クラックや層間
剥離が生じにくく、機械的強度に優れているので、製品
としての信頼性に優れている。また、層間の絶縁抵抗が
クラックによって劣化することがないので、コンデンサ
を形成するのに都合がよい。
As described above, in the PA laminated module according to the present invention, the laminated substrate 100 has a plurality of constituent layers 1.
It is configured by laminating 01 to 109. Composition layer 101
˜109 are made of a hybrid material in which an organic resin material and a functional material powder are mixed. Since the constituent layers 101 to 109 made of the hybrid material are different from the conventional laminated substrate using ferrite or the like, cracks and delamination are unlikely to occur in the processing step, and they are excellent in mechanical strength, so that reliability as a product is high. Is excellent. Further, the insulation resistance between the layers does not deteriorate due to cracks, which is convenient for forming a capacitor.

【0114】しかも、有機樹脂材料と機能材料粉末とを
混合したハイブリッド材料で構成した構成層101〜1
09は、パンチまたはドリル等を用いて、貫通ビアホー
ル40、インナービアホール20、ブラインドビアホー
ル30及びサーマルビアホール41を簡単に形成でき
る。このようにして形成されたホール内に導電性ぺ一ス
ト(Agなど)を充填して、電気的接続導体及び放熱路
を構成することができる。このため、層間において位置
ズレを生じることなく、各種ビアを確実に形成し得る。
Moreover, the constituent layers 101 to 1 made of the hybrid material in which the organic resin material and the functional material powder are mixed.
In 09, the through via hole 40, the inner via hole 20, the blind via hole 30, and the thermal via hole 41 can be easily formed by using a punch or a drill. The holes formed in this manner can be filled with a conductive paste (Ag or the like) to form an electrical connection conductor and a heat radiation path. Therefore, various vias can be surely formed without causing positional deviation between layers.

【0115】更に、ハイブリッド材料でなる構成層10
1〜109は、機能材料粉末の種類を選択することによ
り、所望の電気的及び磁気的特性を持たせることができ
る。例えば、機能材料粉末として、誘電体粉末を用いた
場合には、誘電体粉末の材料的選択により、誘電率の調
整が容易となり、焼結セラミック基板よりも低誘電率化
も可能であるとともに、有機樹脂材料基板よりも高いQ
が得られ、高周波領域(100MHz以上、特に100
MHz以上10GHz以下の領域)での使用に好適なも
のを実現できる。
Further, the constituent layer 10 made of a hybrid material.
Nos. 1 to 109 can have desired electrical and magnetic characteristics by selecting the type of functional material powder. For example, when the dielectric powder is used as the functional material powder, the dielectric constant can be easily adjusted by selecting the dielectric powder material, and the dielectric constant can be made lower than that of the sintered ceramic substrate. Higher Q than organic resin material substrate
Is obtained, and high frequency region (100 MHz or more, especially 100
It is possible to realize the one suitable for use in the range from MHz to 10 GHz).

【0116】また、機能材料粉末として磁性体粉末等を
選択使用することにより、優れた磁気特性を利用した用
途や磁気シールドを目的とした用途に、自由に対応でき
る。
Further, by selecting and using a magnetic substance powder or the like as the functional material powder, it is possible to freely deal with the use of excellent magnetic characteristics and the use for the purpose of magnetic shield.

【0117】更に、機能材料粉末の選択によって、高周
波帯域で、比較的高いQや誘電率εを得ることも可能で
ある。このような特性は、例えばストリップライン、イ
ンピーダンス整合回路、遅延回路及びアンテナ回路等を
構成する場合に要求される。しかも、機械的強度に優れ
た積層基板100を実現することができる。
Furthermore, by selecting the functional material powder, it is possible to obtain a relatively high Q and dielectric constant ε in the high frequency band. Such characteristics are required, for example, when forming a strip line, an impedance matching circuit, a delay circuit, an antenna circuit, and the like. Moreover, it is possible to realize the laminated substrate 100 having excellent mechanical strength.

【0118】また、構成層101〜109のためのハイ
ブリッド材料としては、予め、銅箔を張り付けた銅張り
板を用いを用いることができる。銅張り板を用いた場合
は、銅箔をパターンニングし、かつ、多層化することに
よって、PA積層モジュールを実現できる。パターンニ
ングや多層化処理は、通常の構成層製造工程と同じ工程
で出来るので、コストダウンおよび作業性の改善を図る
ことができる。また、このようにして得られるPA積層
モジュールは、高強度で、高周波特性の優れたものとな
り得る。
As the hybrid material for the constituent layers 101 to 109, it is possible to use a copper-clad plate to which a copper foil has been pasted. When a copper-clad board is used, a PA laminated module can be realized by patterning a copper foil and forming multiple layers. Since the patterning and the multi-layering process can be performed in the same process as the normal constituent layer manufacturing process, the cost can be reduced and the workability can be improved. Further, the PA laminated module thus obtained can have high strength and excellent high frequency characteristics.

【0119】本発明に係るPA積層モジュールでは、電
源端子(Vcc1、Vcc2)、信号端子(Vapc
1、Vapc2)、(Pin1、Pin2)、(Pou
t1、Pout2)を構成する導体パターン50及び接
地用パターンGNDは、積層基板100の裏面に設けら
れている。したがって、MMIC1、MMIC2の設け
られている表面側とは反対側の裏面側を、マザーボード
等に面付けするPA積層モジュールが得られる。
In the PA laminated module according to the present invention, the power supply terminals (Vcc1, Vcc2) and the signal terminals (Vapc).
1, Vapc2), (Pin1, Pin2), (Pou
The conductor pattern 50 and the ground pattern GND that form t1 and Pout2) are provided on the back surface of the laminated substrate 100. Therefore, it is possible to obtain the PA laminated module in which the back surface side opposite to the front surface side on which the MMIC1 and MMIC2 are provided faces the motherboard or the like.

【0120】本発明に係るPA積層モジュールにおい
て、貫通ビアホール40は、積層基板100を厚み方向
に貫通し、一端が、電源端子(Vcc1、Vcc2)、
信号端子(Vapc1、Vapc2)、(Pin1、P
in2)、(Pout1、Pout2)を構成する導体
パターン50または接地用パターンGNDに導通する。
したがって、マザーボード等に面付けする際、裏面側に
おいて、外部回路と接続し、その電気回路を、貫通ビア
ホール40を通して、積層基板100の内部及び積層基
板100の表面に導くことができる。
In the PA laminated module according to the present invention, the through via hole 40 penetrates the laminated substrate 100 in the thickness direction, and one end thereof is the power supply terminal (Vcc1, Vcc2),
Signal terminals (Vapc1, Vapc2), (Pin1, P
in2) and (Pout1, Pout2) are electrically connected to the conductor pattern 50 or the ground pattern GND.
Therefore, when it is mounted on a mother board or the like, it can be connected to an external circuit on the back surface side and its electric circuit can be guided to the inside of the laminated substrate 100 and the surface of the laminated substrate 100 through the through via hole 40.

【0121】また、貫通ビアホール40を用いて、積層
基板100の表面に搭載されたMMIC1、MMIC
2、及び、積層基板100の内部に形成された受動素子
のための導体パターン50を、電源端子(Vcc1、V
cc2)、信号端子(Vapc1、Vapc2)、(P
in1、Pin2)、(Pout1、Pout2)また
は接地用パターンGNDと接続することができる。
Further, the MMIC1 and MMIC mounted on the surface of the laminated substrate 100 using the through via holes 40.
2 and conductive patterns 50 for passive elements formed inside the laminated substrate 100 are connected to the power supply terminals (Vcc1, Vcc).
cc2), signal terminals (Vapc1, Vapc2), (P
in1, Pin2), (Pout1, Pout2) or the grounding pattern GND.

【0122】本発明では、貫通ビアホール40の他に、
ブラインドビアホール30を含む。ブラインドビアホー
ル30は、構成層101の表面または構成層109の裏
面に設けられた導体パターン50と、次層の構成層10
2または109に設けられた導体パターン50との間を
接続する。したがって、ブラインドビアホール30を用
いて、積層基板100の内部に形成された導体パターン
50を、裏面に導体パターン50として設けられた信号
端子または接地用パターンGNDと接続することができ
る。
In the present invention, in addition to the through via hole 40,
The blind via hole 30 is included. The blind via hole 30 includes the conductor pattern 50 provided on the front surface of the constituent layer 101 or the back surface of the constituent layer 109, and the constituent layer 10 of the next layer.
2 and 109 are connected to the conductor pattern 50 provided. Therefore, the blind via hole 30 can be used to connect the conductor pattern 50 formed inside the laminated substrate 100 to the signal terminal or the ground pattern GND provided as the conductor pattern 50 on the back surface.

【0123】本発明に係る積層基板100は、更に、イ
ンナービアホール20とを含む。インナービアホール2
0は積層基板100の内部に形成された導体パターン5
0の間を接続するものであって、積層基板100の裏面
には出ない。このため、貫通ビアホール40及びブライ
ンドビアホール30の適切な配置により、積層基板10
0の裏面側における端子の形状や配置に自由度が増すと
ともに、接地用パターンGNDの面積も確保できる。接
地用パターンが裏面の面積の80%以上の面積を占有す
るPA積層モジュールを実現することができる。
The laminated substrate 100 according to the present invention further includes an inner via hole 20. Inner beer hole 2
0 is a conductor pattern 5 formed inside the laminated substrate 100.
It connects between 0 and does not appear on the back surface of the laminated substrate 100. Therefore, the through-hole via hole 40 and the blind via hole 30 are appropriately arranged so that the laminated substrate 10 can be formed.
The degree of freedom in the shape and arrangement of the terminals on the back side of 0 can be increased, and the area of the ground pattern GND can be secured. It is possible to realize a PA laminated module in which the grounding pattern occupies 80% or more of the area of the back surface.

【0124】次に、図7〜図16を参照して、構成層1
01〜109のパターン配置の一例について、具体的に
説明する。図7は図4及び図5に示したPA積層モジュ
ールを表面側から見た平面図、図8は構成層102を表
面側から見た平面図、図9は構成層103を表面側から
見た平面図、図10は構成層104を表面側から見た平
面図、図11は構成層105を表面側から見た平面図、
図12は構成層106を表面側から見た平面図、図13
は構成層107を表面側から見た平面図、図14は構成
層108を表面側から見た平面図、図15は構成層10
9を表面側から見た平面図、図16は構成層109を裏
面側から見た図である。
Next, referring to FIGS. 7 to 16, the constituent layer 1
An example of the pattern arrangement of 01 to 109 will be specifically described. 7 is a plan view of the PA laminated module shown in FIGS. 4 and 5 viewed from the surface side, FIG. 8 is a plan view of the constituent layer 102 viewed from the surface side, and FIG. 9 is a constituent layer 103 viewed from the surface side. A plan view, FIG. 10 is a plan view of the constituent layer 104 seen from the front surface side, and FIG. 11 is a plan view of the constituent layer 105 seen from the front surface side.
FIG. 12 is a plan view of the constituent layer 106 seen from the front side, and FIG.
Is a plan view of the constituent layer 107 seen from the front surface side, FIG. 14 is a plan view of the constituent layer 108 seen from the front surface side, and FIG. 15 is a constituent layer 10
9 is a plan view seen from the front surface side, and FIG. 16 is a view seen from the back surface side of the constituent layer 109.

【0125】まず、図7を参照すると、構成層101の
表面のMMIC1、MMIC2の搭載領域には、接地導
体パターンGND1、GND2が形成されており、接地
導体パターンGND1、GND2の面内には、サーマル
ビアホール41の群が設けられている。サーマルビアホ
ール41は、MMIC1、MMIC2の搭載領域内にお
いて、構成層101〜109の層間を連続して貫通する
ように備えられている。サーマルビアホール41の内部
には、Agペースト等の導電性ペーストによる充填材が
充填されている。サーマルビアホール41の内部に充填
される充填材は、熱伝導性に優れているものであれば、
非導電性材料であってもよい。
First, referring to FIG. 7, ground conductor patterns GND1 and GND2 are formed in the mounting regions of the MMIC1 and MMIC2 on the surface of the constituent layer 101, and the ground conductor patterns GND1 and GND2 are formed in the plane. A group of thermal via holes 41 is provided. The thermal via hole 41 is provided so as to continuously penetrate between the constituent layers 101 to 109 in the mounting region of the MMIC1 and MMIC2. The thermal via hole 41 is filled with a filler made of a conductive paste such as Ag paste. As long as the filler filled in the thermal via hole 41 has excellent thermal conductivity,
It may be a non-conductive material.

【0126】受動素子は、図2に示した送信部DCS/
Txのパワーアンプ部PA1では、コンデンサC1〜C
10及びインダクタL1〜L8であり、図3に示した送
信部GSM/Txのパワーアンプ部ではコンデンサC1
1〜C20及びインダクタL9〜L16である。
The passive element is a transmitter DCS / shown in FIG.
In the Tx power amplifier unit PA1, capacitors C1 to C are provided.
10 and inductors L1 to L8, and the capacitor C1 in the power amplifier unit of the transmitter GSM / Tx shown in FIG.
1 to C20 and inductors L9 to L16.

【0127】図7を参照すると、これらのコンデンサ
(C1〜C20)、及び、インダクタ(L1〜L16)
の内、送信部DCS/Txのパワーアンプ部PA1のコ
ンデンサC2、C6〜C10は、チップコンデンサ70
(図4、図5参照)として、積層基板100の表層を構
成する構成層101の表面に搭載する。図7の点線は、
構成層101の表面上におけるチップコンデンサの配置
を表示する。チップコンデンサは、構成層101の表面
に設けられた導体パターン(図7の斜線によって表示さ
れたランド)にはんだ付け等の手段によって接続され
る。
Referring to FIG. 7, these capacitors (C1 to C20) and inductors (L1 to L16).
Among them, the capacitors C2 and C6 to C10 of the power amplifier unit PA1 of the transmission unit DCS / Tx are chip capacitors 70.
As shown in FIG. 4 and FIG. 5, the laminated substrate 100 is mounted on the surface of the constituent layer 101 constituting the surface layer. The dotted line in FIG. 7 is
The placement of the chip capacitors on the surface of the constituent layer 101 is displayed. The chip capacitor is connected to a conductor pattern (land shown by the diagonal lines in FIG. 7) provided on the surface of the constituent layer 101 by means of soldering or the like.

【0128】図7の実施例では、インダクタL1、L
2、L8も構成層101の表面に導体パターンとして形
成されている。また、コンデンサC1を構成するコンデ
ンサ電極C1a等も形成されている。
In the embodiment of FIG. 7, the inductors L1 and L
2, L8 are also formed as conductor patterns on the surface of the constituent layer 101. Further, a capacitor electrode C1a and the like which form the capacitor C1 are also formed.

【0129】送信部GSM/Txのパワーアンプ部PA
2では、構成層101の表面に、コンデンサC12、C
16〜C20を、チップコンデンサ70(図4、図5参
照)として搭載し、また、インダクタL9、L10、L
16を導体パターンとして形成する。コンデンサC11
を構成するコンデンサ電極C11a等も形成されてい
る。
Power amplifier PA of transmitter GSM / Tx
2, the capacitors C12, C are provided on the surface of the constituent layer 101.
16 to C20 are mounted as a chip capacitor 70 (see FIGS. 4 and 5), and inductors L9, L10, L
16 is formed as a conductor pattern. Capacitor C11
The capacitor electrode C11a and the like that configure the above are also formed.

【0130】他の受動素子は、積層基板100の内部に
形成する。図2及び図3において、点線円で囲まれてい
ない受動素子が積層基板100の内部及び表面に配置さ
れる。L1、L2、L8、L9、L10、L16は表面
の導体パターンである。
Other passive elements are formed inside the laminated substrate 100. In FIG. 2 and FIG. 3, passive elements that are not surrounded by a dotted circle are arranged inside and on the surface of the laminated substrate 100. L1, L2, L8, L9, L10, and L16 are conductor patterns on the surface.

【0131】次に、図8を参照すると、構成層102の
表面には、そのほぼ全面にわたって接地導体パターンG
ND3が形成されている。接地導体パターンGND3の
面内には、貫通ビアホール40、ブラインドビアホール
30及びインナービアホール20が形成されている。こ
れらは、白抜き円形表示の絶縁ギャップ内に設けられて
いる。また、MMIC1、MMIC2の配置領域内の接
地導体パターンGND1、GND2に形成されたサーマ
ルビアホール41(図7参照)に連なるサーマルビアホ
ール41が形成されている。貫通ビアホール40の一部
は、接地導体パターンGND3に接続されている。
Next, referring to FIG. 8, on the surface of the constituent layer 102, the ground conductor pattern G is formed over almost the entire surface.
ND3 is formed. A through via hole 40, a blind via hole 30, and an inner via hole 20 are formed in the surface of the ground conductor pattern GND3. These are provided in an insulating gap represented by a white circle. Further, a thermal via hole 41 continuous with the thermal via hole 41 (see FIG. 7) formed in the ground conductor patterns GND1 and GND2 in the arrangement area of the MMIC1 and MMIC2 is formed. Part of the through via hole 40 is connected to the ground conductor pattern GND3.

【0132】図7のコンデンサ電極C1a、C11aは
接地導体パターンGND3との間で所定のコンデンサC
1、C11を構成する。
The capacitor electrodes C1a and C11a shown in FIG. 7 are connected to the ground conductor pattern GND3 by a predetermined capacitor C.
1 and C11.

【0133】次に、図9を参照すると、構成層103の
表面には、接地導体パターンGND4、GND5が形成
されており、接地導体パターンGND4、GND5の面
内には、サーマルビアホール41の群が設けられてい
る。
Next, referring to FIG. 9, ground conductor patterns GND4 and GND5 are formed on the surface of the constituent layer 103, and a group of thermal via holes 41 is formed in the surface of the ground conductor patterns GND4 and GND5. It is provided.

【0134】また、構成層103の表面には、送信部D
CS/Txのパワーアンプ部PA1のインダクタL3と
ともに、コンデンサC4を構成するコンデンサ電極C4
a等が形成されている。
On the surface of the constituent layer 103, the transmitter D
A capacitor electrode C4 forming a capacitor C4 together with the inductor L3 of the CS / Tx power amplifier unit PA1
a and the like are formed.

【0135】送信部GSM/Txのパワーアンプ部PA
2では、構成層103の表面に、インダクタL11、コ
ンデンサC12を構成するコンデンサ電極C12a等が
形成されている。
Power amplifier PA of transmitter GSM / Tx
2, the inductor L11, the capacitor electrode C12a configuring the capacitor C12, and the like are formed on the surface of the constituent layer 103.

【0136】更に、構成層103には、貫通ビアホール
40及びインナービアホール20が形成されている。
Further, through-hole via holes 40 and inner via holes 20 are formed in the constituent layer 103.

【0137】次に、図10を参照すると、構成層104
の表面には、そのほぼ全面にわたって接地導体パターン
GND6が形成されている。接地導体パターンGND6
の面内には、貫通ビアホール40及びインナービアホー
ル20が形成されている。これらは、白抜き円形表示の
絶縁ギャップ内に設けられている。また、MMIC1、
MMIC2の配置領域内の接地導体パターンGND1、
GND2に形成されたサーマルビアホール41(図7参
照)に連なるサーマルビアホール41が形成されてい
る。貫通ビアホール40の一部は、接地導体パターンG
ND6に接続されている。
Next, referring to FIG. 10, the constituent layer 104
A ground conductor pattern GND6 is formed on almost the entire surface of the. Ground conductor pattern GND6
A through via hole 40 and an inner via hole 20 are formed in the plane. These are provided in an insulating gap represented by a white circle. In addition, MMIC1,
The ground conductor pattern GND1 in the arrangement area of the MMIC2,
A thermal via hole 41 continuous with the thermal via hole 41 (see FIG. 7) formed in the GND 2 is formed. A part of the through via hole 40 has a ground conductor pattern G.
It is connected to ND6.

【0138】図9のコンデンサ電極C4a、C12aは
接地導体パターンGND6との間で所定のコンデンサC
4、C12を構成する。
The capacitor electrodes C4a and C12a in FIG. 9 are connected to the ground conductor pattern GND6 by a predetermined capacitor C.
4 and C12.

【0139】次に、図11を参照すると、構成層105
の表面には、接地導体パターンGND7、GND8が形
成されており、接地導体パターンGND7、GND8の
面内には、サーマルビアホール41の群が設けられてい
る。
Next, referring to FIG. 11, the constituent layer 105
Ground conductor patterns GND7 and GND8 are formed on the surface of, and a group of thermal via holes 41 is provided in the surface of the ground conductor patterns GND7 and GND8.

【0140】また、送信部DCS/Txのパワーアンプ
部PA1のインダクタL4を構成する導体パターン、コ
ンデンサC5を構成するコンデンサ電極C5a等が形成
されている。
Further, a conductor pattern forming the inductor L4 of the power amplifier PA1 of the transmitter DCS / Tx, a capacitor electrode C5a forming the capacitor C5, etc. are formed.

【0141】送信部GSM/Txのパワーアンプ部PA
2では、構成層105の表面に、インダクタL12を構
成する導体パターン、コンデンサC15を構成するコン
デンサ電極C15a等が形成されている。更に、構成層
105には、貫通ビアホール40及びインナービアホー
ル20が形成されている。
Power amplifier PA of transmitter GSM / Tx
In No. 2, the conductor layer forming the inductor L12, the capacitor electrode C15a forming the capacitor C15, and the like are formed on the surface of the constituent layer 105. Further, a through via hole 40 and an inner via hole 20 are formed in the constituent layer 105.

【0142】次に、図12を参照すると、構成層106
の表面には、そのほぼ全面にわたって接地導体パターン
GND9が形成されている。接地導体パターンGND9
の面内には、貫通ビアホール40及びインナービアホー
ル20が形成されている。これらは、白抜き円形表示の
絶縁ギャップ内に設けられている。また、MMIC1、
MMIC2の配置領域内の接地導体パターンGND1、
GND2に形成されたサーマルビアホール41(図7参
照)に連なるサーマルビアホール41が形成されてい
る。貫通ビアホール40の一部は、接地導体パターンG
ND9に接続されている。
Next, referring to FIG. 12, the constituent layer 106
A grounding conductor pattern GND9 is formed on almost the entire surface of the. Ground conductor pattern GND9
A through via hole 40 and an inner via hole 20 are formed in the plane. These are provided in an insulating gap represented by a white circle. In addition, MMIC1,
The ground conductor pattern GND1 in the arrangement area of the MMIC2,
A thermal via hole 41 continuous with the thermal via hole 41 (see FIG. 7) formed in the GND 2 is formed. A part of the through via hole 40 has a ground conductor pattern G.
It is connected to ND9.

【0143】図11のコンデンサ電極C5a、C15a
は接地導体パターンGND9との間で所定のコンデンサ
C5、C15を構成する。
Capacitor electrodes C5a and C15a in FIG.
Form predetermined capacitors C5 and C15 with the ground conductor pattern GND9.

【0144】次に、図13を参照すると、構成層107
の表面には、接地導体パターンGND10、GND11
が形成されており、接地導体パターンGND10、GN
D11の面内には、サーマルビアホール41の群が設け
られている。
Next, referring to FIG. 13, the constituent layer 107
On the surface of the ground conductor pattern GND10, GND11
Are formed, and the ground conductor patterns GND10 and GN are formed.
A group of thermal via holes 41 is provided in the plane of D11.

【0145】また、送信部DCS/Txのパワーアンプ
部PA1のインダクタL7を構成する導体パターン、及
び、送信部GSM/Txのパワーアンプ部PA2のイン
ダクタL15を構成する導体パターン等が形成されてい
る。更に、構成層107には、貫通ビアホール40及び
インナービアホール20が形成されている。
Further, a conductor pattern forming the inductor L7 of the power amplifier PA1 of the transmitter DCS / Tx and a conductor pattern forming the inductor L15 of the power amplifier PA2 of the transmitter GSM / Tx are formed. . Further, through via holes 40 and inner via holes 20 are formed in the constituent layer 107.

【0146】次に、図14を参照すると、構成層108
の表面には、そのほぼ全面にわたって接地導体パターン
GND12が形成されている。接地導体パターンGND
12の面内には、貫通ビアホール40及びインナービア
ホール20が形成されている。これらは、白抜き円形表
示の絶縁ギャップ内に設けられている。また、MMIC
1、MMIC2の配置領域内の接地導体パターンGND
1、GND2に形成されたサーマルビアホール41(図
7参照)に連なるサーマルビアホール41が形成されて
いる。貫通ビアホール40の一部は、接地導体パターン
GND12に接続されている。
Next, referring to FIG. 14, the constituent layers 108
A ground conductor pattern GND12 is formed on almost the entire surface of the. Ground conductor pattern GND
A through via hole 40 and an inner via hole 20 are formed in the plane of 12. These are provided in an insulating gap represented by a white circle. Also, MMIC
1. Ground conductor pattern GND in the arrangement area of MMIC2
1, thermal via holes 41 connected to the thermal via holes 41 (see FIG. 7) formed in GND2 are formed. Part of the through via hole 40 is connected to the ground conductor pattern GND12.

【0147】次に、図15を参照すると、構成層109
の表面には、接地導体パターンGND13、GND14
が形成されており、接地導体パターンGND13、GN
D14の面内には、サーマルビアホール41の群が設け
られている。
Next, referring to FIG. 15, the constituent layer 109
On the surface of the ground conductor pattern GND13, GND14
Are formed, and the ground conductor patterns GND13 and GN are formed.
A group of thermal via holes 41 is provided in the plane of D14.

【0148】また、送信部DCS/Txのパワーアンプ
部PA1のインダクタL5、L6を構成する導体パター
ン、及び、送信部GSM/Txのパワーアンプ部PA2
のインダクタL13、L14を構成する導体パターン等
が形成されている。更に、構成層109には、貫通ビア
ホール40が形成されている。
Further, the conductor patterns forming the inductors L5 and L6 of the power amplifier section PA1 of the transmitter DCS / Tx, and the power amplifier section PA2 of the transmitter GSM / Tx.
Conductor patterns and the like that form the inductors L13 and L14 are formed. Further, a through via hole 40 is formed in the constituent layer 109.

【0149】更に、構成層109の裏面には、電源端子
(Vcc1、Vcc2)、信号端子(Vapc1、Va
pc2)、(Pin1、Pin2)、(Pout1、P
out2)及び接地用パターンGND15が設けられて
いる。接地用パターンGND15は、構成層109の裏
面面積の80%以上を占有していることが好ましい。電
源端子(Vcc1、Vcc2)及び信号端子(Vapc
1、Vapc2)、(Pin1、Pin2)、(Pou
t1、Pout2)は、構成層109の周辺において、
接地用パターンGND15から、電気絶縁して配置され
ている。
Further, on the back surface of the constituent layer 109, power supply terminals (Vcc1, Vcc2) and signal terminals (Vapc1, Vapc).
pc2), (Pin1, Pin2), (Pout1, P
out2) and the grounding pattern GND15 are provided. The ground pattern GND15 preferably occupies 80% or more of the back surface area of the constituent layer 109. Power supply terminals (Vcc1, Vcc2) and signal terminals (Vapc
1, Vapc2), (Pin1, Pin2), (Pou
t1, Pout2) is around the constituent layer 109,
It is arranged so as to be electrically insulated from the ground pattern GND15.

【0150】貫通ビアホール40は、積層基板100を
厚み方向に貫通し、一端が、積層基板100の裏面にお
いて、接地用パターンGND15に接続され、または、
電源端子(Vcc1、Vcc2)、信号端子(Vapc
1、Vapc2)、(Pin1、Pin2)、(Pou
t1、Pout2)に導通する。本実施例では、ブライ
ンドビアホール30は、積層基板100の裏面側(構成
層109)には形成していないが、貫通ビアホール40
の接続されない外部接続端子に接続するようにしても構
わない。
The through via hole 40 penetrates the laminated substrate 100 in the thickness direction, and one end thereof is connected to the ground pattern GND15 on the back surface of the laminated substrate 100, or
Power supply terminals (Vcc1, Vcc2), signal terminals (Vapc
1, Vapc2), (Pin1, Pin2), (Pou
It conducts to t1 and Pout2). In this embodiment, the blind via hole 30 is not formed on the back surface side (constituent layer 109) of the laminated substrate 100, but the through via hole 40 is formed.
You may make it connect to the external connection terminal which is not connected.

【0151】したがって、マザーボード等に面付けする
際、裏面側において、外部回路と接続し、その電気回路
を、貫通ビアホール40及びブラインドビアホール30
を通して、積層基板100の内部及び積層基板100の
表面に導くことができる。
Therefore, when it is mounted on a mother board or the like, it is connected to an external circuit on the back surface side, and the electric circuit is connected to the through via hole 40 and the blind via hole 30.
Through, to the inside of the laminated substrate 100 and the surface of the laminated substrate 100.

【0152】また、貫通ビアホール40及びブラインド
ビアホール30を用いて、積層基板100の表面に搭載
されたMMIC1、MMIC2、及び、積層基板100
の内部に形成された受動素子のための導体パターンを、
電源端子(Vcc1、Vcc2)、信号端子(Vapc
1、Vapc2)、(Pin1、Pin2)、(Pou
t1、Pout2)または接地用パターンGND15と
接続することができる。
Further, using the through via hole 40 and the blind via hole 30, the MMIC1 and MMIC2 mounted on the surface of the laminated substrate 100, and the laminated substrate 100.
Conductive pattern for passive elements formed inside the
Power supply terminals (Vcc1, Vcc2), signal terminals (Vapc
1, Vapc2), (Pin1, Pin2), (Pou
t1, Pout2) or the grounding pattern GND15.

【0153】インナービアホール20は積層基板100
の裏面には現れない。このため、裏面において、端子の
形状や配置に自由度が増すとともに、接地用パターンの
面積も確保できる。
The inner via hole 20 is the laminated substrate 100.
Does not appear on the back side of. Therefore, on the back surface, the degree of freedom in the shape and arrangement of the terminals is increased, and the area of the ground pattern can be secured.

【0154】本発明では、構成層101〜109は、有
機樹脂材料と機能材料粉末とを混合したハイブリッド材
料でなる。ハイブリッド材料を構成する有機樹脂材料及
び機能材料粉末については、既に詳説したとおりであ
り、誘電率の調整が容易となり、焼結セラミックでなる
積層基板と比べて、低誘電率化が可能であるとともに、
有機樹脂材料による積層基板と比較して、高いQが得ら
れ、高周波領域(100MHz以上、特に100MHz
以上10GHz以下の領域)での使用に好適である。
In the present invention, the constituent layers 101 to 109 are made of a hybrid material in which an organic resin material and a functional material powder are mixed. The organic resin material and the functional material powder constituting the hybrid material have already been described in detail, the dielectric constant can be easily adjusted, and the dielectric constant can be reduced as compared with the laminated substrate made of sintered ceramics. ,
High Q is obtained compared to a laminated substrate made of an organic resin material, and a high frequency region (100 MHz or more, especially 100 MHz) is obtained.
It is suitable for use in the range of 10 GHz or less).

【0155】また、磁性体粉末を含有するハイブリッド
材料は、優れた磁気特性を利用した用途や磁気シールド
を目的とした使用に適している。さらに、磁性体粉末を
含有するハイブリッド材料は、高周波帯域で、比較的高
いQやεを得ることも可能であり、こうした特性が要求
される用途、例えばストリップラインや、インピーダン
スの整合回路、遅延回路等のPA積層モジュールに適し
たハイブリッド材料となり、しかも高強度である。
Further, the hybrid material containing the magnetic powder is suitable for the purpose of utilizing excellent magnetic properties and the purpose of magnetic shield. Further, the hybrid material containing the magnetic powder can obtain a relatively high Q or ε in a high frequency band, and is used in applications requiring such characteristics, such as strip lines, impedance matching circuits, and delay circuits. It is a hybrid material suitable for PA laminated modules such as, and has high strength.

【0156】また、磁性体粉末を含有するハイブリッド
材料または誘電体粉末を含有するハイブリッド材料を用
いて、構成層若しくは積層基板を形成する場合、接着剤
等を用いることなく銅箔との接着やパターンニングが実
現でき、かつ多層化を実現することができる。こうした
パターンニングや多層化処理は、通常の構成層製造工程
と同じ工程で出来るので、コストダウンおよび作業性の
改善を図ることができる。また、このようにして得られ
る構成層によるPA積層モジュールは、機械的強度に優
れ、高周波特性の向上したものである。
When a constituent layer or a laminated substrate is formed by using a hybrid material containing a magnetic powder or a hybrid material containing a dielectric powder, adhesion with a copper foil or a pattern can be performed without using an adhesive or the like. Can be realized, and multi-layering can be realized. Since such patterning and multi-layering treatment can be performed in the same process as a normal component layer manufacturing process, cost reduction and workability improvement can be achieved. Further, the PA laminated module having the constituent layers thus obtained has excellent mechanical strength and improved high frequency characteristics.

【0157】4.PA積層モジュールの製造方法 次に、図17〜図36を参照して、PA積層モジュール
の製造方法を説明する。まず、図17に示すように、コ
ア層となる構成層105を準備する。構成層105は、
両面に銅箔500を予め付着させてある銅張り板であ
る。銅箔500の厚みは、例えば、18μmである。
4. Method for Manufacturing PA Laminated Module Next, a method for manufacturing the PA laminated module will be described with reference to FIGS. 17 to 36. First, as shown in FIG. 17, a constituent layer 105 serving as a core layer is prepared. The constituent layer 105 is
It is a copper-clad plate having copper foils 500 attached on both sides in advance. The thickness of the copper foil 500 is, for example, 18 μm.

【0158】次に、構成層105の両面の銅箔500を
パターンニングし、図18に示すように、両面に銅箔に
よる導体パターン50、50を形成する。導体パターン
50、50のパターンは、例えば図2、図3に示した回
路構成によって定まる。また、パターンニングに当たっ
ては、周知のフォトリソグラフィ工程を実行する。
Next, the copper foils 500 on both surfaces of the constituent layer 105 are patterned to form conductor patterns 50, 50 of copper foil on both surfaces, as shown in FIG. The patterns of the conductor patterns 50, 50 are determined by the circuit configurations shown in FIGS. 2 and 3, for example. Moreover, in patterning, a well-known photolithography process is performed.

【0159】次に、図19に示すように、構成層105
の両面に構成層104及び構成層106を、加熱圧着す
る。構成層104、106は、予め、一面側に銅箔50
0を付着させてある半硬化させたハイブリッド材料から
なる構成層(以下RCC構成層と称する)であり、構成
層105に加熱圧着することにより硬化する。銅箔50
0の厚みは、例えば、18μmである。
Next, as shown in FIG. 19, the constituent layer 105
The constituent layer 104 and the constituent layer 106 are thermocompression-bonded to both surfaces thereof. The constituent layers 104 and 106 are previously formed on one surface side of the copper foil 50.
It is a constituent layer (hereinafter referred to as an RCC constituent layer) made of a semi-cured hybrid material to which 0 is attached, and is hardened by thermocompression bonding to the constituent layer 105. Copper foil 50
The thickness of 0 is, for example, 18 μm.

【0160】次に、構成層104、106の銅箔500
をパターンニングし、図20に示すように、構成層10
4、106の各一面に銅箔による導体パターン50、5
0を形成する。パターンニングに当たってはフォトリソ
グラフィ工程を実行する。
Next, the copper foil 500 of the constituent layers 104 and 106
And patterning the constituent layer 10 as shown in FIG.
Conductor patterns 50, 5 made of copper foil on one surface of each of 4, 106
Form 0. In patterning, a photolithography process is performed.

【0161】次に、図21に示すように、構成層104
の導体パターン50を有する側に構成層104を加熱圧
着し、構成層106の導体パターン50を有する側に構
成層107を加熱圧着する。構成層103、107とし
ては、一面側に銅箔500を付着させてあるRCC構成
層を用いる。そして、銅箔500のない他面側をもっ
て、構成層105に加熱圧着する。銅箔500の厚み
は、例えば、18μmである。
Next, as shown in FIG. 21, the constituent layer 104
The constituent layer 104 is thermocompression bonded to the side having the conductor pattern 50, and the constituent layer 107 is thermocompression bonded to the side of the constituent layer 106 having the conductor pattern 50. As the constituent layers 103 and 107, RCC constituent layers having a copper foil 500 attached to one surface side are used. Then, the other surface side without the copper foil 500 is thermocompression bonded to the constituent layer 105. The thickness of the copper foil 500 is, for example, 18 μm.

【0162】次に、構成層103、107の銅箔500
をパターンニングし、図22に示すように、構成層10
3、107の各一面に銅箔による導体パターン50、5
0を形成する。パターンニングに当たってはフォトリソ
グラフィ工程を実行する。
Next, the copper foil 500 of the constituent layers 103 and 107
And the constituent layer 10 is patterned as shown in FIG.
Conductor patterns 50, 5 made of copper foil on one surface of each of 3, 107
Form 0. In patterning, a photolithography process is performed.

【0163】次に、図23に示すように、構成層103
の導体パターン50を有する側に構成層102を加熱圧
着し、構成層107の導体パターン50を有する側に構
成層108を加熱圧着する。構成層102、108は一
面側に銅箔500を付着させたRCC構成層を用いる。
そして、銅箔500のない他面側をもって、構成層10
3、107に加熱圧着する。銅箔500の厚みは、例え
ば、18μmである。
Next, as shown in FIG. 23, the constituent layer 103
The constituent layer 102 is thermocompression bonded to the side having the conductor pattern 50, and the constituent layer 108 is thermocompression bonded to the side of the constituent layer 107 having the conductor pattern 50. As the constituent layers 102 and 108, RCC constituent layers having a copper foil 500 attached to one surface side are used.
Then, with the other surface side without the copper foil 500, the constituent layer 10
3 and 107 are thermocompression bonded. The thickness of the copper foil 500 is, for example, 18 μm.

【0164】次に、図24に示すように、図23の工程
を経た積層体にインナービアホール20を形成する。イ
ンナービアホール20は、数値制御加工(以下NC加工
と称する)によるドリリング、パンチングまたはレーザ
によって形成することができる。この段階でのインナー
ビアホール20は導体を持たず、その意味で、完成品と
してのインナービアホール20(図4〜図16)とは異
なるものである。
Next, as shown in FIG. 24, the inner via hole 20 is formed in the laminated body which has undergone the process of FIG. The inner via hole 20 can be formed by drilling, punching or laser by numerical control processing (hereinafter referred to as NC processing). The inner via hole 20 at this stage has no conductor, and in that sense, it is different from the inner via hole 20 (FIGS. 4 to 16) as a finished product.

【0165】次に、図25に示すように、インナービア
ホール20の内面にめっき膜201を付着させる。めっ
き膜は銅箔500の上にも付着するが、図25では省略
して示してある。めっき膜201は、典型的には銅めっ
き膜であるが、他の材料を用いてもよい。
Next, as shown in FIG. 25, a plating film 201 is attached to the inner surface of the inner via hole 20. The plating film adheres also on the copper foil 500, but is omitted in FIG. 25. The plating film 201 is typically a copper plating film, but other materials may be used.

【0166】次に、図26に示すように、インナービア
ホール20の内部に、導電ペースト202を充填する。
導電ペースト202は、永久穴埋めとして用い得る材料
であれば、とくに限定はない。代表的には、Agペース
トを用いることができる。この後、構成層102及び構
成層108の表面を、機械的または化学的手法により研
摩し、表面に盛り上がる導電ペースト202を除去す
る。これにより、図27に示すように、構成層102及
び構成層108の表面が平坦化されることになる。
Next, as shown in FIG. 26, the inside of the inner via hole 20 is filled with a conductive paste 202.
The conductive paste 202 is not particularly limited as long as it is a material that can be used for permanent filling. Typically, Ag paste can be used. After that, the surfaces of the constituent layers 102 and 108 are polished by a mechanical or chemical method to remove the conductive paste 202 rising on the surfaces. As a result, as shown in FIG. 27, the surfaces of the constituent layers 102 and 108 are flattened.

【0167】次に、図28に示すように、構成層10
2、108の上に形成された銅箔500の上にめっき膜
203を付着させ、銅箔500の面内に存在するインナ
ービアホール20、めっき膜201及び導電性ペースト
202を塞ぐ。めっき膜203は、Cuめっき、Auめ
っきまたはNiめっき等によって構成することができ
る。
Next, as shown in FIG. 28, the constituent layer 10
The plating film 203 is attached on the copper foil 500 formed on the layers 2 and 108 to close the inner via hole 20, the plating film 201 and the conductive paste 202 existing in the plane of the copper foil 500. The plating film 203 can be formed by Cu plating, Au plating, Ni plating, or the like.

【0168】次に、銅箔500及びその上のめっき膜2
03をパターニングし、図29に示すように、所定のパ
ターンを有する導体パターン50を形成する。パターニ
ングはフォトリソグラフィによる。
Next, the copper foil 500 and the plated film 2 thereon
03 is patterned to form a conductor pattern 50 having a predetermined pattern as shown in FIG. Patterning is by photolithography.

【0169】次に、図30に示すように、構成層102
の導体パターン50を有する側に構成層101を加熱圧
着し、構成層108の導体パターン50を有する側に構
成層109を加熱圧着する。構成層101、109はR
CC構成層であり、銅箔500の厚みは、例えば、18
μmである。
Next, as shown in FIG. 30, the constituent layer 102
The constituent layer 101 is thermocompression bonded to the side having the conductor pattern 50, and the constituent layer 109 is thermocompression bonded to the side of the constituent layer 108 having the conductor pattern 50. The constituent layers 101 and 109 are R
The thickness of the copper foil 500 is, for example, 18
μm.

【0170】次に、図31に図示するように、構成層1
01、109にブラインドビアホール30を形成する。
ブラインドビアホール30はNC加工によるドリリン
グ、パンチングまたはレーザによって形成することがで
きる。
Next, as shown in FIG. 31, the constituent layer 1
Blind via holes 30 are formed at 01 and 109.
The blind via hole 30 can be formed by drilling by NC processing, punching, or laser.

【0171】次に、図32に示すように、構成層101
〜109を貫通する貫通ビアホール40を形成する。貫
通ビアホール40もNC加工によって形成する。
Next, as shown in FIG. 32, the constituent layer 101
Through via holes 40 are formed so as to penetrate through to 109. The through via hole 40 is also formed by NC processing.

【0172】次に、図33に示すように、ブラインドビ
アホール30及び貫通ビアホール40の内面にめっき膜
301、401を付着させる。めっき膜301、401
は銅箔500の上にも付着する。めっき膜301、40
1は、典型的には銅めっき膜である。
Next, as shown in FIG. 33, the plating films 301 and 401 are attached to the inner surfaces of the blind via hole 30 and the through via hole 40. Plating film 301, 401
Also adheres on the copper foil 500. Plating film 301, 40
1 is typically a copper plating film.

【0173】次に、図34に示すように、ブラインドビ
アホール30及び貫通ビアホール40の内部に、導電ペ
ースト302、402を充填する。導電ペースト30
2、402は、代表的には、Agペーストを用いる。こ
の後、構成層101及び構成層109の表面を、機械的
または化学的手法により研摩し、表面に盛り上がる導電
ペースト302、402を除去する。これにより、図3
5に示すように、構成層101及び構成層109の表面
が平坦化されることになる。
Next, as shown in FIG. 34, the blind via hole 30 and the through via hole 40 are filled with conductive pastes 302 and 402. Conductive paste 30
2, 402 is typically Ag paste. After that, the surfaces of the constituent layers 101 and 109 are polished by a mechanical or chemical method to remove the conductive pastes 302 and 402 rising on the surfaces. As a result, FIG.
As shown in FIG. 5, the surfaces of the constituent layers 101 and 109 are flattened.

【0174】次に、図36に示すように、構成層10
1、109の上に形成された銅箔500の上にめっき膜
303を付着させ、銅箔500の面内に存在するブライ
ンドビアホール30、貫通ビアホール40、めっき膜3
01、401及び導電性ペースト302、402を塞
ぐ。
Next, as shown in FIG. 36, the constituent layer 10
The plating film 303 is attached on the copper foil 500 formed on the first and the 109, and the blind via hole 30, the through via hole 40, and the plating film 3 existing in the plane of the copper foil 500.
01 and 401 and the conductive pastes 302 and 402 are closed.

【0175】この後、構成層101、109の上に形成
された銅箔500を、フォトリソグラフィの適用によっ
てパターニングし、導体パターン50や接地用パターン
GND等を形成する。更に、積層基板100の最上層の
構成層101の表面には、MMIC1、MMIC2及び
各種チップ部品を搭載し、はんだ付けすることによっ
て、所定のPA積層モジュールが得られる。
After that, the copper foil 500 formed on the constituent layers 101 and 109 is patterned by applying photolithography to form the conductor pattern 50, the ground pattern GND and the like. Further, by mounting the MMIC1, MMIC2 and various chip components on the surface of the uppermost constituent layer 101 of the laminated substrate 100 and soldering, a predetermined PA laminated module can be obtained.

【0176】5.電圧制御発振器積層モジュール(VC
O積層モジュール) 図37はVCO(電圧制御発振器)の回路構成の一例を
示している。図示のVCOは、例えば、図1に示した回
路において、VCO1〜VCO3の少なくとも一つを構
成するために用いられる。図において、電源端子Vcc
3に供給された動作電圧は、抵抗R31〜R33によっ
て分圧され、発振回路6に供給される。電源端子Vcc
3にはコンデンサC37が接続されている。
5. Voltage controlled oscillator stacked module (VC
O Stacked Module) FIG. 37 shows an example of a circuit configuration of a VCO (voltage controlled oscillator). The illustrated VCO is used to configure at least one of VCO1 to VCO3 in the circuit shown in FIG. 1, for example. In the figure, the power supply terminal Vcc
The operating voltage supplied to No. 3 is divided by the resistors R31 to R33 and supplied to the oscillator circuit 6. Power supply terminal Vcc
A capacitor C37 is connected to 3.

【0177】信号端子Vin3に供給された電圧制御信
号は、インダクタL31を介して、コンデンサC32、
バリキャップダイオードD31に供給される。インダク
タL31の出力端にはコンデンサC32が接続されてい
る。
The voltage control signal supplied to the signal terminal Vin3 passes through the inductor L31 and the capacitor C32,
It is supplied to the varicap diode D31. The capacitor C32 is connected to the output terminal of the inductor L31.

【0178】バリキャップダイオードD31の後段に
は、コンデンサC33を介して、共振回路5が接続さ
れ、共振回路5の後段には発振回路6が接続されてい
る。共振回路5は、コンデンサC34及びストリップラ
インL32によって定まる共振周波数を持つ。
The resonance circuit 5 is connected to the rear stage of the varicap diode D31 via the capacitor C33, and the oscillation circuit 6 is connected to the rear stage of the resonance circuit 5. The resonance circuit 5 has a resonance frequency determined by the capacitor C34 and the strip line L32.

【0179】発振回路6は、トランジスタT31、T3
2等を備える。発振回路6は、抵抗R31〜R33によ
って分圧された電圧によってバイアスされ、共振回路5
の回路定数、バリキャップダイオードD31の有する容
量値、コンデンサC33、C35、C36、C39、及
び、インダクタL33等を発振定数として発振動作を
し、コンデンサC40を介して、信号端子Vout3か
ら発振信号を出力する。
The oscillator circuit 6 includes transistors T31 and T3.
2 and so on. The oscillation circuit 6 is biased by the voltage divided by the resistors R31 to R33, and the resonance circuit 5
The circuit constant, the capacitance value of the varicap diode D31, the capacitors C33, C35, C36, C39, and the inductor L33 are used as oscillation constants for oscillation, and the oscillation signal is output from the signal terminal Vout3 via the capacitor C40. To do.

【0180】図38は図37に示したようなVCO回路
をモジュール化したVCO積層モジュールの分解斜視
図、図39は図38に示したVCO積層モジュールの内
部構造を概略的に示す拡大断面図、図40は図39に示
したVCO積層モジュールの底面側の端子配置を示す底
面図である。積層基板100における受動素子の配置に
ついては、特に限定はない。図は採用し得る一例を示す
にすぎない。
FIG. 38 is an exploded perspective view of a VCO laminated module in which the VCO circuit as shown in FIG. 37 is modularized, and FIG. 39 is an enlarged sectional view schematically showing the internal structure of the VCO laminated module shown in FIG. FIG. 40 is a bottom view showing the terminal arrangement on the bottom side of the VCO laminated module shown in FIG. 39. The arrangement of the passive elements on the laminated substrate 100 is not particularly limited. The figure only shows one example that can be adopted.

【0181】積層基板100は、図38、図39に示す
ように、8枚の構成層101〜108を順次に積層して
構成されている。構成層101〜108は、有機樹脂材
料と機能材料粉末とを混合したハイブリッド材料でな
る。
As shown in FIGS. 38 and 39, the laminated substrate 100 is formed by sequentially laminating eight constituent layers 101 to 108. The constituent layers 101 to 108 are made of a hybrid material in which an organic resin material and a functional material powder are mixed.

【0182】能動素子であるトランジスタT31、T3
2、及び、バリキャップダイオードD31、並びに、抵
抗R31〜R33は、積層基板100の表面側に位置す
る構成層101の上に配置されている。他の回路要素
は、積層基板100の内部に埋設される。
Transistors T31 and T3 which are active elements
2, the varicap diode D31, and the resistors R31 to R33 are arranged on the constituent layer 101 located on the front surface side of the laminated substrate 100. Other circuit elements are embedded inside the laminated substrate 100.

【0183】図37に示された電源端子Vcc3、信号
端子Vin3、信号端子Vout3は、図38、図39
において、積層基板100の最下層である構成層108
の裏面に形成された導体パターン50に接続される。ま
た、図37の接地線は、接地用パターンGNDに接続さ
れる。
The power supply terminal Vcc3, the signal terminal Vin3, and the signal terminal Vout3 shown in FIG. 37 are the same as those shown in FIGS.
In the structure substrate 108, which is the lowermost layer of the laminated substrate 100,
Is connected to the conductor pattern 50 formed on the back surface of the. Further, the ground line of FIG. 37 is connected to the ground pattern GND.

【0184】貫通ビアホール40は、積層基板100を
厚み方向に貫通し、一端が、積層基板100の裏面にお
いて、電源端子Vcc3、信号端子Vin3、信号端子
Vout3を構成する導体パターン50に接続されてい
る。
The through via hole 40 penetrates the laminated substrate 100 in the thickness direction, and one end thereof is connected to the conductor pattern 50 constituting the power supply terminal Vcc3, the signal terminal Vin3, and the signal terminal Vout3 on the back surface of the laminated substrate 100. .

【0185】ブラインドビアホール30は、積層基板1
00の表面または裏面に設けられた導体パターン50
と、次層の導体パターン50との間を接続する。インナ
ービアホール20は、積層基板100の内部に形成され
た導体パターン50を接続する。ブラインドビアホール
30は、一端が積層基板100の内部で終端されてお
り、インナービアホール20は両端が積層基板100の
内部で終端されている。
The blind via hole 30 is formed in the laminated substrate 1
Conductor pattern 50 provided on the front surface or the back surface of 00
And the conductor pattern 50 of the next layer are connected. The inner via hole 20 connects the conductor pattern 50 formed inside the laminated substrate 100. One end of the blind via hole 30 is terminated inside the laminated substrate 100, and both ends of the inner via hole 20 are terminated inside the laminated substrate 100.

【0186】VCO積層モジュールにおいても、積層基
板100を構成する構成層101〜108は、有機樹脂
材料と機能材料粉末とを混合したハイブリッド材料より
なる。ハイブリッド材料でなる構成層101〜108
は、加工工程において、クラックや層間剥離が生じにく
く、機械的強度に優れているので、製品としての信頼性
に優れている。また、層間の絶縁抵抗がクラックによっ
て劣化することがないので、コンデンサを形成するのに
都合がよい。
Also in the VCO laminated module, the constituent layers 101 to 108 constituting the laminated substrate 100 are made of a hybrid material in which an organic resin material and a functional material powder are mixed. Constituent layers 101 to 108 made of hybrid material
In the processing step, since cracks and delamination are unlikely to occur and mechanical strength is excellent, the product has excellent reliability as a product. Further, the insulation resistance between the layers does not deteriorate due to cracks, which is convenient for forming a capacitor.

【0187】しかも、有機樹脂材料と機能材料粉末とを
混合したハイブリッド材料で構成した積層基板は、パン
チまたはドリル等を用いて、貫通ビアホール40、イン
ナービアホール20、ブラインドビアホール30及びサ
ーマルビアホール41を簡単に形成できる。このため、
層間において位置ズレを生じることなく、各種ビアを確
実に形成し得る。
Moreover, in the laminated substrate composed of the hybrid material in which the organic resin material and the functional material powder are mixed, the through via hole 40, the inner via hole 20, the blind via hole 30, and the thermal via hole 41 can be easily formed by using a punch or a drill. Can be formed into For this reason,
Various vias can be reliably formed without causing positional displacement between layers.

【0188】更に、ハイブリッド材料でなる構成層は、
機能材料粉末の種類を選択することにより、所望の電気
的及び磁気的特性を持たせることができる。例えば、機
能材料粉末として、誘電体粉末を用いた場合には、誘電
体粉末の材料的選択により、誘電率の調整が容易とな
り、焼結セラミックによる積層基板よりも低誘電率化が
可能である。これらの材料については、既に詳説したの
で、詳細は省略する。
Further, the constituent layer made of the hybrid material is
By selecting the type of functional material powder, desired electrical and magnetic properties can be provided. For example, when a dielectric powder is used as the functional material powder, the dielectric constant can be easily adjusted by selecting the material of the dielectric powder, and the dielectric constant can be made lower than that of a laminated substrate made of sintered ceramics. . Since these materials have already been described in detail, the details are omitted.

【0189】VCO積層モジュールでは、電源端子Vc
c3、信号端子Vin3、信号端子Vout3を構成す
る導体パターン50及び接地用パターンGNDは、積層
基板100の裏面に設けられている。したがって、積層
基板100の裏面側を、マザーボード等に面付けするこ
とができる。
In the VCO laminated module, the power supply terminal Vc
c3, the signal terminal Vin3, the conductor pattern 50 and the grounding pattern GND forming the signal terminal Vout3 are provided on the back surface of the laminated substrate 100. Therefore, the back surface side of the laminated substrate 100 can be attached to a motherboard or the like.

【0190】本発明に係るVCO積層モジュールにおい
て、貫通ビアホール40は、積層基板100を厚み方向
に貫通し、一端が、電源端子Vcc3、信号端子Vin
3、信号端子Vout3を構成する導体パターン50に
導通する。したがって、マザーボード等に面付けする
際、裏面側において、外部回路と接続し、その電気回路
を、貫通ビアホール40を通して、積層基板100の内
部及び積層基板100の表面に導くことができる。
In the VCO laminated module according to the present invention, the through via hole 40 penetrates the laminated substrate 100 in the thickness direction, and one end thereof has the power supply terminal Vcc3 and the signal terminal Vin.
3. Conducting to the conductor pattern 50 forming the signal terminal Vout3. Therefore, when it is mounted on a mother board or the like, it can be connected to an external circuit on the back surface side and its electric circuit can be guided to the inside of the laminated substrate 100 and the surface of the laminated substrate 100 through the through via hole 40.

【0191】また、貫通ビアホール40を用いて、積層
基板100の表面に搭載された部品、及び、積層基板1
00の内部に形成された受動素子のための導体パターン
50を、電源端子Vcc3、信号端子Vin3、信号端
子Vout3と接続することができる。
Also, the components mounted on the surface of the laminated substrate 100 and the laminated substrate 1 using the through via holes 40.
The conductor pattern 50 for the passive element formed inside 00 can be connected to the power supply terminal Vcc3, the signal terminal Vin3, and the signal terminal Vout3.

【0192】本発明では、貫通ビアホール40の他に、
ブラインドビアホール30と、インナービアホール20
とを含む。ブラインドビアホール30は、構成層101
の表面または構成層109の裏面に設けられた導体パタ
ーン50と、次層の構成層102または109に設けら
れた導体パターン50との間を接続する。インナービア
ホール20は積層基板100の内部に形成された導体パ
ターン50を接続する。
In the present invention, in addition to the through via hole 40,
Blind via hole 30 and inner via hole 20
Including and The blind via hole 30 includes the constituent layer 101.
The conductor pattern 50 provided on the front surface or the back surface of the constituent layer 109 and the conductor pattern 50 provided on the next constituent layer 102 or 109 are connected. The inner via hole 20 connects the conductor pattern 50 formed inside the laminated substrate 100.

【0193】貫通ビアホール40は、ブラインドビアホ
ール30とともに、電源端子Vcc3、信号端子Vin
3、信号端子Vout3または接地用パターンGNDの
ために用いられる。内部の導体パターン間の接続に用い
られるインナービアホール20は積層基板100の裏面
には出ない。このため、貫通ビアホール40、ブライン
ドビアホール30及びインナービアホール20の適切な
組み合わせにより、積層基板100の裏面側における端
子の形状や配置に自由度をもたせるとともに、接地用パ
ターンの面積も確保できる。
The through via hole 40, the blind via hole 30, the power supply terminal Vcc3, and the signal terminal Vin.
3, used for the signal terminal Vout3 or the ground pattern GND. The inner via hole 20 used for connection between the conductor patterns inside does not appear on the back surface of the laminated substrate 100. Therefore, by appropriately combining the through via hole 40, the blind via hole 30, and the inner via hole 20, it is possible to give flexibility to the shape and arrangement of the terminals on the back surface side of the laminated substrate 100 and also to secure the area of the ground pattern.

【0194】6.VCO積層モジュールの製造方法 図41〜図50は本発明に係るVCO積層モジュールの
製造方法を示す図である。
6. Method for Manufacturing VCO Laminated Module FIGS. 41 to 50 are views showing a method for manufacturing a VCO laminated module according to the present invention.

【0195】まず、図41に示すように、コア層となる
構成層104を準備する。構成層104は、両面に銅箔
500を予め付着させてある銅張り板である。銅箔50
0の厚みは、例えば、12μmである。
First, as shown in FIG. 41, a constituent layer 104 to be a core layer is prepared. The constituent layer 104 is a copper-clad plate having copper foils 500 attached on both sides in advance. Copper foil 50
The thickness of 0 is 12 μm, for example.

【0196】次に、構成層104の両面の銅箔500を
パターンニングし、図42に示すように、両面に銅箔に
よる導体パターン50、50を形成する。導体パターン
50、50のパターンは、例えば図37に示した回路構
成によって定まる。また、パターンニングに当たって
は、周知のフォトリソグラフィ工程を実行する。
Next, the copper foils 500 on both surfaces of the constituent layer 104 are patterned to form conductor patterns 50, 50 of copper foil on both surfaces, as shown in FIG. The patterns of the conductor patterns 50, 50 are determined by, for example, the circuit configuration shown in FIG. Moreover, in patterning, a well-known photolithography process is performed.

【0197】次に、図43に示すように、構成層104
の両面に構成層103及び構成層105を、加熱圧着す
る。構成層103、105は、予め、一面側に銅箔50
0を付着させてあるRCC構成層であり、構成層104
に加熱圧着することにより硬化する。銅箔500の厚み
は、例えば、18μmである。
Next, as shown in FIG. 43, the constituent layer 104
The constituent layer 103 and the constituent layer 105 are thermocompression-bonded to both surfaces thereof. The constituent layers 103 and 105 are made of copper foil 50 on one side in advance.
0 is attached to the RCC constituent layer, and the constituent layer 104
It is hardened by heating and pressing. The thickness of the copper foil 500 is, for example, 18 μm.

【0198】次に、構成層103、105の銅箔500
をパターンニングし、図44に示すように、構成層10
3、105の各一面に銅箔による導体パターン50、5
0を形成する。パターンニングに当たってはフォトリソ
グラフィ工程を実行する。
Next, the copper foil 500 of the constituent layers 103 and 105
And patterning the constituent layers 10 as shown in FIG.
Conductor patterns 50, 5 made of copper foil on one surface of each of 3, 105
Form 0. In patterning, a photolithography process is performed.

【0199】次に、図45に示すように、構成層103
の導体パターン50を有する側にハイブリッド材料から
なるプリプレグ構成層102、及び、銅箔500を配置
するとともに、構成層105の導体パターン50を有す
る側に、ハイブリッド材料からなる2層のプリプレグ構
成層106、107及び銅箔500を配置し、全体を加
熱圧着する。ここで、2層のプリプレグ構成層106、
107を重ねるのは、共振器部分の厚み増大のためであ
る。銅箔500の厚みは、例えば、35μmである。
Next, as shown in FIG. 45, the constituent layer 103
The prepreg constituting layer 102 made of the hybrid material and the copper foil 500 are arranged on the side having the conductor pattern 50 of 1. and the two prepreg constituting layers 106 made of the hybrid material are made on the side of the constituting layer 105 having the conductor pattern 50. , 107 and the copper foil 500 are arranged, and the whole is thermocompression bonded. Here, two layers of prepreg constituting layer 106,
The reason for overlapping 107 is to increase the thickness of the resonator portion. The thickness of the copper foil 500 is, for example, 35 μm.

【0200】次に、図46に示すように、NC加工によ
り、インナービアホール20を形成した後、図47に示
すように、めっき処理を実行してインナービアホール2
0にめっき膜201を形成し、更に、図48に示すよう
に、インナービアホール20に導電ペースト202を充
填する。
Next, as shown in FIG. 46, after forming the inner via hole 20 by NC processing, as shown in FIG. 47, a plating process is performed to carry out the inner via hole 2.
0, a plating film 201 is formed, and as shown in FIG. 48, the inner via hole 20 is filled with a conductive paste 202.

【0201】次に、構成層102、107の表面を表面
研摩して、平坦化した後、銅箔500をパターンニング
し、図49に示すように、構成層102、107の各一
面に銅箔による導体パターン50、50を形成する。パ
ターンニングに当たってはフォトリソグラフィ工程を実
行する。
Next, the surfaces of the constituent layers 102 and 107 are surface-polished and planarized, and then the copper foil 500 is patterned to form a copper foil on each surface of the constituent layers 102 and 107 as shown in FIG. To form the conductor patterns 50, 50. In patterning, a photolithography process is performed.

【0202】次に、図50に示すように、構成層102
の導体パターン50を有する側に構成層101を加熱圧
着し、構成層107の導体パターン50を有する側に構
成層108を加熱圧着する。構成層102、108は一
面側に銅箔500を付着させたRCC構成層を用いる。
そして、銅箔500のない他面側をもって、構成層10
3、107に加熱圧着する。銅箔500の厚みは、例え
ば、35μmである。
Next, as shown in FIG. 50, the constituent layer 102
The constituent layer 101 is thermocompression bonded to the side having the conductor pattern 50, and the constituent layer 108 is thermocompression bonded to the side of the constituent layer 107 having the conductor pattern 50. As the constituent layers 102 and 108, RCC constituent layers having a copper foil 500 attached to one surface side are used.
Then, with the other surface side without the copper foil 500, the constituent layer 10
3 and 107 are thermocompression bonded. The thickness of the copper foil 500 is, for example, 35 μm.

【0203】次に、図51に図示するように、構成層1
01、108にブラインドビアホール30を形成する。
ブラインドビアホール30はNC加工によるドリリン
グ、パンチングまたはレーザによって形成することがで
きる。
Next, as shown in FIG. 51, the constituent layer 1
Blind via holes 30 are formed at 01 and 108.
The blind via hole 30 can be formed by drilling by NC processing, punching, or laser.

【0204】次に、図52に示すように、構成層101
〜109を貫通する貫通ビアホール40を形成する。貫
通ビアホール40もNC加工によって形成する。
Next, as shown in FIG. 52, the constituent layer 101
Through via holes 40 are formed so as to penetrate through to 109. The through via hole 40 is also formed by NC processing.

【0205】次に、ブラインドビアホール30及び貫通
ビアホール40の内面にめっき膜を付着させた後、ブラ
インドビアホール30及び貫通ビアホール40の内部
に、導電ペーストを充填し、更に、構成層101及び構
成層108の表面を、機械的または化学的手法により研
摩し、表面に盛り上がる導電ペーストを除去し、構成層
101及び構成層108の表面を平坦化する。
Next, after depositing a plating film on the inner surfaces of the blind via hole 30 and the through via hole 40, the blind via hole 30 and the through via hole 40 are filled with a conductive paste, and the constituent layers 101 and 108 are further filled. The surface of (1) is polished by a mechanical or chemical method to remove the conductive paste rising on the surface, and the surfaces of the constituent layers 101 and 108 are flattened.

【0206】次に、構成層101、108の上に形成さ
れた銅箔500の上にめっき膜を付着させ、銅箔500
の面内に存在するブラインドビアホール30、貫通ビア
ホール40を塞ぐ。ブラインドビアホール30及び貫通
ビアホール40のめっき工程、平坦化工程、及び、銅箔
500の表面に対するめっき工程は、PA積層モジュー
ルの製造方法で述べた各該当工程と同じであるので、図
示は省略する。
Next, a plating film is attached on the copper foil 500 formed on the constituent layers 101 and 108, and the copper foil 500 is formed.
The blind via hole 30 and the through via hole 40 existing in the plane of are closed. The plating process of the blind via hole 30 and the through via hole 40, the flattening process, and the plating process for the surface of the copper foil 500 are the same as the corresponding processes described in the method for manufacturing the PA laminated module, and thus are not shown.

【0207】この後、構成層101、108の上に形成
された銅箔500を、フォトリソグラフィの適用によっ
てパターニングすることにより、図54に示すVCO積
層モジュール用積層基板100が得られる。この後、積
層基板100の最上層の構成層101の表面に、バリキ
ャップダイオードD31、トランジスタT31、T32
(図37参照)等を搭載し、はんだ付けする。これによ
り、VCO積層モジュールが得られる。
Thereafter, the copper foil 500 formed on the constituent layers 101 and 108 is patterned by applying photolithography to obtain the laminated substrate 100 for VCO laminated module shown in FIG. Then, on the surface of the uppermost constituent layer 101 of the laminated substrate 100, the varicap diode D31 and the transistors T31 and T32 are formed.
(See FIG. 37), etc. are mounted and soldered. As a result, a VCO laminated module is obtained.

【0208】7.フロントエンド部積層モジュール(F
E積層モジュール) 図55は本発明に係るFE積層モジュールの回路構成の
一例を示している。図示のFE積層モジュールは、例え
ば図1に示した回路において、フロントエンド部FE
に、送信部TxのローパスフィルタLPF1、LPF2
を組合わせた回路構成を有する。
7. Front end laminated module (F
E Laminated Module) FIG. 55 shows an example of a circuit configuration of the FE laminated module according to the present invention. The FE layered module shown in the drawing is, for example, in the circuit shown in FIG.
And low pass filters LPF1 and LPF2 of the transmitter Tx
It has a circuit configuration in which

【0209】図55に図示されたFE積層モジュールの
回路において、ローパスフィルタLPF1はインダクタ
L41と、コンデンサC41〜C43とを含んでいる。
ローパスフィルタLPF2はインダクタL51と、コン
デンサC51〜C53とを含んでいる。
In the circuit of the FE laminated module shown in FIG. 55, the low pass filter LPF1 includes an inductor L41 and capacitors C41 to C43.
The low pass filter LPF2 includes an inductor L51 and capacitors C51 to C53.

【0210】送受信切換器SW1は、DCS/Rx側が
ダイオードD61と、抵抗R61と、コンデンサC61
と、インダクタL61とを含み、抵抗R61の一端が切
替信号端子VC3に接続されている。また、DCS/T
x側は、ダイオードD62と、コンデンサC62と、イ
ンダクタL62と、インダクタL63とを含み、コンデ
ンサC62及びインダクタL63の接続点が切替信号端
子VC4に接続されている。
The transmission / reception switch SW1 has a diode D61, a resistor R61, and a capacitor C61 on the DCS / Rx side.
And an inductor L61, and one end of the resistor R61 is connected to the switching signal terminal VC3. Also, DCS / T
The x side includes a diode D62, a capacitor C62, an inductor L62, and an inductor L63, and the connection point of the capacitor C62 and the inductor L63 is connected to the switching signal terminal VC4.

【0211】送受信切換器SW2は、GSM/Rx側
が、ダイオードD71と、抵抗R71と、コンデンサC
71と、インダクタL71とを含み、抵抗R71の一端
が切替信号端子VC1に接続されている。また、GSM
/Tx側は、ダイオードD72と、コンデンサC72
と、インダクタL72と、インダクタL73とを含み、
コンデンサC72及びインダクタL73の接続点が切替
信号端子VC2に接続されている。
The transmission / reception switch SW2 has a diode D71, a resistor R71, and a capacitor C on the GSM / Rx side.
71 and an inductor L71, one end of the resistor R71 is connected to the switching signal terminal VC1. Also, GSM
The / Tx side has a diode D72 and a capacitor C72.
Including an inductor L72 and an inductor L73,
The connection point of the capacitor C72 and the inductor L73 is connected to the switching signal terminal VC2.

【0212】ダイプレクサDIPは、DCS側がコンデ
ンサC81、C82、C83と、インダクタL81とを
含み、GSM側がコンデンサC84、C85と、インダ
クタL82とを含んでいる。
The diplexer DIP includes capacitors C81, C82 and C83 on the DCS side and an inductor L81, and capacitors C84 and C85 and an inductor L82 on the GSM side.

【0213】アンテナANTはFE積層モジュールの外
部にあって、DCS側のコンデンサC82と、GSM側
のコンデンサC85及びインダクタL82の並列回路と
の接続点に接続されている。
The antenna ANT is located outside the FE laminated module and is connected to a connection point between the DCS side capacitor C82 and the parallel circuit of the GSM side capacitor C85 and the inductor L82.

【0214】図55の回路図は一例であって、本発明に
係るFE積層モジュールが図55の回路に限定されるも
のでないことは論をまたない。
The circuit diagram of FIG. 55 is an example, and it goes without saying that the FE laminated module according to the present invention is not limited to the circuit of FIG. 55.

【0215】図56は図55に示したようなフロントエ
ンド回路をモジュール化したFE積層モジュールの完成
状態を示す斜視図、図57は図56に示したFE積層モ
ジュールの分解斜視図、図58は図56に示したFE積
層モジュールの内部構造を概略的に示す拡大断面図、図
59は図55〜図58に示したFE積層モジュールの端
子配置を示す底面図である。積層基板100における受
動素子の配置については、特に限定はない。図は採用し
得る一例を示すにすぎない。
FIG. 56 is a perspective view showing a completed state of the FE laminated module in which the front end circuit as shown in FIG. 55 is modularized, FIG. 57 is an exploded perspective view of the FE laminated module shown in FIG. 56, and FIG. 56 is an enlarged sectional view schematically showing the internal structure of the FE laminated module shown in FIG. 56, and FIG. 59 is a bottom view showing the terminal arrangement of the FE laminated module shown in FIGS. 55 to 58. The arrangement of the passive elements on the laminated substrate 100 is not particularly limited. The figure only shows one example that can be adopted.

【0216】積層基板100は、図57、図58に示す
ように、13枚の構成層101〜113を順次に積層し
て構成されている。構成層101〜113は、有機樹脂
材料と機能材料粉末とを混合したハイブリッド材料でな
る。
As shown in FIGS. 57 and 58, the laminated substrate 100 is formed by sequentially laminating 13 constituent layers 101 to 113. The constituent layers 101 to 113 are made of a hybrid material in which an organic resin material and a functional material powder are mixed.

【0217】図55のダイオードD61、D62、D7
1、D72、及び、抵抗R61、R71は、積層基板1
00の表面側に位置する構成層101の上に配置されて
いる。他の回路要素は、積層基板100の内部に埋設さ
れる。
Diodes D61, D62, D7 of FIG.
1, D72 and resistors R61 and R71 are the laminated substrate 1
00 is arranged on the constituent layer 101 located on the surface side. Other circuit elements are embedded inside the laminated substrate 100.

【0218】図55に示された信号端子ST1〜ST4
及び切替信号端子VC1〜VC4は、図58、図59に
おいて、積層基板100の最下層である構成層113の
裏面に形成された導体パターン50に接続される。ま
た、図55の接地線は接地用パターンGNDに接続され
る。
Signal terminals ST1 to ST4 shown in FIG.
58 and 59, the switching signal terminals VC1 to VC4 are connected to the conductor pattern 50 formed on the back surface of the lowermost constituent layer 113 of the laminated substrate 100. Further, the ground line of FIG. 55 is connected to the ground pattern GND.

【0219】貫通ビアホール40は、積層基板100を
厚み方向に貫通し、一端が、積層基板100の裏面にお
いて、導体パターン50に接続されている。図59で
は、7つの貫通ビアホール40が、積層基板100を構
成する最下層の構成層113の裏面に存在し、そのうち
4つの貫通ビアホール40は、信号端子ST1〜ST4
及び切替信号端子VC1〜VC4から選択された4つに
接続する。
The through via hole 40 penetrates the laminated substrate 100 in the thickness direction, and one end thereof is connected to the conductor pattern 50 on the back surface of the laminated substrate 100. In FIG. 59, seven through via holes 40 are present on the back surface of the lowermost constituent layer 113 of the laminated substrate 100, and four through via holes 40 are signal terminals ST1 to ST4.
And four switching signal terminals VC1 to VC4.

【0220】ブラインドビアホール30は、積層基板1
00の表面または裏面に設けられた導体パターン50
と、次層の導体パターン50との間を接続する。図59
では、4つのブラインドビアホール30が、積層基板1
00を構成する最下層の構成層113の裏面に存在す
る。これらの4つのブラインドビアホール30を接続し
た4つの導体パターン50は、信号端子ST1〜ST4
及び切替信号端子VC1〜VC4のうち、貫通ビアホー
ル40の導体パターン50に接続されなかった残りの4
つを接続するために用いられる。
The blind via hole 30 is formed in the laminated substrate 1
Conductor pattern 50 provided on the front surface or the back surface of 00
And the conductor pattern 50 of the next layer are connected. FIG. 59.
Then, the four blind via holes 30 are the laminated substrate 1
00 exists on the back surface of the lowermost constituent layer 113. The four conductor patterns 50 connecting these four blind via holes 30 have signal terminals ST1 to ST4.
And the remaining 4 of the switching signal terminals VC1 to VC4 that are not connected to the conductor pattern 50 of the through via hole 40.
Used to connect two.

【0221】インナービアホール20は、積層基板10
0の内部に形成された導体パターン50を接続する。ブ
ラインドビアホール30は、一端が積層基板100の内
部で終端されており、インナービアホール20は両端が
積層基板100の内部で終端されている。
The inner via hole 20 serves as the laminated substrate 10.
The conductor pattern 50 formed inside 0 is connected. One end of the blind via hole 30 is terminated inside the laminated substrate 100, and both ends of the inner via hole 20 are terminated inside the laminated substrate 100.

【0222】FE積層モジュールにおいても、積層基板
100を構成する構成層101〜113は、有機樹脂材
料と機能材料粉末とを混合したハイブリッド材料よりな
る。ハイブリッド材料でなる構成層101〜113は、
加工工程において、クラックや層間剥離が生じにくく、
機械的強度に優れているので、製品としての信頼性に優
れている。また、層間の絶縁抵抗がクラックによって劣
化することがないので、コンデンサを形成するのに都合
がよい。
Also in the FE laminated module, the constituent layers 101 to 113 constituting the laminated substrate 100 are made of a hybrid material in which an organic resin material and a functional material powder are mixed. The constituent layers 101 to 113 made of a hybrid material are
In the processing process, cracks and delamination are less likely to occur,
Since it has excellent mechanical strength, it is highly reliable as a product. Further, the insulation resistance between the layers does not deteriorate due to cracks, which is convenient for forming a capacitor.

【0223】しかも、有機樹脂材料と機能材料粉末とを
混合したハイブリッド材料で構成した積層基板は、パン
チまたはドリル等を用いて、貫通ビアホール40、イン
ナービアホール20及びブラインドビアホール30を簡
単に形成できる。このため、層間において位置ズレを生
じることなく、各種ビアを確実に形成し得る。
Moreover, the through-hole via hole 40, the inner via hole 20, and the blind via hole 30 can be easily formed by using a punch or a drill or the like in the laminated substrate made of the hybrid material in which the organic resin material and the functional material powder are mixed. Therefore, various vias can be surely formed without causing positional deviation between layers.

【0224】更に、ハイブリッド材料でなる構成層は、
機能材料粉末の種類を選択することにより、所望の電気
的及び磁気的特性を持たせることができる。例えば、機
能材料粉末として、誘電体粉末を用いた場合には、誘電
体粉末の材料的選択により、誘電率の調整が容易とな
り、低誘電率化も可能である。これらの材料について
は、既に詳説したので、詳細は省略する。
Further, the constituent layer made of the hybrid material is
By selecting the type of functional material powder, desired electrical and magnetic properties can be provided. For example, when the dielectric powder is used as the functional material powder, the dielectric constant can be easily adjusted and the dielectric constant can be lowered by selecting the material of the dielectric powder. Since these materials have already been described in detail, the details are omitted.

【0225】FE積層モジュールでは、信号端子ST1
〜ST4及び切替信号端子VC1〜VC4及び接地用パ
ターンGNDは、積層基板100の裏面に設けられてい
る。したがって、積層基板100の裏面側を、マザーボ
ード等に面付けすることができる。
In the FE laminated module, the signal terminal ST1
To ST4, the switching signal terminals VC1 to VC4, and the ground pattern GND are provided on the back surface of the laminated substrate 100. Therefore, the back surface side of the laminated substrate 100 can be attached to a motherboard or the like.

【0226】本発明に係るFE積層モジュールにおい
て、貫通ビアホール40は、積層基板100を厚み方向
に貫通し、一端が、信号端子VC1〜VC4、ST1〜
ST4の何れかに接続される。また、接地用パターンG
NDの何れかに導通する。したがって、マザーボード等
に面付けする際、裏面側において、外部回路と接続し、
その電気回路を、貫通ビアホール40を通して、積層基
板100の内部及び積層基板100の表面に導くことが
できる。
In the FE laminated module according to the present invention, the through via hole 40 penetrates the laminated substrate 100 in the thickness direction, and one end thereof has the signal terminals VC1 to VC4 and ST1 to ST1.
Connected to any of ST4. Also, the grounding pattern G
Conducts to either ND. Therefore, when imposing on a motherboard, etc., connect to the external circuit on the back side,
The electric circuit can be guided to the inside of the laminated substrate 100 and the surface of the laminated substrate 100 through the through via hole 40.

【0227】また、ブラインドビアホール30を用い
て、受動素子のための導体パターン50を、信号端子S
T1〜ST4または切替信号端子VC1〜VC4と接続
することができる。
Further, the blind via hole 30 is used to connect the conductor pattern 50 for the passive element to the signal terminal S.
It can be connected to T1 to ST4 or switching signal terminals VC1 to VC4.

【0228】インナービアホール20は積層基板100
の内部に形成された導体パターン50の間を接続する。
これらの内部接続に当たっては、貫通ビアホール40は
用いない。このため、積層基板100の裏面側における
端子配置の形状や配置に自由度が増すとともに、接地用
パターンの面積も確保できる。
The inner via hole 20 is the laminated substrate 100.
The conductor patterns 50 formed inside are connected.
The through via hole 40 is not used for these internal connections. Therefore, the degree of freedom in the shape and arrangement of the terminals on the back surface side of the laminated substrate 100 is increased, and the area of the ground pattern can be secured.

【0229】8.FE積層モジュールの製造方法 図60〜図73は本発明に係るFE積層モジュールの製
造方法を示す図である。
8. Method for Manufacturing FE Laminated Module FIGS. 60 to 73 are views showing a method for manufacturing an FE laminated module according to the present invention.

【0230】まず、図60(a)に示すように、コア層
となる構成層104を準備する。構成層104は、両面
に銅箔500を予め付着させた銅張り板である。銅箔5
00の厚みは、例えば、12μmである。
First, as shown in FIG. 60 (a), a constituent layer 104 to be a core layer is prepared. The constituent layer 104 is a copper-clad plate having copper foils 500 previously attached to both surfaces. Copper foil 5
The thickness of 00 is 12 μm, for example.

【0231】一方、図60(b)に示すように、コア層
となる構成層110を準備する。構成層110も、両面
に銅箔500を予め付着させてある銅張り板である。銅
箔500の厚みは、例えば、12μmである。
On the other hand, as shown in FIG. 60 (b), a constituent layer 110 to be a core layer is prepared. The constituent layer 110 is also a copper-clad plate having copper foils 500 previously attached to both surfaces. The thickness of the copper foil 500 is, for example, 12 μm.

【0232】次に、構成層104、110の両面の銅箔
500をパターンニングし、図61(a)、(b)に示
すように、両面に、銅箔による導体パターン50、50
を形成する。導体パターン50、50のパターンは、例
えば図55に示した回路構成によって定まる。また、パ
ターンニングに当たっては、周知のフォトリソグラフィ
工程を実行する。
Next, the copper foils 500 on both surfaces of the constituent layers 104 and 110 are patterned, and as shown in FIGS. 61 (a) and 61 (b), the conductor patterns 50, 50 made of copper foil are formed on both surfaces.
To form. The patterns of the conductor patterns 50, 50 are determined by the circuit configuration shown in FIG. 55, for example. Moreover, in patterning, a well-known photolithography process is performed.

【0233】次に、図62(a)に示すように、構成層
104の両面に構成層103及び構成層105を、加熱
圧着する。構成層103、105は、予め、一面側に銅
箔500を付着させてあり、構成層104に加熱圧着す
ることにより硬化する。銅箔500の厚みは、例えば、
12μmである。
Next, as shown in FIG. 62A, the constituent layers 103 and 105 are thermocompression bonded to both surfaces of the constituent layer 104. The constituent layers 103 and 105 have copper foil 500 attached to one surface in advance, and are hardened by heating and pressure bonding to the constituent layer 104. The thickness of the copper foil 500 is, for example,
It is 12 μm.

【0234】一方、構成層110に対しては、図62
(b)に示すように、構成層110の両面に構成層10
9及び構成層111を、加熱圧着する。構成層109、
111は、予め、一面側に銅箔500を付着させてあ
り、構成層110に加熱圧着させることにより、硬化さ
せる。銅箔500の厚みは、例えば、12μmである。
On the other hand, for the constituent layer 110, FIG.
As shown in (b), the constituent layer 10 is formed on both surfaces of the constituent layer 110.
9 and the constituent layer 111 are thermocompression bonded. The constituent layer 109,
The copper foil 500 is attached to one surface of 111 in advance and is hardened by heating and pressure bonding to the constituent layer 110. The thickness of the copper foil 500 is, for example, 12 μm.

【0235】次に、構成層103、105、及び、構成
層109、111の銅箔500をパターンニングし、図
63(a)、(b)に示すように、構成層103、10
5、及び、構成層109、111の各一面に銅箔による
導体パターン50、50を形成する。パターンニングに
当たってはフォトリソグラフィ工程を実行する。
Next, the constituent layers 103, 105 and the copper foils 500 of the constituent layers 109, 111 are patterned to form the constituent layers 103, 10 as shown in FIGS. 63 (a) and 63 (b).
5, and the conductor patterns 50, 50 made of copper foil are formed on the respective surfaces of the constituent layers 109, 111. In patterning, a photolithography process is performed.

【0236】次に、図64(a)に示すように、構成層
103の導体パターン50を有する側に、構成層102
を配置するとともに、構成層105の導体パターン50
を有する側に、構成層106を配置し、全体を加熱圧着
する。構成層102、106は、表面に銅箔500を有
する。構成層102の銅箔500の厚みは、例えば、3
5μm、構成層106の銅箔500の厚みは、例えば、
12μmである。
Next, as shown in FIG. 64A, the constituent layer 102 is provided on the side of the constituent layer 103 having the conductor pattern 50.
And the conductor pattern 50 of the constituent layer 105.
The constitutional layer 106 is arranged on the side having, and the whole is thermocompression bonded. The constituent layers 102 and 106 have a copper foil 500 on their surfaces. The thickness of the copper foil 500 of the constituent layer 102 is, for example, 3
The thickness of the copper foil 500 of the constituent layer 106 is 5 μm, for example,
It is 12 μm.

【0237】一方、図64(b)に示すように、構成層
109の導体パターン50を有する側に、構成層108
を配置するとともに、構成層111の導体パターン50
を有する側に、構成層112を配置し、全体を加熱圧着
する。構成層108、112は、表面に銅箔500を有
する。銅箔500の厚みは、例えば、12μmである。
On the other hand, as shown in FIG. 64B, the constituent layer 108 is provided on the side of the constituent layer 109 having the conductor pattern 50.
And the conductor pattern 50 of the constituent layer 111.
The constituent layer 112 is disposed on the side having the, and the whole is thermocompression bonded. The constituent layers 108 and 112 have a copper foil 500 on their surfaces. The thickness of the copper foil 500 is, for example, 12 μm.

【0238】次に、構成層102〜106の積層体に対
して、NC加工、めっき処理、導電性ペースト充填及び
表面研摩の各工程を実行することにより、図65(a)
に示すように、インナービアホール20を形成する。こ
れらの各工程については、既に述べたので、図示及び説
明は省略する。
Next, the laminated body of the constituent layers 102 to 106 is subjected to the steps of NC processing, plating treatment, conductive paste filling and surface polishing to obtain the structure shown in FIG.
As shown in, the inner via hole 20 is formed. Since each of these steps has already been described, illustration and description thereof will be omitted.

【0239】次に、図66(a)に示すように、構成層
106の表面の銅箔500をパターンニングし、銅箔に
よる導体パターン50、50を形成する。また、図66
(b)に示すように、構成層108の表面の銅箔500
をパターンニングし、銅箔による導体パターン50、5
0を形成する。パターンニングに当たってはフォトリソ
グラフィ工程を実行する。
Next, as shown in FIG. 66A, the copper foil 500 on the surface of the constituent layer 106 is patterned to form conductor patterns 50, 50 of copper foil. In addition, FIG.
As shown in (b), the copper foil 500 on the surface of the constituent layer 108.
Is patterned, and the conductor patterns 50, 5 made of copper foil are patterned.
Form 0. In patterning, a photolithography process is performed.

【0240】次に、図67に示すように、構成層102
〜106の積層体と、積層体108〜112の積層体と
を、構成層106及び構成層108が互いに向き合わ
せ、その間に、ハイブリッド材料でなるプリプレグの構
成層107を配置し、全体を加熱圧着させる。
Next, as shown in FIG. 67, the constituent layer 102
To 106 and the laminated body of laminated bodies 108 to 112, the constituent layer 106 and the constituent layer 108 face each other, and the constituent layer 107 of the prepreg made of a hybrid material is arranged therebetween, and the whole is thermocompression bonded. Let

【0241】次に、構成層102〜112の積層体に対
して、NC加工、めっき処理、導電性ペースト充填及び
表面研摩の各工程を実行することにより、図68に示す
ように、インナービアホール20を形成する。これらの
各工程については、既に述べたので、図示及び説明は省
略する。
Next, as shown in FIG. 68, the inner via hole 20 is subjected to the steps of NC processing, plating processing, conductive paste filling and surface polishing for the laminated body of the constituent layers 102 to 112. To form. Since each of these steps has already been described, illustration and description thereof will be omitted.

【0242】次に、図69に示すように、構成層10
2、及び、構成層112の銅箔500をパターンニング
し、図69に示すように、構成層102、及び、構成層
112の各一面に銅箔による導体パターン50、50を
形成する。パターンニングに当たってはフォトリソグラ
フィ工程を実行する。
Next, as shown in FIG. 69, the constituent layer 10
2, the copper foil 500 of the constituent layer 112 is patterned, and as shown in FIG. 69, the conductor patterns 50, 50 made of copper foil are formed on the respective surfaces of the constituent layer 102 and the constituent layer 112. In patterning, a photolithography process is performed.

【0243】次に、図70に図示するように、構成層1
02に構成層101を重ねるとともに、構成層112に
構成層113を重ね、全体を加熱圧着する。構成層10
1、113は、表面に銅箔500を有する。銅箔500
の厚みは、例えば、35μmである。
Next, as shown in FIG. 70, the constituent layer 1
02, the constituent layer 101 is overlaid, the constituent layer 112 is overlaid with the constituent layer 113, and the whole is thermocompression bonded. Constituting layer 10
1, 113 have a copper foil 500 on the surface. Copper foil 500
Has a thickness of, for example, 35 μm.

【0244】次に、図71に図示するように、構成層1
01、113にブラインドビアホール30を形成する。
ブラインドビアホール30はNC加工によるドリリン
グ、パンチングまたはレーザによって形成することがで
きる。ブラインドビアホール30は、NC加工の後、め
っき処理、導電性ペースト充填及び表面研摩の各工程を
実行することにより完成する。この点については、既に
述べたとおりである。
Next, as shown in FIG. 71, the constituent layer 1
Blind via holes 30 are formed at 01 and 113.
The blind via hole 30 can be formed by drilling by NC processing, punching, or laser. The blind via hole 30 is completed by performing the steps of plating, filling with a conductive paste, and surface polishing after NC processing. This point has already been described.

【0245】次に、図72に示すように、構成層101
〜113を貫通する貫通ビアホール40を形成する。貫
通ビアホール40もNC加工によって形成する。また、
貫通ビアホール40も、NC加工の後、めっき処理、導
電性ペースト充填及び表面研摩の各工程を実行すること
により完成することは、既に述べた通りである。
Next, as shown in FIG. 72, the constituent layer 101
A through via hole 40 penetrating through ˜113 is formed. The through via hole 40 is also formed by NC processing. Also,
As described above, the through via hole 40 is also completed by performing the plating process, the conductive paste filling process, and the surface polishing process after the NC processing.

【0246】この後、構成層101、113の上に形成
された銅箔500を、フォトリソグラフィの適用によっ
てパターニングすることにより、図73に示すFE積層
モジュール用積層基板100が得られる。この後、ダイ
オードD61、D62、D71、D72や抵抗R61、
R71等を、積層基板100の表面に搭載する。これに
より、FE積層モジュールが完成する。
Thereafter, the copper foil 500 formed on the constituent layers 101 and 113 is patterned by applying photolithography to obtain the FE laminated module laminated substrate 100 shown in FIG. After that, the diodes D61, D62, D71, D72 and the resistor R61,
R71 and the like are mounted on the surface of the laminated substrate 100. As a result, the FE laminated module is completed.

【0247】[0247]

【発明の効果】以上述べたように、本発明によれば、小
型、かつ、高性能で、面付けされる裏面パターンに対す
る制約が少なく、しかも電気的特性の優れた積層モジュ
ールを提供することができる。
As described above, according to the present invention, it is possible to provide a laminated module which is small in size, high in performance, has less restrictions on a rear surface pattern to be faced, and has excellent electric characteristics. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る積層モジュールが用いられる移動
体通信機器の一例を示すブロック図である。
FIG. 1 is a block diagram showing an example of a mobile communication device in which a laminated module according to the present invention is used.

【図2】本発明に係るPA積層モジュール(パワーアン
プ部積層モジュール)に含まれるDCS側パワーアンプ
部の回路図である。
FIG. 2 is a circuit diagram of a DCS-side power amplifier unit included in a PA laminated module (power amplifier laminated module) according to the present invention.

【図3】本発明に係るPA積層モジュールに含まれるG
SM側パワーアンプ部の回路図である。
FIG. 3 shows G included in a PA laminated module according to the present invention.
It is a circuit diagram of a SM side power amplifier section.

【図4】本発明に係るPA積層モジュールの分解斜視図
である。
FIG. 4 is an exploded perspective view of a PA laminated module according to the present invention.

【図5】図4に示すPA積層モジュールの完成状態にお
ける斜視図である。
5 is a perspective view of the PA laminated module shown in FIG. 4 in a completed state.

【図6】本発明に係るPA積層モジュールの内部構造を
示す拡大断面図である。
FIG. 6 is an enlarged cross-sectional view showing the internal structure of the PA laminated module according to the present invention.

【図7】図4及び図5に示したPA積層モジュールを表
面側から見た平面図である。
FIG. 7 is a plan view of the PA laminated module shown in FIGS. 4 and 5 as seen from the front surface side.

【図8】図4及び図5に示したPA積層モジュールの構
成層102を表面側から見た平面図である。
8 is a plan view of the constituent layer 102 of the PA laminated module shown in FIGS. 4 and 5 as seen from the front surface side.

【図9】図4及び図5に示したPA積層モジュールの構
成層103を表面側から見た平面図である。
9 is a plan view of the constituent layer 103 of the PA laminated module shown in FIGS. 4 and 5 as seen from the front surface side.

【図10】図4及び図5に示したPA積層モジュールの
構成層104を表面側から見た平面図である。
10 is a plan view of the constituent layer 104 of the PA laminated module shown in FIGS. 4 and 5 as seen from the front surface side.

【図11】図4及び図5に示したPA積層モジュールの
構成層105を表面側から見た平面図である。
FIG. 11 is a plan view of the constituent layer 105 of the PA laminated module shown in FIGS. 4 and 5 as seen from the front surface side.

【図12】図4及び図5に示したPA積層モジュールの
構成層106を表面側から見た平面図である。
12 is a plan view of the constituent layer 106 of the PA laminated module shown in FIGS. 4 and 5 as seen from the front surface side.

【図13】図4及び図5に示したPA積層モジュールの
構成層107を表面側から見た平面図である。
FIG. 13 is a plan view of the constituent layer 107 of the PA laminated module shown in FIGS. 4 and 5 as seen from the front surface side.

【図14】図4及び図5に示したPA積層モジュールの
構成層108を表面側から見た平面図である。
FIG. 14 is a plan view of the constituent layer 108 of the PA laminated module shown in FIGS. 4 and 5 as seen from the front surface side.

【図15】図4及び図5に示したPA積層モジュールの
構成層109を表面側から見た平面図である。
15 is a plan view of the constituent layer 109 of the PA laminated module shown in FIGS. 4 and 5 as seen from the front surface side.

【図16】図4及び図5に示したPA積層モジュールの
構成層109を裏面側から見た図である。
16 is a view of the constituent layer 109 of the PA laminated module shown in FIGS. 4 and 5 as viewed from the back surface side.

【図17】図4〜図16に示したPA積層モジュールの
製造工程を示す図である。
FIG. 17 is a diagram showing a manufacturing process of the PA laminated module shown in FIGS. 4 to 16;

【図18】図17に示した工程の後の工程を示す図であ
る。
FIG. 18 is a diagram showing a step that follows the step shown in FIG. 17.

【図19】図18に示した工程の後の工程を示す図であ
る。
FIG. 19 is a diagram showing a step that follows the step shown in FIG.

【図20】図19に示した工程の後の工程を示す図であ
る。
20 is a diagram showing a step that follows the step shown in FIG. 19. FIG.

【図21】図20に示した工程の後の工程を示す図であ
る。
21 is a diagram showing a step that follows the step shown in FIG. 20. FIG.

【図22】図21に示した工程の後の工程を示す図であ
る。
22 is a diagram showing a step that follows the step shown in FIG.

【図23】図22に示した工程の後の工程を示す図であ
る。
23 is a diagram showing a step that follows the step shown in FIG.

【図24】図23に示した工程の後の工程を示す図であ
る。
FIG. 24 is a diagram showing a step that follows the step shown in FIG.

【図25】図24に示した工程の後の工程を示す図であ
る。
25 is a diagram showing a step that follows the step shown in FIG. 24. FIG.

【図26】図25に示した工程の後の工程を示す図であ
る。
FIG. 26 is a diagram showing a step that follows the step shown in FIG.

【図27】図26に示した工程の後の工程を示す図であ
る。
27 is a diagram showing a step that follows the step shown in FIG. 26. FIG.

【図28】図27に示した工程の後の工程を示す図であ
る。
28 is a diagram showing a step that follows the step shown in FIG. 27. FIG.

【図29】図28に示した工程の後の工程を示す図であ
る。
29 is a diagram showing a step that follows the step shown in FIG. 28. FIG.

【図30】図29に示した工程の後の工程を示す図であ
る。
30 is a diagram showing a step that follows the step shown in FIG. 29. FIG.

【図31】図30に示した工程の後の工程を示す図であ
る。
31 is a diagram showing a step that follows the step shown in FIG. 30. FIG.

【図32】図31に示した工程の後の工程を示す図であ
る。
32 is a diagram showing a step that follows the step shown in FIG. 31. FIG.

【図33】図32に示した工程の後の工程を示す図であ
る。
FIG. 33 is a diagram showing a step that follows the step shown in FIG. 32.

【図34】図33に示した工程の後の工程を示す図であ
る。
FIG. 34 is a diagram showing a step that follows the step shown in FIG. 33.

【図35】図34に示した工程の後の工程を示す図であ
る。
FIG. 35 is a diagram showing a step that follows the step shown in FIG. 34.

【図36】図35に示した工程の後の工程を示す図であ
る。
FIG. 36 is a diagram showing a step that follows the step shown in FIG. 35.

【図37】VCO(電圧制御発振器)の回路構成の一例
を示している。
FIG. 37 shows an example of a circuit configuration of a VCO (voltage controlled oscillator).

【図38】図37に示したようなVCO回路をモジュー
ル化したVCO積層モジュールの分解斜視図である。
38 is an exploded perspective view of a VCO laminated module in which the VCO circuit as shown in FIG. 37 is modularized.

【図39】図38に示したVCO積層モジュール(電圧
制御発振器積層モジュール)の内部構造を概略的に示す
拡大断面図である。
39 is an enlarged cross-sectional view schematically showing the internal structure of the VCO laminated module (voltage-controlled oscillator laminated module) shown in FIG. 38.

【図40】図39に示したVCO積層モジュールの底面
側の端子配置を示す底面図である。
40 is a bottom view showing the terminal arrangement on the bottom side of the VCO laminated module shown in FIG. 39. FIG.

【図41】図38〜図40に示したVCO積層モジュー
ルの製造工程を示す図である。
41 is a diagram showing a manufacturing process of the VCO laminated module shown in FIGS. 38 to 40. FIG.

【図42】図41に示した工程の後の工程を示す図であ
る。
42 is a diagram showing a step that follows the step shown in FIG. 41. FIG.

【図43】図42に示した工程の後の工程を示す図であ
る。
43 is a diagram showing a step that follows the step shown in FIG. 42. FIG.

【図44】図43に示した工程の後の工程を示す図であ
る。
FIG. 44 is a diagram showing a step that follows the step shown in FIG. 43.

【図45】図44に示した工程の後の工程を示す図であ
る。
45 is a diagram showing a step that follows the step shown in FIG. 44. FIG.

【図46】図45に示した工程の後の工程を示す図であ
る。
FIG. 46 is a diagram showing a step that follows the step shown in FIG. 45.

【図47】図46に示した工程の後の工程を示す図であ
る。
47 is a diagram showing a step that follows the step shown in FIG. 46. FIG.

【図48】図47に示した工程の後の工程を示す図であ
る。
48 is a diagram showing a step that follows the step shown in FIG. 47. FIG.

【図49】図48に示した工程の後の工程を示す図であ
る。
FIG. 49 is a diagram showing a step that follows the step shown in FIG. 48.

【図50】図49に示した工程の後の工程を示す図であ
る。
FIG. 50 is a diagram showing a step that follows the step shown in FIG. 49.

【図51】図50に示した工程の後の工程を示す図であ
る。
51 is a diagram showing a step that follows the step shown in FIG. 50. FIG.

【図52】図51に示した工程の後の工程を示す図であ
る。
52 is a diagram showing a step that follows the step shown in FIG. 51. FIG.

【図53】図52に示した工程の後の工程を示す図であ
る。
53 is a diagram showing a step that follows the step shown in FIG. 52. FIG.

【図54】図53に示した工程の後の工程を示す図であ
る。
54 is a diagram showing a step that follows the step shown in FIG. 53. FIG.

【図55】本発明に係るフロントエンド部積層モジュー
ル(FE積層モジュール)の回路図である。
FIG. 55 is a circuit diagram of a front end laminated module (FE laminated module) according to the present invention.

【図56】FE積層モジュールの完成状態を示す斜視図
である。
FIG. 56 is a perspective view showing a completed state of the FE laminated module.

【図57】図56に示したFE積層モジュールの分解斜
視図である。
57 is an exploded perspective view of the FE laminated module shown in FIG. 56. FIG.

【図58】図56に示したFE積層モジュールの内部構
造を概略的に示す拡大断面図である。
58 is an enlarged cross-sectional view schematically showing the internal structure of the FE laminated module shown in FIG. 56.

【図59】図55〜図58に示したFE積層モジュール
の端子配置を示す底面図である。
59 is a bottom view showing the terminal arrangement of the FE laminated module shown in FIGS. 55 to 58. FIG.

【図60】図55〜図59に示したFE積層モジュール
の製造工程を示す図である。
FIG. 60 is a diagram showing a manufacturing process of the FE laminated module shown in FIGS. 55 to 59.

【図61】図60に示す工程の後の工程を示す図であ
る。
FIG. 61 is a diagram showing a step that follows the step shown in FIG. 60.

【図62】図61に示す工程の後の工程を示す図であ
る。
FIG. 62 is a diagram showing a step that follows the step shown in FIG. 61.

【図63】図62に示す工程の後の工程を示す図であ
る。
FIG. 63 is a diagram showing a step that follows the step shown in FIG. 62.

【図64】図63に示す工程の後の工程を示す図であ
る。
FIG. 64 is a diagram showing a step that follows the step shown in FIG. 63.

【図65】図64に示す工程の後の工程を示す図であ
る。
FIG. 65 is a diagram showing a step that follows the step shown in FIG. 64.

【図66】図65に示す工程の後の工程を示す図であ
る。
66 is a diagram showing a step that follows the step shown in FIG. 65. FIG.

【図67】図66に示す工程の後の工程を示す図であ
る。
67 is a diagram showing a step that follows the step shown in FIG. 66. FIG.

【図68】図67に示す工程の後の工程を示す図であ
る。
68 is a diagram showing a step that follows the step shown in FIG. 67. FIG.

【図69】図68に示す工程の後の工程を示す図であ
る。
69 is a diagram showing a step that follows the step shown in FIG. 68. FIG.

【図70】図69に示す工程の後の工程を示す図であ
る。
70 is a diagram showing a step that follows the step shown in FIG. 69. FIG.

【図71】図70に示す工程の後の工程を示す図であ
る。
71 is a diagram showing a step that follows the step shown in FIG. 70. FIG.

【図72】図71に示す工程の後の工程を示す図であ
る。
72 is a diagram showing a step that follows the step shown in FIG. 71. FIG.

【図73】図72に示す工程の後の工程を示す図であ
る。
73 is a diagram showing a step that follows the step shown in FIG. 72. FIG.

【符号の説明】[Explanation of symbols]

20 インナービアホール 30 ブラインドビアホール 40 貫通ビアホール 100 積層基板 101〜113 構成層 20 Inner beer hole 30 blind beer hall 40 through via holes 100 laminated substrate 101 to 113 constituent layers

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高谷 稔 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 遠藤 敏一 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 Fターム(参考) 5E346 AA02 AA12 AA13 AA33 AA36 AA43 BB04 CC04 CC09 CC10 CC12 CC13 CC14 CC21 CC32 CC34 CC38 CC39 DD07 DD12 DD22 DD32 EE06 EE20 EE32 EE39 FF04 FF18 FF45 GG06 GG07 GG15 GG22 HH06 HH22 HH33 HH40    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Minoru Takatani             1-13-1, Nihonbashi, Chuo-ku, Tokyo             -In DC Inc. (72) Inventor Toshikazu Endo             1-13-1, Nihonbashi, Chuo-ku, Tokyo             -In DC Inc. F-term (reference) 5E346 AA02 AA12 AA13 AA33 AA36                       AA43 BB04 CC04 CC09 CC10                       CC12 CC13 CC14 CC21 CC32                       CC34 CC38 CC39 DD07 DD12                       DD22 DD32 EE06 EE20 EE32                       EE39 FF04 FF18 FF45 GG06                       GG07 GG15 GG22 HH06 HH22                       HH33 HH40

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 積層基板と、能動素子と、受動素子と、
外部接続端子と、接地用パターンと、貫通ビアホール
と、ブラインドビアホールと、インナービアホールとを
含む積層モジュールであって、 前記積層基板は、複数の構成層を積層して構成されてお
り、 前記複数の構成層の少なくとも一部は、有機樹脂材料と
機能材料粉末とを混合したハイブリッド材料でなり、 前記能動素子は、前記積層基板の表面に配置されてお
り、 前記受動素子の少なくとも一部は、前記積層基板の内部
に形成された導体パターンを含んでおり、 前記外部接続端子及び前記接地用パターンは、前記積層
基板の裏面に設けられており、 前記貫通ビアホールは、前記積層基板を厚み方向に貫通
し、一端が、前記積層基板の裏面において、前記外部接
続端子または前記接地用パターンに導通しており、 前記ブラインドビアホールは、前記積層基板の表面また
は裏面に設けられた導体パターンと、次層の導体パター
ンとの間を接続し、前記外部接続端子または前記接地用
パターンに導通しており、 前記インナービアホールは、前記積層基板の内部に形成
された前記導体パターンの間を接続する積層モジュー
ル。
1. A laminated substrate, an active element, a passive element,
An external connection terminal, a ground pattern, a through via hole, a blind via hole, an inner via hole, a laminated module, wherein the laminated substrate is configured by laminating a plurality of constituent layers, the plurality of At least a part of the constituent layer is made of a hybrid material in which an organic resin material and a functional material powder are mixed, the active element is arranged on the surface of the laminated substrate, and at least a part of the passive element is A conductive pattern formed inside the laminated substrate; the external connection terminal and the grounding pattern are provided on the back surface of the laminated substrate; and the through via hole penetrates the laminated substrate in the thickness direction. The one end of the laminated substrate is electrically connected to the external connection terminal or the ground pattern on the back surface of the laminated substrate. Is connected between the conductor pattern provided on the front surface or the back surface of the laminated substrate and the conductor pattern of the next layer, and is electrically connected to the external connection terminal or the ground pattern, and the inner via hole is A laminated module for connecting the conductor patterns formed inside the laminated substrate.
【請求項2】 請求項1に記載された積層モジュールで
あって、前記接地用パターンは、面内に、サーマルビア
を有し、放熱用パターンを構成する積層モジュール。
2. The laminated module according to claim 1, wherein the grounding pattern has a thermal via in its surface to form a heat dissipation pattern.
【請求項3】 請求項2に記載された積層モジュールで
あって、前記接地用パターンは、前記裏面の面積の80
%以上の面積を占有する積層モジュール。
3. The laminated module according to claim 2, wherein the ground pattern has a surface area of 80
A laminated module that occupies an area of at least%.
JP2002070796A 2002-03-14 2002-03-14 Laminate module Pending JP2003273520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002070796A JP2003273520A (en) 2002-03-14 2002-03-14 Laminate module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002070796A JP2003273520A (en) 2002-03-14 2002-03-14 Laminate module

Publications (1)

Publication Number Publication Date
JP2003273520A true JP2003273520A (en) 2003-09-26

Family

ID=29201269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002070796A Pending JP2003273520A (en) 2002-03-14 2002-03-14 Laminate module

Country Status (1)

Country Link
JP (1) JP2003273520A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317881A (en) * 2006-05-25 2007-12-06 Nec Saitama Ltd Multi-layer printed circuit board
JP2008270683A (en) * 2007-04-25 2008-11-06 Nidec Sankyo Corp Laminated substrate
US7605075B2 (en) 2004-12-06 2009-10-20 International Business Machines Corporation Multilayer circuit board and method of manufacturing the same
KR100923446B1 (en) 2008-01-25 2009-10-27 한국과학기술원 LTCC module
JP2010080795A (en) * 2008-09-28 2010-04-08 Furukawa Electric Co Ltd:The Heat generating component mounted circuit board
JP2012089590A (en) * 2010-10-18 2012-05-10 Hitachi Metals Ltd Electronic component
JPWO2011024921A1 (en) * 2009-08-31 2013-01-31 イビデン株式会社 Printed wiring board and manufacturing method thereof
US8742499B2 (en) 2008-11-05 2014-06-03 Murata Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9887686B2 (en) 2014-11-13 2018-02-06 Taiyo Yuden Co., Ltd. Acoustic wave device, transceiver device, and mobile communication device
KR20200041951A (en) * 2017-09-14 2020-04-22 노스롭 그루먼 시스템즈 코포레이션 Multiple ground plane heat sinks
US11004763B2 (en) 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks
US11522118B2 (en) 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605075B2 (en) 2004-12-06 2009-10-20 International Business Machines Corporation Multilayer circuit board and method of manufacturing the same
JP2007317881A (en) * 2006-05-25 2007-12-06 Nec Saitama Ltd Multi-layer printed circuit board
JP2008270683A (en) * 2007-04-25 2008-11-06 Nidec Sankyo Corp Laminated substrate
KR100923446B1 (en) 2008-01-25 2009-10-27 한국과학기술원 LTCC module
JP2010080795A (en) * 2008-09-28 2010-04-08 Furukawa Electric Co Ltd:The Heat generating component mounted circuit board
US8742499B2 (en) 2008-11-05 2014-06-03 Murata Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JPWO2011024921A1 (en) * 2009-08-31 2013-01-31 イビデン株式会社 Printed wiring board and manufacturing method thereof
JP2012089590A (en) * 2010-10-18 2012-05-10 Hitachi Metals Ltd Electronic component
US9887686B2 (en) 2014-11-13 2018-02-06 Taiyo Yuden Co., Ltd. Acoustic wave device, transceiver device, and mobile communication device
KR20200041951A (en) * 2017-09-14 2020-04-22 노스롭 그루먼 시스템즈 코포레이션 Multiple ground plane heat sinks
KR102294538B1 (en) * 2017-09-14 2021-08-30 노스롭 그루먼 시스템즈 코포레이션 multi-ground plane heat sink
US11004763B2 (en) 2018-12-20 2021-05-11 Northrop Grumman Systems Corporation Superconducting device with multiple thermal sinks
US11522118B2 (en) 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same

Similar Documents

Publication Publication Date Title
US6713162B2 (en) Electronic parts
US6808642B2 (en) Method for producing multilayer substrate and electronic part, and multilayer electronic part
US20030030994A1 (en) Substrate for electronic part and electronic part
KR101076061B1 (en) Methods for fabricating three-dimensional all organic interconnect structures
US7368998B2 (en) Inductor element containing circuit board and power amplifier module
JP2002344146A (en) High frequency module and its manufacturing method
JP2003273520A (en) Laminate module
JP4097067B2 (en) Electronic component and manufacturing method thereof
JP2003078251A (en) Substrate with built-in ceramic chip and manufacturing method thereof
JP2004363553A (en) Substrate, laminated electronic component and manufacturing method of substrate
JP3546001B2 (en) Electronic components
JP3443808B2 (en) Manufacturing method of laminated substrate and electronic component
JP2002203719A (en) Laminated electronic part
JP2004221603A (en) Coupler
JP2005039263A (en) Multilayer substrate for circuit module, and the circuit module
JP2005210074A (en) Multilayer board and power amplifier module
WO2003100970A1 (en) Lc series resonance circuit, board incorporating lc series resonance circuit, and production methods therefor
JP2003318029A (en) Laminated electronic component
JP2004304178A (en) Laminated electronic component and its manufacturing method
JP2004201333A (en) Balun transformer
JP2004111908A (en) High-frequency electronic component
JP2004207747A (en) Capacitor
JP2004158879A (en) Inductor
JP2003309425A (en) Patch antenna
JP2004006897A (en) Multilayer electronic component

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061220