JP2003271291A - Key scan device - Google Patents

Key scan device

Info

Publication number
JP2003271291A
JP2003271291A JP2002069134A JP2002069134A JP2003271291A JP 2003271291 A JP2003271291 A JP 2003271291A JP 2002069134 A JP2002069134 A JP 2002069134A JP 2002069134 A JP2002069134 A JP 2002069134A JP 2003271291 A JP2003271291 A JP 2003271291A
Authority
JP
Japan
Prior art keywords
key
keys
terminals
scanning device
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002069134A
Other languages
Japanese (ja)
Other versions
JP3663180B2 (en
Inventor
Ryutaro Imada
竜太郎 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002069134A priority Critical patent/JP3663180B2/en
Publication of JP2003271291A publication Critical patent/JP2003271291A/en
Application granted granted Critical
Publication of JP3663180B2 publication Critical patent/JP3663180B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To decrease size of a device and reduce numbers of LSIs and signal lines in a key scan circuit. <P>SOLUTION: Each of terminals (7, 8 and 9) including keys (i and j) (1≤i≤m, 1≤j≤n) is connected in one case, and not connected in another case. Resistances (2 and 3) are connected with some of the terminals of the keys (i and j) in accordance with the state in which each terminal of each key is connected or not connected, so that combination for the connection may vary. Further, a power source VDD supplies a part of the resistance 3 with electric power. Then, a detecting means 6 detects electric characteristics which is generated in correspondence to the state in which each terminal of the key (i or j) is connected or not connected. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、電子機器に一般
に搭載されているキーをスキャニングするために必要な
信号の入出力インタフェースを実現するためのキースキ
ャン装置に関し、特に、ASIC(application specif
ic integrated circuit)など集積回路の入出力信号を
最小限にすることが可能になるキースキャン装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a key scanning device for realizing a signal input / output interface generally required for scanning keys, which is generally mounted on electronic equipment, and more particularly to an ASIC (application specif).
ic integrated circuit) such as a key scan device that can minimize the input and output signals of integrated circuits.

【0002】[0002]

【従来の技術】キーが複数個配置されている入力装置
は、電子装置にしばしば搭載されている。入力装置に配
置されているそれらキーをユーザが押すことによって電
子装置に特定の命令を入力する。
2. Description of the Related Art An input device having a plurality of keys is often mounted on an electronic device. A user inputs a particular command into the electronic device by pressing those keys located on the input device.

【0003】入力装置に複数のキーが存在する場合は、
ユーザによって押されたキーを確定するためにキースキ
ャンを実行するキースキャン装置は必須である。通常、
キーはキーの数量に合わせてマトリクス状に配置されて
いて、キーはm×nのマトリクスに対応する数だけ必要
である。すなわち、ASICなど集積回路において多数
の入出力インタフェースの確保が必要となる。
If the input device has a plurality of keys,
A key scanning device that performs a key scan to determine the key pressed by the user is essential. Normal,
The keys are arranged in a matrix according to the number of keys, and the keys are required in the number corresponding to the m × n matrix. That is, it is necessary to secure a large number of input / output interfaces in an integrated circuit such as an ASIC.

【0004】また、LSIの内部にスキャン回路により
どのキーが押下されているかがスキャンされ、LSI内
部の処理部がスキャン回路からの割り込み信号によりど
のキーが押下されたか否かを検出する等の処理が実行さ
れている。
Further, processing such as scanning which key is pressed by the scan circuit inside the LSI, and a processing unit inside the LSI detecting which key is pressed by an interrupt signal from the scan circuit Is running.

【0005】さらに、ASICなど集積回路は装置の小
型化に伴い、チップの微細化、パッケージの小型化の方
向に進んでいる。
Furthermore, as integrated circuits such as ASICs are made smaller, the miniaturization of chips and the miniaturization of packages are progressing.

【0006】[0006]

【発明が解決しようとする課題】このように、従来のキ
ースキャン装置では、キースキャン回路とキーをスキャ
ンし押下されているキーを確定するためのインタフェー
ス、すなわちASICなど集積回路との入出力インタフ
ェースが多数必要である。
As described above, in the conventional key scanning device, the key scanning circuit and the interface for scanning the key to determine the depressed key, that is, the input / output interface with the integrated circuit such as ASIC. Are required in large numbers.

【0007】また、キーが配置している回路部分からL
SIに入力される信号線の数が多いため、キースキャン
装置を小型化することが難しい。
From the circuit portion where the key is arranged, L
Since the number of signal lines input to SI is large, it is difficult to downsize the key scanning device.

【0008】さらに、LSI内部のスキャン回路等の回
路が大きく、LSIを小型化することも難しい。
Further, since the circuits such as the scan circuit inside the LSI are large, it is difficult to miniaturize the LSI.

【0009】また、キースキャン装置が搭載される装置
の大きさの増大を抑制するためには部品を縮小しなけれ
ばならず、小型部品の採用は製造コストの増大につなが
る。
Further, in order to suppress the increase in the size of the device in which the key scanning device is mounted, it is necessary to reduce the parts, and the adoption of small parts leads to an increase in manufacturing cost.

【0010】そこで本発明は、これら上述した従来にお
ける問題に鑑み、装置の大きさを小さくすることがで
き、さらにLSIとキースキャン回路の信号線数を減ら
すことが可能なキースキャン装置を提供することを目的
とする。
In view of these problems in the prior art described above, the present invention provides a key scan device capable of reducing the size of the device and further reducing the number of signal lines of the LSI and the key scan circuit. The purpose is to

【0011】[0011]

【課題を解決するための手段】本発明のキースキャン装
置は、複数の端子を有して、当該各端子が接続している
接続状態、および当該各端子が非接続である非接続状態
のいずれかの状態にすることが可能な複数のキーと、各
前記キーの前記各端子が接続状態であるか非接続状態で
あるかによって、接続する組み合わせが変化するよう
に、各前記キーのいくつかの端子に接続している複数の
抵抗と、前記各抵抗の一部に電力を供給する電源と、前
記各キーのうちのいずれかのキーの前記各端子が接続状
態であるか否かに応じて発生する電気的特性を検出する
検出手段と、を具備したものである。
A key scanning device according to the present invention has a plurality of terminals and is in a connected state in which the respective terminals are connected or in a non-connected state in which the respective terminals are unconnected. A plurality of keys which can be in the above state, and some of the respective keys so that the combination to be connected changes depending on whether the respective terminals of the respective keys are connected or not connected. Depending on whether a plurality of resistors connected to the terminals, a power source for supplying power to a part of the resistors, and the terminals of any one of the keys are connected. And a detection means for detecting the electrical characteristics generated by the above.

【0012】また、本発明のキースキャン装置は、複数
の端子を有して、当該各端子が接続している接続状態、
および当該各端子が非接続である非接続状態のいずれか
の状態にすることが可能な複数のキーと、各前記キーの
前記各端子が接続状態であるか非接続状態であるかによ
って、接続する組み合わせが変化するように、各前記キ
ーのいくつかの端子に接続している複数の抵抗と、前記
各抵抗の一端を定電圧に保つ定電圧手段と、前記各キー
のうちのいずれかのキーの前記各端子が接続状態である
か否かに応じて、前記抵抗にもとづく電圧値を検出する
電圧値検出手段と、を具備したものである。
Further, the key scanning device of the present invention has a plurality of terminals and a connection state in which the respective terminals are connected,
And a plurality of keys that can be set to any one of the non-connection states in which the respective terminals are not connected, and the keys are connected depending on whether the respective terminals of the keys are in the connection state or the non-connection state. So as to change the combination, a plurality of resistors connected to some terminals of each of the keys, a constant voltage means for keeping one end of each of the resistors at a constant voltage, and one of the keys. Voltage value detecting means for detecting a voltage value based on the resistance according to whether or not each of the terminals of the key is in a connected state.

【0013】以上のような構成によれば、キースキャン
を実行するインタフェースを最小の1ラインで行うこと
が可能になる。また、インタフェースの減少は装置の小
型化や軽量化を実現し微細化、パッケージの小型化の進
むLSIにも大きく貢献できる。さらに、抵抗にもとづ
く電圧値は、抵抗の配置によりキー個別に割り当てるこ
とが可能になる。
With the above arrangement, the interface for executing the key scan can be performed with a minimum of one line. In addition, the reduction in the number of interfaces can contribute to the miniaturization of the device and the miniaturization of the device and the progress of miniaturization of the package. Further, the voltage value based on the resistor can be assigned to each key individually by the arrangement of the resistor.

【0014】[0014]

【発明の実施の形態】以下、図面を参照しながら、本発
明の実施形態に係るキースキャン装置を説明する。図1
は、本発明の一実施形態に係るキースキャン装置の機能
ブロック図である。本実施形態のキースキャン装置は、
行列状に配置されているキー(i,j)(1≦i≦m、
1≦j≦n;m,nは自然数。n=1,2,3,・・
・)と、列方向に配置されている抵抗2と、行方向に配
置されている抵抗3と、接地されている抵抗4と、LS
I5内のA/Dコンバータ(アナログ−デジタルコンバ
ータ)6と、電源VDDを具備している。ここで、行方
向とは図1において左右の方向を示し、列方向とは図1
において上下の方向を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A key scanning device according to an embodiment of the present invention will be described below with reference to the drawings. Figure 1
FIG. 3 is a functional block diagram of a key scanning device according to an embodiment of the present invention. The key scanning device of this embodiment is
Keys (i, j) arranged in a matrix (1 ≦ i ≦ m,
1 ≦ j ≦ n; m and n are natural numbers. n = 1, 2, 3, ...
,), The resistor 2 arranged in the column direction, the resistor 3 arranged in the row direction, the resistor 4 grounded, and LS.
It is provided with an A / D converter (analog-digital converter) 6 in I5 and a power supply VDD. Here, the row direction refers to the left and right directions in FIG. 1, and the column direction refers to FIG.
Shows the vertical direction.

【0015】各キー(i,j)は、端子を3つ有してお
り、キー(i,j)が押下されると、そのキー(i,
j)のすべての端子が導通状態になる。逆に、キー
(i,j)を放すと、そのキー(i,j)のすべての端
子が非導通状態になる。本実施形態では、キー(i,
j)は行列状に規則正しく配置されており、方形状にm
×n個のキー(i,j)が配置されている。
Each key (i, j) has three terminals, and when the key (i, j) is pressed, the key (i, j)
All the terminals of j) become conductive. On the contrary, when the key (i, j) is released, all the terminals of the key (i, j) become non-conductive. In the present embodiment, the key (i,
j) are regularly arranged in a matrix and m in a square shape.
× n keys (i, j) are arranged.

【0016】列方向に配置されている抵抗2はその一端
を、その抵抗2の行方向に配列しているすべてのキー
(i,j)の、図1ではキー(i,j)の真ん中に示さ
れている第2端子8に接続している。
The resistor 2 arranged in the column direction has one end in the middle of all the keys (i, j) arranged in the row direction of the resistor 2, that is, the key (i, j) in FIG. It is connected to the second terminal 8 shown.

【0017】たとえば、Rci(1≦i≦m)は、その
直ぐ右に配置しているキー(i,1)の第2端子8に接
続して、さらにキー(i,1)の第2端子8はそのすぐ
右に配置しているキー(i,2)の第2端子8に接続し
ている。すなわち、Rciと(i,1)から(i,n)
までのn個のキーの第2端子8とが接続している。
For example, Rci (1.ltoreq.i.ltoreq.m) is connected to the second terminal 8 of the key (i, 1) arranged immediately to the right, and further the second terminal of the key (i, 1). 8 is connected to the second terminal 8 of the key (i, 2) located immediately to the right. That is, from Rci and (i, 1) to (i, n)
Up to the second terminals 8 of the n keys are connected.

【0018】そして、列方向に配置されている抵抗2の
他端は接地されている。上述の例では、Rciのキー
(i,1)に接続している端子とは別のもう1つの端子
が接地されている。
The other end of the resistor 2 arranged in the column direction is grounded. In the above example, another terminal other than the terminal connected to the Rci key (i, 1) is grounded.

【0019】行方向に配置されている抵抗3はその一端
を、その抵抗3の列方向に配列しているすべてのキー
(i,j)の、抵抗2の場合とは異なりキー(i,j)
の右に示されている第3端子9に接続している。
The resistor 3 arranged in the row direction has one end of all the keys (i, j) arranged in the column direction of the resistor 3, unlike the case of the resistor 2, the key (i, j). )
Is connected to the third terminal 9 shown on the right.

【0020】たとえば、Rrj(1≦j≦n)は、その
直ぐ下に配置しているキー(1,j)の第3端子9に接
続して、さらにキー(1,j)の第3端子9はその直ぐ
下に配置しているキー(2,j)の第3端子9に接続し
ている。すなわち、Rrjと(1,j)から(m,j)
までのm個のキーの第3端子9とが接続している。
For example, Rrj (1.ltoreq.j.ltoreq.n) is connected to the third terminal 9 of the key (1, j) disposed immediately below, and the third terminal of the key (1, j) is further connected. 9 is connected to the third terminal 9 of the key (2, j) located immediately below it. That is, from Rrj and (1, j) to (m, j)
Up to m keys of the third terminal 9 are connected.

【0021】そして、行方向に配置している抵抗3の他
端は電源VDDに接続している。電源VDDは、定電圧
源である。上述の例では、キー(1,j)に接続してい
る端子とは別のもう1つの端子が電源VDDに接続して
いる。
The other end of the resistor 3 arranged in the row direction is connected to the power supply VDD. The power supply VDD is a constant voltage source. In the above example, another terminal different from the terminal connected to the key (1, j) is connected to the power supply VDD.

【0022】キー(i、j)の第1端子7は、A/Dコ
ンバータ6および抵抗4に接続している。抵抗4は、第
1端子7に溜る可能性のある電荷を放電するためのもの
である。
The first terminal 7 of the key (i, j) is connected to the A / D converter 6 and the resistor 4. The resistor 4 is for discharging electric charges that may be accumulated in the first terminal 7.

【0023】抵抗4は、図1に示されている列方向およ
び行方向にそれぞれ配置されている抵抗RciおよびR
rj(1≦i≦m、1≦j≦n)に比較して十分に大き
な値を有するように設定されている。換言すれば、抵抗
RciおよびRrj(1≦i≦m、1≦j≦n)にとっ
て、抵抗4は外界と各キーの第1端子7との間を絶縁し
ているような効果を奏する。
Resistor 4 includes resistors Rci and R arranged in the column direction and the row direction shown in FIG. 1, respectively.
It is set to have a sufficiently large value as compared with rj (1 ≦ i ≦ m, 1 ≦ j ≦ n). In other words, for the resistors Rci and Rrj (1 ≦ i ≦ m, 1 ≦ j ≦ n), the resistor 4 has the effect of insulating the outside world from the first terminal 7 of each key.

【0024】A/Dコンバータ6は、すべてのキー
(i、j)の第1端子7を接続している信号線における
電圧値を検出する。この電圧値にもとづいて、LSI5
(largescale integrated circuit)は、どのキーが押
下されたかを検出することが可能になる。すなわち、キ
ー(i,j)(1≦i≦m、1≦j≦n)が押下される
と、抵抗Rciおよび抵抗Rrjによって一意に定まる
電圧値がA/Dコンバータ6に入力される。図1では、
A/Dコンバータは1つしか設置されていないが、2つ
以上のA/Dコンバータが設置されて、所定のキー
(i,j)の第1端子7と接続されていてもよい。たと
えば、図1の上半分のキーは第1のA/Dコンバータに
接続され、下半分のキーは第2のA/Dコンバータに接
続されるように設定されていてもよい。
The A / D converter 6 detects the voltage value on the signal line connecting the first terminals 7 of all the keys (i, j). Based on this voltage value, the LSI5
The (largescale integrated circuit) can detect which key is pressed. That is, when the key (i, j) (1 ≦ i ≦ m, 1 ≦ j ≦ n) is pressed, a voltage value uniquely determined by the resistance Rci and the resistance Rrj is input to the A / D converter 6. In Figure 1,
Although only one A / D converter is installed, two or more A / D converters may be installed and connected to the first terminal 7 of a predetermined key (i, j). For example, the keys in the upper half of FIG. 1 may be connected to the first A / D converter, and the keys in the lower half may be set to be connected to the second A / D converter.

【0025】この場合は、それぞれのA/Dコンバータ
に接続されている回路内において、抵抗値を設定すれば
よいので、A/Dコンバータが識別する必要のある電圧
値の数が減少する。したがって、より正確な電圧値の検
出が実現できる可能性が大きくなる。
In this case, since the resistance value may be set in the circuit connected to each A / D converter, the number of voltage values that the A / D converter needs to identify is reduced. Therefore, the possibility that more accurate voltage value detection can be realized increases.

【0026】また、微細に抵抗値を設定する必要もこの
場合はほぼ半減させることが可能になる。さらに、上部
と下部で同一の回路構成にすることが可能になるので、
列方向に配置されている抵抗も同じ抵抗値を有する抵抗
を使用することができる。したがって、異なる抵抗値を
有する多くの抵抗を用意する必要もなくなる。
Further, in this case, it is possible to reduce the resistance value to half by finely setting the resistance value. Furthermore, since it is possible to have the same circuit configuration on the top and bottom,
As the resistors arranged in the column direction, resistors having the same resistance value can be used. Therefore, it is not necessary to prepare many resistors having different resistance values.

【0027】また、電圧値を測定するA/Dコンバータ
6の代わりに、電流値を測定する検出器が配置されても
よい。A/Dコンバータ6は、キーが押下された場合に
変化する電気的特性、すなわち電圧値や電流値等の変化
を検出することができる機器であれば、どんなものでも
よい。
Further, instead of the A / D converter 6 for measuring the voltage value, a detector for measuring the current value may be arranged. The A / D converter 6 may be any device as long as it can detect electrical characteristics that change when a key is pressed, that is, a change in voltage value, current value, or the like.

【0028】図2は、図1の左上の4つのキーを含む部
分を拡大した拡大図である。図3は、図1に示される各
キーが単独で押下された場合に、A/Dコンバータが検
出する電圧値を示した図である。図3では、簡単のため
電源VDDの電圧値を1としている。VDDの電圧値が
Vである場合は、電圧値が記載されている各項目の値に
Vをかければよい。実際にキーが押下された場合の動作
を以下に詳細に説明する。キー(i,j)(1≦i≦
m、1≦j≦n)が押下されると、キー(i,j)の第
1端子7の電圧値は、RciとRrjとの間の電圧値に
等しくなる。キー(i,j)が押下されると、Rciは
一端が接地されて他端が第1端子7およびRrjの一端
に接続する。さらに、Rrjの他端は電源VDDに接続
している。
FIG. 2 is an enlarged view of a portion including four keys at the upper left of FIG. FIG. 3 is a diagram showing voltage values detected by the A / D converter when each of the keys shown in FIG. 1 is pressed alone. In FIG. 3, the voltage value of the power supply VDD is 1 for simplicity. When the voltage value of VDD is V, V may be applied to the value of each item in which the voltage value is described. The operation when the key is actually pressed will be described in detail below. Key (i, j) (1 ≦ i ≦
When m, 1 ≦ j ≦ n) is pressed, the voltage value of the first terminal 7 of the key (i, j) becomes equal to the voltage value between Rci and Rrj. When the key (i, j) is pressed, one end of Rci is grounded and the other end is connected to the first terminal 7 and one end of Rrj. Further, the other end of Rrj is connected to the power supply VDD.

【0029】したがって、キー(i,j)の第1端子7
の電圧値は、Rci/(Rci+Rrj)のV倍にな
る。キー(i,j)のみが押下されている場合は、この
電圧値がA/Dコンバータ6で検出される。たとえば、
キー(1,1)が押下されれば、キー(1,1)の第1
端子7の電圧値はRc1/(Rc1+Rr1)になる。
また、キー(1,2)が押下されれば、キー(1,2)
の第1端子7の電圧値はRc1/(Rc1+Rr2)に
なる。
Therefore, the first terminal 7 of the key (i, j)
The voltage value of is V times Rci / (Rci + Rrj). When only the key (i, j) is pressed, this voltage value is detected by the A / D converter 6. For example,
If the key (1,1) is pressed, the first key of the key (1,1)
The voltage value of the terminal 7 becomes Rc1 / (Rc1 + Rr1).
If the key (1, 2) is pressed, the key (1, 2)
The voltage value of the first terminal 7 becomes Rc1 / (Rc1 + Rr2).

【0030】図3に示したRciおよびRrj(1≦i
≦m、1≦j≦n)からなるRci/(Rci+Rr
j)がすべて異なる値になるように、すべてのRciお
よびRrjを調整する。その結果、押下されたキーが異
なれば、A/Dコンバータ6で検出される電圧値も異な
るようになる。したがって、この場合は、A/Dコンバ
ータ6で検出される電圧値を図3に示される表に当ては
めれば、どのキーが押下されたかLSI5が判定するこ
とが可能になる。
Rci and Rrj (1≤i shown in FIG. 3
Rci / (Rci + Rr) consisting of ≦ m and 1 ≦ j ≦ n)
Adjust all Rci and Rrj so that j) are all different values. As a result, if the pressed key is different, the voltage value detected by the A / D converter 6 is also different. Therefore, in this case, if the voltage value detected by the A / D converter 6 is applied to the table shown in FIG. 3, the LSI 5 can determine which key is pressed.

【0031】さらに発展して、キーのうちいくつかが同
時に押下される場合もキーの押下を有効にする必要があ
る場合は、それらのキーが押下された場合にA/Dコン
バータ6で検出される電圧値も図3に示されたRci/
(Rci+Rrj)(1≦i≦m、1≦j≦n)とは異
なる値になるように、抵抗値RciおよびRrj(1≦
i≦m、1≦j≦n)を調整する。
As a further development, even if some of the keys are pressed at the same time, if it is necessary to enable the pressing of the keys, the A / D converter 6 detects the pressing of those keys. The voltage value of Rci /
The resistance values Rci and Rrj (1 ≦ rci + Rrj) (1 ≦ i ≦ m, 1 ≦ j ≦ n) are different from each other.
i ≦ m, 1 ≦ j ≦ n) is adjusted.

【0032】その結果、押下されると想定されているキ
ーが押下された場合、どのキーが押下されたかを確実に
判定することが可能になる。
As a result, when a key that is supposed to be pressed is pressed, it is possible to reliably determine which key is pressed.

【0033】また、さらに発展させて押下される可能性
があるすべての場合が考慮されて、抵抗値が設定されて
いてもよい。この場合は、ユーザが間違えて意味の無い
キー操作をした場合には、警告音または警告表示等をC
PUを通じてスピーカや画面等に出力するように設定す
ることも可能である。
Further, the resistance value may be set in consideration of all cases in which there is a possibility of being further developed and being pressed. In this case, if the user mistakenly performs a meaningless key operation, a warning sound or a warning display is displayed on the C screen.
It is also possible to set to output to a speaker, a screen, etc. through PU.

【0034】以上の実施形態に係るキースキャン装置に
より、キースキャンを実行するインタフェースを最小の
1ラインで行うことが可能になる。また、インタフェー
スの大きさを減少することができるため、装置の小型化
や軽量化に伴い微細化、パッケージの小型化の進むLS
Iにも大きく貢献することができる。(比較例)図4
は、図1に示される実施形態に係るキースキャン装置と
比較するためのキースキャン装置の機能ブロック図であ
る。図4には、キーが2端子を有している場合である。
The key scanning device according to the above-described embodiment enables an interface for executing a key scan with a minimum of one line. In addition, since the size of the interface can be reduced, the LS is becoming smaller and smaller as the size and weight of the device are reduced.
I can also contribute greatly. (Comparative example) FIG.
FIG. 2 is a functional block diagram of a key scanning device for comparison with the key scanning device according to the embodiment shown in FIG. 1. In FIG. 4, the key has two terminals.

【0035】図4に示されているキースキャン装置は、
キー[i,j](1≦i≦m、1≦j≦2)と、列方向
に配置されている抵抗12と、行方向に配置されている
抵抗13と、LSI5内に設置されているA/Dコンバ
ータ6−k(1≦k≦m)と、電源VDDを具備してい
る。
The key scanning device shown in FIG.
The key [i, j] (1 ≦ i ≦ m, 1 ≦ j ≦ 2), the resistor 12 arranged in the column direction, the resistor 13 arranged in the row direction, and the resistor 13 arranged in the LSI 5. It is equipped with an A / D converter 6-k (1 ≦ k ≦ m) and a power supply VDD.

【0036】各キー[i,j]は、端子を2つ有してい
ること以外は、図1および図2に示される本発明の実施
形態に係るキースキャン装置のキーと同様である。ま
た、列方向に配置されている抵抗12も、上記の実施形
態に係るキースキャン装置の抵抗2と同様に配置されて
いる。
Each key [i, j] is the same as the key of the key scanning device according to the embodiment of the present invention shown in FIGS. 1 and 2, except that it has two terminals. Further, the resistors 12 arranged in the column direction are also arranged in the same manner as the resistors 2 of the key scan device according to the above-described embodiment.

【0037】列方向に配置されている抵抗12は、各キ
ー[i,j]の第1端子14に接続している。第1端子
14は、図4ではキー[i,j]の左方に示されている
ものである。
The resistors 12 arranged in the column direction are connected to the first terminals 14 of the keys [i, j]. The first terminal 14 is shown to the left of the key [i, j] in FIG.

【0038】行方向に配置されている抵抗13は、各キ
ーの第2端子15に接続している。第2端子15は、図
4では、キー[i,j]の右方に示されているものであ
る。上記の実施形態に比較して図4の例では、キーの端
子が2つしかないため、配置する抵抗の数が増えてしま
う。
The resistors 13 arranged in the row direction are connected to the second terminal 15 of each key. The second terminal 15 is shown to the right of the key [i, j] in FIG. In the example of FIG. 4, as compared with the above-described embodiment, the number of terminals to be arranged increases because the key has only two terminals.

【0039】すなわち、図4の例では、たとえば同じキ
ー数2n個における抵抗の数で比較すると、行方向の抵
抗の数がn倍になってしまう。さらに、その増加した抵
抗の数にしたがって、キーと接続する信号線の長さも増
大する可能性もある。
That is, in the example of FIG. 4, when the numbers of resistors in the same number of keys, 2n, are compared, the number of resistors in the row direction becomes n times. Furthermore, the length of the signal line connecting to the key may increase according to the increased resistance number.

【0040】また、A/Dコンバータ6−k(1≦k≦
m)も、列方向に配列されている抵抗12ごとに接続さ
れる必要がある。これもキー[i,j]の端子が2つし
かないため、列方向に配置されている抵抗12の接続同
士を連結してしまうと、すべての列方向に配置されてい
る抵抗12が電圧値に影響してしまい、A/Dコンバー
タが電圧値を検出することができない可能性が大きくな
ってしまう。これでは、押下されたキーによる電圧値を
検出することが不可能になるので、A/Dコンバータ
は、列方向に配列されている抵抗12の数だけ配置する
必要がある。A/Dコンバータは、LSIに占める面積
が大きいため、このようにA/Dコンバータを抵抗12
の数だけ配置すると、チップ面積の増大につながる。チ
ップ面積の増大はコストアップにつながる。
Further, the A / D converter 6-k (1≤k≤
m) also needs to be connected for each resistor 12 arranged in the column direction. This also has only two terminals for the keys [i, j]. Therefore, if the connections of the resistors 12 arranged in the column direction are connected, the resistors 12 arranged in all the column directions have voltage values. Therefore, the possibility that the A / D converter cannot detect the voltage value increases. With this, it becomes impossible to detect the voltage value by the pressed key, so that it is necessary to arrange the A / D converters by the number of the resistors 12 arranged in the column direction. Since the A / D converter occupies a large area in the LSI, the A / D converter is connected to the resistor 12 like this.
If the number of the above is arranged, the chip area is increased. An increase in chip area leads to an increase in cost.

【0041】一方、図1から図3に示されている本発明
の実施形態に係るキースキャン装置は、A/Dコンバー
タを1つで済ませることが可能である。また、キーは行
列状に配置することが可能になるので、必要となる抵抗
も最小限の数で済ませることが可能になる。したがっ
て、実装面積は小さくなり、製造コストもおさえること
が可能になる。
On the other hand, the key scanning device according to the embodiment of the present invention shown in FIGS. 1 to 3 can be completed with only one A / D converter. In addition, since the keys can be arranged in a matrix, the required resistance can be minimized. Therefore, the mounting area can be reduced and the manufacturing cost can be suppressed.

【0042】本発明は、特定のキーが押下される等によ
って電気的に信号をLSI等に送出して指令をCPU等
に伝達するための装置であれば、適用される装置は限定
されない。たとえば、キーボード、電話機の入力装置、
リモートコントローラ等に使用されることが可能であ
る。特に、キー部分の回路とLSIとの間の伝送路が制
限されているような装置に対して、有効である。
The present invention is applicable to any device as long as it is a device for electrically sending a signal to an LSI or the like to transmit a command to a CPU or the like by pressing a specific key or the like. For example, keyboard, telephone input device,
It can be used for a remote controller or the like. In particular, it is effective for a device in which the transmission path between the circuit of the key part and the LSI is limited.

【0043】本発明は、上述した実施の形態に限定され
るものではなく、その技術的範囲において種々変形して
実施することができる。
The present invention is not limited to the above-described embodiments, but can be implemented with various modifications within the technical scope thereof.

【0044】[0044]

【発明の効果】本発明のキースキャン装置によれば、装
置の大きさを小さくすることができ、さらにLSIとの
信号線数を減らすことが可能になる。
According to the key scan device of the present invention, the size of the device can be reduced and the number of signal lines with the LSI can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態に係るキースキャン装置の
機能ブロック図。
FIG. 1 is a functional block diagram of a key scanning device according to an embodiment of the present invention.

【図2】図1の左上の4つのキーを含む部分を拡大した
拡大図。
FIG. 2 is an enlarged view in which a part including four keys at the upper left of FIG. 1 is enlarged.

【図3】図1に示される各キーが単独で押下された場合
に、A/Dコンバータが検出する電圧値を示した図。
FIG. 3 is a diagram showing a voltage value detected by an A / D converter when each key shown in FIG. 1 is pressed alone.

【図4】図1に示される実施形態に係るキースキャン装
置と比較するためのキースキャン装置の機能ブロック
図。
4 is a functional block diagram of a key scanning device for comparison with the key scanning device according to the embodiment shown in FIG. 1. FIG.

【符号の説明】[Explanation of symbols]

2 抵抗 3 抵抗 4 抵抗 5 LSI 6 コンバータ 7 第1端子 8 第2端子 9 第3端子 12 抵抗 13 抵抗 14 第1端子 15 第2端子 2 resistance 3 resistance 4 resistance 5 LSI 6 converter 7 First terminal 8 second terminal 9 3rd terminal 12 resistance 13 resistance 14 First terminal 15 Second terminal

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 複数の端子を有して、当該各端子が接続
している接続状態、および当該各端子が非接続である非
接続状態のいずれかの状態にすることが可能な複数のキ
ーと、 各前記キーの前記各端子が接続状態であるか非接続状態
であるかによって、接続する組み合わせが変化するよう
に、各前記キーのいくつかの端子に接続している複数の
抵抗と、 前記各抵抗の一部に電力を供給する電源と、 前記キーのうちのいずれかのキーの前記各端子が接続状
態であるか否かに応じて発生する電気的特性を検出する
検出手段と、 を具備することを特徴とするキースキャン装置。
1. A plurality of keys that have a plurality of terminals and can be in any one of a connected state in which the respective terminals are connected and a non-connected state in which the respective terminals are not connected And a plurality of resistors connected to some terminals of each of the keys so that the combination to be connected changes depending on whether the terminals of each of the keys are connected or not connected, A power supply that supplies power to a part of each of the resistors, and a detection unit that detects an electrical characteristic that occurs depending on whether or not the terminals of any of the keys are in a connected state, A key scanning device comprising:
【請求項2】 前記キーのうち接続状態になっているキ
ーと、この場合前記検出手段が検出する電気的特性の値
とが対応するように前記各抵抗の抵抗値が設定されてい
ることを特徴とする請求項1に記載のキースキャン装
置。
2. The resistance value of each resistor is set so that the key in the connected state among the keys and the value of the electrical characteristic detected by the detection means in this case correspond to each other. The key scanning device according to claim 1, wherein the key scanning device is a key scanning device.
【請求項3】 前記検出手段は、各前記キーの端子のう
ち抵抗に接続していない端子に接続していることを特徴
とする請求項1または請求項2に記載のキースキャン装
置。
3. The key scanning device according to claim 1, wherein the detection means is connected to a terminal of the keys that is not connected to a resistor.
【請求項4】 前記検出手段は、各前記キーの端子のう
ち抵抗に接続していない端子に、1つの信号線で接続し
ていることを特徴とする請求項1または請求項2に記載
のキースキャン装置。
4. The detection means is connected to one of the terminals of each of the keys, which is not connected to a resistor, by one signal line. Key scanning device.
【請求項5】 各前記キーに接続される抵抗のうち1つ
の抵抗の一端に前記電源が接続され、各前記キーに接続
される抵抗のうちほかの抵抗の一端は接地されているこ
とを特徴とする請求項1から請求項4のいずれかに記載
のキースキャン装置。
5. The power source is connected to one end of one of the resistors connected to each key, and the other end of the resistors connected to each of the keys is grounded. The key scanning device according to any one of claims 1 to 4.
【請求項6】 複数の端子を有して、当該各端子が接続
している接続状態、および当該各端子が非接続である非
接続状態のいずれかの状態にすることが可能な複数のキ
ーと、 各前記キーの前記各端子が接続状態であるか非接続状態
であるかによって、接続する組み合わせが変化するよう
に、各前記キーのいくつかの端子に接続している複数の
抵抗と、 前記各抵抗の一端を定電圧に保つ定電圧手段と、 前記キーのうちのいずれかのキーの前記各端子が接続状
態であるか否かに応じて、前記抵抗にもとづく電圧値を
検出する電圧値検出手段と、 を具備することを特徴とするキースキャン装置。
6. A plurality of keys having a plurality of terminals and capable of being in any one of a connected state in which the respective terminals are connected and a non-connected state in which the respective terminals are not connected And a plurality of resistors connected to some terminals of each of the keys so that the combination to be connected changes depending on whether the terminals of each of the keys are connected or not connected, A constant voltage means for keeping one end of each resistor at a constant voltage, and a voltage for detecting a voltage value based on the resistor according to whether or not each terminal of any one of the keys is in a connected state. A key scanning device comprising: a value detecting unit;
【請求項7】 前記キーのうち接続状態になっているキ
ーと、この場合前記検出手段が検出する電圧値とが対応
するように前記各抵抗の抵抗値が設定されていることを
特徴とする請求項6に記載のキースキャン装置。
7. The resistance value of each of the resistors is set so that the key in the connected state of the keys and the voltage value detected by the detection means in this case correspond to each other. The key scanning device according to claim 6.
【請求項8】 前記電圧値検出手段は、各前記キーの端
子のうち抵抗に接続していない端子に接続していること
を特徴とする請求項6または請求項7に記載のキースキ
ャン装置。
8. The key scanning device according to claim 6, wherein the voltage value detection means is connected to a terminal of the terminals of each key that is not connected to a resistor.
【請求項9】 前記電圧値検出手段は、各前記キーの端
子のうち抵抗に接続していない端子に、1つの信号線で
接続していることを特徴とする請求項6または請求項7
に記載のキースキャン装置。
9. The voltage value detecting means is connected to one of the terminals of each of the keys, which is not connected to a resistor, by one signal line.
Key scanning device described in.
【請求項10】 各前記キーに接続される抵抗のうち1
つの抵抗の一端に前記定電圧手段が接続され、各前記キ
ーに接続される抵抗のうちほかの抵抗の一端は接地され
ていることを特徴とする請求項6から請求項9のいずれ
かに記載のキースキャン装置。
10. One of resistors connected to each key.
10. The constant voltage means is connected to one end of one resistor, and one end of the other resistor connected to each of the keys is grounded. Key scanning device.
JP2002069134A 2002-03-13 2002-03-13 Key scanning device Expired - Fee Related JP3663180B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002069134A JP3663180B2 (en) 2002-03-13 2002-03-13 Key scanning device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002069134A JP3663180B2 (en) 2002-03-13 2002-03-13 Key scanning device

Publications (2)

Publication Number Publication Date
JP2003271291A true JP2003271291A (en) 2003-09-26
JP3663180B2 JP3663180B2 (en) 2005-06-22

Family

ID=29200069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002069134A Expired - Fee Related JP3663180B2 (en) 2002-03-13 2002-03-13 Key scanning device

Country Status (1)

Country Link
JP (1) JP3663180B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443317B2 (en) 2005-07-29 2008-10-28 Alps Electric Co., Ltd. Input device
CN100461075C (en) * 2005-07-29 2009-02-11 阿尔卑斯电气株式会社 Capacitive coordinate detection device
US8164489B2 (en) 2008-09-02 2012-04-24 Samsung Electro-Mechanics Co., Ltd. Key scanning circuit
JP2013004052A (en) * 2011-06-22 2013-01-07 Marusan Name:Kk Position sensor
JP2016122342A (en) * 2014-12-25 2016-07-07 京セラドキュメントソリューションズ株式会社 Key input device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443317B2 (en) 2005-07-29 2008-10-28 Alps Electric Co., Ltd. Input device
CN100461075C (en) * 2005-07-29 2009-02-11 阿尔卑斯电气株式会社 Capacitive coordinate detection device
US8164489B2 (en) 2008-09-02 2012-04-24 Samsung Electro-Mechanics Co., Ltd. Key scanning circuit
JP2013004052A (en) * 2011-06-22 2013-01-07 Marusan Name:Kk Position sensor
JP2016122342A (en) * 2014-12-25 2016-07-07 京セラドキュメントソリューションズ株式会社 Key input device

Also Published As

Publication number Publication date
JP3663180B2 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US7425458B2 (en) Selectable decoupling capacitors for integrated circuits and associated methods
US6894507B2 (en) Capacitance type sensor
JP2002270756A (en) Semiconductor device and communication terminal equipment using the same
USRE41017E1 (en) Circuit layout arrangement for key switch signal recognition
US6577250B1 (en) Resistance based keyboard key discrimination
US10090993B2 (en) Packaged circuit
JP2003271291A (en) Key scan device
US11475811B2 (en) Flexible display substrate, method for controlling same, and display device
US7053598B2 (en) Structure for detecting plug/unplug status of phone-jacks by single bit generated by a resistor network
US20050235233A1 (en) Voltage reference signal circuit layout inside multi-layered substrate
TWI393200B (en) Testing unit and test system
US10318058B2 (en) Control circuit for resistive film touch panel
TWI754963B (en) Touch device
TW201020792A (en) Signal processing unit and method for plug-in detection and electronic device
US7109899B2 (en) Apparatus and method for inputting key signals to optical disk player using analog signal
JPH0629395A (en) Semiconductor integrated circuit device
CN200990320Y (en) Keyboard device
KR20090041177A (en) Multi-channel capacitive touch sensor ic chip having analog voltage output
KR20010051566A (en) Keyboard having multi-bit key switches
JPH1065103A (en) Semiconductor integrated circuit
US6320475B1 (en) Printed circuit board suppressing ringing in signal waveforms
JPH11289051A (en) Programmable controller and processor
JPH06151694A (en) Electronic apparatus mounted with semiconductor device
TW530435B (en) Motherboard capable of supporting all types of connector pins and design method thereof
JP2005142345A (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees