JP2003271259A - Clock transmission device and image-forming device using it - Google Patents

Clock transmission device and image-forming device using it

Info

Publication number
JP2003271259A
JP2003271259A JP2002070936A JP2002070936A JP2003271259A JP 2003271259 A JP2003271259 A JP 2003271259A JP 2002070936 A JP2002070936 A JP 2002070936A JP 2002070936 A JP2002070936 A JP 2002070936A JP 2003271259 A JP2003271259 A JP 2003271259A
Authority
JP
Japan
Prior art keywords
clock
frequency
division ratio
frequency division
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002070936A
Other languages
Japanese (ja)
Other versions
JP4037138B2 (en
Inventor
Takao Horiuchi
孝郎 堀内
Junichi Kajiwara
準一 梶原
Hironori Kai
裕基 甲斐
Kiyoshi Inoue
潔 井上
Yoshitaka Hamano
慶臣 濱野
Akihiko Taniguchi
明彦 谷口
Koichi Tsunoda
浩一 角田
Hikari Tamagaki
光 玉垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002070936A priority Critical patent/JP4037138B2/en
Publication of JP2003271259A publication Critical patent/JP2003271259A/en
Application granted granted Critical
Publication of JP4037138B2 publication Critical patent/JP4037138B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To surely suppress EMI noise in a clock transmission device 61 that divides a clock CLK1 into a clock CLK2 with a frequency divider 14, and transmits it so as to suppress the EMI noise for sharing the clock CLK1 without frequency fluctuations between devices 11, 21. <P>SOLUTION: A frequency dividing ratio of the frequency divider 14 is made to be variable and is set with a setting circuit 19, and the information on the frequency dividing ratio is also transmitted to a multiplying circuit 22. Accordingly, even if the spectrum of EMI noise emitted from a clock transmission channel 16 differs from a designed value, the EMI noise level of the clock transmission channel 16 in a state in which circuits are actually connected and the clock CLK1 is in transit is measured, and the frequency dividing ratio is adjusted so that a favorable spectrum is obtained, thereby permitting to surely suppress the EMI noise. In addition, the frequency dividing ratio can be easily adjusted. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、回路間で共通に使
用するためにクロックを伝送する装置に対するEMI対
策に関し、特にそのクロックには周波数ゆらぎの許され
ないものに関し、さらにそのような周波数ゆらぎの許さ
れないクロックを使用する画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an EMI countermeasure for a device that transmits a clock for common use between circuits, and more particularly to a clock whose frequency fluctuation is not allowed, and moreover, such a frequency fluctuation. The present invention relates to an image forming apparatus that uses a clock that is not allowed.

【0002】[0002]

【従来の技術】近年、水晶発振器等で発生されるクロッ
クの周波数が高くなり、EMI(Electromagnetic Inte
rference)の対策が必要になっている。そして、EMI
ノイズは、回路基板等に対してはシールド板等で或る程
度の対策が可能であるが、相互に離間した回路間で共通
のクロックを使用するためにクロック伝送線路を引回し
た場合には、シールド筐体の隙間からの漏れなどによっ
て、充分に対策することは容易ではない。
2. Description of the Related Art In recent years, the frequency of a clock generated by a crystal oscillator or the like has become high, and EMI (Electromagnetic Inte
rference) is needed. And EMI
As for noise, some measures can be taken against the circuit board with a shield plate, etc., but if the clock transmission line is routed to use a common clock between the circuits separated from each other, However, it is not easy to take sufficient measures due to leakage from the gap of the shield housing.

【0003】特に、たとえば複写機やファクシミリ装置
等の画像形成装置では、原稿画像を読取るCCDの基準
クロックは、構造的に複数の基板間にまたがって配置さ
れる場合が多く、周波数自体も比較的高いものとなるた
め、EMIとして問題となるケースが頻発している。
Particularly, in an image forming apparatus such as a copying machine or a facsimile machine, the reference clock of the CCD for reading the original image is often structurally arranged over a plurality of substrates, and the frequency itself is relatively large. Since the cost is high, there are frequent cases where EMI becomes a problem.

【0004】一方、EMIノイズレベルは、アンテナで
受信した電磁波を各周波数成分毎に所定時間積分した値
であり、そこで従来からのEMI対策では、クロックの
周波数を常に変動させておくことで、特定の周波数の輻
射ノイズを抑制するというスペクトラム拡散の手法が用
いられている。前記スペクトラム拡散によるEMI対策
は、たとえばUSP.5,488,627号で示されて
いる。
On the other hand, the EMI noise level is a value obtained by integrating the electromagnetic wave received by the antenna for each frequency component for a predetermined time. Therefore, in the conventional EMI countermeasure, the frequency of the clock is constantly changed to be specified. A spread spectrum technique is used to suppress the radiation noise at the frequency of. The EMI countermeasure by the spread spectrum is described in USP. 5,488,627.

【0005】しかしながら、このような従来技術は、マ
イクロプロッセッサ等のクロック周波数に或る程度のゆ
らぎが許容されるような回路には適用することができる
けれども、前記画像形成装置では、周波数ゆらぎが許容
されず、適用することができないという問題がある。
However, although such a conventional technique can be applied to a circuit such as a microprocessor that allows a certain degree of fluctuation in the clock frequency, the image forming apparatus described above has a frequency fluctuation. There is a problem that it is not allowed and cannot be applied.

【0006】すなわち、たとえば読取りにあたってクロ
ック周波数が変化すると、読取った領域毎に電荷の蓄積
時間が異なり、濃度むらが生じてしまう。また、ポリゴ
ンミラーと前記CCDとの間などのように、タイミング
を厳密に一致させなければ、形成画像に歪みやむらが生
じてしまう。
That is, for example, if the clock frequency changes during reading, the charge accumulation time differs depending on the read area, resulting in uneven density. Further, if the timings are not exactly matched, such as between the polygon mirror and the CCD, the formed image will be distorted or uneven.

【0007】そこで、このような問題を解決する他の従
来技術では、送信側で伝送すべきクロックを分周し、受
信側で逓倍してクロックを復元することで、前記クロッ
ク伝送線路におけるクロック周波数を低下し、EMIノ
イズレベルを抑制することが提案されている。
Therefore, in another conventional technique for solving such a problem, the clock frequency in the clock transmission line is restored by dividing the clock to be transmitted on the transmitting side and multiplying it by the receiving side to restore the clock. Has been proposed to reduce the EMI noise level.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述の
ような従来技術では、回路搭載機器内の引回しの状況、
温度等の環境の状況および機器の固体差などによって、
EMIノイズのスペクトラムが、量産にあたって、設計
値と必ずしも一致するとは限らないという問題がある。
すなわち、設定された伝送のクロック周波数でEMIノ
イズを確実に抑制できるとは限らないという問題があ
る。
However, in the prior art as described above, the situation of routing in the circuit-mounted device,
Depending on environmental conditions such as temperature and individual differences in equipment,
There is a problem that the spectrum of EMI noise does not always match the design value in mass production.
That is, there is a problem that the EMI noise cannot be surely suppressed at the set transmission clock frequency.

【0009】本発明の目的は、EMIノイズを確実に抑
制することができるクロック伝送装置およびそれを用い
る画像形成装置を提供することである。
An object of the present invention is to provide a clock transmission device capable of reliably suppressing EMI noise and an image forming apparatus using the same.

【0010】[0010]

【課題を解決するための手段】本発明のクロック伝送装
置は、周波数ゆらぎのない第1のクロックを回路間で共
通に使用するために該第1のクロックを伝送する装置に
おいて、送信側に設けられ、分周比可変の分周回路と、
前記第1のクロックを前記分周回路で分周して得られた
第2のクロックを伝送するクロック伝送路と、前記分周
回路での分周比の情報を伝送する分周比情報伝送路と、
受信側に設けられ、前記クロック伝送路からの第2のク
ロックを、前記分周比情報伝送路からの分周比の情報を
用いて、前記第1のクロックに復元する逓倍回路とを含
むことを特徴とする。
A clock transmission device of the present invention is provided on a transmission side in a device for transmitting a first clock having no frequency fluctuation so that the first clock is commonly used between circuits. And a dividing circuit with variable dividing ratio,
A clock transmission line for transmitting a second clock obtained by dividing the first clock by the frequency dividing circuit, and a frequency division ratio information transmission line for transmitting information on a frequency division ratio in the frequency dividing circuit. When,
A multiplying circuit which is provided on the receiving side and restores the second clock from the clock transmission line to the first clock by using the information of the division ratio from the division ratio information transmission line. Is characterized by.

【0011】上記の構成によれば、回路間のタイミング
を一致させるために引回されるクロックにEMIノイズ
の対策を施すにあたって、画像形成装置のように前記回
路間のタイミングを厳密に一致させる必要があり、周波
数ゆらぎが生じるスペクトラム拡散によるEMIノイズ
抑制の手法を使用することができない用途において、送
信側からは前記クロックを分周回路で分周して伝送し、
受信側では前記クロックを逓倍回路で復元することで、
クロック伝送路を伝送するクロックの周波数を低下し、
該クロック伝送路での前記EMIノイズを抑制する。
According to the above arrangement, when taking measures against EMI noise in the clocks routed to match the timing between the circuits, it is necessary to exactly match the timing between the circuits as in the image forming apparatus. However, in an application where the method of suppressing EMI noise due to spread spectrum that causes frequency fluctuation cannot be used, the clock is frequency-divided and transmitted from the transmission side by the frequency dividing circuit,
On the receiving side, by recovering the clock with a multiplication circuit,
The frequency of the clock transmitted through the clock transmission line is reduced,
The EMI noise on the clock transmission line is suppressed.

【0012】そして、前記分周回路における分周比を可
変にし、その分周比の情報を分周比情報伝送路を介して
伝送する。したがって、回路搭載機器内の引回しの状況
や温度等の環境の状況などによって、前記クロック伝送
路から放出されるEMIノイズのスペクトラムが設計値
と異なっていても、実際に回路間を接続してクロックを
伝送した状態で前記クロック伝送路のEMIノイズレベ
ルを測定し、好ましいスペクトラムとなるように前記分
周比を調整することで、前記EMIノイズを確実に抑制
することができる。
Then, the frequency division ratio in the frequency division circuit is made variable, and the information of the frequency division ratio is transmitted through the frequency division ratio information transmission line. Therefore, even if the spectrum of the EMI noise emitted from the clock transmission line is different from the design value due to the conditions of routing in the circuit-equipped equipment and the environmental conditions such as temperature, it is possible to actually connect the circuits. The EMI noise can be surely suppressed by measuring the EMI noise level of the clock transmission line in the state where the clock is transmitted and adjusting the frequency division ratio so as to obtain a preferable spectrum.

【0013】また、前記分周比を任意に調整しても、そ
の分周比の情報は分周比情報伝送路を介して各逓倍回路
に伝送されるので、該逓倍回路への設定を不要にするこ
とができる。これによって、1つの送信回路から多数の
受信回路へクロックを伝送するにあたって、前記分周比
の調整を容易に行うことができる。
Further, even if the frequency division ratio is arbitrarily adjusted, the information of the frequency division ratio is transmitted to each frequency multiplication circuit via the frequency division ratio information transmission line, so that it is not necessary to set the frequency division circuit. Can be This makes it possible to easily adjust the division ratio when transmitting a clock from one transmitting circuit to many receiving circuits.

【0014】また、本発明のクロック伝送装置では、前
記分周比は、2の階乗単位で設定されることを特徴とす
る。
Further, in the clock transmission device of the present invention, the frequency division ratio is set in units of two.

【0015】上記の構成によれば、矩形波のクロックの
高調波成分は奇数次に現れるので、分周して得られた第
2のクロックの高調波成分は基本波の第1のクロックと
は異なる周波数となり、EMIノイズのスペクトラムを
拡散することができる。
According to the above configuration, since the harmonic components of the rectangular wave clock appear in odd orders, the harmonic components of the second clock obtained by frequency division are different from the first clock of the fundamental wave. The frequencies are different, and the spectrum of EMI noise can be spread.

【0016】さらにまた、本発明のクロック伝送装置で
は、前記分周回路および逓倍回路における分周器は、前
記2の階乗単位の分周比に段階的に切換え可能に構成さ
れることを特徴とする。
Furthermore, in the clock transmission device of the present invention, the frequency dividers and the frequency dividers in the frequency multipliers are configured so that they can be switched stepwise to the frequency division ratio of the factorial unit of 2. And

【0017】上記の構成によれば、分周回路および逓倍
回路における分周器を、バイナリカウンタだけで構成す
ることができ、構成を簡略化することができる。
According to the above arrangement, the frequency divider in the frequency dividing circuit and the frequency multiplying circuit can be constituted by only the binary counter, and the constitution can be simplified.

【0018】また、本発明のクロック伝送装置は、搭載
機器の非動作中に、前記分周回路の分周比を変化する分
周比設定回路をさらに備えることを特徴とする。
Further, the clock transmission device of the present invention is characterized by further comprising a frequency division ratio setting circuit for changing the frequency division ratio of the frequency division circuit while the on-board equipment is not operating.

【0019】上記の構成によれば、該クロック伝送装置
が搭載される機器が非動作中であることを判定すると、
分周比設定回路は、分周回路の分周比を変化する。
According to the above configuration, when it is determined that the device in which the clock transmission device is mounted is not operating,
The frequency division ratio setting circuit changes the frequency division ratio of the frequency division circuit.

【0020】したがって、第2のクロックに対して、前
記スペクトラム拡散と同様の手法でEMIノイズを抑制
することができ、所定時間に亘る各周波数の電磁波の積
算値で表されるEMIノイズレベルを、各回路へ供給す
る第1のクロックの安定度を低下させることなく、抑制
することができる。
Therefore, with respect to the second clock, the EMI noise can be suppressed by the same method as the spread spectrum, and the EMI noise level represented by the integrated value of the electromagnetic waves of each frequency over a predetermined time can be expressed as The stability of the first clock supplied to each circuit can be suppressed without lowering.

【0021】さらにまた、本発明のクロック伝送装置
は、複数の回路へ前記第1のクロックを伝送するにあた
って、受信側回路を1または複数でグループ化し、送信
側の分周回路は、各グループ毎に相互に異なる分周比の
第2のクロックを送信することを特徴とする。
Furthermore, in the clock transmission device of the present invention, when transmitting the first clock to a plurality of circuits, the receiving side circuit is grouped into one or a plurality, and the transmitting side frequency dividing circuit is provided for each group. And transmitting the second clocks having different frequency division ratios.

【0022】上記の構成によれば、前記第1のクロック
を共用する回路全体のEMIノイズレベルを低下するこ
とができる。また、各受信側の回路毎に、その環境に応
じた最適な分周比を設定することができる。
With the above arrangement, the EMI noise level of the entire circuit sharing the first clock can be lowered. Further, it is possible to set an optimum frequency division ratio according to the environment for each circuit on the receiving side.

【0023】また、本発明の画像形成装置は、上記の何
れかのクロック伝送装置を用いることを特徴とする。
An image forming apparatus of the present invention is characterized by using any one of the above clock transmission devices.

【0024】上記の構成によれば、画像形成装置は、ポ
リゴンミラーと画像読取り素子との間などのように、厳
密にタイミングを一致させなければならず、EMI対策
にスペクトラム拡散の手法を用いることができない回路
が搭載されており、したがって上記の手法がEMI対策
に特に効果的である。
According to the above arrangement, the image forming apparatus must strictly match the timing, such as between the polygon mirror and the image reading element, and uses the spread spectrum technique as a countermeasure for EMI. Since a circuit that cannot do so is mounted, the above method is particularly effective as a countermeasure against EMI.

【0025】[0025]

【発明の実施の形態】本発明の実施の第1の形態につい
て、図1に基づいて説明すれば、以下のとおりである。
BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment of the present invention will be described below with reference to FIG.

【0026】図1は、本発明の実施の第1の形態のクロ
ック伝送装置1の電気的構成を示すブロック図である。
このクロック伝送装置1は、前記ポリゴンミラーとCC
Dとの間などのように、タイミングを厳密に一致させる
必要のある画像形成装置の各部のデバイス11,21間
に、クロック発振回路12で発生された周波数ゆらぎの
ないクロックCLK1を共用するために用いられる。
FIG. 1 is a block diagram showing an electrical configuration of a clock transmission device 1 according to the first embodiment of the present invention.
The clock transmission device 1 includes the polygon mirror and CC.
In order to share the clock CLK1 generated by the clock oscillation circuit 12 and having no frequency fluctuation between the devices 11 and 21 of the respective units of the image forming apparatus whose timings need to be exactly matched, such as with D. Used.

【0027】送信側となる前記デバイス11側では、前
記クロック発振回路12で発生されたクロックCLK1
は、バッファ13を介して直接前記デバイス11に供給
される。また、前記クロックCLK1は、分周器14に
おいて分周比NでクロックCLK2に分周された後、送
信バッファ15からクロック伝送路16へ出力される。
On the device 11 side, which is the transmitting side, the clock CLK1 generated by the clock oscillation circuit 12 is generated.
Are directly supplied to the device 11 via the buffer 13. Further, the clock CLK1 is frequency-divided by the frequency divider 14 into the clock CLK2 at the frequency division ratio N, and then output from the transmission buffer 15 to the clock transmission line 16.

【0028】これに対応して、受信側は、大略的に、前
記デバイス21と、前記クロックCLK2からクロック
CLK1を復元する逓倍回路22とを備えて構成されて
いる。逓倍回路22は、VCO(電圧制御型発振器)2
3と、分周器24と、位相比較器25と、ループフィル
タ26とを備えて構成される通常のフェイズロックルー
プ回路の構成である。前記VCOで発生されたクロック
CLK1は、分周器24において前記分周比Nで分周さ
れて位相比較器25に与えられる。位相比較器25は、
受信バッファ27を介して入力される前記クロック伝送
路16からのクロックCLK2と、前記分周器24で分
周された前記クロックCLK1の分周信号とを相互に比
較し、それらの位相差に対応した誤差信号を前記ループ
フィルタ26へ出力する。ループフィルタ26は、前記
位相比較器25からの誤差信号を直流電圧に平滑化して
前記VCO23に与える。
Correspondingly, the receiving side is generally provided with the device 21 and a multiplication circuit 22 for restoring the clock CLK1 from the clock CLK2. The multiplier circuit 22 includes a VCO (voltage controlled oscillator) 2
3, a frequency divider 24, a phase comparator 25, and a loop filter 26 are included in a normal phase-locked loop circuit. The clock CLK1 generated by the VCO is frequency-divided by the frequency division ratio N in the frequency divider 24 and applied to the phase comparator 25. The phase comparator 25 is
The clock CLK2 from the clock transmission line 16 input via the reception buffer 27 and the frequency-divided signal of the clock CLK1 divided by the frequency divider 24 are compared with each other to correspond to the phase difference between them. The generated error signal is output to the loop filter 26. The loop filter 26 smoothes the error signal from the phase comparator 25 into a DC voltage and supplies it to the VCO 23.

【0029】したがって、前記VCO23からの復元さ
れたクロックCLK1は、クロック伝送路16からのク
ロックCLK2のN倍の周波数で、かつ該クロックCL
K2と位相が同期した信号となり、これによって前記ク
ロック発振回路12で発生されたクロックCLK1と同
じ周波数で、位相が同期した信号となる(実際には、ク
ロック伝送路16や分周器14,24の遅延を補償し
て、クロック発振回路12の出力とVCO23の出力と
の位相を完全に一致させることは困難であるけれども、
両者の変動をPLLによって規制して周波数を一致させ
ることだけでも、多くの場合、クロックを伝送する目的
は達せられる)。こうして、クロック伝送路16を介す
るクロックCLK2の周波数を低下し、EMIノイズを
抑制することができる。この逓倍回路22で復元された
前記クロックCLK1は、バッファ28を介して前記デ
バイス21に供給される。
Therefore, the recovered clock CLK1 from the VCO 23 has a frequency N times that of the clock CLK2 from the clock transmission line 16 and the clock CL
It becomes a signal whose phase is synchronized with K2, and thereby becomes a signal whose phase is synchronized with the same frequency as the clock CLK1 generated by the clock oscillation circuit 12 (actually, the clock transmission line 16 and the frequency dividers 14, 24). It is difficult to completely compensate the delay of the clock oscillation circuit 12 and the phase of the output of the clock oscillation circuit 12 and the output of the VCO 23, but
In many cases, the purpose of transmitting the clock can be achieved only by regulating the fluctuations of both by the PLL and matching the frequencies. In this way, the frequency of the clock CLK2 passing through the clock transmission line 16 can be reduced and EMI noise can be suppressed. The clock CLK1 restored by the multiplication circuit 22 is supplied to the device 21 via the buffer 28.

【0030】注目すべきは、本発明では、前記分周器1
4,24の分周比Nが可変に構成されており、分周器1
4での分周比Nの情報は送信バッファ17から分周比情
報伝送路18へ出力され、受信バッファ29で受信され
たその分周比Nの情報は前記分周器24に設定されるこ
とである。送信側の分周器14に関して、前記分周比N
を設定するための設定回路19が設けられており、分周
器14は設定された分周比Nで分周を行うとともに、そ
の分周比Nの情報を前記分周比情報伝送路18を介して
分周器24に伝送し、受信側でも同じ分周比Nを使用す
るようになっている。
It should be noted that, in the present invention, the frequency divider 1
The frequency division ratio N of 4 and 24 is variable, and the frequency divider 1
The information of the frequency division ratio N in 4 is output from the transmission buffer 17 to the frequency division ratio information transmission line 18, and the information of the frequency division ratio N received by the reception buffer 29 is set in the frequency divider 24. Is. Regarding the frequency divider 14 on the transmission side, the frequency division ratio N
A setting circuit 19 for setting the frequency division ratio is provided, and the frequency divider 14 performs frequency division at the set frequency division ratio N, and information of the frequency division ratio N is transmitted to the frequency division ratio information transmission line 18. It is transmitted to the frequency divider 24 via the same, and the same frequency division ratio N is used on the receiving side.

【0031】前記設定回路19からは、実際のEMIノ
イズのスペクトラムを測定しつつ、最も好ましいスペク
トラムとなるように、前記分周比Nが調整される。した
がって、回路搭載機器内の引回しの状況や温度等の環境
の状況などによって、前記クロック伝送路16から放出
されるEMIノイズのスペクトラムが設計値と異なって
いても、該EMIノイズを確実に抑制することができ
る。
From the setting circuit 19, while measuring the actual EMI noise spectrum, the dividing ratio N is adjusted so as to obtain the most preferable spectrum. Therefore, even if the spectrum of the EMI noise emitted from the clock transmission line 16 is different from the design value due to the circumstances of the routing inside the circuit-equipped device and the environmental conditions such as temperature, the EMI noise is surely suppressed. can do.

【0032】また、前記分周比Nを任意に調整しても、
その分周比Nの情報は分周比情報伝送路18を介して逓
倍回路22に伝送されるので、該逓倍回路22への設定
を不要にすることができる。これによって、1つの送信
回路から多数の受信回路へ共通のクロックCLK1を伝
送するにあたって、前記分周比Nの調整を容易に行うこ
とができる。
Further, even if the dividing ratio N is arbitrarily adjusted,
Since the information of the frequency division ratio N is transmitted to the frequency multiplication circuit 22 via the frequency division ratio information transmission line 18, it is not necessary to set the frequency multiplication circuit 22. Accordingly, when transmitting the common clock CLK1 from one transmitting circuit to many receiving circuits, the division ratio N can be easily adjusted.

【0033】なお、クロックCLK1は、送信側と受信
側との各部のデバイス11,21のクロック周波数の違
いに対応して、同一の周波数でなくてもよく、一方の周
波数が他方の周波数の所定倍で、かつ位相が一致して
(あるいは位相差の変動が抑えられて)いればよい。
The clock CLK1 does not have to have the same frequency, corresponding to the difference in clock frequency of the devices 11 and 21 of each part on the transmitting side and the receiving side, and one frequency is a predetermined frequency of the other frequency. It suffices that they are doubled and the phases match (or fluctuations in the phase difference are suppressed).

【0034】本発明の実施の第2の形態について、図2
に基づいて説明すれば、以下のとおりである。
FIG. 2 shows the second embodiment of the present invention.
The explanation is based on the following.

【0035】図2は、本発明の実施の第2の形態のクロ
ック伝送装置31の電気的構成を示すブロック図であ
る。このクロック伝送装置31は、上述のクロック伝送
装置1に類似し、対応する部分には同一の参照符号を付
して、その説明を省略する。注目すべきは、このクロッ
ク伝送装置31では、送信側の分周器32および受信側
の逓倍回路33の分周器34の分周比Nが、2の階乗単
位で設定されることである。
FIG. 2 is a block diagram showing an electrical configuration of the clock transmission device 31 according to the second embodiment of the present invention. The clock transmission device 31 is similar to the clock transmission device 1 described above, and corresponding parts are designated by the same reference numerals, and description thereof will be omitted. It should be noted that in this clock transmission device 31, the frequency division ratio N of the frequency divider 32 on the transmission side and the frequency divider 34 of the multiplication circuit 33 on the reception side is set in units of two. .

【0036】したがって、前記クロック伝送路16を伝
送される矩形波のクロックCLK2aの高調波成分は奇
数次に現れることから、このように構成することによっ
て、該クロックCLK2aの高調波成分を基本波である
クロックCLK1の周波数とは異なる周波数とし、EM
Iノイズのスペクトラムを拡散することができる。
Therefore, since the harmonic component of the clock CLK2a of the rectangular wave transmitted through the clock transmission line 16 appears in an odd order, the harmonic component of the clock CLK2a is converted into the fundamental wave by such a configuration. EM with a frequency different from the frequency of a certain clock CLK1
The spectrum of I noise can be spread.

【0037】本発明の実施の第3の形態について、図3
に基づいて説明すれば、以下のとおりである。
FIG. 3 shows the third embodiment of the present invention.
The explanation is based on the following.

【0038】図3は、本発明の実施の第3の形態のクロ
ック伝送装置41の電気的構成を示すブロック図であ
る。このクロック伝送装置41は、上述のクロック伝送
装置31に類似し、対応する部分には同一の参照符号を
付して、その説明を省略する。注目すべきは、このクロ
ック伝送装置41では、送信側の分周器42および受信
側の逓倍回路43の分周器44がバイナリカウンタで構
成され、これに対応して、前記バイナリカウンタの各タ
ップから取出された分周信号を選択するためのセレクタ
45,46が設けられることである。
FIG. 3 is a block diagram showing the electrical configuration of the clock transmission device 41 of the third embodiment of the present invention. The clock transmission device 41 is similar to the clock transmission device 31 described above, and corresponding parts are designated by the same reference numerals, and description thereof will be omitted. It should be noted that in the clock transmission device 41, the frequency divider 42 on the transmission side and the frequency divider 44 of the multiplication circuit 43 on the reception side are constituted by binary counters. Correspondingly, each tap of the binary counter is That is, selectors 45 and 46 for selecting the frequency-divided signal extracted from are provided.

【0039】前記セレクタ45は、前記分周器42のバ
イナリカウンタの各タップから取出された分周信号を、
設定回路49によって設定された分周比Nに応答して、
択一的に選択して前記クロックCLK2aとして出力す
る。前記設定回路49からの分周比Nの情報はまた、前
記送信バッファ17、分周比情報伝送路18および受信
バッファ29を介してセレクタ46に伝送され、該セレ
クタ46は分周器44のバイナリカウンタの各タップか
ら取出された分周信号を択一的に選択して前記位相比較
器25へ与える。
The selector 45 outputs the frequency-divided signal extracted from each tap of the binary counter of the frequency divider 42,
In response to the frequency division ratio N set by the setting circuit 49,
Alternatively, it is selected and output as the clock CLK2a. The information of the division ratio N from the setting circuit 49 is also transmitted to the selector 46 via the transmission buffer 17, the division ratio information transmission line 18 and the reception buffer 29, and the selector 46 is a binary of the divider 44. The frequency-divided signal taken out from each tap of the counter is selectively selected and supplied to the phase comparator 25.

【0040】したがって、前記分周器32,34と同様
に、分周器42,44の分周比Nが2の階乗単位で設定
されるとともに、該分周器42,44をバイナリカウン
タだけで構成することができ、構成を簡略化することが
できる。
Therefore, similarly to the frequency dividers 32 and 34, the frequency division ratios N of the frequency dividers 42 and 44 are set in the unit of factorial of 2, and the frequency dividers 42 and 44 are only binary counters. Can be configured, and the configuration can be simplified.

【0041】本発明の実施の第4の形態について、図4
に基づいて説明すれば、以下のとおりである。
FIG. 4 shows the fourth embodiment of the present invention.
The explanation is based on the following.

【0042】図4は、本発明の実施の第4の形態のクロ
ック伝送装置51の電気的構成を示すブロック図であ
る。このクロック伝送装置51は、上述のクロック伝送
装置41に類似し、対応する部分には同一の参照符号を
付して、その説明を省略する。注目すべきは、このクロ
ック伝送装置51では、受信側のデバイス52は、逓倍
回路53からのクロックCLK1を用いて動作を行うと
ともに、その動作/非動作を表す信号を設定回路59に
伝送し、設定回路59は、前記デバイス52が非動作中
であることを判定すると、分周比Nを変更して前記クロ
ックCLK2aの周波数を変更することである。
FIG. 4 is a block diagram showing an electrical configuration of a clock transmission device 51 according to the fourth embodiment of the present invention. The clock transmission device 51 is similar to the above-described clock transmission device 41, and corresponding parts are designated by the same reference numerals, and description thereof will be omitted. It should be noted that in the clock transmission device 51, the device 52 on the reception side operates using the clock CLK1 from the multiplication circuit 53 and transmits a signal indicating the operation / non-operation to the setting circuit 59, When the setting circuit 59 determines that the device 52 is not operating, it changes the frequency division ratio N to change the frequency of the clock CLK2a.

【0043】前記デバイス52からの動作/非動作を表
すイネーブル信号を伝送するために、送信バッファ5
6、イネーブル信号伝送路57および受信バッファ58
が設けられるとともに、逓倍回路53内の位相比較器5
5は、前記イネーブル信号に応答して、周波数の変更中
は、位相比較動作を停止する。
In order to transmit the enable signal indicating the operation / non-operation from the device 52, the transmission buffer 5
6, enable signal transmission path 57 and reception buffer 58
Is provided, and the phase comparator 5 in the multiplication circuit 53 is provided.
5 responds to the enable signal to stop the phase comparison operation during the frequency change.

【0044】したがって、前記クロック伝送路16にお
けるクロックCLK2aに対して、前述のスペクトラム
拡散と同様の手法でEMIノイズを抑制することがで
き、所定時間に亘る各周波数の電磁波の積算値で表され
るEMIノイズレベルを、デバイス52へ供給するクロ
ックCLK1の安定度を低下させることなく、抑制する
ことができる。
Therefore, with respect to the clock CLK2a in the clock transmission line 16, EMI noise can be suppressed by a method similar to the above-described spread spectrum, and is represented by an integrated value of electromagnetic waves of each frequency over a predetermined time. The EMI noise level can be suppressed without lowering the stability of the clock CLK1 supplied to the device 52.

【0045】本発明の実施の第5の形態について、図5
に基づいて説明すれば、以下のとおりである。
FIG. 5 shows the fifth embodiment of the present invention.
The explanation is based on the following.

【0046】図5は、本発明の実施の第5の形態のクロ
ック伝送装置61の電気的構成を示すブロック図であ
る。このクロック伝送装置61は、前述のクロック伝送
装置41に類似している。注目すべきは、このクロック
伝送装置61では、受信側回路を1または複数でグルー
プ化しており、それらの各回路へ相互に異なるクロック
を伝送することである。なお、図6では、図面の簡略化
のために2つのグループで、各グループに受信側回路6
2を1つ設け、それぞれに対応する構成には、同一の参
照符号に、添字a,bを付して示している。
FIG. 5 is a block diagram showing an electrical configuration of a clock transmission device 61 according to the fifth embodiment of the present invention. The clock transmission device 61 is similar to the clock transmission device 41 described above. It should be noted that in the clock transmission device 61, the receiving side circuits are grouped into one or a plurality of groups, and mutually different clocks are transmitted to these respective circuits. Note that in FIG. 6, for simplification of the drawing, there are two groups, and the receiving side circuit 6 is provided in each group.
The number 2 is provided one by one, and the configurations corresponding to the two are denoted by the same reference numerals with suffixes a and b.

【0047】したがって、送信側の分周器42のバイナ
リカウンタの各タップから取出された分周信号はセレク
タ45a,45bに共通に与えられ、セレクタ45a,
45bは、設定回路69で設定された相互に異なる分周
比Nに対応して前記分周信号を選択し、クロックCLK
2a,CLK2bとして出力する。前記クロックCLK
2a,CLK2bは、送信バッファ15a,15b、ク
ロック伝送路16a,16bおよび受信バッファ27
a,27bを介して逓倍回路43a,43bに与えられ
る。また、前記設定回路69での分周比Nの情報は、送
信バッファ17a,17b、分周比情報伝送路18a,
18bおよび受信バッファ29a,29bを介して前記
逓倍回路43a,43bに与えられる。
Therefore, the frequency-divided signals extracted from the taps of the binary counter of the frequency divider 42 on the transmission side are commonly supplied to the selectors 45a and 45b.
45b selects the frequency-divided signal corresponding to the frequency division ratios N different from each other set by the setting circuit 69, and outputs the clock CLK.
2a and CLK2b are output. The clock CLK
2a and CLK2b are transmission buffers 15a and 15b, clock transmission lines 16a and 16b, and a reception buffer 27.
It is given to the multiplication circuits 43a and 43b via a and 27b. Further, the information of the frequency division ratio N in the setting circuit 69 includes the transmission buffers 17a and 17b, the frequency division ratio information transmission line 18a,
It is given to the frequency multiplying circuits 43a and 43b via 18b and the receiving buffers 29a and 29b.

【0048】こうして、前記逓倍回路43a,43bで
はクロックCLK1a,CLK1bが復元され、デバイ
ス21a,21bに供給される。前記クロックCLK1
a,CLK1bの周波数は、同一であってもよく、また
は前述のように相互に異なっていてもよく、前記デバイ
ス11;21a,21b間のタイミングを一致させるた
めに、位相が相互に一致して(あるいは位相差の変動が
抑えられて)いればよい。
In this way, the clocks CLK1a and CLK1b are restored in the frequency multiplication circuits 43a and 43b and supplied to the devices 21a and 21b. The clock CLK1
The frequencies of a and CLK1b may be the same, or different from each other as described above, and in order to match the timing between the devices 11; 21a and 21b, the phases thereof match each other. (Or, the fluctuation of the phase difference is suppressed).

【0049】このように構成することによって、クロッ
クCLK1を共用する回路全体のEMIノイズレベルを
低下することができる。また、各受信側の回路62a,
62b毎に、その環境に応じた最適な分周比を設定する
ことができる。
With this configuration, the EMI noise level of the entire circuit sharing the clock CLK1 can be lowered. In addition, the circuits 62a on the receiving side,
It is possible to set an optimum frequency division ratio according to the environment for each 62b.

【0050】本発明のクロック伝送装置1,31,4
1,51,61は、前述のようにクロックCLK1を共
用するにあたって、該クロックCLK1のタイミングを
厳密に一致させなければならず、EMI対策にスペクト
ラム拡散の手法を用いることができない画像形成装置に
対して、特に効果的である。
Clock transmission device 1, 31, 4 of the present invention
When the clock CLK1 is shared as described above, the reference numerals 1, 51 and 61 are required to exactly match the timing of the clock CLK1. Therefore, the image forming apparatus that cannot use the spread spectrum method for EMI countermeasures. Is particularly effective.

【0051】[0051]

【発明の効果】本発明のクロック伝送装置は、以上のよ
うに、回路間のタイミングを一致させるために引回され
るクロックにEMIノイズの対策を施すにあたって、画
像形成装置のように前記回路間のタイミングを厳密に一
致させる必要があり、周波数ゆらぎが生じるスペクトラ
ム拡散による手法を使用することができない用途におい
て、送信側からは前記クロックを分周して伝送し、受信
側で逓倍して復元するとともに、前記分周比を可変に
し、その分周比の情報も伝送する。
As described above, according to the clock transmission apparatus of the present invention, when the clocks routed to match the timing between the circuits are subjected to EMI noise countermeasures, the clocks transmitted between the circuits as in the image forming apparatus. In applications where it is necessary to exactly match the timings of the above and the method of spread spectrum that causes frequency fluctuation cannot be used, the clock is frequency-divided and transmitted from the transmission side, and is multiplied and restored at the reception side. At the same time, the frequency division ratio is made variable, and information on the frequency division ratio is also transmitted.

【0052】それゆえ、クロック伝送路を伝送されるク
ロックの周波数を低下し、該クロック伝送路での前記E
MIノイズを抑制することができるとともに、回路搭載
機器内の引回しの状況や温度等の環境の状況などによっ
て、前記クロック伝送路から放出されるEMIノイズの
スペクトラムが設計値と異なっていても、実際に回路間
を接続してクロックを伝送した状態で前記クロック伝送
路のEMIノイズレベルを測定し、好ましいスペクトラ
ムとなるように前記分周比を調整することで、前記EM
Iノイズを確実に抑制することができる。
Therefore, the frequency of the clock transmitted through the clock transmission line is lowered, and the E on the clock transmission line is reduced.
It is possible to suppress MI noise, and even if the spectrum of EMI noise emitted from the clock transmission line is different from the design value due to the conditions of routing inside the circuit-equipped device and environmental conditions such as temperature, The EM noise level of the clock transmission line is measured in a state where the circuits are actually connected and clocks are transmitted, and the frequency division ratio is adjusted to obtain a preferable spectrum.
It is possible to reliably suppress I noise.

【0053】また、前記分周比を任意に調整しても、そ
の分周比の情報は分周比情報伝送路を介して各逓倍回路
に伝送されるので、該逓倍回路への設定を不要にするこ
とができる。これによって、1つの送信回路から多数の
受信回路へクロックを伝送するにあたって、前記分周比
の調整を容易に行うことができる。
Further, even if the frequency division ratio is arbitrarily adjusted, the information of the frequency division ratio is transmitted to each frequency multiplication circuit through the frequency division ratio information transmission line, so that setting in the frequency multiplication circuit is unnecessary. Can be This makes it possible to easily adjust the division ratio when transmitting a clock from one transmitting circuit to many receiving circuits.

【0054】また、本発明のクロック伝送装置は、以上
のように、前記分周比を2の階乗単位で設定する。
Further, in the clock transmission device of the present invention, the frequency division ratio is set in the unit of factorial of 2, as described above.

【0055】それゆえ、矩形波のクロックの高調波成分
は奇数次に現れるので、分周して得られたクロックの高
調波成分は基本波のクロックとは異なる周波数となり、
EMIノイズのスペクトラムを拡散することができる。
Therefore, since the harmonic component of the rectangular wave clock appears in an odd order, the harmonic component of the clock obtained by frequency division has a frequency different from that of the fundamental wave clock.
The spectrum of EMI noise can be spread.

【0056】さらにまた、本発明のクロック伝送装置
は、以上のように、分周器を、前記2の階乗単位の分周
比に段階的に切換え可能に構成する。
Furthermore, in the clock transmission device of the present invention, as described above, the frequency divider can be stepwise switched to the frequency division ratio of the factorial unit of 2.

【0057】それゆえ、分周回路および逓倍回路におけ
る分周器を、バイナリカウンタだけで構成することがで
き、構成を簡略化することができる。
Therefore, the frequency divider in the frequency dividing circuit and the frequency multiplying circuit can be configured by only the binary counter, and the configuration can be simplified.

【0058】また、本発明のクロック伝送装置は、以上
のように、搭載機器の非動作中に、前記分周比を変化す
る。
Further, as described above, the clock transmission device of the present invention changes the frequency division ratio while the on-board equipment is not operating.

【0059】それゆえ、伝送されるクロックに対して、
前記スペクトラム拡散と同様の手法でEMIノイズを抑
制することができ、所定時間に亘る各周波数の電磁波の
積算値で表されるEMIノイズレベルを、各回路へ供給
する基本波のクロックの安定度を低下させることなく、
抑制することができる。
Therefore, for the transmitted clock,
The EMI noise can be suppressed by the same method as the spread spectrum, and the EMI noise level represented by the integrated value of the electromagnetic waves of each frequency over a predetermined time can be set to the stability of the clock of the fundamental wave supplied to each circuit. Without lowering
Can be suppressed.

【0060】さらにまた、本発明のクロック伝送装置
は、以上のように、複数の回路へクロックを伝送するに
あたって、受信側回路を1または複数でグループ化し、
送信側の分周回路は、各グループ毎に相互に異なる分周
比のクロックを送信する。
Furthermore, in the clock transmission device of the present invention, as described above, when transmitting a clock to a plurality of circuits, the receiving side circuits are grouped into one or a plurality of groups,
The frequency dividing circuit on the transmission side transmits clocks having different frequency division ratios for each group.

【0061】それゆえ、前記クロックを共用する回路全
体のEMIノイズレベルを低下することができる。ま
た、各受信側の回路毎に、その環境に応じた最適な分周
比を設定することができる。
Therefore, the EMI noise level of the entire circuit sharing the clock can be lowered. Further, it is possible to set an optimum frequency division ratio according to the environment for each circuit on the receiving side.

【0062】また、本発明の画像形成装置は、以上のよ
うに、上記の何れかのクロック伝送装置を用いる。
Further, the image forming apparatus of the present invention uses any one of the above clock transmission devices as described above.

【0063】それゆえ、画像形成装置には、ポリゴンミ
ラーと画像読取り素子との間などのように、厳密にタイ
ミングを一致させなければならず、EMI対策にスペク
トラム拡散の手法を用いることができない回路が搭載さ
れており、特に効果的である。
Therefore, in the image forming apparatus, it is necessary to exactly match the timing, such as between the polygon mirror and the image reading element, and a circuit in which the spread spectrum technique cannot be used as an EMI countermeasure. Is installed and is particularly effective.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の第1の形態のクロック伝送装置
の電気的構成を示すブロック図である。
FIG. 1 is a block diagram showing an electrical configuration of a clock transmission device according to a first embodiment of the present invention.

【図2】本発明の実施の第2の形態のクロック伝送装置
の電気的構成を示すブロック図である。
FIG. 2 is a block diagram showing an electrical configuration of a clock transmission device according to a second embodiment of the present invention.

【図3】本発明の実施の第3の形態のクロック伝送装置
の電気的構成を示すブロック図である。
FIG. 3 is a block diagram showing an electrical configuration of a clock transmission device according to a third embodiment of the present invention.

【図4】本発明の実施の第4の形態のクロック伝送装置
の電気的構成を示すブロック図である。
FIG. 4 is a block diagram showing an electrical configuration of a clock transmission device according to a fourth embodiment of the present invention.

【図5】本発明の実施の第5の形態のクロック伝送装置
の電気的構成を示すブロック図である。
FIG. 5 is a block diagram showing an electrical configuration of a clock transmission device according to a fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,31,41,51,61 クロック伝送装置 11,21,21a,21b,52 デバイス 12 クロック発振回路 13,28,28a,28b バッファ 14,24,32,34,42,44 分周器 15,15a,15b,17,17a,17b,56
送信バッファ 16,16a,16b クロック伝送路 18,18a,18b 分周比情報伝送路 19,49,59,69 設定回路 22,33,43,43a,43b,53 逓倍回路 23 VCO 25,55 位相比較器 26 ループフィルタ 27,27a,27b,29,29a,29b,58
受信バッファ 45,46,45a,45b セレクタ 57 イネーブル信号伝送路 62a,62b 受信側回路 CLK1 クロック(第1のクロック) CLK2,CLK2a,CLK2b クロック(第2
のクロック)
1, 31, 41, 51, 61 Clock transmission device 11, 21, 21a, 21b, 52 Device 12 Clock oscillation circuit 13, 28, 28a, 28b Buffer 14, 24, 32, 34, 42, 44 Frequency divider 15, 15a, 15b, 17, 17a, 17b, 56
Transmission buffer 16, 16a, 16b Clock transmission line 18, 18a, 18b Dividing ratio information transmission line 19, 49, 59, 69 Setting circuit 22, 33, 43, 43a, 43b, 53 Multiplying circuit 23 VCO 25, 55 Phase comparison Device 26 loop filter 27, 27a, 27b, 29, 29a, 29b, 58
Reception buffers 45, 46, 45a, 45b Selector 57 Enable signal transmission paths 62a, 62b Reception side circuit CLK1 clock (first clock) CLK2, CLK2a, CLK2b clock (second)
Clock)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 甲斐 裕基 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 井上 潔 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 濱野 慶臣 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 谷口 明彦 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 角田 浩一 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 玉垣 光 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 5B079 BA20 BC06 CC20 DD03 5J106 AA04 BB04 CC01 CC21 CC41 CC53 KK22    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Yuuki Kai             22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka             Inside the company (72) Inventor Kiyoshi Inoue             22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka             Inside the company (72) Inventor Yoshiomi Hamano             22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka             Inside the company (72) Inventor Akihiko Taniguchi             22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka             Inside the company (72) Inventor Koichi Tsunoda             22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka             Inside the company (72) Inventor Hikaru Tamagaki             22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka             Inside the company F-term (reference) 5B079 BA20 BC06 CC20 DD03                 5J106 AA04 BB04 CC01 CC21 CC41                       CC53 KK22

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】周波数ゆらぎのない第1のクロックを回路
間で共通に使用するために該第1のクロックを伝送する
装置において、 送信側に設けられ、分周比可変の分周回路と、 前記第1のクロックを前記分周回路で分周して得られた
第2のクロックを伝送するクロック伝送路と、 前記分周回路での分周比の情報を伝送する分周比情報伝
送路と、 受信側に設けられ、前記クロック伝送路からの第2のク
ロックを、前記分周比情報伝送路からの分周比の情報を
用いて、前記第1のクロックに復元する逓倍回路とを含
むことを特徴とするクロック伝送装置。
1. An apparatus for transmitting a first clock having no frequency fluctuation for common use between circuits, wherein a frequency dividing circuit provided on the transmission side and having a variable division ratio, A clock transmission line for transmitting a second clock obtained by dividing the first clock by the frequency dividing circuit, and a frequency division ratio information transmission line for transmitting information on a frequency division ratio in the frequency dividing circuit. And a multiplication circuit which is provided on the reception side and restores the second clock from the clock transmission line to the first clock by using the frequency division ratio information from the frequency division ratio information transmission line. A clock transmission device comprising:
【請求項2】前記分周比は、2の階乗単位で設定される
ことを特徴とする請求項1記載のクロック伝送装置。
2. The clock transmission device according to claim 1, wherein the division ratio is set in units of factorials of two.
【請求項3】前記分周回路および逓倍回路における分周
器は、前記2の階乗単位の分周比に段階的に切換え可能
に構成されることを特徴とする請求項2記載のクロック
伝送装置。
3. The clock transmission according to claim 2, wherein the frequency dividers and the frequency dividers in the frequency multiplication circuit are configured to be capable of switching in stages to the frequency division ratio of the factorial unit of 2. apparatus.
【請求項4】搭載機器の非動作中に、前記分周回路の分
周比を変化する分周比設定回路をさらに備えることを特
徴とする請求項1〜3の何れかに記載のクロック伝送装
置。
4. The clock transmission according to claim 1, further comprising a frequency division ratio setting circuit that changes a frequency division ratio of the frequency division circuit while the onboard equipment is not operating. apparatus.
【請求項5】複数の回路へ前記第1のクロックを伝送す
るにあたって、受信側回路を1または複数でグループ化
し、 送信側の分周回路は、各グループ毎に相互に異なる分周
比の第2のクロックを送信することを特徴とする請求項
1〜4の何れかに記載のクロック伝送装置。
5. When transmitting the first clock to a plurality of circuits, the receiving side circuits are grouped into one or a plurality, and the transmitting side frequency dividing circuits have different frequency division ratios for each group. The clock transmission device according to claim 1, wherein the clock transmission device transmits two clocks.
【請求項6】前記請求項1〜5の何れかに記載のクロッ
ク伝送装置を用いることを特徴とする画像形成装置。
6. An image forming apparatus using the clock transmission device according to any one of claims 1 to 5.
JP2002070936A 2002-03-14 2002-03-14 Image forming apparatus Expired - Fee Related JP4037138B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002070936A JP4037138B2 (en) 2002-03-14 2002-03-14 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002070936A JP4037138B2 (en) 2002-03-14 2002-03-14 Image forming apparatus

Publications (2)

Publication Number Publication Date
JP2003271259A true JP2003271259A (en) 2003-09-26
JP4037138B2 JP4037138B2 (en) 2008-01-23

Family

ID=29201366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002070936A Expired - Fee Related JP4037138B2 (en) 2002-03-14 2002-03-14 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP4037138B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461065C (en) * 2006-09-27 2009-02-11 威盛电子股份有限公司 Frequency regulation method and device for clock/data restoring circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461065C (en) * 2006-09-27 2009-02-11 威盛电子股份有限公司 Frequency regulation method and device for clock/data restoring circuit

Also Published As

Publication number Publication date
JP4037138B2 (en) 2008-01-23

Similar Documents

Publication Publication Date Title
US7339408B2 (en) Generating multi-phase clock signals using hierarchical delays
JP4093826B2 (en) Clock generator
US9025715B1 (en) Systems and methods for compensating a phase of a local clock of a storage device
EP1575170B1 (en) Highly configurable pll architecture for programmable logic device
US5572557A (en) Semiconductor integrated circuit device including PLL circuit
US6535043B2 (en) Clock signal selection system, method of generating a clock signal and programmable clock manager including same
EP1004168B1 (en) Delay lock loop with clock phase shifter
US6687320B1 (en) Phase lock loop (PLL) clock generator with programmable skew and frequency
JP3072733B2 (en) Method and apparatus for generating a synchronized clock signal
EP3098967B1 (en) Crystal-based oscillator for use in synchronized system
US7453297B1 (en) Method of and circuit for deskewing clock signals in an integrated circuit
KR20080028341A (en) Signal interleaving for serial clock and data recovery
US7619451B1 (en) Techniques for compensating delays in clock signals on integrated circuits
US6954506B2 (en) Clock signal recovery circuit used in receiver of universal serial bus and method of recovering clock signal
JP4681658B2 (en) Clock control circuit and transmitter
US20030108138A1 (en) Phase-locked loop (PLL) circuit for selectively correcting clock skew in different modes
US6677786B2 (en) Multi-service processor clocking system
US6477657B1 (en) Circuit for I/O clock generation
JP4037138B2 (en) Image forming apparatus
EP1618461B1 (en) Deskew system in a clock distribution network using a pll and a dll
US6255883B1 (en) System and method for balancing clock distribution between two devices
US7453301B1 (en) Method of and circuit for phase shifting a clock signal
JP4040357B2 (en) Clock transmission apparatus and image forming apparatus using the same
JP3235087B2 (en) Clock generator for microprocessor
JPH088701A (en) Clock supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071031

R150 Certificate of patent or registration of utility model

Ref document number: 4037138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees