JP2003264468A

JP2003264468A - ビタビ復号装置

Info

Publication number: JP2003264468A
Application number: JP2002066593A
Authority: JP
Inventors: Masahiko Kishino; 雅彦岸野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-03-12
Filing date: 2002-03-12
Publication date: 2003-09-19

Abstract

(57)【要約】【課題】通信システムにおいて、わずかな回路追加に
よりブラインドレートディテクション処理の効率を向上
させる。【解決手段】オールゼロ検出部１７には、トレースバ
ック処理部１５の出力データを入力する。オールゼロ検
出部１７では、全てのデータが０であることを明示する
信号ＤＺを出力する。例えば、復号結果がオールゼロで
あればＤＺ＝０、オールゼロ以外の場合にはＤＺ＝１の
ように出力する。ビタビ復号結果がデータオールゼロに
おいては特殊な処理を行う場合において、データＤＺを
用いて誤り検出処理内容を切り替えることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、畳み込み符号を受
信して誤り訂正を行う誤り訂正回路を含む受信回路を有
するビタビ復号装置に関わり、特に誤り特性良化の手法
ならびに誤り訂正回路の構成に関するものである。

【０００２】

【従来の技術】畳み込み符号を復号する復号方式の一つ
として、ビタビアルゴリズムに基づき最尤復号するビタ
ビ復号方式がよく知られている。ビタビ復号方式という
のは、畳み込み符号に対する最尤復号方式であって、ビ
タビアルゴリズムに基づき、送信側エンコーダで生成さ
れ得る符号系列の中から、受信された符号系列に最も近
い系列を選択することで、受信した符号系列に誤りがあ
る場合でも正しく復号することができる復号方式であ
る。

【０００３】このビタビ復号方式は、通話路に生じるラ
ンダム誤りに対する訂正能力が高く、軟判定復調方式と
組み合わせると、特に大きな符号化利得を得ることがで
きる。このため、移動体通信システム等においては、誤
り訂正符号として畳み込み符号が用いられており、その
復号にビタビ復号装置が用いられている。ビタビアルゴ
リズムについては、例えば文献（山本−加藤著「ＴＤＭ
Ａ通信」、電子情報通信学会編集１１２項〜１３４項）
に詳しい。

【０００４】まず、このビタビアルゴリズムについて、
簡単に説明する。例えば生成多項式が、Ｇ１（Ｄ）＝１＋Ｄ² Ｇ２（Ｄ）＝１＋Ｄ＋Ｄ² で与えられる符号化率＝１／２、拘束長Ｋ＝３の畳み込
み符号を考える。このような符号を発生する符号器は、
図１２に示すように、シフトレジスタをなすレジスタ１
０１Ａ，１０１Ｂと、モジュロ２の加算器１０２Ａ，１
０２Ｂ，１０２Ｃとにより構成される。

【０００５】この符号器における内部状態（ｂ１，ｂ
２）としては、内部状態（００）、内部状態（０１）、
内部状態（１０）、内部状態（１１）の４つの内部状態
がある。そして、入力が与えられた時、遷移できる内部
状態は常に２通りである。図１３には、内部状態の遷移
図を示す。すなわち、内部状態（００）の場合、入力が
０のときには内部状態（００）に遷移し、入力が１のと
きには内部状態（０１）に遷移する。実線のブランチは
入力０による遷移を示し、破線のブランチは入力１によ
る遷移を示す。また、ブランチに沿って書いてある数字
は、そのブランチの遷移が起きたときに出力される符号
（Ｇ１，Ｇ２）である。

【０００６】内部状態（０１）の場合、入力が０のとき
には内部状態（１０）に遷移し、入力が１のときには内
部状態（１１）に遷移する。内部状態（１０）の場合、
入力が０のときには内部状態（００）に遷移し、入力が
１のときには内部状態（０１）に遷移する。内部状態
（１１）の場合、入力が０のときには内部状態（１０）
に遷移し、入力が１のときには内部状態（１１）に遷移
する。

【０００７】このような内部状態の遷移をトレリス線図
で示すと、図１４に示すようになる。図１４からわかる
ように、各状態では必ず２つのパスが合流する。ビタビ
復号アルゴリズムは、各内部状態における２つのパスの
うち、最尤のパスを選択し、所定長まで生き残りパスの
選択を行ったら、各内部状態で選択したパスのうち最尤
のものを検出することで、受信符号を復号するものであ
る。最尤のパスの選択には、合流するパスそれぞれの持
つ確からしさ情報を使用する。

【０００８】硬判定ビタビアルゴリズムであれば、各パ
スビット系列と受信ビット列とのハミング距離を合算し
てパスの確からしさを示す。軟判定ビタビアルゴリズム
であれば、各パスビット系列と受信ビット列とのユーク
リッド距離の二乗を合算してパスの確からしさを示す。

【０００９】以下の説明では、このパスの確からしさを
示すための値をパスメトリックと称する。また、各受信
単位時間毎のパスの確からしさを示すための値をブラン
チメトリックと称する。パスメトリックは、ある内部状
態に遷移する確からしさの合計と言い換えることができ
る。また、ブランチメトリックは、ある内部状態から次
の内部状態に遷移する場合の各ビットの確からしさの合
計と言い換えることができる。

【００１０】軟判定処理における演算について説明す
る。硬判定処理が、"０"と"１"の２値信号を使用するの
に対し、軟判定処理は多値信号として判別する手法であ
る。多値信号の例を図１５に示す。図１５では、３ビッ
トでの判定を行う８値軟判定を示している。軟判定受信
レベルによる情報ビットの確からしさについての一欄を
図１６に示す。１ビットのみを考えた場合、情報ビット
が"０"の場合、受信レベルが３であればブランチメトリ
ックは０であり、受信レベルが−４であればブランチメ
トリックは７となる。一方、情報ビットが"１"の場合、
受信レベルが３であればブランチメトリックは７であ
り、受信レベルが−４であればブランチメトリックは０
となる。メトリック値は、確からしさを示す値であり、
この場合では値が小さいほど確からしいことを示してい
る。

【００１１】軟判定メトリック処理例を図１７に示す。
図１７の中で線上にある数値はブランチメトリックを示
している。時刻０内部状態００から、時刻１内部状態０
０に遷移する場合のブランチメトリックについて説明す
る。最初のビット"０"に対する確からしさが３であるこ
とと、２番目のビット"０"に対する確からしさが４であ
ることから、メトリック３＋４＝７となる。

【００１２】同様に全てのパスについて、ブランチメト
リックを計算できる。図１７中で各時刻における内部状
態位置にある斜線がけした数値はパスメトリックを示し
ている。時点７状態００におけるパスメトリックについ
て述べる。時点７状態００に合流するパスは、時点６状
態００または時点６状態１０からのパスとなる。時点６
状態００からのパスに関しては、時点６状態００におけ
るパスメトリックが３４であることと、時点６状態００
から時点７状態００へのブランチメトリックが３である
ことから、パスの確からしさは３７となる。時点６状態
１０からのパスに関しては、時点６状態１０におけるパ
スメトリックが２９であることと、時点６状態１０から
時点７状態００へのブランチメトリックが１１であるこ
とから、パスの確からしさは４０となる。従って、時点
７状態００におけるパスメトリックは３７となり、時点
６状態００から時点７状態００へのパスを選択したこと
になる。図１７中×印で示してあるのは、合流により却
下されたパスを示している。復号結果は、図１８で示す
ように、生き残ったパスを矢印で示している方向すなわ
ち受信データと逆方向に進むことにより得ることができ
る。

【００１３】このようなビタビアルゴリズムに基づいて
畳み込み符号を復号するビタビ復号装置の代表的な構成
例を図１９に示す。このビタビ復号装置は、パスメトリ
ック値に基づいて、受信信号の符号に対しビタビ復号処
理を行って復号データを出力する復号処理部１０と、復
号処理部１０の復号出力ＤＴを格納する復号結果格納部
１６とから構成される。復号処理部１０は、受信系列と
各ブランチとの間のメトリックを計算するブランチメト
リック計算部１１と、生き残りパスを選択して生き残り
パスのパスメトリックを計算するＡＣＳ部１２と、各内
部状態でのパスメトリックの値をそれぞれ記憶するパス
メトリックメモリ１３と、ＡＣＳ部１２が選択したパス
の推定情報を記憶するパスメモリ１４と、選択したパス
の推定情報をパスメモリ１４から読み出して過去の状態
遷移を探索し復号データを出力するトレースバック処理
部１５とから構成される。ビタビ復号装置は、ＣＰＵあ
るいはＤＳＰ等の外部制御系により制御されている。

【００１４】次に、ビタビ復号の処理手順についてのフ
ローチャートを図２０に示す。外部制御系が所定のフレ
ーム処理が完了したかを確認し（ステップＳ３１）、処
理が完了していなければ、受信したデータをビタビ復号
装置に読み込む（ステップＳ３２）。ブランチメトリッ
ク計算部１１が、情報データ単位で全状態についてのブ
ランチメトリック演算を実施する（ステップＳ３３）。
続いてＡＣＳ部１２が、生き残りパスを各状態ごとに推
定して選択し、生き残りパスのパスメトリック演算を実
施する。演算結果であるパスメトリック値をパスメトリ
ックメモリに記憶するとともに、選択したパス情報をパ
スメモリ１４に記憶する（ステップＳ３４）。全状態に
ついての演算が終了したかを確認し（ステップＳ３
５）、終了していなければステップＳ３３に戻る。終了
していれば、ステップＳ３１に戻り、フレームの処理が
完了すれば、トレースバック処理をトレースバック処理
部１５において実施し、結果を復号結果格納部１６に格
納する（ステップＳ３６）。

【００１５】次に、ＷＣＤＭＡにおいては、通信におい
て情報ビット数が動的に変化することが想定されてい
る。例えば、同一の無線チャネルに多数の論理チャネル
がマルチプレクスされている構成がある。図２１にはＷ
ＣＤＭＡダウンリンク復号の処理手順を示す。

【００１６】拡散スペクトル変調の無線データ（PhCH#
1,PhCH#1,…）を、対応する物理チャネルにマッピング
し（ステップＳ４１）、インターリーブ処理を行う（ス
テップＳ４２）。続いて、２つの物理チャネルにデータ
を分割して割り当て（ステップＳ４３）、処理チェーン
６１，６２…に振り分ける（ステップＳ４４）。処理チ
ェーン６１では、まず無線フレームごとに分割し（ステ
ップＳ４５）、インターリーブ処理を行う（ステップＳ
４６）。そして、各フレームのレートマッチングを行っ
た後（ステップＳ４７）、エラー訂正処理を行って（ス
テップＳ４８）、情報データ列の連結を行う（ステップ
Ｓ４９）。この連結したデータにＣＲＣを付加して（ス
テップＳ５０）、情報データ（TrCH#1）を生成する。同
様に、他の処理チェーン６２…でも同様の処理を行い、
情報データを生成する。

【００１７】このように、動的な情報ビット設定をする
ことにより、通信状態を変更する。全体でのデータ数の
少ない場合、条件によっては通信のレートを下げること
も可能となる。また、ＷＣＤＭＡのチャネルコーディン
グに関する仕様３ＧＴＳ２５．２１２では、誤り訂正後
のデータを用いることにより、データレートを定める手
法を用いている。すなわち、誤り訂正処理は、決められ
たデータレートの誤り訂正をする用途に加え、異なるデ
ータレートでは復号できないことを用いてデータレート
を決定することが可能である。

【００１８】

【発明が解決しようとする課題】通信における入力デー
タの無い場合、ビタビ復号への入力データは雑音レベル
のみで、通常の信号時と比較して極端に入力レベルが小
さくなる場合がある。例えば図２２に示すように、信号
なしの雑音レベルにおいて、３ビット軟判定入力値が
０、−１である場合、軟判定ビタビの入力データとして
は、｛０，−１，−１，−１，０，０，−１，０，…｝
のように数値が小さくなる。雑音レベルのみ入力の場合
で、０と−１の範囲内で判定基準レベルが若干でも”
０”の方に向いていると、｛０，０，１，０，０，−
１，０，０…｝のように、０の割合が増加する一方、逆
に１以上の値が発生する可能性がある。したがって、信
号無しの状態でありながら、信号があるかのようなデー
タ値をとることになる。

【００１９】また、図２３に示すように、信号なしの雑
音レベルにおいて、３ビット軟判定入力値が１、０、−
１の範囲内にある場合がある。このとき信号のセンター
が理想より若干０側にずれていると、ビタビ復号によっ
て復号結果の１フレーム内のデータ値がオール０となる
ことがある。従来技術で示したＷ−ＣＤＭＡの通信方式
では、誤り検出方式であるＣＲＣ（Cyclic Redundancy
Check Code）判定にて、数種類の無線状態から正しい無
線状態を決定する。このようなＷ−ＣＤＭＡで定めるチ
ャネルコーディングにおける復号手順における誤り検出
手法をブラインドレートディテクションと呼ぶ。さて処
理フレームの復号結果がオール０であれば、ＣＲＣのあ
る位置に限らずＣＲＣ判定で正常データとの判定にな
る。すなわち、本来データの無い状態にも関わらず、正
常にオール０のデータが送られていると判断してしま
う。この判断に従って以降の処理を行った場合は、シス
テム的な誤動作につながることもありえる。

【００２０】本発明の目的は、通信システムにおいて、
わずかな回路追加によりブラインドレートディテクショ
ン処理の効率を向上するビタビ復号装置を提供すること
である。

【００２１】

【課題を解決するための手段】第１の発明は、畳み込み
符号で送られた受信信号の符号より最尤復号を行うビタ
ビ復号装置において、パスメトリック値に基づいて、受
信信号の符号に対しビタビ復号処理を行ってトレースバ
ック処理にて復号データを出力する復号処理手段と、前
記復号データに基づいて、信号がない状態であるオール
ゼロを検出するオールゼロ検出手段とを設けることを特
徴とする。

【００２２】第２の発明は、第１の発明のビタビ復号装
置において、オールゼロが検出された場合のみ、ＣＲＣ
判定計算を省略することを特徴とする。

【００２３】第３の発明は、畳み込み符号で送られた受
信信号の符号より最尤復号を行うビタビ復号装置におい
て、パスメトリック値に基づいて、受信信号の符号に対
しビタビ復号処理を行ってトレースバック処理にて復号
データを出力する復号処理手段と、特定パターンのデー
タ値を格納する特定パターン格納手段と、前記復号デー
タが前記特定パターンのデータ値に一致するかを検出す
る特定パターン検出手段とを設けることを特徴とする。

【００２４】第４の発明は、第３の発明のビタビ復号装
置において、前記特定パターンのデータ値のうち処理対
象のデータ値を決定する処理対象データを格納する処理
対象データ格納手段を設け、前記特定パターン検出手段
は、前記特定パターンのデータ値うちから前記処理対象
データに基づいて処理データ値を決定して検出処理を行
うことを特徴とする。

【００２５】第５の発明は、畳み込み符号で送られた受
信信号の符号より最尤復号を行うビタビ復号装置におい
て、パスメトリック値に基づいて、受信信号の符号に対
しビタビ復号処理を行ってトレースバック処理にて復号
データを出力する復号処理手段と、受信信号レベルの絶
対値の平均値を求める信号レベル平均演算手段とを設け
ることを特徴とする。

【００２６】第６の発明は、畳み込み符号で送られた受
信信号の符号より最尤復号を行うビタビ復号装置におい
て、パスメトリック値に基づいて、受信信号の符号に対
しビタビ復号処理を行ってトレースバック処理にて復号
データを出力する復号処理手段と、受信信号レベルを判
定する信号レベル判定処理部とを設けることを特徴とす
る。

【００２７】第７の発明は、第１の発明のビタビ復号装
置において、受信信号レベルの絶対値の平均値を求める
手段、あるいは受信信号レベルを判定する信号レベル判
定処理部を更に設けることを特徴とする。

【００２８】第８の発明は、第１、２又は７の発明のビ
タビ復号装置において、前記検出手段は、前記復号手段
がトレースバックにより復号データを求める時に、１ビ
ット毎のゼロ判定を繰り返し、データゼロを検出するこ
とを特徴とする。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。本実施形態であるビ
タビ復号装置の図には、図１９の従来のビタビ復号装置
と同一部分に同一符号を付す。

【００３０】＜第１実施形態＞図１は、本発明に係るビ
タビ復号装置の第１実施形態を示すブロック図である。
第１実施形態は、従来技術の説明で述べた図１９のビタ
ビ復号装置に、オールゼロ検出部１７を加えた構成であ
る。オールゼロ検出部１７には、トレースバック処理部
１５の出力データを入力する。オールゼロ検出部１７
は、全てのデータが０であることを明示する信号ＤＺを
出力する。例えば、復号結果がオールゼロであればＤＺ
＝０、オールゼロ以外の場合にはＤＺ＝１のように出力
する。

【００３１】オールゼロ検出部１７は、全データの論理
和等、論理回路組み合わせによって実現できる。通信シ
ステムで、ビタビ復号結果がデータオールゼロにおいて
は特殊な処理を行う場合において、データＤＺを用いて
誤り検出処理内容を切り替えることができる。

【００３２】図２は、第１実施形態のビタビ復号装置の
処理手順を示すフローチャートである。これは、ＣＲＣ
判定に適応した復号処理の場合であり、以下の手順とな
る。まず、ＣＰＵあるいはＤＳＰ等の外部制御系によ
り、ビタビ演算用のデータを処理するための設定を行う
（ステップＳ１）。このビタビ演算の設定後、ビタビ復
号演算を開始する（ステップＳ２）。そして、ブランチ
メトリック計算部１１に入力されたデータが従来技術で
説明したように各部で処理されて、トレースバック処理
部１５から復号データＤＴとして出力される。図１にお
けるオールゼロ検出部１７は、復号データＤＴに基づい
てオールゼロの検出を行い、検出結果ＤＺを出力する。

【００３３】外部制御系は、オールゼロ検出部１７の出
力ＤＺを確認する（ステップＳ３）。オールゼロであれ
ば、ＣＲＣ演算を実施しないで、ＣＲＣ＝０の処理へ進
む。オールゼロでない場合には、ＣＲＣ演算を実施して
（ステップＳ４）、ＣＲＣによるデータ判定を実施する
（ステップＳ５）。このように、オールゼロ検出部１７
の検出結果がオールゼロの場合は、信号のデータ値がオ
ールゼロ、すなわち信号がない状態の場合がある。しか
し、ＣＲＣ判定ではこれらを判別できないため、ＣＲＣ
判定を行わず、別の誤り検出処理を行う。このため、復
号結果がオールゼロの場合でもデータが正しいものと判
定することがなく、ブラインドレートディテクション処
理の効率を向上することができる。

【００３４】＜第２実施形態＞図３は、本発明に係るビ
タビ復号装置の第２実施形態を示すブロック図である。
第２実施形態が、従来技術の説明で述べた図１９のビタ
ビ復号装置に、特定パターン格納部２１と特定パターン
検出部２２とを加えた構成である。

【００３５】特定パターン格納部２１は、上記のように
処理フレームのデータがオールゼロ等の特定パターンを
定めるデータＤＤを格納する。特定パターン格納部２１
に格納するデータＤＤは、予め設定されており、ＣＰＵ
あるいはＤＳＰ等の外部制御系あるいは、メモリ等の記
憶手段によって供給される。

【００３６】特定パターン検出部２２は、特定パターン
格納部２１に格納されている特定パターンデータに基づ
いて、トレースバック処理部１５の出力データの中から
特定パターンを検出する。そして、特定パターン検出部
２２では、復号データＤＴが特定パターンのデータ値に
一致するか否かを明示する信号ＤＥを出力する。例え
ば、完全に一致すればＤＥ＝０、不一致の場合にはＤＥ
＝１のように示す。特定パターン検出部２２は、一致を
検出する論理回路の組み合わせによって実現する。

【００３７】こうして、通信システムでデータオールゼ
ロや他の特定パターン（例えば任意のビット列、オール
１等）で処理内容が異なる場合において、データＤＥを
用いて処理内容を切り替えることができる。こうして、
ブラインドレートディテクション処理において問題を発
生しやすい条件について、効果的に問題回避が可能とな
る。

【００３８】＜第３実施形態＞図４は、本発明に係るビ
タビ復号装置の第３実施形態を示すブロック図である。
第３実施形態は、第２実施形態の構成にマスクパターン
格納部２３を加えたものである。マスクパターン格納部
２３は、特定パターンのデータ値のうち処理対象のデー
タ値を決定する処理対象データを格納してあり、特定パ
ターン検出を行う上で処理対象となるデータの場所を決
定する。

【００３９】特定パターン格納部２１に格納するデータ
ＤＤ、及びマスクパターン格納部２３に格納するデータ
ＤＭは、ＣＰＵあるいはＤＳＰ等の外部制御系あるい
は、メモリ等の記憶手段によって供給される。マスクパ
ターン格納部２３に格納されるデータは、例えばデータ
のヘッド部を処理することを指定するとする。特定パタ
ーン格納部２１に格納するデータＤＤは、データのヘッ
ド部の特定パターンを示す。特定パターン検出部２２で
は、データのヘッド部の値が同一値に一致するか否かを
明示する信号ＤＥを出力する。例えば、復号結果が完全
に同一値に一致すればＤＥ＝０、不一致の場合にはＤＥ
＝１のように示す。

【００４０】通信システムで特定部分についてデータの
判定ができる場合、例えばヘッダ部分のビットは全て１
である場合等で条件が異なる場合、本対応によって処理
内容を切り替えることができる。例えば、ヘッダ状態が
正しくない場合、ＣＲＣ演算をするまでもなく、データ
列として正しくない。ブラインドレートディテクション
では、複合後にＣＲＣ演算が必要だが、あらかじめ定ま
っている状態を判定すればＣＲＣ演算もスキップするこ
とが可能となり、ブラインドレートディテクションを効
率的に適用できる。

【００４１】＜第４実施形態＞図５は、本発明に係るビ
タビ復号装置の第４実施形態を示すブロック図である。
第４実施形態は、従来技術の説明で述べた図１９のビタ
ビ復号装置に、データ平均演算部３１を加えた構成であ
る。ビタビ演算用の軟判定入力データＤＩを、ブランチ
メトリック計算部１１に入力するのと並行し、データ平
均演算部３１にも入力する。データ平均演算部３１にお
いては、求めたデータの絶対値の平均値ＤＡを保有し、
ＣＰＵあるいはＤＳＰ等の外部制御系に渡す。データ平
均演算部３１は、平均値を求める論理回路により実現す
る。なお、図１５に示す３ビット軟判定の例では、０．
５ほどマイナス側に中心がずれているとすると、外部制
御系は、（入力データ＋０．５）の絶対値とする処理を
行う。

【００４２】こうして、入力データＤＩ列の平均入力レ
ベルを演算し、その出力データＤＡは、受信信号の信号
レベルを示し、これに基づいてノイズか受信信号か判定
することが可能となる。

【００４３】＜第５実施形態＞図６には、本発明に係る
ビタビ復号装置の第５実施形態を示すブロック図であ
る。第４実施形態は、従来技術の説明で述べた図１９の
ビタビ復号装置に、データレベル判定部３２を加えた構
成である。ビタビ演算用の軟判定入力データＤＩを、ブ
ランチメトリック計算部１１に入力するのと並行し、デ
ータレベル判定部３２にも入力する。データレベル判定
部３２においては、求めたデータレベル推定値ＤＬを保
有し、ＣＰＵあるいはＤＳＰ等の外部制御系に渡す。

【００４４】データレベル判定部３２を構成する回路構
成例を図７に示す。データレベル判定部３２は、入力デ
ータ格納メモリ３３と、絶対値検出回路３４と、論理和
回路３５と、レベル格納レジスタ３６とから構成され
る。まず、入力データ格納メモリ３３からの入力データ
ＤＩは、図８の論理を持つ絶対値検出回路３４を経てデ
ータＤＪとなり、レベル格納レジスタ３６に格納され
る。レベル格納レジスタ３６は初期化により０とする。
その後、絶対値検出回路３４を出力したＤＪとレベル格
納レジスタ３６の出力値ＤＬとを論理和回路３５により
論理和をとり、レベル格納レジスタ３６の値をアップデ
ートする。データレベル判定部３２が全入力データにつ
いてデータレベルを確認した時点で、外部制御系がＤＬ
により入力データのレベルを判定する。

【００４５】こうして、入力データＤＩ列の入力レベル
の判定処理を行い、その出力データＤＬは、受信信号の
信号レベルを示し、これに基づいてノイズか受信信号か
判定することが可能となる。

【００４６】＜第６実施形態＞図９には、本発明に係る
ビタビ復号装置の第６実施形態を示すブロック図であ
る。第６実施形態は、従来技術の説明で述べた図１９の
ビタビ復号装置に、データ平均演算部３１とオールゼロ
検出部１７を加えた構成である。まず、トレースバック
処理部１５の出力データを新たに設ける機能ブロックで
あるオールゼロ検出部１７に入力する。オールゼロ検出
部１７では、全てのデータが０であることを明示する信
号ＤＺを出力する。例えば、復号結果がオールゼロであ
ればＤＺ＝０、オールゼロ以外の場合にはＤＺ＝１のよ
うに示す。また、ビタビ演算用の軟判定入力データＤＩ
について、ブランチメトリック計算部１１に入力するの
と並行し、データ平均演算部３１にも入力する。データ
平均演算部３１においては、求めたデータの絶対値の平
均値ＤＡを保有し、ＣＰＵあるいはＤＳＰ等の外部制御
系に渡す。通信システムで、データオールゼロが特殊な
場合において、データＤＺを用いて処理内容を切り替え
ることができる。

【００４７】図１０は、この第６実施形態のビタビ復号
装置と外部制御系との処理手順を示すフローチャートで
ある。まず、ＣＰＵあるいはＤＳＰ等の外部制御系によ
り、ビタビ演算用のデータを設定する（ステップＳ１
１）。ビタビ演算を開始する設定により、ビタビ復号を
開始する（ステップＳ１２）。ここで、図９におけるオ
ールゼロ検出部１７は、オールゼロの検出をする。ま
た、図９におけるデータ平均演算部３１は、入力データ
の絶対値平均の検出をする。

【００４８】外部制御系は、データ平均演算部３１の出
力ＤＡを確認し（ステップＳ１３）、ＤＡが雑音レベル
であればデータ無しの場合の処理へと進む。ＤＡが雑音
レベルになければ、外部制御系はオールゼロ検出部１７
の出力ＤＺを確認する（ステップＳ１４）。オールゼロ
であれば、外部制御系はＣＲＣ演算を実施しないで、Ｃ
ＲＣ＝０時の処理へ進む。オールゼロでない場合には、
外部制御系はＣＲＣ演算を実施して（ステップＳ１
５）、ＣＲＣによるデータ判定を実施する（ステップＳ
１６）。ＣＲＣ判定がＯＫの場合には、ＣＲＣＯＫの
場合の処理手順に進む。ＣＲＣ判定がＮＧの場合には、
ＣＲＣＮＧの場合の処理手順に進む。

【００４９】＜第７実施形態＞図１１は、第７実施形態
のビタビ復号装置におけるトレースバック処理部１５と
オールゼロ検出部１７の構成を示すブロック図である。
ビタビ復号装置の基本構成は、第６実施形態と同じであ
る。トレースバック処理部１５は、トレースバックのた
めのアドレスを指定するためのアドレスレジスタ（カウ
ンタ）４１と、各内部情報でのトレースバック情報を更
新して格納するトレースバックレジスタ４２と、アドレ
スレジスタ４１とトレースバックレジスタ４２の出力に
基づいてアドレスを決定するためのマルチプレクサ４３
と、トレースバックのためのパス情報を格納したパスメ
モリ４４と、パスメモリ４４の出力とトレースバックレ
ジスタ４２の出力とのデータから該当するパス情報（ビ
ットデータ）を選択するためのビットセレクタ４５によ
り構成される。オールゼロ検出部１７は、論理和回路４
６とオールゼロの状態を格納するための０レジスタ４７
によって構成される。

【００５０】データ復号の初期時、アドレスカウンタ４
１は最終アドレスのオフセットとする。トレースバック
レジスタ４２は０、０レジスタ４７は０となっている。
最初のトレースバック処理において、パスメモリ４４か
らのデータについてビットセレクタ４５を介して、選択
したパス情報ＤＴではデータ０あるいはデータ１を得
る。この情報ＤＴではトレースバック情報としてトレー
スバックレジスタ４２の更新を行う。一方で、この情報
ＤＴでは論理和回路４６を介し、０レジスタ４７の更新
を実施する。

【００５１】次のデータについては、該当するパスメモ
リ領域が前方に移動するので、アドレスカウンタ４１を
デクリメントする。アドレスカウンタ４１と更新したト
レースバックレジスタ４２のメモリアクセス該当部分と
でパスメモリアドレスを作成し、パスメモリ４４からビ
ットセレクタ４５を介して、選択したパス情報ＤＴはデ
ータ０あるいはデータ１を得る。ここでビットセレクタ
４５は、トレースバックレジスタ４２の下位部分により
指定される。この情報ＤＴではトレースバック情報とし
て再度トレースバックレジスタ４２の更新を行う。一方
で、この情報ＤＴでは論理和回路４６を介し再度０レジ
スタ４７の更新を実施する。

【００５２】以下、データのある限り同様の処理を繰り
返すことにより、ビタビ復号が完了する時点で、０レジ
スタ４７の値がオールゼロを示すデータＤＺとなる。

【００５３】以上の説明は、実施例を示したものであ
り、本案の制限的な意味合いを持つものではない。従っ
て、実施例の変更，訂正，改良等行った場合でも、本発
明の神髄及び適用有効範囲内に含まれることを意図す
る。

【００５４】

【発明の効果】本発明によれば、ＷＣＤＭＡ等を用いる
通信システムにおいて、わずかな回路追加によりブライ
ンドレートディテクション処理の効率を向上することが
できる。すなわち、オールゼロ検出手段によりオールゼ
ロを検出してＣＲＣ演算を省略したり、特定パターン検
出手段の検出結果により問題を回避する処理に切り替え
たりして、ブラインドレートディテクション処理の効率
を向上する。あるいは、受信信号のレベル平均演算手段
や信号レベル判定手段により、入力された信号がノイズ
か信号かを判断して、ブラインドレートディテクション
処理の効率を向上する。

【図面の簡単な説明】

【図１】本発明に係るビタビ復号装置の第１実施形態を
示すブロック図である。

【図２】第１実施形態のビタビ復号装置の処理手順を示
すフローチャートである。

【図３】本発明に係るビタビ復号装置の第２実施形態を
示すブロック図である。

【図４】本発明に係るビタビ復号装置の第３実施形態を
示すブロック図である。

【図５】本発明に係るビタビ復号装置の第４実施形態を
示すブロック図である。

【図６】本発明に係るビタビ復号装置の第５実施形態を
示すブロック図である。

【図７】データレベル判定部を構成するブロック図であ
る。

【図８】受信ビット精度を３ビットとした場合のレベル
判定データを示す図である。

【図９】本発明に係るビタビ復号装置の第６実施形態を
示すブロック図である。

【図１０】第６実施形態のビタビ復号装置と外部制御系
との処理手順を示すフローチャートである。

【図１１】第７実施形態のビタビ復号装置におけるトレ
ースバック処理部１５とオールゼロ検出部１７の構成を
示すブロック図である。

【図１２】従来の畳み込み符号器を示すブロック図であ
る。

【図１３】従来の畳み込み符号器における４つの内部状
態の遷移を示す説明図である。

【図１４】従来の畳み込み符号器における内部状態の遷
移を示すトレリス線図である。

【図１５】軟判定処理における多値信号の例を示す説明
図である。

【図１６】軟判定受信レベルによる情報ビットの確から
しさについての一欄を示す説明図である。

【図１７】軟判定処理における内部状態の遷移を示すト
レリス線図である。

【図１８】軟判定処理における復号処理を示すトレリス
線図である。

【図１９】従来のビタビ復号装置の一例を示すブロック
図である。

【図２０】従来のビタビ復号装置の復号処理を示すフロ
ーチャートである。

【図２１】ＷＣＤＭＡダウンリンク復号の処理手順を示
すフローチャートである。

【図２２】信号に対する軟判定入力値の一例を示すグラ
フである。

【図２３】信号に対する軟判定入力値の他の例を示すグ
ラフである。

【符号の説明】

１０復号処理部１１ブランチメトリック計算部１２ＡＣＳ部１３パスメトリックメモリ１４パスメモリ１５トレースバック処理部１６復号結果格納部１７オールゼロ検出部２１特定パターン格納部２２特定パターン検出部２３マスクパターン格納部３１データ平均演算部３２データレベル判定部３３入力データ格納メモリ３４絶対値検出回路３５論理和回路３６レベル格納レジスタ４１アドレスレジスタ４２トレースバックレジスタ４３マルチプレクサ４４パスメモリ４５ビットセレクタ４６論理和回路４７レジスタ６１，６２処理チェーン

フロントページの続きＦターム(参考） 5B001 AA04 AA10 AB03 AC02 AC03 AD06 AE07 5J065 AA01 AB05 AC02 AD04 AD10 AE07 AF02 AG05 AH06 AH12 AH21 AH23 5K014 AA01 BA06 BA10 GA02 HA10

Claims

【特許請求の範囲】

【請求項１】畳み込み符号で送られた受信信号の符号
より最尤復号を行うビタビ復号装置において、パスメトリック値に基づいて、受信信号の符号に対しビ
タビ復号処理を行ってトレースバック処理にて復号デー
タを出力する復号処理手段と、前記復号データに基づいて、信号がない状態であるオー
ルゼロを検出するオールゼロ検出手段とを設けることを
特徴とするビタビ復号装置。
【請求項２】オールゼロが検出された場合のみ、ＣＲ
Ｃ判定計算を省略することを特徴とする請求項１記載の
ビタビ復号装置。
【請求項３】畳み込み符号で送られた受信信号の符号
より最尤復号を行うビタビ復号装置において、パスメトリック値に基づいて、受信信号の符号に対しビ
タビ復号処理を行ってトレースバック処理にて復号デー
タを出力する復号処理手段と、特定パターンのデータ値を格納する特定パターン格納手
段と、前記復号データが前記特定パターンのデータ値に一致す
るかを検出する特定パターン検出手段とを設けることを
特徴とするビタビ復号装置。
【請求項４】前記特定パターンのデータ値のうち処理
対象のデータ値を決定する処理対象データを格納する処
理対象データ格納手段を設け、前記特定パターン検出手段は、前記特定パターンのデー
タ値うちから前記処理対象データに基づいて処理データ
値を決定して検出処理を行うことを特徴とする請求項３
記載のビタビ復号装置。
【請求項５】畳み込み符号で送られた受信信号の符号
より最尤復号を行うビタビ復号装置において、パスメトリック値に基づいて、受信信号の符号に対しビ
タビ復号処理を行ってトレースバック処理にて復号デー
タを出力する復号処理手段と、受信信号レベルの絶対値の平均値を求める信号レベル平
均演算手段とを設けることを特徴とするビタビ復号装
置。
【請求項６】畳み込み符号で送られた受信信号の符号
より最尤復号を行うビタビ復号装置において、パスメトリック値に基づいて、受信信号の符号に対しビ
タビ復号処理を行ってトレースバック処理にて復号デー
タを出力する復号処理手段と、受信信号レベルを判定する信号レベル判定処理部とを設
けることを特徴とするビタビ復号装置。
【請求項７】受信信号レベルの絶対値の平均値を求め
る手段、あるいは受信信号レベルを判定する信号レベル
判定処理部を更に設けることを特徴とする請求項１記載
のビタビ復号装置。
【請求項８】前記検出手段は、前記復号手段がトレー
スバックにより復号データを求める時に、１ビット毎の
ゼロ判定を繰り返し、データゼロを検出する請求項１、
２又は７記載のビタビ復号装置。