JP2003264148A - Thin-film manufacturing method, semiconductor device manufacturing method, thin film of amorphous semiconductor, thin film of insulator, and semiconductor device - Google Patents

Thin-film manufacturing method, semiconductor device manufacturing method, thin film of amorphous semiconductor, thin film of insulator, and semiconductor device

Info

Publication number
JP2003264148A
JP2003264148A JP2002062563A JP2002062563A JP2003264148A JP 2003264148 A JP2003264148 A JP 2003264148A JP 2002062563 A JP2002062563 A JP 2002062563A JP 2002062563 A JP2002062563 A JP 2002062563A JP 2003264148 A JP2003264148 A JP 2003264148A
Authority
JP
Japan
Prior art keywords
thin film
rare gas
amorphous semiconductor
sputtering
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002062563A
Other languages
Japanese (ja)
Inventor
Kazue Takechi
和重 竹知
Hiroshi Kano
博司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002062563A priority Critical patent/JP2003264148A/en
Publication of JP2003264148A publication Critical patent/JP2003264148A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide technique which suppresses the exfoliation of films in a semiconductor process, especially in a thin-film transistor manufacturing process. <P>SOLUTION: This thin-film manufacturing method is provided with a forming process for forming an amorphous semiconductor thin film on a substrate (5), by a PVD (Physical Vapor Deposition) method which uses a rare gas. The concentration of the rare gas contained in the amorphous semiconductor thin film is smaller than 1×10<SP>20</SP>cm<SP>-3</SP>. The reduction of the concentration of the rare gas to a value less than 1×10<SP>20</SP>cm<SP>-3</SP>reduces the quantity of desorption of the rare gas from the amorphous semiconductor thin film in a process performed after the formation of the amorphous semiconductor thin film, and effectively prevents film exfoliation in the process. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜製造方法に関
する。本発明は、特に、スパッタ法、イオンプレーティ
ング法のようなPVD法を用いて薄膜を形成する工程を
含む薄膜製造方法に関する。
TECHNICAL FIELD The present invention relates to a thin film manufacturing method. The present invention particularly relates to a thin film manufacturing method including a step of forming a thin film using a PVD method such as a sputtering method or an ion plating method.

【0002】[0002]

【従来の技術】薄膜トランジスタを集積化した半導体デ
バイスの製造では、プロセス温度の低温化の必要性が高
いため、薄膜の成長にプラズマCVD法が広く使用され
ている。薄膜トランジスタを構成する多結晶半導体薄膜
の形成は、一般に、プラズマCVD法により非晶質半導
体薄膜を形成し、形成された非晶質半導体薄膜にレーザ
アニールを行って結晶化することにより行われる。更
に、絶縁膜として使用される酸化シリコン膜、窒化シリ
コン膜、酸窒化シリコン膜の成長のために、プラズマC
VD法が使用されることがある。
2. Description of the Related Art In the manufacture of semiconductor devices having thin film transistors integrated, the plasma CVD method is widely used for growing thin films because it is highly necessary to lower the process temperature. The formation of a polycrystalline semiconductor thin film forming a thin film transistor is generally performed by forming an amorphous semiconductor thin film by a plasma CVD method and performing laser annealing on the formed amorphous semiconductor thin film to crystallize it. Further, plasma C is used to grow a silicon oxide film, a silicon nitride film, or a silicon oxynitride film used as an insulating film.
The VD method may be used.

【0003】しかし、プラズマCVD法により形成され
た薄膜に含まれる多量の水素は、半導体デバイスのプロ
セス中に薄膜の膜剥がれを発生させることがある。プラ
ズマCVD法により非晶質半導体薄膜を形成する場合、
シラン(SiH)、ジシラン(Si)のような
水素化シリコンが原料ガスとして使用される。このた
め、形成された非晶質半導体薄膜には、典型的には約1
0%の水素が含まれる。このような非晶質半導体薄膜に
レーザアニールを行うと、非晶質半導体薄膜に含まれる
水素が急速に脱離する。この水素の脱離は、膜剥がれを
発生させ、多結晶半導体薄膜の半導体デバイスへの適用
を困難にする。酸化シリコン膜、窒化シリコン膜、酸窒
化シリコン膜の成膜にも、水素化シリコンが原料ガスと
して使用されるため、形成された絶縁膜には、10〜2
0%の水素が含まれる。絶縁膜に含まれる水素は、レー
ザアニールの間に絶縁膜の膜剥がれを引き起こすことが
ある。
However, a large amount of hydrogen contained in a thin film formed by the plasma CVD method may cause film peeling during the process of semiconductor devices. When an amorphous semiconductor thin film is formed by the plasma CVD method,
Silicon hydride such as silane (SiH 4 ) and disilane (Si 2 H 6 ) is used as a source gas. Therefore, the formed amorphous semiconductor thin film typically has about 1
It contains 0% hydrogen. When laser annealing is performed on such an amorphous semiconductor thin film, hydrogen contained in the amorphous semiconductor thin film is rapidly desorbed. This desorption of hydrogen causes film peeling and makes it difficult to apply the polycrystalline semiconductor thin film to a semiconductor device. Since silicon hydride is used as a source gas also for forming a silicon oxide film, a silicon nitride film, and a silicon oxynitride film, the formed insulating film has 10 to 2
It contains 0% hydrogen. Hydrogen contained in the insulating film may cause film peeling of the insulating film during laser annealing.

【0004】含有する多量の水素に起因した薄膜の膜剥
がれを防止するために、レーザアニールの前に、加熱炉
を用いて適度な温度で熱処理を行い、薄膜中の水素を徐
々に脱離させる方法が知られている。しかし、この方法
では、熱処理後においても数%の水素が薄膜中に残留
し、従って、膜剥がれは、完全には防止されない。
In order to prevent peeling of a thin film due to a large amount of contained hydrogen, heat treatment is performed at an appropriate temperature in a heating furnace before laser annealing to gradually desorb hydrogen in the thin film. The method is known. However, in this method, several% of hydrogen remains in the thin film even after the heat treatment, and therefore film peeling is not completely prevented.

【0005】このような背景から、スパッタ法を用いて
薄膜を形成し、プラズマCVD法における膜中残留水素
の問題を回避することが検討されている。スパッタ法で
は、水素は使用されないため、水素の薄膜への混入が防
がれる。
From such a background, it has been studied to form a thin film by the sputtering method and avoid the problem of residual hydrogen in the film in the plasma CVD method. Since hydrogen is not used in the sputtering method, hydrogen can be prevented from entering the thin film.

【0006】しかし、スパッタ法を用いて形成された薄
膜は、スパッタリングガスとして使用される、アルゴン
などの希ガスを含む。この希ガスは、残留水素による膜
剥がれ程には顕著ではないものの、やはり、膜剥がれを
発生させる。
However, the thin film formed by the sputtering method contains a rare gas such as argon used as a sputtering gas. Although this noble gas is not so remarkable as film peeling due to residual hydrogen, it still causes film peeling.

【0007】薄膜に含まれる希ガスに起因する膜剥がれ
を抑制する薄膜製造方法が、公開特許公報(特開平11
−186165)に開示されている。公知のその薄膜製
造方法では、スパッタ法により非晶質半導体薄膜を形成
した後、形成された非晶質半導体薄膜への紫外光の照射
が行われる。公開特許公報(特開平11−18616
5)には、スパッタ法により形成された非晶質半導体薄
膜のアルゴンの濃度が、1×1020atoms/cm
以上である旨が開示されている。非晶質半導体薄膜へ
の紫外光の照射により、非晶質半導体薄膜に含まれるア
ルゴンガスが脱離されるとともに、非晶質半導体薄膜が
多結晶化され、多結晶半導体薄膜が形成される。公知の
その薄膜製造方法は、最終的に形成された多結晶半導体
薄膜に含まれるスパッタリングガスの濃度を1×10
20atoms/cm未満にすることを可能にする。
A thin film manufacturing method for suppressing film peeling due to a rare gas contained in a thin film is disclosed in Japanese Patent Laid-Open Publication No.
-186165). In the known thin film manufacturing method, an amorphous semiconductor thin film is formed by a sputtering method, and then the formed amorphous semiconductor thin film is irradiated with ultraviolet light. Unexamined Japanese Patent Publication (JP-A-11-18616)
In 5), the concentration of argon in the amorphous semiconductor thin film formed by the sputtering method is 1 × 10 20 atoms / cm 3.
It is disclosed that the number is 3 or more. By irradiating the amorphous semiconductor thin film with ultraviolet light, the argon gas contained in the amorphous semiconductor thin film is desorbed, and the amorphous semiconductor thin film is polycrystallized to form a polycrystalline semiconductor thin film. The known method for manufacturing such a thin film has a concentration of the sputtering gas contained in the finally formed polycrystalline semiconductor thin film of 1 × 10 5.
It is possible to make it less than 20 atoms / cm 3 .

【0008】[0008]

【発明が解決しようとする課題】本発明の目的は、半導
体プロセスにおける膜剥がれの発生を一層に抑制する技
術を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique for further suppressing the occurrence of film peeling in a semiconductor process.

【0009】本発明の他の目的は、半導体プロセス、特
に、薄膜トランジスタの製造プロセスにおける半導体薄
膜の膜剥がれの発生を抑制する技術を提供することにあ
る。
Another object of the present invention is to provide a technique for suppressing the occurrence of film peeling of a semiconductor thin film in a semiconductor process, particularly in a manufacturing process of a thin film transistor.

【0010】本発明の更に他の目的は、半導体プロセ
ス、特に、薄膜トランジスタの製造プロセスにおける絶
縁体薄膜の膜剥がれの発生を抑制する技術を提供するこ
とにある。
Still another object of the present invention is to provide a technique for suppressing the occurrence of film peeling of an insulator thin film in a semiconductor process, particularly in a thin film transistor manufacturing process.

【0011】[0011]

【課題を解決するための手段】以下に、[発明の実施の
形態]で使用される番号・符号を用いて、課題を解決す
るための手段を説明する。これらの番号・符号は、[特
許請求の範囲]の記載と[発明の実施の形態]の記載との
対応関係を明らかにするために付加されている。但し、
付加された番号・符号は、[特許請求の範囲]に記載され
ている発明の技術的範囲の解釈に用いてはならない。
[Means for Solving the Problems] Means for solving the problems will be described below by using the numbers and symbols used in the embodiments of the present invention. These numbers / codes are added to clarify the correspondence between the description in [Claims] and the description in [Embodiment of the Invention]. However,
The added numbers / codes should not be used to interpret the technical scope of the invention described in [Claims].

【0012】本発明による薄膜製造方法は、希ガスを用
いたPVD法によって基板(5、11)に非晶質半導体
薄膜(13)を形成する形成工程を備えている。非晶質
半導体薄膜(13)に含まれる希ガスの濃度は、1×1
20cm−3未満である。希ガスの濃度の1×10
20cm−3未満への低減は、非晶質半導体薄膜(1
3)の形成の後に行われるプロセスにおける非晶質半導
体薄膜(13)からの希ガスの離脱量を減少し、プロセ
スにおける膜剥がれを効果的に防止する。
The thin film manufacturing method according to the present invention comprises a forming step of forming an amorphous semiconductor thin film (13) on a substrate (5, 11) by a PVD method using a rare gas. The concentration of the rare gas contained in the amorphous semiconductor thin film (13) is 1 × 1.
It is less than 0 20 cm −3 . Noble gas concentration 1 x 10
The reduction to less than 20 cm −3 is due to the amorphous semiconductor thin film (1
The amount of rare gas released from the amorphous semiconductor thin film (13) in the process performed after the formation of 3) is reduced, and film peeling in the process is effectively prevented.

【0013】前記形成工程は、非晶質半導体薄膜(1
3)の形成の間に、前記濃度を積極的に減少させる工程
を含むことが好ましい。後続のプロセスが行われる前
に、非晶質半導体薄膜(13)が既に減少されているこ
とは、膜剥がれを効果的に防止する上で好ましい。
In the forming step, the amorphous semiconductor thin film (1
It is preferable to include a step of actively reducing the concentration during the formation of 3). It is preferable that the amorphous semiconductor thin film (13) is already reduced before the subsequent process is performed in order to effectively prevent film peeling.

【0014】非晶質半導体薄膜(13)は、シリコンを
主成分とすることが好ましい。
The amorphous semiconductor thin film (13) preferably contains silicon as a main component.

【0015】前記形成工程は、スパッタ法によって非晶
質半導体薄膜(13)を形成するスパッタ工程を含むこ
とが好ましい。
It is preferable that the forming step includes a sputtering step of forming an amorphous semiconductor thin film (13) by a sputtering method.

【0016】前記スパッタ工程は、基板(5、11)に
基板バイアスを印加する工程を含むことが好ましい。基
板バイアスの印加は、非晶質半導体薄膜(13)に含ま
れる希ガスの濃度の低減を可能にする。
It is preferable that the sputtering step includes a step of applying a substrate bias to the substrate (5, 11). The application of the substrate bias enables the concentration of the rare gas contained in the amorphous semiconductor thin film (13) to be reduced.

【0017】前記スパッタ工程は、半導体材料で形成さ
れたターゲット(4)に接続された第1電極(2)と、
第2電極(9)との間に電圧を印加することにより、前
記希ガスのプラズマを発生する工程と、第1電極(2)
と第2電極(9)との間のプラズマ発生空間以外の空間
に、前記基板(5、11)を保持する工程と、前記プラ
ズマによりターゲット(4)をスパッタして基板(5、
11)に非晶質半導体薄膜(13)を形成する工程とを
備えることが好ましい。このような一連の工程は、第2
電極(9)と基板(5、11)との間のプラズマ密度を
減少する。これにより、基板(5、11)の近傍の希ガ
スイオンの濃度が低減され、更には、非晶質半導体薄膜
(13)に含まれる希ガスの濃度が低減される。
The sputtering process includes a first electrode (2) connected to a target (4) made of a semiconductor material,
Generating a plasma of the rare gas by applying a voltage between the second electrode (9) and the first electrode (2)
Holding the substrate (5, 11) in a space other than the plasma generation space between the second electrode (9) and the second electrode (9), and sputtering the target (4) with the plasma to generate the substrate (5, 11).
It is preferable to provide a step 11) of forming an amorphous semiconductor thin film (13). Such a series of steps is the second step.
Decreasing the plasma density between the electrode (9) and the substrate (5, 11). This reduces the concentration of rare gas ions near the substrate (5, 11) and further reduces the concentration of rare gas contained in the amorphous semiconductor thin film (13).

【0018】前記形成工程は、イオンプレーティング法
によって非晶質半導体薄膜(13)を形成する工程を含
むことが好ましい。
It is preferable that the forming step includes a step of forming an amorphous semiconductor thin film (13) by an ion plating method.

【0019】当該薄膜製造方法は、非晶質半導体薄膜
(13)の形成の後、前記非晶質半導体薄膜(13)に
レーザ光(18)を照射してアニールし、多結晶半導体
薄膜(19)を形成するレーザアニールが行われる場合
に、特に好適である。低い希ガス濃度を有する非晶質半
導体薄膜(13)は、レーザ光(18)の照射によって
も剥がれにくい。
In the thin film manufacturing method, after the amorphous semiconductor thin film (13) is formed, the amorphous semiconductor thin film (13) is irradiated with laser light (18) and annealed to obtain a polycrystalline semiconductor thin film (19). Is particularly preferable when laser annealing is performed to form (1). The amorphous semiconductor thin film (13) having a low rare gas concentration does not easily peel off even when irradiated with the laser beam (18).

【0020】前記希ガスは、ヘリウムを含むことが好ま
しい。原子量が低いヘリウムは、非晶質半導体薄膜(1
3)から容易に離脱し、これにより、非晶質半導体薄膜
(13)に含まれる希ガス濃度の低減化が可能である。
The rare gas preferably contains helium. Helium, which has a low atomic weight, is an amorphous semiconductor thin film (1
It is easily separated from 3), whereby the concentration of the rare gas contained in the amorphous semiconductor thin film (13) can be reduced.

【0021】前記希ガスは、ヘリウムとアルゴンとを含
むことが好ましい。前記希ガスにヘリウムとアルゴンと
が含まれることは、希ガス濃度の低減化と、必要な成膜
速度の確保とを両立させる。
The rare gas preferably contains helium and argon. The inclusion of helium and argon in the rare gas makes it possible to reduce the concentration of the rare gas and to secure the necessary film formation rate.

【0022】本発明による薄膜製造方法は、希ガスを用
いたPVD(Physical Vapor Deposition)法によって
基板(5、11)に絶縁体薄膜(12)を形成する絶縁
体薄膜形成工程を備えている。絶縁体薄膜(12)に含
まれる前記希ガスの濃度は、5×1021cm−3未満
である。希ガスの濃度の5×1021cm−3未満への
低減は、絶縁体薄膜(12)の形成の後に行われるプロ
セスにおける非晶質半導体薄膜(13)からの希ガスの
離脱量を減少し、プロセスにおける膜剥がれを効果的に
防止する。
The thin film manufacturing method according to the present invention comprises an insulator thin film forming step of forming an insulator thin film (12) on a substrate (5, 11) by a PVD (Physical Vapor Deposition) method using a rare gas. The concentration of the rare gas contained in the insulator thin film (12) is less than 5 × 10 21 cm −3 . The reduction of the concentration of the rare gas to less than 5 × 10 21 cm −3 reduces the amount of the rare gas released from the amorphous semiconductor thin film (13) in the process performed after the formation of the insulator thin film (12). Effectively prevent film peeling in the process.

【0023】前記絶縁体薄膜形成工程は、絶縁体薄膜
(12)の形成の間に、希ガスの濃度を積極的に減少さ
せる工程を含むことが好ましい。
It is preferable that the step of forming the insulator thin film includes a step of actively reducing the concentration of the rare gas during the formation of the insulator thin film (12).

【0024】絶縁体薄膜(12)は、酸化シリコン、窒
化シリコン、酸窒化シリコンからなる群から選ばれた一
の材料により形成されることが好ましい。
The insulator thin film (12) is preferably formed of one material selected from the group consisting of silicon oxide, silicon nitride and silicon oxynitride.

【0025】前記絶縁体薄膜形成工程は、スパッタ法に
よって絶縁体薄膜(12)を形成するスパッタ工程を含
むことが好ましい。
The insulating thin film forming step preferably includes a sputtering step of forming an insulating thin film (12) by a sputtering method.

【0026】前記スパッタ工程は、基板(5、11)に
バイアスを印加する工程を含むことが好ましい。基板バ
イアスの印加は、絶縁体薄膜(12)に含まれる希ガス
の濃度の低減を可能にする。
It is preferable that the sputtering step includes a step of applying a bias to the substrate (5, 11). The application of the substrate bias enables the concentration of the rare gas contained in the insulator thin film (12) to be reduced.

【0027】前記スパッタ工程は、絶縁体薄膜(12)
を構成する材料で形成されたターゲット(4)に接続さ
れた第1電極(2)と、第2電極(9)との間に電圧を
印加することにより、前記希ガスのプラズマを発生する
工程と、第1電極(2)と第2電極(9)との間のプラ
ズマ発生空間以外の空間に、基板(5、11)を保持す
る工程と、前記プラズマによりターゲット(4)をスパ
ッタして基板(5、11)に絶縁体薄膜(12)を形成
する工程とを備えていることが好ましい。
In the sputtering process, an insulator thin film (12) is used.
Generating a plasma of the rare gas by applying a voltage between the first electrode (2) and the second electrode (9) connected to the target (4) formed of the material forming the And a step of holding the substrate (5, 11) in a space other than the plasma generation space between the first electrode (2) and the second electrode (9), and sputtering the target (4) with the plasma. And a step of forming an insulator thin film (12) on the substrate (5, 11).

【0028】前記絶縁体薄膜形成工程は、イオンプレー
ティング法によって前記絶縁体薄膜(12)を形成する
工程を含むことが好ましい。
The insulating thin film forming step preferably includes a step of forming the insulating thin film (12) by an ion plating method.

【0029】本発明による半導体デバイス製造方法は、
第1希ガスを用いた第1PVD法によって基板(5、1
1)の上面側に絶縁体薄膜(12)を形成する第1工程
と、絶縁体薄膜(12)の上面側に、非晶質半導体薄膜
(13)を形成する第2工程と、非晶質半導体薄膜(1
3)にレーザ光(18)を照射するレーザアニールを行
って、非晶質半導体薄膜(13)を多結晶化する第3工
程を備えている。絶縁体薄膜(12)に含まれる第1希
ガスの濃度は、5×10 cm−3未満である。第1
希ガスの濃度の5×1021cm−3未満への低減は、
レーザ光(18)を照射する間の絶縁体薄膜(12)の
膜剥がれを効果的に防止する。
The semiconductor device manufacturing method according to the present invention is
The substrate (5, 1) is formed by the first PVD method using the first rare gas.
1) a first step of forming an insulator thin film (12) on the upper surface side, a second step of forming an amorphous semiconductor thin film (13) on the upper surface side of the insulator thin film (12), and an amorphous Semiconductor thin film (1
Laser annealing (3) is performed to irradiate laser light (18) to polycrystallize the amorphous semiconductor thin film (13). Concentration of the first noble gas contained in the insulating thin film (12) is less than 5 × 10 2 1 cm -3. First
The reduction of the rare gas concentration to less than 5 × 10 21 cm −3 is
The film peeling of the insulator thin film (12) during the irradiation of the laser beam (18) is effectively prevented.

【0030】第1PVD法は、スパッタ法であることが
好ましい。
The first PVD method is preferably a sputtering method.

【0031】前記第2工程において、第2希ガスを用い
た第2PVD法によって非晶質半導体薄膜(13)が形
成される場合、非晶質半導体薄膜(13)に含まれる第
2希ガスの濃度は、1×1020cm−3未満であるこ
とが好ましい。第1希ガスの濃度の5×1021cm
−3未満への低減は、レーザ光(18)を照射する間の
非晶質半導体薄膜(13)の膜剥がれを効果的に防止す
る。
In the second step, when the amorphous semiconductor thin film (13) is formed by the second PVD method using the second rare gas, the second rare gas contained in the amorphous semiconductor thin film (13) is removed. The concentration is preferably less than 1 × 10 20 cm −3 . 5 × 10 21 cm of the concentration of the first rare gas
The reduction to less than -3 effectively prevents film peeling of the amorphous semiconductor thin film (13) during irradiation with the laser beam (18).

【0032】本発明による非晶質半導体薄膜は、希ガス
を使用したPVD法により形成され、に含まれる前記希
ガスの濃度が、1×1020cm−3未満である。当該
非晶質半導体薄膜は、膜剥がれを起こしにくく、多結晶
半導体薄膜への多結晶化が行われる薄膜トランジスタの
製造において、特に有用である。
The amorphous semiconductor thin film according to the present invention is formed by the PVD method using a rare gas, and the concentration of the rare gas contained therein is less than 1 × 10 20 cm −3 . The amorphous semiconductor thin film does not easily peel off, and is particularly useful in manufacturing a thin film transistor in which polycrystallization into a polycrystalline semiconductor thin film is performed.

【0033】当該非晶質半導体薄膜は、前記希ガスをス
パッタリングガスとして使用したスパッタ法で形成され
ることが好ましい。
The amorphous semiconductor thin film is preferably formed by a sputtering method using the rare gas as a sputtering gas.

【0034】当該非晶質半導体薄膜は、前記希ガスを用
いたイオンプレーティング法で形成されることが好まし
い。
The amorphous semiconductor thin film is preferably formed by an ion plating method using the rare gas.

【0035】当該非晶質半導体薄膜は、シリコンを主成
分とすることが好ましい。
The amorphous semiconductor thin film preferably contains silicon as a main component.

【0036】本発明による絶縁体薄膜は、希ガスを使用
したPVD法により形成され、当該絶縁体薄膜に含まれ
る希ガスの濃度が、5×1021cm−3未満である。
当該絶縁体薄膜は、膜剥がれを起こしにくい。
The insulator thin film according to the present invention is formed by the PVD method using a rare gas, and the concentration of the rare gas contained in the insulator thin film is less than 5 × 10 21 cm −3 .
The insulator thin film does not easily peel off.

【0037】当該絶縁体薄膜は、前記希ガスをスパッタ
リングガスとして使用したスパッタ法で形成されること
が好ましい。
The insulator thin film is preferably formed by a sputtering method using the rare gas as a sputtering gas.

【0038】当該絶縁体薄膜は、前記希ガスを用いたイ
オンプレーティング法で形成されることが好ましい。
The insulator thin film is preferably formed by an ion plating method using the rare gas.

【0039】当該絶縁体薄膜は、酸化シリコン、窒化シ
リコン、酸窒化シリコンからなる群のうちの一で形成さ
れることが好ましい。
The insulator thin film is preferably formed of one of the group consisting of silicon oxide, silicon nitride and silicon oxynitride.

【0040】本発明による半導体装置は、基板(11)
と、基板(11)の上面側に形成された絶縁膜(12)
とを備えている。絶縁膜(12)に含まれる希ガスの濃
度は、積極的に5×1021cm−3未満に抑えられて
いる。
The semiconductor device according to the present invention comprises a substrate (11)
And an insulating film (12) formed on the upper surface side of the substrate (11)
It has and. The concentration of the rare gas contained in the insulating film (12) is positively suppressed to less than 5 × 10 21 cm −3 .

【0041】当該半導体装置は、更に、絶縁膜(12)
の上面側に多結晶半導体薄膜(19)が形成される場合
に特に有用である。絶縁膜(12)に含まれる希ガスの
濃度の5×1021cm−3未満への低減は、多結晶半
導体薄膜(19)の形成のときに絶縁膜(12)が剥が
れることを効果的に抑制する。
The semiconductor device further includes an insulating film (12).
It is particularly useful when a polycrystalline semiconductor thin film (19) is formed on the upper surface side of the. The reduction of the concentration of the rare gas contained in the insulating film (12) to less than 5 × 10 21 cm −3 effectively prevents the insulating film (12) from peeling when the polycrystalline semiconductor thin film (19) is formed. Suppress.

【0042】絶縁膜(12)は、前記希ガスを用いたP
VD法により形成されることが好ましく、更には、スパ
ッタ法で形成されることが好ましい。
The insulating film (12) is formed of P using the rare gas.
It is preferably formed by the VD method, and further preferably formed by the sputtering method.

【0043】[0043]

【発明の実施の形態】以下、添付図面を参照しながら、
本発明による薄膜製造方法の実施の形態を説明する。
DETAILED DESCRIPTION OF THE INVENTION Referring to the accompanying drawings,
An embodiment of the thin film manufacturing method according to the present invention will be described.

【0044】(実施の第1形態)本発明による薄膜製造
方法の実施の第1形態では、薄膜の形成にスパッタ法が
使用される。図1は、実施の第1形態で使用されるスパ
ッタ装置10を示す。スパッタ装置10は、チャンバー
1を備えている。チャンバー1は、その内部に、対向す
る電極2、3を収容する。電極2には、電極3に対向す
るターゲット4が接合されている。ターゲット4の材料
は、成膜される薄膜に応じて定められる。電極3は、電
極2に対向するように、基板5を保持する。電極3に
は、基板5を加熱するヒータ6が埋め込まれている。基
板5の加熱は、必要最小限に留められ、基板5の温度
は、150℃未満であることが好ましい。
(First Embodiment) In the first embodiment of the method for manufacturing a thin film according to the present invention, a sputtering method is used for forming a thin film. FIG. 1 shows a sputtering apparatus 10 used in the first embodiment. The sputtering apparatus 10 includes a chamber 1. The chamber 1 houses the electrodes 2 and 3 facing each other. A target 4 facing the electrode 3 is joined to the electrode 2. The material of the target 4 is determined according to the thin film to be formed. The electrode 3 holds the substrate 5 so as to face the electrode 2. A heater 6 for heating the substrate 5 is embedded in the electrode 3. The heating of the substrate 5 is kept to the minimum necessary, and the temperature of the substrate 5 is preferably less than 150 ° C.

【0045】電極2は、プラズマ発生用電源7に接続さ
れている。プラズマ発生用電源7は、電極2に直流電
圧、高周波電圧、又は、直流電圧が重畳された高周波電
圧を印加する。高周波電圧の周波数は、典型的には、1
3.56MHzである。ターゲット4が酸化シリコン、
窒化シリコン、酸窒化シリコンのような絶縁体である場
合には、電極2には、高周波電圧が印加される。ターゲ
ット4がシリコンのようにある程度の導電性を有する材
料である場合には、直流電圧、高周波電圧、又は、直流
電圧が重畳された高周波電圧のいずれが印加されること
も可能である。
The electrode 2 is connected to a plasma generating power source 7. The plasma generating power supply 7 applies a DC voltage, a high frequency voltage, or a high frequency voltage on which the DC voltage is superimposed to the electrode 2. The frequency of the high frequency voltage is typically 1
It is 3.56 MHz. Target 4 is silicon oxide
In the case of an insulator such as silicon nitride or silicon oxynitride, a high frequency voltage is applied to the electrode 2. When the target 4 is a material having a certain degree of conductivity such as silicon, either a DC voltage, a high frequency voltage, or a high frequency voltage on which a DC voltage is superimposed can be applied.

【0046】電極3は、プラズマ発生用電源8に接続さ
れている。プラズマ発生用電源8は、電極3を介して基
板5に高周波の基板バイアスを印加する。基板バイアス
の周波数は、典型的には、13.56MHzである。
The electrode 3 is connected to a plasma generating power source 8. The plasma generating power supply 8 applies a high frequency substrate bias to the substrate 5 via the electrode 3. The frequency of the substrate bias is typically 13.56 MHz.

【0047】チャンバー1には、希ガスを導入する配管
系とチャンバー1を減圧する排気ポンプ系とが接続され
ている。但し、この配管系と排気ポンプ系とは図示され
てない。チャンバー1に導入される希ガスとしては、ヘ
リウム、アルゴン、ネオン、クリプトン、キセノンが例
示される。
A piping system for introducing a rare gas and an exhaust pump system for decompressing the chamber 1 are connected to the chamber 1. However, the piping system and the exhaust pump system are not shown. Examples of the rare gas introduced into the chamber 1 include helium, argon, neon, krypton, and xenon.

【0048】非晶質半導体薄膜を形成する場合、スパッ
タリングされるターゲット4には、シリコンのような半
導体が使用される。ターゲット4には、必要に応じて、
p型またはn型の不純物がドープされる。チャンバー1
に希ガスが導入され、更にプラズマ発生用電源7によっ
て電極2に直流電圧、高周波電圧、又は直流電圧が重畳
された高周波電圧が印加されると、チャンバー1の内部
には希ガスのプラズマが発生する。そのプラズマによっ
てターゲット4がスパッタリングされ、基板5の上に非
晶質半導体薄膜が形成される。
When forming an amorphous semiconductor thin film, a semiconductor such as silicon is used for the target 4 to be sputtered. For target 4, if necessary,
It is doped with p-type or n-type impurities. Chamber 1
When a rare gas is introduced into the chamber 1, and a direct current voltage, a high frequency voltage, or a high frequency voltage in which the direct current voltage is superimposed is applied to the electrode 2 by the plasma generating power source 7, a rare gas plasma is generated inside the chamber 1. To do. The target 4 is sputtered by the plasma, and an amorphous semiconductor thin film is formed on the substrate 5.

【0049】スパッタリングの間、基板5にはプラズマ
発生用電源8によって基板バイアスが印加され、この基
板バイアスの印加によって非晶質半導体薄膜に含まれる
希ガスの濃度が低減される。基板バイアスが基板5に印
加されると、適度なエネルギーを有する希ガスイオンが
基板5の表面に照射される。希ガスイオンの照射によ
り、基板5の上に形成されつつある非晶質半導体薄膜の
表面に弱く結合して残留している希ガスが気相中に脱離
され、形成された非晶質半導体薄膜に含まれる希ガスの
濃度が低減される。基板バイアスは、非晶質半導体薄膜
の希ガス濃度が1×1020cm−3未満になるように
調整される。基板バイアスを適切に調整することによ
り、非晶質半導体薄膜の希ガス濃度を1×1020cm
−3未満に抑制することが、現実に可能である。
During the sputtering, a substrate bias is applied to the substrate 5 by the plasma generating power source 8, and the concentration of the rare gas contained in the amorphous semiconductor thin film is reduced by the application of the substrate bias. When the substrate bias is applied to the substrate 5, the surface of the substrate 5 is irradiated with rare gas ions having appropriate energy. By the irradiation of the rare gas ions, the rare gas remaining weakly bonded to the surface of the amorphous semiconductor thin film being formed on the substrate 5 is desorbed into the gas phase, and the formed amorphous semiconductor is formed. The concentration of the rare gas contained in the thin film is reduced. The substrate bias is adjusted so that the rare gas concentration of the amorphous semiconductor thin film is less than 1 × 10 20 cm −3 . By adjusting the substrate bias appropriately, the rare gas concentration of the amorphous semiconductor thin film is set to 1 × 10 20 cm 2.
It is actually possible to suppress it to less than -3 .

【0050】酸化シリコン薄膜の形成は、ターゲット4
に酸化シリコンを使用してスパッタリングを行う通常の
スパッタ法と、ターゲット4にシリコンを使用し、且
つ、希ガスと酸素ガスとの混合ガスをスパッタリングガ
スとしてスパッタリングを行う反応性スパッタ法とのい
ずれによっても実行可能である。形成される酸化シリコ
ン膜は、非晶質である。非晶質半導体薄膜の形成と同様
に、スパッタリングの間、基板5にはプラズマ発生用電
源8によって基板バイアスが印加される。基板バイアス
の印加により、酸化シリコン薄膜に含まれる希ガスの濃
度が低減される。基板バイアスは、酸化シリコン薄膜に
含まれる希ガス濃度が5×1021cm 未満になる
ように調整される。基板バイアスを適切に調整すること
により、酸化シリコン薄膜の希ガス濃度を5×1021
cm−3未満に抑制することは、現実に可能である。
The target 4 is formed by forming the silicon oxide thin film.
By a normal sputtering method in which sputtering is performed using silicon oxide as the material, or a reactive sputtering method in which silicon is used as the target 4 and sputtering is performed using a mixed gas of a rare gas and an oxygen gas as the sputtering gas. Is also feasible. The formed silicon oxide film is amorphous. Similar to the formation of the amorphous semiconductor thin film, the substrate bias is applied to the substrate 5 by the plasma generation power source 8 during the sputtering. By applying the substrate bias, the concentration of the rare gas contained in the silicon oxide thin film is reduced. Substrate bias, rare gas concentration in the silicon oxide film 5 × 10 21 cm - is adjusted to be less than 3. By adjusting the substrate bias appropriately, the rare gas concentration of the silicon oxide thin film is set to 5 × 10 21.
It is actually possible to suppress it to less than cm −3 .

【0051】窒化シリコン薄膜の形成は、ターゲット4
に窒化シリコンを使用してスパッタリングを行う通常の
スパッタ法と、ターゲット4にシリコンを使用し、且
つ、希ガスと窒素ガスとの混合ガスをスパッタリングガ
スとしてスパッタリングを行う反応性スパッタ法とのい
ずれによっても実行可能である。形成される窒化シリコ
ン膜は、非晶質である。酸化シリコン薄膜の形成と同様
に、スパッタリングの間、基板5にはプラズマ発生用電
源8によって基板バイアスが印加される。基板バイアス
の印加により、窒化シリコン薄膜に含まれる希ガスの濃
度は低減される。基板バイアスは、窒化シリコン薄膜に
含まれる希ガス濃度が5×1021cm 未満になる
ように調整される。基板バイアスを適切に調整すること
により、窒化シリコン薄膜の希ガス濃度を5×1021
cm−3未満に抑制することは、現実に可能である。
The target 4 is formed by forming the silicon nitride thin film.
A normal sputtering method in which sputtering is performed by using silicon nitride as a substrate, or a reactive sputtering method in which silicon is used as a target 4 and sputtering is performed by using a mixed gas of a rare gas and a nitrogen gas as a sputtering gas. Is also feasible. The formed silicon nitride film is amorphous. Similar to the formation of the silicon oxide thin film, a substrate bias is applied to the substrate 5 by the plasma generating power source 8 during the sputtering. By applying the substrate bias, the concentration of the rare gas contained in the silicon nitride thin film is reduced. Substrate bias, the rare gas concentration in the silicon nitride film is 5 × 10 21 cm - is adjusted to be less than 3. By adjusting the substrate bias appropriately, the rare gas concentration of the silicon nitride thin film is adjusted to 5 × 10 21.
It is actually possible to suppress it to less than cm −3 .

【0052】酸窒化シリコン薄膜の形成は、ターゲット
4に酸窒化シリコンを使用してスパッタリングを行う通
常のスパッタ法と、ターゲット4にシリコンを使用し、
且つ、希ガスと酸素ガスと窒素ガスとの混合ガスをスパ
ッタリングガスとしてスパッタリングを行う反応性スパ
ッタ法とのいずれによっても実行可能である。形成され
る酸窒化シリコン膜は、非晶質である。酸化シリコン薄
膜及び窒化シリコン薄膜の形成と同様に、スパッタリン
グの間、基板5にはプラズマ発生用電源8によって基板
バイアスが印加される。基板バイアスの印加により、酸
窒化シリコン薄膜に含まれる希ガスの濃度は低減され
る。基板バイアスは、酸窒化シリコン薄膜に含まれる希
ガス濃度が5×1021cm−3未満になるように調整
される。基板バイアスを適切に調整することにより、酸
窒化シリコン薄膜の希ガス濃度を5×1021cm−3
未満に抑制することは、現実に可能である。
The silicon oxynitride thin film is formed by the usual sputtering method in which silicon oxynitride is used as the target 4 and silicon is used as the target 4.
Further, it can be carried out by any of the reactive sputtering method in which sputtering is performed using a mixed gas of a rare gas, an oxygen gas and a nitrogen gas as a sputtering gas. The formed silicon oxynitride film is amorphous. Similar to the formation of the silicon oxide thin film and the silicon nitride thin film, the substrate bias is applied to the substrate 5 by the plasma generation power source 8 during the sputtering. By applying the substrate bias, the concentration of the rare gas contained in the silicon oxynitride thin film is reduced. The substrate bias is adjusted so that the concentration of the rare gas contained in the silicon oxynitride thin film is less than 5 × 10 21 cm −3 . By adjusting the substrate bias appropriately, the rare gas concentration of the silicon oxynitride thin film is set to 5 × 10 21 cm −3.
It is actually possible to suppress it to less than.

【0053】図2に示されているように、スパッタ装置
10に、接地された中間電極9が追加されることは、非
晶質半導体薄膜、及び絶縁体薄膜のいずれの成膜におい
ても、薄膜中の希ガス濃度の低減の点で好ましい。中間
電極9には、開口が設けられ、典型的には、メッシュ状
の電極が中間電極9に使用される。中間電極9の挿入に
より、希ガスのプラズマは、主として電極2と中間電極
9との間で発生され、基板5を保持する電極3と中間電
極9との間の空間のプラズマ密度は低下する。これによ
り、基板5に形成される薄膜中の希ガス濃度が低減化さ
れる。このとき、スパッタリングの間に、プラズマ発生
用電源8によって基板5に基板バイアスが印加されるこ
とにより、薄膜中の希ガス濃度の一層の低減化が可能で
ある。
As shown in FIG. 2, the addition of the grounded intermediate electrode 9 to the sputtering apparatus 10 means that the thin film can be formed in any of the amorphous semiconductor thin film and the insulator thin film. It is preferable in that the concentration of the rare gas therein is reduced. The intermediate electrode 9 is provided with an opening, and a mesh-shaped electrode is typically used for the intermediate electrode 9. Due to the insertion of the intermediate electrode 9, a rare gas plasma is generated mainly between the electrode 2 and the intermediate electrode 9, and the plasma density of the space between the electrode 3 holding the substrate 5 and the intermediate electrode 9 decreases. As a result, the rare gas concentration in the thin film formed on the substrate 5 is reduced. At this time, the substrate bias is applied to the substrate 5 by the plasma generation power source 8 during the sputtering, whereby the concentration of the rare gas in the thin film can be further reduced.

【0054】希ガスの濃度を一層に低減するためには、
非晶質半導体薄膜、及び絶縁体薄膜のいずれの成膜にお
いても、スパッタリングに使用される希ガスがヘリウム
を含むことが好ましい。原子量が小さいヘリウムは、希
ガスイオンの照射により、容易に気相中に脱離される。
従って、スパッタリングに使用される希ガスにヘリウム
が含まれることにより、成膜される非晶質半導体薄膜、
及び絶縁体薄膜のいずれの成膜においても、残留する希
ガスの濃度を低減することが可能である。
In order to further reduce the concentration of the rare gas,
In both the amorphous semiconductor thin film and the insulator thin film, the rare gas used for sputtering preferably contains helium. Helium, which has a small atomic weight, is easily desorbed in the gas phase by irradiation with rare gas ions.
Therefore, by containing helium in the rare gas used for sputtering, the amorphous semiconductor thin film formed,
It is possible to reduce the concentration of the residual rare gas in both the formation of the insulating thin film and the formation of the insulating thin film.

【0055】このとき、ヘリウムに加えてアルゴンが含
まれていることは、成膜速度を確保する点で好ましい。
ヘリウムが希ガスに含まれていると、成膜速度が低下す
る。スパッタ率が高いアルゴンが希ガスに含まれている
ことにより、必要な成膜速度を確保することができる。
At this time, it is preferable that argon is contained in addition to helium in order to secure a film forming rate.
When helium is contained in the rare gas, the film forming rate is reduced. Since the rare gas contains argon having a high sputtering rate, the required film formation rate can be secured.

【0056】薄膜トランジスタを含む半導体デバイス
は、上述された薄膜製造方法を用いて好適に製造され
る。図3は、上述された薄膜製造方法を用いて行われる
薄膜トランジスタ製造方法を示す。
A semiconductor device including a thin film transistor is preferably manufactured by using the above-described thin film manufacturing method. FIG. 3 shows a thin film transistor manufacturing method performed by using the above-described thin film manufacturing method.

【0057】図3(a)に示されているように、絶縁性
の基板11の上に、基板11を保護する絶縁膜12が形
成される。絶縁膜12は、酸化シリコン薄膜、窒化シリ
コン薄膜、酸窒化シリコン薄膜のいずれかで形成され
る。絶縁膜12は、上述の酸化シリコン薄膜、窒化シリ
コン薄膜、又は酸窒化シリコン薄膜の形成方法により形
成され、絶縁膜12に含まれる希ガスの濃度は、5×1
21cm−3未満に抑制される。
As shown in FIG. 3A, an insulating film 12 for protecting the substrate 11 is formed on the insulating substrate 11. The insulating film 12 is formed of a silicon oxide thin film, a silicon nitride thin film, or a silicon oxynitride thin film. The insulating film 12 is formed by the above-described method for forming a silicon oxide thin film, a silicon nitride thin film, or a silicon oxynitride thin film, and the concentration of the rare gas contained in the insulating film 12 is 5 × 1.
It is suppressed to less than 0 21 cm −3 .

【0058】続いて、絶縁膜12の上に非晶質半導体薄
膜13が形成される。非晶質半導体薄膜13は、上述の
非晶質半導体薄膜の形成方法によって形成され、非晶質
半導体薄膜13に含まれる希ガスの濃度は、1×10
20cm−3未満に抑制される。このとき、スパッタ装
置10のターゲット4には、必要に応じて、p型または
n型の不純物がドープされる。真性、p型、及びn型の
いずれの導電型の非晶質半導体薄膜13が形成されるこ
とも可能である。
Subsequently, the amorphous semiconductor thin film 13 is formed on the insulating film 12. The amorphous semiconductor thin film 13 is formed by the above-described method for forming an amorphous semiconductor thin film, and the concentration of the rare gas contained in the amorphous semiconductor thin film 13 is 1 × 10 5.
It is suppressed to less than 20 cm −3 . At this time, the target 4 of the sputtering apparatus 10 is doped with p-type or n-type impurities as needed. It is possible to form the intrinsic, p-type, and n-type conductive type amorphous semiconductor thin film 13.

【0059】続いて、図3(b)に示されているよう
に、非晶質半導体薄膜13がパターニングされた後、非
晶質半導体薄膜13の上にフォトリソグラフィー技術に
よってフォトレジスト14が形成される。形成されたフ
ォトレジスト14をマスクとして非晶質半導体薄膜13
に不純物15がドーピングされる。不純物15のドーピ
ングにより、非晶質半導体薄膜13には、不純物15が
ドープされた不純物ドープ領域16、17が形成され
る。
Subsequently, as shown in FIG. 3B, after the amorphous semiconductor thin film 13 is patterned, a photoresist 14 is formed on the amorphous semiconductor thin film 13 by a photolithography technique. It Amorphous semiconductor thin film 13 using the formed photoresist 14 as a mask
Impurities 15 are doped in. By doping with the impurity 15, the amorphous semiconductor thin film 13 is formed with impurity-doped regions 16 and 17 doped with the impurity 15.

【0060】続いて、図3(c)に示されているよう
に、フォトレジスト14が除去された後、エキシマレー
ザによって発生されたレーザ光18が、基板11の上面
側から照射される。レーザ光18は紫外光である。紫外
光であるレーザ光18は、非晶質半導体薄膜13に吸収
され、非晶質半導体薄膜13は局所的に加熱される。非
晶質半導体薄膜13の加熱により、非晶質半導体薄膜1
3は多結晶化され、多結晶半導体薄膜19が形成され
る。更に、レーザ光18の照射により、不純物ドープ領
域16、17にドープされた不純物は活性化され、多結
晶半導体薄膜19には、ソース領域20、及びドレイン
領域21が形成される。
Subsequently, as shown in FIG. 3C, after the photoresist 14 is removed, the laser light 18 generated by the excimer laser is irradiated from the upper surface side of the substrate 11. The laser light 18 is ultraviolet light. The laser light 18, which is ultraviolet light, is absorbed by the amorphous semiconductor thin film 13, and the amorphous semiconductor thin film 13 is locally heated. By heating the amorphous semiconductor thin film 13, the amorphous semiconductor thin film 1
3 is polycrystallized to form a polycrystal semiconductor thin film 19. Further, the irradiation of the laser beam 18 activates the impurities doped in the impurity-doped regions 16 and 17, and the source region 20 and the drain region 21 are formed in the polycrystalline semiconductor thin film 19.

【0061】非晶質半導体薄膜13の希ガスの濃度が、
1×1020cm−3未満に抑制されていることは、レ
ーザ光18の照射の間の非晶質半導体薄膜13の膜剥が
れを効果的に防止する。非晶質半導体薄膜13の希ガス
の濃度の抑制は、レーザ光18の照射の間に非晶質半導
体薄膜13から離脱する希ガスの量を減少させ、非晶質
半導体薄膜13の膜剥がれを防止する。
The concentration of the rare gas in the amorphous semiconductor thin film 13 is
The suppression to less than 1 × 10 20 cm −3 effectively prevents film peeling of the amorphous semiconductor thin film 13 during irradiation with the laser beam 18. The suppression of the concentration of the rare gas in the amorphous semiconductor thin film 13 reduces the amount of the rare gas released from the amorphous semiconductor thin film 13 during the irradiation of the laser beam 18, and thus the film peeling of the amorphous semiconductor thin film 13 is prevented. To prevent.

【0062】更に、絶縁膜12の希ガスの濃度が、5×
1021cm−3未満に抑制されていることは、レーザ
光18の照射の間の絶縁膜12の膜剥がれを効果的に防
止する。レーザ光18の照射により、絶縁膜12は、レ
ーザ光18の吸収によって直接的に、又は、非晶質半導
体薄膜13の温度上昇によって間接的に加熱される。絶
縁膜12の希ガスの濃度の抑制は、レーザ光18の照射
の間に絶縁膜12から離脱する希ガスの量を減少させ、
絶縁膜12の膜剥がれを防止する。但し、絶縁膜12
は、紫外光であるレーザ光18の吸収率が低く、従っ
て、レーザ光18の照射の間の温度上昇は、非晶質半導
体薄膜13ほど顕著ではない。このため、絶縁膜12の
希ガスの濃度が1×1020cm−3未満にされる必要
は、必ずしもない。絶縁膜12の希ガスの濃度が、1×
1020cm−3以上5×1021cm−3未満にされ
ることは、絶縁膜12の形成のときに印加される基板バ
イアスの調整を容易化する点で好ましいことがある。
Further, the concentration of the rare gas in the insulating film 12 is 5 ×.
The suppression of less than 10 21 cm −3 effectively prevents film peeling of the insulating film 12 during the irradiation of the laser beam 18. By the irradiation of the laser light 18, the insulating film 12 is heated directly by the absorption of the laser light 18 or indirectly by the temperature rise of the amorphous semiconductor thin film 13. The suppression of the concentration of the rare gas in the insulating film 12 reduces the amount of the rare gas released from the insulating film 12 during the irradiation with the laser light 18,
The film peeling of the insulating film 12 is prevented. However, the insulating film 12
Has a low absorptance of the laser light 18, which is ultraviolet light, and therefore the temperature rise during the irradiation of the laser light 18 is not so remarkable as that of the amorphous semiconductor thin film 13. Therefore, the concentration of the rare gas in the insulating film 12 does not necessarily need to be less than 1 × 10 20 cm −3 . The concentration of the rare gas in the insulating film 12 is 1 ×
It may be preferable to set it to 10 20 cm −3 or more and less than 5 × 10 21 cm −3 in order to facilitate adjustment of the substrate bias applied when forming the insulating film 12.

【0063】続いて、図3(d)に示されているよう
に、多結晶半導体薄膜19を被覆するゲート絶縁膜22
が形成された後、ゲート絶縁膜22の上にゲート電極2
3が形成される。ゲート電極23の形成の後、基板11
は水素プラズマ雰囲気に曝される。水素プラズマ雰囲気
に含まれる水素は、多結晶半導体薄膜19に含まれるダ
ングリングボンドを終端し、多結晶半導体薄膜19の欠
陥を減少する。
Subsequently, as shown in FIG. 3D, a gate insulating film 22 covering the polycrystalline semiconductor thin film 19 is formed.
After the formation of the gate electrode 2, the gate electrode 2 is formed on the gate insulating film 22.
3 is formed. After forming the gate electrode 23, the substrate 11
Is exposed to a hydrogen plasma atmosphere. Hydrogen contained in the hydrogen plasma atmosphere terminates dangling bonds contained in the polycrystalline semiconductor thin film 19 and reduces defects in the polycrystalline semiconductor thin film 19.

【0064】続いて、図3(e)に示されているよう
に、層間絶縁膜24が形成された後、ソース領域20、
ドレイン領域21にそれぞれ到達するコンタクトホール
25、26が形成される。更に、ソース領域20、ドレ
イン領域21にそれぞれ接続するソース電極27、及び
ドレイン電極28が形成され、薄膜トランジスタの構造
が完成する。
Subsequently, as shown in FIG. 3E, after the interlayer insulating film 24 is formed, the source region 20,
Contact holes 25 and 26 reaching the drain region 21 are formed. Further, the source electrode 27 and the drain electrode 28 respectively connected to the source region 20 and the drain region 21 are formed, and the structure of the thin film transistor is completed.

【0065】形成された薄膜トランジスタの全体に、レ
ーザ光18よりも充分に弱いレーザ光が照射されてレー
ザアニールが行われることは、多結晶半導体薄膜19と
ゲート絶縁膜22との間の界面の特性を改善し、高性能
な薄膜トランジスタを得る上で好適である。この場合、
ゲート絶縁膜22、及び層間絶縁膜24が、上述の酸化
シリコン薄膜、窒化シリコン薄膜、酸窒化シリコン薄膜
の形成方法によって形成されることは、レーザアニール
によるゲート絶縁膜22、及び層間絶縁膜24の膜剥が
れを防止する上で好適である。但し、薄膜トランジスタ
の構造の形成後のレーザアニールでは、薄膜トランジス
タを構成する薄膜は高温にならない。従って、ゲート絶
縁膜22、及び層間絶縁膜24は、必ずしも、上述の酸
化シリコン薄膜、窒化シリコン薄膜、酸窒化シリコン薄
膜の形成方法によって形成される必要はない。ゲート絶
縁膜22、及び層間絶縁膜24は、プラズマCVD法に
よって形成されることも可能である。
The laser light sufficiently weaker than the laser light 18 is applied to the entire formed thin film transistor to perform the laser annealing. This means that the characteristics of the interface between the polycrystalline semiconductor thin film 19 and the gate insulating film 22 are characteristic. It is suitable for improving the above and obtaining a high performance thin film transistor. in this case,
The gate insulating film 22 and the interlayer insulating film 24 are formed by the above-described method for forming the silicon oxide thin film, the silicon nitride thin film, and the silicon oxynitride thin film, because the gate insulating film 22 and the interlayer insulating film 24 are formed by laser annealing. It is suitable for preventing film peeling. However, the thin film forming the thin film transistor does not reach a high temperature in the laser annealing after the structure of the thin film transistor is formed. Therefore, the gate insulating film 22 and the interlayer insulating film 24 do not necessarily have to be formed by the method for forming the silicon oxide thin film, the silicon nitride thin film, and the silicon oxynitride thin film described above. The gate insulating film 22 and the interlayer insulating film 24 can also be formed by a plasma CVD method.

【0066】以上に説明されたように、本実施の形態で
は、非晶質半導体薄膜13の希ガスの濃度が、1×10
20cm−3未満に抑制され、レーザ光18の照射の間
の非晶質半導体薄膜13の膜剥がれが効果的に防止され
ている。
As described above, in the present embodiment, the concentration of the rare gas in the amorphous semiconductor thin film 13 is 1 × 10.
It is suppressed to less than 20 cm −3, and the film peeling of the amorphous semiconductor thin film 13 during the irradiation of the laser beam 18 is effectively prevented.

【0067】更に、絶縁膜12の希ガスの濃度が、5×
1021cm−3未満に抑制され、レーザ光18の照射
の間の絶縁膜12の膜剥がれが効果的に防止されてい
る。
Further, the concentration of the rare gas in the insulating film 12 is 5 ×.
It is suppressed to less than 10 21 cm −3 , and film peeling of the insulating film 12 during the irradiation of the laser beam 18 is effectively prevented.

【0068】(実施の第2形態)実施の第2形態では、
薄膜の形成にイオンプレーティング法が使用される。図
4は、実施の第2形態で使用されるイオンプレーティン
グ装置30を示す。イオンプレーティング装置30は、
イオンプレーティング法のうち高周波法を行う構成を有
している。イオンプレーティング装置30は、チャンバ
ー31を備えている。チャンバー31の内部には、るつ
ぼ32が設けられている。るつぼ32は、薄膜を形成す
る材料33を収容する。るつぼ32の近傍には、るつぼ
32を加熱するヒータ34が設けられる。ヒータ34
は、電源35に接続されている。電源35は、るつぼ3
2を加熱するための電力をヒータ34に供給する。
(Second Embodiment) In the second embodiment,
Ion plating is used to form the thin film. FIG. 4 shows an ion plating device 30 used in the second embodiment. The ion plating device 30 is
It has a configuration for performing the high frequency method among the ion plating methods. The ion plating device 30 includes a chamber 31. A crucible 32 is provided inside the chamber 31. The crucible 32 contains a thin film forming material 33. A heater 34 that heats the crucible 32 is provided near the crucible 32. Heater 34
Is connected to the power supply 35. The power source 35 is a crucible 3.
Electric power for heating 2 is supplied to the heater 34.

【0069】チャンバー31の内部には、るつぼ32に
対向して、電極36が設けられる。電極36は、薄膜を
形成する基板37を保持する。電極36は、直流電源3
8に接続されている。直流電源38は、電極36を介し
て、基板37に負の基板バイアス電圧を印加する。
An electrode 36 is provided inside the chamber 31 so as to face the crucible 32. The electrode 36 holds a substrate 37 on which a thin film is formed. The electrode 36 is a DC power source 3
8 is connected. The DC power supply 38 applies a negative substrate bias voltage to the substrate 37 via the electrode 36.

【0070】電極36とるつぼ32との間には、RFコ
イル39が設けられる。RFコイル39は、高周波電源
40に接続されている。高周波電源40は、RFコイル
39に高周波電圧を印加する。
An RF coil 39 is provided between the electrode 36 and the crucible 32. The RF coil 39 is connected to the high frequency power supply 40. The high frequency power supply 40 applies a high frequency voltage to the RF coil 39.

【0071】チャンバー31には、希ガス、酸素ガス、
及び窒素ガスを導入する配管系とチャンバー31を減圧
する排気ポンプ系とが接続されている。但し、この配管
系と排気ポンプ系とは図示されてない。チャンバー31
に導入される希ガスとしては、ヘリウム、アルゴン、ネ
オン、クリプトン、キセノンが例示される。酸素ガス、
及び窒素ガスは、必要に応じてチャンバー31に導入さ
れ、酸化物、窒化物、酸窒化物が形成されない場合に
は、チャンバー31には、酸素ガス、及び窒素ガスは導
入されない。
Noble gas, oxygen gas,
Also, a piping system for introducing nitrogen gas and an exhaust pump system for decompressing the chamber 31 are connected. However, the piping system and the exhaust pump system are not shown. Chamber 31
Examples of the rare gas introduced into the are helium, argon, neon, krypton, and xenon. Oxygen gas,
The nitrogen gas and the nitrogen gas are introduced into the chamber 31 as necessary, and when the oxide, the nitride, and the oxynitride are not formed, the oxygen gas and the nitrogen gas are not introduced into the chamber 31.

【0072】上述のイオンプレーティング装置30によ
って非晶質半導体薄膜を形成する場合、るつぼ32に入
れられる材料33としてシリコンのような半導体が使用
される。材料33には、必要に応じて、p型またはn型
の不純物がドープされる。チャンバー31に希ガスが導
入され、更に高周波電源40によってRFコイル39に
高周波電圧が印加されると、チャンバー31の内部には
希ガスのプラズマが発生する。同時に、るつぼ32が、
ヒータ34によって加熱され、材料33が蒸発する。蒸
発した材料33は、チャンバー31の内部に発生してい
るプラズマによってイオン化され、電荷を帯びる。電荷
を帯びた材料33は、基板37に印加される負の基板バ
イアス電圧によって基板37に引き寄せられ、基板37
には、非晶質半導体薄膜が形成される。
When an amorphous semiconductor thin film is formed by the ion plating device 30 described above, a semiconductor such as silicon is used as the material 33 put in the crucible 32. The material 33 is doped with p-type or n-type impurities as needed. When a rare gas is introduced into the chamber 31 and a high frequency voltage is applied to the RF coil 39 by the high frequency power supply 40, a rare gas plasma is generated inside the chamber 31. At the same time, the crucible 32
It is heated by the heater 34 and the material 33 evaporates. The evaporated material 33 is ionized by the plasma generated inside the chamber 31 and is charged. The charged material 33 is attracted to the substrate 37 by the negative substrate bias voltage applied to the substrate 37,
In this, an amorphous semiconductor thin film is formed.

【0073】このとき、基板37に印加される負の基板
バイアス電圧を適切に調整することによって、非晶質半
導体薄膜の希ガス濃度が1×1020cm−3未満に抑
制される。基板バイアス電圧の適切な調整は、基板37
への非晶質半導体薄膜の成膜速度と、非晶質半導体薄膜
の再スパッタリング速度とのバランスを制御し、適度な
エネルギーを有するイオンを、成長されつつある非晶質
半導体薄膜に照射することを可能にする。更には、基板
バイアス電圧の適切な調整は、材料33の電離度を、プ
ラズマ中の希ガスの電離度よりも低く抑える。これらの
作用により、非晶質半導体薄膜の希ガス濃度を1×10
20cm−3未満に抑制することが可能である。
At this time, by appropriately adjusting the negative substrate bias voltage applied to the substrate 37, the rare gas concentration of the amorphous semiconductor thin film is suppressed to less than 1 × 10 20 cm −3 . Appropriate adjustment of the substrate bias voltage is done by the substrate 37
To control the balance between the deposition rate of the amorphous semiconductor thin film and the re-sputtering rate of the amorphous semiconductor thin film, and irradiate the growing amorphous semiconductor thin film with ions having appropriate energy. To enable. Furthermore, proper adjustment of the substrate bias voltage keeps the ionization degree of the material 33 below that of the rare gas in the plasma. By these actions, the rare gas concentration of the amorphous semiconductor thin film is set to 1 × 10.
It is possible to suppress it to less than 20 cm −3 .

【0074】酸化シリコン薄膜を形成する場合、るつぼ
32には材料33としてシリコンが入れられ、チャンバ
ー31の内部には、希ガスに加えて、酸素ガスが導入さ
れる。
When a silicon oxide thin film is formed, silicon is put in the crucible 32 as a material 33, and oxygen gas is introduced into the chamber 31 in addition to the rare gas.

【0075】同様に、窒化シリコン薄膜を形成する場
合、るつぼ32には材料33としてシリコンが入れら
れ、チャンバー31の内部には、希ガスに加えて、窒素
ガスが導入される。
Similarly, when a silicon nitride thin film is formed, silicon is put in the crucible 32 as the material 33, and nitrogen gas is introduced into the chamber 31 in addition to the rare gas.

【0076】更に、酸窒化シリコン薄膜を形成する場合
には、るつぼ32には材料33としてシリコンが入れら
れ、チャンバー31の内部には、希ガスに加えて、酸素
ガスと窒素ガスとが導入される。
Further, when a silicon oxynitride thin film is formed, silicon is put in the crucible 32 as the material 33, and oxygen gas and nitrogen gas are introduced into the chamber 31 in addition to the rare gas. It

【0077】酸化シリコン薄膜、窒化シリコン薄膜、及
び酸窒化シリコン薄膜のいずれを形成する場合も、非晶
質半導体薄膜の形成と同様に、基板37に印加される負
の基板バイアス電圧を適切に調整することによって、形
成された薄膜中の希ガス濃度が5×1021cm−3
満にすることが可能である。
In forming any of the silicon oxide thin film, the silicon nitride thin film, and the silicon oxynitride thin film, the negative substrate bias voltage applied to the substrate 37 is appropriately adjusted as in the formation of the amorphous semiconductor thin film. By doing so, the rare gas concentration in the formed thin film can be less than 5 × 10 21 cm −3 .

【0078】図5に示されているように、RFコイル3
9と電極36との間に、接地された中間電極41が挿入
されることは、形成される薄膜中の希ガス濃度の低減に
有効である。中間電極41には開口が設けられ、中間電
極41としては、典型的には、メッシュ状の電極が使用
される。中間電極41の挿入により、希ガスのプラズマ
は、主としてRFコイル39と中間電極41との間で発
生され、基板37を保持する電極36と中間電極41と
の間の空間のプラズマ密度は低下する。これにより、基
板37に形成される薄膜中の希ガス濃度が低減化され
る。
As shown in FIG. 5, the RF coil 3
Inserting the grounded intermediate electrode 41 between the electrode 9 and the electrode 36 is effective in reducing the rare gas concentration in the formed thin film. An opening is provided in the intermediate electrode 41, and as the intermediate electrode 41, a mesh electrode is typically used. By inserting the intermediate electrode 41, plasma of a rare gas is generated mainly between the RF coil 39 and the intermediate electrode 41, and the plasma density in the space between the electrode 36 holding the substrate 37 and the intermediate electrode 41 decreases. . As a result, the rare gas concentration in the thin film formed on the substrate 37 is reduced.

【0079】以上に説明された、薄膜の製造方法は、実
施の第1形態に記載の薄膜トランジスタの製造に好適に
使用され得る。
The thin film manufacturing method described above can be preferably used for manufacturing the thin film transistor described in the first embodiment.

【0080】以下では、上述の実施の第1形態の詳細な
実施例を説明する。
In the following, detailed examples of the first embodiment described above will be described.

【0081】(実施例1)実施例1では、図1のスパッ
タ装置10によってアモルファス(非晶質)シリコン薄
膜が形成された。
(Example 1) In Example 1, an amorphous silicon thin film was formed by the sputtering apparatus 10 shown in FIG.

【0082】アモルファスシリコン薄膜の形成条件は、
以下の通りである。ターゲット4の材料として、真性の
シリコンが使用された。電極2とターゲット4の大きさ
は、それぞれ、60×70cm、50×60cmであっ
た。チャンバー1には、アルゴンガスが流量10scc
mで導入され、チャンバー1の圧力は、0.1Paに調
整された。電極2には、プラズマ発生用電源7によって
13.56Mhz、1kWの高周波電力が供給され、電
極3には、プラズマ発生用電源8によって13.56M
hz、0.3kWの高周波電力が印加された。基板5の
温度は、ヒータ6により130℃に調整された。
Conditions for forming the amorphous silicon thin film are as follows:
It is as follows. Intrinsic silicon was used as the material of the target 4. The sizes of the electrode 2 and the target 4 were 60 × 70 cm and 50 × 60 cm, respectively. Argon gas has a flow rate of 10 sccc in the chamber 1.
The pressure in the chamber 1 was adjusted to 0.1 Pa. A high frequency power of 13.56 Mhz and 1 kW is supplied to the electrode 2 by the plasma generation power supply 7, and a 13.56 M high frequency power is supplied to the electrode 3 by the plasma generation power supply 8.
High frequency power of 0.3 kW was applied for hz. The temperature of the substrate 5 was adjusted to 130 ° C. by the heater 6.

【0083】これらの条件の下、基板5にアモルファス
シリコン薄膜が形成された。SIMS(Secondary Ion
Mass Spectrometry)によって、形成されたアモルファ
スシリコン薄膜に含まれるアルゴンの濃度を測定した結
果、アモルファスシリコン薄膜のアルゴン濃度は、1×
1020cm−3未満であった。
Under these conditions, an amorphous silicon thin film was formed on the substrate 5. SIMS (Secondary Ion
As a result of measuring the concentration of argon contained in the formed amorphous silicon thin film by Mass Spectrometry, the argon concentration of the amorphous silicon thin film is 1 ×.
It was less than 10 20 cm −3 .

【0084】アルゴンガスの代わりに、ヘリウムガスを
使用して、同様の実験が行われた。アモルファスシリコ
ン薄膜のヘリウム濃度は、1×1019cm−3未満で
あった。この結果は、スパッタリングガスとしてヘリウ
ムガスを使用することにより、アモルファスシリコン薄
膜に含まれる希ガスの濃度を一層に低減することが可能
であることを示している。但し、ヘリウムガスの使用
は、アモルファスシリコン薄膜の成長速度を、1/5に
低下させた。
Similar experiments were carried out using helium gas instead of argon gas. The helium concentration of the amorphous silicon thin film was less than 1 × 10 19 cm −3 . This result indicates that the concentration of the rare gas contained in the amorphous silicon thin film can be further reduced by using helium gas as the sputtering gas. However, the use of helium gas reduced the growth rate of the amorphous silicon thin film to 1/5.

【0085】アルゴンガスの代わりに、アルゴンガスと
ヘリウムガスの混合ガスを使用して、同様の実験が行わ
れた。スパッタリングガスがアルゴンのみである場合の
1/2の成膜速度が得られ、アモルファスシリコン薄膜
に含まれる希ガスの濃度は、スパッタリングガスがアル
ゴンのみである場合よりも低くなった。
Similar experiments were carried out using a mixed gas of argon gas and helium gas instead of argon gas. A film formation rate that is half that in the case where the sputtering gas is only argon was obtained, and the concentration of the rare gas contained in the amorphous silicon thin film was lower than that when the sputtering gas was only argon.

【0086】(実施例2)実施例2では、図1のスパッ
タ装置10によってアモルファスシリコン薄膜が形成さ
れた。
Example 2 In Example 2, an amorphous silicon thin film was formed by the sputtering apparatus 10 shown in FIG.

【0087】アモルファス(非晶質)シリコン薄膜の形
成条件は、以下の通りである。ターゲット4の材料とし
て、ボロンがドープされたシリコンが使用された。ボロ
ンのドープ濃度は、5×1017cm−3であった。電
極2とターゲット4の大きさは、それぞれ、60×70
cm、50×60cmであった。チャンバー1には、ア
ルゴンガスが流量10sccmで導入され、チャンバー
1の圧力は、0.1Paに調整された。電極2には、プ
ラズマ発生用電源7によって、2kWの直流電力が供給
され、電極3には、プラズマ発生用電源8によって、1
3.56Mhz、0.3kWの電力が印加された。基板
5の温度は、ヒータ6により130℃に調整された。
The conditions for forming the amorphous silicon thin film are as follows. As the material of the target 4, silicon doped with boron was used. The doping concentration of boron was 5 × 10 17 cm −3 . The size of the electrode 2 and the target 4 is 60 × 70, respectively.
cm and 50 × 60 cm. Argon gas was introduced into the chamber 1 at a flow rate of 10 sccm, and the pressure in the chamber 1 was adjusted to 0.1 Pa. The electrode 2 is supplied with a DC power of 2 kW by the plasma generating power supply 7, and the electrode 3 is supplied with 1 kW by the plasma generating power supply 8.
A power of 3.56 Mhz, 0.3 kW was applied. The temperature of the substrate 5 was adjusted to 130 ° C. by the heater 6.

【0088】これらの条件の下、基板5にアモルファス
シリコン薄膜が形成された。SIMSによって、形成さ
れたアモルファスシリコン薄膜に含まれるアルゴンの濃
度を測定した結果、アモルファスシリコン薄膜のアルゴ
ン濃度は、1×1020cm −3未満であった。
Under these conditions, the substrate 5 is amorphous.
A silicon thin film was formed. Formed by SIMS
Concentration of argon contained in the amorphous silicon thin film
As a result, the amorphous silicon thin film
Concentration is 1 × 1020cm -3Was less than.

【0089】実施例1と同様に、スパッタリングガスと
してのヘリウムガスの使用は、アモルファスシリコン薄
膜に含まれる希ガスの濃度を低減化した。更に、スパッ
タリングガスとしてのアルゴンガスとヘリウムガスとの
混合ガスの使用も同様に、アモルファスシリコン薄膜に
含まれる希ガスの濃度を低減化した。
As in Example 1, the use of helium gas as the sputtering gas reduced the concentration of noble gas contained in the amorphous silicon thin film. Furthermore, the use of a mixed gas of argon gas and helium gas as the sputtering gas also reduced the concentration of the rare gas contained in the amorphous silicon thin film.

【0090】更に、ボロンの代わりにリンがターゲット
4にドープされた場合でも、同様の結果が得られた。
Further, similar results were obtained when the target 4 was doped with phosphorus instead of boron.

【0091】(実施例3)実施例3では、図1のスパッ
タ装置10によって酸化シリコン薄膜が形成された。
Example 3 In Example 3, a silicon oxide thin film was formed by the sputtering apparatus 10 shown in FIG.

【0092】酸化シリコン薄膜の形成条件は、以下の通
りである。ターゲット4の材料として、酸化シリコンが
使用された。電極2とターゲット4の大きさは、それぞ
れ、60×70cm、50×60cmであった。チャン
バー1には、10sccmの流量でアルゴンガスが、1
0sccmの流量で酸素ガスが導入された。チャンバー
1の圧力は、0.2Paに調整された。電極2には、プ
ラズマ発生用電源7によって、13.56MHz、1.
0kWの高周波電力が供給され、電極3には、プラズマ
発生用電源8によって、13.56Mhz、0.3kW
の電力が印加された。基板5の温度は、ヒータ6により
130℃に調整された。
The conditions for forming the silicon oxide thin film are as follows. Silicon oxide was used as the material of the target 4. The sizes of the electrode 2 and the target 4 were 60 × 70 cm and 50 × 60 cm, respectively. Argon gas at a flow rate of 10 sccm is contained in the chamber 1.
Oxygen gas was introduced at a flow rate of 0 sccm. The pressure in the chamber 1 was adjusted to 0.2 Pa. The electrode 2 is supplied with a plasma generating power source 7 at 13.56 MHz, 1.
High-frequency power of 0 kW is supplied, and the electrode 3 is supplied with a plasma generating power source 8 at 13.56 Mhz, 0.3 kW.
Power was applied. The temperature of the substrate 5 was adjusted to 130 ° C. by the heater 6.

【0093】これらの条件の下、基板5に酸化シリコン
薄膜が形成された。SIMS(Secondary Ion Mass Spe
ctrometry)によって形成された酸化シリコン薄膜に含
まれるアルゴンの濃度を測定した結果、酸化シリコン薄
膜のアルゴン濃度は、5×1021cm−3未満であっ
た。
Under these conditions, a silicon oxide thin film was formed on the substrate 5. SIMS (Secondary Ion Mass Spe
As a result of measuring the concentration of argon contained in the silicon oxide thin film formed by ctrometry), the argon concentration of the silicon oxide thin film was less than 5 × 10 21 cm −3 .

【0094】実施例1、2と同様に、スパッタリングガ
スとしてのヘリウムガスの使用は、酸化シリコン薄膜に
含まれる希ガスの濃度を低減化した。酸化シリコン薄膜
に含まれる希ガス濃度(即ち、ヘリウム濃度)は、1×
1021cm−3まで低減化された。
As in Examples 1 and 2, the use of helium gas as the sputtering gas reduced the concentration of the rare gas contained in the silicon oxide thin film. The rare gas concentration (ie, helium concentration) contained in the silicon oxide thin film is 1 ×
It was reduced to 10 21 cm −3 .

【0095】更に、スパッタリングガスとしてのアルゴ
ンガスとヘリウムガスとの混合ガスの使用も同様に、酸
化シリコン薄膜に含まれる希ガスの濃度を低減化した。
酸化シリコン薄膜に含まれる希ガス濃度は、3×10
21cm−3まで低減化された。
Furthermore, the use of a mixed gas of argon gas and helium gas as the sputtering gas also reduced the concentration of the rare gas contained in the silicon oxide thin film.
The rare gas concentration contained in the silicon oxide thin film is 3 × 10.
It was reduced to 21 cm −3 .

【0096】(実施例4)実施例4では、中間電極9が
挿入された図2のスパッタ装置10によって窒化シリコ
ン薄膜が形成された。
(Example 4) In Example 4, a silicon nitride thin film was formed by the sputtering apparatus 10 of FIG. 2 in which the intermediate electrode 9 was inserted.

【0097】窒化シリコン薄膜の形成条件は、以下の通
りである。ターゲット4の材料として、窒化シリコンが
使用された。電極2とターゲット4との大きさは、それ
ぞれ、60×70cm、50×60cmであった。チャ
ンバー1には、10sccmの流量でアルゴンガスが、
10sccmの流量で窒素ガスが導入された。チャンバ
ー1の圧力は、0.2Paに調整された。電極2には、
プラズマ発生用電源7によって、13.56MHz、
2.0kWの高周波電力が供給され、電極3には、プラ
ズマ発生用電源8によって、13.56Mhz、0.3
kWの電力が印加された。基板5の温度は、ヒータ6に
より130℃に調整された。中間電極9は、接地され
た。
The conditions for forming the silicon nitride thin film are as follows. Silicon nitride was used as the material of the target 4. The sizes of the electrode 2 and the target 4 were 60 × 70 cm and 50 × 60 cm, respectively. Argon gas was supplied to the chamber 1 at a flow rate of 10 sccm.
Nitrogen gas was introduced at a flow rate of 10 sccm. The pressure in the chamber 1 was adjusted to 0.2 Pa. The electrode 2 has
With the plasma generating power source 7, 13.56 MHz,
High-frequency power of 2.0 kW is supplied to the electrode 3 by the plasma generation power source 8 at 13.56 Mhz, 0.3
Power of kW was applied. The temperature of the substrate 5 was adjusted to 130 ° C. by the heater 6. The intermediate electrode 9 was grounded.

【0098】実施例4では、実施例3よりも電極2に高
い高周波電力が投入される。これは、窒化シリコン薄膜
の形成には、酸化シリコン薄膜の形成よりも多くの活性
化エネルギーを必要とするためである。実施例4では、
電極2に、比較的高い高周波電力が投入され、高いアル
ゴンイオン密度を有するプラズマがチャンバー1に発生
する。
In Example 4, a higher high frequency power is applied to the electrode 2 than in Example 3. This is because formation of a silicon nitride thin film requires more activation energy than formation of a silicon oxide thin film. In Example 4,
A relatively high high frequency power is applied to the electrode 2, and plasma having a high argon ion density is generated in the chamber 1.

【0099】このとき、中間電極9の存在は、基板5の
表面近傍のアルゴンイオン密度を低く抑え、形成された
窒化シリコン薄膜のアルゴン濃度を低減化する。中間電
極9の存在により、プラズマの生成は、電極2と中間電
極9との間に局在化され、基板5の表面近傍のアルゴン
イオン密度が低く抑えられる。これにより、形成された
窒化シリコン薄膜のアルゴン濃度が低減化される。中間
電極9の挿入は、高い高周波電力の投入が好適な窒化シ
リコン薄膜の形成に、特に有効である。但し、電極2に
投入される高周波電力が低い場合には、中間電極9がな
い図1のスパッタ装置10が使用され得る。
At this time, the presence of the intermediate electrode 9 suppresses the argon ion density near the surface of the substrate 5 to a low level, and reduces the argon concentration of the formed silicon nitride thin film. Due to the presence of the intermediate electrode 9, plasma generation is localized between the electrode 2 and the intermediate electrode 9, and the argon ion density near the surface of the substrate 5 is suppressed to be low. Thereby, the argon concentration of the formed silicon nitride thin film is reduced. The insertion of the intermediate electrode 9 is particularly effective for forming a silicon nitride thin film which is suitable for inputting high-frequency power. However, when the high frequency power supplied to the electrode 2 is low, the sputtering apparatus 10 of FIG. 1 without the intermediate electrode 9 can be used.

【0100】これらの条件の下で形成された窒化シリコ
ン薄膜がSIMSにより分析された。SIMSによる分
析は、窒化シリコン薄膜のアルゴン濃度が、5×10
21cm−3未満であることを明らかにした。
The silicon nitride thin film formed under these conditions was analyzed by SIMS. The SIMS analysis shows that the silicon nitride thin film has an argon concentration of 5 × 10 5.
It was clarified to be less than 21 cm −3 .

【0101】実施例3と同様に、スパッタリングガスと
してのヘリウムガスの使用は、窒化シリコン薄膜に含ま
れる希ガスの濃度を低減化した。窒化シリコン薄膜に含
まれる希ガス濃度(即ち、ヘリウム濃度)は、1×10
21cm−3まで低減化された。
As in Example 3, the use of helium gas as the sputtering gas reduced the concentration of the rare gas contained in the silicon nitride thin film. The rare gas concentration (ie, helium concentration) contained in the silicon nitride thin film is 1 × 10.
It was reduced to 21 cm −3 .

【0102】更に、スパッタリングガスとしてのアルゴ
ンガスとヘリウムガスとの混合ガスの使用も同様に、窒
化シリコン薄膜に含まれる希ガスの濃度を低減化した。
窒化シリコン薄膜に含まれる希ガス濃度は、3×10
21cm−3まで低減化された。
Furthermore, the use of a mixed gas of argon gas and helium gas as the sputtering gas also reduced the concentration of the rare gas contained in the silicon nitride thin film.
The rare gas concentration contained in the silicon nitride thin film is 3 × 10 5.
It was reduced to 21 cm −3 .

【0103】(実施例5)実施例5では、中間電極9が
挿入された図2のスパッタ装置10によって窒化シリコ
ン薄膜が形成された。
(Example 5) In Example 5, a silicon nitride thin film was formed by the sputtering apparatus 10 of FIG. 2 in which the intermediate electrode 9 was inserted.

【0104】酸窒化シリコン薄膜の形成条件は、以下の
通りである。ターゲット4の材料として、酸化シリコン
が使用された。電極2とターゲット4の大きさは、それ
ぞれ、60×70cm、50×60cmであった。チャ
ンバー1には、10sccmの流量でアルゴンガスが、
10sccmの流量で窒素ガスが導入された。チャンバ
ー1には、更に、酸素ガスが導入されることが可能であ
る。チャンバー1の圧力は、0.2Paに調整された。
電極2には、プラズマ発生用電源7によって、13.5
6MHz、2.0kWの高周波電力が供給され、電極3
には、プラズマ発生用電源8によって、13.56Mh
z、0.3kWの電力が印加された。基板5の温度は、
ヒータ6により130℃に調整された。中間電極9は、
接地された。
The conditions for forming the silicon oxynitride thin film are as follows. Silicon oxide was used as the material of the target 4. The sizes of the electrode 2 and the target 4 were 60 × 70 cm and 50 × 60 cm, respectively. Argon gas was supplied to the chamber 1 at a flow rate of 10 sccm.
Nitrogen gas was introduced at a flow rate of 10 sccm. Oxygen gas can be further introduced into the chamber 1. The pressure in the chamber 1 was adjusted to 0.2 Pa.
13.5 is applied to the electrode 2 by the plasma generating power source 7.
High frequency power of 6MHz and 2.0kW is supplied to the electrode 3
The plasma generation power source 8 to 13.56Mh
Power of 0.3 kW was applied. The temperature of the substrate 5 is
The temperature was adjusted to 130 ° C. by the heater 6. The intermediate electrode 9 is
Grounded.

【0105】実施例5では、実施例4と同様に、電極2
に比較的高い高周波電力が投入される。これは、酸窒化
シリコン薄膜の形成には、酸化シリコン薄膜の形成より
も多くの活性化エネルギーを必要とするためである。実
施例5では、電極2に、比較的高い高周波電力が投入さ
れ、高いアルゴンイオン密度を有するプラズマがチャン
バー1に発生する。
In Example 5, as in Example 4, the electrode 2
A relatively high high frequency power is applied to. This is because the formation of the silicon oxynitride thin film requires more activation energy than the formation of the silicon oxide thin film. In Example 5, a relatively high high frequency power is applied to the electrode 2 and plasma having a high argon ion density is generated in the chamber 1.

【0106】このとき、中間電極9の存在は、実施例4
と同様に、基板5の表面近傍のアルゴンイオン密度を低
く抑え、形成された酸窒化シリコン薄膜のアルゴン濃度
を低減化する。中間電極9の挿入は、高い高周波電力の
投入が好適な酸窒化シリコン薄膜の形成に、特に有効で
ある。但し、電極2に投入される高周波電力が低い場合
には、中間電極9がない図1のスパッタ装置10が使用
され得る。
At this time, the presence of the intermediate electrode 9 is the same as in Example 4.
Similarly, the argon ion density near the surface of the substrate 5 is suppressed to be low, and the argon concentration of the formed silicon oxynitride thin film is reduced. The insertion of the intermediate electrode 9 is particularly effective for forming a silicon oxynitride thin film which is suitable for inputting high-frequency power. However, when the high frequency power supplied to the electrode 2 is low, the sputtering apparatus 10 of FIG. 1 without the intermediate electrode 9 can be used.

【0107】これらの条件の下で形成された酸窒化シリ
コン薄膜がSIMSにより分析された。SIMSによる
分析は、酸窒化シリコン薄膜のアルゴン濃度が、5×1
cm−3未満であることを明らかにした。
The silicon oxynitride thin film formed under these conditions was analyzed by SIMS. The SIMS analysis shows that the silicon oxynitride thin film has an argon concentration of 5 × 1.
It was clarified that it was less than 0 2 1 cm -3 .

【0108】実施例3と同様に、スパッタリングガスと
してのヘリウムガスの使用は、酸窒化シリコン薄膜に含
まれる希ガスの濃度を低減化した。酸窒化シリコン薄膜
に含まれる希ガス濃度(即ち、ヘリウム濃度)は、1×
1021cm−3まで低減化された。
As in Example 3, the use of helium gas as the sputtering gas reduced the concentration of noble gas contained in the silicon oxynitride thin film. The rare gas concentration (ie, helium concentration) contained in the silicon oxynitride thin film is 1 ×
It was reduced to 10 21 cm −3 .

【0109】更に、スパッタリングガスとしてのアルゴ
ンガスとヘリウムガスとの混合ガスの使用も同様に、酸
窒化シリコン薄膜に含まれる希ガスの濃度を低減化し
た。酸窒化シリコン薄膜に含まれる希ガス濃度は、3×
1021cm−3まで低減化された。
Furthermore, the use of a mixed gas of argon gas and helium gas as the sputtering gas also reduced the concentration of the rare gas contained in the silicon oxynitride thin film. The concentration of rare gas contained in the silicon oxynitride thin film is 3 ×
It was reduced to 10 21 cm −3 .

【0110】(実施例6)実施例6では、実施の第1形
態の薄膜トランジスタ製造方法により、薄膜トランジス
タが製造された。
(Example 6) In Example 6, a thin film transistor was manufactured by the thin film transistor manufacturing method of the first embodiment.

【0111】図3(a)を参照して、絶縁性の基板11
として、ガラス基板又はプラスチック基板が使用され
た。基板11の上に、膜厚500nmの酸化シリコン薄
膜が、絶縁膜12として形成された。酸化シリコン薄膜
の形成は、実施例3の条件と同一の条件で行われ、酸化
シリコン薄膜のアルゴン濃度は、約1×1021cm
に抑制された。続いて、膜厚50nmのアモルファス
シリコン薄膜が、非晶質半導体薄膜13として形成され
た。アモルファスシリコン薄膜の形成は、実施例1の条
件と同一の条件で行われた。ターゲット4としては、真
性のシリコンで形成されたシリコンターゲットが使用さ
れた。シリコンアモルファスシリコン薄膜のアルゴン濃
度は、約8×1019cm−3に抑制された。
Referring to FIG. 3A, the insulating substrate 11
As a glass substrate or a plastic substrate was used. A silicon oxide thin film having a film thickness of 500 nm was formed as the insulating film 12 on the substrate 11. The silicon oxide thin film is formed under the same conditions as in Example 3, and the silicon oxide thin film has an argon concentration of about 1 × 10 21 cm −.
It was suppressed to 3 . Subsequently, an amorphous silicon thin film having a film thickness of 50 nm was formed as the amorphous semiconductor thin film 13. The amorphous silicon thin film was formed under the same conditions as in Example 1. As the target 4, a silicon target made of intrinsic silicon was used. The argon concentration of the silicon amorphous silicon thin film was suppressed to about 8 × 10 19 cm −3 .

【0112】非晶質半導体薄膜13がパターニングされ
た後、図3(b)に示されているように、フォトレジス
ト14がフォトリソグラフィーにより形成された。続い
て、非晶質半導体薄膜13に不純物15が導入された。
不純物15の導入は、フォトレジスト14をマスクとし
て基板11をフォスフィン(PH)プラズマ又はジボ
ラン(B)プラズマに曝すことにより行われた。
Nチャネル薄膜トランジスタを形成する場合には、基板
11は、フォスフィンプラズマに曝された。フォスフィ
ンプラズマ処理により、不純物15としてリンが非晶質
半導体薄膜13にドープされ、不純物ドープ領域16、
17が形成された。リンのドープ量は、1020−10
21cm−3であった。リンのドープ量は、プラズマ中
から基板にイオンを引き出す加速電圧と、プラズマ密度
とにより制御された。Pチャネル薄膜トランジスタを形
成する場合には、基板9は、ジボランプラズマに曝され
た。ジボランプラズマ処理により、不純物15としてボ
ロンが非晶質半導体薄膜13にドープされた。
After the amorphous semiconductor thin film 13 was patterned, a photoresist 14 was formed by photolithography, as shown in FIG. 3 (b). Then, the impurity 15 was introduced into the amorphous semiconductor thin film 13.
The introduction of the impurity 15 was performed by exposing the substrate 11 to phosphine (PH 3 ) plasma or diborane (B 2 H 6 ) plasma using the photoresist 14 as a mask.
When forming an N-channel thin film transistor, the substrate 11 was exposed to phosphine plasma. The amorphous semiconductor thin film 13 is doped with phosphorus as the impurity 15 by the phosphine plasma treatment,
17 was formed. The doping amount of phosphorus is 10 20 -10
It was 21 cm −3 . The doping amount of phosphorus was controlled by the acceleration voltage for extracting ions from the plasma to the substrate and the plasma density. When forming a P-channel thin film transistor, the substrate 9 was exposed to diborane plasma. The amorphous semiconductor thin film 13 was doped with boron as the impurity 15 by the diborane plasma treatment.

【0113】続いて、図3(c)に示されているよう
に、フォトレジスト14の除去の後、レーザ光18が基
板11の上面側から照射された。レーザ光18は、キセ
ノン(Xe)と塩素(Cl)を含むエキシマレーザによ
り発生された。レーザ光18のエネルギー密度は、40
0mJ/cmであった。レーザ光18の照射により、
非晶質半導体薄膜13が結晶化されて多結晶シリコンの
多結晶半導体薄膜19が形成された。更に、レーザ光1
8の照射により、不純物ドープ領域16、17のリン
(又はボロン)が活性化され、それぞれ、ソース領域2
0、ドレイン領域21が形成された。多結晶シリコンの
結晶粒径は、100nm以上であり、ソース領域20及
びドレイン領域21の抵抗率は、5×10−3Ωcm以
下であった。
Subsequently, as shown in FIG. 3C, after removing the photoresist 14, the laser beam 18 was irradiated from the upper surface side of the substrate 11. The laser light 18 was generated by an excimer laser containing xenon (Xe) and chlorine (Cl). The energy density of the laser light 18 is 40
It was 0 mJ / cm 2 . By irradiating the laser light 18,
The amorphous semiconductor thin film 13 was crystallized to form a polycrystalline semiconductor thin film 19 of polycrystalline silicon. Furthermore, laser light 1
By the irradiation of 8 the phosphorus (or boron) in the impurity-doped regions 16 and 17 is activated, and the source region 2
0, the drain region 21 was formed. The crystal grain size of the polycrystalline silicon was 100 nm or more, and the resistivity of the source region 20 and the drain region 21 was 5 × 10 −3 Ωcm or less.

【0114】レーザ光18の照射は、絶縁膜12、非晶
質半導体薄膜13、及び多結晶半導体薄膜19の膜剥が
れを発生させなかった。これは、絶縁膜12のアルゴン
濃度が、約1×1021cm−3、非晶質半導体薄膜1
3のアルゴン濃度が、約8×1019cm−3にまで抑
制されていたためである。
Irradiation with the laser beam 18 did not cause film peeling of the insulating film 12, the amorphous semiconductor thin film 13, and the polycrystalline semiconductor thin film 19. This is because the insulating film 12 has an argon concentration of about 1 × 10 21 cm −3 and the amorphous semiconductor thin film 1
This is because the argon concentration of 3 was suppressed to about 8 × 10 19 cm −3 .

【0115】続いて、図3(d)に示されているよう
に、多結晶半導体薄膜19を被覆するゲート絶縁膜22
として、膜厚70nmの酸化シリコン薄膜が形成され
た。酸化シリコン薄膜の形成は、実施例3と同一の条件
により行われ、低いアルゴン濃度を有するゲート絶縁膜
22が形成された。
Subsequently, as shown in FIG. 3D, a gate insulating film 22 covering the polycrystalline semiconductor thin film 19 is formed.
As a result, a silicon oxide thin film having a film thickness of 70 nm was formed. The silicon oxide thin film was formed under the same conditions as in Example 3, and the gate insulating film 22 having a low argon concentration was formed.

【0116】ゲート絶縁膜22の上には、アルミニウ
ム、タングステンのような金属により、ゲート電極21
が形成された。
The gate electrode 21 is formed on the gate insulating film 22 with a metal such as aluminum or tungsten.
Was formed.

【0117】更に、基板11は、水素プラズマ雰囲気に
曝された。水素プラズマに含まれる水素により、多結晶
半導体薄膜19を構成する多結晶シリコンに含まれるダ
ングリングボンドが終端され、多結晶シリコンの欠陥密
度が減少された。薄膜トランジスタの特性の向上のため
には、水素プラズマのプラズマ密度が高いことが好適で
あり、具体的には、1010cm−3以上であることが
好適である。高いプラズマ密度を有する水素プラズマ
は、誘導結合プラズマ源や、マイクロ波プラズマ源によ
って発生可能である。
Further, the substrate 11 was exposed to a hydrogen plasma atmosphere. The hydrogen contained in the hydrogen plasma terminated the dangling bonds contained in the polycrystalline silicon forming the polycrystalline semiconductor thin film 19, and the defect density of the polycrystalline silicon was reduced. In order to improve the characteristics of the thin film transistor, it is preferable that the hydrogen plasma has a high plasma density, specifically, 10 10 cm −3 or more. Hydrogen plasma having a high plasma density can be generated by an inductively coupled plasma source or a microwave plasma source.

【0118】続いて、図3(e)に示されているよう
に、酸化シリコン薄膜が層間絶縁膜24として形成され
た。酸化シリコン薄膜の形成は、実施例3に記載の条件
と同一の条件により行われた。
Subsequently, as shown in FIG. 3E, a silicon oxide thin film was formed as the interlayer insulating film 24. The silicon oxide thin film was formed under the same conditions as those described in Example 3.

【0119】コンタクトホール25、26の形成の後、
アルミニウム、タングステンのような金属によって、ソ
ース電極27、及びドレイン電極28が形成され、薄膜
トランジスタの構造が完成した。
After forming the contact holes 25 and 26,
The source electrode 27 and the drain electrode 28 were formed of a metal such as aluminum or tungsten, and the structure of the thin film transistor was completed.

【0120】更に、エキシマレーザによって発生され
た、約100mJ/cmのエネルギー密度を有するレ
ーザ光が薄膜トランジスタの構造の全体に照射され、弱
いレーザアニールが行われた。この弱いレーザアニール
は、多結晶半導体薄膜19と、ゲート絶縁膜22との間
の界面特性を改善し、薄膜トランジスタの特性を向上す
る。このとき、絶縁膜12、多結晶半導体薄膜19、ゲ
ート絶縁膜22、層間絶縁膜24は、いずれも、低いア
ルゴン濃度を有しており、弱いレーザアニールよる膜剥
がれは発生しなかった。
Further, laser light having an energy density of about 100 mJ / cm 2 generated by an excimer laser was applied to the entire structure of the thin film transistor, and weak laser annealing was performed. This weak laser annealing improves the interface characteristics between the polycrystalline semiconductor thin film 19 and the gate insulating film 22 and improves the characteristics of the thin film transistor. At this time, the insulating film 12, the polycrystalline semiconductor thin film 19, the gate insulating film 22, and the interlayer insulating film 24 all had a low argon concentration, and film peeling due to weak laser annealing did not occur.

【0121】上記の工程により完成したnチャネル薄膜
トランジスタの移動度は、50cm −1−1以上
であり、しきい値電圧は、2V以下であった。更に、p
チャネル薄膜トランジスタの移動度は、40cm
−1−1以上であり、しきい値電圧は、−2V以上で
あった。
N-channel thin film completed by the above steps
Transistor mobility is 50 cm TwoV-1s-1that's all
And the threshold voltage was 2 V or less. Furthermore, p
The mobility of the channel thin film transistor is 40 cmTwoV
-1s-1And above, the threshold voltage is -2V or more
there were.

【0122】実施例6において、レーザ光18の照射条
件によっては、しきい値電圧がマイナス側にシフトする
傾向があった。これは、多結晶半導体薄膜19のうち、
薄膜トランジスタのチャンネル領域を構成する部分が、
真性の多結晶シリコンで形成され、その多結晶シリコン
のエネルギーギャップ内の準位により、ややn型化して
いることに起因する。
In Example 6, the threshold voltage tended to shift to the negative side depending on the irradiation condition of the laser beam 18. This is because, in the polycrystalline semiconductor thin film 19,
The part that constitutes the channel region of the thin film transistor is
It is caused by the fact that it is formed of intrinsic polycrystalline silicon, and due to the level in the energy gap of the polycrystalline silicon, it is made a little n-type.

【0123】しきい値電圧のマイナス側へのシフトは、
シリコンのターゲット4に、1×1017−1×10
18cm−3程度の微量のボロンがドープされることに
よって、解消可能である。ターゲット4へのボロンのド
ープにより、多結晶半導体薄膜19にはボロンがドープ
され、正常なしきい値電圧を有する薄膜トランジスタが
形成可能である。
The shift of the threshold voltage to the negative side is
1 × 10 17 −1 × 10 on the silicon target 4
It can be solved by doping a very small amount of boron of about 18 cm −3 . By doping the target 4 with boron, the polycrystalline semiconductor thin film 19 is doped with boron, and a thin film transistor having a normal threshold voltage can be formed.

【0124】また、しきい値電圧のマイナス側へのシフ
トは、非晶質半導体薄膜13のスパッタによる形成の間
に、チャンバー1に微量なジボランガスを導入すること
によっても解消可能である。ジボランガスの添加量は、
典型的には、数ppbである。チャンバー1へのジボラ
ンガスの導入により、多結晶半導体薄膜19にはボロン
がドープされ、正常なしきい値電圧を有する薄膜トラン
ジスタが形成可能である。
The shift of the threshold voltage to the negative side can also be eliminated by introducing a small amount of diborane gas into the chamber 1 during the formation of the amorphous semiconductor thin film 13 by sputtering. The amount of diborane gas added is
It is typically a few ppb. By introducing diborane gas into the chamber 1, the polycrystalline semiconductor thin film 19 is doped with boron, and a thin film transistor having a normal threshold voltage can be formed.

【0125】実施例6では、ゲート絶縁膜22、及び層
間絶縁膜24はスパッタ法で形成されているが、ゲート
絶縁膜22、及び層間絶縁膜24は、シランガス、酸素
ガス、酸化二窒素(NO)ガスの混合ガスを使用した
プラズマCVD法によって形成されることも可能であ
る。レーザ光18の照射以後のプロセスには、高温のプ
ロセスは含まれず、プラズマCVD法によるゲート絶縁
膜22、及び層間絶縁膜24の形成は、膜剥がれ等の大
きな問題を起こすことはない。
In the sixth embodiment, the gate insulating film 22 and the interlayer insulating film 24 are formed by the sputtering method, but the gate insulating film 22 and the interlayer insulating film 24 are formed of silane gas, oxygen gas, and dinitrogen oxide (N). It can also be formed by a plasma CVD method using a mixed gas of 2 O) gas. The process after irradiation with the laser light 18 does not include a high temperature process, and the formation of the gate insulating film 22 and the interlayer insulating film 24 by the plasma CVD method does not cause a big problem such as film peeling.

【0126】[0126]

【発明の効果】本発明により、半導体プロセスにおける
膜剥がれの発生を一層に抑制する技術が提供される。
The present invention provides a technique for further suppressing the occurrence of film peeling in a semiconductor process.

【0127】また、本発明により、半導体プロセス、特
に、薄膜トランジスタの製造プロセスにおける半導体薄
膜の膜剥がれの発生を抑制する技術が提供される。
The present invention also provides a technique for suppressing the occurrence of film peeling of the semiconductor thin film in the semiconductor process, particularly in the manufacturing process of the thin film transistor.

【0128】また、本発明により、半導体プロセス、特
に、薄膜トランジスタの製造プロセスにおける絶縁体薄
膜の膜剥がれの発生を抑制する技術が提供される。
The present invention also provides a technique for suppressing the occurrence of film peeling of the insulator thin film in the semiconductor process, particularly in the manufacturing process of the thin film transistor.

【0129】[0129]

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明による薄膜製造方法の実施の第
1形態で使用されるスパッタ装置を示す。
FIG. 1 shows a sputtering apparatus used in a first embodiment of a thin film manufacturing method according to the present invention.

【図2】図2は、本発明による薄膜製造方法の実施の第
1形態で使用される他のスパッタ装置を示す。
FIG. 2 shows another sputtering apparatus used in the first embodiment of the thin film manufacturing method according to the present invention.

【図3】図3は、本発明による薄膜製造方法の実施の第
1形態を使用した薄膜トランジスタの製造方法を示す。
FIG. 3 shows a method of manufacturing a thin film transistor using the first embodiment of the method of manufacturing a thin film according to the present invention.

【図4】図4は、本発明による薄膜製造方法の実施の第
2形態で使用されるイオンプランテーション装置を示
す。
FIG. 4 shows an ion plantation apparatus used in a second embodiment of the thin film manufacturing method according to the present invention.

【図5】図5は、本発明による薄膜製造方法の実施の第
2形態で使用される他のイオンプランテーション装置を
示す。
FIG. 5 shows another ion plantation apparatus used in the second embodiment of the method for producing a thin film according to the present invention.

【符号の説明】[Explanation of symbols]

1:チャンバー 2、3:電極 4:ターゲット 5:基板 6:ヒータ 7、8:プラズマ発生用電源 9:中間電極 10:スパッタ装置 11:基板 12:絶縁膜 13:非晶質半導体薄膜 14:フォトレジスト 15:不純物 16、17:不純物ドープ領域 18:レーザ光 19:多結晶半導体薄膜 20:ソース領域 21:ドレイン領域 22:ゲート絶縁膜 23:ゲート電極 24:層間絶縁膜 25、26:コンタクトホール 27:ソース電極 28:ドレイン電極 30:イオンプレーティング装置 31:チャンバー 32:るつぼ 33:材料 34:ヒータ 35:電源 36:電極 37:基板 38:直流電源 39:RFコイル 40:高周波電源 41:中間電極 1: Chamber 2, 3: Electrode 4: Target 5: substrate 6: heater 7, 8: Power supply for plasma generation 9: Intermediate electrode 10: Sputtering device 11: substrate 12: Insulating film 13: Amorphous semiconductor thin film 14: Photoresist 15: Impurity 16, 17: impurity-doped region 18: Laser light 19: Polycrystalline semiconductor thin film 20: Source area 21: Drain region 22: Gate insulating film 23: Gate electrode 24: Interlayer insulating film 25, 26: Contact hole 27: Source electrode 28: Drain electrode 30: Ion plating device 31: Chamber 32: Crucible 33: Material 34: heater 35: Power supply 36: Electrode 37: substrate 38: DC power supply 39: RF coil 40: High frequency power supply 41: Intermediate electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/316 H01L 21/316 Y 21/336 29/78 618G 29/786 618A 627G 626C Fターム(参考) 4K029 BA35 BA46 BA58 BB10 BC05 BD01 CA03 CA05 CA13 EA05 GA01 5F052 AA02 BB07 DA01 DA02 DA03 DB07 DB10 EA16 HA07 JA01 5F058 BA10 BC02 BC08 BC11 BF12 BF18 BF38 5F103 AA02 AA08 DD16 GG02 LL13 PP03 RR04 RR10 5F110 AA26 CC02 DD01 DD02 DD13 DD14 DD15 DD30 EE03 EE04 FF02 FF28 FF30 GG02 GG13 GG16 GG25 GG32 GG33 GG34 GG35 GG42 GG43 HJ01 HJ04 HJ18 HJ23 HL03 HL04 NN02 NN23 NN34 NN35 PP03 PP27 QQ11 QQ25 QQ30 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/316 H01L 21/316 Y 21/336 29/78 618G 29/786 618A 627G 626C F term (reference) 4K029 BA35 BA46 BA58 BB10 BC05 BD01 CA03 CA05 CA13 EA05 GA01 5F052 AA02 BB07 DA01 DA02 DA03 DB07 DB10 EA16 HA07 JA01 5F058 BA10 BC02 BC08 BC11 BF12 BF18 BF38 DDFDD DD01 DD30A01 DD03 DD03A02 DD15 DD03A01A02 DD16 GG02 EE04 FF02 FF28 FF30 GG02 GG13 GG16 GG25 GG32 GG33 GG34 GG35 GG42 GG43 HJ01 HJ04 HJ18 HJ23 HL03 HL04 NN02 NN23 NN34 NN35 PP03 PP27 QQ11 QQ25 QQ30

Claims (29)

【特許請求の範囲】[Claims] 【請求項1】 希ガスを用いたPVD(Physical Vapor
Deposition)法によって基板に非晶質半導体薄膜を形
成する形成工程を備え、 前記非晶質半導体薄膜に含まれる前記希ガスの濃度は、
1×1020cm−3未満である薄膜製造方法。
1. A PVD (Physical Vapor) using a rare gas.
Deposition) method for forming an amorphous semiconductor thin film on the substrate by a method, wherein the concentration of the rare gas contained in the amorphous semiconductor thin film,
A method for producing a thin film having a thickness of less than 1 × 10 20 cm −3 .
【請求項2】 前記形成工程は、前記非晶質半導体薄膜
の形成の間に、前記濃度を積極的に減少させる工程を含
む薄膜製造方法。
2. The thin film manufacturing method, wherein the forming step includes a step of positively decreasing the concentration during the formation of the amorphous semiconductor thin film.
【請求項3】 前記非晶質半導体薄膜は、シリコンを主
成分とする請求項1に記載の薄膜製造方法。
3. The thin film manufacturing method according to claim 1, wherein the amorphous semiconductor thin film contains silicon as a main component.
【請求項4】 前記形成工程は、スパッタ法によって前
記非晶質半導体薄膜を形成するスパッタ工程を含む請求
項1に記載の薄膜製造方法。
4. The thin film manufacturing method according to claim 1, wherein the forming step includes a sputtering step of forming the amorphous semiconductor thin film by a sputtering method.
【請求項5】 前記スパッタ工程は、前記基板に基板バ
イアスを印加する工程を含む請求項4に記載の薄膜製造
方法。
5. The thin film manufacturing method according to claim 4, wherein the sputtering step includes a step of applying a substrate bias to the substrate.
【請求項6】 前記スパッタ工程は、 半導体材料で形成されたターゲットに接続された第1電
極と、第2電極との間に電圧を印加することにより、前
記希ガスのプラズマを発生する工程と、 前記第1電極と前記第2電極との間のプラズマ発生空間
以外の空間に、前記基板を保持する工程と、 前記プラズマにより前記ターゲットをスパッタして前記
基板に前記非晶質半導体薄膜を形成する工程とを備えた
請求項4に記載の薄膜製造方法。
6. The step of generating a plasma of the rare gas by applying a voltage between a first electrode connected to a target made of a semiconductor material and a second electrode in the sputtering step. A step of holding the substrate in a space other than the plasma generation space between the first electrode and the second electrode, and forming the amorphous semiconductor thin film on the substrate by sputtering the target with the plasma The method for producing a thin film according to claim 4, further comprising:
【請求項7】 前記形成工程は、イオンプレーティング
法によって前記非晶質半導体薄膜を形成する工程を含む
請求項1に記載の薄膜製造方法。
7. The thin film manufacturing method according to claim 1, wherein the forming step includes a step of forming the amorphous semiconductor thin film by an ion plating method.
【請求項8】 更に、 前記非晶質半導体薄膜の形成の後、前記非晶質半導体薄
膜にレーザ光を照射してアニールし、多結晶半導体薄膜
を形成するレーザアニール工程を備えた請求項1に記載
の薄膜製造方法。
8. A laser annealing step of forming a polycrystalline semiconductor thin film by irradiating the amorphous semiconductor thin film with laser light to anneal the amorphous semiconductor thin film after forming the amorphous semiconductor thin film. The method for producing a thin film as described in.
【請求項9】 前記希ガスは、ヘリウムを含む請求項1
に記載の薄膜製造方法。
9. The rare gas contains helium.
The method for producing a thin film as described in.
【請求項10】 前記希ガスは、ヘリウムとアルゴンと
を含む請求項1に記載の薄膜製造方法。
10. The method of manufacturing a thin film according to claim 1, wherein the rare gas contains helium and argon.
【請求項11】 希ガスを用いたPVD(Physical Vap
or Deposition)法によって基板に絶縁体薄膜を形成す
る絶縁体薄膜形成工程を備え、 前記絶縁体薄膜に含まれる前記希ガスの濃度は、5×1
21cm−3未満である薄膜製造方法。
11. PVD (Physical Vap) using rare gas
or Deposition) method to form an insulator thin film on a substrate by an insulator thin film forming step, wherein the concentration of the rare gas contained in the insulator thin film is 5 × 1.
A method for producing a thin film having a thickness of less than 0 21 cm −3 .
【請求項12】 前記絶縁体薄膜形成工程は、前記絶縁
体薄膜の形成の間に、前記濃度を積極的に減少させる工
程を含む請求項11に記載の薄膜製造方法。
12. The thin film manufacturing method according to claim 11, wherein the insulating thin film forming step includes a step of positively reducing the concentration during the formation of the insulating thin film.
【請求項13】 前記絶縁体薄膜は、酸化シリコン、窒
化シリコン、酸窒化シリコンからなる群から選ばれた一
の材料により形成された請求項11に記載の薄膜製造方
法。
13. The thin film manufacturing method according to claim 11, wherein the insulator thin film is formed of one material selected from the group consisting of silicon oxide, silicon nitride, and silicon oxynitride.
【請求項14】 前記絶縁体薄膜形成工程は、スパッタ
法によって前記絶縁体薄膜を形成するスパッタ工程を含
む請求項11に記載の薄膜製造方法。
14. The thin film manufacturing method according to claim 11, wherein the insulating thin film forming step includes a sputtering step of forming the insulating thin film by a sputtering method.
【請求項15】 前記スパッタ工程は、前記基板にバイ
アスを印加する工程を含む請求項14に記載の薄膜製造
方法。
15. The thin film manufacturing method according to claim 14, wherein the sputtering step includes a step of applying a bias to the substrate.
【請求項16】 前記スパッタ工程は、 前記絶縁体薄膜を構成する材料で形成されたターゲット
に接続された第1電極と、第2電極との間に電圧を印加
することにより、前記希ガスのプラズマを発生する工程
と、 前記第1電極と前記第2電極との間のプラズマ発生空間
以外の空間に、前記基板を保持する工程と、 前記プラズマにより前記ターゲットをスパッタして前記
基板に前記絶縁体薄膜を形成する工程とを備えた請求項
14に記載の薄膜製造方法。
16. The sputtering step comprises applying a voltage between a first electrode and a second electrode connected to a target formed of a material forming the insulator thin film, thereby applying the rare gas. A step of generating plasma; a step of holding the substrate in a space other than the plasma generation space between the first electrode and the second electrode; and a step of sputtering the target with the plasma to insulate the substrate. The thin film manufacturing method according to claim 14, further comprising the step of forming a body thin film.
【請求項17】 前記絶縁体薄膜形成工程は、イオンプ
レーティング法によって前記絶縁体薄膜を形成する工程
を含む請求項11に記載の薄膜製造方法。
17. The thin film manufacturing method according to claim 11, wherein the insulating thin film forming step includes a step of forming the insulating thin film by an ion plating method.
【請求項18】 第1希ガスを用いた第1PVD法によ
って基板の上面側に絶縁体薄膜を形成する第1工程と、 前記絶縁体薄膜の上面側に非晶質半導体薄膜を形成する
第2工程と、 前記非晶質半導体薄膜にレーザ光を照射するレーザアニ
ールを行って、前記非晶質半導体薄膜を多結晶化する第
3工程を備え、 前記絶縁体薄膜に含まれる前記第1希ガスの濃度は、5
×1021cm−3未満である半導体デバイス製造方
法。
18. A first step of forming an insulator thin film on the upper surface side of a substrate by a first PVD method using a first rare gas, and a second step of forming an amorphous semiconductor thin film on the upper surface side of the insulator thin film. And a third step of polycrystallizing the amorphous semiconductor thin film by performing laser annealing of irradiating the amorphous semiconductor thin film with laser light, the first rare gas included in the insulator thin film. The concentration of 5
A method for manufacturing a semiconductor device having a density of less than × 10 21 cm −3 .
【請求項19】 前記第1PVD法は、スパッタ法であ
る請求項18に記載の半導体デバイス製造方法。
19. The method of manufacturing a semiconductor device according to claim 18, wherein the first PVD method is a sputtering method.
【請求項20】 前記第2工程では、第2希ガスを用い
た第2PVD法によって、前記非晶質半導体薄膜が形成
され前記非晶質半導体薄膜に含まれる前記第2希ガスの
濃度は、1×1020cm −3未満である請求項18に
記載の半導体デバイス製造方法。
20. In the second step, a second rare gas is used.
The amorphous semiconductor thin film is formed by the second PVD method.
Of the second rare gas contained in the amorphous semiconductor thin film.
Concentration is 1 × 1020cm -3In less than 18
A method for manufacturing a semiconductor device as described above.
【請求項21】 希ガスを使用したPVD法により形成
され、当該非晶質半導体薄膜に含まれる前記希ガスの濃
度が、1×1020cm−3未満である非晶質半導体薄
膜。
21. An amorphous semiconductor thin film formed by a PVD method using a rare gas, wherein the concentration of the rare gas contained in the amorphous semiconductor thin film is less than 1 × 10 20 cm −3 .
【請求項22】 前記希ガスをスパッタリングガスとし
て使用したスパッタ法で形成された請求項21に記載の
非晶質半導体薄膜。
22. The amorphous semiconductor thin film according to claim 21, which is formed by a sputtering method using the rare gas as a sputtering gas.
【請求項23】 シリコンを主成分とする請求項21に
記載の非晶質半導体薄膜。
23. The amorphous semiconductor thin film according to claim 21, which contains silicon as a main component.
【請求項24】 希ガスを使用したPVD法により形成
され、当該絶縁体薄膜に含まれる前記希ガスの濃度が、
5×1021cm−3未満である絶縁体薄膜。
24. A PVD method using a rare gas, wherein the concentration of the rare gas contained in the insulator thin film is
An insulator thin film having a thickness of less than 5 × 10 21 cm −3 .
【請求項25】 前記希ガスをスパッタリングガスとし
て使用したスパッタ法で形成された請求項24に記載の
絶縁体薄膜。
25. The insulator thin film according to claim 24, which is formed by a sputtering method using the rare gas as a sputtering gas.
【請求項26】 酸化シリコン、窒化シリコン、酸窒化
シリコンからなる群のうちの一で形成された請求項23
に記載の絶縁体薄膜。
26. Formed in one of the group consisting of silicon oxide, silicon nitride, silicon oxynitride.
Insulator thin film according to.
【請求項27】 基板と、 前記基板の上面側に形成された絶縁膜とを備え、 前記絶縁膜に含まれる希ガスの濃度は、積極的に、5×
1021cm−3未満に抑えられた半導体装置。
27. A substrate and an insulating film formed on the upper surface side of the substrate, wherein the rare gas concentration in the insulating film is positively 5 ×.
A semiconductor device suppressed to less than 10 21 cm −3 .
【請求項28】 更に、前記絶縁膜の上面側に形成され
た多結晶半導体薄膜を備えた請求項27に記載の半導体
装置。
28. The semiconductor device according to claim 27, further comprising a polycrystalline semiconductor thin film formed on the upper surface side of the insulating film.
【請求項29】 前記絶縁膜は、前記希ガスを用いたP
VD法により形成された請求項28に記載の半導体装
置。
29. The insulating film is formed of P using the rare gas.
29. The semiconductor device according to claim 28, which is formed by a VD method.
JP2002062563A 2002-03-07 2002-03-07 Thin-film manufacturing method, semiconductor device manufacturing method, thin film of amorphous semiconductor, thin film of insulator, and semiconductor device Pending JP2003264148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002062563A JP2003264148A (en) 2002-03-07 2002-03-07 Thin-film manufacturing method, semiconductor device manufacturing method, thin film of amorphous semiconductor, thin film of insulator, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002062563A JP2003264148A (en) 2002-03-07 2002-03-07 Thin-film manufacturing method, semiconductor device manufacturing method, thin film of amorphous semiconductor, thin film of insulator, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2003264148A true JP2003264148A (en) 2003-09-19

Family

ID=29196275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002062563A Pending JP2003264148A (en) 2002-03-07 2002-03-07 Thin-film manufacturing method, semiconductor device manufacturing method, thin film of amorphous semiconductor, thin film of insulator, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2003264148A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140477A (en) * 2004-11-08 2006-06-01 Samsung Electronics Co Ltd Method of manufacturing silicon thin film
JP2011119706A (en) * 2009-10-30 2011-06-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
JP2015099929A (en) * 2009-05-29 2015-05-28 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140477A (en) * 2004-11-08 2006-06-01 Samsung Electronics Co Ltd Method of manufacturing silicon thin film
JP2015099929A (en) * 2009-05-29 2015-05-28 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
US9947797B2 (en) 2009-05-29 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011119706A (en) * 2009-10-30 2011-06-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same
US10566459B2 (en) 2009-10-30 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a first region comprising silicon, oxygen and at least one metal element formed between an oxide semiconductor layer and an insulating layer

Similar Documents

Publication Publication Date Title
US5580792A (en) Method of removing a catalyst substance from the channel region of a TFT after crystallization
JPH06232158A (en) Thin film transistor and manufacture thereof
JP4729881B2 (en) Thin film semiconductor device manufacturing method and thin film semiconductor device
US7192821B2 (en) Manufacturing process of semi-conductor device
JP2003264148A (en) Thin-film manufacturing method, semiconductor device manufacturing method, thin film of amorphous semiconductor, thin film of insulator, and semiconductor device
JPH05198507A (en) Manufacture of semiconductor
JP3338182B2 (en) Method for manufacturing semiconductor device
JPH08181302A (en) Semiconductor device and its manufacture as well as thin film transistor and its manufacture as well as liquid crystal display device
JPH03159119A (en) Manufacture of semiconductor device
JP3338434B2 (en) Method for manufacturing thin film transistor
JP4001649B2 (en) Method for manufacturing semiconductor device
US7220659B2 (en) Method for manufacturing a semiconductor device
JP3533830B2 (en) Method for manufacturing thin film transistor
JP4461731B2 (en) Thin film transistor manufacturing method
WO2010067588A1 (en) Method for reducing defect of semiconductor substrate and defect reducing device
JP4316132B2 (en) Method for manufacturing semiconductor device
JP3428143B2 (en) Method of activating impurities and method of manufacturing thin film transistor
JPH08293279A (en) Non-mass separation type ion injector
JPH05251378A (en) Manufacture of semiconductor device
JPH1041513A (en) Method and device for manufacture of semiconductor element
JPH0982661A (en) Manufacture of semiconductor device and ion doping system
JP2659000B2 (en) Method for manufacturing transistor
JP3663352B2 (en) Laser processing method, memory device manufacturing method, and insulated gate semiconductor device manufacturing method
JP3992650B2 (en) Semiconductor device
JP3461348B2 (en) Method for manufacturing thin film transistor array and method for manufacturing liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080611