JP2003258011A - Semiconductor device and its manufacturing method, circuit board and electronic device - Google Patents
Semiconductor device and its manufacturing method, circuit board and electronic deviceInfo
- Publication number
- JP2003258011A JP2003258011A JP2002061469A JP2002061469A JP2003258011A JP 2003258011 A JP2003258011 A JP 2003258011A JP 2002061469 A JP2002061469 A JP 2002061469A JP 2002061469 A JP2002061469 A JP 2002061469A JP 2003258011 A JP2003258011 A JP 2003258011A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive portion
- substrate
- manufacturing
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and its manufacturing method, a circuit board, and an electronic device.
【０００２】[0002]
【発明の背景】高密度化を図るために三次元実装を実現
した半導体装置が開発されている。例えば、半導体チッ
プ同士を積み重ねる構造では、各半導体チップにワイヤ
ボンディングすることで電気的な接続を図ることが多
い。しかしながら、これによれば、電極を露出させるた
めに半導体チップの外形が制限されるので、多数の半導
体チップを積み重ねるには限界があった。BACKGROUND OF THE INVENTION A semiconductor device realizing three-dimensional mounting has been developed in order to increase the density. For example, in a structure in which semiconductor chips are stacked, electrical connection is often achieved by wire bonding to each semiconductor chip. However, according to this, the outer shape of the semiconductor chip is limited to expose the electrodes, and thus there is a limit to stacking a large number of semiconductor chips.
【０００３】本発明は、上述した課題を解決するための
ものであり、その目的は、三次元実装を実現できる半導
体装置を簡単に製造することにある。The present invention is intended to solve the above problems, and an object thereof is to easily manufacture a semiconductor device capable of realizing three-dimensional mounting.
【０００４】[0004]
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、（ａ）半導体チップを、ワイヤに
よって基板の導電部に電気的に接続させ、（ｂ）バンプ
を、前記ワイヤの頂点よりも高くなるように前記半導体
チップの電極上に設け、（ｃ）型によって前記基板及び
前記バンプを挟むことで封止材の空間を形成し、（ｄ）
前記空間に前記封止材を充填することで、前記半導体チ
ップを封止するとともに、前記バンプの前記型に接触す
る部分を前記封止材から露出させることを含む。(1) In a method of manufacturing a semiconductor device according to the present invention, (a) a semiconductor chip is electrically connected to a conductive portion of a substrate by a wire, and (b) a bump is It is provided on the electrode of the semiconductor chip so as to be higher than the apex of the wire, and the space of the encapsulant is formed by sandwiching the substrate and the bump with the mold (c),
By filling the space with the encapsulant, the semiconductor chip is encapsulated, and a portion of the bump in contact with the mold is exposed from the encapsulant.
【０００５】本発明によれば、型によって基板及びバン
プを挟むことで形成した空間に封止材を充填する。バン
プの型に接触する部分には封止材が設けられない。その
ため、半導体チップを封止する封止部のうち、導電部と
は反対の面からバンプを露出させることができる。した
がって、封止部のうち、導電部の面とバンプの面との両
方から簡単に電気的な導通を図ることが可能になる。According to the present invention, the space formed by sandwiching the substrate and the bump by the mold is filled with the sealing material. No encapsulant is provided on the bump contacting the mold. Therefore, the bump can be exposed from the surface of the sealing portion that seals the semiconductor chip, the surface being opposite to the conductive portion. Therefore, it is possible to easily establish electrical conduction from both the surface of the conductive portion and the surface of the bump in the sealing portion.
【０００６】また、これによれば、バンプを半導体チッ
プの電極上に設ける。そのため、バンプの径が比較的小
さくても、簡単にバンプをワイヤの頂点よりも高くする
ことができる。したがって、バンプの形態の自由度を高
めることができる。Further, according to this, the bump is provided on the electrode of the semiconductor chip. Therefore, even if the diameter of the bump is relatively small, the bump can be easily made higher than the apex of the wire. Therefore, the degree of freedom of the bump shape can be increased.
【０００７】（２）この半導体装置の製造方法におい
て、前記基板は、前記導電部を露出する穴を有してもよ
い。(2) In this method of manufacturing a semiconductor device, the substrate may have a hole for exposing the conductive portion.
【０００８】これによって、基板を設けた状態で、簡単
に導電部を露出させることができる。With this, the conductive portion can be easily exposed with the substrate provided.
【０００９】（３）この半導体装置の製造方法におい
て、前記導電部は、前記バンプと重なる領域を含むよう
に設けられてもよい。(3) In this method of manufacturing a semiconductor device, the conductive portion may be provided so as to include a region overlapping with the bump.
【００１０】これによって、例えば、半導体装置の両面
のうち、共通な位置に電気的な接続部を形成することが
できる。したがって、例えば、複数の半導体装置を上下
に電気的に接続しやすくなる。Thus, for example, an electrical connection portion can be formed at a common position on both sides of the semiconductor device. Therefore, for example, it becomes easy to electrically connect a plurality of semiconductor devices vertically.
【００１１】（４）この半導体装置の製造方法におい
て、前記基板の前記穴によって、前記導電部を前記バン
プと重なる領域で露出させてもよい。(4) In this method of manufacturing a semiconductor device, the conductive portion may be exposed in a region overlapping the bump by the hole of the substrate.
【００１２】（５）この半導体装置の製造方法におい
て、前記導電部は、前記半導体チップの外側の領域に設
けられてもよい。(5) In this method of manufacturing a semiconductor device, the conductive portion may be provided in a region outside the semiconductor chip.
【００１３】（６）この半導体装置の製造方法におい
て、前記基板の前記穴によって、前記導電部を前記半導
体チップの外側の領域で露出させてもよい。(6) In this method of manufacturing a semiconductor device, the conductive portion may be exposed in a region outside the semiconductor chip by the hole of the substrate.
【００１４】（７）この半導体装置の製造方法におい
て、前記導電部は、ランドとして構成されてもよい。(7) In this method of manufacturing a semiconductor device, the conductive portion may be formed as a land.
【００１５】（８）この半導体装置の製造方法におい
て、前記導電部は、配線パターンとして構成されてもよ
い。(8) In this method of manufacturing a semiconductor device, the conductive portion may be formed as a wiring pattern.
【００１６】（９）この半導体装置の製造方法におい
て、前記（ａ）工程で、前記導電部に前記ワイヤの端部
をボンディングした後、前記ワイヤを前記半導体チップ
の方向に引き出して、前記ワイヤの一部を前記半導体チ
ップの前記電極にボンディングしてもよい。(9) In this method of manufacturing a semiconductor device, in the step (a), after bonding the end portion of the wire to the conductive portion, the wire is pulled out in the direction of the semiconductor chip to A part may be bonded to the electrode of the semiconductor chip.
【００１７】これによって、例えば、バンプをワイヤに
重ねるように設けることが可能になる。This makes it possible, for example, to provide bumps so as to overlap the wires.
【００１８】（１０）この半導体装置の製造方法におい
て、前記（ｂ）工程で、前記バンプを、前記ワイヤにお
ける前記電極にボンディングされた部分に重ねるように
設けてもよい。(10) In this method of manufacturing a semiconductor device, in the step (b), the bump may be provided so as to overlap the portion of the wire bonded to the electrode.
【００１９】（１１）この半導体装置の製造方法におい
て、前記（ｄ）工程後に、前記基板を剥がすことで、前
記導電部を露出させることをさらに含んでもよい。(11) In this method of manufacturing a semiconductor device, the step of (d) may further include exposing the conductive portion by peeling off the substrate.
【００２０】これによって、簡単に導電部を露出させる
ことができる。By this, the conductive portion can be easily exposed.
【００２１】（１２）この半導体装置の製造方法におい
て、前記（ａ）工程で、複数の半導体チップを、前記基
板上で平面的に並べて配置し、前記（ｄ）工程後に、
（ｅ）前記封止材を切断することで、それぞれの前記半
導体チップを備える個片にすることをさらに含んでもよ
い。(12) In this method of manufacturing a semiconductor device, in the step (a), a plurality of semiconductor chips are arranged in a plane on the substrate, and after the step (d),
(E) The method may further include cutting the sealing material into individual pieces each including the semiconductor chip.
【００２２】これによれば、複数の半導体装置を同時に
製造することができるので、生産性が向上する。According to this, since a plurality of semiconductor devices can be manufactured at the same time, the productivity is improved.
【００２３】（１３）本発明に係る半導体装置は、上記
方法によって製造されてなる。(13) The semiconductor device according to the present invention is manufactured by the above method.
【００２４】（１４）本発明に係る半導体装置は、半導
体チップと、前記半導体チップの少なくとも一部を封止
する封止部と、前記封止部の第１の面に露出してなり、
前記封止部内でワイヤを介して前記半導体チップと電気
的に接続されてなる導電部と、前記封止部の前記第１の
面とは反対の第２の面のうち、前記半導体チップの内側
の領域に露出してなり、前記半導体チップ上で突起して
なるバンプと、を含む。(14) A semiconductor device according to the present invention comprises a semiconductor chip, a sealing portion for sealing at least a part of the semiconductor chip, and an exposed portion on the first surface of the sealing portion.
Inside the semiconductor chip, of a conductive portion electrically connected to the semiconductor chip via a wire in the sealing portion and a second surface of the sealing portion opposite to the first surface. And a bump formed on the semiconductor chip, the bump being exposed in the region of FIG.
【００２５】本発明によれば、半導体チップを封止する
封止部のうち、第１及び第２の面の両方から電気的な導
通を図ることができる。また、バンプは半導体チップ上
に設けられるので、バンプの径が比較的小さくても、簡
単にバンプを封止部から露出させることができる。According to the present invention, electrical continuity can be achieved from both the first and second surfaces of the sealing portion that seals the semiconductor chip. Further, since the bump is provided on the semiconductor chip, the bump can be easily exposed from the sealing portion even if the diameter of the bump is relatively small.
【００２６】（１５）この半導体装置において、前記封
止部の前記第１の面に設けられた基板をさらに含み、前
記基板は、前記導電部を露出する穴を有してもよい。(15) This semiconductor device may further include a substrate provided on the first surface of the sealing portion, and the substrate may have a hole for exposing the conductive portion.
【００２７】（１６）この半導体装置において、前記導
電部は、前記第１の面のうち前記バンプと重なる領域を
含むように設けられてもよい。(16) In this semiconductor device, the conductive portion may be provided so as to include a region of the first surface which overlaps with the bump.
【００２８】これによって、例えば、半導体装置の両面
のうち、共通な位置に電気的な接続部を形成することが
できる。したがって、例えば、複数の半導体装置を上下
に電気的に接続しやすくなる。As a result, for example, it is possible to form an electrical connection portion at a common position on both sides of the semiconductor device. Therefore, for example, it becomes easy to electrically connect a plurality of semiconductor devices vertically.
【００２９】（１７）この半導体装置において、前記基
板の前記穴は、前記導電部を前記バンプと重なる領域で
露出してもよい。(17) In this semiconductor device, the hole of the substrate may expose the conductive portion in a region overlapping with the bump.
【００３０】（１８）この半導体装置において、前記導
電部は、前記半導体チップの外側の領域に設けられても
よい。(18) In this semiconductor device, the conductive portion may be provided in a region outside the semiconductor chip.
【００３１】（１９）この半導体装置において、前記基
板の前記穴は、前記導電部を前記半導体チップの外側の
領域で露出してもよい。(19) In this semiconductor device, the hole of the substrate may expose the conductive portion in a region outside the semiconductor chip.
【００３２】（２０）この半導体装置において、前記導
電部は、ランドとして構成されてもよい。(20) In this semiconductor device, the conductive portion may be formed as a land.
【００３３】（２１）この半導体装置において、前記導
電部は、前記配線パターンとして構成されてもよい。(21) In this semiconductor device, the conductive portion may be configured as the wiring pattern.
【００３４】（２２）本発明に係る半導体装置は、上記
半導体装置が積み重ねられてなる。(22) A semiconductor device according to the present invention is formed by stacking the above semiconductor devices.
【００３５】（２３）本発明に係る回路基板は、上記半
導体装置が実装されている。(23) The above semiconductor device is mounted on a circuit board according to the present invention.
【００３６】（２４）本発明に係る電子機器は、上記半
導体装置を有する。(24) An electronic device according to the present invention has the above semiconductor device.
【００３７】[0037]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments.
【００３８】（第１の実施の形態）図１〜図７は、本発
明の第１の実施の形態に係る半導体装置及びその製造方
法を示す図である。(First Embodiment) FIGS. 1 to 7 are views showing a semiconductor device and a method of manufacturing the same according to a first embodiment of the present invention.
【００３９】図１は、基板に複数の半導体チップが搭載
された図であり、導電部及びワイヤは省略してある。図
２は、図１の部分平面図である。図３は、図２のIII‐I
II線断面図である。FIG. 1 is a diagram in which a plurality of semiconductor chips are mounted on a substrate, and a conductive portion and wires are omitted. FIG. 2 is a partial plan view of FIG. FIG. 3 shows III-I of FIG.
It is a II sectional view.
【００４０】図１に示すように、基板１０に複数の半導
体チップ２０を搭載する。基板１０は、複数の半導体チ
ップ２０の搭載領域１２を有する。すなわち、本実施の
形態では、複数の半導体装置を一括して製造する。複数
の搭載領域１２は、図１に示すように複数行複数列（マ
トリクス状）に配置されてもよい。変形例として、基板
１０は１つの半導体チップ２０の搭載領域１２を有し、
１つの半導体装置を製造してもよい。As shown in FIG. 1, a plurality of semiconductor chips 20 are mounted on the substrate 10. The substrate 10 has a mounting region 12 for mounting a plurality of semiconductor chips 20. That is, in this embodiment, a plurality of semiconductor devices are manufactured collectively. The plurality of mounting areas 12 may be arranged in a plurality of rows and a plurality of columns (in a matrix) as shown in FIG. As a modification, the substrate 10 has a mounting area 12 for one semiconductor chip 20,
You may manufacture one semiconductor device.
【００４１】基板１０の形態（材料及び形状など）は限
定されない。例えば、基板１０として、半導体装置用基
板（パッケージに使用される基板）を使用することがで
きる。基板１０は、有機系の材料（例えばポリイミドテ
ープ）で形成してもよい。The form (material, shape, etc.) of the substrate 10 is not limited. For example, as the substrate 10, a semiconductor device substrate (a substrate used for a package) can be used. The substrate 10 may be formed of an organic material (for example, polyimide tape).
【００４２】図２に示すように、基板１０には、導電部
１４が設けられている。本実施の形態では、導電部１４
は、半導体チップ２０の外側の領域から、半導体チップ
２０の内側の領域（又は搭載領域１２）に至るように形
成されている。図２に示すように、導電部１４は、配線
パターンとして構成されてもよい。配線パターンは、複
数の配線からなる。配線とは、少なくとも２点間の電気
的接続を図るものである。As shown in FIG. 2, the substrate 10 is provided with a conductive portion 14. In the present embodiment, the conductive portion 14
Are formed so as to extend from the region outside the semiconductor chip 20 to the region inside the semiconductor chip 20 (or the mounting region 12). As shown in FIG. 2, the conductive portion 14 may be configured as a wiring pattern. The wiring pattern is composed of a plurality of wirings. The wiring is an electrical connection between at least two points.
【００４３】導電部１４は、半導体装置の製造に使用さ
れる配線パターンと同一材料及び同一方法で形成しても
よい。導電部１４の材料として、例えば、銅（Ｃｕ）、
クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、
チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミ
ニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タン
グステン（Ｗ）などのうち少なくともいずれか１つを使
用してもよい。導電部１４の形成方法として、例えば、
フォトリソグラフィ技術を適用した後にエッチングして
もよいし、スパッタリングを適用してもよいし、アディ
ティブ法を適用してもよい。導電部１４は、接着材料
（図示しない）を介して基板１０に貼り付けられて３層
基板を構成してもよいし、接着材料なしで基板１０に形
成して２層基板を構成してもよい。The conductive portion 14 may be formed of the same material and the same method as the wiring pattern used for manufacturing the semiconductor device. As the material of the conductive portion 14, for example, copper (Cu),
Chrome (Cr), titanium (Ti), nickel (Ni),
At least one of titanium tungsten (Ti-W), gold (Au), aluminum (Al), nickel vanadium (NiV), and tungsten (W) may be used. As a method of forming the conductive portion 14, for example,
After applying the photolithography technique, etching may be applied, sputtering may be applied, or an additive method may be applied. The conductive portion 14 may be attached to the substrate 10 via an adhesive material (not shown) to form a three-layer substrate, or may be formed on the substrate 10 without an adhesive material to form a two-layer substrate. Good.
【００４４】導電部１４は、第１及び第２の電気的な接
続部１５、１６を有する。第１及び第２の接続部１５、
１６は、ランドとなっていてもよい。その場合、各ラン
ドは、ランドの幅よりも小さい幅を有するラインで接続
される。ランドを設けることで、電気的な接続領域を広
くすることができる。The conductive portion 14 has first and second electrical connection portions 15 and 16. The first and second connection parts 15,
16 may be a land. In that case, each land is connected by a line having a width smaller than the width of the land. By providing the land, the electrical connection area can be widened.
【００４５】第１の接続部１５は、半導体チップ２０と
電気的に接続される。詳しくは、第１の接続部１５に
は、ワイヤ２６が接続される。第１の接続部１５は、半
導体チップ２０の外側の領域に形成される。The first connecting portion 15 is electrically connected to the semiconductor chip 20. Specifically, the wire 26 is connected to the first connecting portion 15. The first connecting portion 15 is formed in a region outside the semiconductor chip 20.
【００４６】第２の接続部１６は、半導体装置における
外部との電気的な接続部となる。詳しくは、第２の接続
部１６は、封止材４０から露出する。第２の接続部１６
は、半導体チップ２０の内側の領域に形成されてもよ
い。詳しくは、第２の接続部１６は、半導体チップ２０
の電極２２と重なる領域に形成されてもよい。The second connecting portion 16 serves as an electrical connecting portion with the outside of the semiconductor device. Specifically, the second connecting portion 16 is exposed from the sealing material 40. Second connection 16
May be formed in a region inside the semiconductor chip 20. Specifically, the second connecting portion 16 is provided on the semiconductor chip 20.
May be formed in a region overlapping with the electrode 22 of FIG.
【００４７】図３に示すように、基板１０は、複数の穴
１８を有する。穴１８は、基板１０の両面を貫通し、導
電部１４を露出させている。穴１８は、半導体チップ２
０の内側の領域に設けられてもよい。詳しくは、穴１８
は、半導体チップ２０の電極２２と重なる領域に形成さ
れてもよい。図３に示す例では、穴１８によって、第２
の接続部１６が露出している。穴１８は、導電部１４
（図３では第２の接続部１６）で塞がれてもよい。As shown in FIG. 3, the substrate 10 has a plurality of holes 18. The hole 18 penetrates both surfaces of the substrate 10 to expose the conductive portion 14. The hole 18 is the semiconductor chip 2
It may be provided in a region inside 0. Specifically, hole 18
May be formed in a region overlapping with the electrode 22 of the semiconductor chip 20. In the example shown in FIG. 3, the holes 18 allow the second
The connection portion 16 of is exposed. The hole 18 serves as the conductive portion 14.
It may be closed with (the second connecting portion 16 in FIG. 3).
【００４８】半導体チップ２０の形状は限定されない
が、図１に示すように直方体（立方体を含む）をなすこ
とが多い。半導体チップ２０は、図示しないトランジス
タやメモリ素子などからなる集積回路が形成されてい
る。図２及び図３に示すように、半導体チップ２０は、
集積回路と電気的に接続した少なくとも１つ（多くの場
合複数）の電極２２を有する。電極２２は、半導体チッ
プ２０の面の端部に、外形の２辺又は４辺（図２では対
向する２辺）に沿って配置されてもよいし、面の中央部
に形成されてもよい。電極２２は、アルミニウム系又は
銅系の金属で形成されてもよい。また、半導体チップ２
０には、電極２２の中央部を避けて端部を覆って、パッ
シベーション膜（図示しない）が形成されている。パッ
シベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイ
ミド樹脂などで形成することができる。The shape of the semiconductor chip 20 is not limited, but it is often a rectangular parallelepiped (including a cube) as shown in FIG. The semiconductor chip 20 is formed with an integrated circuit including transistors, memory elements and the like (not shown). As shown in FIGS. 2 and 3, the semiconductor chip 20 is
It has at least one (and often more than one) electrode 22 electrically connected to the integrated circuit. The electrode 22 may be arranged at the end of the surface of the semiconductor chip 20 along two or four sides of the outer shape (two opposite sides in FIG. 2), or may be formed at the center of the surface. . The electrode 22 may be formed of an aluminum-based or copper-based metal. In addition, the semiconductor chip 2
At 0, a passivation film (not shown) is formed so as to cover the end part of the electrode 22 while avoiding the central part. The passivation film can be formed of, for example, SiO 2 , SiN, polyimide resin, or the like.
【００４９】図１に示すように、複数の半導体チップ２
０を、基板１０に平面的に並べて搭載する。半導体チッ
プ２０を、電極２２が形成された面を基板１０とは反対
側に向けて配置する。すなわち、半導体チップ２０を基
板１０にフェースアップ実装する。図３に示すように、
半導体チップ２０を、接着材料２１を介して基板１０に
貼り付けてもよい。As shown in FIG. 1, a plurality of semiconductor chips 2
0s are mounted side by side on the substrate 10 in a plane. The semiconductor chip 20 is arranged with the surface on which the electrodes 22 are formed facing the side opposite to the substrate 10. That is, the semiconductor chip 20 is mounted face up on the substrate 10. As shown in FIG.
The semiconductor chip 20 may be attached to the substrate 10 via the adhesive material 21.
【００５０】図２及び図３に示すように、半導体チップ
２０と導電部１４とを電気的に接続する。ワイヤ２６に
よって両者の電気的な接続を図ってもよい。その場合、
ボールボンディング法を適用してもよい。すなわち、図
示しないツール（例えばキャピラリ）の外部に引き出し
たワイヤ２６の先端部をボール状に溶融させ、その先端
部を導電部１４（図２及び図３では第１の接続部１５）
に熱圧着する（超音波振動も併用すると好ましい）こと
で、ワイヤ２６を導電部１４に電気的に接続してもよ
い。その後、ワイヤ２６を半導体チップ２０の方向に引
き出して、ワイヤ２６の一部を半導体チップ２０の電極
２２にボンディングする。その場合、図２及び３に示す
ように、予め電極２２上にバンプ２４を形成しておくこ
とが好ましい。こうすることで、ボンディングの加圧力
によって下地となる電極２２が損傷するのを防止でき
る。ワイヤ２６を、導電部１４、電極２２の順番にボン
ディングした場合、図３に示すように導電部１４（詳し
くは第１の接続部１５）上にはバンプが形成される。As shown in FIGS. 2 and 3, the semiconductor chip 20 and the conductive portion 14 are electrically connected. The wires 26 may be electrically connected to each other. In that case,
A ball bonding method may be applied. That is, the tip of the wire 26 pulled out to the outside of a tool (not shown) (for example, a capillary) is melted into a ball shape, and the tip is conductive portion 14 (first connecting portion 15 in FIGS. 2 and 3).
The wire 26 may be electrically connected to the conductive portion 14 by thermocompression bonding (preferably also using ultrasonic vibration). Then, the wire 26 is pulled out toward the semiconductor chip 20, and a part of the wire 26 is bonded to the electrode 22 of the semiconductor chip 20. In that case, as shown in FIGS. 2 and 3, it is preferable to previously form bumps 24 on the electrodes 22. By doing so, it is possible to prevent the underlying electrode 22 from being damaged by the pressing force of the bonding. When the wire 26 is bonded to the conductive portion 14 and the electrode 22 in this order, bumps are formed on the conductive portion 14 (specifically, the first connecting portion 15) as shown in FIG.
【００５１】上述のように、ワイヤ２６を導電部１４に
先にボンディングすることで、ワイヤ２６の立ち上がり
部（再結晶により垂直に立ち上がる部分）を、導電部１
４上に配置することができる。すなわち、電極２２上に
はワイヤ２６の立ち上がり部が形成されない。そのた
め、後述するバンプ３０を、電極２２上に、ワイヤ２６
に重ねるように設けることが可能になる。As described above, by bonding the wire 26 to the conductive portion 14 first, the rising portion (the portion which rises vertically due to recrystallization) of the wire 26 is made conductive.
4 can be placed. That is, the rising portion of the wire 26 is not formed on the electrode 22. Therefore, the bump 30 described later is formed on the electrode 22 by the wire 26.
It becomes possible to arrange so that it may overlap with.
【００５２】なお、変形例として、ワイヤ２６を電極２
２、導電部１４の順番にボンディングしても構わない。As a modification, the wire 26 is connected to the electrode 2
2, the conductive portion 14 may be bonded in this order.
【００５３】図４に示すように、バンプ３０を半導体チ
ップ２０の電極２２上に設ける。図４に示す例では、バ
ンプ３０を、ワイヤ２６における電極２２にボンディン
グされた部分に重ねるように設ける。すなわち、図４で
は、電極２２上には、ワイヤボンディング用のバンプ２
４、ワイヤ２６の一部及びバンプ３０が積み重ねられて
いる。バンプ３０は、ワイヤ２６の頂点（ループの最高
点）よりも高くなるように形成する。As shown in FIG. 4, bumps 30 are provided on the electrodes 22 of the semiconductor chip 20. In the example shown in FIG. 4, the bump 30 is provided so as to overlap the portion of the wire 26 bonded to the electrode 22. That is, in FIG. 4, the bumps 2 for wire bonding are provided on the electrodes 22.
4, a part of the wire 26 and the bump 30 are stacked. The bump 30 is formed to be higher than the apex of the wire 26 (the highest point of the loop).
【００５４】バンプ３０は、ワイヤボンディング技術を
適用したボールバンプ（例えば金バンプ）であってもよ
い。その場合、必要であれば、バンプ３０をフラットニ
ンブする工程を行ってもよい。The bumps 30 may be ball bumps (for example, gold bumps) to which a wire bonding technique is applied. In that case, if necessary, a step of flattening the bump 30 may be performed.
【００５５】あるいは、バンプ３０は、ハンダボールを
搭載することで電極２２上に設けてもよい。その場合、
リフロー工程を行うことが好ましいが、本実施の形態に
よればバンプ３０の径が小さくて済むので、リフローに
よって溶融したバンプ３０がワイヤ２６に接触するのを
確実に防止することができる。あるいは、バンプ３０
を、メッキ法（電気メッキ法又は無電解メッキ法）を適
用することで形成してもよい。Alternatively, the bump 30 may be provided on the electrode 22 by mounting a solder ball. In that case,
Although it is preferable to perform the reflow step, according to the present embodiment, since the diameter of the bump 30 can be small, it is possible to reliably prevent the bump 30 melted by the reflow from coming into contact with the wire 26. Alternatively, the bump 30
May be formed by applying a plating method (electroplating method or electroless plating method).
【００５６】図４に示す例では、１つのバンプ３０をワ
イヤ２６に重ねているが、これとは別に、複数のバンプ
３０をワイヤ２６に重ねてもよい。すなわち、複数のバ
ンプ３０を半導体チップ２０上で積み重ねてもよい。こ
うすることで、所望の高さのバンプを簡単に形成するこ
とができる。In the example shown in FIG. 4, one bump 30 is superposed on the wire 26, but a plurality of bumps 30 may be superposed on the wire 26, separately. That is, the plurality of bumps 30 may be stacked on the semiconductor chip 20. By doing so, the bumps having a desired height can be easily formed.
【００５７】変形例として、バンプ３０をワイヤ２６に
重ねずに、電極２２上に設けても構わない。例えば、１
つの電極２２の面のうち、一部にワイヤ２６を（例えば
バンプ２４を介して）ボンディングし、他の部分にバン
プ３０を設ける。こうすることで、特に、ワイヤ２６を
電極２２、導電部１４の順番にボンディングした場合、
ワイヤ２６の立ち上がり部分を損傷させずに、バンプ３
０を電極２２に電気的に接続させることができる。As a modified example, the bumps 30 may be provided on the electrodes 22 without overlapping the wires 26. For example, 1
The wire 26 is bonded to a part of the surface of the one electrode 22 (for example, via the bump 24), and the bump 30 is provided to the other part. By doing so, especially when the wire 26 is bonded to the electrode 22 and the conductive portion 14 in this order,
The bump 3 can be formed without damaging the rising portion of the wire 26.
0 can be electrically connected to the electrode 22.
【００５８】次に、図４に示すように、半導体チップ２
０を封止する。詳しくは、型（上型５０及び下型５２）
によって、基板１０及びバンプ３０を挟むことで空間
（キャビティ）５４を形成し、空間５４内に封止材４０
を充填する。詳しくは、上型５０をバンプ４０に接触さ
せ、かつ、下型５２を基板１０に接触させる。上型５０
は、それぞれのバンプ３０の一部を潰してもよい。こう
することで、確実にバンプ３０を封止材４０から露出さ
せることができる。上型５０は、ワイヤ２６に非接触に
することが好ましい。なお、上型５０及び下型５２は、
モールド工程に使用される金型を使用することができ
る。Next, as shown in FIG. 4, the semiconductor chip 2
0 is sealed. Specifically, the mold (upper mold 50 and lower mold 52)
A space (cavity) 54 is formed by sandwiching the substrate 10 and the bumps 30, and the sealing material 40 is placed in the space 54.
To fill. Specifically, the upper mold 50 is brought into contact with the bumps 40, and the lower mold 52 is brought into contact with the substrate 10. Upper mold 50
May crush a part of each bump 30. By doing so, the bumps 30 can be reliably exposed from the sealing material 40. The upper die 50 is preferably not in contact with the wire 26. The upper mold 50 and the lower mold 52 are
The mold used in the molding process can be used.
【００５９】上型５０及び下型５２で形成した空間５４
に、封止材４０を充填する。封止材４０には、樹脂を使
用すればよい。その場合、樹脂はモールド樹脂と呼ぶこ
ともできる。本実施の形態では、複数の半導体チップ２
０を一括封止するので、生産性を向上させることができ
る。Space 54 formed by upper mold 50 and lower mold 52
Then, the sealing material 40 is filled. A resin may be used for the sealing material 40. In that case, the resin can also be called a molding resin. In the present embodiment, the plurality of semiconductor chips 2
Since 0 is collectively sealed, productivity can be improved.
【００６０】こうして、図５に示すように、基板１０上
に封止部４２を形成する。封止部４２における基板１０
とは反対側の面は、平坦な面であってもよい。バンプ３
０は、型（上型５０）に接触する部分が封止部４２から
の露出部となっている。Thus, as shown in FIG. 5, the sealing portion 42 is formed on the substrate 10. Substrate 10 in sealing portion 42
The surface on the side opposite to may be a flat surface. Bump 3
In the case of 0, the portion in contact with the die (upper die 50) is an exposed portion from the sealing portion 42.
【００６１】図５に示すように、半導体装置１は、複数
の半導体チップ２０と、基板１０と、封止部４２と、封
止部４２の第１の面に露出する導電部１４と、封止部４
２の第２の面に露出するバンプ３０と、を含む。本実施
の形態では、導電部１４は、バンプ３０と重なる領域を
含むように設けられている。半導体装置１は、複数の個
片の半導体装置３を製造するための中間製品である。As shown in FIG. 5, the semiconductor device 1 includes a plurality of semiconductor chips 20, a substrate 10, a sealing section 42, a conductive section 14 exposed on the first surface of the sealing section 42, and a sealing section. Stop 4
And a bump 30 exposed on the second surface of the second. In the present embodiment, conductive portion 14 is provided so as to include a region overlapping with bump 30. The semiconductor device 1 is an intermediate product for manufacturing a plurality of individual semiconductor devices 3.
【００６２】図５に示すように、半導体装置１を切断す
る。詳しくは、封止部４２及び基板１０を切断すること
で、それぞれの半導体チップ２０を備える個片を形成す
る。切断治具（例えばシリコンウェハの切断に使用され
るブレード）５６によって切断してもよい。予め切断ラ
イン（図５では２点鎖線に示すライン）が認識できれ
ば、切断の位置決めが容易になる。As shown in FIG. 5, the semiconductor device 1 is cut. Specifically, by cutting the sealing part 42 and the substrate 10, individual pieces including the respective semiconductor chips 20 are formed. It may be cut by a cutting jig (for example, a blade used for cutting a silicon wafer) 56. If the cutting line (the line indicated by the chain double-dashed line in FIG. 5) can be recognized in advance, the positioning of the cutting becomes easy.
【００６３】こうして、図６に示すように、半導体装置
３を製造することができる。半導体装置３には、封止部
４４の第１の面４６に導電部１４が露出し、第２の面４
８にバンプ３０が露出する。本実施の形態では、封止部
４４の第１の面４６に基板１１が設けられている。基板
１１は、上述の基板１０が個片に切断されたもので、半
導体装置のインターポーザと呼ぶことができる。In this way, the semiconductor device 3 can be manufactured as shown in FIG. In the semiconductor device 3, the conductive portion 14 is exposed on the first surface 46 of the sealing portion 44, and the second surface 4 is exposed.
The bump 30 is exposed at 8. In the present embodiment, the substrate 11 is provided on the first surface 46 of the sealing section 44. The substrate 11 is obtained by cutting the above-described substrate 10 into individual pieces, and can be called an interposer of a semiconductor device.
【００６４】導電部１４は、封止部４４の第１の面４６
に露出している。図６に示す例では、封止部４４の第１
の面４６に基板１１が設けられており、導電部１４（第
２の接続部１６）は基板１１の穴１８から露出してい
る。導電部１４の露出部（第２の接続部１６）には、導
電材料（例えばメッキ法による金属皮膜）６０が形成さ
れてもよい。言い換えれば、穴１８内に導電材料６０が
設けられてもよい。導電材料６０の厚みは、基板１１の
厚み（又は穴１８の深さ）よりも薄くてもよいし、厚く
てもよいし、又は同じであってもよい。例えば、導電材
料６０の厚みは、基板１１の厚みの約１／２以上であっ
てもよい。導電材料６０を設けることで、複数の半導体
装置を積み重ねる場合に、上下の半導体装置の電気的な
接続を確実に達成することができる。The conductive portion 14 has the first surface 46 of the sealing portion 44.
Is exposed to. In the example shown in FIG. 6, the first sealing portion 44
The substrate 11 is provided on the surface 46, and the conductive portion 14 (second connecting portion 16) is exposed from the hole 18 of the substrate 11. A conductive material (for example, a metal film formed by a plating method) 60 may be formed on the exposed portion (second connection portion 16) of the conductive portion 14. In other words, the conductive material 60 may be provided in the hole 18. The thickness of the conductive material 60 may be thinner, thicker, or the same as the thickness of the substrate 11 (or the depth of the hole 18). For example, the thickness of the conductive material 60 may be about ½ or more of the thickness of the substrate 11. By providing the conductive material 60, when a plurality of semiconductor devices are stacked, electrical connection between the upper and lower semiconductor devices can be reliably achieved.
【００６５】なお、導電材料６０を省略する場合には、
後述する複数の半導体装置を積層する工程で、穴１８内
にハンダクリームなどを設ければよい。When the conductive material 60 is omitted,
Solder cream or the like may be provided in the hole 18 in the step of stacking a plurality of semiconductor devices described below.
【００６６】バンプ３０は、封止部４４の第２の面４８
に露出している。バンプ３０の露出部には、導電部１４
と同様に、導電材料（例えばメッキ法による金属皮膜）
６２が形成されてもよい。なお、半導体装置３は、スタ
ックド型の半導体装置５を製造するための中間製品であ
ってもよい。The bump 30 is formed on the second surface 48 of the sealing portion 44.
Is exposed to. The conductive portion 14 is formed on the exposed portion of the bump 30.
Similar to the conductive material (for example, metal film by plating method)
62 may be formed. The semiconductor device 3 may be an intermediate product for manufacturing the stacked semiconductor device 5.
【００６７】図７には、複数の個片の半導体装置が積み
重ねられたスタックド型の半導体装置が示されている。
各半導体装置３の電気的な接続部（導電部１４又はバン
プ３０）にはフラックスと共にハンダが設けられ、これ
らを加熱して溶融するリフロー工程を行うことで、複数
の半導体装置３が電気的に接続される。FIG. 7 shows a stacked type semiconductor device in which a plurality of individual semiconductor devices are stacked.
Solder is provided together with flux at the electrical connection portion (conductive portion 14 or bump 30) of each semiconductor device 3, and a plurality of semiconductor devices 3 are electrically connected by performing a reflow process of heating and melting these. Connected.
【００６８】半導体装置５は、回路基板８０に実装され
ている。回路基板８０には、所望の配線パターン８２が
形成され、配線パターン８２と半導体装置５の外部端子
７０とが電気的に接続される。外部端子７０は、最下段
の半導体装置３の電気的な接続部（図７では導電部１
４）に設けられる。半導体装置５と回路基板８０との間
には、樹脂などの封止材（アンダーフィル材）８４を設
けることが好ましい。なお、半導体装置５の電気的な接
続部（例えば最上段の半導体装置３の電気的な接続部
（図７ではバンプ３０））は、絶縁材料（例えば絶縁テ
ープ）８６で覆うことが好ましい。The semiconductor device 5 is mounted on the circuit board 80. A desired wiring pattern 82 is formed on the circuit board 80, and the wiring pattern 82 and the external terminals 70 of the semiconductor device 5 are electrically connected. The external terminal 70 is an electrical connection portion (the conductive portion 1 in FIG. 7) of the lowermost semiconductor device 3.
4). A sealing material (underfill material) 84 such as a resin is preferably provided between the semiconductor device 5 and the circuit board 80. It is preferable that the electrical connection portion of the semiconductor device 5 (for example, the electrical connection portion of the uppermost semiconductor device 3 (the bump 30 in FIG. 7)) is covered with an insulating material (for example, an insulating tape) 86.
【００６９】本実施の形態に係る半導体装置の製造方法
によれば、型（例えば上型５０及び下型５２）によって
基板１０及びバンプ３０を挟むことで形成した空間５４
に封止材４０を充填する。バンプ３０の型（例えば上型
５０）に接触する部分には封止材４０が設けられない。
そのため、半導体チップ２０を封止する封止部４４のう
ち、導電部１４とは反対の面からバンプ３０を露出させ
ることができる。したがって、封止部４４のうち、導電
部１４の面とバンプ３０の面との両方から簡単に電気的
な導通を図ることが可能になる。According to the method of manufacturing the semiconductor device of the present embodiment, the space 54 formed by sandwiching the substrate 10 and the bump 30 by the mold (for example, the upper mold 50 and the lower mold 52).
Is filled with the sealing material 40. The encapsulant 40 is not provided on the part of the bump 30 that contacts the mold (for example, the upper mold 50).
Therefore, the bump 30 can be exposed from the surface of the sealing portion 44 that seals the semiconductor chip 20 opposite to the conductive portion 14. Therefore, in the sealing portion 44, electrical conduction can be easily achieved from both the surface of the conductive portion 14 and the surface of the bump 30.
【００７０】また、これによれば、バンプ３０を半導体
チップ２０の電極２２上に設ける。そのため、バンプ３
０の径が比較的小さくても、簡単にバンプ３０をワイヤ
２６の頂点よりも高くすることができる。したがって、
バンプ３０の形態の自由度を高めることができる。Further, according to this, the bump 30 is provided on the electrode 22 of the semiconductor chip 20. Therefore, bump 3
Even if the diameter of 0 is relatively small, the bump 30 can easily be made higher than the apex of the wire 26. Therefore,
The degree of freedom of the shape of the bump 30 can be increased.
【００７１】本実施の形態に係る半導体装置は、上述の
製造方法から選択したいずれかの特定事項から導かれる
構成を含み、その効果は上述の効果を備える。本実施の
形態に係る半導体装置は、上述の製造方法によって製造
されるものを含む。The semiconductor device according to the present embodiment includes a structure derived from any of the specific items selected from the above-described manufacturing method, and the effects thereof have the above-mentioned effects. The semiconductor device according to the present embodiment includes one manufactured by the manufacturing method described above.
【００７２】本発明は、この実施の形態に限定されるも
のではなく、様々な形態に適用可能である。以下の実施
の形態の説明では、他の実施の形態と共通する事項（構
成、作用、機能及び効果）は省略する。なお、本発明
は、複数の実施の形態を組み合わせることで達成される
事項も含む。The present invention is not limited to this embodiment and can be applied to various forms. In the following description of the embodiments, items (configuration, action, function and effect) common to other embodiments will be omitted. The present invention also includes items achieved by combining a plurality of embodiments.
【００７３】（第２の実施の形態）図８は、本発明の第
２の実施の形態に係る半導体装置を示す図である。本実
施の形態に係る半導体装置の製造方法では、基板１０
（又は基板１１）を剥離する工程をさらに含む。すなわ
ち、複数の半導体チップ２０を封止する封止部４２を形
成した後、切断工程の前（又は切断工程の後）に基板１
０（又は基板１１）を剥がす。こうすることで、導電部
１４を簡単に露出させることができる。(Second Embodiment) FIG. 8 is a diagram showing a semiconductor device according to a second embodiment of the present invention. In the method of manufacturing a semiconductor device according to this embodiment, the substrate 10
The method further includes a step of peeling (or the substrate 11). That is, after forming the sealing portion 42 that seals the plurality of semiconductor chips 20, the substrate 1 is provided before the cutting step (or after the cutting step).
Strip 0 (or substrate 11). By doing so, the conductive portion 14 can be easily exposed.
【００７４】基板１０の材料は限定されないが、剥離で
きる程度の可撓性を有することが好ましい。例えば、基
板１０は、テープであってもよい。また、基板１０は、
エネルギー（例えば光（紫外線など））を加えることで
保持力が低下する性質を有してもよい。例えば、基板１
０は、紫外線硬化型の樹脂で形成してもよい。The material of the substrate 10 is not limited, but it is preferable that the substrate 10 is flexible enough to be peeled off. For example, the substrate 10 may be a tape. In addition, the substrate 10 is
It may have a property that the coercive force is reduced by applying energy (for example, light (ultraviolet ray, etc.)). For example, substrate 1
0 may be formed of an ultraviolet curable resin.
【００７５】導電部１４の材料及び形成方法として、基
板１０から剥離しやすい材料及び形成方法を選ぶことが
好ましい。例えば、導電部１４を、紫外線硬化型の接着
材料によって基板１０に保持させておき、後工程で紫外
線を照射して基板１０を剥離してもよい。As a material and a forming method of the conductive portion 14, it is preferable to select a material and a forming method which are easily separated from the substrate 10. For example, the conductive portion 14 may be held on the substrate 10 with an ultraviolet curable adhesive material, and the substrate 10 may be peeled off by irradiating with ultraviolet light in a later step.
【００７６】封止工程後であって切断工程前に、基板１
０を剥がしてもよい。導電部１４は封止部４２によって
支持されるので、基板１０を剥がすことで導電部１４を
封止部４２の面から露出させることができる。また、半
導体チップ２０をフェースアップ実装させた場合には、
基板１０を剥がすことで半導体チップ２０の一部を露出
させてもよい。基板１０が紫外線硬化型の樹脂で形成さ
れる場合には、紫外線を照射することで基板１０におけ
る導電部１４の保持力を低下させてもよい。こうするこ
とで、簡単に基板１０を剥がすことができる。The substrate 1 after the sealing step and before the cutting step
You may peel off 0. Since the conductive portion 14 is supported by the sealing portion 42, the conductive portion 14 can be exposed from the surface of the sealing portion 42 by peeling off the substrate 10. When the semiconductor chip 20 is mounted face up,
Part of the semiconductor chip 20 may be exposed by peeling off the substrate 10. When the substrate 10 is formed of an ultraviolet curable resin, the holding force of the conductive portion 14 on the substrate 10 may be reduced by irradiating with ultraviolet rays. By doing so, the substrate 10 can be easily peeled off.
【００７７】（第３の実施の形態）図９は、本発明の第
３の実施の形態に係る半導体装置を示す図である。本実
施の形態に係る半導体装置の製造方法では、導電部１１
４は半導体チップ２０の外側の領域に設けられている。
図９に示す例では、導電部１１４は、半導体チップ２０
の外側の領域のみに形成されている。基板１１が設けら
れる場合、穴１８は、半導体チップ２０の外側の領域で
導電部１１４を露出する。(Third Embodiment) FIG. 9 is a diagram showing a semiconductor device according to a third embodiment of the present invention. In the method of manufacturing the semiconductor device according to the present embodiment, the conductive portion 11
4 is provided in a region outside the semiconductor chip 20.
In the example shown in FIG. 9, the conductive portion 114 is the semiconductor chip 20.
Is formed only in the region outside. When the substrate 11 is provided, the hole 18 exposes the conductive portion 114 in a region outside the semiconductor chip 20.
【００７８】図９に示すように、導電部１１４はランド
であってもよい。１つの半導体チップ２０に対応して、
複数のランドが設けられる。その場合、ランド自体が、
第１の実施の形態で説明した第１及び第２の接続部１
５、１６に相当する。詳しくは、ランドの封止部４４側
の面にワイヤ２６が電気的な接続され、ランドの基板１
１側の面が穴１８から露出する。As shown in FIG. 9, the conductive portion 114 may be a land. Corresponding to one semiconductor chip 20,
A plurality of lands is provided. In that case, the land itself
The first and second connection parts 1 described in the first embodiment
It corresponds to 5 and 16. Specifically, the wire 26 is electrically connected to the surface of the land on the sealing portion 44 side, and the land substrate 1
The surface on the first side is exposed from the hole 18.
【００７９】複数のランドは、半導体チップ２０の周囲
（例えば半導体チップの対向する２辺の側）に複数行複
数列（マトリクス状）に配置してもよい。こうすること
で、導電部１１４のピッチ変換が可能になる。したがっ
て、半導体装置の電気的な接続部を一定の面として提供
することができ、設計自由度が大幅に向上する。ランド
の平面形状は、円形、角形（例えば三角形又は四角形）
又はそれらの組み合わせ形状のいずれであってもよい。
なお、導電部１１４のその他の形態は、上述の導電部１
４と同様であってもよい。The plurality of lands may be arranged in a plurality of rows and a plurality of columns (matrix form) around the semiconductor chip 20 (for example, on two sides of the semiconductor chip facing each other). By doing so, the pitch of the conductive portion 114 can be changed. Therefore, the electrical connection portion of the semiconductor device can be provided as a constant surface, and the degree of freedom in design is significantly improved. The planar shape of the land is circular or square (eg triangular or quadrangular).
Alternatively, the shape may be any combination thereof.
Other forms of the conductive portion 114 are the same as the conductive portion 1 described above.
It may be similar to 4.
【００８０】本発明の実施の形態に係る半導体装置を有
する電子機器として、図１０にはノート型パーソナルコ
ンピュータ１０００が示され、図１１には携帯電話２０
００が示されている。As an electronic apparatus having the semiconductor device according to the embodiment of the present invention, FIG. 10 shows a notebook personal computer 1000, and FIG. 11 shows a mobile phone 20.
00 is shown.
【００８１】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。The present invention is not limited to the above-mentioned embodiment, but various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations having the same function, method and result, or configurations having the same purpose and result). Further, the invention includes configurations in which non-essential parts of the configurations described in the embodiments are replaced. Further, the present invention includes a configuration having the same effects as the configurations described in the embodiments or a configuration capable of achieving the same object. Further, the invention includes configurations in which known techniques are added to the configurations described in the embodiments.
【図１】図１は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図２】図２は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。FIG. 2 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図３】図３は、図２のIII−III線断面図である。3 is a sectional view taken along line III-III in FIG.
【図４】図４は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。FIG. 4 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図５】図５は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。FIG. 5 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図６】図６は、本発明の第１の実施の形態に係る半導
体装置を示す図である。FIG. 6 is a diagram showing a semiconductor device according to a first embodiment of the present invention.
【図７】図７は、本発明の第１の実施の形態に係る半導
体装置を示す図である。FIG. 7 is a diagram showing a semiconductor device according to a first embodiment of the present invention.
【図８】図８は、本発明の第２の実施の形態に係る半導
体装置を示す図である。FIG. 8 is a diagram showing a semiconductor device according to a second embodiment of the present invention.
【図９】図９は、本発明の第３の実施の形態に係る半導
体装置を示す図である。FIG. 9 is a diagram showing a semiconductor device according to a third embodiment of the present invention.
【図１０】図１０は、本発明の実施の形態に係る電子機
器を示す図である。FIG. 10 is a diagram showing an electronic device according to an embodiment of the present invention.
【図１１】図１１は、本発明の実施の形態に係る電子機
器を示す図である。FIG. 11 is a diagram showing an electronic device according to an embodiment of the present invention.
１０ 基板 １１ 基板 １４ 導電部 １８ 穴 ２０ 半導体チップ ２６ ワイヤ ３０ バンプ ４０ 封止材 ４２ 封止部 ４４ 封止部 ４６ 第１の面 ４８ 第２の面 ５０ 上型 ５２ 下型 ５４ 空間 １１４ 導電部 10 substrates 11 board 14 Conductive part 18 holes 20 semiconductor chips 26 wires 30 bumps 40 sealing material 42 Sealing part 44 Sealing part 46 First side 48 Second side 50 Upper mold 52 Lower mold 54 space 114 conductive part
Claims (24)
基板の導電部に電気的に接続させ、 （ｂ）バンプを、前記ワイヤの頂点よりも高くなるよう
に前記半導体チップの電極上に設け、 （ｃ）型によって前記基板及び前記バンプを挟むことで
封止材の空間を形成し、 （ｄ）前記空間に前記封止材を充填することで、前記半
導体チップを封止するとともに、前記バンプの前記型に
接触する部分を前記封止材から露出させることを含む半
導体装置の製造方法。1. A semiconductor chip is electrically connected to a conductive portion of a substrate by a wire, and a bump is provided on an electrode of the semiconductor chip so as to be higher than an apex of the wire. (C) A space for a sealing material is formed by sandwiching the substrate and the bump with a mold, and (d) the semiconductor chip is sealed by filling the space with the sealing material, and the bump is formed. A method of manufacturing a semiconductor device, which comprises exposing a part of the mold contacting the mold from the sealing material.
おいて、 前記基板は、前記導電部を露出する穴を有する半導体装
置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the substrate has a hole exposing the conductive portion.
置の製造方法において、 前記導電部は、前記バンプと重なる領域を含むように設
けられてなる半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the conductive portion is provided so as to include a region overlapping with the bump.
体装置の製造方法において、 前記基板の前記穴によって、前記導電部を前記バンプと
重なる領域で露出させる半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 3, wherein the conductive portion is exposed in a region overlapping with the bump by the hole of the substrate.
置の製造方法において、 前記導電部は、前記半導体チップの外側の領域に設けら
れてなる半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the conductive portion is provided in a region outside the semiconductor chip.
体装置の製造方法において、 前記基板の前記穴によって、前記導電部を前記半導体チ
ップの外側の領域で露出させる半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5, wherein the hole of the substrate exposes the conductive portion in a region outside the semiconductor chip.
置の製造方法において、 前記導電部は、ランドとして構成されてなる半導体装置
の製造方法。7. The method of manufacturing a semiconductor device according to claim 5, wherein the conductive portion is formed as a land.
の半導体装置の製造方法において、 前記導電部は、配線パターンとして構成されてなる半導
体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 1, wherein the conductive portion is configured as a wiring pattern.
の半導体装置の製造方法において、 前記（ａ）工程で、前記導電部に前記ワイヤの端部をボ
ンディングした後、前記ワイヤを前記半導体チップの方
向に引き出して、前記ワイヤの一部を前記半導体チップ
の前記電極にボンディングする半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 1, wherein, in step (a), the wire is bonded to the conductive portion after the end of the wire is bonded. A method of manufacturing a semiconductor device, which is pulled out in the direction of a semiconductor chip, and a part of the wire is bonded to the electrode of the semiconductor chip.
載の半導体装置の製造方法において、 前記（ｂ）工程で、前記バンプを、前記ワイヤにおける
前記電極にボンディングされた部分に重ねるように設け
る半導体装置の製造方法。10. The method for manufacturing a semiconductor device according to claim 1, wherein in the step (b), the bump is overlapped with a portion of the wire bonded to the electrode. A method for manufacturing a provided semiconductor device.
記載の半導体装置の製造方法において、 前記（ｄ）工程後に、前記基板を剥がすことで、前記導
電部を露出させることをさらに含む半導体装置の製造方
法。11. The semiconductor device manufacturing method according to claim 1, further comprising exposing the conductive portion by peeling off the substrate after the step (d). Device manufacturing method.
記載の半導体装置の製造方法において、 前記（ａ）工程で、複数の半導体チップを、前記基板上
で平面的に並べて配置し、 前記（ｄ）工程後に、 （ｅ）前記封止材を切断することで、それぞれの前記半
導体チップを備える個片にすることをさらに含む半導体
装置の製造方法。12. The method of manufacturing a semiconductor device according to claim 1, wherein in the step (a), a plurality of semiconductor chips are arranged in a plane on the substrate, After the step (d), (e) a method of manufacturing a semiconductor device further comprising cutting the sealing material into individual pieces each including the semiconductor chip.
記載の方法で製造されてなる半導体装置。13. A semiconductor device manufactured by the method according to claim 1. Description:
と、 前記封止部の第１の面に露出してなり、前記封止部内で
ワイヤを介して前記半導体チップと電気的に接続されて
なる導電部と、 前記封止部の前記第１の面とは反対の第２の面のうち、
前記半導体チップの内側の領域に露出してなり、前記半
導体チップ上で突起してなるバンプと、 を含む半導体装置。14. A semiconductor chip, a sealing portion that seals at least a part of the semiconductor chip, and the semiconductor chip is exposed at a first surface of the sealing portion, and the semiconductor chip is exposed through a wire in the sealing portion. Of a conductive portion electrically connected to the semiconductor chip and a second surface of the sealing portion opposite to the first surface,
A semiconductor device, comprising: a bump exposed on an inner region of the semiconductor chip and protruding on the semiconductor chip.
て、 前記封止部の前記第１の面に設けられた基板をさらに含
み、 前記基板は、前記導電部を露出する穴を有する半導体装
置。15. The semiconductor device according to claim 14, further comprising a substrate provided on the first surface of the sealing portion, wherein the substrate has a hole exposing the conductive portion.
導体装置において、 前記導電部は、前記第１の面のうち前記バンプと重なる
領域を含むように設けられてなる半導体装置。16. The semiconductor device according to claim 14, wherein the conductive portion is provided so as to include a region of the first surface which overlaps with the bump.
の半導体装置において、 前記基板の前記穴は、前記導電部を前記バンプと重なる
領域で露出してなる半導体装置。17. The semiconductor device according to claim 16, quoting claim 15, wherein the hole of the substrate exposes the conductive portion in a region overlapping with the bump.
導体装置において、 前記導電部は、前記半導体チップの外側の領域に設けら
れてなる半導体装置。18. The semiconductor device according to claim 14 or 15, wherein the conductive portion is provided in a region outside the semiconductor chip.
の半導体装置において、 前記基板の前記穴は、前記導電部を前記半導体チップの
外側の領域で露出してなる半導体装置。19. The semiconductor device according to claim 18, which cites claim 15, wherein the hole of the substrate exposes the conductive portion in a region outside the semiconductor chip.
導体装置において、 前記導電部は、ランドとして構成されてなる半導体装
置。20. The semiconductor device according to claim 18, wherein the conductive portion is formed as a land.
に記載の半導体装置において、 前記導電部は、前記配線パターンとして構成されてなる
半導体装置。21. The semiconductor device according to claim 14, wherein the conductive portion is configured as the wiring pattern.
に記載の複数の半導体装置が積み重ねられてなる半導体
装置。22. A semiconductor device in which a plurality of semiconductor devices according to any one of claims 13 to 21 are stacked.
に記載の半導体装置が実装された回路基板。23. A circuit board on which the semiconductor device according to claim 13 is mounted.
に記載の半導体装置を有する電子機器。24. An electronic device including the semiconductor device according to claim 13.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002061469A JP3972183B2 (en) | 2002-03-07 | 2002-03-07 | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002061469A JP3972183B2 (en) | 2002-03-07 | 2002-03-07 | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258011A true JP2003258011A (en) | 2003-09-12 |
| JP3972183B2 JP3972183B2 (en) | 2007-09-05 |
Family
ID=28670338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002061469A Expired - Fee Related JP3972183B2 (en) | 2002-03-07 | 2002-03-07 | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3972183B2 (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007506279A (en) * | 2003-09-18 | 2007-03-15 | クリー インコーポレイテッド | Molded chip manufacturing method and apparatus |
| JP2009105301A (en) * | 2007-10-25 | 2009-05-14 | Spansion Llc | Semiconductor package and manufacturing method thereof, and semiconductor device with semiconductor package |
| JP2009289926A (en) * | 2008-05-28 | 2009-12-10 | Shinko Electric Ind Co Ltd | Method for manufacturing electronic component device |
| JP2011134850A (en) * | 2009-12-24 | 2011-07-07 | Hitachi Chem Co Ltd | Semiconductor device, wiring base material for mounting semiconductor element, and method for manufacturing the same |
| US8167674B2 (en) | 2007-12-14 | 2012-05-01 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
| US8232564B2 (en) | 2007-01-22 | 2012-07-31 | Cree, Inc. | Wafer level phosphor coating technique for warm light emitting diodes |
| USD700584S1 (en) | 2011-07-06 | 2014-03-04 | Cree, Inc. | LED component |
| US8878219B2 (en) | 2008-01-11 | 2014-11-04 | Cree, Inc. | Flip-chip phosphor coating method and devices fabricated utilizing method |
| US9041285B2 (en) | 2007-12-14 | 2015-05-26 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
| US9159888B2 (en) | 2007-01-22 | 2015-10-13 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
| US9166126B2 (en) | 2011-01-31 | 2015-10-20 | Cree, Inc. | Conformally coated light emitting devices and methods for providing the same |
| US9786811B2 (en) | 2011-02-04 | 2017-10-10 | Cree, Inc. | Tilted emission LED array |
| US10505083B2 (en) | 2007-07-11 | 2019-12-10 | Cree, Inc. | Coating method utilizing phosphor containment structure and devices fabricated using same |
| US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
| US10842016B2 (en) | 2011-07-06 | 2020-11-17 | Cree, Inc. | Compact optically efficient solid state light source with integrated thermal management |
-
2002
- 2002-03-07 JP JP2002061469A patent/JP3972183B2/en not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9105817B2 (en) | 2003-09-18 | 2015-08-11 | Cree, Inc. | Molded chip fabrication method and apparatus |
| US10164158B2 (en) | 2003-09-18 | 2018-12-25 | Cree, Inc. | Molded chip fabrication method and apparatus |
| JP2007506279A (en) * | 2003-09-18 | 2007-03-15 | クリー インコーポレイテッド | Molded chip manufacturing method and apparatus |
| US9093616B2 (en) | 2003-09-18 | 2015-07-28 | Cree, Inc. | Molded chip fabrication method and apparatus |
| US8232564B2 (en) | 2007-01-22 | 2012-07-31 | Cree, Inc. | Wafer level phosphor coating technique for warm light emitting diodes |
| US9159888B2 (en) | 2007-01-22 | 2015-10-13 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
| US10505083B2 (en) | 2007-07-11 | 2019-12-10 | Cree, Inc. | Coating method utilizing phosphor containment structure and devices fabricated using same |
| JP2009105301A (en) * | 2007-10-25 | 2009-05-14 | Spansion Llc | Semiconductor package and manufacturing method thereof, and semiconductor device with semiconductor package |
| JP4550102B2 (en) * | 2007-10-25 | 2010-09-22 | スパンション エルエルシー | Semiconductor package, manufacturing method thereof, and semiconductor device including semiconductor package |
| US8167674B2 (en) | 2007-12-14 | 2012-05-01 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
| US9041285B2 (en) | 2007-12-14 | 2015-05-26 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
| US8878219B2 (en) | 2008-01-11 | 2014-11-04 | Cree, Inc. | Flip-chip phosphor coating method and devices fabricated utilizing method |
| JP2009289926A (en) * | 2008-05-28 | 2009-12-10 | Shinko Electric Ind Co Ltd | Method for manufacturing electronic component device |
| JP2011134850A (en) * | 2009-12-24 | 2011-07-07 | Hitachi Chem Co Ltd | Semiconductor device, wiring base material for mounting semiconductor element, and method for manufacturing the same |
| US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
| US9166126B2 (en) | 2011-01-31 | 2015-10-20 | Cree, Inc. | Conformally coated light emitting devices and methods for providing the same |
| US9786811B2 (en) | 2011-02-04 | 2017-10-10 | Cree, Inc. | Tilted emission LED array |
| USD700584S1 (en) | 2011-07-06 | 2014-03-04 | Cree, Inc. | LED component |
| US10842016B2 (en) | 2011-07-06 | 2020-11-17 | Cree, Inc. | Compact optically efficient solid state light source with integrated thermal management |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3972183B2 (en) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI460845B (en) | Stackable molded microelectronic packages with area array unit connectors | |
| JP3865055B2 (en) | Manufacturing method of semiconductor device | |
| JP2002208656A (en) | Semiconductor device | |
| JPH11312749A (en) | Semiconductor device, its manufacture and manufacture of lead frame | |
| JP2001015679A (en) | Semiconductor device and manufacture thereof | |
| TW201041106A (en) | Substrate having single patterned metal foil, and package applied with the same, and methods of manufacturing the substrate and package | |
| JP2000138313A (en) | Semiconductor device and its manufacture | |
| JP3972183B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP2002009236A (en) | Multiple layer semiconductor device and its manufacturing method | |
| JP2006128455A (en) | Semiconductor device and manufacturing method therefor | |
| US9324681B2 (en) | Pin attachment | |
| US9972560B2 (en) | Lead frame and semiconductor device | |
| JP3732194B2 (en) | Semiconductor device | |
| JP3972182B2 (en) | Manufacturing method of semiconductor device | |
| US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
| CN112768437B (en) | Multilayer stack packaging structure and preparation method thereof | |
| JPH11354572A (en) | Semiconductor chip package and its manufacture | |
| JP2000150560A (en) | Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit substrate and electronic machine | |
| JP2008198972A (en) | Method of manufacturing electronic component package, and wafer and basic structure used for manufacturing its electronic component package | |
| US20050098869A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP2008198916A (en) | Semiconductor device and manufacturing method thereof | |
| JP2949969B2 (en) | Film carrier semiconductor device | |
| JP2007150346A (en) | Semiconductor device and method of manufacturing same, circuit board, and electronic apparatus | |
| JP2003264257A (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus | |
| TWI283048B (en) | New package system for discrete devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |