JP2003255372A - Liquid crystal display and its manufacturing method - Google Patents

Liquid crystal display and its manufacturing method

Info

Publication number
JP2003255372A
JP2003255372A JP2002054547A JP2002054547A JP2003255372A JP 2003255372 A JP2003255372 A JP 2003255372A JP 2002054547 A JP2002054547 A JP 2002054547A JP 2002054547 A JP2002054547 A JP 2002054547A JP 2003255372 A JP2003255372 A JP 2003255372A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
region
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002054547A
Other languages
Japanese (ja)
Inventor
Yoshinori Higami
佳則 樋上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002054547A priority Critical patent/JP2003255372A/en
Publication of JP2003255372A publication Critical patent/JP2003255372A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active matrix type liquid crystal display which is bright and which has a high contrast and its manufacturing method. <P>SOLUTION: The protruding part 14 of a third interlayer insulator film 10 is formed in a region including at least the gap region between pixel electrodes 11b, 11c which are driven with potentials whose polarities are different. The other region of the third interlayer insulator film 10 is flattened. As a result, in the region of the protruding pat 14, a cell gap is shorter than that in the other region of the insulator film 10 and a light slipping width due to a transverse electric field can be suppressed to the minimum. Then, the alignment failure of liquid crystal material which is to be generated by allowing a pixel electrode 11 to be formed to have steps is suppressed and light slips in the liquid crystal display are suppressed. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
(以下「TFT」と称する。)等のスイッチング素子を
用いたアクティブマトリクス型の液晶表示装置およびそ
の製造方法に関する。本発明の液晶表示装置は、液晶カ
ラーテレビなどの直視型液晶ディスプレイや液晶プロジ
ェクタなどの投射型液晶ディスプレイに利用される。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device using a switching element such as a thin film transistor (hereinafter referred to as "TFT") and a manufacturing method thereof. INDUSTRIAL APPLICABILITY The liquid crystal display device of the present invention is used for a direct view type liquid crystal display such as a liquid crystal color television and a projection type liquid crystal display such as a liquid crystal projector.

【0002】[0002]

【従来の技術】従来のアクティブマトリクス型液晶表示
装置は、画素表示の単位となる画素電極がマトリクス状
に複数配置されたアクティブマトリクス基板と、画素電
極に対向する対向電極が配置された対向基板と、両基板
に挟まれた液晶層とを有する。
2. Description of the Related Art A conventional active matrix type liquid crystal display device includes an active matrix substrate having a plurality of pixel electrodes, which are units of pixel display, arranged in a matrix, and an opposite substrate having an opposite electrode facing the pixel electrodes. , And a liquid crystal layer sandwiched between both substrates.

【0003】アクティブマトリクス基板は、例えば、基
板上に、まず各画素のスイッチング素子が作られ、その
後、走査配線や信号配線が形成され,最後に画素電極が
作られて製造される。このようなアクティブマトリクス
基板では、スイッチング素子や配線などの存在により、
表示領域における画素電極の表面が凸凹になり、画素電
極上に形成される配向膜に段差が生じる。液晶材料の配
向処理を行うラビング工程において、段差の障害の為に
均一に配向処理ができないことがあり、配向膜の段差部
分での液晶材料は配向不良が生じる。配向不良が生じる
と、その部分では液晶材料は良好に駆動することができ
なくなり、液晶表示装置の光抜けなどにより、コントラ
ストが低下し、表示品位の低下を招いてしまう。
An active matrix substrate is manufactured, for example, by first forming switching elements for each pixel on the substrate, then forming scan wirings and signal wirings, and finally forming pixel electrodes. In such an active matrix substrate, due to the presence of switching elements and wiring,
The surface of the pixel electrode in the display region becomes uneven, and a step is formed in the alignment film formed on the pixel electrode. In the rubbing process for aligning the liquid crystal material, the alignment process may not be performed uniformly due to a step difference, and the liquid crystal material in the step portion of the alignment film may have poor alignment. When the alignment failure occurs, the liquid crystal material cannot be driven well in that portion, and the contrast is lowered due to light leakage of the liquid crystal display device and the display quality is lowered.

【0004】画素電極表面の凸凹を解消する平坦化技術
が、例えば特開平11−142870号公報に提案され
ている。この従来技術では、アクティブマトリクス基板
上に平坦化膜が設けられており、その表面が研磨処理に
より平坦化されている。表面が平坦化処理されたアクテ
ィブマトリクス基板では、表面の凸凹の影響により生じ
ていた液晶材料の配向不良による光抜けを防止し、コン
トラストの低下を改善することができる。
A flattening technique for eliminating irregularities on the surface of the pixel electrode has been proposed, for example, in Japanese Patent Laid-Open No. 11-142870. In this conventional technique, a flattening film is provided on an active matrix substrate, and the surface thereof is flattened by polishing. In the active matrix substrate whose surface is flattened, it is possible to prevent light leakage due to defective alignment of the liquid crystal material, which is caused by the unevenness of the surface, and improve the deterioration of contrast.

【0005】一方、アクティブマトリクス基板の駆動方
式として、隣接する画素電極を同一極性で駆動させる方
式と、隣接する画素電極を異なる極性で駆動させる方式
とがある。アクティブマトリクス型液晶表示装置におい
ては、液晶材料の劣化防止、表示品位におけるクロスト
ークやフリッカの防止などのために、絵素電極の行また
は列のライン毎に所定の規則で反転させる反転駆動方式
が採用されている。例えば一行毎に反転駆動させる方式
においては、一行方向において隣接する画素電極群は、
各画素電極が同一極性の電位で駆動しているが、他の一
行方向の画素電極群との間では異なる極性の電位で駆動
していることになる。
On the other hand, as a method of driving the active matrix substrate, there are a method of driving adjacent pixel electrodes with the same polarity and a method of driving adjacent pixel electrodes with different polarities. In an active matrix type liquid crystal display device, an inversion driving method in which each row or column of picture element electrodes is inverted according to a predetermined rule is used in order to prevent deterioration of the liquid crystal material and crosstalk or flicker in display quality. Has been adopted. For example, in the method of performing inversion driving for each row, the pixel electrode groups adjacent in the row direction are
Each pixel electrode is driven with a potential of the same polarity, but it is driven with a potential of a different polarity with respect to other pixel electrode groups in the one row direction.

【0006】異なる極性で駆動されている電極間には、
電極間の横方向に電界が生じる。この横電界の影響によ
り液晶材料に配向不良が生じ、この部分において光抜け
が生じて、コントラストが低下する問題点が生じる。こ
の光抜け領域は、遮光膜などにより隠すことが可能であ
るが、各画素表示単位あたりの開口面積が低下し、明る
さが低下することになる。特開平11−142870号
公報等に開示されている平坦化技術では、横電界の影響
により液晶材料の配向不良を解消することはできない。
Between the electrodes driven with different polarities,
An electric field is generated laterally between the electrodes. Due to the influence of the lateral electric field, alignment failure occurs in the liquid crystal material, light leakage occurs in this portion, and there is a problem that the contrast decreases. Although this light-through region can be hidden by a light-shielding film or the like, the aperture area per pixel display unit is reduced and the brightness is reduced. The flattening technique disclosed in Japanese Patent Laid-Open No. 11-142870 or the like cannot eliminate the alignment defect of the liquid crystal material due to the influence of the lateral electric field.

【0007】アクティブマトリクス基板と対向基板との
距離(以下「セルギャップ」 と称する。)を短くするこ
とで、横電界の影響による光抜けの領域を狭くすること
は可能である。例えば、特開2001−142414に
は、異なる極性の電位で駆動される画素電極同士の境界
領域において、画素電極より下層側に位置する下地面に
対して凹凸を形成して、対向電極とのセルギャップを他
の領域より短くすることによって、異なる極性の電位で
駆動される画素電極同士の境界領域における横電界によ
る液晶材料の配向不良を防止することが開示されてい
る。しかし、液晶材料の種類により最適なセルギャップ
が決まっているので、セルギャップを狭くすると、液晶
表示装置の透過率が低下し、明るさが低下することにな
る。
By shortening the distance between the active matrix substrate and the counter substrate (hereinafter referred to as "cell gap"), it is possible to narrow the region of light leakage due to the influence of the lateral electric field. For example, in Japanese Unexamined Patent Application Publication No. 2001-142414, in a boundary region between pixel electrodes driven with different polarities, unevenness is formed on a base surface located below the pixel electrodes to form a cell with a counter electrode. It is disclosed that by making the gap shorter than other regions, alignment failure of the liquid crystal material due to a lateral electric field in a boundary region between pixel electrodes driven by potentials of different polarities is prevented. However, since the optimum cell gap is determined depending on the type of liquid crystal material, if the cell gap is narrowed, the transmittance of the liquid crystal display device is lowered and the brightness is lowered.

【0008】[0008]

【発明が解決しようとする課題】本発明者らが、セルギ
ャップと横電界の影響による光抜け領域との関係につい
て調査を行ったところ、図5のような結果が得られた。
一般にセルギャップは3.0μm程度とされているが、
例えば、横電界の影響を受ける領域のセルギャップを
0.5μm短くし、2.5μmにした場合、横電界の影
響による光抜け領域の幅(以下「光抜け幅」とも称す
る。)は1.0μm程度小さくなることが図5の結果か
ら分かる。
The inventors of the present invention investigated the relationship between the cell gap and the light-exiting region due to the influence of the lateral electric field, and the results shown in FIG. 5 were obtained.
Generally, the cell gap is about 3.0 μm,
For example, when the cell gap in the region affected by the lateral electric field is shortened by 0.5 μm to 2.5 μm, the width of the light passing region (hereinafter also referred to as “light passing width”) due to the influence of the lateral electric field is 1. It can be seen from the result of FIG. 5 that the size is reduced by about 0 μm.

【0009】特開2001−142414に記載の方法
では、図6(b)に示すように、走査配線5aや容量線
5bの形成領域におけるTFTアレイ基板1に凸部10
1を形成することによって、走査配線5aや容量線5b
を覆う層間絶縁膜8の表面に凸部101を反映させて、
横電界の生じる領域のセルギャップd2を他の領域にお
けるセルギャップd1よりも短くしている。
According to the method described in Japanese Patent Laid-Open No. 2001-142414, as shown in FIG. 6B, the convex portion 10 is formed on the TFT array substrate 1 in the formation region of the scanning wiring 5a and the capacitance line 5b.
1 to form the scanning line 5a and the capacitance line 5b.
By reflecting the convex portion 101 on the surface of the interlayer insulating film 8 covering the
The cell gap d2 in the region where the lateral electric field is generated is made shorter than the cell gap d1 in the other regions.

【0010】しかし、層間絶縁膜6,8の形成により、
凸部101の領域が層間絶縁膜8の表面において幅が広
くなる。層間絶縁膜8表面の凸部の幅を制御することは
容易でない。また、凸部101のテーパー面102も層
間絶縁膜8の表面に反映される。層間絶縁膜6,8の膜
厚は、一般的に1.0μm以上であり、走査配線5aや
容量線5bの両端に生じる、凸部101のテーパー面1
02の領域(以下「段差領域」とも称する。)も、層間
絶縁膜8の表面において幅が約1.0μm以上広くな
る。層間絶縁膜8の表面における段差領域では、傾斜に
伴う配向不良が生じるので、なんらかの遮光対策を行う
必要がある。遮光対策として、例えば走査配線5aや容
量線5bよりも上層に設けられた遮光層(不図示)、ま
たは対向基板と対向電極12との間に設けられた遮光層
9の幅を広げることは、開口面積の低下を伴う。
However, by forming the interlayer insulating films 6 and 8,
The width of the region of the convex portion 101 is widened on the surface of the interlayer insulating film 8. It is not easy to control the width of the convex portion on the surface of the interlayer insulating film 8. Further, the tapered surface 102 of the convex portion 101 is also reflected on the surface of the interlayer insulating film 8. The film thickness of the interlayer insulating films 6 and 8 is generally 1.0 μm or more, and the tapered surface 1 of the convex portion 101 generated at both ends of the scanning wiring 5a and the capacitance line 5b.
The region 02 (hereinafter also referred to as “step region”) has a width of about 1.0 μm or more on the surface of the interlayer insulating film 8. In the stepped region on the surface of the interlayer insulating film 8, alignment failure due to tilting occurs, so it is necessary to take some light shielding measures. As a light-shielding measure, for example, increasing the width of a light-shielding layer (not shown) provided above the scanning wiring 5a or the capacitance line 5b or the light-shielding layer 9 provided between the counter substrate and the counter electrode 12 Accompanied by a decrease in the opening area.

【0011】図6(a)や図6(b)に示すように、画
素電極11と対向電極12との間のセルギャップd1を
短くすることにより、横電界の影響による光抜けの領域
15の幅は狭くなる。例えば、横電界の影響を受ける領
域15のセルギャップを0.5μm短くした場合、光抜
け幅は約1μm短くなる。しかし、層間絶縁膜6,8の
膜厚が例えば1μmの場合、層間絶縁膜8の表面におけ
る段差領域16の幅が、TFTアレイ基板1の凸部10
1における段差領域の幅よりも1μm以上広くなる。層
間絶縁膜8表面の段差領域16では、配向不良に伴う光
抜けが生じる。すなわち、セルギャップを短くすること
による光抜け幅の短縮よりも、段差領域の拡張による光
抜け幅の拡大が上回ることになる。
As shown in FIGS. 6 (a) and 6 (b), by shortening the cell gap d1 between the pixel electrode 11 and the counter electrode 12, the region 15 of light leakage caused by the influence of the lateral electric field is formed. The width becomes narrow. For example, when the cell gap of the region 15 affected by the lateral electric field is shortened by 0.5 μm, the light leakage width is reduced by about 1 μm. However, when the film thickness of the interlayer insulating films 6 and 8 is, for example, 1 μm, the width of the step region 16 on the surface of the interlayer insulating film 8 depends on the convex portion 10 of the TFT array substrate 1.
The width is 1 μm or more wider than the width of the stepped region in No. 1. In the step region 16 on the surface of the interlayer insulating film 8, light leakage occurs due to defective alignment. That is, the expansion of the light leakage width due to the expansion of the step region exceeds the reduction of the light leakage width due to the shortening of the cell gap.

【0012】したがって、光抜け幅の拡大の対策のため
に、遮光領域を拡大する必要があるが、遮光領域を拡大
すれば、開口面積の低下が生じ、対策としては不十分で
ある。或いは、開口面積を確保することを優先する場
合、配線等を細くする必要があるが、配線抵抗の増加
や、保持容量面積の低下を伴い、表示品位への影響は少
なくない。
Therefore, it is necessary to enlarge the light-shielding region as a measure for increasing the width of the light passage, but if the light-shielding region is enlarged, the aperture area is reduced, which is not sufficient. Alternatively, when priority is given to securing the opening area, it is necessary to make the wiring thin, but this is accompanied by an increase in wiring resistance and a decrease in storage capacitor area, and this has a considerable effect on display quality.

【0013】本発明は、以上のような問題点に鑑みてな
されたもので、明るく高コントラストを有するアクティ
ブマトリクス型の液晶表示装置およびその製造方法を提
供することを目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide an active matrix type liquid crystal display device having a bright and high contrast and a manufacturing method thereof.

【0014】[0014]

【課題を解決するための手段】本発明の第1の局面によ
る液晶表示装置は、互いに平行に延びる複数本の走査配
線と、前記複数本の走査配線に交差し、かつ互いに平行
に延びる複数本の信号配線と、前記走査配線および前記
信号配線に接続され、マトリクス状に配置された複数の
スイッチング素子と、前記複数のスイッチング素子のそ
れぞれに接続され、マトリクス状に配置された複数の画
素電極とを有するアクティブマトリクス基板と、前記画
素電極に対向する対向電極を有する対向基板と、前記ア
クティブマトリクス基板および前記対向基板の間に介在
する液晶層とを備える液晶表示装置であって、前記複数
の画素電極は、同一の極性の電位で駆動される第1画素
電極群と、前記第1画素電極群とは異なる極性の電位で
駆動される第2画素電極群とからなり、前記第1画素電
極群および前記第2画素電極群は、それぞれ1フレーム
または1フィールドの周期ごとに極性が反転して駆動さ
れ、前記アクティブマトリクス基板は、前記走査配線、
前記信号配線および前記スイッチング素子と前記画素電
極との間に、前記液晶層側の表面が平坦な層間絶縁膜を
有しており、前記層間絶縁膜は、前記第1画素電極群に
属する第1画素電極と、前記第2画素電極群に属し、か
つ前記第1画素電極に隣接する第2画素電極との間隙の
切れ目領域を少なくとも含む領域内において、前記液晶
層側に突出する凸部を有する。
A liquid crystal display device according to a first aspect of the present invention includes a plurality of scanning wirings extending in parallel with each other and a plurality of scanning wirings intersecting the plurality of scanning wirings and extending in parallel with each other. Signal wiring, a plurality of switching elements connected to the scanning wiring and the signal wiring and arranged in a matrix, and a plurality of pixel electrodes connected to each of the plurality of switching elements and arranged in a matrix. A liquid crystal display device comprising: an active matrix substrate having: a counter electrode having a counter electrode facing the pixel electrode; and a liquid crystal layer interposed between the active matrix substrate and the counter substrate. The electrodes are a first pixel electrode group driven by a potential of the same polarity and a second image electrode driven by a potential of a polarity different from that of the first pixel electrode group. Consists of a electrode group, the first pixel electrode group and the second pixel electrode group, the polarity is driven inverted every period of 1 frame or 1 field, the active matrix substrate, the scanning lines,
An interlayer insulating film having a flat surface on the liquid crystal layer side is provided between the signal line and the switching element and the pixel electrode, and the interlayer insulating film is a first pixel electrode belonging to the first pixel electrode group. In a region including at least a break region of a gap between the pixel electrode and the second pixel electrode which belongs to the second pixel electrode group and is adjacent to the first pixel electrode, there is a protrusion protruding toward the liquid crystal layer side. .

【0015】本明細書において「平坦」とは、液晶層の
厚さのばらつきに起因する表示品位の低下が発生しない
程度に、液晶層の厚さを均一に規定する表面の状態を言
う。具体的には、ある領域の表面の粗さ(例えば表面粗
さ計で測定された凹凸の平均値)が、その領域の液晶層
の厚さの10分の1以下であるとき、その表面は平坦で
あるという。
In the present specification, the term "flat" means a surface condition that uniformly regulates the thickness of the liquid crystal layer to the extent that the deterioration of display quality due to the variation in the thickness of the liquid crystal layer does not occur. Specifically, when the roughness of the surface of a region (for example, the average value of the unevenness measured by a surface roughness meter) is 1/10 or less of the thickness of the liquid crystal layer in the region, the surface is It is said to be flat.

【0016】本発明の第2の局面による液晶表示装置
は、互いに平行に延びる複数本の走査配線と、前記複数
本の走査配線に交差し、かつ互いに平行に延びる複数本
の信号配線と、前記走査配線および前記信号配線に接続
され、マトリクス状に配置された複数のスイッチング素
子と、前記複数のスイッチング素子のそれぞれに接続さ
れ、マトリクス状に配置された複数の画素電極とを有す
るアクティブマトリクス基板と、前記画素電極に対向す
る対向電極を有する対向基板と、前記アクティブマトリ
クス基板および前記対向基板の間に介在する液晶層とを
備える液晶表示装置であって、前記複数の画素電極は、
同一の極性の電位で駆動される第1画素電極群と、前記
第1画素電極群とは異なる極性の電位で駆動される第2
画素電極群とからなり、前記第1画素電極群および前記
第2画素電極群は、それぞれ1フレームまたは1フィー
ルドの周期ごとに極性が反転して駆動され、前記アクテ
ィブマトリクス基板は、前記走査配線、前記信号配線お
よび前記スイッチング素子と前記画素電極との間に、前
記液晶層側の表面が平坦な層間絶縁膜を有しており、前
記層間絶縁膜上には、前記第1画素電極群に属する第1
画素電極と、前記第2画素電極群に属し、かつ前記第1
画素電極に隣接する第2画素電極との間隙の切れ目領域
を少なくとも含む領域内において、前記液晶層側に突出
する絶縁性の凸状層が形成されている。
In a liquid crystal display device according to a second aspect of the present invention, a plurality of scanning wirings extending in parallel with each other, a plurality of signal wirings intersecting with the plurality of scanning wirings and extending in parallel with each other, An active matrix substrate having a plurality of switching elements connected to the scan wiring and the signal wiring and arranged in a matrix, and a plurality of pixel electrodes connected to each of the plurality of switching elements and arranged in a matrix. A liquid crystal display device comprising a counter substrate having a counter electrode facing the pixel electrode, and a liquid crystal layer interposed between the active matrix substrate and the counter substrate, wherein the plurality of pixel electrodes are
A first pixel electrode group driven with a potential of the same polarity and a second pixel electrode driven with a potential of a different polarity from the first pixel electrode group.
A pixel electrode group, and the first pixel electrode group and the second pixel electrode group are driven with their polarities being inverted at each one frame or one field cycle, and the active matrix substrate is driven by the scanning wiring, An interlayer insulating film having a flat surface on the liquid crystal layer side is provided between the signal line and the switching element and the pixel electrode, and belongs to the first pixel electrode group on the interlayer insulating film. First
A pixel electrode, which belongs to the second pixel electrode group, and which has the first
An insulating convex layer protruding toward the liquid crystal layer side is formed in a region including at least a gap region of a gap between the pixel electrode and the second pixel electrode.

【0017】本発明の第2の局面による液晶表示装置
は、前記凸状層が、遮光性を有する遮光層であっても良
い。
In the liquid crystal display device according to the second aspect of the present invention, the convex layer may be a light shielding layer having a light shielding property.

【0018】本発明の第1または第2の局面による液晶
表示装置は、前記凸部または前記凸状層が、前記走査配
線、前記信号配線および前記スイッチング素子のうちの
いずれかまたは複数と重畳する重畳領域をさらに含む領
域内に形成されていても良い。
In the liquid crystal display device according to the first or second aspect of the present invention, the convex portion or the convex layer overlaps any one or a plurality of the scanning wiring, the signal wiring and the switching element. It may be formed in a region further including the overlapping region.

【0019】本発明の第1の局面による液晶表示装置を
製造する方法は、前記アクティブマトリクス基板上に形
成された前記層間絶縁膜の表面を化学機械研磨により平
坦化する工程と、表面が平坦化された前記層間絶縁膜上
に、レジスト膜を形成する工程と、前記レジスト膜をパ
ターニングして、前記切れ目領域を少なくとも含む領域
を覆うレジスト層を形成する工程と、パターニングされ
た前記レジスト層をマスクとして、前記層間絶縁膜をエ
ッチングすることによって、前記切れ目領域を少なくと
も含む領域以外の領域における前記層間絶縁膜を薄膜化
するとともに、前記切れ目領域を少なくとも含む領域に
おける前記層間絶縁膜に凸部を形成する工程とを含む。
A method of manufacturing a liquid crystal display device according to a first aspect of the present invention comprises a step of planarizing a surface of the interlayer insulating film formed on the active matrix substrate by chemical mechanical polishing, and a surface planarizing. Forming a resist film on the formed interlayer insulating film, patterning the resist film to form a resist layer covering a region including at least the cut region, and masking the patterned resist layer. As the interlayer insulating film is thinned by etching the interlayer insulating film in a region other than a region including at least the cut region, and a convex portion is formed in the interlayer insulating film in a region including at least the cut region. And a step of performing.

【0020】本発明の第2の局面による液晶表示装置を
製造する方法は、前記アクティブマトリクス基板上に形
成された前記層間絶縁膜の表面を化学機械研磨により平
坦化する工程と、表面が平坦化された前記層間絶縁膜上
に、絶縁膜およびレジスト膜を順次形成する工程と、前
記レジスト膜をパターニングして、前記切れ目領域を少
なくとも含む領域を覆うレジスト層を形成する工程と、
パターニングされた前記レジスト層をマスクとして、前
記絶縁膜をエッチングすることによって、前記切れ目領
域を少なくとも含む領域以外の領域の前記絶縁膜を除去
するとともに、前記切れ目領域を少なくとも含む領域に
おける前記絶縁膜を凸状に形成する工程とを含む。
A method of manufacturing a liquid crystal display device according to a second aspect of the present invention comprises a step of flattening the surface of the interlayer insulating film formed on the active matrix substrate by chemical mechanical polishing, and a step of flattening the surface. A step of sequentially forming an insulating film and a resist film on the formed interlayer insulating film, and a step of patterning the resist film to form a resist layer covering a region including at least the cut region,
By using the patterned resist layer as a mask and etching the insulating film, the insulating film in a region other than a region including at least the cut region is removed, and the insulating film in a region including at least the cut region is formed. And a step of forming a convex shape.

【0021】[0021]

【発明の実施の形態】以下、図面を参照しながら本発明
による実施形態を説明する。以下の実施形態では、透過
型の液晶表示装置について説明するが、本発明の液晶表
示装置は、反射型や反射透過両用型の液晶表示装置に適
応することもできる。
DETAILED DESCRIPTION OF THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In the following embodiments, a transmissive liquid crystal display device will be described, but the liquid crystal display device of the present invention can also be applied to a reflective liquid crystal display device and a reflective / transmissive liquid crystal display device.

【0022】(実施形態1)本発明による実施形態1の
液晶表示装置は、画像表示を行う際の表示単位となる複
数の画素電極がマトリクス状に配置されたアクティブマ
トリクス基板と、対向電極等を有し、アクティブマトリ
クス基板から適当な間隔をあけて対向配置された対向基
板と、これら両基板に挟まれた液晶層とを備える。
(Embodiment 1) A liquid crystal display device according to Embodiment 1 of the present invention includes an active matrix substrate in which a plurality of pixel electrodes, which are display units at the time of displaying an image, are arranged in a matrix, a counter electrode, and the like. The counter substrate includes a counter substrate which is opposed to the active matrix substrate with a proper distance from the active matrix substrate, and a liquid crystal layer sandwiched between the two substrates.

【0023】図1は、本実施形態のアクティブマトリク
ス基板を模式的に示す平面図である。図2(a)〜図2
(f)および図3(a)〜図3(c)は、本実施形態の
液晶表示装置の製造工程を示す断面図であり、図1中の
A−A’線断面図を左側に、図1中のB−B’線断面図
を右側に、それぞれ示している。
FIG. 1 is a plan view schematically showing the active matrix substrate of this embodiment. 2 (a) to 2
3F and FIG. 3A to FIG. 3C are cross-sectional views showing the manufacturing process of the liquid crystal display device of the present embodiment, and the cross-sectional view taken along the line AA ′ in FIG. The cross-sectional view taken along the line BB 'in 1 is shown on the right side.

【0024】本実施形態で用いるアクティブマトリクス
基板について図1および図3(b)参照しながら説明す
る。ガラス基板などの絶縁性基板1上には、遮光膜2が
形成され、遮光膜2を覆う絶縁膜20が形成されてい
る。絶縁膜20上には、活性層3と、活性層3を覆うゲ
ート絶縁膜4とが形成されている。ゲート絶縁膜4上に
は、走査配線5aおよび容量線5bが形成され、第1層
間絶縁膜6を介して走査配線5aと交差する信号配線7
が形成されている。本実施形態では、互いに平行な複数
の走査配線5aが行方向に延び、互いに平行な複数の信
号配線7が列方向に延びているが、走査配線5aが列方
向に延び、信号配線7が行方向に延びるように配置して
も良い。
The active matrix substrate used in this embodiment will be described with reference to FIGS. 1 and 3B. A light shielding film 2 is formed on an insulating substrate 1 such as a glass substrate, and an insulating film 20 covering the light shielding film 2 is formed. The active layer 3 and the gate insulating film 4 covering the active layer 3 are formed on the insulating film 20. The scanning wiring 5a and the capacitance line 5b are formed on the gate insulating film 4, and the signal wiring 7 intersects with the scanning wiring 5a via the first interlayer insulating film 6.
Are formed. In the present embodiment, the plurality of scanning wirings 5a parallel to each other extend in the row direction and the plurality of signal wirings 7 parallel to each other extend in the column direction. However, the scanning wirings 5a extend in the column direction and the signal wirings 7 extend in the row direction. You may arrange | position so that it may extend in a direction.

【0025】活性層3は、各走査配線5aと各信号配線
7との交差部分近傍に形成されており、活性層3、ゲー
ト絶縁膜4、走査配線(ゲート電極を含む)5aおよび
信号配線(ソース電極を含む)7からスイッチング素子
であるTFTが構成される。TFTは、走査配線5aに
印加される走査信号によってオン・オフのスイッチング
制御がなされる。
The active layer 3 is formed in the vicinity of the intersection of each scanning wiring 5a and each signal wiring 7, and the active layer 3, the gate insulating film 4, the scanning wiring (including the gate electrode) 5a and the signal wiring ( A TFT, which is a switching element, is composed of the source electrode 7). The TFT is ON / OFF switched by a scanning signal applied to the scanning wiring 5a.

【0026】容量線5bは、信号配線7との交差部から
信号配線7に沿って、図1中の下方に延びる延出部を有
する。容量線5bの延出部と信号配線7との間に絵素容
量を補助する補助容量が蓄積される。
The capacitance line 5b has an extending portion extending downward in FIG. 1 from the intersection with the signal wiring 7 along the signal wiring 7. An auxiliary capacitance for assisting the pixel capacitance is accumulated between the extension of the capacitance line 5b and the signal line 7.

【0027】絶縁性基板1上に、これら走査配線5a、
容量線5b、信号配線7およびTFTを覆うように、言
い換えればこれら配線5a,5b,7およびTFTと重
畳する重畳領域に、所定の膜厚を有する第2層間絶縁膜
8を介して、遮光膜9が形成されている。さらに、遮光
膜9を覆う第3層間絶縁膜10が形成されている。第3
層間絶縁膜10は、化学機械研磨(以下「CMP」と称
する。)により表面の平坦化処理が行われている。
On the insulating substrate 1, these scanning wirings 5a,
In order to cover the capacitance line 5b, the signal line 7 and the TFT, in other words, in the overlapping region where these lines 5a, 5b and 7 and the TFT are overlapped with each other, the light shielding film is provided via the second interlayer insulating film 8 having a predetermined thickness 9 is formed. Further, a third interlayer insulating film 10 that covers the light shielding film 9 is formed. Third
The surface of the interlayer insulating film 10 is planarized by chemical mechanical polishing (hereinafter referred to as “CMP”).

【0028】CMPとは、研磨剤により物理的に表面を
研磨し、さらに化学薬品によって化学的にも研磨して、
薄膜の表面を研磨して平坦化することである。すなわ
ち、研磨剤と化学薬品を併用して、薄膜の表面を研磨
し、平坦にすることである。配線5a,5b,7やTF
Tが存在することによって、第3層間絶縁膜10の表面
に凹凸が生る。この層間絶縁膜10を平坦化する場合、
配線5a,5b,7やTFTの層厚(高さ)よりも十分
に厚い層間絶縁膜10を形成する。層間絶縁膜10は研
磨布(パッド)と研磨剤(スラリー)により、化学的・
機械的に研磨(除去)する。研磨を行うことで、表面の
凸部が除去されるので、層間絶縁膜10の表面が平坦化
される。CMPは、従来の平坦化手法である、SOG法
や流動法と比べて、絶縁膜の全面を平坦化できる点で有
効である。
CMP is a method of physically polishing the surface with an abrasive, and further chemically polishing with a chemical agent.
This is to polish the surface of the thin film to flatten it. That is, the surface of the thin film is polished and flattened by using an abrasive and a chemical together. Wiring 5a, 5b, 7 and TF
The presence of T causes unevenness on the surface of the third interlayer insulating film 10. When the interlayer insulating film 10 is flattened,
An interlayer insulating film 10 that is sufficiently thicker than the layer thickness (height) of the wirings 5a, 5b, 7 and the TFT is formed. The inter-layer insulating film 10 is chemically and chemically treated with a polishing cloth (pad) and an abrasive (slurry).
Mechanically polish (remove). By polishing, the convex portions on the surface are removed, so that the surface of the interlayer insulating film 10 is flattened. CMP is effective in that the entire surface of the insulating film can be planarized as compared with the conventional planarization method such as the SOG method and the flow method.

【0029】この平坦化された第3層間絶縁膜10に
は、後述する切れ目領域を少なくとも含む領域内におい
て、液晶層側に突出する凸部14が形成されている。第
3層間絶縁膜10には、各TFTのドレイン電極に達す
るコンタクトホールが、各ドレイン電極と重畳する位置
にそれぞれ形成されている。また、第3層間絶縁膜10
上には、各TFTのドレイン電極にコンタクトホールを
介して接続された画素電極11がそれぞれ設けられてい
る。
In the flattened third interlayer insulating film 10, a convex portion 14 protruding toward the liquid crystal layer is formed in a region including at least a cut region described later. Contact holes reaching the drain electrodes of the respective TFTs are formed in the third interlayer insulating film 10 at positions overlapping the respective drain electrodes. In addition, the third interlayer insulating film 10
Pixel electrodes 11 connected to the drain electrodes of the respective TFTs via contact holes are provided on the upper side.

【0030】なお、互いに隣接する画素電極11の間隙
の切れ目領域は、バス配線(走査配線5aおよび信号配
線7)と重畳させることが好ましい。これにより、画素
電極11とバス配線5a,7とが互いに重なる領域の面
積が小さくなるので、画素電極11とバス配線5a,7
との間に蓄積される容量値が小さくなり、表示品位が向
上する。
It is preferable that the gap region between the pixel electrodes 11 adjacent to each other be overlapped with the bus wiring (scanning wiring 5a and signal wiring 7). As a result, the area of the region where the pixel electrode 11 and the bus wirings 5a and 7 overlap with each other is reduced, so that the pixel electrode 11 and the bus wirings 5a and 7 are reduced.
The capacitance value accumulated between and becomes smaller, and the display quality is improved.

【0031】アクティブマトリクス基板上に形成された
複数の画素電極は、同一の極性の電位で駆動される第1
画素電極群と、第1画素電極群とは異なる極性の電位で
駆動される第2画素電極群とからなる。第1画素電極群
および第2画素電極群は、それぞれ1フレームまたは1
フィールドの周期ごとに極性が反転して駆動される。こ
れにより、直流電圧印加による液晶材料の劣化が防止さ
れ、表示画像におけるクロストークやフリッカが防止さ
れる。例えば、1フレームまたは1フィールドの画像信
号に対応する表示を行う期間は、奇数行に配列された画
素電極群が対向電極の電位を基準として正極性の電位で
駆動され、偶数行に配列された画素電極群が対向電極の
電位を基準として負極性の電位で駆動される。次のフレ
ームまたはフィールドの画像信号に対応する表示を行う
期間では、逆に偶数行に配列された画素電極群が正極性
の電位で駆動され、奇数行に配列された画素電極群が負
極性の電位で駆動される。反転駆動方式は、この行反転
駆動方式に限定されず、同一列の画素電極群を同一極性
の電位により駆動しつつ、電位の極性を列毎にフレーム
またはフィールド周期で反転させる列駆動方式でも良
い。また、マトリクス状に配列された複数の画素電極の
うち任意に組み合わせられた画素電極群と、他の画素電
極群とを異なる極性の電位で駆動させ、フレームまたは
フィールド周期で電位の極性を反転させても良い。
A plurality of pixel electrodes formed on the active matrix substrate are driven by a potential of the same polarity.
The pixel electrode group and the second pixel electrode group driven by a potential having a polarity different from that of the first pixel electrode group. Each of the first pixel electrode group and the second pixel electrode group has one frame or one frame.
The polarity is inverted and driven for each field cycle. As a result, deterioration of the liquid crystal material due to application of a DC voltage is prevented, and crosstalk and flicker in the display image are prevented. For example, during a display period corresponding to an image signal of one frame or one field, the pixel electrode groups arranged in odd rows are driven with a positive potential with reference to the potential of the counter electrode and arranged in even rows. The pixel electrode group is driven with a negative potential with reference to the potential of the counter electrode. On the contrary, in the period in which the display corresponding to the image signal of the next frame or field is performed, the pixel electrode groups arranged in the even rows are driven by the positive potential, and the pixel electrode groups arranged in the odd rows are negative. Driven by electric potential. The inversion drive method is not limited to this row inversion drive method, and may be a column drive method in which the polarity of the electric potential is inverted for each column in a frame or field cycle while driving the pixel electrode groups in the same column with the electric potential of the same polarity. . In addition, a pixel electrode group arbitrarily combined among a plurality of pixel electrodes arranged in a matrix and another pixel electrode group are driven with potentials having different polarities, and the polarity of the potentials is inverted in a frame or field cycle. May be.

【0032】図1に、あるタイミングにおける各画素電
極の極性を+または−で示す。同一列の画素電極群11
a,11bおよび画素電極群11c,11dは、それぞ
れ同じ極性の電位であり、行方向に隣接する画素電極
間、例えば画素電極11aと画素電極11bとの間に
は、横電界は生じない。しかしながら、列方向に隣接す
る画素電極間、例えば画素電極11bと画素電極11c
との間隙の切れ目領域15には、横電界が生じる。した
がって、横電界の影響により液晶材料の配向不良が生じ
て、光抜けが起きる。
In FIG. 1, the polarity of each pixel electrode at a certain timing is indicated by + or −. Pixel electrode group 11 in the same column
The potentials a and 11b and the pixel electrode groups 11c and 11d have the same polarity, and no horizontal electric field is generated between the pixel electrodes adjacent to each other in the row direction, for example, between the pixel electrode 11a and the pixel electrode 11b. However, between the pixel electrodes adjacent in the column direction, for example, the pixel electrode 11b and the pixel electrode 11c.
A lateral electric field is generated in the cut region 15 of the gap between the and. Therefore, the influence of the lateral electric field causes alignment failure of the liquid crystal material, resulting in light leakage.

【0033】本実施形態では、第3層間絶縁膜10の切
れ目領域15に凸部14を形成することによって、切れ
目領域15におけるセルギャップを他の領域におけるセ
ルギャップよりも短くしている。これにより、切れ目領
域15近傍の画素電極の部分と対向電極12との間の縦
電界を他の領域における縦電界よりも相対的に強くする
ことができる。したがって、横電界が液晶材料に与える
影響が小さくなり、液晶材料の配向不良が生じる領域、
言い換えれば光抜け幅が縮小する。
In this embodiment, the convex portion 14 is formed in the cut region 15 of the third interlayer insulating film 10 to make the cell gap in the cut region 15 shorter than the cell gaps in the other regions. As a result, the vertical electric field between the counter electrode 12 and the portion of the pixel electrode near the cut region 15 can be made relatively stronger than the vertical electric field in the other regions. Therefore, the influence of the lateral electric field on the liquid crystal material is reduced, and a region where alignment failure of the liquid crystal material occurs,
In other words, the width of light leakage is reduced.

【0034】なお、本実施形態では、凸部14の側面が
なだらかなテーパー面であるので、凸部14の上面と第
3層間絶縁膜10の平坦面との段差による画素電極11
の断線が生じ難い。
In this embodiment, since the side surface of the convex portion 14 is a gentle tapered surface, the pixel electrode 11 due to the step between the upper surface of the convex portion 14 and the flat surface of the third interlayer insulating film 10 is formed.
Is unlikely to break.

【0035】本実施形態では、第3層間絶縁膜10の平
坦化工程すなわちCMP処理を行うことで、走査配線5
aや信号配線7等により遮光される領域と、それ以外領
域(透過領域)とが決定される。平坦化処理がされてい
ないと、配線5a,5b,7やTFTが存在する領域に
おいて層間絶縁膜10の表面に凹凸が生じる。この表面
凹凸により、透過領域でも、配線等が存在する領域の近
傍に光抜けが生じるので、配線等が存在する領域よりも
広い領域を遮光層を用いて遮光する必要がある。本実施
形態では、CMP処理を行い第3層間絶縁膜10を平坦
化することで、表面凹凸が解消されるので、凹凸による
光抜けがなく、配線等が存在する領域のみを遮光層によ
り遮光すれば良い。
In this embodiment, the scan wiring 5 is formed by performing the flattening process of the third interlayer insulating film 10, that is, the CMP process.
A region that is shielded by a and the signal wiring 7 and the other region (transmissive region) are determined. If the flattening process is not performed, unevenness is generated on the surface of the interlayer insulating film 10 in the regions where the wirings 5a, 5b, 7 and the TFT exist. Due to the surface irregularities, light leakage occurs even in the transmissive region in the vicinity of the region where the wiring and the like exist. Therefore, it is necessary to shield the region wider than the region where the wiring and the like exist by using the light shielding layer. In the present embodiment, the CMP process is performed to planarize the third interlayer insulating film 10, so that the surface irregularities are eliminated, so that there is no light leakage due to the irregularities and only the region where the wiring or the like exists is shielded by the light shielding layer. Good.

【0036】第3層間絶縁膜10は、表面全体が平坦で
あるので、画素電極11の全ての領域において、段差の
影響による光抜けがなく、配線等が存在する領域以外の
領域はすべて開口領域に使用することができる。一方、
凸部14を形成することで、光抜け領域が抑制されるも
のの、光抜け幅をゼロにすることはできないので、遮光
層が必要となる。そこで、走査配線(金属)5a、信号
配線(金属)7や遮光膜の領域と、抑制された横電界の
影響による光抜け領域とを重畳させることにより、言い
換えれば抑制された光抜け領域に配線等を配置すること
で、遮光領域の拡大を抑えることができる。したがっ
て、余分な遮光層を必要とせず、各画素表示単位を有効
利用することで、開口面積を高めることができる。
Since the entire surface of the third interlayer insulating film 10 is flat, there is no light leakage due to the influence of steps in all regions of the pixel electrode 11, and all regions other than the regions in which wirings and the like are present are open regions. Can be used for on the other hand,
By forming the convex portion 14, the light passage area is suppressed, but the light passage width cannot be made zero, so that a light shielding layer is required. Therefore, the scanning wiring (metal) 5a, the signal wiring (metal) 7, and the light-shielding film region are overlapped with the light leakage region due to the influence of the suppressed lateral electric field, in other words, wiring is performed in the suppressed light leakage region. It is possible to suppress the expansion of the light-shielding region by arranging or the like. Therefore, the aperture area can be increased by effectively utilizing each pixel display unit without requiring an extra light shielding layer.

【0037】特開2001−142414に記載の方法
では、図6(b)に示すように、層間絶縁膜6,8の形
成により、TFTアレイ基板1の凸部101の領域およ
び段差領域が層間絶縁膜8の表面において幅が広くな
り、光抜け幅が拡大する。これに対して、本実施形態で
は、凸部14がアクティブマトリクス基板の上層、すな
わち、画素電極11に接する第3層間絶縁膜10に形成
されているので、凸部14の幅が拡大せず、光抜け幅を
必要最小限に抑えることができる。
In the method described in Japanese Patent Laid-Open No. 2001-142414, as shown in FIG. 6B, the interlayer insulating films 6 and 8 are formed so that the region of the convex portion 101 and the step region of the TFT array substrate 1 are insulated from each other. The width of the surface of the film 8 becomes wider, and the width of light leakage is increased. On the other hand, in the present embodiment, since the convex portion 14 is formed on the upper layer of the active matrix substrate, that is, the third interlayer insulating film 10 in contact with the pixel electrode 11, the width of the convex portion 14 does not increase, The light leakage width can be suppressed to the necessary minimum.

【0038】次に、本実施形態の液晶表示装置の製造方
法を図2(a)〜図2(f)および図3(a)〜図3
(c)を参照しながら説明する。図2(a)に示すよう
に、ガラス、あるいは石英などの透明絶縁性基板1上
に、トランジスタの下部遮光層となる遮光膜をCVD法
あるいはスパッタ法等により堆積させ、フォト/エッチ
ングによりパターニングして、下部遮光膜2を形成す
る。遮光膜としては、金属膜(Al、Ta、Ti、W、
Mo、Cr、Ni)やポリシリコンなどの単層膜、Al
Si、MoSi2 、TaSi2 、TiSi2 、WS
2 、CoSi2 、NiSi2 、PtSi、Pd2 S、
HfN、ZrN、TiN、TaN、NbN、TiC、T
aC、TiB2 やそれらを組み合わせたものなど遮光効
果のある材料が用いられる。
Next, a method of manufacturing the liquid crystal display device of this embodiment will be described with reference to FIGS. 2 (a) to 2 (f) and 3 (a) to 3
This will be described with reference to (c). As shown in FIG. 2A, a light-shielding film to be a lower light-shielding layer of a transistor is deposited on a transparent insulating substrate 1 such as glass or quartz by a CVD method, a sputtering method or the like, and patterned by photo / etching. Thus, the lower light shielding film 2 is formed. As the light-shielding film, a metal film (Al, Ta, Ti, W,
Mo, Cr, Ni), single layer film such as polysilicon, Al
Si, MoSi 2 , TaSi 2 , TiSi 2 , WS
i 2 , CoSi 2 , NiSi 2 , PtSi, Pd 2 S,
HfN, ZrN, TiN, TaN, NbN, TiC, T
A material having a light blocking effect such as aC, TiB 2 or a combination thereof is used.

【0039】図2(b)に示すように、全面にSiO2
膜等の絶縁膜20を堆積する。絶縁膜20上にトランジ
スタの活性層3を形成する。活性層3はSi、Ge、G
aAs、GaP等の半導体からなり、非晶質、多結晶、
単結晶などの半導体膜を堆積した後、パターニングを行
って形成する。例えば、多結晶シリコンを用いる場合に
は、一般的に、絶縁膜20上に非晶質シリコン薄膜を5
0nm〜150nmの膜厚で堆積させた後、高温での熱
処理またはレーザー光照射により多結晶化させる。その
後フォト/エッチングによりパターニングを行い、所定
の形状の活性層3を形成する。この後、しきい値電圧制
御のために、不純物イオン注入を行っても良い。
As shown in FIG. 2B, SiO 2 is formed on the entire surface.
An insulating film 20 such as a film is deposited. The active layer 3 of the transistor is formed on the insulating film 20. The active layer 3 is made of Si, Ge, G
It is made of semiconductors such as aAs and GaP, and is amorphous, polycrystalline,
After depositing a semiconductor film such as a single crystal, patterning is performed. For example, when polycrystalline silicon is used, an amorphous silicon thin film is generally formed on the insulating film 20.
After being deposited to a film thickness of 0 nm to 150 nm, it is polycrystallized by heat treatment at high temperature or laser light irradiation. After that, patterning is performed by photo / etching to form the active layer 3 having a predetermined shape. After that, impurity ion implantation may be performed for controlling the threshold voltage.

【0040】図2(c)に示すように、活性層3の上に
ゲート絶縁膜4を形成する。ゲート絶縁膜4は、CVD
法による堆積、もしくは酸化、またはその両方等により
形成する。続いて、ゲート絶縁膜4上にゲート電極、走
査配線5aおよび容量線5bを形成する。次いで、ゲー
ト電極をマスクとして、活性層3に不純物イオン注入を
行い、ソース領域およびドレイン領域を形成する。不純
物イオン注入がされていない領域はチャネル領域とな
る。
As shown in FIG. 2C, the gate insulating film 4 is formed on the active layer 3. The gate insulating film 4 is CVD
It is formed by deposition by a method, oxidation, or both. Subsequently, a gate electrode, a scanning wiring 5a and a capacitance line 5b are formed on the gate insulating film 4. Then, impurity ions are implanted into the active layer 3 using the gate electrode as a mask to form a source region and a drain region. The region where the impurity ions are not implanted becomes the channel region.

【0041】図2(d)に示すように、全面に絶縁膜を
堆積して、第1層間絶縁膜6を形成する。次に、ソース
領域およびドレイン領域に重畳する領域における第1層
間絶縁膜6に、電極取り出し用のコンタクトホールを開
口し、Al等の金属材料からなる信号配線7およびドレ
イン電極を形成する。
As shown in FIG. 2D, an insulating film is deposited on the entire surface to form a first interlayer insulating film 6. Next, a contact hole for taking out an electrode is opened in the first interlayer insulating film 6 in the region overlapping with the source region and the drain region, and the signal wiring 7 and the drain electrode made of a metal material such as Al are formed.

【0042】図2(e)に示すように、全面に窒化膜お
よび酸化膜を堆積させてパッシベーション膜(第2層間
絶縁膜8)を形成し、水素化処理を行う。次に、活性層
3、走査配線5aおよび信号配線7と重畳するそれぞれ
の領域に、Tiなどの金属材料からなる遮光膜9を形成
する。さらに、遮光膜9を覆う第3層間絶縁膜10を形
成する。第3層間絶縁膜10の表面13をCMP処理に
より平坦化する。
As shown in FIG. 2E, a nitride film and an oxide film are deposited on the entire surface to form a passivation film (second interlayer insulating film 8), and a hydrogenation process is performed. Next, a light-shielding film 9 made of a metal material such as Ti is formed in each region which overlaps with the active layer 3, the scanning wiring 5a and the signal wiring 7. Further, a third interlayer insulating film 10 that covers the light shielding film 9 is formed. The surface 13 of the third interlayer insulating film 10 is flattened by CMP processing.

【0043】第3層間絶縁膜10の表面13にレジスト
膜を形成した後、図2(f)に示すように、所定パター
ンのレジスト層16を形成する。具体的には、異なる極
性の電位で駆動される画素電極11間の切れ目領域15
を含む領域内であって、かつ遮光膜9と重畳する領域内
に、レジスト層16を形成する。
After forming a resist film on the surface 13 of the third interlayer insulating film 10, a resist layer 16 having a predetermined pattern is formed as shown in FIG. 2 (f). Specifically, the break region 15 between the pixel electrodes 11 driven by potentials of different polarities
The resist layer 16 is formed in a region including the region and overlapping the light shielding film 9.

【0044】次に、図3(a)に示すように、パターニ
ングされたレジスト層16をマスクとして、第3層間絶
縁膜10の表面13をHF等によりウェットエッチング
を行う。ウェットエッチングは等方性エッチングである
ので、エッチングはレジスト層16の開口部分の大きさ
よりも広がり、第3層間絶縁膜10のレジスト層16で
覆われた領域には、テーパー状の凸部14が形成され
る。また、レジスト層16で覆われていない第3層間絶
縁膜10の領域は、エッチングにより薄膜化される。な
お、ウェットエッチングの代わりに、CF4 あるいはC
4 +CHF3 等のガスを用いたドライエッチングによ
りエッチングを行ってもよい。
Next, as shown in FIG. 3A, the surface 13 of the third interlayer insulating film 10 is wet-etched by HF or the like using the patterned resist layer 16 as a mask. Since the wet etching is isotropic etching, the etching is wider than the size of the opening of the resist layer 16, and the tapered convex portion 14 is formed in the region of the third interlayer insulating film 10 covered with the resist layer 16. It is formed. The region of the third interlayer insulating film 10 not covered with the resist layer 16 is thinned by etching. Instead of wet etching, CF 4 or C
Etching may be performed by dry etching using a gas such as F 4 + CHF 3 .

【0045】ドレイン電極と重畳する第3層間絶縁膜1
0の領域にコンタクトホールを形成した後、ITO等の
透明導電膜をスパッタリングする。これにより、透明導
電膜がドレイン電極と導通する。
Third interlayer insulating film 1 overlapping with the drain electrode
After forming a contact hole in the 0 region, a transparent conductive film such as ITO is sputtered. As a result, the transparent conductive film is electrically connected to the drain electrode.

【0046】図3(b)に示すように、フォト/エッチ
ングにより透明導電膜の切れ目領域を除去して、マトリ
クス状に配列された複数の画素電極11を形成する。公
知の方法により、画素電極11上に配向膜を形成し、ラ
ビング処理などの工程を経て、本実施形態のアクティブ
マトリクス基板が製造される。なお、反射型の液晶表示
装置を製造する場合には、Al等の反射率の高い材料か
ら画素電極11を形成する。
As shown in FIG. 3B, the cut areas of the transparent conductive film are removed by photo / etching to form a plurality of pixel electrodes 11 arranged in a matrix. The active matrix substrate of the present embodiment is manufactured by forming an alignment film on the pixel electrode 11 by a known method and performing steps such as rubbing treatment. When manufacturing a reflection type liquid crystal display device, the pixel electrode 11 is formed of a material having a high reflectance such as Al.

【0047】以上の工程を経て製造されたアクティブマ
トリクス基板を、対向電極12を有する対向基板50と
適当な間隔をあけて貼り合わせる。両基板間に液晶材料
を注入して液晶層40を形成し、さらに液晶層40を封
止する工程、両基板の外側に偏向板を貼り合わせる工程
など必要な工程をさらに行うことによって、所望のアク
ティブマトリクス型の液晶表示装置が製造される(図3
(c)参照)。
The active matrix substrate manufactured through the above steps is bonded to the counter substrate 50 having the counter electrode 12 with an appropriate gap. By further performing necessary steps such as a step of injecting a liquid crystal material between both substrates to form the liquid crystal layer 40, further sealing the liquid crystal layer 40, and a step of attaching a deflection plate to the outside of both substrates, a desired liquid crystal layer 40 can be obtained. An active matrix type liquid crystal display device is manufactured (see FIG. 3).
(See (c)).

【0048】本実施形態の液晶表示装置は、アクティブ
マトリクス基板において、異なる極性の電位で駆動され
る画素電極11間の切れ目領域を少なくとも含む領域内
に、第3層間絶縁膜10の凸部14が形成されている。
したがって、凸部の領域が他の領域と比べ高く形成され
ているので、セルギャップが短くなり、液晶材料が受け
る縦電界の影響が大きくなる。これにより、横電界によ
る光抜け幅を最小限に抑えることができる。
In the liquid crystal display device of the present embodiment, the convex portion 14 of the third interlayer insulating film 10 is formed in the active matrix substrate in a region including at least a break region between the pixel electrodes 11 driven by potentials of different polarities. Has been formed.
Therefore, since the region of the convex portion is formed higher than the other regions, the cell gap is shortened and the influence of the vertical electric field on the liquid crystal material is increased. As a result, the width of light leakage due to the lateral electric field can be minimized.

【0049】また、第3層間絶縁膜10の他の領域は、
CMPにより平坦化処理が行われているので、第3層間
絶縁膜10上の画素電極11表面は平坦である。したが
って、画素電極11が段差形状になることによる液晶材
料の配向不良が抑制され、液晶表示装置の光抜けが抑制
される。
Further, other regions of the third interlayer insulating film 10 are
Since the flattening process is performed by CMP, the surface of the pixel electrode 11 on the third interlayer insulating film 10 is flat. Therefore, the defective alignment of the liquid crystal material due to the stepped shape of the pixel electrode 11 is suppressed, and the light leakage of the liquid crystal display device is suppressed.

【0050】配線や遮光膜の形成により最低限必要な非
開口領域(遮光領域)の面積を拡大することなく、言い
換えれば非開口領域(遮光領域)の範囲内で、凸部14
の形成による光抜け領域が生じるので、開口面積の低下
が生じない。したがって、各画素面積を最大限に活用
し、明るく高いコントラストの液晶表示装置が提供され
る。
The convex portion 14 is formed without increasing the minimum required area of the non-opening area (light-shielding area) by forming the wiring or the light-shielding film, in other words, within the range of the non-opening area (light-shielding area).
Since a light leakage region is formed due to the formation of, the opening area does not decrease. Therefore, a liquid crystal display device having a high brightness and a high contrast is provided by making the most of each pixel area.

【0051】(実施形態2)実施形態1では、第3層間
絶縁膜10がエッチングされて、凸部14が形成されて
いるが、第3層間絶縁膜10と別の絶縁層を形成して、
凸状としても良い。本実施形態では、層間絶縁膜上に凸
状の遮光層を形成する場合について説明する。
(Embodiment 2) In Embodiment 1, the third interlayer insulating film 10 is etched to form the protrusions 14. However, an insulating layer different from the third interlayer insulating film 10 is formed,
It may be convex. In this embodiment, a case where a convex light-shielding layer is formed on an interlayer insulating film will be described.

【0052】本実施形態で示すアクティブマトリクス基
板は、図4(c)に示す構造を有しており、遮光膜が凸
状である点、実施形態1の凸部14の形成領域に遮光膜
が形成されている点、第2層間絶縁膜8の表面がCMP
により平坦化処理されている点で、実施形態1のアクテ
ィブマトリクス基板と異なる。本実施形態のアクティブ
マトリクス基板は、実施形態1と同様にしてTFT素子
を形成することができるので、図2(a)〜図2(d)
を参照して説明を省略する。以降の製造工程について図
4(a)〜図4(c)を参照しながら説明する。
The active matrix substrate shown in the present embodiment has the structure shown in FIG. 4C, and the light-shielding film has a convex shape. That is, the light-shielding film is formed in the region where the convex portion 14 of the first embodiment is formed. The point where it is formed and the surface of the second interlayer insulating film 8 is CMP.
This is different from the active matrix substrate of the first embodiment in that the flattening process is performed by. Since the active matrix substrate of this embodiment can form a TFT element in the same manner as in Embodiment 1, FIGS. 2A to 2D are used.
, And the description is omitted. The subsequent manufacturing process will be described with reference to FIGS. 4 (a) to 4 (c).

【0053】図4(a)に示すように、アクティブマト
リクス基板の全面に窒化膜および酸化膜を堆積させてパ
ッシベーション膜(第2層間絶縁膜8)を形成し、水素
化処理を行う。次に、第2層間絶縁膜8の表面13をC
MP処理により平坦化する。
As shown in FIG. 4A, a nitride film and an oxide film are deposited on the entire surface of the active matrix substrate to form a passivation film (second interlayer insulating film 8), and a hydrogenation process is performed. Next, the surface 13 of the second interlayer insulating film 8 is C
It is flattened by MP processing.

【0054】第2層間絶縁膜8の表面13に、Tiなど
の金属材料からなる遮光膜を形成した後、図4(b)に
示すように、所定パターンのレジスト層16を形成す
る。具体的には、異なる極性の電位で駆動される画素電
極11間の切れ目領域15を含む領域内であって、かつ
配線5a,5bおよび活性層3と重畳する領域内に、レ
ジスト層16を形成する。実施形態1と同様に、ウェッ
トエッチングまたはドライエッチングにより、遮光膜を
エッチングして、テーパー状の凸状遮光層24を形成す
る。
After forming a light-shielding film made of a metal material such as Ti on the surface 13 of the second interlayer insulating film 8, a resist layer 16 having a predetermined pattern is formed as shown in FIG. 4B. Specifically, the resist layer 16 is formed in a region including the cut region 15 between the pixel electrodes 11 driven by potentials of different polarities and in a region overlapping the wirings 5a and 5b and the active layer 3. To do. Similar to the first embodiment, the light shielding film is etched by wet etching or dry etching to form the tapered convex light shielding layer 24.

【0055】さらに、凸状遮光層24を覆う第3層間絶
縁膜10を形成する。第2層間絶縁膜8と第3層間絶縁
膜10との間に凸状遮光層24が介在することにより、
凸状遮光層24の形成領域における第3層間絶縁膜10
が突出する。次に、実施形態1と同様にして、第3層間
絶縁膜10の領域にコンタクトホールを形成し、ITO
等の透明導電膜により画素電極11を形成する(図4
(c)参照)。以降、実施形態1と同様の工程を経て、
液晶表示装置が製造される。
Further, the third interlayer insulating film 10 covering the convex light shielding layer 24 is formed. Since the convex light shielding layer 24 is interposed between the second interlayer insulating film 8 and the third interlayer insulating film 10,
Third interlayer insulating film 10 in the formation region of the convex light shielding layer 24
Protrudes. Next, in the same manner as in the first embodiment, a contact hole is formed in the region of the third interlayer insulating film 10 and ITO is formed.
The pixel electrode 11 is formed of a transparent conductive film such as
(See (c)). After that, through the same steps as in the first embodiment,
A liquid crystal display device is manufactured.

【0056】本実施形態の液晶表示装置は、実施形態1
と同様に、凸状遮光層24の領域における第3層間絶縁
膜10が突出しているので、他の領域と比べセルギャッ
プが短い。したがって、横電界による光抜け幅を最小限
に抑えることができる。
The liquid crystal display device of this embodiment is the same as that of the first embodiment.
Similarly to the above, since the third interlayer insulating film 10 in the region of the convex light shielding layer 24 is projected, the cell gap is shorter than in other regions. Therefore, the width of light leakage due to the lateral electric field can be minimized.

【0057】また、第3層間絶縁膜10の他の領域は、
CMPにより平坦化処理された第2層間絶縁膜8の表面
が反映されるので、表面が平坦である。したがって、画
素電極11が段差形状になることによる液晶材料の配向
不良が抑制され、液晶表示装置の光抜けが抑制される。
The other regions of the third interlayer insulating film 10 are
Since the surface of the second interlayer insulating film 8 that has been planarized by CMP is reflected, the surface is flat. Therefore, the defective alignment of the liquid crystal material due to the stepped shape of the pixel electrode 11 is suppressed, and the light leakage of the liquid crystal display device is suppressed.

【0058】本実施形態で示すアクティブマトリクス基
板においても、実施形態1と同様に、配線や遮光膜の形
成により最低限必要な非開口領域(遮光領域)の面積を
拡大することなく、言い換えれば非開口領域(遮光領
域)の範囲内で、凸状遮光層24を形成することができ
る。したがって、開口面積の低下が生じないので、各画
素面積を最大限に活用し、明るく高いコントラストの液
晶表示装置が提供される。
Also in the active matrix substrate shown in the present embodiment, as in the first embodiment, the minimum area of the non-opening region (light-shielding region) is not increased by forming the wiring and the light-shielding film, in other words, the non-opening region (light-shielding region) is not increased. The convex light-shielding layer 24 can be formed within the opening region (light-shielding region). Therefore, the reduction of the opening area does not occur, so that the liquid crystal display device having a bright and high contrast can be provided by making the most of each pixel area.

【0059】[0059]

【発明の効果】本発明によれば、明るく高コントラスト
を有するアクティブマトリクス型液晶表示装置を得るこ
とができる。
According to the present invention, an active matrix type liquid crystal display device having a bright and high contrast can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態1のアクティブマトリクス基板を模式
的に示す平面図である。
FIG. 1 is a plan view schematically showing an active matrix substrate according to a first embodiment.

【図2】実施形態1の液晶表示装置の製造工程を示す断
面図である。
FIG. 2 is a cross-sectional view showing a manufacturing process of the liquid crystal display device of the first embodiment.

【図3】図2に示す工程に続いて行う製造工程を示す断
面図である。
FIG. 3 is a cross-sectional view showing a manufacturing process performed subsequent to the process shown in FIG.

【図4】実施形態2の液晶表示装置の製造工程を示す断
面図である。
FIG. 4 is a cross-sectional view showing a manufacturing process of the liquid crystal display device of the second embodiment.

【図5】セルギャップと横電界の影響による光抜け幅と
の関係を示すグラフである。
FIG. 5 is a graph showing a relationship between a cell gap and a light leakage width due to an influence of a lateral electric field.

【図6】従来の液晶表示装置の問題点を示す図である。FIG. 6 is a diagram showing a problem of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 下部遮光膜 3 活性層 4 ゲート絶縁膜 5a 走査配線 5b 容量線 6 第1層間絶縁膜 7 信号配線 8 第2層間絶縁膜 9 遮光膜 10 第3層間絶縁膜 11 画素電極 12 対向電極 13 化学機械研磨された表面 14 凸部 15 横電界の影響による配向不良が生じる領域(切れ
目領域) 16 段差形状により光抜けが生じる領域(段差領域) 20 絶縁膜 40 液晶層 50 対向基板
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Lower light-shielding film 3 Active layer 4 Gate insulating film 5a Scanning wiring 5b Capacitance line 6 First interlayer insulating film 7 Signal wiring 8 Second interlayer insulating film 9 Light-shielding film 10 Third interlayer insulating film 11 Pixel electrode 12 Facing Electrode 13 Chemically mechanically polished surface 14 Convex portion 15 Region where alignment failure occurs due to influence of lateral electric field (break region) 16 Region where light leakage occurs due to step shape (step region) 20 Insulating film 40 Liquid crystal layer 50 Counter substrate

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 互いに平行に延びる複数本の走査配線
と、前記複数本の走査配線と交差し、かつ互いに平行に
延びる複数本の信号配線と、前記走査配線および前記信
号配線に接続され、マトリクス状に配置された複数のス
イッチング素子と、前記複数のスイッチング素子のそれ
ぞれに接続され、マトリクス状に配置された複数の画素
電極とを有するアクティブマトリクス基板と、前記画素
電極に対向する対向電極を有する対向基板と、前記アク
ティブマトリクス基板および前記対向基板の間に介在す
る液晶層とを備える液晶表示装置であって、 前記複数の画素電極は、同一の極性の電位で駆動される
第1画素電極群と、前記第1画素電極群とは異なる極性
の電位で駆動される第2画素電極群とからなり、前記第
1画素電極群および前記第2画素電極群は、それぞれ1
フレームまたは1フィールドの周期ごとに極性が反転し
て駆動され、 前記アクティブマトリクス基板は、前記走査配線、前記
信号配線および前記スイッチング素子と前記画素電極と
の間に、前記液晶層側の表面が平坦な層間絶縁膜を有し
ており、 前記層間絶縁膜は、前記第1画素電極群に属する第1画
素電極と、前記第2画素電極群に属し、かつ前記第1画
素電極に隣接する第2画素電極との間隙の切れ目領域を
少なくとも含む領域内において、前記液晶層側に突出す
る凸部を有する、液晶表示装置。
1. A plurality of scanning wirings extending in parallel with each other, a plurality of signal wirings intersecting with the plurality of scanning wirings and extending in parallel with each other, and connected to the scanning wirings and the signal wirings, and a matrix. An active matrix substrate having a plurality of switching elements arranged in a matrix and a plurality of pixel electrodes connected to each of the plurality of switching elements and arranged in a matrix, and a counter electrode facing the pixel electrodes. A liquid crystal display device comprising a counter substrate and a liquid crystal layer interposed between the active matrix substrate and the counter substrate, wherein the plurality of pixel electrodes are driven by a potential of the same polarity. And a second pixel electrode group driven with a potential having a polarity different from that of the first pixel electrode group, the first pixel electrode group and the second pixel electrode group. The electrode group, respectively 1
The active matrix substrate is driven by inverting the polarity every frame or one field period, and the active matrix substrate has a flat surface on the liquid crystal layer side between the pixel electrode and the scanning wiring, the signal wiring, and the switching element. A second pixel electrode that belongs to the first pixel electrode group and the second pixel electrode group that is adjacent to the first pixel electrode. A liquid crystal display device having a convex portion protruding toward the liquid crystal layer side in a region including at least a gap region between the pixel electrode and the pixel electrode.
【請求項2】 互いに平行に延びる複数本の走査配線
と、前記複数本の走査配線に交差し、かつ互いに平行に
延びる複数本の信号配線と、前記走査配線および前記信
号配線に接続され、マトリクス状に配置された複数のス
イッチング素子と、前記複数のスイッチング素子のそれ
ぞれに接続され、マトリクス状に配置された複数の画素
電極とを有するアクティブマトリクス基板と、前記画素
電極に対向する対向電極を有する対向基板と、前記アク
ティブマトリクス基板および前記対向基板の間に介在す
る液晶層とを備える液晶表示装置であって、 前記複数の画素電極は、同一の極性の電位で駆動される
第1画素電極群と、前記第1画素電極群とは異なる極性
の電位で駆動される第2画素電極群とからなり、前記第
1画素電極群および前記第2画素電極群は、それぞれ1
フレームまたは1フィールドの周期ごとに極性が反転し
て駆動され、 前記アクティブマトリクス基板は、前記走査配線、前記
信号配線および前記スイッチング素子と前記画素電極と
の間に、前記液晶層側の表面が平坦な層間絶縁膜を有し
ており、 前記層間絶縁膜上には、前記第1画素電極群に属する第
1画素電極と、前記第2画素電極群に属し、かつ前記第
1画素電極に隣接する第2画素電極との間隙の切れ目領
域を少なくとも含む領域内において、前記液晶層側に突
出する絶縁性の凸状層が形成されている、液晶表示装
置。
2. A plurality of scanning wirings extending in parallel with each other, a plurality of signal wirings intersecting with the plurality of scanning wirings and extending in parallel with each other, and connected to the scanning wirings and the signal wirings, and a matrix. An active matrix substrate having a plurality of switching elements arranged in a matrix and a plurality of pixel electrodes connected to each of the plurality of switching elements and arranged in a matrix, and a counter electrode facing the pixel electrodes. A liquid crystal display device comprising a counter substrate and a liquid crystal layer interposed between the active matrix substrate and the counter substrate, wherein the plurality of pixel electrodes are driven by a potential of the same polarity. And a second pixel electrode group driven with a potential having a polarity different from that of the first pixel electrode group, the first pixel electrode group and the second pixel electrode group. The electrode group, respectively 1
The active matrix substrate is driven by inverting the polarity every frame or one field period, and the active matrix substrate has a flat surface on the liquid crystal layer side between the pixel electrode and the scanning wiring, the signal wiring, and the switching element. A first pixel electrode belonging to the first pixel electrode group, and a second pixel electrode group belonging to the first pixel electrode group, and adjacent to the first pixel electrode on the interlayer insulating film. A liquid crystal display device, wherein an insulating convex layer projecting to the liquid crystal layer side is formed in a region including at least a gap region of a gap with the second pixel electrode.
【請求項3】 前記凸状層は、遮光性を有する遮光層で
ある、請求項2に記載の液晶表示装置。
3. The liquid crystal display device according to claim 2, wherein the convex layer is a light shielding layer having a light shielding property.
【請求項4】 前記凸部または前記凸状層は、前記走査
配線、前記信号配線および前記スイッチング素子のうち
のいずれかまたは複数と重畳する重畳領域をさらに含む
領域内に形成されている、請求項1または2に記載の液
晶表示装置。
4. The convex portion or the convex layer is formed in an area further including an overlapping area overlapping with any one or more of the scanning wiring, the signal wiring, and the switching element. Item 3. The liquid crystal display device according to item 1 or 2.
【請求項5】 請求項1に記載の液晶表示装置を製造す
る方法であって、 前記アクティブマトリクス基板上に形成された前記層間
絶縁膜の表面を化学機械研磨により平坦化する工程と、 表面が平坦化された前記層間絶縁膜上に、レジスト膜を
形成する工程と、 前記レジスト膜をパターニングして、前記切れ目領域を
少なくとも含む領域を覆うレジスト層を形成する工程
と、 パターニングされた前記レジスト層をマスクとして、前
記層間絶縁膜をエッチングすることによって、前記切れ
目領域を少なくとも含む領域以外の領域における前記層
間絶縁膜を薄膜化するとともに、前記切れ目領域を少な
くとも含む領域における前記層間絶縁膜に凸部を形成す
る工程とを含む、液晶表示装置の製造方法。
5. The method for manufacturing the liquid crystal display device according to claim 1, wherein the step of planarizing the surface of the interlayer insulating film formed on the active matrix substrate by chemical mechanical polishing, A step of forming a resist film on the planarized interlayer insulating film; a step of patterning the resist film to form a resist layer covering a region including at least the cut region; and the patterned resist layer By using the as a mask to etch the interlayer insulating film to thin the interlayer insulating film in a region other than the region including at least the cut region, and to form a protrusion on the interlayer insulating film in the region including at least the cut region. And a step of forming a liquid crystal display device.
【請求項6】 請求項2に記載の液晶表示装置を製造す
る方法であって、 前記アクティブマトリクス基板上に形成された前記層間
絶縁膜の表面を化学機械研磨により平坦化する工程と、 表面が平坦化された前記層間絶縁膜上に、絶縁膜および
レジスト膜を順次形成する工程と、 前記レジスト膜をパターニングして、前記切れ目領域を
少なくとも含む領域を覆うレジスト層を形成する工程
と、 パターニングされた前記レジスト層をマスクとして、前
記絶縁膜をエッチングすることによって、前記切れ目領
域を少なくとも含む領域以外の領域の前記絶縁膜を除去
するとともに、前記切れ目領域を少なくとも含む領域に
おける前記絶縁膜を凸状に形成する工程とを含む、液晶
表示装置の製造方法。
6. The method for manufacturing a liquid crystal display device according to claim 2, wherein the surface of the interlayer insulating film formed on the active matrix substrate is planarized by chemical mechanical polishing, A step of sequentially forming an insulating film and a resist film on the planarized interlayer insulating film; a step of patterning the resist film to form a resist layer covering a region including at least the cut region; By using the resist layer as a mask and etching the insulating film, the insulating film in the region other than the region including at least the cut region is removed, and the insulating film in the region including at least the cut region is convex. A method of manufacturing a liquid crystal display device, the method including:
JP2002054547A 2002-02-28 2002-02-28 Liquid crystal display and its manufacturing method Pending JP2003255372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002054547A JP2003255372A (en) 2002-02-28 2002-02-28 Liquid crystal display and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002054547A JP2003255372A (en) 2002-02-28 2002-02-28 Liquid crystal display and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2003255372A true JP2003255372A (en) 2003-09-10

Family

ID=28665679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002054547A Pending JP2003255372A (en) 2002-02-28 2002-02-28 Liquid crystal display and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2003255372A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100407011C (en) * 2003-11-07 2008-07-30 夏普株式会社 Liquid crystal display device and its manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100407011C (en) * 2003-11-07 2008-07-30 夏普株式会社 Liquid crystal display device and its manufacture
US7697099B2 (en) 2003-11-07 2010-04-13 Sharp Kabushiki Kaisha Liquid crystal display device and fabrication method thereof

Similar Documents

Publication Publication Date Title
US8525960B2 (en) Electro-optical device
TW439297B (en) Liquid crystal display device
KR20020075286A (en) Electro-optical substrate device and method of manufacturing same, electro-optical device, electronic device and method of manufacturing a substrate device
US7075594B2 (en) Liquid crystal display device with side light shielding layers and method for producing the same
JP3711781B2 (en) Electro-optical device and manufacturing method thereof
JP2002156652A (en) Electro-optical device and its manufacturing method
US6894754B2 (en) Substrate with a flattening film, display substrate, and method of manufacturing the substrates
JP4021014B2 (en) Liquid crystal display panel and thin film transistor array substrate
JP2000275680A (en) Reflection type liquid crystal display device and display panel using the same
US7777230B2 (en) Display device
TW200422748A (en) Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus
US20030137613A1 (en) Electrooptic device, liquid crystal device, and projection display device
JPH1187726A (en) Manufacture of liquid crystal display panel
JP4148239B2 (en) LCD panel
JP2001265253A (en) Electro-optical device
KR100380895B1 (en) Liquid crystal display device and method of manufacturing the same
JP4434262B2 (en) LCD panel
JP2003255372A (en) Liquid crystal display and its manufacturing method
JP2006053572A (en) Electro-optic device and display apparatus using the same
JP2004053630A (en) Liquid crystal display device and method for manufacturing the same
JP3620235B2 (en) Liquid crystal display panel and manufacturing method thereof
JP4202091B2 (en) Method for manufacturing active matrix liquid crystal display device
JP2003177389A (en) Liquid crystal display device and manufacturing method therefor
JP3767204B2 (en) Electro-optic device
JP3710372B2 (en) Liquid crystal display device and projection type liquid crystal display device