JP2003249587A - Method and structure of nickel/gold electroplating for contact pad of chip package substrate - Google Patents

Method and structure of nickel/gold electroplating for contact pad of chip package substrate

Info

Publication number
JP2003249587A
JP2003249587A JP2002040429A JP2002040429A JP2003249587A JP 2003249587 A JP2003249587 A JP 2003249587A JP 2002040429 A JP2002040429 A JP 2002040429A JP 2002040429 A JP2002040429 A JP 2002040429A JP 2003249587 A JP2003249587 A JP 2003249587A
Authority
JP
Japan
Prior art keywords
substrate
nickel
gold
contact pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002040429A
Other languages
Japanese (ja)
Other versions
JP3940615B2 (en
Inventor
Shr-Bin Shiu
詩濱 許
Koto Chin
江都 陳
Genko Ryu
彦宏 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Precision Technology Corp
Original Assignee
Phoenix Precision Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Precision Technology Corp filed Critical Phoenix Precision Technology Corp
Priority to JP2002040429A priority Critical patent/JP3940615B2/en
Publication of JP2003249587A publication Critical patent/JP2003249587A/en
Application granted granted Critical
Publication of JP3940615B2 publication Critical patent/JP3940615B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method and a structure for nickel/gold electroplating a contact pad of a chip package substrate. <P>SOLUTION: The surface of a substrate patterned to demarcate a circuit layer is covered with a conductive film. Then, a photoresist layer is formed on the surface of the substrate to cover the substrate. A hole is formed in the photoresist layer to expose the circuit layer to allow the circuit layer to serve as a contact pad region. Part of the conductive film not covered by the photoresist layer is removed. Another photoresist layer is formed on the surface of the substrate to cover the remaining part of the conductive film exposed from the previously formed photoresist layer. Then, nickel/gold electroplating is conducted on the contact pad of the substrate to form a nickel/gold electroplating layer on the entire surface of the contact pad. Then, the photoresist layer and the conductive film covered by the photoresist layer are removed. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はチップパッケージ基
板のコンタクトパッドのニッケル/金電気めっき方法と
構造に係り、特に、半導体チップパッケージ基板のボン
ディングパッド(或いはボンディングフィンガーと称す
る)或いはソルダボールパッド等のコンタクトパッドを
指し、その外側表面にニッケル/金電気めっきを行う方
法と構造であって、コンタクトパッドに良好な電気的連
接品質を持たせる方法と構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nickel / gold electroplating method and structure for contact pads of a chip package substrate, and more particularly to a bonding pad (or bonding finger) or a solder ball pad of a semiconductor chip package substrate. The present invention relates to a contact pad, and a method and a structure for performing nickel / gold electroplating on the outer surface of the contact pad.

【0002】[0002]

【従来の技術】電子産業関連技術が進歩し、電子製品の
コンパクト化の傾向に伴い、半導体チップパッケージ基
板(或いはICキャリア)製造業者もまた工程上多くの
ネックに遭遇することになった。そのうち、基板表面に
若干の導電回路より延伸されたコンタクトパッドを形成
して、電子信号或いは電源の伝送手段となすが、通常、
コンタクトパッドの上側表面はニッケル/金(Ni/A
u)層とされている。このようなコンタクトパッドは、
半導体チップパッケージ基板のボンディングパッドであ
れば、即ちパッド表面がニッケル/金層で被覆され、チ
ップパッケージワイヤボンディング時に、金線と基板の
ボンディングパッドはいずれも金で形成され、両者の電
気的結合に有利とされる。またこれらのコンタクトパッ
ドがパッケージ基板のソルダボールパッドとされる時、
パッド表面がニッケル/金層で被覆され、ソルダボール
パッドの導電パッド体(通常銅とされる)が外界環境の
影響により酸化されにくくし、ソルダボール植え込みの
電気連接品質を向上している。
2. Description of the Related Art With the progress of electronic industry related technology and the trend toward miniaturization of electronic products, manufacturers of semiconductor chip package substrates (or IC carriers) have come to encounter many process bottlenecks. Among them, a contact pad extended from a conductive circuit is formed on the surface of the substrate to serve as a transmission means for electronic signals or power.
The upper surface of the contact pad is nickel / gold (Ni / A
u) layer. Such contact pads are
If it is a bonding pad of a semiconductor chip package substrate, that is, the pad surface is covered with a nickel / gold layer, and at the time of chip package wire bonding, both the gold wire and the bonding pad of the substrate are made of gold, and both are electrically connected. Considered to be advantageous. Also, when these contact pads are used as solder ball pads on the package substrate,
The surface of the pad is coated with a nickel / gold layer to prevent the conductive pad body (usually copper) of the solder ball pad from being easily oxidized by the influence of the external environment, thus improving the electrical connection quality of the solder ball implantation.

【0003】図1は一般に業界で行われている半導体チ
ップパッケージ基板のコンタクトパッドにニッケル/金
層を電気めっきした構造表示図である。前工程を完成し
チップパッケージに供される基板1は、既にパターン化
された上下の回路層11、12、若干の導通孔13(P
TH)或いは盲孔(Blind via)が形成され、
並びにリソグラフィー、エッチング等の方式で、基板1
に若干のコンタクトパッド10(ボンディングパッド或
いはソルダボールパッド)が画定され、基板1の外表面
がソルダ防止層14で被覆されている。
FIG. 1 is a view showing a structure in which a nickel / gold layer is electroplated on a contact pad of a semiconductor chip package substrate which is generally used in the industry. The substrate 1 that has been subjected to the previous process and is to be used for a chip package has already patterned upper and lower circuit layers 11 and 12, and some conductive holes 13 (P.
TH) or blind holes (Blind via) are formed,
In addition, the substrate 1 is formed by a method such as lithography and etching.
A small number of contact pads 10 (bonding pads or solder ball pads) are defined, and the outer surface of the substrate 1 is covered with a solder prevention layer 14.

【0004】図1に示される基板1に設けられたコンタ
クトパッド10は、コンタクトパッド10にニッケル/
金層16が電気めっきされている。しかし、この構造を
形成するためには、基板1上に別に多くの電気めっき導
線15をレイアウトし、電気めっき導線を利用してニッ
ケル/金層16をコンタクトパッド10に電気めっきす
る必要がある。このため、コンタクトパッド10にニッ
ケル/金構造が形成されてはいるが、レイアウトした多
くの電気めっき導線に電気めっきを行わねばならず、基
板1上の面積を占拠して回路レイアウト面積を減少させ
るだけでなく、高周波使用時に、余分の電気めっき導線
のアンテナ効果により、雑音を発生しやすい。もしエッ
チバック方式により電気めっき15を切除しても、導線
後端の部分が遺留する。このため基板上のコンタクトパ
ッド10にニッケル/金層の構造が形成されてはいる
が、導線後端の乱雑構造もある。当然、回路レイアウト
面積を減らし高周波使用で雑音を発生しやすい問題も依
然として存在した。
The contact pad 10 provided on the substrate 1 shown in FIG.
The gold layer 16 is electroplated. However, in order to form this structure, it is necessary to lay out many electroplating conductive wires 15 on the substrate 1 and electroplat the nickel / gold layer 16 on the contact pads 10 using the electroplating conductive wires. Therefore, although the nickel / gold structure is formed on the contact pad 10, many electroplated conductors laid out must be electroplated, which occupies the area on the substrate 1 and reduces the circuit layout area. Not only that, when using high frequency, noise is likely to occur due to the antenna effect of the extra electroplating conductor. Even if the electroplating 15 is cut off by the etch back method, the rear end portion of the conductor remains. Therefore, although the structure of the nickel / gold layer is formed on the contact pad 10 on the substrate, there is also a disordered structure at the rear end of the conductor. Naturally, there was still a problem that the circuit layout area was reduced and noise was likely to be generated when high frequency was used.

【0005】業界ではこの問題に対して、別に一つの改
善の技術を提供している。いわゆるGPP(Gold
Pattern Plating)工程である。図2か
ら5を参照されたい。そのうち基板には若干の導通孔
(PTH)或いは盲孔が内部に形成されうる(図示せ
ず)。
The industry provides another improvement technique for this problem. So-called GPP (Gold
Pattern Plating) step. See Figures 2-5. Some through holes (PTH) or blind holes may be formed in the substrate (not shown).

【0006】続いて、基板2の導電層21上をそれぞれ
ホトレジスト層22で被覆する。このホトレジスト層2
2は開孔を有して形成したい回路の領域を露出させ、導
電層21のホトレジスト22で未被覆の部分はニッケル
/金層23が電気めっきされる。これは図3に示される
とおりである。
Subsequently, the conductive layer 21 of the substrate 2 is covered with a photoresist layer 22, respectively. This photoresist layer 2
2 exposes the area of the circuit to be formed having holes, and the nickel / gold layer 23 is electroplated on the portion of the conductive layer 21 not covered by the photoresist 22. This is as shown in FIG.

【0007】続いてホトレジスト層22を除去し、ニッ
ケル/金層23を図4に示されるように保留する。
The photoresist layer 22 is then removed, leaving the nickel / gold layer 23 as shown in FIG.

【0008】最後に、ニッケル/金層23をホトレジス
ト剤とし、リソグラフィー、エッチング等の方式を利用
し、導電層21回路パターン化して回路層25を画定
し、回路層25の上側表面にニッケル/金層23をめっ
きし、図5に示されるようであり、その半導体チップパ
ッケージ基板への実施は図6に示されるようである。
Finally, using the nickel / gold layer 23 as a photoresist agent, the conductive layer 21 is patterned into a circuit pattern by using a method such as lithography and etching to define the circuit layer 25, and the nickel / gold layer is formed on the upper surface of the circuit layer 25. Layer 23 is plated and as shown in FIG. 5, its implementation on a semiconductor chip package substrate is as shown in FIG.

【0009】この周知の技術は別に電気めっき導線をレ
イアウトする必要はないが、基板2の全体の回路層25
(コンタクトパッド26と全ての導電回路を含む)上側
表面がいずれも一層のニッケル/金層で被覆され、ニッ
ケル/金層の原料は相当に高価で、明らかに製造コスト
を大量に浪費した。さらに、上述の回路層25をコンタ
クトパッド26とした部分は、コンタクトパッド材料が
銅とされ、それはただ上側表面がニッケル/金層23で
被覆され、その他の、コンタクトパッドがボンディング
パッドとされた部分は両側壁表面が露出し、ニッケル/
金層で被覆されず、金面が不足するか或いは外界の侵食
により酸化する状況が発生し、基板をチップパッケージ
ワイヤボンディングに供する時、金線とボンディングパ
ッドの電気的連接が影響を受けやすい。また回路層25
の導電回路表面はニッケル/金層23で被覆され、それ
は基板表面を被覆するソルダ防止層27とは、両者の材
料特性の違いのため安定した密着が達成されず、信頼度
不良の欠点を形成しやすい。
Although this known technique does not require the layout of electroplating conductors separately, it does not require the entire circuit layer 25 of the substrate 2.
Both upper surfaces (including contact pads 26 and all conductive circuitry) were coated with a single nickel / gold layer, and the nickel / gold layer material was quite expensive, apparently wasting large amounts of manufacturing costs. Further, in the above-mentioned portion where the circuit layer 25 is used as the contact pad 26, the contact pad material is copper, which is simply covered with the nickel / gold layer 23 on the upper surface, and the other portion where the contact pad is used as the bonding pad. Is exposed on both side wall surfaces and is nickel /
When the substrate is used for chip package wire bonding, the electrical connection between the gold wire and the bonding pad is easily affected, because the gold surface is not covered with the gold layer and the gold surface is insufficient or oxidizes due to corrosion of the outside. Also, the circuit layer 25
The surface of the conductive circuit of is covered with a nickel / gold layer 23, which does not achieve stable adhesion with the solder prevention layer 27 covering the surface of the substrate due to the difference in material characteristics between the two and forms a defect of poor reliability. It's easy to do.

【0010】[0010]

【発明が解決しようとする課題】このため、本発明は一
種のチップパッケージ基板のコンタクトパッドのニッケ
ル/金電気めっき方法と構造を提供する、本発明の方法
は、基板の表面に別に電気めっき導線をレイアウトする
必要がなく、大幅に電気めっき導線レイアウト面積を減
少し、導電回路レイアウト面積を増加する。このほか、
本発明のコンタクトパッド外表面は完全にニッケル/金
層で被覆され、基板にチップパッケージワイヤボンディ
ングを行う時、金線対コンタクトパッドの電気的結合
が、酸化によるコンタクトパッドの電気的連接品質に影
響を与えるのを防止できるものとされる。
Therefore, the present invention provides a method and structure for nickel / gold electroplating of contact pads of a chip package substrate. The method of the present invention comprises a separate electroplating conductor on the surface of the substrate. No need to lay out, greatly reduce the electroplating conductor layout area and increase the conductive circuit layout area. other than this,
The outer surface of the contact pad of the present invention is completely covered with a nickel / gold layer, and when chip package wire bonding is performed on a substrate, the electrical connection between the gold wire and the contact pad affects the electrical connection quality of the contact pad due to oxidation. It is supposed to be able to prevent giving.

【0011】本発明の主要な目的は、一種のチップパッ
ケージ基板のコンタクトパッドのニッケル/金電気めっ
き方法を提供することにあり、該基板のコンタクトパッ
ドのニッケル/金層電気めっき工程は基板の表面に電気
めっき導線をレイアウトする必要がなく、大幅に有効レ
イアウト面積を増加し、並びに電気めっき導線レイアウ
トが発生する雑音干渉を減少する。
The main object of the present invention is to provide a method of electroplating nickel / gold of a contact pad of a chip package substrate, wherein the nickel / gold electroplating process of the contact pad of the substrate is performed on the surface of the substrate. There is no need to lay out electroplating conductors, which significantly increases the effective layout area and reduces noise interference caused by the electroplating conductor layout.

【0012】本発明のもう一つの目的は、一種のチップ
パッケージ基板のコンタクトパッドのニッケル/金電気
めっき方法を提供することにあり、全体の回路層にニッ
ケル/金層を電気めっきすることなく有効にニッケル/
金層電気めっきのコストを減らすことができる。
Another object of the present invention is to provide a nickel / gold electroplating method for a contact pad of a chip package substrate, which is effective without electroplating the nickel / gold layer on the entire circuit layer. Nickel /
The cost of gold layer electroplating can be reduced.

【0013】本発明のもう一つの目的は、一種のチップ
パッケージ基板のコンタクトパッドのニッケル/金電気
めっき構造を提供することにあり、コンタクトパッドの
外側表面を完全にニッケル/金層で被覆し、基板にチッ
プパッケージワイヤボンディングを行う時、金線をコン
タクトパッドに対し電気的に結合させ、並びにコンタク
トパッドを保護して三回によるコンタクトパッドの電気
的連接品質に影響が生じるのを防止する。
Another object of the present invention is to provide a nickel / gold electroplating structure for a contact pad of a chip package substrate, wherein the outer surface of the contact pad is completely covered with a nickel / gold layer, When the chip package wire bonding is performed on the substrate, the gold wire is electrically coupled to the contact pad, and the contact pad is protected to prevent the electrical connection quality of the contact pad from being affected by three times.

【0014】[0014]

【課題を解決するための手段】請求項1の発明は、パタ
ーン化されて若干のコンタクトパッドを具えた回路層を
具えた基板を有するチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき構造において、該基板
のコンタクトパッドの外側表面が完全にニッケル/金層
で被覆され、且つ基板が、別にレイアウトされてニッケ
ル/金電気めっきしたコンタクトパッドとされる電気め
っき導線を不設置とされたことを特徴とする、チップパ
ッケージ基板のコンタクトパッドのニッケル/金電気め
っき構造としている。請求項2の発明は、前記コンタク
トパッドが基板のボンディングパッド或いはソルダーボ
ールパッドとされたことを特徴とする、請求項1に記載
のチップパッケージ基板のコンタクトパッドのニッケル
/金電気めっき構造としている。請求項3の発明は、
(a)回路をパターン化し回路層を画定した基板を提供
し、該基板の表面を導電膜で被覆するステップ、(b)
導電膜で被覆した基板表面に第1ホトレジスト層を形成
し、該ホトレジスト層は開孔を具えたものとし、開孔下
方に露出し導電膜で被覆された部分をコンタクトパッド
領域の部分回路層となすステップ、(c)第1ホトレジ
スト層で未被覆の導電膜を除去するステップ、(d)基
板上に第2ホトレジスト層を形成し、該第2ホトレジス
ト層で第1ホトレジスト層開孔区に残る導電膜を被覆す
るステップ、(e)基板に対してニッケル/金電気めっ
きを行い、該コンタクトパッド全体表面すべてにニッケ
ル/金層を電気めっきするステップ、(f)ホトレジス
ト層及びその被覆する導電膜を除去するステップ、
(g)基板表面をソルダ防止層で被覆するステップ、以
上の(a)から(g)のステップを含むことを特徴とす
る、チップパッケージ基板のコンタクトパッドのニッケ
ル/金電気めっき方法としている。請求項4の発明は、
前記コンタクトパッドが基板のボンディングパッド或い
はソルダーボールパッドとされたことを特徴とする、請
求項3に記載のチップパッケージ基板のコンタクトパッ
ドのニッケル/金電気めっき方法としている。請求項5
の発明は、前記導電膜が、錫、銅、クロム、パラジウ
ム、ニッケル、錫/鉛或いはその合金で組成されたこと
を特徴とする、請求項3に記載のチップパッケージ基板
のコンタクトパッドのニッケル/金電気めっき方法とし
ている。
SUMMARY OF THE INVENTION The invention of claim 1 provides a nickel / gold electroplating structure for contact pads of a chip package substrate having a substrate with patterned and circuit layers with some contact pads. The outer surface of the contact pad of the substrate is completely covered with a nickel / gold layer, and the substrate is free of electroplated conductors which are separately laid out to be nickel / gold electroplated contact pads. And the nickel / gold electroplating structure of the contact pad of the chip package substrate. The invention of claim 2 provides the nickel / gold electroplating structure of the contact pad of the chip package board according to claim 1, wherein the contact pad is a bonding pad or a solder ball pad of the board. The invention of claim 3 is
(A) providing a substrate on which circuits are patterned to define circuit layers, and the surface of the substrate is covered with a conductive film; (b)
A first photoresist layer is formed on the surface of the substrate covered with the conductive film, and the photoresist layer has openings, and the portion exposed below the openings and covered with the conductive film serves as a partial circuit layer in the contact pad region. Forming step, (c) removing the conductive film not covered with the first photoresist layer, (d) forming a second photoresist layer on the substrate, and leaving the second photoresist layer in the first photoresist layer opening area. Coating a conductive film, (e) performing nickel / gold electroplating on the substrate, and then electroplating a nickel / gold layer on the entire surface of the contact pad, (f) photoresist layer and the conductive film covering the same Removing steps,
(G) A step of coating the surface of the substrate with a solder prevention layer, and the steps (a) to (g) above are included in the nickel / gold electroplating method for contact pads of a chip package substrate. The invention of claim 4 is
The nickel / gold electroplating method for a contact pad of a chip package substrate according to claim 3, wherein the contact pad is a bonding pad or a solder ball pad of the substrate. Claim 5
4. The invention according to claim 3, wherein the conductive film is composed of tin, copper, chromium, palladium, nickel, tin / lead, or an alloy thereof, nickel // of a contact pad of a chip package substrate according to claim 3. The gold electroplating method is used.

【0015】[0015]

【発明の実施の形態】本発明は一種のチップパッケージ
基板のコンタクトパッドのニッケル/金電気めっき方法
と構造を提供する、本発明に記載の構造は、回路をパタ
ーン化した回路層を具えた基板を具え、該回路層が若干
のコンタクトパッドを具え、該基板のコンタクトパッド
の外側表面が完全にニッケル/金層で被覆され、且つ該
基板はコンタクトパッドの電気めっき導線がレイアウト
されていない。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method and structure for nickel / gold electroplating of contact pads of a chip package substrate. The structure described in the present invention is a substrate having a circuit layer with patterned circuits. The circuit layer comprises some contact pads, the outer surface of the contact pads of the substrate is completely covered with a nickel / gold layer, and the substrate is not laid out with the electroplated conductors of the contact pads.

【0016】本発明に記載の構造は以下の実施例により
完成する。 (a)回路をパターン化し回路層を画定した基板を提供
し、該基板の表面を導電膜(Conductive F
ilm)で被覆する。 (b)導電膜で被覆した基板表面に第1ホトレジスト層
を形成し、該ホトレジスト層は開孔を具え、開孔下方に
露出し導電膜で被覆された部分をコンタクトパッド領域
の部分回路層となす。 (c)第1ホトレジスト層で未被覆の導電膜を除去す
る。 (d)基板上に第2ホトレジスト層を形成し、該第2ホ
トレジスト層で第1ホトレジスト層開孔区に残る導電膜
を被覆する。 (e)基板に対してニッケル/金電気めっきを行い、該
コンタクトパッド全体表面すべてにニッケル/金層を電
気めっきする。 (f)ホトレジスト層及びその被覆する導電膜を除去す
る。 (g)基板表面をソルダ防止層で被覆する。
The structure described in the present invention is completed by the following examples. (A) A substrate is provided in which a circuit is patterned to define a circuit layer, and a surface of the substrate is provided with a conductive film (Conductive F).
ilm). (B) A first photoresist layer is formed on the surface of a substrate coated with a conductive film, and the photoresist layer has an opening, and the portion exposed below the opening and covered with the conductive film serves as a partial circuit layer in the contact pad region. Eggplant (C) The uncoated conductive film is removed by the first photoresist layer. (D) A second photoresist layer is formed on the substrate, and the second photoresist layer covers the conductive film remaining in the first photoresist layer open area. (E) Nickel / gold electroplating is performed on the substrate, and a nickel / gold layer is electroplated on the entire surface of the contact pad. (F) The photoresist layer and the conductive film covering it are removed. (G) Cover the substrate surface with a solder prevention layer.

【0017】[0017]

【実施例】本発明は一種のチップパッケージ基板のコン
タクトパッドのニッケル/金電気めっき方法と構造を提
供する。図7から図14に示されるのは本発明の実施例
のチップパッケージ基板のコンタクトパッドのニッケル
/金電気めっき方法と構造である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT The present invention provides a nickel / gold electroplating method and structure for a contact pad of a chip package substrate. 7 to 14 show a nickel / gold electroplating method and structure of a contact pad of a chip package substrate according to an embodiment of the present invention.

【0018】まず、単層或いは多層の基板100を提供
する。該基板100は必要な前工程がすでに完成し、例
えば若干の導通孔PTH或いは盲孔が形成されている。
並びにリソグラフィー、エッチング等の方式で、基板1
00にパターン化した回路を形成し回路層105を画定
する。これは図7に示されるとおりである。
First, a single-layer or multi-layer substrate 100 is provided. The substrate 100 has already undergone the necessary pre-process, and for example, some through holes PTH or blind holes are formed.
In addition, the substrate 1 is formed by a method such as lithography and etching.
00 patterned circuit to define circuit layer 105. This is as shown in FIG.

【0019】続いて図8に示されるように、基板100
の表面を導電膜110で被覆する。該導電膜110は後
述の電気めっき進行の電流伝導経路とされ、それは導電
可能な薄膜、例えば錫、銅、クロム、パラジウム、ニッ
ケル、錫/鉛材料或いはその合金で組成されるが、本発
明は前述の材料に限定されるわけではなく、ただ導電性
を有する金属材料であれば使用でき、スパッタ、無電気
めっき或いは物理、化学堆積などの方式により該導電膜
110を形成する。
Subsequently, as shown in FIG.
The surface of is covered with the conductive film 110. The conductive film 110 serves as a current conduction path for the electroplating process described later, and it is composed of a conductive thin film such as tin, copper, chromium, palladium, nickel, tin / lead material or alloy thereof. The conductive film 110 is not limited to the above-mentioned materials, and any metal material having conductivity can be used, and the conductive film 110 is formed by a method such as sputtering, electroless plating, physical or chemical deposition.

【0020】導電膜110で被覆した基板表面に第1ホ
トレジスト層115を形成する。該ホトレジスト層は開
孔1151を有して下方の、導電膜110で被覆された
コンタクトパッド領域の一部回路層を露出させ、そのう
ちコンタクトパッド領域は一つ或いは複数のコンタクト
パッド1051を含む。
A first photoresist layer 115 is formed on the surface of the substrate covered with the conductive film 110. The photoresist layer has an opening 1151 to expose a part of a circuit layer in a contact pad region covered with the conductive film 110, the contact pad region including one or a plurality of contact pads 1051.

【0021】エッチング技術により、該第1ホトレジス
ト層115で被覆されていない導電膜を除去する。この
とき、該ホトレジスト層の開孔1151区域の底縁に一
部導電膜1102が残存する。これは図10に示される
とおりである。
The conductive film not covered with the first photoresist layer 115 is removed by an etching technique. At this time, a part of the conductive film 1102 remains on the bottom edge of the opening 1151 area of the photoresist layer. This is as shown in FIG.

【0022】さらに基板100上に第2ホトレジスト層
120を形成する。このホトレジスト層は第1ホトレジ
スト層開孔1151区域に残った導電膜1102を被覆
し、図11に示されるように、これは、電気めっき時
に、開孔1151区域に残った導電膜1102もニッケ
ル/金が電気めっきされて基板の回路が短絡の状況を発
生するのを防止するためである。
Further, a second photoresist layer 120 is formed on the substrate 100. This photoresist layer covers the conductive film 1102 remaining in the first photoresist layer openings 1151 areas, and as shown in FIG. This is to prevent gold from being electroplated and causing a short circuit condition in the circuit of the substrate.

【0023】続いて、電気めっき方式で基板100に対
してニッケル/金層を形成する。導電膜110は導体材
料で形成され、電気めっきする時、ニッケル/金層12
5は導電膜110が各コンタクトパッド1051の表面
に電気めっきされることにより、各コンタクトパッド1
051の外側表面にニッケル/金層125が電気めっき
される。これは図12に示されるとおりである。
Subsequently, a nickel / gold layer is formed on the substrate 100 by electroplating. The conductive film 110 is formed of a conductive material, and the nickel / gold layer 12 is formed when electroplating.
5 is formed by electroplating the conductive film 110 on the surface of each contact pad 1051.
The outer surface of 051 is electroplated with a nickel / gold layer 125. This is as shown in FIG.

【0024】続いて、第2ホトレジスト層120と第1
ホトレジスト層115及びその被覆する導電膜110を
除去し、基板100のコンタクトパッド1051のニッ
ケル/金層125電気めっきの構造が完成する。そのう
ち、回路層105のコンタクトパッド1051全体の外
側表面にはすべてニッケル/金層125が電気めっきさ
れ、これは図13に示されるとおりである。
Subsequently, the second photoresist layer 120 and the first photoresist layer 120
The photoresist layer 115 and the conductive film 110 covering it are removed, and the nickel / gold layer 125 electroplating structure of the contact pad 1051 of the substrate 100 is completed. The nickel / gold layer 125 was electroplated on the entire outer surface of the contact pad 1051 of the circuit layer 105, as shown in FIG.

【0025】最後に、基板100の表面をソルダ防止層
130で被覆し、それは例えばソルダマスクとされ、基
板100の表面保護を完成し、これは図14に示される
とおりである。
Finally, the surface of the substrate 100 is coated with a solder prevention layer 130, which is used as a solder mask, for example, to complete the surface protection of the substrate 100, as shown in FIG.

【0026】本発明のチップパッケージ基板のコンタク
トパッドのニッケル/金電気めっき方法と構造におい
て、コンタクトパッドは、例えば半導体チップパッケー
ジ基板中のボンディングパッド或いはソルダボールパッ
ドとされ、図中には僅かに一部のコンタクトパッド10
51が示されているが、実際のコンタクトパッドの数量
とホトレジスト層は、実際の製品の必要とする工程によ
り基板に分布し、且つ工程と構造は基板の単一側面或い
は基板の両側面に実施可能である。本発明の実施例に記
載のコンタクトパッドのほか、基板にニッケル/金層電
気めっき工程を行う必要がある部分は、いずれも本発明
に記載の工程によりニッケル/金電気めっき構造を形成
できる。このほか、本発明は第2階層に電子部品を組み
付けた一般のプリンゴ基板の製作にも運用でき、これは
本発明の技術の属する分野における通常の知識を有する
者であれば分かることであるため、説明を省略する。
In the nickel / gold electroplating method and structure of the contact pad of the chip package substrate of the present invention, the contact pad is, for example, a bonding pad or a solder ball pad in the semiconductor chip package substrate. Contact pad 10
51 is shown, the actual contact pad quantity and photoresist layer are distributed on the substrate according to the process required of the actual product, and the process and structure are performed on a single side of the substrate or both sides of the substrate. It is possible. In addition to the contact pads described in the embodiments of the present invention, the nickel / gold electroplating structure can be formed by the process described in the present invention in any portion where the nickel / gold layer electroplating process needs to be performed on the substrate. In addition, the present invention can be applied to the manufacture of a general pringo board in which electronic components are assembled on the second layer, which can be understood by a person having ordinary knowledge in the field to which the technology of the present invention belongs. , Description is omitted.

【0027】[0027]

【発明の効果】総合すると、本発明のチップパッケージ
基板のコンタクトパッドのニッケル/金電気めっき方法
と構造は、導電膜を電流伝導経路として基板上の各コン
タクトパッドを導通させ、それは基板の表面に別に電気
めっき導線をレイアウトする工程が不要で、有効に電気
めっき導線レイアウト面積を節約し導電回路レイアウト
面積を増加し、並びに基板の電気めっき導線レイアウト
が発生しやすい雑音干渉を防止できる。且つ全体の回路
層上にニッケル/金層を電気めっきする必要がなく、有
効にニッケル/金のコストを節約できる。このほか、コ
ンタクトパッド外表が完全にニッケル/金層で被覆さ
れ、基板にチップパッケージワイヤボンディングを行う
時、金線のコンタクトパッドに対する電気的結合を補助
し、酸化によりコンタクトパッドの電気的連接品質に影
響が生じるのを防止できる。
In summary, the nickel / gold electroplating method and structure of the contact pads of the chip package substrate of the present invention makes each contact pad on the substrate conductive by using the conductive film as a current conduction path, which is formed on the surface of the substrate. It is possible to effectively save the electroplating conductor layout area and increase the conductive circuit layout area, and to prevent the noise interference that is likely to occur in the electroplating conductor layout of the substrate, since a separate step of laying out the electroplating conductors is unnecessary. Also, there is no need to electroplate nickel / gold layers over the entire circuit layer, effectively saving nickel / gold costs. In addition, the outer surface of the contact pad is completely covered with a nickel / gold layer, which assists the electrical connection of the gold wire to the contact pad when the chip package wire bonding is performed on the substrate, and improves the electrical connection quality of the contact pad by oxidation. The influence can be prevented.

【0028】以上の説明は本発明を説明するためのもの
で本発明の実施範囲を限定するものではなく、本発明に
基づきなしうる細部の修飾或いは改変は、いずれも本発
明の請求範囲に属するものとする。
The above description is for explaining the present invention and does not limit the scope of the present invention, and any modification or alteration of details that can be made based on the present invention belongs to the scope of claims of the present invention. I shall.

【図面の簡単な説明】[Brief description of drawings]

【図1】周知のチップパッケージ基板のコンタクトパッ
ドのニッケル/金電気めっき実施表示図である。
FIG. 1 is a view showing nickel / gold electroplating of a contact pad of a known chip package substrate.

【図2】別の周知のチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき実施表示図である。
FIG. 2 is a view showing nickel / gold electroplating of contact pads of another known chip package substrate.

【図3】別の周知のチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき実施表示図である。
FIG. 3 is a view showing nickel / gold electroplating of contact pads of another known chip package substrate.

【図4】別の周知のチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき実施表示図である。
FIG. 4 is a view showing nickel / gold electroplating of contact pads of another known chip package substrate.

【図5】別の周知のチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき実施表示図である。
FIG. 5 is a view showing nickel / gold electroplating of contact pads of another known chip package substrate.

【図6】別の周知のチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき実施表示図である。
FIG. 6 is a view showing nickel / gold electroplating of contact pads of another known chip package substrate.

【図7】本発明のチップパッケージ基板のコンタクトパ
ッドのニッケル/金電気めっき方法実施表示図である。
FIG. 7 is a schematic view showing the nickel / gold electroplating method of the contact pad of the chip package substrate of the present invention.

【図8】本発明のチップパッケージ基板のコンタクトパ
ッドのニッケル/金電気めっき方法実施表示図である。
FIG. 8 is a schematic view showing the nickel / gold electroplating method of the contact pad of the chip package substrate of the present invention.

【図9】本発明のチップパッケージ基板のコンタクトパ
ッドのニッケル/金電気めっき方法実施表示図である。
FIG. 9 is a schematic view showing the nickel / gold electroplating method of the contact pads of the chip package substrate of the present invention.

【図10】本発明のチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき方法実施表示図であ
る。
FIG. 10 is a schematic view showing the nickel / gold electroplating method of the contact pad of the chip package substrate of the present invention.

【図11】本発明のチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき方法実施表示図であ
る。
FIG. 11 is a schematic view showing the nickel / gold electroplating method of the contact pad of the chip package substrate of the present invention.

【図12】本発明のチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき方法実施表示図であ
る。
FIG. 12 is a schematic view showing the nickel / gold electroplating method of the contact pad of the chip package substrate of the present invention.

【図13】本発明のチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき方法実施表示図であ
る。
FIG. 13 is a schematic view showing the nickel / gold electroplating method of the contact pads of the chip package substrate of the present invention.

【図14】本発明のチップパッケージ基板のコンタクト
パッドのニッケル/金電気めっき方法実施表示図であ
る。
FIG. 14 is a schematic view showing the nickel / gold electroplating method of the contact pads of the chip package substrate of the present invention.

【符号の説明】[Explanation of symbols]

1、2、100 基板 10、1051 コンタクトパッド 11 上回路層 12 下回路層 13 導通孔 14、27、130 ソルダ防止層 15 電気めっき導線 16、23、125 ニッケル/金層 22 ホトレジスト層 25、105 回路層 28 チップ設置区 110 導電膜 1102 導電膜残留露出部分 115 第1ホトレジスト層 1151 ホトレジスト層開孔 120 第2ホトレジスト層 1,2,100 substrate 10,1051 contact pad 11 Upper circuit layer 12 Lower circuit layer 13 Conduction hole 14, 27, 130 Solder prevention layer 15 Electroplating conductor 16,23,125 Nickel / Gold layer 22 Photoresist layer 25, 105 circuit layers 28 chips installation area 110 conductive film 1102 Conductive film residual exposed portion 115 First Photoresist Layer 1151 Opening of photoresist layer 120 Second photoresist layer

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 パターン化されて若干のコンタクトパッ
ドを具えた回路層を具えた基板を有するチップパッケー
ジ基板のコンタクトパッドのニッケル/金電気めっき構
造において、 該基板のコンタクトパッドの外側表面が完全にニッケル
/金層で被覆され、且つ基板が、別にレイアウトされて
ニッケル/金電気めっきしたコンタクトパッドとされる
電気めっき導線を不設置とされたことを特徴とする、チ
ップパッケージ基板のコンタクトパッドのニッケル/金
電気めっき構造。
1. A nickel / gold electroplated structure of a contact pad of a chip package substrate having a substrate which is patterned and comprises a circuit layer with some contact pads, wherein the outer surface of the contact pad of the substrate is completely Nickel in a contact pad of a chip package substrate, characterized in that it is covered with a nickel / gold layer and the substrate is laid out separately without electroplating conductors being nickel / gold electroplated contact pads. / Gold electroplating structure.
【請求項2】 前記コンタクトパッドが基板のボンディ
ングパッド或いはソルダーボールパッドとされたことを
特徴とする、請求項1に記載のチップパッケージ基板の
コンタクトパッドのニッケル/金電気めっき構造。
2. The nickel / gold electroplating structure of a contact pad of a chip package substrate according to claim 1, wherein the contact pad is a bonding pad or a solder ball pad of the substrate.
【請求項3】 (a)回路をパターン化し回路層を画定
した基板を提供し、該基板の表面を導電膜で被覆するス
テップ、 (b)導電膜で被覆した基板表面に第1ホトレジスト層
を形成し、該ホトレジスト層は開孔を具えたものとし、
開孔下方に露出し導電膜で被覆された部分をコンタクト
パッド領域の部分回路層となすステップ、 (c)第1ホトレジスト層で未被覆の導電膜を除去する
ステップ、 (d)基板上に第2ホトレジスト層を形成し、該第2ホ
トレジスト層で第1ホトレジスト層開孔区に残る導電膜
を被覆するステップ、 (e)基板に対してニッケル/金電気めっきを行い、該
コンタクトパッド全体表面すべてにニッケル/金層を電
気めっきするステップ、 (f)ホトレジスト層及びその被覆する導電膜を除去す
るステップ、 (g)基板表面をソルダ防止層で被覆するステップ、 以上の(a)から(g)のステップを含むことを特徴と
する、チップパッケージ基板のコンタクトパッドのニッ
ケル/金電気めっき方法。
3. A step of: (a) providing a substrate on which a circuit is patterned to define a circuit layer, and coating the surface of the substrate with a conductive film; (b) providing a first photoresist layer on the surface of the substrate coated with the conductive film. And forming the photoresist layer with apertures,
Forming a portion of the contact pad region exposed under the opening and covered with a conductive film as a partial circuit layer; (c) removing an uncoated conductive film with a first photoresist layer; (2) forming a photoresist layer and covering the conductive film remaining in the first photoresist layer opening with the second photoresist layer, (e) performing nickel / gold electroplating on the substrate, and covering the entire surface of the contact pad A step of electroplating a nickel / gold layer on the substrate, (f) a step of removing the photoresist layer and a conductive film covering the photoresist layer, (g) a step of coating the substrate surface with a solder prevention layer, and the steps (a) to (g) above. A method of electroplating nickel / gold on a contact pad of a chip package substrate, the method comprising:
【請求項4】 前記コンタクトパッドが基板のボンディ
ングパッド或いはソルダーボールパッドとされたことを
特徴とする、請求項3に記載のチップパッケージ基板の
コンタクトパッドのニッケル/金電気めっき方法。
4. The method of electroplating nickel / gold of a contact pad of a chip package substrate according to claim 3, wherein the contact pad is a bonding pad or a solder ball pad of the substrate.
【請求項5】 前記導電膜が、錫、銅、クロム、パラジ
ウム、ニッケル、錫/鉛或いはその合金で組成されたこ
とを特徴とする、請求項3に記載のチップパッケージ基
板のコンタクトパッドのニッケル/金電気めっき方法。
5. The nickel of a contact pad of a chip package substrate according to claim 3, wherein the conductive film is composed of tin, copper, chromium, palladium, nickel, tin / lead or an alloy thereof. / Gold electroplating method.
JP2002040429A 2002-02-18 2002-02-18 Nickel / gold electroplating method and structure of contact pads on chip package substrate Expired - Fee Related JP3940615B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002040429A JP3940615B2 (en) 2002-02-18 2002-02-18 Nickel / gold electroplating method and structure of contact pads on chip package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002040429A JP3940615B2 (en) 2002-02-18 2002-02-18 Nickel / gold electroplating method and structure of contact pads on chip package substrate

Publications (2)

Publication Number Publication Date
JP2003249587A true JP2003249587A (en) 2003-09-05
JP3940615B2 JP3940615B2 (en) 2007-07-04

Family

ID=28658909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002040429A Expired - Fee Related JP3940615B2 (en) 2002-02-18 2002-02-18 Nickel / gold electroplating method and structure of contact pads on chip package substrate

Country Status (1)

Country Link
JP (1) JP3940615B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094815A (en) * 2010-07-14 2012-05-17 Samsung Electro-Mechanics Co Ltd Printed board and manufacturing method for the same
US8756804B2 (en) 2010-09-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094815A (en) * 2010-07-14 2012-05-17 Samsung Electro-Mechanics Co Ltd Printed board and manufacturing method for the same
JP2013157628A (en) * 2010-07-14 2013-08-15 Samsung Electro-Mechanics Co Ltd Printed circuit board and method for manufacturing the same
US8756804B2 (en) 2010-09-29 2014-06-24 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board

Also Published As

Publication number Publication date
JP3940615B2 (en) 2007-07-04

Similar Documents

Publication Publication Date Title
US7396753B2 (en) Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
US6576540B2 (en) Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads
US7081402B2 (en) Semiconductor package substrate having contact pad protective layer formed thereon and method for fabricating the same
US20060157852A1 (en) Circuit barrier structure of semiconductor packaging substrate and method for fabricating the same
US6916685B2 (en) Method of plating metal layer over isolated pads on semiconductor package substrate
US6851184B2 (en) Method for manufacturing a printed circuit board
US10134666B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
US7045460B1 (en) Method for fabricating a packaging substrate
JP2008004924A (en) Manufacturing method of package substrate
US7877873B2 (en) Method for forming a wire bonding substrate
US6930044B1 (en) Method for fabricating a packaging substrate
US6896173B2 (en) Method of fabricating circuit substrate
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
JP3940615B2 (en) Nickel / gold electroplating method and structure of contact pads on chip package substrate
US20040050708A1 (en) Plating method for PCB
TWI385765B (en) Method for manufacturing structure with embedded circuit
JP2000114412A (en) Manufacture of circuit board
KR100599636B1 (en) The fabrication method of printed circuit board for BOC semiconductor package substrate having non-plate pattern
JP7416891B2 (en) Semiconductor structure and its manufacturing method
KR20030075824A (en) The fabrication method of printed circuit board for semiconductor package having tailless pattern
JP4556536B2 (en) Tape carrier manufacturing method
EP1357588A1 (en) A substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same
KR100609647B1 (en) The fabrication method for BOC substrate having non-plate pattern by double image process
TWI392068B (en) Package substrate and fabrication method thereof
KR20030075825A (en) The fabrication method of printed circuit board for semiconductor package having tailless pattern

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060724

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070402

R150 Certificate of patent or registration of utility model

Ref document number: 3940615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees