JP2003242876A - Cathode part for electron emission and fluorescent display device including the same - Google Patents

Cathode part for electron emission and fluorescent display device including the same

Info

Publication number
JP2003242876A
JP2003242876A JP2002038395A JP2002038395A JP2003242876A JP 2003242876 A JP2003242876 A JP 2003242876A JP 2002038395 A JP2002038395 A JP 2002038395A JP 2002038395 A JP2002038395 A JP 2002038395A JP 2003242876 A JP2003242876 A JP 2003242876A
Authority
JP
Japan
Prior art keywords
electron emission
cathode
emitter
nitride layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002038395A
Other languages
Japanese (ja)
Inventor
Mayuko Fudeta
麻祐子 筆田
Hajime Asahi
一 朝日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002038395A priority Critical patent/JP2003242876A/en
Publication of JP2003242876A publication Critical patent/JP2003242876A/en
Withdrawn legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a cathode part for electron emission which can be easily manufactured at a low cost, discharge sufficient amount of electrons per unit area at low electric fields, and favorably used in a fluorescent display device or the like. <P>SOLUTION: The cathode part for electron emission which can emit electrons by applying the electric field includes a group III nitride layer (12) deposited on an electrode (11) by a vapor phase deposition method. This nitride layer reflects an uneven condition of the surface of deposition, and has an uneven surface suitable for electron emission. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電界を印加するこ
とによって電子を放出し得る陰極部に関する。そのよう
な陰極部は、たとえば蛍光面を光らせるフルカラー表示
パネルなどに好ましく利用され得るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cathode part capable of emitting electrons by applying an electric field. Such a cathode part can be preferably used in, for example, a full-color display panel that illuminates a fluorescent screen.

【0002】[0002]

【従来の技術】図7は、特開2000−149765に
開示された蛍光表示装置に用いられる電子放出用陰極部
の1例を模式的な断面図で示している。この電子放出用
陰極部においては、電極(導電板)101上に導電性接
着剤102で多数のGaN結晶粒103が貼り付けられ
ており、これらの結晶粒の大きさは数10〜数100μ
mの範囲内にある。そして、それらのGaN結晶粒10
3が、電子を放出するエミッタとして作用する。
2. Description of the Related Art FIG. 7 is a schematic sectional view showing an example of an electron emission cathode portion used in a fluorescent display device disclosed in Japanese Patent Laid-Open No. 2000-149765. In this electron emission cathode part, a large number of GaN crystal grains 103 are attached to an electrode (conductive plate) 101 with a conductive adhesive 102, and the size of these crystal grains is several tens to several hundreds μ.
Within the range of m. And those GaN crystal grains 10
3 acts as an emitter that emits electrons.

【0003】図8は、特開2000−149765に開
示された電子放出用陰極部の他の例とその製造過程を模
式的な断面図で示している。すなわち、図8(a)は完
成された電子放出用陰極部を示し、図8(b)から
(d)はその製造過程の一部を概略的に図解している。
FIG. 8 is a schematic sectional view showing another example of the electron-emitting cathode portion disclosed in Japanese Patent Laid-Open No. 2000-149765 and its manufacturing process. That is, FIG. 8A shows a completed electron emitting cathode portion, and FIGS. 8B to 8D schematically illustrate a part of the manufacturing process thereof.

【0004】この電子放出用陰極部の作製においては、
図8(a)からわかるように、サファイア基板202上
にバッファ層として窒化ガリウム膜203が成長させら
れる。そして、窒化ガリウム膜203上には、図8
(b)に示されているように、規則的に配列された複数
の開口部を含む酸化シリコン膜204が形成される。そ
れらの開口部の各々は、たとえば約5μmの径を有して
いる。
In manufacturing the cathode portion for electron emission,
As can be seen from FIG. 8A, a gallium nitride film 203 is grown on the sapphire substrate 202 as a buffer layer. Then, on the gallium nitride film 203, as shown in FIG.
As shown in (b), a silicon oxide film 204 including a plurality of regularly arranged openings is formed. Each of the openings has a diameter of, for example, about 5 μm.

【0005】図8(c)に示されているように、酸化シ
リコン膜204を選択成長マスクとして、開口部で露出
されている窒化ガリウム膜203上に六角錐形状の窒化
ガリウム結晶205が成長させられる。そして、図8
(d)に示されているように、酸化シリコン膜204が
選択的に除去される。
As shown in FIG. 8C, a hexagonal pyramidal gallium nitride crystal 205 is grown on the gallium nitride film 203 exposed in the opening by using the silicon oxide film 204 as a selective growth mask. To be And FIG.
As shown in (d), the silicon oxide film 204 is selectively removed.

【0006】図8(a)に示されているように、六角錐
形状の窒化ガリウム結晶205からなるエミッタを支持
するサファイア基板202が電極201上に設けられる
が、サファイア基板202は絶縁体なので、電極201
と窒化ガリウム膜203とは、導電性ペーストなどから
なる導電部材206を介して電気的に相互接続される。
As shown in FIG. 8A, a sapphire substrate 202 supporting an emitter made of a hexagonal pyramidal gallium nitride crystal 205 is provided on an electrode 201. Since the sapphire substrate 202 is an insulator, Electrode 201
The gallium nitride film 203 and the gallium nitride film 203 are electrically interconnected via a conductive member 206 made of a conductive paste or the like.

【0007】また、特開2000−260299におい
ては、エッチングを利用して多結晶シリコンでエミッタ
が作製されているが、多結晶窒化ガリウムでエミッタを
作製してもよいとされている。
Further, in Japanese Patent Laid-Open No. 2000-260299, although the emitter is made of polycrystalline silicon by using etching, it is said that the emitter may be made of polycrystalline gallium nitride.

【0008】さらに、特開2000−67737では、
回転斜め蒸着などを利用して作製したMoなどのコーン
型エミッタの表面または平坦なエミッタの表面を特定の
材料で被覆する技術を開示している。その特定の被覆材
料は低電界で電子を放出し得るものであり、GaNやA
lNなどが挙げられている。この場合、基板上にMoな
どのエミッタとゲート電極を形成してから、低電界で電
子を放出し得る被覆層を全面的に堆積している。
Further, in Japanese Patent Laid-Open No. 2000-67737,
Disclosed is a technique for coating the surface of a cone-shaped emitter such as Mo or the flat surface of a flat emitter, which is produced by utilizing the rotary oblique deposition, with a specific material. The specific coating material is capable of emitting electrons in a low electric field, such as GaN or A
1N and the like are listed. In this case, after forming an emitter such as Mo and a gate electrode on the substrate, a coating layer capable of emitting electrons in a low electric field is entirely deposited.

【0009】さらにまた、Applied Physics Letters, V
ol.78, 2001, p.3229では、サファイア基板上に形成さ
れた単結晶GaN膜の表面をプラズマ処理で凹凸状態に
した表面の電子放出特性が報告されており、それによっ
て得られる電界増強ファクタの例として1.2×104
/cmおよび6.1×103/cmが報告されている。
Furthermore, Applied Physics Letters, V
ol.78, 2001, p.3229, the electron emission characteristics of the surface of a single-crystal GaN film formed on a sapphire substrate, which is made uneven by plasma treatment, are reported. As an example of 1.2 × 10 4
/ Cm and 6.1 x 10 3 / cm have been reported.

【0010】[0010]

【発明が解決しようとする課題】図7に示されているよ
うな電子放出用陰極部では、GaN結晶粒103の粒径
が数10〜数100μmであって非常に大きいので、エ
ミッタ103の先端は電子を放出しやすい先鋭な形状で
はありえない。したがって、十分な電子放出を得るため
にはエミッタ103先端に高電界を印加しなければなら
ず、そのために使用される高電圧に起因して、電子放出
のための消費電力が大きくなる。また、導電性接着剤1
02が用いられているので、長期の通電によってその接
着剤102が劣化し、信頼性の高い電子放出用陰極部を
得ることが困難である。
In the cathode part for electron emission as shown in FIG. 7, since the grain size of the GaN crystal grains 103 is several tens to several hundreds μm, which is very large, the tip of the emitter 103 is formed. Cannot have a sharp shape that easily emits electrons. Therefore, in order to obtain sufficient electron emission, it is necessary to apply a high electric field to the tip of the emitter 103, and due to the high voltage used for that purpose, the power consumption for electron emission increases. In addition, the conductive adhesive 1
02 is used, it is difficult to obtain a highly reliable cathode part for electron emission because the adhesive 102 is deteriorated by long-term energization.

【0011】他方、図8に示されているような電子放出
用陰極部では、GaNバッファ層203上にSiO2
204を一旦形成した後に、その膜を部分的に除去した
開口領域に再度GaN結晶205を成長させるので、良
好なGaN結晶205を得ることが困難である。また、
SiO2膜204の開口領域のみに六角錐のGaN結晶
を形成するための結晶成長条件の許容範囲は非常に狭
く、実際には、SiO2膜上や開口部の側面上にアモル
ファス状GaNの粒子や膜が形成されてしまうことが多
い。すなわち、先鋭な六角錘型GaN結晶205を得る
ことは非常に困難であり、先鋭な六角錘型GaN結晶2
05を均一に含む大面積の電子放出用陰極部を作製する
ことができない。
On the other hand, in the electron emission cathode portion as shown in FIG. 8, after the SiO 2 film 204 is once formed on the GaN buffer layer 203, GaN is again formed in the opening region where the film is partially removed. Since the crystal 205 is grown, it is difficult to obtain a good GaN crystal 205. Also,
The allowable range of crystal growth conditions for forming a hexagonal pyramidal GaN crystal only in the opening region of the SiO 2 film 204 is very narrow. In practice, amorphous GaN particles are formed on the SiO 2 film or on the side surface of the opening. Often, a film is formed. That is, it is very difficult to obtain the sharp hexagonal GaN crystal 205, and the sharp hexagonal GaN crystal 2 is obtained.
It is impossible to fabricate a large-area cathode portion for electron emission containing 05 evenly.

【0012】また、SiO2膜204の開口部を形成す
る際のリソグラフィーの制限から六角錐のGaN結晶2
05の面密度には限界があり、電子放出領域の単位面積
あたりの電子放出量を高くすることができない。さら
に、サファイア基板202は高価であるし大面積のもの
を入手できないので、サファイア基板を用いて大面積表
示パネルを作製することはできない。さらにまた、サフ
ァイア基板202は絶縁体であるので、エミッタ20
5、バッファ層203、および電極201の電気的接続
は導電部材206を介してなされなければならず、その
ような電子放出用陰極部は大面積表示パネルの用途には
適さない。
Further, due to the limitation of lithography when forming the opening of the SiO 2 film 204, the hexagonal pyramidal GaN crystal 2 is used.
The area density of 05 is limited, and the electron emission amount per unit area of the electron emission region cannot be increased. Further, since the sapphire substrate 202 is expensive and a large-area sapphire substrate cannot be obtained, a large-area display panel cannot be manufactured using the sapphire substrate. Furthermore, since the sapphire substrate 202 is an insulator, the emitter 20
5, the electrical connection between the buffer layer 203 and the electrode 201 must be made through the conductive member 206, and such an electron emitting cathode portion is not suitable for use in a large area display panel.

【0013】他方、特開2000−260299では、
多結晶シリコンをエッチング加工してコーン型エミッタ
を作製している。このコーン型エミッタの材質として、
シリコンの代わりに窒化ガリウムなどを用いることがで
き、かつ多結晶が好ましいとされている。しかし、多結
晶窒化ガリウムをエッチングしてコーン型エミッタを作
製する方法は一般的には知られておらず、特開2000
−260299中でもその方法が教示されていないの
で、その実用化は極めて困難である。
On the other hand, in Japanese Patent Laid-Open No. 2000-260299,
A cone type emitter is manufactured by etching polycrystalline silicon. As the material of this cone type emitter,
It is said that gallium nitride or the like can be used instead of silicon, and polycrystal is preferable. However, a method for etching a polycrystalline gallium nitride to form a cone-type emitter is not generally known, and JP-A-2000-2000 is used.
Since the method is not taught even in -260299, its practical application is extremely difficult.

【0014】特開2000−67737では、コーン型
Moエミッタの表面にGaN被覆層などを形成する。し
たがって、下地となるコーン型Moエミッタの先端をあ
る程度先鋭に形成できたとしても、その表面をGaN層
などで覆えば先端がだれて先鋭でなくなり、結果物とし
てのエミッタから電子を放出させるために高電界を要す
るようになる。
In Japanese Patent Laid-Open No. 2000-67737, a GaN coating layer or the like is formed on the surface of a cone type Mo emitter. Therefore, even if the tip of the underlying cone-type Mo emitter can be formed to be sharp to some extent, if the surface is covered with a GaN layer or the like, the tip becomes blunt and not sharp, so that electrons are emitted from the resulting emitter. It requires a high electric field.

【0015】なお、平坦なMoエミッタ上にGaN被覆
層などを形成する場合、GaN自身が十分低電界で電子
を放出する性質を有しているので先鋭な形状は不要とさ
れている。しかし、平坦なGaN層などはある程度低電
界でも電子を放出し得るが、蛍光表示装置などのための
エミッタとしての実用化の観点からは十分ではない。
When a GaN coating layer or the like is formed on a flat Mo emitter, GaN itself has a property of emitting electrons in a sufficiently low electric field, so that a sharp shape is unnecessary. However, although a flat GaN layer or the like can emit electrons even in a low electric field to some extent, it is not sufficient from the viewpoint of practical use as an emitter for a fluorescent display device or the like.

【0016】さらに、エミッタとゲート電極を形成して
から、低電界で電子を放出する材料を全面的に堆積する
ので、エミッタとゲート電極間で短絡が起こる場合が生
じて製造歩留まりが非常に悪くなる。このような短絡を
防止するために、幾つかのプロセスを加えることが提案
されているが、そのような付加的なプロセスは電子放出
用陰極部のコストアップにつながる。
Furthermore, after the emitter and the gate electrode are formed, a material that emits electrons in a low electric field is entirely deposited, so that a short circuit may occur between the emitter and the gate electrode, resulting in a very low manufacturing yield. Become. In order to prevent such a short circuit, it has been proposed to add some processes, but such an additional process leads to an increase in the cost of the cathode part for electron emission.

【0017】上述のような先行技術の課題に鑑み、本発
明は、低コストで容易に製造可能でありかつ低電界にお
いて単位面積あたりに十分な量の電子を放出し得る電子
放出用陰極部を提供することを目的としている。そのよ
うな電子放出用陰極部は、たとえば蛍光表示装置などに
おいて好ましく利用され得るものである。
In view of the problems of the prior art as described above, the present invention provides an electron emitting cathode portion which can be easily manufactured at low cost and which can emit a sufficient amount of electrons per unit area in a low electric field. It is intended to be provided. Such an electron-emitting cathode portion can be preferably used in, for example, a fluorescent display device.

【0018】[0018]

【課題を解決するための手段】本発明によれば、電界を
印加することによって電子を放出し得る電子放出用陰極
部は、気相堆積法によって電極上に形成されたIII族
窒化物層を含み、この窒化物層は堆積された表面凹凸状
態を反映していて電子放出に適した凹凸表面を有してい
ることを特徴としている。
According to the present invention, an electron-emitting cathode portion capable of emitting electrons by applying an electric field has a group III nitride layer formed on an electrode by a vapor deposition method. This nitride layer is characterized in that it has an uneven surface suitable for electron emission, reflecting the deposited surface unevenness.

【0019】気層堆積法としては、たとえばMBE(分
子線エピタキシ)法、CVD(化学気相堆積)法、HV
PE(ハイドライド気相エピタキシ)法、スパッタ法、
またはイオンプレーティング法などを利用することがで
きる。
Examples of the vapor layer deposition method include MBE (Molecular Beam Epitaxy) method, CVD (Chemical Vapor Deposition) method, and HV.
PE (hydride vapor phase epitaxy) method, sputtering method,
Alternatively, an ion plating method or the like can be used.

【0020】なお、気相堆積された表面凹凸状態を反映
していて電子放出に適した凹凸表面とは、堆積された状
態のままの凹凸表面か、またはその表面をエッチングな
どしていても堆積された状態の凹凸形状を反映している
凹凸表面を意味する。
Incidentally, the uneven surface suitable for electron emission, which reflects the surface unevenness of the vapor-phase deposited surface, means the uneven surface in the as-deposited state or even if the surface is etched. It means an uneven surface that reflects the uneven shape of the formed state.

【0021】本発明によるこのような電子放出用陰極部
においては、先行技術のように下地の金属をコーン型に
加工するなどのように下地自体をエミッタに適した形状
にする必要がないので、製造プロセスが簡単な上に、コ
ーン型エミッタをGaN層などで被覆した場合よりもエ
ミッタ先端が先鋭になり、電子放出のための印加電界が
低減され得る。
In such an electron-emitting cathode portion according to the present invention, it is not necessary to form the base itself into a shape suitable for the emitter, unlike the prior art in which the base metal is processed into a cone shape, etc. In addition to the simple manufacturing process, the tip of the emitter is sharper than when the cone-type emitter is covered with a GaN layer or the like, and the applied electric field for electron emission can be reduced.

【0022】また、本発明の電子放出用陰極部の製造で
は、特開2000−149765におけるように六角形
の開口部を含む酸化膜マスクなどを必要としない。すな
わち、III族窒化物結晶自身の特性から、気相堆積中
に自然にその堆積層の表面が凹凸形状になるので製造プ
ロセスが簡単であり、エミッタとなる凸部の先端は従来
のマスクを用いて六角錐に成長させたGaN結晶の先端
に比べて非常に先鋭になる。このように、本発明の電子
放出用陰極部においては、気相堆積させたIII族窒化
物層がそのままの状態でエミッタに適した凹凸表面形状
を有しているので、先行技術に比べてきわめて簡略なプ
ロセスで先鋭な先端形状を有するなエミッタを安価に形
成することができる。
Further, the manufacturing of the cathode portion for electron emission of the present invention does not require an oxide film mask having a hexagonal opening as in JP-A-2000-149765. That is, due to the characteristics of the III-nitride crystal itself, the surface of the deposited layer naturally becomes uneven during vapor deposition, so the manufacturing process is simple, and a conventional mask is used for the tip of the projection that becomes the emitter. Is sharper than the tip of a GaN crystal grown into a hexagonal pyramid. As described above, in the electron emission cathode portion of the present invention, since the vapor-deposited group III nitride layer has an uneven surface shape suitable for an emitter as it is, it is extremely superior to the prior art. It is possible to inexpensively form an emitter having a sharp tip shape by a simple process.

【0023】さらに、III族窒化物層は金属電極上や
透明導電体電極上に直接気相堆積させることができるの
で、後から電極を形成するプロセスも必要とせず、さら
に安価な電子放出用陰極部を提供することができる。
Furthermore, since the group III nitride layer can be directly vapor-deposited on the metal electrode or the transparent conductor electrode, the process for forming the electrode later is not required, and the cathode for electron emission is further inexpensive. Parts can be provided.

【0024】なお、本発明による電子放出用陰極部のI
II族窒化物層は多結晶であることが好ましい。なぜな
らば、III族窒化物層を多結晶膜として気相堆積させ
ることによって、その表面が凹凸形状になりやすくてエ
ミッタに適した形状になるからである。気相堆積された
III族窒化物層の多結晶状態は、反射電子線回折パタ
ーンやX線回折パターンによって判断することができ
る。
The I of the cathode portion for electron emission according to the present invention is
The Group II nitride layer is preferably polycrystalline. This is because when the group III nitride layer is vapor-deposited as a polycrystalline film, its surface is likely to have an uneven shape and has a shape suitable for an emitter. The polycrystalline state of the vapor deposited III-nitride layer can be determined by a backscattered electron diffraction pattern or an X-ray diffraction pattern.

【0025】特開2000−149765におけるよう
に酸化膜マスクの開口部に六角錐状GaN単結晶を成長
させる場合は、従来より用いられてきたサファイアなど
の単結晶基板を必要とするが、多結晶III族窒化層は
単結晶基板を必要とすることなく金属板上や透明導電膜
上に直接気相堆積させることができるので、容易に大面
積化が可能であり、大面積のフィールドエミッション型
ディスプレイの用途のエミッタに適している。
When a hexagonal pyramidal GaN single crystal is grown in the opening of an oxide film mask as in Japanese Patent Laid-Open No. 2000-149765, a single crystal substrate such as sapphire, which has been conventionally used, is required. Since the group III nitride layer can be directly vapor-deposited on a metal plate or a transparent conductive film without requiring a single crystal substrate, a large area can be easily obtained, and a large area field emission display. Suitable for emitters for.

【0026】本発明による電子放出用陰極部の電極は、
多結晶金属または多結晶透明導電体からなることが好ま
しい。なぜならば、電極に多結晶体を用いることによっ
て、その上により先鋭な凹凸表面を有するIII族窒化
物エミッタ層を気相堆積させることができるからであ
る。また、多結晶材料は単結晶材料に比べてはるかに安
価であるし、大面積のものが容易に得られることはいう
までもない。
The electrode of the cathode portion for electron emission according to the present invention is
It is preferably made of a polycrystalline metal or a polycrystalline transparent conductor. This is because, by using a polycrystal for the electrode, a group III nitride emitter layer having a sharper uneven surface can be vapor-deposited thereon. Further, it is needless to say that a polycrystalline material is much cheaper than a single crystal material and that a large area material can be easily obtained.

【0027】また、電極が金属からなる場合、Mo(モ
リブデン)、Nb(ニオブ)、Ta(タンタル)、Ti
(チタン)、Hf(ハフニウム)、Zr(ジルコニウ
ム)、およびAl(アルミニウム)からなる群から選択
された少なくとも一種を含むことが好ましい。なぜなら
ば、そのような電極はIII族窒化物層との界面で良好
なオーミック接触を生じ得るからである。
When the electrode is made of metal, Mo (molybdenum), Nb (niobium), Ta (tantalum), Ti
It is preferable to contain at least one selected from the group consisting of (titanium), Hf (hafnium), Zr (zirconium), and Al (aluminum). Because such an electrode can make good ohmic contact at the interface with the group III-nitride layer.

【0028】他方、電極が透明導電性酸化物からなる場
合、亜鉛(Zn)、インジウム(In)、スズ(S
n)、マグネシウム(Mg)、カドミウム(Cd)、ガ
リウム(Ga)、および鉛(Pb)からなる群から選択
された少なくとも一種を含むことが好ましい。この場合
にも、透明導電性酸化物電極とIII族窒化物層との界
面で良好なオーミック接触を生じ得る。また、透明導電
性酸化膜電極の基板に透明体を用いた場合には、III
族窒化物のエミッタ層も透明であるので、基板側から光
を取り出す表示パネルを作製することが可能になる。
On the other hand, when the electrode is made of a transparent conductive oxide, zinc (Zn), indium (In), tin (S
It is preferable to include at least one selected from the group consisting of n), magnesium (Mg), cadmium (Cd), gallium (Ga), and lead (Pb). Also in this case, good ohmic contact can occur at the interface between the transparent conductive oxide electrode and the group III nitride layer. When a transparent body is used for the substrate of the transparent conductive oxide film electrode, III
Since the emitter layer of the group nitride is also transparent, it is possible to manufacture a display panel that takes out light from the substrate side.

【0029】電子放出用陰極部は、III族窒化物層か
ら電子が放出される領域を限定するためのゲート電極を
さらに含むことができる。そのようなゲート電極が一体
化された電子放出用陰極部は、たとえば蛍光表示パネル
用の電子放出用陰極部としてより好ましく利用され得
る。
The electron emission cathode portion may further include a gate electrode for limiting a region where electrons are emitted from the group III nitride layer. The electron-emitting cathode portion in which such a gate electrode is integrated can be more preferably used as an electron-emitting cathode portion for a fluorescent display panel, for example.

【0030】気相堆積されるIII族窒化物層の平均厚
さは、0.01μm以上であることが好ましい。なぜな
らば、気相堆積されたIII族窒化物層の平均厚さが
0.01μm未満の場合、そのIII族窒化物層が電極
表面上を十分には覆っておらず、エミッタに適した凸部
が形成されていない領域も存在してしまうからである。
また、電極として市販の金属基板を用いる場合はその表
面粗さがRa(中心線平均粗さ)で10nm程度である
ので、気相堆積されるIII族窒化物層の厚さが0.0
1μm未満であれば、その窒化物層が金属電極の全面上
には形成されない。したがって、Ra10nm程度の表
面荒れがある金属基板を電極として用いる場合には、
0.01μm以上の厚さのIII族窒化物層を堆積する
ことが必要であり、エミッタに適した十分先鋭な凸部を
形成するためには0.1μm以上の厚さがより好まし
い。
The average thickness of the group III nitride layer vapor-deposited is preferably 0.01 μm or more. This is because when the average thickness of the vapor-deposited III-nitride layer is less than 0.01 μm, the III-nitride layer does not sufficiently cover the electrode surface, and the protrusion suitable for the emitter is formed. This is because there is also a region in which is not formed.
In addition, when a commercially available metal substrate is used as the electrode, the surface roughness Ra (center line average roughness) is about 10 nm, so the thickness of the group III nitride layer vapor-deposited is 0.0
If it is less than 1 μm, the nitride layer is not formed on the entire surface of the metal electrode. Therefore, when using a metal substrate having a surface roughness of Ra of about 10 nm as an electrode,
It is necessary to deposit a group III nitride layer with a thickness of 0.01 μm or more, and a thickness of 0.1 μm or more is more preferable in order to form a sufficiently sharp projection suitable for an emitter.

【0031】なお、層厚の好ましい上限値を調べるため
に数μm厚のIII族窒化物層を堆積したが、0.1μ
m程度の厚さの場合に比べて大きな違いはなかったの
で、好ましい層厚の上限には特別な限定を要しないと考
えられる。しかし、製造コストの観点からは、不必要に
厚いIII族窒化物層の堆積のために成膜時間を長くし
すぎることは好ましくない。したがって、MBE(分子
線エピタキシ)法の場合は、成膜時間を考慮すれば、好
ましい膜厚の上限は5μm程度である。ただし、CVD
(化学気相堆積)法、HVPE(ハイドライド気相エピ
タキシ)法、スパッタ法、イオンプレーティング法など
で堆積速度を上げた場合には、これ以上の膜厚も可能で
ある。
A group III nitride layer having a thickness of several μm was deposited in order to find a preferable upper limit of the layer thickness.
Since there was no great difference as compared with the case of the thickness of about m, it is considered that the upper limit of the preferable layer thickness does not require special limitation. However, from the viewpoint of manufacturing cost, it is not preferable to make the film formation time too long for the deposition of the unnecessarily thick group III nitride layer. Therefore, in the case of the MBE (molecular beam epitaxy) method, the preferable upper limit of the film thickness is about 5 μm in consideration of the film forming time. However, CVD
When the deposition rate is increased by the (chemical vapor deposition) method, the HVPE (hydride vapor phase epitaxy) method, the sputtering method, the ion plating method or the like, a film thickness higher than this is possible.

【0032】III族窒化物層は、n型半導体であるこ
とが好ましい。III族窒化物の中でもAlNなどは絶
縁体に近いが、電子親和力が負であるのでn型でなくて
も真空中に容易に電子を放出することができる。しか
し、正の電子親和力を有するIII族窒化物の場合は、
それがn型半導体であることが好ましい。なぜならば、
正の電子親和力を有する場合、電子は伝導帯に励起され
た後に真空中に放出されるというプロセスが考えられて
いるので、はじめから伝導体に十分な電子が存在するn
型のほうが好ましいからである。
The group III nitride layer is preferably an n-type semiconductor. Although AlN and the like are similar to insulators among group III nitrides, they have a negative electron affinity, so that electrons can be easily emitted into a vacuum even if they are not n-type. However, in the case of a group III nitride having a positive electron affinity,
It is preferably an n-type semiconductor. because,
In the case of having a positive electron affinity, a process in which an electron is excited into a conduction band and then emitted into a vacuum is considered, so that a sufficient number of electrons exist in a conductor from the beginning.
This is because the mold is preferable.

【0033】III族窒化物層をn型半導体にするため
には、Siをドープすることが好ましい。たとえばGa
Nなどの場合、ノンドープでも伝導帯にかなりの濃度の
電子が存在するのでかならずしもドーパントは必要では
ない。しかし、Siをドーピングして電子濃度をより高
めることによって、低電界で電子をより放出しやすくす
ることができる。また、AlNなどは負の電子親和力を
有するが、高濃度にSiをドーピングすることによっ
て、さらに低電界で電子を放出しやすくすることができ
る。
In order to make the group III nitride layer an n-type semiconductor, it is preferable to dope with Si. For example Ga
In the case of N or the like, a dopant is not always necessary because a considerable concentration of electrons are present in the conduction band even when undoped. However, by doping Si to increase the electron concentration, electrons can be emitted more easily in a low electric field. Further, AlN and the like have a negative electron affinity, but by doping Si at a high concentration, it is possible to easily emit electrons in a lower electric field.

【0034】III族窒化物層としては、AlxGa1-x
N(0≦x≦1)を好ましく利用することができる。こ
の組成のIII族窒化物を利用することにより、気相堆
積されるIII族窒化物層中の結晶粒が小さくなって、
先鋭なエミッタを形成することが可能となり、エミッタ
先端部に電界を集中させ得る。したがって、そのような
III族窒化物層を含む電子放出用陰極部を利用した装
置においては、その駆動電圧の低下や消費電力の低下な
どの効果をも得ることができる。
As the group III nitride layer, Al x Ga 1-x is used.
N (0 ≦ x ≦ 1) can be preferably used. By using the group III nitride having this composition, the crystal grains in the group III nitride layer vapor-deposited become small,
It is possible to form a sharp emitter and concentrate the electric field on the tip of the emitter. Therefore, in a device using such an electron emission cathode portion including a group III nitride layer, it is possible to obtain effects such as a reduction in driving voltage and a reduction in power consumption.

【0035】すなわち、上述のような電子放出用陰極部
は、たとえば蛍光表示装置などにおいて好ましく利用さ
れ得るものである。
That is, the electron emitting cathode portion as described above can be preferably used in, for example, a fluorescent display device.

【0036】[0036]

【発明の実施の形態】(実施例1)図1は、本発明の実
施例1による電子放出用陰極部の製造過程を示す概略断
面図である。すなわち、図1(a)は電子放出用陰極部
の製造途中を示し、図1(b)においては完成された電
子放出用陰極部が対向配置される陽極部とともに示され
ている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment 1) FIG. 1 is a schematic sectional view showing a manufacturing process of a cathode portion for electron emission according to Embodiment 1 of the present invention. That is, FIG. 1 (a) shows a process of manufacturing the cathode portion for electron emission, and FIG. 1 (b) shows the completed cathode portion for electron emission together with the anode portion oppositely arranged.

【0037】この実施例の電子放出用陰極部は、基板1
1とその上に設けられていて電子を放出するためのエミ
ッタ12とを含んでいる。基板11が電極をかねる場
合、それは金属基板もしくはその他の導電体基板、また
は非導電性基板上に堆積された金属層もしくは透明導電
体層からなる。
The cathode portion for electron emission of this embodiment is the substrate 1
1 and an emitter 12 provided thereon for emitting electrons. When the substrate 11 also serves as an electrode, it consists of a metal substrate or other conductor substrate, or a metal layer or transparent conductor layer deposited on a non-conductive substrate.

【0038】エミッタ12はGaN多結晶からなり、そ
れはグレイン構造または柱状晶構造を有している。多結
晶GaN層12の表面は凹凸形状であり、エミッタとな
り得る凸部先端の曲率半径は約20nmであった。多結
晶GaN層12の反射電子線回折パターンは、通常はリ
ング状となる。X線回折パターンの結果からは、Mo基
板11を用い多場合には、c軸配向した多結晶GaN層
12が成長していることがわかった。
The emitter 12 is made of GaN polycrystal, which has a grain structure or a columnar crystal structure. The surface of the polycrystalline GaN layer 12 had an uneven shape, and the radius of curvature of the tip of the protrusion that could serve as an emitter was about 20 nm. The reflection electron beam diffraction pattern of the polycrystalline GaN layer 12 is usually ring-shaped. From the result of the X-ray diffraction pattern, it was found that the c-axis oriented polycrystalline GaN layer 12 was grown in many cases using the Mo substrate 11.

【0039】図1における電子放出用陰極部の製造方法
に際しては、まずMo基板11を鏡面研磨し、その表面
の凹凸状態をRa10nm程度にする。そして、Mo基
板11は、アセトンで5分間とエタノールで5分間の脱
脂処理された後に、塩酸で20分間酸洗いされる。多結
晶GaN層12の堆積には、ECR(電子サイクロトロ
ン共鳴)−MBE法が利用される。Mo基板11は、超
高真空室内に導入された後、800℃において10分間
サーマルクリーニングされる。次に、780℃まで基板
温度を下げて、ECRプラズマセルから窒素原子プラズ
マを供給するとともに、加熱されたセルからガリウムを
供給することにより、凹凸表面を有する多結晶GaN層
12が0.5μmの平均厚さでMo基板11上に堆積さ
せられる。
In the method of manufacturing the cathode portion for electron emission in FIG. 1, first, the Mo substrate 11 is mirror-polished to make the surface unevenness Ra about 10 nm. Then, the Mo substrate 11 is degreased for 5 minutes with acetone and for 5 minutes with ethanol, and then pickled with hydrochloric acid for 20 minutes. An ECR (electron cyclotron resonance) -MBE method is used to deposit the polycrystalline GaN layer 12. The Mo substrate 11 is introduced into the ultrahigh vacuum chamber and then thermally cleaned at 800 ° C. for 10 minutes. Next, the substrate temperature is lowered to 780 ° C., nitrogen atomic plasma is supplied from the ECR plasma cell, and gallium is supplied from the heated cell, so that the polycrystalline GaN layer 12 having an uneven surface is 0.5 μm thick. It is deposited on the Mo substrate 11 with an average thickness.

【0040】多結晶GaN膜の成長中の反射電子線回折
その場観察では、その成長初期にはリング状パターンを
示したが、成長に伴って次第に途切れ途切れのリング状
パターンに変化した。このことは、多結晶の成長を意味
している。なお、この回折パターンは、電子線の入射方
向を変えても変化しなかった。
In-situ observation of backscattered electron beam diffraction during the growth of the polycrystalline GaN film showed a ring-shaped pattern at the initial stage of its growth, but gradually changed into a discontinuous ring-shaped pattern with the growth. This means the growth of polycrystals. The diffraction pattern did not change even when the incident direction of the electron beam was changed.

【0041】また、AFM(原子間力顕微鏡)観察によ
れば、多結晶GaN膜中の結晶粒は六角形状であり、粒
径が400nm程度でそろっていた。これらの結晶粒は
膜の表面にエミッタとなり得る凸部を生じさせ、その先
端の曲率半径は約20nmであった。そして、エミッタ
となり得る凸部の平均個数密度は1cm2あたりに約1
9個であった。
According to AFM (Atomic Force Microscope) observation, the crystal grains in the polycrystalline GaN film were hexagonal, and the grain size was about 400 nm. These crystal grains caused a protrusion that could serve as an emitter on the surface of the film, and the radius of curvature of the tip was about 20 nm. The average number density of the convex portions that can be the emitters is about 1 per cm 2.
It was 09 .

【0042】以上のようにしてMo基板11上にエミッ
タ層12を気相堆積させた状態が、図1(a)の模式的
な断面図に示されている。
A state in which the emitter layer 12 is vapor-deposited on the Mo substrate 11 as described above is shown in a schematic sectional view of FIG.

【0043】上述の窒素原子プラズマを利用した結晶成
長法の場合、基板温度は400℃以上1100℃以下で
あることが好ましい。なぜならば、基板温度が400℃
以下になれば多結晶III族窒化物層12がほとんど成
長せず、逆に基板温度が1100℃以上になればMo基
板11の表面が荒れてしまうからである。
In the case of the crystal growth method using nitrogen atom plasma described above, the substrate temperature is preferably 400 ° C. or higher and 1100 ° C. or lower. Because the substrate temperature is 400 ℃
This is because the polycrystalline group III nitride layer 12 hardly grows when the temperature is below, and the surface of the Mo substrate 11 becomes rough when the substrate temperature is 1100 ° C. or higher.

【0044】なお、本実施例ではECR−MBE法が利
用されたが、アンモニアMBE法を利用しても同様の多
結晶GaN層を成長させることができた。このほかに、
CVD法、HVPE法、スパッタ法、およびイオンプレ
ーティング法を利用することができ、これらの方法を利
用する時には、前述の基板温度には限定されない。この
ことは、他の実施例においても同様である。
Although the ECR-MBE method was used in this example, a similar polycrystalline GaN layer could be grown by using the ammonia MBE method. Besides this,
The CVD method, the HVPE method, the sputtering method, and the ion plating method can be used, and when these methods are used, the above substrate temperature is not limited. This also applies to the other embodiments.

【0045】また、本実施例ではエミッタ層として多結
晶GaN層のみを成長させたが、それは多結晶GaN層
と多結晶AlGaN層を組み合わせた多層構造にされて
もよい。このことも、他の実施例においても同様であ
る。
Although only the polycrystalline GaN layer is grown as the emitter layer in this embodiment, it may have a multi-layer structure in which the polycrystalline GaN layer and the polycrystalline AlGaN layer are combined. This also applies to the other embodiments.

【0046】その後、絶縁膜13となるべき厚さ0.3
μmのSiO2膜を多結晶GaN層12の全面上に形成
し、ゲート電極14となるべきMo膜をそのSiO2
の全面上に形成する。次に、Mo膜14上にはフォトレ
ジスト(図示せず)が塗布され、多結晶GaN層12が
エミッタとして作用すべき領域のレイアウトに従ってパ
ターニングし、フォトレジストで覆われていない領域に
おいてMo膜14とSiO2膜13をエッチングで除去
し、多結晶GaN層12を部分的に露出させる。
After that, the thickness to become the insulating film 13 is 0.3.
A μm SiO 2 film is formed on the entire surface of the polycrystalline GaN layer 12, and a Mo film to be the gate electrode 14 is formed on the entire surface of the SiO 2 film. Next, a photoresist (not shown) is applied on the Mo film 14 and patterned according to the layout of the region where the polycrystalline GaN layer 12 should act as an emitter, and the Mo film 14 is formed in the region not covered with the photoresist. And the SiO 2 film 13 are removed by etching to partially expose the polycrystalline GaN layer 12.

【0047】このようにして、Mo基板11上におい
て、複数の凸部を有する多結晶GaN層12からなるエ
ミッタとそれを囲むゲート電極14が形成される。
Thus, on the Mo substrate 11, the emitter made of the polycrystalline GaN layer 12 having a plurality of convex portions and the gate electrode 14 surrounding the emitter are formed.

【0048】図1(b)に示されているように、得られ
た電子放出用陰極部に対して真空中で陽極部を対向配置
して電界を印加することによって、エミッタ領域12か
ら電子を放出させることができる。すなわち、図1
(b)において、陽極基板15上に形成された陽電極1
6が、エミッタ層12に対面して配置されている。
As shown in FIG. 1 (b), the obtained cathode portion for electron emission is arranged with the anode portion opposed to each other in vacuum to apply an electric field, so that electrons are emitted from the emitter region 12. Can be released. That is, FIG.
In (b), the positive electrode 1 formed on the anode substrate 15
6 is arranged to face the emitter layer 12.

【0049】本実施例によって得られた電子放出用陰極
部においては、そのエミッタ先端が先鋭で、エミッショ
ン開始電界(しきい電界)が10V/μm以下であっ
た。このことは、他の実施例においても同様であった。
また、平均電界22V/μmの印加のもとで、300μ
A/cm2の放電電流密度を得ることができた。
In the cathode portion for electron emission obtained in this example, the tip of the emitter was sharp and the emission starting electric field (threshold electric field) was 10 V / μm or less. This was the same in the other examples.
Also, under the application of an average electric field of 22 V / μm, 300 μ
A discharge current density of A / cm 2 could be obtained.

【0050】なお、得られた陰極部のエミッタ先端にお
ける電界増強ファクタを測定したところ、10〜18V
/μmの範囲の比較的低い平均電界において2.0×1
4/cmであって、18〜22V/μmの範囲の比較
的高い平均電界において6.1×104/cmであり、
従来報告されている集中係数より大きな係数が得られ
た。
The electric field enhancement factor at the emitter tip of the obtained cathode was measured and found to be 10-18 V.
2.0 × 1 at a relatively low average electric field in the range of / μm
0 4 / cm and 6.1 × 10 4 / cm at a relatively high average electric field in the range of 18 to 22 V / μm,
A larger coefficient than the concentration coefficient reported previously was obtained.

【0051】また、従来のエミッタは長期間の使用や放
置の間にその先端部の吸着物などでエミッション特性が
低下するが、本発明によるIII族窒化物層エミッタ
は、長期間の放置後に測定してもエミッション特性の低
下が起こっておらず、信頼性の高いエミッタである。こ
のことは、他の実施例においても同様である。
Further, the emission characteristics of the conventional emitter are deteriorated due to the adsorbed material at the tip of the emitter during long-term use or storage, but the group III nitride layer emitter according to the present invention is measured after being stored for a long time. Even if the emission characteristics are not deteriorated, the emitter is highly reliable. This also applies to the other embodiments.

【0052】本実施例ではMo基板の表面粗さがRa1
0nm程度になるまで鏡面研磨したが、必ずしもそのよ
うな鏡面にする必要はなく、適切な凹凸がMo基板表面
に存在することによって、より先鋭な多結晶GaN層を
形成することができる場合もある。このことは、Mo基
板を利用する他の実施例においても同様である。
In this embodiment, the surface roughness of the Mo substrate is Ra1.
Although mirror-polished to about 0 nm, it is not always necessary to form such a mirror surface, and in some cases, a more sharp polycrystalline GaN layer can be formed due to the presence of appropriate irregularities on the surface of the Mo substrate. . This also applies to other examples using the Mo substrate.

【0053】なお、Mo基板の代わりに他の金属基板を
用いた場合においても、Mo基板を用いた場合と同様
に、多結晶GaN膜の成長中の反射電子線回折その場観
察において、成長初期にはリング状パターンを示した
が、その成長に伴って次第に途切れ途切れのリング状パ
ターンを示した。しかし、AFMの観察結果では、基板
の種類に依存して結晶粒の形状や大きさが異なり、たと
えばTa基板やNb基板を用いた場合には、成長した多
結晶GaN膜中の結晶粒の大きさがそろっておらず、そ
れらの粒径が100〜300nmの範囲内にあった。
Even when another metal substrate is used instead of the Mo substrate, in the same way as when the Mo substrate is used, in the in-situ observation of reflected electron beam diffraction during the growth of the polycrystalline GaN film, the initial growth Showed a ring-shaped pattern, but with the growth of the ring-shaped pattern, a gradually discontinuous ring-shaped pattern was shown. However, the AFM observation results show that the shape and size of the crystal grains differ depending on the type of the substrate. For example, when using a Ta substrate or Nb substrate, the size of the crystal grains in the grown polycrystalline GaN film is large. They were not even, and their particle size was in the range of 100-300 nm.

【0054】他方、W基板を用いた場合には、Mo基板
を用いた時と同様に、多結晶GaN膜中の結晶粒は六角
形状であり、粒径が400nm程度で大きさがそろって
いた。これらの結晶粒も膜の表面にエミッタとなり得る
凸部を生じさせ、その先端の曲率半径は約20nmであ
った。そして、エミッタとなり得る凸部の平均個数密度
は1cm2あたりに約109から1010個の範囲内であっ
た。
On the other hand, when the W substrate is used, the crystal grains in the polycrystalline GaN film are hexagonal, and the grain size is about 400 nm, which is the same as when the Mo substrate is used. . These crystal grains also caused a protrusion that could serve as an emitter on the surface of the film, and the radius of curvature of the tip was about 20 nm. The average number density of the protrusions that can serve as emitters was within the range of about 10 9 to 10 10 per cm 2 .

【0055】(実施例2)図2は、本発明の実施例2に
よる電子放出用陰極部の製造過程を示す概略断面図であ
る。すなわち、図2(a)と(b)は電子放出用陰極部
の製造途中を示し、図2(c)においては完成された電
子放出用陰極部が対向配置される陽極部とともに示され
ている。
(Embodiment 2) FIG. 2 is a schematic sectional view showing a manufacturing process of an electron emission cathode portion according to a second embodiment of the present invention. That is, FIGS. 2A and 2B show the process of manufacturing the cathode portion for electron emission, and in FIG. 2C, the completed cathode portion for electron emission is shown together with the anode portion oppositely arranged. .

【0056】本実施例における電子放出用陰極部の製造
方法に際しては、まず図2(a)に示されているよう
に、ガラス基板21上にカソード電極としてMo薄膜2
2を50nmの厚さに蒸着する。カソード電極が形成さ
れた基板は、アセトンで5分間とエタノールで5分間の
脱脂処理がなされた後に、塩酸で20分間酸洗いされ
る。
In the method of manufacturing the cathode portion for electron emission in this embodiment, first, as shown in FIG. 2A, the Mo thin film 2 as a cathode electrode is formed on the glass substrate 21.
2 is deposited to a thickness of 50 nm. The substrate on which the cathode electrode is formed is degreased for 5 minutes with acetone and 5 minutes with ethanol, and then pickled with hydrochloric acid for 20 minutes.

【0057】図2(b)に示された多結晶GaN層23
からなるエミッタ層の堆積は、MBE法を利用して行わ
れる。ガラス基板21とMo薄膜22は、超高真空室内
に導入された後に、800℃において10分間サーマル
クリーニングされる。次に、780℃まで基板温度を下
げて、ECRプラズマセルから窒素原子プラズマを供給
するとともに、加熱されたセルからガリウムを供給する
ことによって、凹凸表面を有する多結晶GaN層23が
0.6μmの平均厚さでMo薄膜22上に堆積させられ
る。
The polycrystalline GaN layer 23 shown in FIG. 2 (b).
The MBE method is used to deposit the emitter layer made of. The glass substrate 21 and the Mo thin film 22 are introduced into the ultrahigh vacuum chamber and then thermally cleaned at 800 ° C. for 10 minutes. Next, the substrate temperature is lowered to 780 ° C., nitrogen atom plasma is supplied from the ECR plasma cell, and gallium is supplied from the heated cell, so that the polycrystalline GaN layer 23 having an uneven surface has a thickness of 0.6 μm. It is deposited on the Mo thin film 22 with an average thickness.

【0058】このとき、カソード電極となるMo薄膜2
2の厚さは、5nm以上1μm以下であることが好まし
い。なぜならば、Mo薄膜22の厚さを5nm以下にす
れば、多結晶GaN層23を成長させる前の800℃で
のサーマルクリーニング中にMo薄膜が脱離してなくな
ってしまうからである。また、逆にMo薄膜22の厚さ
を1μm以上にすれば、多結晶GaN層23を成長させ
る過程において、室温から800℃までの昇温、780
℃での結晶成長、および室温まで降温という基板温度の
変化の過程で、ガラスとMoの熱膨張係数差のためにM
o薄膜22がガラス基板21から剥がれてしまうからで
ある。
At this time, the Mo thin film 2 serving as the cathode electrode
The thickness of 2 is preferably 5 nm or more and 1 μm or less. This is because if the thickness of the Mo thin film 22 is 5 nm or less, the Mo thin film will not be detached during the thermal cleaning at 800 ° C. before growing the polycrystalline GaN layer 23. On the contrary, if the thickness of the Mo thin film 22 is set to 1 μm or more, in the process of growing the polycrystalline GaN layer 23, the temperature rises from room temperature to 800 ° C., 780
During the process of crystal growth at ℃ and the temperature change to room temperature, the difference in the thermal expansion coefficient between glass and Mo causes M
This is because the thin film 22 is peeled off from the glass substrate 21.

【0059】その後、絶縁膜24となるべき厚さ0.3
μmのSiO2膜を多結晶GaN層23の全面上に形成
し、ゲート電極25となるべきMo膜をそのSiO2
の全面上に形成する。次に、Mo膜25上にはフォトレ
ジスト(図示せず)が塗布され、多結晶GaN層23が
エミッタとして作用すべき領域のレイアウトに従ってパ
ターニングし、フォトレジストで覆われていない領域に
おいてMo膜25とSiO2膜24をエッチングで除去
し、多結晶GaN層23を部分的に露出させる。
After that, the thickness of the insulating film 24 is 0.3.
A μm SiO 2 film is formed on the entire surface of the polycrystalline GaN layer 23, and a Mo film to be the gate electrode 25 is formed on the entire surface of the SiO 2 film. Next, a photoresist (not shown) is applied on the Mo film 25, patterned according to the layout of the region where the polycrystalline GaN layer 23 should act as an emitter, and the Mo film 25 is formed in the region not covered with the photoresist. The SiO 2 film 24 is removed by etching to partially expose the polycrystalline GaN layer 23.

【0060】このようにして、Mo陰電極層22上にお
いて、複数の凸部を有する多結晶GaN層23からなる
エミッタとそれを囲むゲート電極25が形成される。
In this way, the emitter made of the polycrystalline GaN layer 23 having a plurality of convex portions and the gate electrode 25 surrounding the emitter are formed on the Mo negative electrode layer 22.

【0061】図2(c)に示されているように、得られ
た電子放出用陰極部に対して真空中で陽極部を対向配置
して電界を印加することによって、エミッタ領域23か
ら電子を放出させることができる。すなわち、図2
(c)において、陽極基板26上に形成された陽電極層
27が、エミッタ層23に対面して配置されている。
As shown in FIG. 2 (c), by arranging the anode part in opposition to the obtained electron emitting cathode part in a vacuum and applying an electric field, electrons are emitted from the emitter region 23. Can be released. That is, FIG.
In (c), the positive electrode layer 27 formed on the anode substrate 26 is arranged to face the emitter layer 23.

【0062】なお、本実施例ではカソード電極22がM
oの単層で形成されたが、他の金属層をも含む多層構造
や合金層で形成されてもよい。
In this embodiment, the cathode electrode 22 is M
Although it is formed of a single layer of o, it may be formed of a multilayer structure including other metal layers or an alloy layer.

【0063】(実施例3)図3は、本発明の実施例3に
よる電子放出用陰極部の製造過程を示す概略断面図であ
る。すなわち、図3(a)と(b)は電子放出用陰極部
の製造途中を示し、図3(c)においては完成された電
子放出用陰極部が対向配置される陽極部とともに示され
ている。
(Embodiment 3) FIG. 3 is a schematic sectional view showing a manufacturing process of an electron emitting cathode portion according to a third embodiment of the present invention. That is, FIGS. 3 (a) and 3 (b) show the process of manufacturing the cathode portion for electron emission, and in FIG. 3 (c), the completed cathode portion for electron emission is shown together with the anode portion oppositely arranged. .

【0064】本実施例における電子放出用陰極部の製造
方法に際しては、まず図3(a)に示されているよう
に、ガラス基板31上にカソード電極としてITO薄膜
32をスパッタリングによって100nmの厚さに形成
する。カソード電極が形成された基板は、アセトンで5
分間とエタノールで5分間の脱脂処理がなされた後に、
塩酸で20分間酸洗いされる。
In the method of manufacturing the cathode portion for electron emission in this embodiment, first, as shown in FIG. 3A, an ITO thin film 32 as a cathode electrode is sputtered on a glass substrate 31 to a thickness of 100 nm. To form. The substrate on which the cathode electrode is formed is 5
After 5 minutes of degreasing with ethanol and
Pickled with hydrochloric acid for 20 minutes.

【0065】図3(b)に示された多結晶GaN層33
からなるエミッタ層の堆積には、MBE法を利用して行
われる。ガラス基板31とITO薄膜32は、超高真空
室内に導入された後に、650℃において10分間サー
マルクリーニングされる。次に、630℃まで基板温度
を下げて、ECRプラズマセルから窒素原子プラズマを
供給するとともに、加熱されたセルからガリウムを供給
することによって、凹凸表面を有する多結晶GaN層3
3が0.4μmの平均厚さでITO薄膜32の全面上に
堆積させられる。
The polycrystalline GaN layer 33 shown in FIG. 3 (b).
The MBE method is used to deposit the emitter layer made of. The glass substrate 31 and the ITO thin film 32 are introduced into the ultrahigh vacuum chamber and then thermally cleaned at 650 ° C. for 10 minutes. Next, the substrate temperature is lowered to 630 ° C., nitrogen atomic plasma is supplied from the ECR plasma cell, and gallium is supplied from the heated cell, so that the polycrystalline GaN layer 3 having an uneven surface is formed.
3 is deposited on the entire surface of the ITO thin film 32 with an average thickness of 0.4 μm.

【0066】次に、ゲート電極形成部分に対応する領域
において多結晶GaN層33をドライエッチングにより
除去するために、フォトレジスト(図示せず)を塗布し
て、エミッタ領域のレイアウトに従ってパターニング
し、フォトレジストで覆われていない領域において多結
晶GaN層33をドライエッチングにより除去する。本
実施例では、Cl2とSiCl4を用いた反応性イオンエ
ッチングにより多結晶GaN層が部分的に除去され、そ
の状態が図3(b)において示されている。
Next, in order to remove the polycrystalline GaN layer 33 in the region corresponding to the gate electrode formation portion by dry etching, a photoresist (not shown) is applied and patterned according to the layout of the emitter region. The polycrystalline GaN layer 33 is removed by dry etching in the region not covered with the resist. In this example, the polycrystalline GaN layer was partially removed by reactive ion etching using Cl 2 and SiCl 4 , and the state is shown in FIG. 3B.

【0067】その後、絶縁膜34となるべきSiO2
がITO薄膜32と多結晶GaN層33を覆うように
0.5μmの厚さで形成され、その上にゲート電極35
となるべきMo膜を形成する。そして、Mo膜35上に
はフォトレジスト(図示せず)が塗布され、多結晶Ga
N層33がエミッタとして作用すべき領域のレイアウト
に従ってパターニングし、フォトレジストで覆われてい
ない領域においてMo膜35とSiO2膜34をエッチ
ングで除去し、多結晶GaN層33を部分的に露出させ
る。
Then, a SiO 2 film to be the insulating film 34 is formed with a thickness of 0.5 μm so as to cover the ITO thin film 32 and the polycrystalline GaN layer 33, and the gate electrode 35 is formed thereon.
A Mo film to be formed is formed. Then, a photoresist (not shown) is applied on the Mo film 35 to form a polycrystalline Ga film.
Patterning is performed according to the layout of the region where the N layer 33 should act as an emitter, and the Mo film 35 and the SiO 2 film 34 are removed by etching in the region not covered with the photoresist to partially expose the polycrystalline GaN layer 33. .

【0068】このようにして、ITO薄膜32上におい
て、複数の凸部を有する多結晶GaN層33からなるエ
ミッタとそれを囲むゲート電極35が形成される。
In this way, on the ITO thin film 32, the emitter made of the polycrystalline GaN layer 33 having a plurality of protrusions and the gate electrode 35 surrounding the emitter are formed.

【0069】図3(c)に示されているように、得られ
た電子放出用陰極部に対して真空中で陽極部を対向配置
して電界を印加することによって、エミッタ領域33か
ら電子を放出させることができる。すなわち、図3
(c)において、陽極基板36上に形成された陽電極層
37が、エミッタ層33に対面して配置されている。
As shown in FIG. 3 (c), by arranging the anode part in opposition to the obtained cathode part for electron emission and applying an electric field, electrons are emitted from the emitter region 33. Can be released. That is, FIG.
In (c), the positive electrode layer 37 formed on the anode substrate 36 is arranged so as to face the emitter layer 33.

【0070】(実施例4)図4は、本発明の実施例4に
よる電子放出用陰極部の製造過程を示す概略断面図であ
る。すなわち、図4(a)と(b)は電子放出用陰極部
の製造途中を示し、図4(c)においては完成された電
子放出用陰極部が対向配置される陽極部とともに示され
ている。
(Embodiment 4) FIG. 4 is a schematic sectional view showing a manufacturing process of an electron emission cathode portion according to a fourth embodiment of the present invention. That is, FIGS. 4 (a) and 4 (b) show the manufacturing process of the electron emission cathode part, and in FIG. 4 (c), the completed electron emission cathode part is shown together with the anode part which is arranged oppositely. .

【0071】図4における電子放出用陰極部の製造方法
に際しては、まずMo基板41が鏡面研磨され、アセト
ンで5分間とエタノールで5分間の脱脂処理された後
に、塩酸で20分間酸洗いされる。多結晶GaN層42
の堆積には、MBE法が利用される。Mo基板41は、
超高真空室内に導入された後、800℃において10分
間サーマルクリーニングされる。次に、780℃まで基
板温度を下げて、ECRプラズマセルから窒素原子プラ
ズマを供給するとともに、加熱されたセルからガリウム
を供給することにより、凹凸表面を有する多結晶GaN
層42が0.5μmの平均厚さでMo基板41上に堆積
させられる。
In the method of manufacturing the electron emission cathode portion in FIG. 4, the Mo substrate 41 is first mirror-polished, degreased with acetone for 5 minutes and ethanol for 5 minutes, and then pickled with hydrochloric acid for 20 minutes. . Polycrystalline GaN layer 42
The MBE method is used for the deposition. The Mo substrate 41 is
After being introduced into the ultra-high vacuum chamber, thermal cleaning is performed at 800 ° C. for 10 minutes. Next, the substrate temperature is lowered to 780 ° C., nitrogen atomic plasma is supplied from the ECR plasma cell, and gallium is supplied from the heated cell to obtain polycrystalline GaN having an uneven surface.
Layer 42 is deposited on Mo substrate 41 with an average thickness of 0.5 μm.

【0072】以上のようにしてMo基板41上にエミッ
タ層42を気相堆積させた状態が、図4(a)の模式的
な断面図に示されている。
A state in which the emitter layer 42 is vapor-deposited on the Mo substrate 41 as described above is shown in a schematic sectional view of FIG.

【0073】次に、ゲート電極形成部分に対応する領域
において多結晶GaN層42をドライエッチングにより
除去するために、フォトレジスト(図示せず)を塗布し
て、エミッタ領域のレイアウトに従ってパターニング
し、フォトレジストで覆われていない領域において多結
晶GaN層42をドライエッチングにより除去する。本
実施例では、Cl2とSiCl4を用いた反応性イオンエ
ッチングにより多結晶GaN層が部分的に除去され、そ
の状態が図4(b)において示されている。
Next, in order to remove the polycrystalline GaN layer 42 in the region corresponding to the gate electrode formation portion by dry etching, a photoresist (not shown) is applied and patterned according to the layout of the emitter region. The polycrystalline GaN layer 42 is removed by dry etching in the region not covered with the resist. In this example, the polycrystalline GaN layer was partially removed by reactive ion etching using Cl 2 and SiCl 4 , and the state is shown in FIG. 4 (b).

【0074】その後、絶縁膜43となるべきSiO2
がMo基板41と多結晶GaN層42を覆うように0.
6μmの厚さで形成され、その上にゲート電極44とな
るべきMo膜を形成する。そして、Mo膜44上にはフ
ォトレジスト(図示せず)が塗布され、多結晶GaN層
42がエミッタとして作用すべき領域のレイアウトに従
ってパターニングし、フォトレジストで覆われていない
領域においてMo膜44とSiO2膜43をエッチング
で除去し、多結晶GaN層42を部分的に露出させる。
After that, a SiO 2 film to be the insulating film 43 is formed so as to cover the Mo substrate 41 and the polycrystalline GaN layer 42.
A Mo film having a thickness of 6 μm is formed on the gate electrode 44. Then, a photoresist (not shown) is applied on the Mo film 44 and patterned according to the layout of the region where the polycrystalline GaN layer 42 should act as an emitter, and the Mo film 44 is formed in the region not covered with the photoresist. The SiO 2 film 43 is removed by etching to partially expose the polycrystalline GaN layer 42.

【0075】このようにして、Mo基板41上におい
て、複数の凸部を有する多結晶GaN層42からなるエ
ミッタとそれを囲むゲート電極44が形成される。
Thus, on the Mo substrate 41, the emitter made of the polycrystalline GaN layer 42 having a plurality of convex portions and the gate electrode 44 surrounding the emitter are formed.

【0076】図4(c)に示されているように、得られ
た電子放出用陰極部に対して真空中で陽極部を対向配置
して電界を印加することによって、エミッタ領域42か
ら電子を放出させることができる。すなわち、図4
(c)において、陽極基板45上に形成された陽電極層
46が、エミッタ層42に対面して配置されている。
As shown in FIG. 4 (c), by arranging the anode portion in vacuum to face the obtained electron emitting cathode portion and applying an electric field, electrons are emitted from the emitter region 42. Can be released. That is, FIG.
In (c), the positive electrode layer 46 formed on the anode substrate 45 is arranged to face the emitter layer 42.

【0077】(実施例5)実施例5では、本発明による
電子放出用陰極部を利用したフルカラー蛍光表示パネル
の一例が、図5と図6を参照しつつ説明される。すなわ
ち、図5はフルカラー蛍光表示パネルを模式的に示す斜
視図であり、図6は図5の表示パネルにおいてカソード
電極列に垂直でゲート電極の開口部を通る断面の模式図
である。
(Embodiment 5) In Embodiment 5, an example of a full-color fluorescent display panel using the cathode portion for electron emission according to the present invention will be described with reference to FIGS. 5 and 6. That is, FIG. 5 is a perspective view schematically showing a full-color fluorescent display panel, and FIG. 6 is a schematic view of a cross section perpendicular to the cathode electrode row and passing through the opening of the gate electrode in the display panel of FIG.

【0078】この表示パネルでは、カソード基板51と
してガラス基板が用いられる。カソード基板51上には
厚さ60nmのMo薄膜からなるカソード電極52が形
成され、その上にエミッタとなる多結晶GaN層53が
0.6μmの厚さに成長させられる。
In this display panel, a glass substrate is used as the cathode substrate 51. A cathode electrode 52 made of a Mo thin film having a thickness of 60 nm is formed on the cathode substrate 51, and a polycrystalline GaN layer 53 serving as an emitter is grown thereon to a thickness of 0.6 μm.

【0079】次に、所定のエミッタ領域がMo薄膜52
上に配置されるように、フォトレジスト(図示せず)を
塗布してパターニングし、フォトレジストで覆われてい
ない領域の多結晶GaN層53をドライエッチング法で
除去する。
Next, a prescribed emitter region is a Mo thin film 52.
A photoresist (not shown) is applied and patterned so as to be arranged above, and the polycrystalline GaN layer 53 in the region not covered with the photoresist is removed by a dry etching method.

【0080】その後、絶縁膜54として厚さ0.7μm
のSiO2膜を形成し、ゲート電極55としてMo薄膜
を形成する。ゲート電極55の列は、カソード電極52
の列に直交するように形成される。そして、ゲート電極
55とカソード電極52が交差する部分にエミッタ53
が配置されるように、フォトリソグラフィーを利用し
て、ゲート電極55に開口部56を形成する。
After that, the insulating film 54 has a thickness of 0.7 μm.
SiO 2 film is formed, and a Mo thin film is formed as the gate electrode 55. The row of gate electrodes 55 includes the cathode electrodes 52.
Are formed so as to be orthogonal to the columns of. The emitter 53 is formed at the intersection of the gate electrode 55 and the cathode electrode 52.
The opening 56 is formed in the gate electrode 55 using photolithography so as to be arranged.

【0081】アノード基板57としてはガラス基板が用
いられ、その上に、R(赤)、G(緑)、およびB
(青)発光用の蛍光体を含むアノード電極58が形成さ
れる。このようにして作製されたフルカラー蛍光表示パ
ネルは、アノード基板57側から表示情報を読み取る表
示パネルとなる。
A glass substrate is used as the anode substrate 57, and R (red), G (green), and B are formed on the glass substrate.
An anode electrode 58 containing a phosphor for (blue) emission is formed. The full-color fluorescent display panel manufactured in this manner becomes a display panel that reads display information from the anode substrate 57 side.

【0082】なお、カソード電極52としてMo薄膜で
はなくて透明導電体薄膜を用いれば、カソード基板51
も透明ガラスであって多結晶GaN層53も透明である
ので、カソード基板51側から表示情報を読み取る表示
パネルを作製することもできる。
If a transparent conductor thin film is used as the cathode electrode 52 instead of the Mo thin film, the cathode substrate 51
Since it is also transparent glass and the polycrystalline GaN layer 53 is also transparent, it is possible to manufacture a display panel for reading display information from the cathode substrate 51 side.

【0083】また、以上の実施例ではエミッタ層として
多結晶GaN層が用いられたが、これに限られず、Al
NやAlGaNなどのように他の多結晶III族窒化物
層を用いても同様の効果が得られる。
Further, although the polycrystalline GaN layer is used as the emitter layer in the above embodiments, the present invention is not limited to this, and Al
Similar effects can be obtained by using other polycrystalline group III nitride layers such as N and AlGaN.

【0084】さらに、以上の実施例では特定の材料や特
定の膜厚などが例示されているが、本発明はそれらの例
示に限定されるものではない。
Further, in the above embodiments, specific materials, specific film thicknesses, etc. are exemplified, but the present invention is not limited to these examples.

【0085】[0085]

【発明の効果】以上のように、本発明によれば、低コス
トで容易に製造可能でありかつ低電界において単位面積
あたりに十分な量の電子を放出し得る信頼性の高い電子
放出用陰極部を歩留まりよく提供することができる。そ
のような電子放出用陰極部はたとえば蛍光表示装置など
において好ましく利用され得るものであるり、その大面
積化も容易である。
As described above, according to the present invention, a highly reliable cathode for electron emission which can be easily manufactured at low cost and which can emit a sufficient amount of electrons per unit area in a low electric field. The parts can be provided with high yield. Such an electron-emitting cathode portion can be preferably used in, for example, a fluorescent display device, and its area can be easily increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施例1による電子放出用陰極部の
製造過程を示す概略断面図である。
FIG. 1 is a schematic cross-sectional view showing a manufacturing process of a cathode portion for electron emission according to a first embodiment of the present invention.

【図2】 本発明の実施例2による電子放出用陰極部の
製造過程を示す概略断面図である。
FIG. 2 is a schematic cross-sectional view showing the manufacturing process of the electron emission cathode portion according to the second embodiment of the present invention.

【図3】 本発明の実施例3による電子放出用陰極部の
製造過程を示す概略断面図である。
FIG. 3 is a schematic cross-sectional view showing a process of manufacturing an electron emission cathode part according to Example 3 of the present invention.

【図4】 本発明の実施例4による電子放出用陰極部の
製造過程を示す概略断面図である。
FIG. 4 is a schematic cross-sectional view showing a process of manufacturing an electron emission cathode part according to Example 4 of the present invention.

【図5】 本発明による電子放出用陰極部を含むフルカ
ラー蛍光表示パネルの模式的斜視図である。
FIG. 5 is a schematic perspective view of a full-color fluorescent display panel including an electron emission cathode portion according to the present invention.

【図6】 図5の蛍光表示パネルにおける模式的断面図
である。
6 is a schematic cross-sectional view of the fluorescent display panel of FIG.

【図7】 従来例による電子放出用陰極部の1例を示す
概略断面図である。
FIG. 7 is a schematic cross-sectional view showing an example of a conventional electron emitting cathode portion.

【図8】 従来例による電子放出用陰極部の他の例の製
造過程を示す概略断面図である。
FIG. 8 is a schematic cross-sectional view showing the manufacturing process of another example of the electron emitting cathode portion according to the conventional example.

【符号の説明】[Explanation of symbols]

11、41 Mo基板、12、23、33、42 多結
晶GaN層、13、24、34、43 絶縁膜、14、
25、35、44、 ゲート電極、21、31、 ガラ
ス基板、15、26、36、45 アノード基板、1
6、27、37、46 アノード電極、22 Mo薄
膜、32 ITO薄膜、51 カソード基板、52 カ
ソード電極、53 エミッタ、54 絶縁膜、55 ゲ
ート電極、56 開口部、57 アノード基板、58
アノード電極。
11, 41 Mo substrate, 12, 23, 33, 42 Polycrystalline GaN layer, 13, 24, 34, 43 Insulating film, 14,
25, 35, 44, gate electrode, 21, 31, glass substrate, 15, 26, 36, 45 anode substrate, 1
6, 27, 37, 46 Anode electrode, 22 Mo thin film, 32 ITO thin film, 51 cathode substrate, 52 cathode electrode, 53 emitter, 54 insulating film, 55 gate electrode, 56 opening, 57 anode substrate, 58
Anode electrode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 朝日 一 大阪府豊中市西緑丘1−4−27−141   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Hajime Asahi             1-4-2-27-141 Nishimidoka, Toyonaka City, Osaka Prefecture

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 電界を印加することによって電子を放出
し得る陰極部であって、気相堆積法によって電極上に形
成されたIII族窒化物層を含み、この窒化物層は堆積
された表面凹凸状態を反映していて電子放出に適した凹
凸表面を有していることを特徴とする電子放出用陰極
部。
1. A cathode part capable of emitting electrons by applying an electric field, comprising a group III nitride layer formed on an electrode by a vapor deposition method, the nitride layer being a surface on which the layer is deposited. An electron-emitting cathode part having an uneven surface suitable for electron emission, which reflects the uneven state.
【請求項2】 前記III族窒化物層は多結晶であるこ
とを特徴とする請求項1に記載の電子放出用陰極部。
2. The cathode part for electron emission according to claim 1, wherein the group III nitride layer is polycrystalline.
【請求項3】 前記電極は多結晶金属または多結晶透明
導電体からなることを特徴とする請求項1または2に記
載の電子放出用陰極部。
3. The cathode part for electron emission according to claim 1, wherein the electrode is made of a polycrystalline metal or a polycrystalline transparent conductor.
【請求項4】 前記電極はMo(モリブデン)、Nb
(ニオブ)、Ta(タンタル)、Ti(チタン)、Hf
(ハフニウム)、Zr(ジルコニウム)、およびAl
(アルミニウム)からなる群から選択された少なくとも
一種を含む金属または合金からなることを特徴とする請
求項1から3のいずれかに記載の電子放出用陰極部。
4. The electrode is Mo (molybdenum), Nb
(Niobium), Ta (tantalum), Ti (titanium), Hf
(Hafnium), Zr (zirconium), and Al
4. The electron emitting cathode part according to claim 1, which is made of a metal or an alloy containing at least one selected from the group consisting of (aluminum).
【請求項5】 前記電極は亜鉛(Zn)、インジウム
(In)、スズ(Sn)、マグネシウム(Mg)、カド
ミウム(Cd)、ガリウム(Ga)、および鉛(Pb)
からなる群から選択された少なくとも一種を含む透明導
電性酸化物からなることを特徴とする請求項1から3の
いずれかに記載の電子放出用陰極部。
5. The electrode comprises zinc (Zn), indium (In), tin (Sn), magnesium (Mg), cadmium (Cd), gallium (Ga), and lead (Pb).
4. The cathode part for electron emission according to claim 1, comprising a transparent conductive oxide containing at least one selected from the group consisting of:
【請求項6】 前記III族窒化物層から電子が放出さ
れる領域を限定するためのゲート電極をさらに含むこと
を特徴とする請求項1から5のいずれかに記載の電子放
出用陰極部。
6. The cathode part for electron emission according to claim 1, further comprising a gate electrode for limiting a region where electrons are emitted from the group III nitride layer.
【請求項7】 前記III族窒化物層の厚さが0.01
μm以上であることを特徴とする請求項1から6のいず
れかに記載の電子放出用陰極部。
7. The group III nitride layer has a thickness of 0.01.
7. The cathode portion for electron emission according to claim 1, wherein the cathode portion has a thickness of at least μm.
【請求項8】 前記III族窒化物層はn型半導体であ
ることを特徴とする請求項1から7のいずれかに記載の
電子放出用陰極部。
8. The cathode portion for electron emission according to claim 1, wherein the group III nitride layer is an n-type semiconductor.
【請求項9】 前記III族窒化物層にはSiがドープ
されていることを特徴とする請求項1から8のいずれか
に記載の電子放出用陰極部。
9. The cathode portion for electron emission according to claim 1, wherein the group III nitride layer is doped with Si.
【請求項10】 前記III族窒化物層はAlxGa1-x
N(0≦x≦1)からなることを特徴とする請求項1か
ら9のいずれかに記載の電子放出用陰極部。
10. The group III nitride layer is Al x Ga 1-x.
10. The cathode portion for electron emission according to claim 1, wherein the cathode portion is made of N (0 ≦ x ≦ 1).
【請求項11】 請求項1から10のいずれかに記載さ
れた電子放出用陰極部を含むことを特徴とする蛍光表示
装置。
11. A fluorescent display device comprising the electron emission cathode portion according to claim 1. Description:
JP2002038395A 2002-02-15 2002-02-15 Cathode part for electron emission and fluorescent display device including the same Withdrawn JP2003242876A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002038395A JP2003242876A (en) 2002-02-15 2002-02-15 Cathode part for electron emission and fluorescent display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002038395A JP2003242876A (en) 2002-02-15 2002-02-15 Cathode part for electron emission and fluorescent display device including the same

Publications (1)

Publication Number Publication Date
JP2003242876A true JP2003242876A (en) 2003-08-29

Family

ID=27779727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002038395A Withdrawn JP2003242876A (en) 2002-02-15 2002-02-15 Cathode part for electron emission and fluorescent display device including the same

Country Status (1)

Country Link
JP (1) JP2003242876A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010501986A (en) * 2006-08-29 2010-01-21 インフィコン ゲゼルシャフト ミット ベシュレンクテル ハフツング Mass spectrometer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010501986A (en) * 2006-08-29 2010-01-21 インフィコン ゲゼルシャフト ミット ベシュレンクテル ハフツング Mass spectrometer
DE112007001837B4 (en) * 2006-08-29 2018-02-22 Inficon Gmbh mass spectrometry

Similar Documents

Publication Publication Date Title
US5601966A (en) Methods for fabricating flat panel display systems and components
US6605894B2 (en) Field emission devices using carbon nanotubes and method thereof
WO2009117845A1 (en) Semiconductor light-emitting device with double-sided passivation
US5811319A (en) Methods of forming electrodes on gallium nitride group compound semiconductors
EP1102298A1 (en) Field emission display device using vertically-aligned carbon nanotubes and manufacturing method thereof
JP2003234505A (en) Semiconductor device and manufacturing method thereof
JP2658009B2 (en) Gallium nitride based compound semiconductor light emitting device
JP2003242876A (en) Cathode part for electron emission and fluorescent display device including the same
JP2000149767A (en) Reflector type photocathode and transmission photocathode
JP3864222B2 (en) Semiconductor device structure, electron emitter, and method of manufacturing semiconductor device structure
JP3789064B2 (en) Electron emitter
US8124997B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP4312352B2 (en) Electron emission device
US6579735B1 (en) Method for fabricating GaN field emitter arrays
US6781159B2 (en) Field emission display device
WO2023105899A1 (en) Field emission element and method for producing same
JP3260502B2 (en) Electron-emitting device
JP3086445B2 (en) Method of forming field emission device
JPH07183485A (en) Quantum fine line device and manufacture
US20230420605A1 (en) Substrate structure, manufacturing method therefor, light-emitting device and manufacturing method therefor
JP3612883B2 (en) Cold electron-emitting device and manufacturing method thereof
JP2001338568A (en) Electronic element
JP3595821B2 (en) Cold electron-emitting device and method of manufacturing the same
JP2001006529A (en) Cold cathode electron source
JP3945049B2 (en) Method for manufacturing cold electron-emitting device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510