JP2001006529A - Cold cathode electron source - Google Patents

Cold cathode electron source

Info

Publication number
JP2001006529A
JP2001006529A JP17304699A JP17304699A JP2001006529A JP 2001006529 A JP2001006529 A JP 2001006529A JP 17304699 A JP17304699 A JP 17304699A JP 17304699 A JP17304699 A JP 17304699A JP 2001006529 A JP2001006529 A JP 2001006529A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
metal
metal film
electron source
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17304699A
Other languages
Japanese (ja)
Other versions
JP3501019B2 (en )
Inventor
Hiroo Hongo
廣生 本郷
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a cold cathode electron source capable of controlling energy of emitted electrons or reducing its dispersion width by using a single crystal material mutually lattice matching a surface metal and an insulating material, as for an electron source formed by material composition of a metal substrate - an insulating material - a surface metal or a semiconductor substrate - an insulating material - a surface metal.
SOLUTION: A CaF2 layer having a film thickness of about 2 nm-10 nm and a CoSi2 layer having a film thickness of about 1 nm-10 nm for a first insulating film 2 and a first metal film 3 serving as an upper electrode respectively are deposited in this order by epitaxial growth on a substrate 1. At this time, the CaF2 layer for the first insulating layer 2 and the CoSi2 layer for the first metal film 3 are deposited in the respective crystal structures lattice matching a silicon wafer forming the substrate 1 and lattice-commensurate with the CaF2 layer for the first insulating layer 2. A low resistance film 4 to reduce a sheet resistance is formed by using Ti/Pt by a lift-off method on the upper part of the first metal film 3.
COPYRIGHT: (C)2001,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、冷陰極電子源に関し、特に同平面型冷陰極電子源の構造に関する。 The present invention relates to relates to a cold cathode electron source, to a structure of a particular coplanar type cold cathode electron source.

【0002】 [0002]

【従来の技術】図4は従来の冷陰極電子源の典型的な構造の概略を示す斜視図である。 BACKGROUND OF THE INVENTION FIG 4 is a perspective view schematically showing a typical structure of a conventional cold cathode electron source. 金属あるいは半導体からなる基板41上に絶縁体層42を設け、更にその上部に表面金属層43が形成されている。 The insulator layer 42 on the substrate 41 made of a metal or semiconductor is provided, and further the surface metal layer 43 thereon formed.

【0003】金属あるいは半導体基板41と上部の金属層43との間に引き出しバイアス電源49により電圧を印加して金属層43から電子を引き出す。 [0003] extracting electrons from the metal layer 43 by applying a voltage by the extraction bias power source 49 between the metal or semiconductor substrate 41 and the upper metal layer 43. このように、 in this way,
金属基板−絶縁体−表面金属あるいは半導体基板−絶縁体−表面金属の材料構成からなる電子源は平面状の電子源を得ることができる点で有用である。 Metal substrate - insulator - the surface metal or semiconductor substrate - insulator - an electron source made of a material structure of the surface metal is useful in that it can obtain a planar electron source.

【0004】特開平6−162918号公報(以下、公知例1とする)には、電子放出表面となる表面金属層を単結晶Auで形成して、Au膜中を通過する電子の散乱を抑制し電子放出電流を増加させるとともに、表面の凹凸による電子放出の不均一を防止する方法が開示されている。 [0004] JP-A-6-162918 The (hereinafter referred to as well-known example 1), a surface metal layer serving as an electron emission surface is formed of single-crystal Au, suppress scattering of electrons passing through the Au film with increasing electron emission current and a method of preventing nonuniformity of the electron emission due to the unevenness of the surface is disclosed.

【0005】また、特開平6−177020号公報(以下、公知例2とする)には、MIM構造の薄膜冷陰極の絶縁薄膜に単結晶あるいは高配向アルミニウム酸化膜を用いた構造が開示されている。 Further, JP-A-6-177020 discloses a (hereinafter, known example 2 to), and structure using a single crystal or highly oriented aluminum oxide film is disclosed in the insulating film of the thin film cold cathode of a MIM structure there.

【0006】 [0006]

【発明が解決しようとする課題】公知例1では、電子放出表面となる表面金属層に単結晶Auを用いることで、 In the known example 1 [0005] By using a single crystal Au on the surface metal layer serving as an electron emission surface,
電子放出電流の増加あるいは電子放出の不均一の抑制といった効果を得ている。 And the action is non-uniform suppression of increase or electron emission of the electron emission current.

【0007】しかし、この単結晶Auは金錯体溶液中の金錯体を分解処理する方法により形成されているため、 However, since it is formed by a method single crystal Au is for decomposing the gold complex of the gold complex solution,
単結晶Auを形成する際の核形成が基板表面材料に強く依存し、絶縁体上に直接形成するのが困難であったり、 Nucleation for forming the single crystal Au is strongly dependent on the substrate surface material, or it is difficult to form directly on the insulator,
核となる材料を予め形成してからAuを成長させる工夫が必要であったりする。 It devised to grow the Au material as a core from the preformed or is required.

【0008】これは、電子源の形成工程を複雑にするばかりでなく、電子の放出面形状等の構造の設計自由度を制限するという問題がある。 [0008] This not only complicates the process of forming the electron source, there is a problem that limits the degree of freedom in designing the structure of such electron emission surface shape.

【0009】次に、公知例2では、GaAs(001) [0009] Next, in the known example 2, GaAs (001)
基板上にAlを室温〜400℃の基板温度、10 -9 To Substrate temperature of room temperature to 400 ° C. The Al on a substrate, 10 -9 the To
rrの真空雰囲気、0.05nm/sの蒸着速度、の条件下で200nm付着して単結晶Al成長させ、更にこの単結晶Alの表面に陽極酸化法によりあるいは10 -2 rr vacuum atmosphere, 0.05 nm / s deposition rate, under 200nm attached to a single crystal Al was grown in the, or 10-2 by further anodic oxidation on the surface of the single crystal Al
Torr程度の減圧酸素中で300から600℃の低温で加熱して単結晶あるいは単結晶に近い高配向膜のAl 300 under reduced oxygen of about Torr and heated at a low temperature of 600 ° C. highly oriented film close to a single crystal or single crystal Al
23膜を形成した後、このAl 23膜の上に10n After forming the 2 O 3 film, 10n on the the Al 2 O 3 film
mのAu膜を上部電極(表面金属)として抵抗加熱蒸着法で形成したMIM構造の薄膜冷陰極が開示されている。 Thin cold-cathode of the MIM structure formed by the resistance heating evaporation method and an Au film of m as an upper electrode (surface metal) is disclosed.

【0010】この公知例2では、絶縁体に単結晶あるいは高配向膜のAl 23膜を用いることでエネルギの揃った単色の電子線が得られているが、電子放出表面となる表面金属層を単結晶化することが困難であり、電子放出効率に限界がある。 [0010] surface metal In this known example 2, although monochromatic electron beam with a uniform energy by using an Al 2 O 3 film of single crystal or highly oriented films are obtained insulator, as the electron-emitting surface it is difficult to single crystal layer, there is a limit to the electron emission efficiency.

【0011】本発明の目的は、金属基板−絶縁体−表面金属あるいは半導体基板−絶縁体−表面金属の材料構成からなる電子源において、表面金属及び絶縁体に互いに格子整合した単結晶材料を用いることで、放出電子のエネルギの制御、あるいはそのバラツキ幅を低減するとともに、放出効率の向上した冷陰極電子源を提供することにある。 An object of the present invention, the metal substrate - insulator - the surface metal or semiconductor substrate - insulator - in an electron source made of a material structure of the surface metal, a single crystal material lattice matched to each other on the surface metal and insulator it is, control of the energy of the emitted electrons, or while reducing the variation width is to provide an improved cold cathode electron source emission efficiency.

【0012】 [0012]

【課題を解決するための手段】本発明の冷陰極電子源は、金属又は半導体からなる基板の上に第1の絶縁膜と第1の金属膜とが前記基板側からこの順序で積層されており、前記第1の絶縁膜と前記第1の金属膜とはいずれも単結晶で且つ互いに格子整合しており、更に前記第1 Cold cathode electron source of the present invention SUMMARY OF THE INVENTION may, and the first insulating film and the first metal film on a substrate made of a metal or semiconductor are laminated in this order from the substrate side cage, wherein is and lattice-matched to each other in the first both single crystal and the insulating film and the first metal layer, further the first
の金属膜が真空中に電子を放出する表面電極を構成している。 Metal film constitutes the surface electrode that emits electrons into a vacuum. このとき、基板と第1の絶縁膜とも格子整合していることがより望ましい。 In this case, it is more desirable that the lattice matched with the substrate and the first insulating film.

【0013】また、本発明の他の冷陰極電子源は、金属又は半導体からなる基板の上に第2の絶縁膜,第2の金属膜,第1の絶縁膜及び第1の金属膜が前記基板側からこの順序で積層されており、(a)前記第1の絶縁膜及び前記第1の金属膜はいずれも単結晶で且つ互いに格子整合しており、(b)前記第1の金属膜が表面電極を構成する表面金属膜であり、(c)前記第2の絶縁膜及び第2の金属膜は結晶である、というものである。 [0013] Other cold-cathode electron source of the present invention, the second insulating film on a substrate made of a metal or semiconductor, the second metal film, the first insulating film and the first metal layer the are stacked from the substrate side in this order, (a) said first insulating film and both the first metal film has been and lattice-matched to each other in a single crystal, (b) said first metal film There is a surface metal film constituting the surface electrode, (c) the second insulating film and the second metal film is that a is crystalline.

【0014】このとき、第2の金属膜に電圧を印加する電極を更に付加することができる。 [0014] At this time, it can be further added to the electrode for applying a voltage to the second metal film.

【0015】また、第2の金属膜に量子井戸層が形成されるのが好ましい。 [0015] Preferably, the quantum well layer is formed in the second metal film.

【0016】また、第1の金属膜にシート抵抗低減用の低抵抗膜をこの第1の金属膜の電子放出面側あるいはその裏面側に電気的に導通するように付加してもよい。 Further, it may be added so as to be electrically conductive to the first metal layer a low-resistance film of sheet resistance reduced to the electron emission surface side or the back surface side of the first metal film.

【0017】また、第1の金属膜の電子放出面側表面を平坦にすることもできる。 Further, it is also possible to flatten the electron emission surface side surface of the first metal film.

【0018】更に、第1の金属膜及び第1の絶縁膜の代表的な例としては、それぞれ単結晶CoSi 2 ,単結晶CaF 2を用いることができる。 Furthermore, representative examples of the first metal film and the first insulating film may be used either monocrystalline CoSi 2, the single crystal CaF 2.

【0019】従って、本発明の冷陰極電子源は、表面電極を構成する第1の金属膜を含めて格子整合した材料系で電子源が構成されているので、電子放出効率を向上させながら放出電子のエネルギのバラツキ幅を狭くすることが可能になっている。 [0019] Thus, the cold cathode electron source of the present invention, the electron source with a lattice matched material system including the first metal film forming the surface electrode is formed, while improving the electron emission efficiency emitting it becomes possible to reduce the variation width of the electron energy.

【0020】また、第1の絶縁膜、第1の金属膜をエピタキシャル成長により成膜できるので、層構造を簡便に作製でき、更に電子の放出面形状等の構造の設計自由度が向上する。 Further, the first insulating film, since the first metal film can be formed by epitaxial growth, can easily produce a layer structure further improves the degree of freedom in designing the structure of the emitting surface shape of the electron.

【0021】また、第2の金属膜を用いて電子源に量子井戸層を導入することで、第2の金属膜に電極を導入し、量子井戸層の電位を調整することが可能になることから放出電子のエネルギの制御も可能となっている。 Further, by introducing a quantum well layer to the electron source by using the second metal film, the electrode is introduced into the second metal film, it becomes possible to adjust the potential of the quantum well layer It has become a possible control of the energy of the emitted electrons from.

【0022】 [0022]

【発明の実施の形態】次に、添付した図面を参照して、 DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, with reference to the accompanying drawings,
本発明の実施形態を以下に詳述する。 Detailing the embodiments of the present invention are described below. 尚,図1から図3 Incidentally, FIGS. 1-3
において共通する要素はできるだけ同じ参照符号を用いて説明を簡略化する。 Common elements to simplify the description with reference to possible same reference numerals in.

【0023】まず、本発明の第1の実施形態の冷陰極電子源を説明する。 [0023] First, the cold cathode electron source of the first embodiment of the present invention.

【0024】図1は、本発明の第1の実施形態の冷陰極電子源の概略構造を示す斜視図である。 FIG. 1 is a perspective view showing a schematic structure of a cold cathode electron source of the first embodiment of the present invention.

【0025】図1を参照すると、基板1としてシリコンウェハを用い、この基板1上に第1の絶縁膜2及び上部電極となる第1の金属膜3としてそれぞれ2nmから1 Referring to FIG. 1, a silicon wafer used as a substrate 1, a first insulating film 2 and the respective 2nm as the first metal film 3 serving as the upper electrode on the substrate 1 1
0nm程度の膜厚のCaF 2層と1nmから10nm程度の膜厚のCoSi 2層をこの順序でエピタキシャル成長により堆積する。 The 0nm about thickness CaF 2 layer and CoSi 2 layer having a thickness of about 10nm from 1nm to be deposited by epitaxial growth in this order. このとき、第1の絶縁膜2であるC C this time, a first insulating film 2
aF 2層は基板1であるシリコンウェハと、また第1の金属膜3であるCoSi 2層は第1の絶縁膜2であるC a silicon wafer aF 2 layer is the substrate 1, also the first metal film 3 a is CoSi 2 layer as a first insulation film 2 C
aF 2層とそれぞれ格子整合した結晶構造で堆積する。 aF 2 layer and each deposited in lattice-matched crystal structures.

【0026】次に、第1の金属膜3であるCoSi 2層の上部に、それぞれの膜厚が5〜30nm及び100〜 Next, the upper portion of the CoSi 2 layer is a first metal film 3, the film thickness of each 5~30nm and 100
500nm程度のTi/Ptを用いてシート抵抗低減用の低抵抗膜5をリフトオフ法により形成する。 The low resistance film 5 for sheet resistance reduction is formed by a lift-off method using a 500nm about Ti / Pt. TiはC Ti is C
oSi 2との密着性を向上させるために設ける。 provided in order to improve the adhesion between the OSI 2. Ptが実際に抵抗を低減する役割を果たす。 Serves Pt reducing actually resistance. これにより、上部電極にバイアス電圧を印加する際のシート抵抗を低減することができる。 Thus, it is possible to reduce the sheet resistance for the application of bias voltage to the upper electrode.

【0027】引き出しバイアス電源11により、基板1 [0027] The drawer bias power source 11, the substrate 1
と表面電極を構成する第1の金属膜3であるCoSi 2 A first metal layer 3 forming the surface electrode and CoSi 2
層との間にバイアス電圧を印加して、低抵抗膜5であるTi/Ptが存在しない部分から電子を真空中へ放出させる。 By applying a bias voltage between the layer to release the vacuum electrons from a portion which is a low-resistance film 5 Ti / Pt is not present.

【0028】本実施形態の冷陰極電子源は、上述のとおり第1の絶縁膜2に基板1であるシリコンウェハと格子整合するCaF 2層を用い、表面電極を構成する第1の金属膜3に第1の絶縁膜2であるCaF 2層と格子整合するCoSi 2層を用いることで、第1の絶縁膜2,第1の金属膜3の形成にエピタキシャル成長を用いることができ、膜厚の均一性に優れた膜構造を容易に得ることができる。 The cold cathode electron source of the present embodiment, using a CaF 2 layer to the silicon wafer lattice matched a substrate 1 in the first insulating film 2 as described above, the first metal film 3 constituting the surface electrode a by using the first insulating film 2. it CaF 2 layer and CoSi 2 layer lattice-matched, the first insulating film 2, it is possible to use epitaxial growth to form the first metal film 3, the film thickness excellent film structure uniformity can be easily obtained.

【0029】シート抵抗低減用の低抵抗膜5は特に単結晶金属である必要はなく、表面電極を構成する第1の金属膜3と直接接触し形成され、十分な膜厚を有していればよい。 The low resistance film 5 for sheet resistance reduction is not particularly required to be single crystal metal, it is directly contacted to form the first metal film 3 constituting the surface electrode, only to have a sufficient thickness Bayoi. Ti/Ptの他に例えば、Cr/Auなども用いることができる。 Besides example of Ti / Pt, or the like can be used Cr / Au.

【0030】尚、低抵抗膜5は金属に限る必要はない。 [0030] In addition, the low-resistance film 5 is not necessarily limited to metal.
例えばポリシリコン膜のような導電性のある半導体膜でも、上部電極のシート抵抗が十分小さくなるように断面積を大きくすればよい。 For example in conductivity is a semiconductor film such as polysilicon film, it may be increased cross-sectional area so that the sheet resistance of the upper electrode is sufficiently small.

【0031】次に、本発明の第2の実施形態の冷陰極電子源を説明する。 Next, a description will be given of a cold cathode electron source of the second embodiment of the present invention.

【0032】図2は、第2の実施形態の冷陰極電子源の概略構造を模式的に示す斜視図である。 [0032] FIG. 2 is a perspective view showing a schematic structure of a cold cathode electron source of the second embodiment schematically.

【0033】図2を参照すると、本実施形態の冷陰極電子源は基板1として用いるシリコンウェハのシート抵抗低減用の低抵抗膜25を付加する部分に予めエッチング加工等により溝が形成されており、この溝部分を含めた基板1全面に第1の絶縁膜2としてCaF 2層がエピタキシャル成長により堆積されている。 Referring to FIG. 2, the cold cathode electron source of the present embodiment is formed with a groove in advance by etching or the like to the portion of adding the low-resistance film 25 for sheet resistance reduction of the silicon wafer used as the substrate 1 , CaF 2 layer is deposited by epitaxial growth all over the substrate 1 including the groove portions as the first insulating film 2.

【0034】次いで低抵抗膜25であるTi/Ptをリフトオフ法により溝部分にのみ残して形成して基板21 [0034] then formed, leaving only the groove portions by a lift-off method Ti / Pt is low resistance film 25 substrate 21
の表面が平面になるようにし、その上に第1の金属膜3 The surface is such that the plane, the first metal film 3 thereon
としてCoSi 2層をエピタキシャル成長により堆積している。 It is deposited by epitaxial growth CoSi 2 layer as.

【0035】この構成により、本実施形態の冷陰極電子源は、最終的に得られる電子放出面を平坦にすることができる。 [0035] With this arrangement, the cold cathode electron source of the present embodiment, the final electron emitting surface obtained can be made flat.

【0036】本実施形態の冷陰極電子源は、上述の材料構成に限定されることなく、最終的に冷陰極電子源の表面が平坦になり、且つ表面電極である第1の金属膜3あるいはシート抵抗低減用の低抵抗膜25と基板1との間に第1の絶縁膜2を挟む構造になり、且つ溝以外の部分では第1の絶縁膜2と第1の金属膜3とが接している構造であればよい。 The cold cathode electron source of the present embodiment is not limited to the material construction of the above, eventually in the flat surface of the cold cathode electron source, and the first metal film 3 which is a surface electrode or is structured to sandwich the first insulation film 2 between the low-resistance film 25 and the substrate 1 for sheet resistance reduction, and the portions other than the groove and contacts the first insulating film 2 and the first metal film 3 and that may be a structure.

【0037】次に、本発明の第3の実施形態の冷陰極電子源を説明する。 Next, explaining the cold cathode electron source of a third embodiment of the present invention.

【0038】図3は、第3の実施形態の冷陰極電子源の概略構造を模式的に示す斜視図である。 [0038] FIG. 3 is a perspective view showing a schematic structure of a cold cathode electron source of the third embodiment schematically.

【0039】図3を参照すると、本実施形態の冷陰極電子源は、基板1の上に、第2の絶縁膜6,第2の金属膜7,第1の絶縁膜2及び第1の金属膜3がこの順序で堆積されている。 Referring to FIG. 3, the cold cathode electron source of the present embodiment, on the substrate 1, the second insulating film 6, the second metal film 7, the first insulating film 2 and the first metal film 3 is deposited in this order. 具体的には、基板1にシリコンウェハを、第1の絶縁膜2と第1の絶縁膜6にCaF 2層を、 Specifically, the silicon wafer substrate 1, a CaF 2 layer first insulating film 2 and the first insulating film 6,
第1の金属膜3と第2の金属膜7にCoSi 2層をそれぞれ用いている。 It is used CoSi 2 layer respectively to the first metal film 3 and the second metal film 7. 更に、第1の実施形態の場合と同様に第1の金属膜3の上に、Ti/Ptを用いてシート抵抗低減用の低抵抗膜4がリフトオフ法により形成されている。 Furthermore, on the first metal film 3 as in the first embodiment, the low-resistance film 4 sheet resistances reduced using a Ti / Pt is formed by a lift-off method.

【0040】本実施形態では、CoSi 2層を第2の金属膜7に、CaF 2層を第1の絶縁膜2と第2の絶縁膜6にそれぞれ用いたことで、第2の金属膜7に量子井戸層が形成されている。 [0040] In this embodiment, the CoSi 2 layer to the second metal film 7, by using each of the CaF 2 layers on the first insulating film 2 and the second insulating film 6, the second metal film 7 the quantum well layer is formed.

【0041】量子井戸構造中では、エネルギ準位が量子化され、電子の進行方向のエネルギのバラツキを狭めることができる。 [0041] In the quantum well structure, the energy levels are quantized, it is possible to narrow the variation of the energy of the electron traveling direction. 第2の金属膜7で構成される量子井戸層を用いることで、第2の金属膜7に電極を導入し、制御バイアス電源12により第2の金属膜7の所望の電圧を印加することで量子井戸層の電位を調整することができ、放出電子のエネルギの制御を行うことができる。 By using the formed quantum well layer with the second metal film 7, by the electrode is introduced into the second metal film 7, to apply a desired voltage of the second metal film 7 by controlling the bias power supply 12 it is possible to adjust the potential of the quantum well layer, it is possible to control the energy of the emitted electrons.

【0042】尚、第2の絶縁膜6,第2の金属膜7及び第1の絶縁膜2は上述の材料に限定されることなく、それぞれに良好な結晶構造を有し且つ互いに格子整合する材料を選択することにより第2の金属膜7に量子井戸層が形成される。 [0042] Note that the second insulating film 6, the second metal film 7 and the first insulating film 2 is not limited to the materials described above, to and lattice-matched to each other have a good crystal structure, respectively the quantum well layer is formed in the second metal film 7 by selecting the material.

【0043】 [0043]

【発明の効果】以上述べたとおり、本発明の冷陰極電子源は、第1の金属膜(表面金属)及び第1の絶縁膜(絶縁体)に互いに格子整合した結晶構造の単結晶材料を用いることで、電子放出効率を向上させながら放出電子のエネルギのバラツキ幅を抑制できるという効果得られる。 As described above, according to the present invention, a cold cathode electron source of the present invention, a single crystal material of the crystal structure lattice matched to each other in the first metal film (surface metal) and the first insulating film (insulator) it is used, the resulting effect of suppressing the variation width of the energy of the emitted electrons while improving the electron emission efficiency.

【0044】また、第1の絶縁膜、第1の金属膜をエピタキシャル成長により成膜できるので、層構造を簡便に作製でき、更に構造(例えば、電子放出面形状等)の設計自由度が向上するという効果が得られる。 [0044] Further, the first insulating film, since the first metal film can be formed by epitaxial growth, conveniently be produced a layer structure, further structures (e.g., electron emission surface shape) to improve the design freedom of the effect is obtained that.

【0045】更に、第2の金属膜を用いて電子源に量子井戸層を導入するとともに、第2の金属膜に電極を導入して量子井戸層の電位を調整することで、放出電子のエネルギを制御することができるという効果も得られる。 [0045] Furthermore, with the introduction of the quantum well layer to the electron source by using the second metal film, by introducing the electrode into the second metal film to adjust the potential of the quantum well layer, the energy of the emitted electrons there is also an effect that can be controlled.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施形態の冷陰極電子源の概略構造を示す斜視図である。 1 is a perspective view showing a schematic structure of a cold cathode electron source of the first embodiment of the present invention.

【図2】本発明の第2の実施形態の冷陰極電子源の概略構造を示す斜視図である。 2 is a perspective view showing a schematic structure of a cold cathode electron source of the second embodiment of the present invention.

【図3】本発明の第3の実施形態の冷陰極電子源の概略構造を示す斜視図である。 3 is a perspective view showing a schematic structure of a cold cathode electron source of a third embodiment of the present invention.

【図4】従来の冷陰極電子源の概略構造を示す斜視図である。 4 is a perspective view showing a schematic structure of a conventional cold cathode electron source.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 基板 2 第1の絶縁膜 3 第1の金属膜 4,5,25 低抵抗膜 6 第2の絶縁膜 7 第2の金属膜 11 引き出しバイアス電源 12 制御バイアス電源 41 金属あるいは半導体からなる基板 42 絶縁体層 43 表面金属層 1 substrate 2 first insulating film 3 and the first metal film 4,5,25 low resistance film 6 second insulating film 7 and the second metal film 11 made of a drawer bias power supply 12 controls the bias power supply 41 metal or semiconductor substrate 42 insulator layer 43 surface metal layer

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 金属又は半導体からなる基板の上に第1 1. A first on a substrate made of metal or semiconductor
    の絶縁膜と第1の金属膜とが前記基板側からこの順序で積層されており、前記第1の絶縁膜と前記第1の金属膜とはいずれも単結晶で且つ互いに格子整合しており、更に前記第1の金属膜が真空中に電子を放出する表面電極を構成していることを特徴とする冷陰極電子源。 The insulating film and has the first metal film are laminated in this order from the substrate side, both the first insulating film and the first metal film has been and mutually lattice-matched single crystal further cold-cathode electron source, wherein the first metal film is characterized in that it constitutes a surface electrode that emits electrons into a vacuum.
  2. 【請求項2】 基板と第1の絶縁膜とが格子整合している請求項1記載の冷陰極電子源。 2. A substrate and the cold cathode electron source according to claim 1, wherein the first insulating film is lattice-matched.
  3. 【請求項3】 金属又は半導体からなる基板の上に第2 3. A second on a substrate made of metal or semiconductor
    の絶縁膜,第2の金属膜,第1の絶縁膜及び第1の金属膜が前記基板側からこの順序で積層されており、(a) The insulating film, the second metal film and the first insulating film and the first metal film are laminated in this order from the substrate side, (a)
    前記第1の絶縁膜及び前記第1の金属膜はいずれも単結晶で且つ互いに格子整合しており、(b)前記第1の金属膜が表面電極を構成する表面金属膜であり、(c)前記第2の絶縁膜及び第2の金属膜は結晶である、ことを特徴とする冷陰極電子源。 Wherein both the first insulating film and the first metal film have been and mutually lattice-matched single crystal, a surface metal film constituting the (b) said first metal layer surface electrodes, (c ) said second insulating film and the second metal film is a crystalline, cold-cathode electron source, characterized in that.
  4. 【請求項4】 第2の金属膜に電圧を印加する電極を更に有する請求項3記載の冷陰極電子源。 4. A cold-cathode electron source according to claim 3, further comprising an electrode for applying a voltage to the second metal film.
  5. 【請求項5】 第2の金属膜が量子井戸層を形成している請求項3又は4記載の冷陰極電子源。 5. A cold-cathode electron source according to claim 3 or 4, wherein the second metal film is formed a quantum well layer.
  6. 【請求項6】 第1の金属膜が単結晶CoSi 2からなり、第1の絶縁膜が単結晶CaF 2からなる請求項1乃至5のいずれか1項に記載の冷陰極電子源。 6. The first metal film is made of single-crystal CoSi 2, cold-cathode electron source according to any one of claims 1 to 5 the first insulating film is made of a single crystal CaF 2.
  7. 【請求項7】 表面電極を構成する第1の金属膜に着接する低抵抗膜を更に有する請求項1乃至6のいずれか1 7. any one of claims 1 to 6 further comprising a low-resistance film contacting wearing first metal film constituting the surface electrode
    項に記載の冷陰極電子源。 Cold-cathode electron source according to claim.
  8. 【請求項8】 第1の金属膜の電子放出面の反対裏面側に低抵抗膜を有する請求項7記載の冷陰極電子源。 8. cold-cathode electron source according to claim 7, further comprising a low-resistance film on the opposite rear side of the electron emission surface of the first metal film.
  9. 【請求項9】 第1の金属膜の電子放出面側に低抵抗膜を有する請求項7記載の冷陰極電子源。 9. cold-cathode electron source according to claim 7, further comprising a low-resistance film on the electron emission surface side of the first metal film.
  10. 【請求項10】 第1の金属膜の電子放出面側表面が平坦である請求項1乃至8のいずれか1項に記載の冷陰極電子源。 10. A cold-cathode electron source according to any one of claims 1 to 8 electron emission surface side surface of the first metal film is flat.
JP17304699A 1999-06-18 1999-06-18 Cold-cathode electron source Expired - Fee Related JP3501019B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17304699A JP3501019B2 (en) 1999-06-18 1999-06-18 Cold-cathode electron source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17304699A JP3501019B2 (en) 1999-06-18 1999-06-18 Cold-cathode electron source

Publications (2)

Publication Number Publication Date
JP2001006529A true true JP2001006529A (en) 2001-01-12
JP3501019B2 JP3501019B2 (en) 2004-02-23

Family

ID=15953217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17304699A Expired - Fee Related JP3501019B2 (en) 1999-06-18 1999-06-18 Cold-cathode electron source

Country Status (1)

Country Link
JP (1) JP3501019B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126383A1 (en) * 2005-05-24 2006-11-30 Konica Minolta Holdings, Inc. Field emission electron source and method for manufacturing same
US7342276B2 (en) * 2001-10-17 2008-03-11 Freescale Semiconductor, Inc. Method and apparatus utilizing monocrystalline insulator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342276B2 (en) * 2001-10-17 2008-03-11 Freescale Semiconductor, Inc. Method and apparatus utilizing monocrystalline insulator
WO2006126383A1 (en) * 2005-05-24 2006-11-30 Konica Minolta Holdings, Inc. Field emission electron source and method for manufacturing same

Also Published As

Publication number Publication date Type
JP3501019B2 (en) 2004-02-23 grant

Similar Documents

Publication Publication Date Title
US5970361A (en) Process for producing semiconductor device having porous regions
JP2000286449A (en) Iii nitride compound semiconductor device and its manufacture
US20030076023A1 (en) Field emission-type electron source
JP2001085670A (en) Field effect type transistor and its manufacturing method
JP2003318409A (en) Semiconductor device and manufacturing method therefor
JP2001230410A (en) GaN-BASED FIELD EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD
JPH10199398A (en) Electron generating device
JPH09320450A (en) Electron emitting element and its manufacture
US5221638A (en) Method of manufacturing a Schottky barrier semiconductor device
JP2000244014A (en) Semiconductor light emitting element and its manufacture
US4161418A (en) Ionized-cluster-beam deposition process for fabricating p-n junction semiconductor layers
JP2001035354A (en) Field emission type electron source and manufacture thereof
JPH10303504A (en) Gan compound semiconductor device and its manufacture
JPH1022494A (en) Ohmic electrode and forming method therefor
JPH11329213A (en) Field emission type electron source and its manufacture, and planar light-emitting device, display device and solid vacuum device thereof
JP2008160131A (en) Field effect transistor device, and methods of production thereof
US20100212728A1 (en) Diode and Photovoltaic Device Using Carbon Nanostructure
JP2001148508A (en) Nitride semiconductor device and manufacturing method therefor
JP2002093307A (en) Electron emission device and manufacturing method of the same, electron source and image forming apparatus
JP2004259764A (en) Light emitting element and method for manufacturing the same
JPH09259795A (en) Cold electron emitting display device
JP2000252479A (en) Schottky barrier diode and manufacture thereof
JP2001064099A (en) Thin film formation
JPH1012567A (en) Electrode for iii group nitride semiconductor and device having the same
JPH08203417A (en) Field-emission cold cathode

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees