JP2003242101A5 - - Google Patents

Download PDF

Info

Publication number
JP2003242101A5
JP2003242101A5 JP2002044698A JP2002044698A JP2003242101A5 JP 2003242101 A5 JP2003242101 A5 JP 2003242101A5 JP 2002044698 A JP2002044698 A JP 2002044698A JP 2002044698 A JP2002044698 A JP 2002044698A JP 2003242101 A5 JP2003242101 A5 JP 2003242101A5
Authority
JP
Japan
Prior art keywords
bus
bus width
bits
data
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002044698A
Other languages
English (en)
Other versions
JP2003242101A (ja
JP4135374B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2002044698A priority Critical patent/JP4135374B2/ja
Priority claimed from JP2002044698A external-priority patent/JP4135374B2/ja
Publication of JP2003242101A publication Critical patent/JP2003242101A/ja
Publication of JP2003242101A5 publication Critical patent/JP2003242101A5/ja
Application granted granted Critical
Publication of JP4135374B2 publication Critical patent/JP4135374B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (9)

  1. 64ビット単位で先入れ先出し方式によりデータを蓄積可能な記憶部と、
    バス幅が32ビットの拡張バスとバス幅が64ビットの拡張バスとの双方に接続可能なバス用接続部と、
    前記バス用接続部が接続される拡張バスのバス幅を検知するバス幅検知部と、
    前記バス幅検知部により検知されたバス幅に応じて、所定のデバイスから転送されるデータに基づく前記記憶部への書き込み内容を規定するための書き込みモードを設定する書き込みモード設定部と
    を有することを特徴とする拡張カード。
  2. 前記書き込みモード設定部は、前記バス幅検知部により検知されたバス幅が32ビットである場合、前記記憶部に64ビット単位で同じ内容のデータを2回書き込むための書き込みモードの設定を行うことを特徴とする請求項1に記載の拡張カード。
  3. 前記書き込みモード設定部は、前記バス幅検知部により検知されたバス幅が64ビットであるときの前記記憶部へのデータ書き込み用クロックの周波数と、前記バス幅検知部により検知されたバス幅が32ビットであるときの前記記憶部へのデータ書き込み用クロックの周波数との比を1:2にすることを特徴とする請求項2に記載の拡張カード。
  4. 前記拡張バスはPCIバスであることを特徴とする請求項1〜3のいずれか1つに記載の拡張カード。
  5. 拡張カードの記憶部に所定のデバイスから転送されるデータを書き込むためのデータ書き込み方法であって、
    前記拡張カードが接続されている拡張バスのバス幅が32ビットまたは64ビットのいずれであるかを検知する段階と、
    検知されたバス幅に応じて、前記データに基づく前記記憶部への書き込み内容を規定するための書き込みモードを設定する段階と、
    設定された書き込みモードにしたがって、前記データが64ビット単位で先入れ先出し方式により前記記憶部に書き込まれる段階と
    を有することを特徴とするデータ書き込み方法。
  6. 前記所定のデバイスからデータが32ビット単位で第1のクロックにしたがって転送される場合、前記書き込みモード設定部は、前記バス幅検知部により検知されたバス幅が32ビットであるとき、前記第1のクロックにしたがって64ビット単位でデータを前記記憶部に書き込む第1の書き込みモードの設定を行い、前記バス幅検知部により検知されたバス幅が64ビットであるとき、前記第1のクロックに対し周波数が2分の1である第2のクロックにしたがって64ビット単位でデータを前記記憶部に書き込む第2の書き込みモードの設定を行うことを特徴とする請求項2に記載の拡張カード。
  7. 前記バス幅検知部は、前記バス用接続部が接続される拡張バスの信号を用いて当該拡張バスのバス幅を検知することを特徴とする請求項1〜4、6のいずれか1つに記載の拡張カード。
  8. 前記データは、画像データであることを特徴とする請求項1〜4、6、7のいずれか1つに記載の拡張カード。
  9. 前記所定のデバイスは、原稿を読み取って画像データを取得する画像読取部を備え、当該拡張カードのデバイス用接続部に接続されることを特徴とする請求項1〜4、6〜8のいずれか1つに記載の拡張カード。
JP2002044698A 2002-02-21 2002-02-21 拡張カードおよび拡張カードの記憶部へのデータ書き込み方法 Expired - Fee Related JP4135374B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002044698A JP4135374B2 (ja) 2002-02-21 2002-02-21 拡張カードおよび拡張カードの記憶部へのデータ書き込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002044698A JP4135374B2 (ja) 2002-02-21 2002-02-21 拡張カードおよび拡張カードの記憶部へのデータ書き込み方法

Publications (3)

Publication Number Publication Date
JP2003242101A JP2003242101A (ja) 2003-08-29
JP2003242101A5 true JP2003242101A5 (ja) 2005-06-23
JP4135374B2 JP4135374B2 (ja) 2008-08-20

Family

ID=27783969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002044698A Expired - Fee Related JP4135374B2 (ja) 2002-02-21 2002-02-21 拡張カードおよび拡張カードの記憶部へのデータ書き込み方法

Country Status (1)

Country Link
JP (1) JP4135374B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20022113A (fi) * 2002-11-29 2004-08-06 Nokia Corp Menetelmä ja järjestelmä väyläleveyden tunnistamiseksi, elektroniikkalaite ja oheislaite
JP4652274B2 (ja) * 2006-05-10 2011-03-16 富士フイルム株式会社 デジタルカメラ

Similar Documents

Publication Publication Date Title
DE69936960D1 (de) Seitendrucker und Seitendrucksystem
EP1065594A3 (en) Error detection and correction circuit in a flash memory
ATE532182T1 (de) Erfassung von lesedaten in einem synchrondatenspeicher
EP1102261A3 (en) Data recorder capable to prevent buffer underrun errors
EP1659494A3 (en) Method and apparatus for classifying memory errors
WO2003014939A3 (en) Synchronized mirrored data in a data storage device
DE69223090D1 (de) Busüberwachung für Rechnersystemführer
JP2004222298A5 (ja)
WO2004105312A3 (en) Deskewing parallel data
TW200705200A (en) Data transfer control device, image processing device, and data transfer control method
DE69916583D1 (de) Medienspeichervorrichtung mit eingebettetem datenfilter zur dynamischen datenverarbeitung während lese- und schreiboperationen
WO2002017323A3 (en) Synchronized write data on a high speed memory bus
WO2005041055A3 (en) Echo clock on memory system having wait information
PT2439680E (pt) Método e dispositivo para leitura e gravação de cartões de memória
JP2000011646A5 (ja)
EP1158515A3 (en) Method and apparatus for recording data at accurate location on recording medium
JP2003242101A5 (ja)
WO2008042201A3 (en) Memory write timing system
JP2004062912A5 (ja)
TW200713216A (en) Detection system
JP2008090626A5 (ja)
EP1635570A3 (en) Digital media receiver having a reader
DE60236913D1 (de) Verfahren und Schaltung zur Initialisierung eines Laufzeitausgleichpuffers in einem taktweitergeleiteten System
JP2004018227A (ja) 用紙端検出装置
JP2008065515A5 (ja)