JP2003234344A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2003234344A
JP2003234344A JP2002030310A JP2002030310A JP2003234344A JP 2003234344 A JP2003234344 A JP 2003234344A JP 2002030310 A JP2002030310 A JP 2002030310A JP 2002030310 A JP2002030310 A JP 2002030310A JP 2003234344 A JP2003234344 A JP 2003234344A
Authority
JP
Japan
Prior art keywords
film
oxide film
ozone
sio
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002030310A
Other languages
Japanese (ja)
Inventor
Yasuyoshi Mishima
康由 三島
Yoshiki Ebiko
芳樹 蛯子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002030310A priority Critical patent/JP2003234344A/en
Publication of JP2003234344A publication Critical patent/JP2003234344A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To improve the initial state of forming an oxidic insulation film to improve the interfacial state of an oxide based insulation film/a semiconductor substrate with respect to a method of manufacturing a semiconductor device. <P>SOLUTION: After forming an SiO<SB>2</SB>film 5 with 1 to 30 atomic layers by using an ozonic gas 4 containing ozone on the surface of a semiconductor layer 3 having Si as a principal raw material, an oxide film 7 with an excess of oxygen having oxygen more than twice the amount compared with silicon is formed on the SiO<SB>2</SB>film 5. Then, a deposited oxide film 8 is formed on the oxide film 7 with an excess of oxygen by either a chemical vapor phase growth method or a physical vapor phase growth method. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、特に、液晶表示装置の画素スイ
ッチング素子、或いは、データドライバ及びゲートドラ
イバ等として用いる薄膜トランジスタ等の絶縁ゲート型
半導体装置における酸化物系絶縁膜/半導体界面の特性
を向上させるための酸化物系絶縁膜の形成工程に特徴の
ある半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to oxidation in an insulating gate type semiconductor device such as a pixel switching element of a liquid crystal display device or a thin film transistor used as a data driver and a gate driver. The present invention relates to a method for manufacturing a semiconductor device characterized by a step of forming an oxide-based insulating film for improving characteristics of a physical-based insulating film / semiconductor interface.

【0002】[0002]

【従来の技術】従来、液晶表示装置は小型・軽量・低消
費電力であるため、OA端末やプロジェクター等に使用
されたり、或いは、携帯可能性を利用して小型液晶テレ
ビ等に使用されており、特に、高品質液晶表示装置用に
は、画素毎にスイッチング用のアクティブ素子を設けた
アクティブマトリクス型液晶表示装置が用いられてい
る。
2. Description of the Related Art Conventionally, liquid crystal display devices have been used in OA terminals, projectors, etc. because they are small, lightweight, and low in power consumption, or are used in small liquid crystal televisions, etc. due to their portability. Particularly, for a high quality liquid crystal display device, an active matrix liquid crystal display device in which an active element for switching is provided for each pixel is used.

【0003】近年、この様なアクティブマトリクス型液
晶表示装置においては、高移動度が得られ周辺回路の同
時形成が可能な多結晶シリコンTFTが実用化され始め
ているので、ここで、図8参照しての従来の薄膜トラン
ジスタを説明する。
In recent years, in such an active matrix type liquid crystal display device, a polycrystalline silicon TFT capable of obtaining a high mobility and capable of simultaneously forming a peripheral circuit has begun to be put into practical use. Here, refer to FIG. A conventional thin film transistor will be described.

【0004】図8(a)乃至(c)参照 図8(a)は従来の薄膜トランジスタの平面図であり、
図8(b)は図8(a)におけるA−A′を結ぶ一点鎖
線に沿った断面図であり、また、図8(c)は図8
(a)におけるB−B′を結ぶ一点鎖線に沿った断面図
である。まず、ガラス基板51上に、厚さが200nm
のSiO2 膜52を介して、プラズマCVD法を用いて
厚さが50nmのアモルファスシリコン膜を堆積させ
る。
8A to 8C. FIG. 8A is a plan view of a conventional thin film transistor.
8B is a sectional view taken along the alternate long and short dash line connecting AA ′ in FIG. 8A, and FIG.
It is sectional drawing which follows the dashed-dotted line which connects BB 'in (a). First, the thickness is 200 nm on the glass substrate 51.
An amorphous silicon film having a thickness of 50 nm is deposited through the SiO 2 film 52 by using the plasma CVD method.

【0005】次いで、波長が308nmのXeClエキ
シマレーザを用いて、ビーム形状のパルスレーザビーム
をスキャン照射することによって結晶化シリコン層に変
換したのち、結晶化シリコン層にCl2 +BCl3 をエ
ッチングガスとしたドライ・エッチングを施すことによ
って所定形状にパターニングして、デバイスを形成する
ための多結晶シリコン層53とする。
Next, a XeCl excimer laser having a wavelength of 308 nm is used to scan and irradiate a pulsed laser beam having a beam shape to convert into a crystallized silicon layer, and then Cl 2 + BCl 3 is used as an etching gas in the crystallized silicon layer. By performing the dry etching described above, the polycrystalline silicon layer 53 is patterned into a predetermined shape to form a polycrystalline silicon layer 53 for forming a device.

【0006】次いで、プラズマCVD(PCVD)法を
用いてゲート絶縁膜となるSiO2膜を堆積させたの
ち、Al膜を堆積させてパターニングすることによって
ゲート電極55とし、次いで、SiO2 膜をパターニン
グすることによってゲート絶縁膜54とする。
Next, a plasma CVD (PCVD) method is used to deposit a SiO 2 film to be a gate insulating film, and then an Al film is deposited and patterned to form a gate electrode 55, and then the SiO 2 film is patterned. As a result, the gate insulating film 54 is formed.

【0007】次いで、ゲート電極55をマスクとしてn
型不純物をイオン注入することによってソース・ドレイ
ン領域56を形成する。なお、多結晶シリコン層53に
おけるn型不純物がイオン注入されなかった領域がチャ
ネル領域57となる。
Next, using the gate electrode 55 as a mask, n
Source / drain regions 56 are formed by ion implantation of type impurities. The region of the polycrystalline silicon layer 53 where the n-type impurities are not ion-implanted becomes the channel region 57.

【0008】次いで、全面に層間絶縁膜58を形成した
のち、ソース・ドレイン領域56に対するコンタクトホ
ールを形成し、次いで、全面に導電膜を蒸着したのちパ
ターニングしてソース・ドレイン電極59とすることに
よって薄膜トランジスタの基本構成が完成することにな
る。
Next, an interlayer insulating film 58 is formed on the entire surface, contact holes for the source / drain regions 56 are formed, and then a conductive film is deposited on the entire surface and patterned to form source / drain electrodes 59. The basic structure of the thin film transistor is completed.

【0009】[0009]

【発明が解決しようとする課題】しかし、PCVD法に
よって成膜したSiO2 膜は成膜初期に多くの欠陥が含
まれ、そのため、ゲート絶縁膜となるSiO2 膜を薄膜
化していくとSiO2 膜/多結晶シリコン層界面におけ
る界面準位、固定電荷の影響によって薄膜トランジスタ
の立ち上がり特性が鈍化したり、S値(サブスレッショ
ルド係数)がばらついたりする問題があるので、この事
情を図9を参照して説明する。なお、このS値は、薄膜
トランジスタ等のスイッチ素子の性能を表すサブスレシ
ョルド特性を評価する定数であり、ドレイン電流が1桁
変化するのに必要なゲート電圧の変化分として定義され
る。
[SUMMARY OF THE INVENTION] However, SiO 2 film formed by PCVD method contains many defects initial stage of deposition, therefore, when the SiO 2 film serving as a gate insulating film going to thinner SiO 2 Since there is a problem in that the rising characteristics of the thin film transistor become dull and the S value (subthreshold coefficient) varies due to the influence of the interface state and fixed charges at the film / polycrystalline silicon layer interface, refer to FIG. Explain. The S value is a constant for evaluating the subthreshold characteristic that represents the performance of a switching element such as a thin film transistor, and is defined as the amount of change in the gate voltage required for the drain current to change by one digit.

【0010】図9参照 図9は、S値のゲート絶縁膜厚依存性を示す図であり、
ゲート絶縁膜厚の減少とともにS値が低下するととも
に、ゲート絶縁膜厚が10nm近傍でS値のばらつきが
大きくなる。
FIG. 9 is a diagram showing the dependency of the S value on the gate insulating film thickness,
The S value decreases as the gate insulating film thickness decreases, and the S value varies greatly when the gate insulating film thickness is around 10 nm.

【0011】したがって、本発明は、酸化物系絶縁膜の
成膜初期状態を改善して、酸化物系絶縁膜/半導体層の
界面状態を向上することを目的とする。
Therefore, it is an object of the present invention to improve the initial state of film formation of an oxide-based insulating film and improve the interface state of the oxide-based insulating film / semiconductor layer.

【0012】[0012]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1(a)及び(b)参照 上記の目的を達成するため、本発明は、半導体装置の製
造方法において、Siを主原料とする半導体層3の表面
にオゾンを含有しているオゾン系ガス4を用いて1〜3
0原子層のSiO2 膜5を形成したのち、前記SiO2
膜5上にOがSiに比較して2倍以上の酸素過剰な酸化
膜7を形成し、次いで、前記酸化膜上に、化学気相成長
法または物理気相成長法のいずれかで堆積酸化膜8を形
成する工程を有することを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention, and means for solving the problems in the present invention will be described with reference to FIG. In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device, wherein an ozone-based gas containing ozone on the surface of a semiconductor layer 3 containing Si as a main raw material. 1 to 3 using 4
After forming the SiO 2 film 5 of 0 atomic layer, said SiO 2
An oxide film 7 in which O is more than twice as much oxygen as oxygen is formed on the film 5, and then the deposited oxide film is formed on the oxide film by either a chemical vapor deposition method or a physical vapor deposition method. The method is characterized by having a step of forming the film 8.

【0013】この様に、半導体層3の表面にオゾン酸化
層を初期に導入し、且つ、OがSiに比較して2倍以上
の酸素過剰な酸化膜7、即ち、SiO2 より酸素リッチ
な層をもうひとつ挟むことによりその上に成膜される堆
積酸化膜8のストイキオメトリを改善することができ、
それによって、固定電荷、界面準位の少ない良質なSi
2 膜5を形成することができるので、固定電荷、界面
準位による特性劣化を防ぐことができる。
As described above, the ozone oxide layer is initially introduced on the surface of the semiconductor layer 3, and the oxygen film 7 in which O is more than twice as much oxygen as Si is oxygen rich, that is, SiO 2 is richer than oxygen. By sandwiching another layer, the stoichiometry of the deposited oxide film 8 formed thereon can be improved,
As a result, high-quality Si with less fixed charges and interface states
Since the O 2 film 5 can be formed, it is possible to prevent characteristic deterioration due to fixed charges and interface states.

【0014】この場合、酸素過剰な酸化膜7は、オゾン
酸化によるSiO2 膜5にオゾンを吸着させた状態で堆
積酸化膜8を形成することによって、その成膜初期段階
において吸着しているオゾンが作用して形成することが
できる。
In this case, the oxide film 7 with excess oxygen is formed by forming the deposited oxide film 8 in a state where ozone is adsorbed on the SiO 2 film 5 by ozone oxidation. Can act to form.

【0015】また、本発明は、半導体装置の製造方法に
おいて、Siを主原料とする半導体層3の表面にオゾン
を含有しているオゾン系ガス4を用いて1〜30原子層
のSiO2 膜5を形成したのち、前記SiO2 膜5を除
去し、次いで、前記半導体層3上に化学気相成長法また
は物理気相成長法のいずれかで堆積酸化膜8を形成する
工程を有することを特徴とする。
Further, according to the present invention, in the method of manufacturing a semiconductor device, a SiO 2 film having 1 to 30 atomic layers is formed on the surface of the semiconductor layer 3 containing Si as a main material by using an ozone-containing gas 4 containing ozone. 5 is formed, the SiO 2 film 5 is removed, and then a deposited oxide film 8 is formed on the semiconductor layer 3 by either a chemical vapor deposition method or a physical vapor deposition method. Characterize.

【0016】この様に、一旦、オゾン酸化によって形成
したSiO2 膜5を除去することによって、平坦且つ表
面汚染のない清浄な表面を得ることができるので、その
上に堆積ガス雰囲気6を用いて堆積酸化膜8を形成した
場合に、初期成膜段階においても界面準位や固定電荷少
ないSiO2 膜を得ることができる。
As described above, by once removing the SiO 2 film 5 formed by ozone oxidation, a flat and clean surface without surface contamination can be obtained. Therefore, the deposition gas atmosphere 6 is used thereon. When the deposited oxide film 8 is formed, it is possible to obtain a SiO 2 film having a small interface state and fixed charges even in the initial film formation stage.

【0017】この場合、オゾン系ガス4を用いた初期オ
ゾン酸化は、一原子層毎の堆積が順次起こるラングミュ
ア機構が働いている500℃以下で行うことが望まし
く、それによって、面方位に依存することなく、平坦な
表面を得ることができる。なお、オゾンを含有している
オゾン系ガス4とは、O3 ガス、O3 +O2 、O 3 +N
2 、O3 +Ar、O3 +O2 +N2 等のO3 を含むガス
であれば何でも良いが、O3 分圧の高いガスを用いた方
が望ましく、O3 分圧の低いガスを用いた場合には酸化
処理時間が長くなって、ラングミュア機構が崩れやすく
なる。
In this case, the ozone gas 4 is used as an initial gas.
Dzong oxidation is a Langmuir phenomenon in which the deposition of each atomic layer occurs sequentially.
A) It is desirable to carry out at 500 ° C or below where the mechanism works.
Therefore, the flatness can be obtained without depending on the plane orientation.
The surface can be obtained. In addition, it contains ozone
Ozone gas 4 means O3Gas, O3+ O2, O 3+ N
2, O3+ Ar, O3+ O2+ N2Such as O3Gas containing
Anything is fine, but O3Those who use high partial pressure gas
Is desirable, O3Oxidation when low partial pressure gas is used
The processing time becomes long, and the Langmuir mechanism easily collapses.
Become.

【0018】また、O3 を有効に利用するためには、オ
ゾン系ガス4を半導体層3に対してオゾンの平均自由行
程以内から照射することが望ましい。この場合、オゾン
系ガス4を半導体層3の表面に沿った層流として流すこ
とによって、酸化率を向上することができる。
In order to effectively use O 3 , it is desirable to irradiate the semiconductor layer 3 with the ozone-based gas 4 from within the mean free path of ozone. In this case, the oxidation rate can be improved by causing the ozone-based gas 4 to flow as a laminar flow along the surface of the semiconductor layer 3.

【0019】また、上記のいずれの場合も、オゾン系ガ
ス4による酸化工程から化学気相成長法または物理気相
成長法のいずれかの方法による堆積酸化膜8の形成工程
までの工程を、大気に開放されることなく連続した工程
で行うことが望ましく、それによって、吸着したO3
消失を低減することができるとともに、表面を清浄に維
持することが可能になる。
In any of the above cases, the steps from the oxidation step using the ozone-based gas 4 to the step of forming the deposited oxide film 8 by either the chemical vapor deposition method or the physical vapor deposition method are carried out in the atmosphere. It is desirable to carry out the process in a continuous process without being opened to the outside, whereby the disappearance of adsorbed O 3 can be reduced and the surface can be kept clean.

【0020】なお、本発明における半導体層3とは、薄
膜トランジスタを構成するための下地絶縁層2を介して
基板1上に堆積させた多結晶半導体薄膜が典型的なもの
であるが、通常のシリコンウェハ等のバルク半導体にも
適用されるものであり、それによって、シリコンデバイ
スを全て500℃以下の低温プロセスで製造する場合に
も、良好なゲート絶縁膜/半導体界面を得ることができ
る。
The semiconductor layer 3 in the present invention is typically a polycrystalline semiconductor thin film deposited on the substrate 1 through the underlying insulating layer 2 for forming a thin film transistor. It is also applied to bulk semiconductors such as wafers, whereby a good gate insulating film / semiconductor interface can be obtained even when all silicon devices are manufactured by a low temperature process of 500 ° C. or lower.

【0021】[0021]

【発明の実施の形態】ここで、図2乃至図5を参照し
て、本発明の第1の実施の形態を説明するが、まず、図
2を参照して本発明の第1の実施の形態に用いる製造装
置を説明する。 図2(a)参照 図2(a)は、本発明の第1の実施の形態に用いる製造
装置の概念的構成図であり、被処理基板を製造装置内に
挿入するローダー室11、ゲートバルブ12を介して送
られてきた被処理基板をオゾン酸化するオゾン酸化室1
3、ゲートバルブ14、前処理室15、及び、ゲートバ
ルブ16を介して送られたきた被処理基板の表面にPC
VD酸化膜を堆積させるPCVD室17、ゲートバルブ
18を介して送られてきた被処理基板を外部へ取り出す
アンローダー室19から構成される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will now be described with reference to FIGS. 2 to 5. First, the first embodiment of the present invention will be described with reference to FIG. The manufacturing apparatus used for the embodiment will be described. Refer to FIG. 2A. FIG. 2A is a conceptual configuration diagram of a manufacturing apparatus used in the first embodiment of the present invention, which includes a loader chamber 11 for inserting a substrate to be processed into the manufacturing apparatus, and a gate valve. Ozone oxidation chamber 1 for ozone-oxidizing the substrate to be processed sent via 12
3, PC on the surface of the substrate to be processed sent through the gate valve 14, the pretreatment chamber 15, and the gate valve 16.
It is composed of a PCVD chamber 17 for depositing a VD oxide film and an unloader chamber 19 for taking out the substrate to be processed sent through a gate valve 18.

【0022】図2(b)参照 図2(b)は、上述のオゾン酸化室13の概略的構成図
であり、被処理基板である多結晶シリコン層(図示を省
略)を形成したガラス基板31を載置するとともに、内
部にヒータ21が設けられた基板ホルダ20、オゾン発
生装置22で発生させたO3 ガス25を開口部24を介
して層流として吹き付けるオゾン吹き付け装置23を備
えている。なお、オゾン吹き付け装置23の開口部24
とガラス基板31との距離は、O 3 ガス23の平均自由
行程以内にすることが望ましい。
Refer to FIG. 2 (b). FIG. 2B is a schematic configuration diagram of the ozone oxidation chamber 13 described above.
And the polycrystalline silicon layer that is the substrate to be processed (not shown).
The glass substrate 31 on which
Substrate holder 20 having a heater 21 provided on the
O generated by raw device 223Gas 25 through the opening 24
It is equipped with an ozone spraying device 23 that sprays as a laminar flow
I am. The opening 24 of the ozone spraying device 23
The distance between the glass substrate 31 and 3Average freedom of gas 23
It is desirable to stay within the process.

【0023】次に、図3及び図4を参照して、本発明の
第1の実施の形態の製造工程を説明する。 図3(a)参照 まず、透明絶縁基板であるガラス基板31上に、PCV
D法を用いて厚さが、例えば、200nmの下地SiO
2 膜32を形成し、次いで、厚さが、例えば、50nm
のアモルファスシリコン膜を成膜したのち、波長が30
8nmのXeClエキシマレーザを用いて、ビーム形状
のパルスレーザビームをスキャン照射することによって
結晶化シリコン層に変換したのち、結晶化シリコン層に
Cl2 +BCl3 をエッチングガスとしたドライ・エッ
チングを施すことによって所定形状にパターニングし
て、デバイスを形成するための多結晶シリコン層33と
する。
Next, the manufacturing process of the first embodiment of the present invention will be described with reference to FIGS. See FIG. 3A. First, on the glass substrate 31 that is a transparent insulating substrate, PCV
Underlayer SiO 2 having a thickness of, for example, 200 nm using the D method
2 film 32 is formed, and then the thickness is, for example, 50 nm
After forming the amorphous silicon film of
By converting the crystallized silicon layer into a crystallized silicon layer by scanning and irradiating a pulsed laser beam having a beam shape with an 8 nm XeCl excimer laser, the crystallized silicon layer is subjected to dry etching using Cl 2 + BCl 3 as an etching gas. Is patterned into a predetermined shape to form a polycrystalline silicon layer 33 for forming a device.

【0024】図3(b)参照 次いで、オゾン酸化室において、500℃以下、例え
ば、300℃において、層流O3 ガス34を多結晶シリ
コン層33の表面に沿って流すことによって、1〜30
原子層、例えば、10原子層のO3 酸化膜35を形成す
る。
Next, referring to FIG. 3B, a laminar flow O 3 gas 34 is caused to flow along the surface of the polycrystalline silicon layer 33 at a temperature of 500 ° C. or lower, for example, 300 ° C. in an ozone oxidation chamber, so that 1 to 30.
An atomic layer, for example, 10 atomic layer of O 3 oxide film 35 is formed.

【0025】この様な500℃以下の温度におけるオゾ
ン酸化は、ラングミュア機構に従うことは知られてお
り、また、O3 ガス34を層流として供給しているの
で、酸化レートが高まり、ラングミュア機構を崩すこと
なく酸化工程を進行させることができ、それによって、
Siの面方位に依存しない酸化膜厚が期待できる。
It is known that such ozone oxidation at a temperature of 500 ° C. or lower follows the Langmuir mechanism. Further, since the O 3 gas 34 is supplied as a laminar flow, the oxidation rate is increased and the Langmuir mechanism is increased. The oxidation process can proceed without breaking down, and
An oxide film thickness that does not depend on the plane orientation of Si can be expected.

【0026】図3(c)参照 次いで、前処理室を介してPCVD室にO3 酸化膜35
を形成したガラス基板31を搬入する。この時点で、O
3 酸化膜35の表面には活性なO3 分子36が吸着して
いる。
Next, referring to FIG. 3C, an O 3 oxide film 35 is placed in the PCVD chamber through the pretreatment chamber.
The glass substrate 31 on which the is formed is loaded. At this point, O
Active O 3 molecules 36 are adsorbed on the surface of the 3- oxide film 35.

【0027】図3(d)参照 次いで、PCVD室にSiH4 ガスとN2 Oガスを導入
してPCVDガス雰囲気37中で成膜工程を行う。この
成膜工程の初期段階においては、O3 酸化膜35の表面
に吸着している活性なO3 分子36が作用して酸素リッ
チ酸化膜38が形成される。
Next, referring to FIG. 3D, SiH 4 gas and N 2 O gas are introduced into the PCVD chamber to perform a film forming process in the PCVD gas atmosphere 37. In the initial stage of this film forming process, the active O 3 molecules 36 adsorbed on the surface of the O 3 oxide film 35 act to form the oxygen-rich oxide film 38.

【0028】図4(e)参照 引き続いて、PCVDガス雰囲気37中で成膜工程を行
うことによって、PCVD酸化膜39を堆積させる。こ
の様に、O3 酸化膜35を成膜初期に導入し、且つ、酸
素リッチ酸化膜38をひとつ挟むことによりその上に成
膜されるPCVD酸化膜39のストイキオメトリを改善
することができ、固定電荷、界面準位の少ない良質なゲ
ート絶縁膜となる。
Subsequently, referring to FIG. 4E, a PCVD oxide film 39 is deposited by performing a film forming process in a PCVD gas atmosphere 37. Thus, by introducing the O 3 oxide film 35 at the initial stage of film formation and sandwiching one oxygen-rich oxide film 38, the stoichiometry of the PCVD oxide film 39 formed thereon can be improved. A high-quality gate insulating film with less fixed charges and interface states is obtained.

【0029】図4(f)参照 以降は、従来と同様に、スパッタリング法によりAl膜
を堆積させたのち、パターニングすることによってゲー
ト電極40を形成し、次いで、PCVD酸化膜39/酸
素リッチ酸化膜38/O3 酸化膜35からなる酸化物系
酸化膜をパターニングすることによってゲート絶縁膜4
1を形成する。
As shown in FIG. 4 (f) and thereafter, similarly to the conventional method, an Al film is deposited by a sputtering method and then patterned to form a gate electrode 40, and then a PCVD oxide film 39 / oxygen rich oxide film is formed. The gate insulating film 4 is formed by patterning the oxide-based oxide film including the 38 / O 3 oxide film 35.
1 is formed.

【0030】図4(g)参照 次いで、ゲート電極40をマスクとしてPイオンを10
〜30keVの加速エネルギーで、1×1013〜1×1
15cm-2のドーズ量でイオン注入することによってソ
ース・ドレイン領域42を形成したのち、エキシマレー
ザーを用いて、注入したPイオンの活性化処理を行い、
次いで、再び、PCVD法を用いて層間絶縁膜44を形
成する。なお、Pイオンが注入されなかった領域がチャ
ネル領域43となる。この場合、イオン注入において、
Pを注入すると同時にH,F等が導入される場合もあ
る。
Next, referring to FIG. 4G, 10 P ions are used with the gate electrode 40 as a mask.
1 × 10 13 to 1 × 1 with acceleration energy of up to 30 keV
After the source / drain regions 42 are formed by implanting ions with a dose of 0 15 cm -2 , an excimer laser is used to activate the implanted P ions,
Then, again, the interlayer insulating film 44 is formed by using the PCVD method. The region where P ions are not implanted becomes the channel region 43. In this case, in ion implantation,
H, F, etc. may be introduced at the same time as P is injected.

【0031】図4(h)参照 次いで、層間絶縁膜44にコンタクトホールを形成した
のち、全面に導電膜を蒸着し、次いで、導電膜をパター
ニングしてソース・ドレイン電極45とすることによっ
て薄膜トランジスタの基本構成が完成することになる。
4H, a contact hole is formed in the interlayer insulating film 44, a conductive film is deposited on the entire surface, and then the conductive film is patterned to form the source / drain electrodes 45. The basic configuration will be completed.

【0032】図5参照 図5は、本発明の第1の実施の形態によって作製した薄
膜トランジスタの電流−電圧特性の説明図であり、破線
で示すO3 酸化処理を行わない従来の薄膜トランジスタ
に比べて立ち上がり特性が改善されてS値が向上し、ま
た、オン電流も増大することが理解される。
See FIG. 5. FIG. 5 is an explanatory diagram of current-voltage characteristics of the thin film transistor manufactured according to the first embodiment of the present invention, as compared with the conventional thin film transistor in which the O 3 oxidation treatment shown by the broken line is not performed. It is understood that the rising characteristics are improved, the S value is improved, and the on-current is also increased.

【0033】この様に、本発明の第1の実施の形態にお
いては、PCVD工程に先立って、オゾン酸化処理を行
っているので、低温処理工程のみでゲート絶縁膜/多結
晶シリコン層界面の固定電荷、界面準位を低減すること
ができ、それによって、立ち上がり特性及びオン電流特
性の優れた薄膜トランジスタを得ることができる。
As described above, in the first embodiment of the present invention, since the ozone oxidation treatment is performed prior to the PCVD step, the gate insulating film / polycrystalline silicon layer interface is fixed only by the low temperature treatment step. The charge and the interface state can be reduced, whereby a thin film transistor having excellent rising characteristics and on-current characteristics can be obtained.

【0034】また、オゾン酸化工程からPCVD工程ま
でをゲートバルブ及び前処理室を介して搬送しているの
で、基板の表面が大気中に晒されることがなく、それに
よって、O3 酸化膜上に吸着したO3 分子が消失するこ
とがなく、また、ゲート絶縁膜/多結晶シリコン層界面
が汚染されることがない。
Further, since the ozone oxidation process to the PCVD process are carried through the gate valve and the pretreatment chamber, the surface of the substrate is not exposed to the atmosphere, whereby the O 3 oxide film is not exposed. The adsorbed O 3 molecules are not lost, and the gate insulating film / polycrystalline silicon layer interface is not contaminated.

【0035】次に、図6を参照して、本発明の第2の実
施の形態の製造工程を説明するが、この第2の実施の形
態においては、オゾン酸化室とPCVD室との間に、前
後に2つの前処理室を介してプラズマエッチング室を設
けた製造装置で処理を行うものである。
Next, with reference to FIG. 6, the manufacturing process of the second embodiment of the present invention will be described. In the second embodiment, the manufacturing process between the ozone oxidation chamber and the PCVD chamber is performed. The processing is performed by a manufacturing apparatus provided with a plasma etching chamber through two pretreatment chambers at the front and rear.

【0036】図6(a)参照 まず、上記の第1の実施の形態と全く同様に、透明絶縁
基板であるガラス基板31上に、PCVD法を用いて厚
さが、例えば、200nmの下地SiO2 膜32を形成
し、次いで、厚さが、例えば、50nmのアモルファス
シリコン膜を成膜したのち、波長が308nmのXeC
lエキシマレーザを用いて、ビーム形状のパルスレーザ
ビームをスキャン照射することによって結晶化シリコン
層に変換したのち、結晶化シリコン層にCl2 +BCl
3 をエッチングガスとしたドライ・エッチングを施すこ
とによって所定形状にパターニングして、デバイスを形
成するための多結晶シリコン層33とする。
Referring to FIG. 6A, first, as in the case of the above-described first embodiment, the underlying SiO film having a thickness of, for example, 200 nm is formed on the glass substrate 31 which is a transparent insulating substrate by the PCVD method. 2 film 32 is formed, and then an amorphous silicon film having a thickness of, for example, 50 nm is formed, and then XeC having a wavelength of 308 nm is formed.
The crystallized silicon layer is converted into the crystallized silicon layer by scanning and irradiating a pulsed laser beam having a beam shape with an excimer laser, and then the crystallized silicon layer is subjected to Cl 2 + BCl.
By performing dry etching using 3 as an etching gas, patterning is performed into a predetermined shape to form a polycrystalline silicon layer 33 for forming a device.

【0037】次いで、オゾン酸化室において、500℃
以下、例えば、300℃において、層流O3 ガス34を
多結晶シリコン層33の表面に沿って流すことによっ
て、1〜30原子層、例えば、10原子層のO3 酸化膜
35を形成する。
Next, in an ozone oxidation chamber, 500 ° C.
Hereinafter, for example, at 300 ° C., a laminar flow O 3 gas 34 is caused to flow along the surface of the polycrystalline silicon layer 33 to form an O 3 oxide film 35 having 1 to 30 atomic layers, for example, 10 atomic layers.

【0038】図6(b)参照 次いで、プラズマエッチング室において、O3 酸化膜3
5を完全に除去することによって、多結晶シリコン層3
3の表面を清浄にする。
Next, referring to FIG. 6B, in the plasma etching chamber, the O 3 oxide film 3 is formed.
By completely removing 5, the polycrystalline silicon layer 3
Clean the surface of 3.

【0039】図6(c)参照 次いで、PCVD室にSiH4 ガスとN2 Oガスを導入
してPCVDガス雰囲気37中で成膜工程を行うことに
よって、ゲート絶縁膜となるPCVD酸化膜39を堆積
させる。
Next, as shown in FIG. 6C, SiH 4 gas and N 2 O gas are introduced into the PCVD chamber and a film forming process is performed in a PCVD gas atmosphere 37 to form a PCVD oxide film 39 to be a gate insulating film. Deposit.

【0040】図6(d)参照 以降は、上記の第1の実施の形態と同様に、ゲート電極
40、ゲート絶縁膜41、ソース・ドレイン領域42を
形成したのち、層間絶縁膜44を形成し、次いで、層間
絶縁膜44に設けたコンタクトホールを介してソース・
ドレイン電極45を形成することによって薄膜トランジ
スタの基本構成が完成することになる。
After FIG. 6D, the gate electrode 40, the gate insulating film 41, and the source / drain regions 42 are formed, and then the interlayer insulating film 44 is formed, as in the first embodiment. Then, through the contact hole provided in the interlayer insulating film 44, the source
The basic structure of the thin film transistor is completed by forming the drain electrode 45.

【0041】図7(a)参照 図7(a)は、本発明の第2の実施の形態によって作製
した薄膜トランジスタのモビリティの改善効果の説明図
であり、O3 酸化処理及び除去を行わない従来の薄膜ト
ランジスタに比べてモビリティが向上し、且つ、バラツ
キも小さくなることが理解される。
See FIG. 7A. FIG. 7A is an explanatory view of the mobility improving effect of the thin film transistor manufactured according to the second embodiment of the present invention, in which the conventional O 3 oxidation treatment and removal are not performed. It is understood that the mobility is improved and the variation is reduced as compared with the thin film transistor of.

【0042】図7(b)参照 図7(b)は、本発明の第2の実施の形態によって作製
した薄膜トランジスタの10cm×10cmの基板内で
のしきい値電圧Vthのバラツキの説明図であり、O3
化処理及び除去を行わない従来の薄膜トランジスタに比
べて、Vthのバラツキが小さくなることが理解される。
なお、このVthは、TFTがオン状態に切り替わる時の
ゲート電圧値として定義される。
See FIG. 7B. FIG. 7B is an explanatory view of the variation of the threshold voltage V th in the 10 cm × 10 cm substrate of the thin film transistor manufactured according to the second embodiment of the present invention. Therefore, it is understood that the variation in V th is smaller than that in the conventional thin film transistor that does not undergo the O 3 oxidation treatment and removal.
The V th is defined as a gate voltage value when the TFT is switched on.

【0043】この様に、本発明の第2の実施の形態にお
いては、PCVD膜の成膜に先立って、O3 酸化及び除
去を行って多結晶シリコン層の表面を清浄化しているの
で、低温処理工程のみでゲート絶縁膜/多結晶シリコン
層界面の固定電荷、界面準位を低減することができ、そ
れによって、モビリティが向上するとともに、Vthのバ
ラツキの小さな薄膜トランジスタを得ることができる。
As described above, in the second embodiment of the present invention, the surface of the polycrystalline silicon layer is cleaned by O 3 oxidation and removal prior to the formation of the PCVD film. The fixed charges and interface states at the interface of the gate insulating film / polycrystalline silicon layer can be reduced only by the treatment step, whereby mobility can be improved and a thin film transistor with small variation in V th can be obtained.

【0044】また、オゾン酸化工程からPCVD工程ま
でをゲートバルブ及び前処理室を介して搬送しているの
で、清浄化された基板の表面が大気中に晒されることが
なく、それによって、ゲート絶縁膜/多結晶シリコン層
界面が汚染されることがない。
Further, since the ozone oxidation process to the PCVD process are carried through the gate valve and the pretreatment chamber, the surface of the cleaned substrate is not exposed to the atmosphere, and thus the gate insulation is achieved. The film / polycrystalline silicon layer interface is not contaminated.

【0045】なお、この第2の実施の形態においても、
S値は改善され、一方、説明を省略したものの、上記の
第1の実施の形態においても、第2の実施の形態と同様
のモビリティ及びVthのバラツキの改善が得られる。
Incidentally, also in the second embodiment,
Although the S value is improved, on the other hand, although the description is omitted, also in the first embodiment described above, the mobility and the variation in V th similar to those in the second embodiment can be improved.

【0046】以上、本発明の各実施の形態を説明してき
たが、本発明は各実施の形態に記載した構成に限られる
ものではなく、各種の変更が可能である。例えば、上記
の各実施の形態においては、素材をシリコンとしている
が、シリコンに限られるものではなく、Ge等の他の元
素を含んだシリコンを主成分とする半導体であれば良
く、例えば、Geを添加することによって多結晶半導体
層の禁制帯幅を任意に制御することができ、それによっ
て、薄膜ラインセンサの受光部を光源の波長に応じて感
度の良い半導体で形成することが可能になる。
Although the respective embodiments of the present invention have been described above, the present invention is not limited to the configurations described in the respective embodiments, and various modifications can be made. For example, although the material is silicon in each of the above-described embodiments, the material is not limited to silicon, and any semiconductor having silicon as a main component containing another element such as Ge may be used. The band gap of the polycrystalline semiconductor layer can be arbitrarily controlled by adding, thereby making it possible to form the light receiving portion of the thin film line sensor with a semiconductor having high sensitivity according to the wavelength of the light source. .

【0047】また、上記の各実施の形態の説明において
は、基板として透明なガラス基板を用いているが、石英
基板を用いても良く、さらには、必ずしも透明である必
要はなく、ある程度の耐熱性のある他の絶縁性基板を用
いても良いものである。
Further, although a transparent glass substrate is used as the substrate in the above description of each embodiment, a quartz substrate may be used, and further, it is not necessarily required to be transparent, and a certain degree of heat resistance is required. Another insulating substrate having properties may be used.

【0048】また、上記の各実施の形態の説明において
は、ガラス基板上に下地SiO2 膜を設け、この下地S
iO2 膜上にアモルファスシリコン膜を設けているが、
ガラス基板上に直接アモルファスシリコン膜を堆積させ
ても良いものであり、或いは、SiO2 /SiN等の多
層下地膜を用いても良いものである。
In the description of each of the above-mentioned embodiments, a base SiO 2 film is provided on the glass substrate, and the base S
An amorphous silicon film is provided on the iO 2 film,
The amorphous silicon film may be directly deposited on the glass substrate, or a multi-layered base film such as SiO 2 / SiN may be used.

【0049】また、上記の各実施の形態においては、結
晶化シリコン膜を形成したのち、島状領域にパターニン
グしているが、アモルファスシリコン膜を島状領域にパ
ターニングしたのち、第1及び第2のレーザビーム照射
工程を行って結晶化シリコン島状領域としても良いもの
である。
Further, in each of the above embodiments, the crystallized silicon film is formed and then patterned into the island-shaped region. However, after the amorphous silicon film is patterned into the island-shaped region, the first and second regions are formed. The crystallized silicon island region may be formed by performing the laser beam irradiation process of 1.

【0050】また、上記の各実施の形態においては、O
3 ガスを層流として供給しているが、必ずしも層流であ
る必要はなく、また、O3 ガスも純粋なO3 ガスである
必要はなく、O3 +O2 、O3 +N2 、O3 +O2 +N
2 、或いは、O3 +O2 +Ar等の少なくともO3 を含
むオゾン系ガスであれば良い。
In each of the above embodiments, O
Although the 3 gas is supplied as a laminar flow, it does not necessarily have to be a laminar flow, and the O 3 gas does not have to be a pure O 3 gas, and O 3 + O 2 , O 3 + N 2 , O 3 + O 2 + N
2 or an ozone-based gas containing at least O 3 , such as O 3 + O 2 + Ar.

【0051】また、上記の実施の形態においては、アク
ティブマトリクス型液晶表示装置用TFTを前提に説明
しているが、本発明は、アクティブマトリクス型液晶表
示装置TFTに限られるものではなく、ラインセンサ用
の薄膜半導体装置等の他の用途の薄膜半導体装置も対象
とするものである。
Although the above embodiments have been described on the premise of the active matrix type liquid crystal display device TFT, the present invention is not limited to the active matrix type liquid crystal display device TFT, and a line sensor. The present invention also covers thin-film semiconductor devices for other uses such as thin-film semiconductor devices for applications.

【0052】また、上記の各実施の形態においては、多
結晶半導体薄膜を用いた半導体装置として説明している
が、本発明はこの様な多結晶半導体薄膜を用いた半導体
装置に限られるものではなく、通常の単結晶シリコンウ
ェハを用いた半導体装置にも適用されるものである。
In each of the above embodiments, a semiconductor device using a polycrystalline semiconductor thin film has been described, but the present invention is not limited to a semiconductor device using such a polycrystalline semiconductor thin film. Instead, it is also applied to a semiconductor device using a normal single crystal silicon wafer.

【0053】即ち、近年、単結晶シリコンウェハを用い
たシリコンデバイスにおいても、全工程を500℃の低
温処理工程で行うことが試みられており、この様な低温
処理工程でゲート絶縁膜を形成する場合には、本発明が
非常に有効になる。
That is, in recent years, even in a silicon device using a single crystal silicon wafer, it has been attempted to perform all the steps in a low temperature treatment step of 500 ° C., and the gate insulating film is formed in such a low temperature treatment step. In this case, the present invention becomes very effective.

【0054】ここで、再び、図1を参照して、改めて本
発明の詳細な特徴を説明する。 図1(a)及び(b)参照 (付記1) Siを主原料とする半導体層3の表面にオ
ゾンを含有しているオゾン系ガス4を用いて1〜30原
子層のSiO2 膜5を形成したのち、前記SiO2 膜5
上にOがSiに比較して2倍以上の酸素過剰な酸化膜7
を形成し、次いで、前記酸素過剰な酸化膜7上に化学気
相成長法または物理気相成長法のいずれかで堆積酸化膜
8を形成する工程を有することを特徴とする付記1記載
の半導体装置の製造方法。 (付記2) 上記酸素過剰な酸化膜7の形成工程が、上
記SiO2 膜5にオゾンを吸着させた状態で上記化学気
相成長法または物理気相成長法のいずれかで堆積酸化膜
8を形成する工程の初期段階で形成する工程であること
を特徴とする付記1記載の半導体装置の製造方法。 (付記3) Siを主原料とする半導体層3の表面にオ
ゾンを含有しているオゾン系ガス4を用いて1〜30原
子層のSiO2 膜5を形成したのち、前記SiO2 膜5
を除去し、次いで、前記半導体層3上に化学気相成長法
または物理気相成長法のいずれかで堆積酸化膜8を形成
する工程を有することを特徴とする半導体装置の製造方
法。 (付記4) 上記オゾン系ガス4による酸化工程を、5
00℃以下で行うことを特徴とする付記1乃至3のいず
れか1に記載の半導体装置の製造方法。 (付記5) 上記オゾン系ガス4による酸化工程を、ラ
ングミュア酸化機構による膜厚以内で行うことを特徴と
する付記1乃至4のいずれか1に記載の半導体装置の製
造方法。 (付記6) 上記オゾン系ガス4による酸化工程を、前
記オゾン系ガス4を半導体層3に対してオゾンの平均自
由行程以内から照射することを特徴とする付記1乃至5
のいずれか1に記載の半導体装置の製造方法。 (付記7) 上記オゾン系ガス4による酸化工程におい
て、前記オゾン系ガス4を半導体層3の表面に沿った層
流として供給することを特徴とする付記6記載の半導体
装置の製造方法。 (付記8) 上記オゾン系ガス4による酸化工程から化
学気相成長法または物理気相成長法のいずれかの方法に
よる堆積酸化膜8の形成工程までの工程を、大気に開放
されることなく連続した工程で行うことを特徴とする付
記1乃至7のいずれか1に記載の半導体装置の製造方
法。 (付記9) 上記Siを主原料とする半導体層3が、多
結晶シリコン薄膜またはバルクシリコンのいずれかであ
ることを特徴とする付記1乃至8のいずれか1に記載の
半導体装置の製造方法。
Here, the detailed features of the present invention will be described again with reference to FIG. 1 (a) and 1 (b) (Appendix 1) A SiO 2 film 5 of 1 to 30 atomic layers is formed on the surface of a semiconductor layer 3 containing Si as a main material by using an ozone-based gas 4 containing ozone. After being formed, the SiO 2 film 5 is formed.
Oxide film 7 in which O is more than twice as much oxygen as Si
And then forming a deposited oxide film 8 on the oxygen-excess oxide film 7 by either a chemical vapor deposition method or a physical vapor deposition method. Device manufacturing method. (Supplementary Note 2) In the step of forming the oxide film 7 with excess oxygen, the deposited oxide film 8 is formed by either the chemical vapor deposition method or the physical vapor deposition method with ozone adsorbed on the SiO 2 film 5. 2. The method for manufacturing a semiconductor device according to appendix 1, which is a step of forming the semiconductor device in an initial stage of the forming step. (Supplementary Note 3) After forming the SiO 2 film 5 of the Si with ozone-containing gas 4 containing ozone to the surface of the semiconductor layer 3, main material 30 atomic layers, the SiO 2 film 5
And then forming a deposited oxide film 8 on the semiconductor layer 3 by either a chemical vapor deposition method or a physical vapor deposition method. (Supplementary Note 4) The oxidation process using the ozone gas 4 is performed in 5
4. The method for manufacturing a semiconductor device according to any one of appendices 1 to 3, which is performed at 00 ° C. or lower. (Supplementary note 5) The method for producing a semiconductor device according to any one of supplementary notes 1 to 4, wherein the oxidation step using the ozone gas 4 is performed within a film thickness by a Langmuir oxidation mechanism. (Supplementary Note 6) Supplementary notes 1 to 5, characterized in that, in the oxidation step using the ozone-based gas 4, the ozone-based gas 4 is applied to the semiconductor layer 3 from within the mean free path of ozone.
2. The method for manufacturing a semiconductor device according to any one of 1. (Supplementary Note 7) The method for manufacturing a semiconductor device according to Supplementary Note 6, wherein the ozone-based gas 4 is supplied as a laminar flow along the surface of the semiconductor layer 3 in the oxidation step using the ozone-based gas 4. (Supplementary Note 8) The steps from the oxidation step using the ozone gas 4 to the step of forming the deposited oxide film 8 by either the chemical vapor deposition method or the physical vapor deposition method are continuously performed without being exposed to the atmosphere. 8. The method for manufacturing a semiconductor device according to any one of appendices 1 to 7, characterized in that the method is performed in the steps described above. (Supplementary Note 9) The method of manufacturing a semiconductor device according to any one of Supplementary Notes 1 to 8, wherein the semiconductor layer 3 containing Si as a main material is either a polycrystalline silicon thin film or bulk silicon.

【0055】[0055]

【発明の効果】本発明によれば、PCVD酸化膜の堆積
に先立って、O3 酸化を施しているので、PCVD酸化
膜/半導体層界面の固定電荷及び界面準位を大幅に低減
することができ、それによって、優れたデバイス特性を
実現することができるので、駆動回路一体型のアクティ
ブマトリクス型液晶表示装置や高集積度半導体装置の高
品質化に寄与するところが大きい。
According to the present invention, since the O 3 oxidation is performed prior to the deposition of the PCVD oxide film, the fixed charge and the interface level at the PCVD oxide film / semiconductor layer interface can be significantly reduced. As a result, excellent device characteristics can be realized, which greatly contributes to high quality of the drive circuit integrated active matrix type liquid crystal display device and the highly integrated semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a principle configuration of the present invention.

【図2】本発明の第1の実施の形態に用いる製造装置の
構成図である。
FIG. 2 is a configuration diagram of a manufacturing apparatus used in the first embodiment of the present invention.

【図3】本発明の第1の実施の形態の途中までの製造工
程の説明図である。
FIG. 3 is an explanatory diagram of a manufacturing process up to the middle of the first embodiment of the present invention.

【図4】本発明の第1の実施の形態の図3以降の製造工
程の説明図である。
FIG. 4 is an explanatory diagram of the manufacturing process after FIG. 3 of the first embodiment of the present invention.

【図5】本発明の第1の実施の形態における電流−電圧
特性の説明図である。
FIG. 5 is an explanatory diagram of current-voltage characteristics according to the first embodiment of the present invention.

【図6】本発明の第2の実施の形態の製造工程の説明図
である。
FIG. 6 is an explanatory diagram of a manufacturing process according to the second embodiment of the present invention.

【図7】本発明の第2の実施の形態のにおけるモビリテ
ィ及びVth改善効果の説明図である。
FIG. 7 is an explanatory diagram of mobility and V th improvement effects in the second embodiment of the present invention.

【図8】従来の薄膜トランジスタの説明図である。FIG. 8 is an explanatory diagram of a conventional thin film transistor.

【図9】従来の薄膜トランジスタにおけるS値特性の説
明図である。
FIG. 9 is an explanatory diagram of S value characteristics in a conventional thin film transistor.

【符号の説明】[Explanation of symbols]

1 基板 2 下地絶縁層 3 半導体層 4 オゾン系ガス 5 SiO2 膜 6 堆積ガス雰囲気 7 酸素過剰な酸化膜 8 堆積酸化膜 11 ローダー室 12 ゲートバルブ 13 オゾン酸化室 14 ゲートバルブ 15 前処理室 16 ゲートバルブ 17 PCVD室 18 ゲートバルブ 19 アンローダー室 20 基板ホルダ 21 ヒータ 22 オゾン発生装置 23 オゾン吹き付け装置 24 開口部 25 O3 ガス 31 ガラス基板 32 下地SiO2 膜 33 多結晶シリコン層 34 層流O3 ガス 35 O3 酸化膜 36 O3 分子 37 PCVDガス雰囲気 38 酸素リッチ酸化膜 39 PCVD酸化膜 40 ゲート電極 41 ゲート絶縁膜 42 ソース・ドレイン領域 43 チャネル領域 44 層間絶縁膜 45 ソース・ドレイン電極 51 ガラス基板 52 下地SiO2 膜 53 多結晶シリコン層 54 ゲート絶縁膜 55 ゲート電極 56 ソース・ドレイン領域 57 チャネル領域 58 層間絶縁膜 59 ソース・ドレイン電極1 Substrate 2 Base Insulating Layer 3 Semiconductor Layer 4 Ozone-based Gas 5 SiO 2 Film 6 Deposition Gas Atmosphere 7 Oxygen Excess Oxide Film 8 Deposition Oxide Film 11 Loader Chamber 12 Gate Valve 13 Ozone Oxidation Chamber 14 Gate Valve 15 Pretreatment Chamber 16 Gate Valve 17 PCVD chamber 18 Gate valve 19 Unloader chamber 20 Substrate holder 21 Heater 22 Ozone generator 23 Ozone spraying device 24 Opening 25 O 3 gas 31 Glass substrate 32 Base SiO 2 film 33 Polycrystalline silicon layer 34 Laminar flow O 3 gas 35 O 3 oxide film 36 O 3 molecule 37 PCVD gas atmosphere 38 oxygen-rich oxide film 39 PCVD oxide film 40 gate electrode 41 gate insulating film 42 source / drain region 43 channel region 44 interlayer insulating film 45 source / drain electrode 51 glass substrate 52 underlying SiO 2 film 53 of polycrystalline silicon layer 54 Over gate insulating film 55 gate electrode 56 source and drain regions 57 the channel region 58 interlayer insulating film 59 source and drain electrodes

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F058 BA20 BB04 BB07 BD02 BD04 BF07 BF23 BF29 BF54 BF62 BJ10 5F110 AA14 AA17 AA26 BB01 BB02 BB10 CC02 DD02 DD03 DD13 DD14 DD17 EE03 EE44 FF02 FF09 FF22 FF30 FF35 GG01 GG02 GG12 GG13 GG25 GG45 HJ01 HJ04 HJ13 HJ23 HL22 NN02 NN35 PP03 PP04 PP06 QQ09 QQ11    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5F058 BA20 BB04 BB07 BD02 BD04                       BF07 BF23 BF29 BF54 BF62                       BJ10                 5F110 AA14 AA17 AA26 BB01 BB02                       BB10 CC02 DD02 DD03 DD13                       DD14 DD17 EE03 EE44 FF02                       FF09 FF22 FF30 FF35 GG01                       GG02 GG12 GG13 GG25 GG45                       HJ01 HJ04 HJ13 HJ23 HL22                       NN02 NN35 PP03 PP04 PP06                       QQ09 QQ11

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 Siを主原料とする半導体層の表面にオ
ゾンを含有しているオゾン系ガスを用いて1〜30原子
層のSiO2 膜を形成したのち、前記SiO 2 膜上にO
がSiに比較して2倍以上の酸素過剰な酸化膜を形成
し、次いで、前記酸素過剰な酸化膜上に、化学気相成長
法または物理気相成長法のいずれかで堆積酸化膜を形成
する工程を有することを特徴とする半導体装置の製造方
法。
1. A surface of a semiconductor layer containing Si as a main material is formed on the surface of the semiconductor layer.
1 to 30 atoms using ozone-based gas containing zon
Layer of SiO2After forming a film, the above-mentioned SiO 2O on the film
Forms an oxide film with more than twice as much oxygen as Si
Then, chemical vapor deposition is performed on the oxygen-rich oxide film.
The deposited oxide film by either the CVD method or the physical vapor deposition method
A method of manufacturing a semiconductor device, characterized by including the steps of:
Law.
【請求項2】 Siを主原料とする半導体層の表面にオ
ゾンを含有しているオゾン系ガスを用いて1〜30原子
層のSiO2 膜を形成したのち、前記SiO 2 膜を除去
し、次いで、前記半導体層上に化学気相成長法または物
理気相成長法のいずれかで堆積酸化膜を形成する工程を
有することを特徴とする半導体装置の製造方法。
2. The surface of a semiconductor layer containing Si as a main raw material
1 to 30 atoms using ozone-based gas containing zon
Layer of SiO2After forming a film, the above-mentioned SiO 2Remove the membrane
Then, a chemical vapor deposition method or an object is formed on the semiconductor layer.
The process of forming the deposited oxide film by either of the physical vapor deposition methods
A method of manufacturing a semiconductor device, comprising:
【請求項3】 上記オゾン系ガスによる酸化工程を、5
00℃以下で行うことを特徴とする請求項1または2に
記載の半導体装置の製造方法。
3. The oxidation process using the ozone gas is 5
The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed at a temperature of 00 ° C. or lower.
【請求項4】 上記オゾン系ガスによる酸化工程を、ラ
ングミュア酸化機構による膜厚以内で行うことを特徴と
する請求項1乃至3のいずれか1項に記載の半導体装置
の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the oxidation step using the ozone gas is performed within a film thickness by a Langmuir oxidation mechanism.
【請求項5】 上記オゾン系ガスによる酸化工程から化
学気相成長法または物理気相成長法のいずれかの方法に
よる堆積酸化膜の形成工程までの工程を、大気に開放さ
れることなく連続した工程で行うことを特徴とする請求
項1乃至4のいずれか1項に記載の半導体装置の製造方
法。
5. The steps from the oxidation step using the ozone gas to the step of forming a deposited oxide film by any one of the chemical vapor deposition method and the physical vapor deposition method are continuously performed without being exposed to the atmosphere. The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed in a step.
JP2002030310A 2002-02-07 2002-02-07 Method of manufacturing semiconductor device Pending JP2003234344A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002030310A JP2003234344A (en) 2002-02-07 2002-02-07 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002030310A JP2003234344A (en) 2002-02-07 2002-02-07 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003234344A true JP2003234344A (en) 2003-08-22

Family

ID=27774105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002030310A Pending JP2003234344A (en) 2002-02-07 2002-02-07 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003234344A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032128A1 (en) * 2005-09-16 2007-03-22 Sharp Kabushiki Kaisha Thin film transistor
JP2016001746A (en) * 2008-07-31 2016-01-07 株式会社半導体エネルギー研究所 Semiconductor device
JP2017024986A (en) * 2016-10-25 2017-02-02 国立研究開発法人物質・材料研究機構 Ozone beam generation device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032128A1 (en) * 2005-09-16 2007-03-22 Sharp Kabushiki Kaisha Thin film transistor
JPWO2007032128A1 (en) * 2005-09-16 2009-03-19 シャープ株式会社 Thin film transistor
US7859055B2 (en) 2005-09-16 2010-12-28 Sharp Kabushiki Kaisha Thin film transistor
JP2016001746A (en) * 2008-07-31 2016-01-07 株式会社半導体エネルギー研究所 Semiconductor device
JP2019033274A (en) * 2008-07-31 2019-02-28 株式会社半導体エネルギー研究所 Semiconductor device
US10937897B2 (en) 2008-07-31 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2017024986A (en) * 2016-10-25 2017-02-02 国立研究開発法人物質・材料研究機構 Ozone beam generation device

Similar Documents

Publication Publication Date Title
US8129232B2 (en) Semiconductor device and method of manufacturing the same
KR100283350B1 (en) MIS thin film semiconductor device
CN105097951B (en) Gate dielectric layer treatment for making high performance metal oxide and metal oxynitride thin film transistors
EP1722403B1 (en) Fabrication method for a thin film semiconductor device
TW519764B (en) Method of fabricating thin film transistor
JP5244890B2 (en) Semiconductor device
US5834071A (en) Method for forming a thin film transistor
KR20020092255A (en) Semiconductor film, semiconductor device and method of their production
KR20140074352A (en) Methods for depositing a silicon containing layer with argon gas dilution
JP4082459B2 (en) Manufacturing method of display device
JPH0555570A (en) Thin film semiconductor device and manufacture thereof
US8603870B2 (en) Semiconductor device and method of manufacturing the same
JP2003234344A (en) Method of manufacturing semiconductor device
JP2006013438A (en) Thin film transistor and its manufacturing method
TWI291718B (en) Active matrix display devices and the manufacture thereof
JPH05291220A (en) Manufacture of semiconductor device
JP2925007B2 (en) Method for manufacturing thin film transistor
JP2005051228A (en) Method for manufacturing insulated gate field-effect semiconductor device
JPH01171275A (en) Manufacture of thin film transistor
JPH04302147A (en) Tft and manufacture thereof
JP2756121B2 (en) Method for manufacturing thin film transistor
JP4278857B2 (en) Thin film transistor and manufacturing method thereof
JP2002190604A (en) Thin-film transistor, liquid crystal display device using the thin-film transistor and electroluminescence display device
KR20020064123A (en) A Method of Forming A Low Temperature Polycrystaline Silicon Type TFT
JP2003209261A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050201

A711 Notification of change in applicant

Effective date: 20050713

Free format text: JAPANESE INTERMEDIATE CODE: A711

RD03 Notification of appointment of power of attorney

Effective date: 20050809

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A977 Report on retrieval

Effective date: 20061020

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Effective date: 20061220

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20070116

Free format text: JAPANESE INTERMEDIATE CODE: A02