JP2003229407A - Semiconductor substrate and etching method thereof - Google Patents

Semiconductor substrate and etching method thereof

Info

Publication number
JP2003229407A
JP2003229407A JP2002028462A JP2002028462A JP2003229407A JP 2003229407 A JP2003229407 A JP 2003229407A JP 2002028462 A JP2002028462 A JP 2002028462A JP 2002028462 A JP2002028462 A JP 2002028462A JP 2003229407 A JP2003229407 A JP 2003229407A
Authority
JP
Japan
Prior art keywords
etching
silicon
oxide film
semiconductor substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002028462A
Other languages
Japanese (ja)
Other versions
JP3724431B2 (en
Inventor
Shuichi Yamashita
秀一 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002028462A priority Critical patent/JP3724431B2/en
Publication of JP2003229407A publication Critical patent/JP2003229407A/en
Application granted granted Critical
Publication of JP3724431B2 publication Critical patent/JP3724431B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To improve the smoothness of an etching surface by employing the water solution of KOH as etching solution upon effecting etching treatment, by immersing a semiconductor substrate into the etching solution. <P>SOLUTION: A silicon wafer 50 is employed as the semiconductor substrate and a silicon oxide film 70 is formed on the main surface 51 of the silicon wafer 50, then, the oxide film 70 is removed through etching employing the water solution of potassium hydroxide as the etching solution, and, subsequently, the silicon wafer 50 is processed through etching treatment from the side of the main surface 51 of the same. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板をエッ
チング液中に浸すことによりエッチング処理を行なう半
導体基板のエッチング方法に関し、特に、圧力センサや
加速度センサ、ガスセンサ、フローセンサ等に利用する
ために半導体基板に薄肉部としてのダイアフラムを形成
する場合のエッチング方法に用いて好適である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate etching method in which a semiconductor substrate is etched by immersing the semiconductor substrate in an etching solution, and more particularly to a pressure sensor, an acceleration sensor, a gas sensor, a flow sensor and the like. It is suitable for use in an etching method when forming a diaphragm as a thin portion on a semiconductor substrate.

【0002】[0002]

【従来の技術】従来より、半導体圧力センサや半導体加
速度センサ等のシリコンダイアフラムを形成する場合、
シリコン基板の主表面を、耐エッチング材であるSiO
2やSiN膜からなるエッチングマスクで覆い、この状
態でKOH(水酸化カリウム)水溶液等のエッチング液
を用いてウェットエッチングを行なう。
2. Description of the Related Art Conventionally, when a silicon diaphragm such as a semiconductor pressure sensor or a semiconductor acceleration sensor is formed,
The main surface of the silicon substrate is made of SiO which is an etching resistant material.
It is covered with an etching mask made of 2 or SiN film, and in this state, wet etching is performed using an etching solution such as KOH (potassium hydroxide) aqueous solution.

【0003】それにより、シリコン基板の主表面のうち
エッチングマスクの開口部に対応する部位に、該主表面
から凹んだ凹部が形成され、該凹部の底部が薄肉部とな
り、この薄肉部がダイアフラムとして形成される。
As a result, a recess depressed from the main surface is formed in a portion of the main surface of the silicon substrate corresponding to the opening of the etching mask, the bottom of the recess becomes a thin portion, and this thin portion serves as a diaphragm. It is formed.

【0004】ここで、KOH水溶液を用いたシリコンの
エッチングは、KOH濃度および温度を調整して行わ
れ、特に、エッチング面(上記凹部の底部)の平滑性お
よびエッチング速度の観点から、KOH濃度30重量%
付近のものが一般にエッチング液として採用されてい
る。
Here, the etching of silicon using a KOH aqueous solution is performed by adjusting the KOH concentration and the temperature, and in particular, from the viewpoint of the smoothness of the etching surface (the bottom of the recess) and the etching rate, the KOH concentration is 30. weight%
Those in the vicinity are generally adopted as the etching solution.

【0005】[0005]

【発明が解決しようとする課題】しかし、例えば、シリ
コン基板として、その主表面の面方位指数が(110)
のものを用いた場合には、エッチング面の形状が特徴的
な凹凸形状となり、平滑なダイアフラムの形成が困難で
ある。これは、(110)面近傍のエッチングレートの
異方性に起因するものと考えられる。
However, for example, as a silicon substrate, the plane orientation index of its main surface is (110).
In the case of using the above-mentioned one, the shape of the etching surface becomes a characteristic concavo-convex shape, and it is difficult to form a smooth diaphragm. It is considered that this is due to the anisotropy of the etching rate near the (110) plane.

【0006】ちなみに、従来のエッチング方法について
の本発明者等の検討によれば、(110)面であるエッ
チング面の特徴的な凹凸形状は、エッチング液のKOH
濃度に依存し、38重量%以下では筋状、40重量%以
上ではピラミッド状の凹凸が形成されることがわかって
いる。
Incidentally, according to the study by the present inventors regarding the conventional etching method, the characteristic uneven shape of the etching surface, which is the (110) surface, is KOH of the etching solution.
It is known that streaks are formed at 38% by weight or less and pyramidal unevenness is formed at 40% by weight or more depending on the concentration.

【0007】シリコンダイアフラムは、シリコン基板の
厚み寸法に対して、その大部分をエッチングにより除去
して所望の厚さに形成される。例えば、半導体圧力セン
サにおける圧力に対する感度特性の精度を確保するため
には、ダイアフラムの厚さを均一化する、つまり、エッ
チング面である上記凹部の底面を平滑に且つ平坦に形成
する必要がある。
The silicon diaphragm is formed to a desired thickness by etching most of the silicon diaphragm with respect to the thickness dimension of the silicon substrate. For example, in order to ensure the accuracy of the sensitivity characteristic with respect to pressure in the semiconductor pressure sensor, it is necessary to make the thickness of the diaphragm uniform, that is, to form the bottom surface of the recess, which is the etching surface, smooth and flat.

【0008】KOH水溶液以外に、エッチング面を平坦
面に仕上げるためのウェットエッチング方法としては、
例えば、特開平8−13165号公報や、特開2000
−91307号公報に記載の方法が提案されている。
Besides the KOH aqueous solution, the wet etching method for finishing the etching surface to be a flat surface is as follows.
For example, JP-A-8-13165 and JP-A-2000.
The method described in Japanese Patent Laid-Open No. 91307 has been proposed.

【0009】前者は、弗化アンモニウム(NH4F)溶
液中にシリコン基板を浸漬し、そのシリコン基板に電位
を与えながらエッチング処理を行なうもので、その電位
を例えばレストポテンシャル以下となるように制御する
ことにより、原子レベルの平坦度を得る技術である。ま
た、後者は、エッチング液に水酸化テトラメチルアンモ
ニウム(TMAH)水溶液を用い、シリコン基板に電位
を与えながらエッチング処理を行なうものである。
The former is one in which a silicon substrate is immersed in an ammonium fluoride (NH 4 F) solution and an etching process is performed while applying a potential to the silicon substrate, and the potential is controlled to be, for example, a rest potential or less. This is a technique for obtaining atomic level flatness. The latter uses an aqueous tetramethylammonium hydroxide (TMAH) solution as an etching solution, and performs etching while applying a potential to the silicon substrate.

【0010】しかしながら、上述の特開平8−1316
5号公報及び特開2000−91307号公報に記載の
方法では、エッチング面の平坦性は確保できるものの、
使用するエッチング液としてのNH4F溶液およびTM
AH水溶液が、KOH水溶液に比べて本来、エッチング
速度の小さいものであるため、半導体製造工程において
は作業性が良好ではなく、しかも、前者の液には弗素イ
オンを含むことから安全性に欠ける。
However, the above-mentioned Japanese Patent Laid-Open No. 8-1316 is used.
In the methods described in Japanese Patent Laid-Open No. 5 and Japanese Patent Laid-Open No. 2000-91307, the flatness of the etching surface can be secured,
NH 4 F solution and TM as etching solution to be used
Since the AH aqueous solution originally has a smaller etching rate than the KOH aqueous solution, the workability is not good in the semiconductor manufacturing process, and the former solution contains fluorine ions, which is unsafe.

【0011】そこで、本発明は上記事情に鑑み、半導体
基板をエッチング液中に浸すことによりエッチング処理
を行なうにあたって、エッチング液としてKOH水溶液
を用いてエッチング面の平滑性を向上させることを目的
とする。
In view of the above circumstances, the present invention has an object to improve the smoothness of the etching surface by using a KOH aqueous solution as the etching solution when the semiconductor substrate is immersed in the etching solution for the etching process. .

【0012】[0012]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、半導体基板をエッチン
グ液中に浸すことによりエッチング処理を行なう半導体
基板のエッチング方法において、半導体基板としてシリ
コン基板(50)を用い、このシリコン基板の主表面
(51)に酸化膜(70)を形成した後、エッチング液
として水酸化カリウム水溶液(20)を用いて、酸化膜
をエッチング除去し、続いてシリコン基板をその主表面
側からエッチング処理することを特徴とする。
In order to achieve the above object, according to the invention as set forth in claim 1, in a method for etching a semiconductor substrate in which the semiconductor substrate is etched by immersing the semiconductor substrate in an etching solution, silicon is used as the semiconductor substrate. After using the substrate (50) to form an oxide film (70) on the main surface (51) of this silicon substrate, the oxide film is removed by etching using an aqueous potassium hydroxide solution (20) as an etching solution. The silicon substrate is characterized by being etched from its main surface side.

【0013】それによれば、シリコン基板の被エッチン
グ面である主表面に予め形成された酸化膜がKOH水溶
液によりエッチング除去され、その酸化膜のエッチング
の終了と同時にシリコン基板のエッチングが開始され
る。
According to this, the oxide film previously formed on the main surface which is the surface to be etched of the silicon substrate is removed by etching with the KOH aqueous solution, and the etching of the silicon substrate is started at the same time when the etching of the oxide film is completed.

【0014】明確なメカニズムはわかっていないが、酸
化膜のエッチングの終了と同時にシリコン基板をエッチ
ングすることにより、シリコンエッチングの開始点は親
水面となることが期待できる。そして、この親水面の形
成により均一なシリコンエッチングが開始され、その結
果、シリコン基板において平滑なエッチング面が得られ
ると考えられる。
Although a clear mechanism is not known, it is expected that the starting point of silicon etching will be a hydrophilic surface by etching the silicon substrate at the same time as the etching of the oxide film is completed. Then, it is considered that uniform silicon etching is started by the formation of the hydrophilic surface, and as a result, a smooth etching surface is obtained on the silicon substrate.

【0015】実際に、実験検討した結果、本発明のエッ
チング方法によれば、従来のKOH水溶液を用いたエッ
チング方法よりも平滑性に優れたエッチング面(2a)
が得られた。例えば、エッチング面の面粗さRzが0.
8μm未満と良好な平滑性が得られた。
In fact, as a result of experiments and examinations, according to the etching method of the present invention, the etching surface (2a) is superior in smoothness to the etching method using the conventional KOH aqueous solution.
was gotten. For example, the surface roughness Rz of the etching surface is 0.
Good smoothness was obtained with a thickness of less than 8 μm.

【0016】このように、本発明によれば、エッチング
液としてKOH水溶液を用いて、従来よりもエッチング
面の平滑性を向上させることのできるエッチング方法を
提供することができる。
As described above, according to the present invention, it is possible to provide an etching method in which the KOH aqueous solution is used as the etching solution and the smoothness of the etching surface can be improved more than ever before.

【0017】ここで、請求項2に記載の発明のように、
水酸化カリウム水溶液(20)のKOH濃度を39重量
%以上48重量%以下の範囲とし、液温度を90℃以上
140℃以下の範囲に調整することにより、酸化膜(7
0)およびシリコン基板(50)のエッチングを行うこ
とが好ましい。
Here, as in the invention described in claim 2,
By adjusting the KOH concentration of the potassium hydroxide aqueous solution (20) to 39 wt% to 48 wt% and adjusting the liquid temperature to 90 ° C to 140 ° C, the oxide film (7
0) and the silicon substrate (50) are preferably etched.

【0018】また、請求項1または請求項2のエッチン
グ方法は、請求項3に記載の発明のように、シリコン基
板(50)として、その主表面(51)の面方位指数が
(110)のものを用いる場合に特に有効である。
Further, in the etching method according to claim 1 or 2, the silicon substrate (50) has a main surface (51) whose surface orientation index is (110) as in the invention according to claim 3. It is especially effective when using a thing.

【0019】また、請求項4に記載の発明では、請求項
1ないし3のいずれか一つに記載のエッチング方法によ
りエッチング処理された半導体基板であって、エッチン
グ面(2a)の面粗さRzが0.8μm未満であること
を特徴とする半導体基板が提供される。
Further, in the invention described in claim 4, the semiconductor substrate is etched by the etching method according to any one of claims 1 to 3, and the surface roughness Rz of the etching surface (2a) is Of less than 0.8 μm is provided.

【0020】本発明の半導体基板は、請求項1〜請求項
3に記載のエッチング方法により適切に製造されるもの
であり、その効果は上記同様である。
The semiconductor substrate of the present invention is appropriately manufactured by the etching method according to any one of claims 1 to 3, and the effect is the same as above.

【0021】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
The reference numerals in parentheses for each means described above are examples showing the correspondence with the specific means described in the embodiments described later.

【0022】[0022]

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。なお、以下の各実施形態において互
いに同一部分には図中、同一符号を付してある。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention shown in the drawings will be described. In addition, in each of the following embodiments, the same portions are denoted by the same reference numerals in the drawings.

【0023】(第1実施形態)図1は、本発明の第1実
施形態に係る半導体圧力センサS1の概略断面構成を示
す図である。図1において、1は半導体基板としてのシ
リコン基板であり、このシリコン基板1は、本例では主
表面1a、1bの面方位指数が(100)である。
(First Embodiment) FIG. 1 is a diagram showing a schematic sectional structure of a semiconductor pressure sensor S1 according to a first embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a silicon substrate as a semiconductor substrate. In this example, the silicon substrate 1 has a main surface 1a, 1b having a plane orientation index of (100).

【0024】このシリコン基板1の主表面の一面(図1
中の下側の面)1aには、KOHエッチングにより、当
該一面1aから凹んだ凹部2が形成されている。そし
て、シリコン基板1のうち凹部2の底面2a側は薄肉部
となり、この薄肉部が圧力検出用のダイアフラム3とし
て形成されている。
One surface of the main surface of the silicon substrate 1 (see FIG.
On the lower surface (inner side) 1a, a recess 2 is formed by denting from the one surface 1a by KOH etching. Then, in the silicon substrate 1, the bottom surface 2a side of the concave portion 2 becomes a thin portion, and this thin portion is formed as a diaphragm 3 for pressure detection.

【0025】また、シリコン基板1の一面1aとは反対
側の主表面である他面1bには、ダイアフラム3に対応
する領域に、歪みゲージ4が形成されている。この歪み
ゲージ4は、例えばブリッジ回路を構成することによ
り、ダイアフラム3が歪んだときに発生する応力に応じ
た電気的な信号を出力するためのものである。この歪み
ゲージ4は、イオン注入や拡散により形成された拡散抵
抗として構成されている。
On the other surface 1b, which is the main surface opposite to the one surface 1a of the silicon substrate 1, a strain gauge 4 is formed in a region corresponding to the diaphragm 3. The strain gauge 4 is for outputting an electrical signal according to the stress generated when the diaphragm 3 is distorted by forming a bridge circuit, for example. The strain gauge 4 is configured as a diffusion resistance formed by ion implantation or diffusion.

【0026】この半導体圧力センサS1は、ダイアフラ
ム3が圧力を受けて変形すると、このダイアフラム3の
変形によって生じる歪みに応じて、歪みゲージ4から信
号が出力される。歪みゲージ4からの出力信号は、図示
しない配線部やパッド部を介して、外部に設けられた信
号処理回路等へ出力される。このようにして、圧力が検
出されるようになっている。
In the semiconductor pressure sensor S1, when the diaphragm 3 receives pressure and is deformed, a signal is output from the strain gauge 4 according to the strain generated by the deformation of the diaphragm 3. The output signal from the strain gauge 4 is output to an external signal processing circuit or the like via a wiring section or a pad section (not shown). In this way, the pressure is detected.

【0027】次に、半導体圧力センサS1の製造方法に
ついて述べる。このセンサS1は、主表面の面方位が
(110)面であるシリコン基板を用いて、これに周知
の半導体製造技術を施すことにより形成されるものであ
り、ここでは、凹部2を形成するためのシリコン基板の
エッチング方法について述べる。
Next, a method of manufacturing the semiconductor pressure sensor S1 will be described. The sensor S1 is formed by using a silicon substrate whose main surface has a plane orientation of (110) and subjecting it to a well-known semiconductor manufacturing technique. The method of etching the silicon substrate will be described.

【0028】図2は、本エッチング方法に用いるエッチ
ング装置100の概略構成を示す図である。10は例え
ばテフロン(登録商標)等よりなるエッチング槽であ
り、このエッチング槽10には、エッチング液として水
酸化カリウム(KOH)水溶液20が収容されている。
このKOH水溶液20は好ましくはKOH濃度が39重
量%以上48重量%以下の範囲に調整されている。
FIG. 2 is a diagram showing a schematic structure of an etching apparatus 100 used in the present etching method. Reference numeral 10 denotes an etching tank made of, for example, Teflon (registered trademark), and the etching tank 10 contains an aqueous potassium hydroxide (KOH) solution 20 as an etching solution.
The KOH aqueous solution 20 is preferably adjusted to have a KOH concentration of 39% by weight or more and 48% by weight or less.

【0029】また、このエッチング装置100には、温
度センサやヒータを有する温度調整器30が備えられて
おり、この温度調整器30によってKOH水溶液20
は、加熱冷却され、温度制御される。KOH水溶液20
は、好ましくは90℃以上140℃以下の範囲に液温度
が保持される。
Further, the etching apparatus 100 is provided with a temperature controller 30 having a temperature sensor and a heater, and the temperature controller 30 allows the KOH aqueous solution 20 to be supplied.
Are heated and cooled and temperature controlled. KOH aqueous solution 20
The liquid temperature is preferably maintained in the range of 90 ° C. or higher and 140 ° C. or lower.

【0030】更に、エッチング槽10内には、スターラ
40が槽内底部に配置されており、回転磁界が与えられ
ることで、KOH水溶液20の温度分布が一様となるよ
うな撹拌速度にてKOH水溶液20を撹拌するようにな
っている。
Further, a stirrer 40 is arranged at the bottom of the etching tank 10 inside the tank, and a KOH solution 20 is stirred at a stirring speed such that the temperature distribution of the KOH aqueous solution 20 becomes uniform by applying a rotating magnetic field. The aqueous solution 20 is agitated.

【0031】エッチング対象であるシリコン基板として
は、主表面51、52の面方位指数が(110)である
シリコンウェハ50を用いており、このウェハ50はエ
ッチング槽10内にてKOH水溶液20に浸漬された状
態でエッチング処理されるようになっている。なお、図
2では1枚のシリコンウェハ50のみを示した概略図と
なっているが、製造工程で使用する場合には複数枚を同
時に処理する構成を採用できることは勿論である。
As the silicon substrate to be etched, a silicon wafer 50 whose main surface 51, 52 has a plane orientation index of (110) is used. The wafer 50 is immersed in the KOH aqueous solution 20 in the etching bath 10. The etching process is performed in this state. Although FIG. 2 is a schematic diagram showing only one silicon wafer 50, it is needless to say that a configuration for simultaneously processing a plurality of silicon wafers 50 can be adopted when used in the manufacturing process.

【0032】ここで、図3は、上述のシリコンウェハ5
0の一側の主表面51にダイアフラム形成用のエッチン
グマスク60が形成された状態を示す図であり、(a)
は当該一側の主表面51からみた平面図、(b)は概略
断面図である。この図3に示す状態のシリコンウェハ5
0がKOH水溶液20に浸漬された状態でエッチング処
理される。
Here, FIG. 3 shows the silicon wafer 5 described above.
0 is a view showing a state where an etching mask 60 for forming a diaphragm is formed on a main surface 51 on one side of 0, (a)
Is a plan view seen from the main surface 51 on the one side, and (b) is a schematic sectional view. Silicon wafer 5 in the state shown in FIG.
Etching is performed while 0 is immersed in the KOH aqueous solution 20.

【0033】シリコンウェハ50の一側の主表面51
は、上記シリコン基板1の一面1aに相当する面であ
り、上記凹部2が形成される被エッチング面である。ま
ず、図3に示すように、当該主表面51に熱酸化等によ
りシリコン酸化膜70を形成する。その後、シリコンウ
ェハ50の他側の主表面52に上記歪みゲージ4を形成
する。
Main surface 51 on one side of silicon wafer 50
Is a surface corresponding to the one surface 1a of the silicon substrate 1 and is an etched surface on which the recess 2 is formed. First, as shown in FIG. 3, a silicon oxide film 70 is formed on the main surface 51 by thermal oxidation or the like. Then, the strain gauge 4 is formed on the other main surface 52 of the silicon wafer 50.

【0034】そして、シリコンウェハ50の(110)
面である一側の主表面51において、シリコン酸化膜7
0の上にエッチングマスク60が形成されている。この
マスク60は、シリコン酸化膜70の上に耐エッチング
材であるシリコン窒化膜からなる膜をプラズマCVD等
により堆積させ、続いて、この堆積膜に対してフォトリ
ソグラフィーによりエッチングしたい領域を開口するこ
とで形成される。なお、図3では、マスク60の開口部
61を平面正方形としているが、その形状およびその大
きさは問わない。
Then, the silicon wafer 50 (110)
The silicon oxide film 7 is formed on the main surface 51 on one side which is a surface.
An etching mask 60 is formed on top of 0. The mask 60 is formed by depositing a film made of a silicon nitride film, which is an etching resistant material, on the silicon oxide film 70 by plasma CVD or the like, and then opening a region to be etched in the deposited film by photolithography. Is formed by. In FIG. 3, the opening 61 of the mask 60 has a square shape in plan view, but its shape and size do not matter.

【0035】このようにしてシリコンウェハ50にシリ
コン酸化膜70およびエッチングマスク60を形成した
後、図2に示すエッチング装置100を用いて、シリコ
ンウェハ50のエッチング処理を行う。なお、図示しな
いが、シリコンウェハ50の他側の主表面52および側
面は、KOH水溶液20に露出しないようにマスキング
された状態とする。
After the silicon oxide film 70 and the etching mask 60 are formed on the silicon wafer 50 in this manner, the etching process of the silicon wafer 50 is performed using the etching apparatus 100 shown in FIG. Although not shown, the main surface 52 and the side surface on the other side of the silicon wafer 50 are masked so as not to be exposed to the KOH aqueous solution 20.

【0036】図4は、シリコンウェハ50のエッチング
の進行状態を示す説明図である。まず、図4(a)に示
すように、KOH水溶液20により、マスク60の開口
部61から露出するシリコン酸化膜70がエッチングさ
れ除去される。この酸化膜70のエッチングの終了と同
時に、シリコンウェハ50の主表面51が現れ、シリコ
ンウェハ50のエッチングが開始される。
FIG. 4 is an explanatory view showing the progress of etching of the silicon wafer 50. First, as shown in FIG. 4A, the silicon oxide film 70 exposed from the opening 61 of the mask 60 is etched and removed by the KOH aqueous solution 20. Simultaneously with the completion of the etching of the oxide film 70, the main surface 51 of the silicon wafer 50 appears and the etching of the silicon wafer 50 is started.

【0037】明確なメカニズムはわかっていないが、酸
化膜のエッチングの終了と同時にシリコン基板をエッチ
ングすることにより、シリコンエッチングの開始点とな
るシリコンウェハ50の一側の主表面51は親水面とな
り、この親水面の形成により均一なシリコンエッチング
が開始されると考えられる。
Although the clear mechanism is not known, by etching the silicon substrate at the same time as the etching of the oxide film, the main surface 51 on one side of the silicon wafer 50, which is the starting point of the silicon etching, becomes a hydrophilic surface, It is considered that uniform silicon etching is started by the formation of this hydrophilic surface.

【0038】そして、シリコンウェハ50は、一側の主
表面51側からエッチングされていき、最終的に、図4
(b)に示すように、上記凹部2が形成される。実際
に、この凹部2の底面2aすなわちエッチング面2aは
平滑性の高いものになる。
Then, the silicon wafer 50 is etched from the one main surface 51 side, and finally, as shown in FIG.
As shown in (b), the recess 2 is formed. Actually, the bottom surface 2a of the recess 2, that is, the etching surface 2a has a high smoothness.

【0039】こうして、凹部2の形成に伴いダイアフラ
ム3が形成され、さらに、シリコンウェハ50からシリ
コン酸化膜70やエッチングマスク60をエッチング等
により選択的に除去する等の工程を経て、上記図1に示
す半導体圧力センサS1を製造することができる。
Thus, the diaphragm 3 is formed along with the formation of the concave portion 2, and further, the silicon oxide film 70 and the etching mask 60 are selectively removed from the silicon wafer 50 by etching or the like. The semiconductor pressure sensor S1 shown can be manufactured.

【0040】エッチング面2aの平滑性向上の具体例を
図5に示す。図5は、KOH水溶液20の液温度を温度
調整器30により110℃に保持し、被エッチング面に
熱酸化により成膜された厚さ0.12μmのシリコン酸
化膜(熱酸化膜)70を形成したシリコンウェハ50を
エッチング処理した場合の、エッチング面2aの面粗さ
RzのKOH濃度依存性を示す図である。
A specific example of improving the smoothness of the etching surface 2a is shown in FIG. In FIG. 5, the temperature of the KOH aqueous solution 20 is maintained at 110 ° C. by the temperature controller 30, and a silicon oxide film (thermal oxide film) 70 having a thickness of 0.12 μm is formed on the surface to be etched by thermal oxidation. It is a figure which shows the KOH density | concentration dependence of the surface roughness Rz of the etching surface 2a at the time of carrying out the etching process of the formed silicon wafer 50.

【0041】図5に示すように、エッチング面2aの面
粗さRzは、KOH水溶液20のKOH濃度に依存す
る。本例では、KOH濃度が39重量%以上48重量%
以下の範囲において面粗さRzが0.8μm未満とな
り、エッチング面2aの平滑性は実用上問題のないレベ
ルとなる。
As shown in FIG. 5, the surface roughness Rz of the etching surface 2a depends on the KOH concentration of the KOH aqueous solution 20. In this example, the KOH concentration is 39 wt% or more and 48 wt% or more.
In the following range, the surface roughness Rz is less than 0.8 μm, and the smoothness of the etched surface 2a is at a level where there is no practical problem.

【0042】なお、このレベルは、エッチング面の平滑
性を比較的確保しやすい主表面の面方位指数が(10
0)であるシリコン基板において、凹部およびダイアフ
ラムを形成したときに実現されるレベルであり、ダイア
フラム特性に問題ないレベルである。
At this level, the plane orientation index of the main surface, which is relatively easy to secure the smoothness of the etched surface, is (10
In the silicon substrate of 0), it is a level that is realized when the recess and the diaphragm are formed, and there is no problem with the diaphragm characteristics.

【0043】さらに、上記図5と同様の厚さ0.12μ
mのシリコン酸化膜(熱酸化膜)70を形成したシリコ
ンウェハ50をエッチング処理するにあたって、エッチ
ング条件すなわちKOH水溶液20のKOH濃度と液温
度を変えたときの平滑化の効果を調べた。その結果を図
6に示す。
Further, the same thickness as in FIG. 5 is 0.12 μm.
In etching the silicon wafer 50 on which the m silicon oxide film (thermal oxide film) 70 was formed, the effect of smoothing was examined when the etching conditions, that is, the KOH concentration of the KOH aqueous solution 20 and the liquid temperature were changed. The result is shown in FIG.

【0044】図6に示すように、横軸にKOH濃度(重
量%)、縦軸に液温度(℃)をとった直交座標系を設定
した。また、図6中の斜線ハッチングで示す領域Rは、
エッチング面2aの面粗さRz0.8μm未満を実現す
る範囲である。ここで、領域Rにおいて、液温度の上限
はKOH水溶液20の沸点である。つまり、KOH水溶
液20のKOH濃度と液温度が領域R内の範囲にあれ
ば、エッチング面2aの面粗さRzが実用上問題のない
レベルを実現できる。
As shown in FIG. 6, an orthogonal coordinate system was set with the KOH concentration (% by weight) on the horizontal axis and the liquid temperature (° C.) on the vertical axis. In addition, the region R shown by hatching in FIG.
This is a range in which the surface roughness Rz of the etching surface 2a is less than 0.8 μm. Here, in the region R, the upper limit of the liquid temperature is the boiling point of the KOH aqueous solution 20. In other words, if the KOH concentration and the liquid temperature of the KOH aqueous solution 20 are within the range R, the surface roughness Rz of the etching surface 2a can be achieved at a level with no practical problem.

【0045】したがって、本実施形態のエッチング方法
においては、図6中の領域Rに示されるように、KOH
水溶液20のKOH濃度を39重量%以上48重量%以
下の範囲とし、液温度を90℃以上140℃以下の範囲
に調整することが、エッチング面の平滑性を向上させる
ためには好ましい。
Therefore, in the etching method of the present embodiment, as shown in the region R in FIG.
In order to improve the smoothness of the etching surface, it is preferable to adjust the KOH concentration of the aqueous solution 20 in the range of 39% by weight or more and 48% by weight or less and the liquid temperature in the range of 90 ° C or more and 140 ° C or less.

【0046】以上のように、本実施形態によれば、エッ
チング液としてKOH水溶液を用いて従来よりもエッチ
ング面の平滑性を向上させることのできるエッチング方
法を提供することができる。
As described above, according to the present embodiment, it is possible to provide the etching method which can improve the smoothness of the etching surface as compared with the conventional case by using the KOH aqueous solution as the etching solution.

【0047】また、本実施形態によれば、上記エッチン
グ方法、すなわちシリコンウェハ50の主表面51にシ
リコン酸化膜70を形成した後、KOH水溶液20を用
いて酸化膜70をエッチング除去し続いてシリコンウェ
ハ50をその主表面51側からエッチング処理する方法
により、半導体圧力センサS1を構成するシリコン基板
1が形成される。
Further, according to the present embodiment, the above-described etching method, that is, after forming the silicon oxide film 70 on the main surface 51 of the silicon wafer 50, the oxide film 70 is removed by etching using the KOH aqueous solution 20, and then the silicon oxide film 70 is removed. The silicon substrate 1 forming the semiconductor pressure sensor S1 is formed by the method of etching the wafer 50 from the main surface 51 side thereof.

【0048】そして、このシリコン基板1は、被エッチ
ング面である主表面51が(110)面であるが、エッ
チング面(凹部2の底面2a)の面粗さRzが0.8μ
m未満を実現している。つまり、本実施形態のシリコン
基板(半導体基板)1によれば、(110)面をKOH
エッチングした場合に従来では実現が難しかった平滑性
に優れたエッチング面を実現することができる。
In this silicon substrate 1, the main surface 51 which is the surface to be etched is the (110) surface, but the surface roughness Rz of the etching surface (the bottom surface 2a of the recess 2) is 0.8 μ.
It is less than m. That is, according to the silicon substrate (semiconductor substrate) 1 of the present embodiment, the (110) plane is KOH
When etching, it is possible to realize an etched surface having excellent smoothness, which was difficult to achieve in the past.

【0049】(第2実施形態)図7は、本発明の第2実
施形態に係るシリコンウェハ50の一側の主表面51に
ダイアフラム形成用のエッチングマスク60が形成され
た状態を示す図であり、(a)は当該一側の主表面51
からみた平面図、(b)は概略断面図である。本実施形
態では、この図7に示す状態のシリコンウェハ50がK
OH水溶液20に浸漬された状態でエッチング処理され
る。
(Second Embodiment) FIG. 7 is a view showing a state in which an etching mask 60 for forming a diaphragm is formed on a main surface 51 on one side of a silicon wafer 50 according to a second embodiment of the present invention. , (A) is the main surface 51 on the one side.
A plan view seen from the view, (b) is a schematic sectional view. In the present embodiment, the silicon wafer 50 in the state shown in FIG.
The etching treatment is performed while being immersed in the OH aqueous solution 20.

【0050】上記第1実施形態では、エッチングマスク
60の下にシリコン酸化膜70を形成したシリコンウェ
ハ(シリコン基板)50を用いたが、本実施形態では、
図7に示すように、エッチングマスク60の上にシリコ
ン酸化膜70を形成したシリコンウェハ(シリコン基
板)50を用いて、同様のエッチング方法を行う。この
場合も、第1実施形態と同様の効果が得られる。
In the first embodiment, the silicon wafer (silicon substrate) 50 having the silicon oxide film 70 formed under the etching mask 60 is used, but in the present embodiment,
As shown in FIG. 7, a similar etching method is performed using a silicon wafer (silicon substrate) 50 having a silicon oxide film 70 formed on an etching mask 60. Also in this case, the same effect as the first embodiment can be obtained.

【0051】具体的には、まず、図7に示すように、シ
リコンウェハ50の他側の主表面52に上記歪みゲージ
4を形成するとともに、シリコンウェハ50の一側の主
表面51上に上記と同様の要領でエッチングマスク60
を形成し、その後、マスク60および開口部61におけ
るシリコンウェハ50の上に、CVD法等によりシリコ
ン酸化膜70を形成する。
Specifically, first, as shown in FIG. 7, the strain gauge 4 is formed on the other main surface 52 of the silicon wafer 50, and the above-mentioned strain gauge 4 is formed on the one main surface 51 of the silicon wafer 50. Etching mask 60 in the same manner as
Then, a silicon oxide film 70 is formed on the silicon wafer 50 in the mask 60 and the opening 61 by the CVD method or the like.

【0052】このようにしてシリコンウェハ50にシリ
コン酸化膜70およびエッチングマスク60を形成した
後、上記第1実施形態と同様、上記エッチング装置10
0を用いて、シリコンウェハ50のエッチング処理を行
う。
After the silicon oxide film 70 and the etching mask 60 are formed on the silicon wafer 50 in this manner, the etching apparatus 10 is used as in the first embodiment.
0 is used to etch the silicon wafer 50.

【0053】図8は、本実施形態におけるシリコンウェ
ハ50のエッチングの進行状態を示す説明図である。ま
ず、図8(a)に示すように、KOH水溶液20によ
り、シリコン酸化膜70がエッチングされ除去される。
この酸化膜70のエッチングの終了と同時に、マスク6
0の開口部61からシリコンウェハ50の主表面51が
現れ、シリコンウェハ50のエッチングが開始される。
FIG. 8 is an explanatory diagram showing the progress of etching of the silicon wafer 50 in this embodiment. First, as shown in FIG. 8A, the silicon oxide film 70 is etched and removed by the KOH aqueous solution 20.
Simultaneously with the end of the etching of the oxide film 70, the mask 6
The main surface 51 of the silicon wafer 50 appears from the opening 61 of 0, and the etching of the silicon wafer 50 is started.

【0054】本実施形態においても、酸化膜のエッチン
グの終了と同時にシリコン基板をエッチングすることに
より、シリコンエッチングの開始点となるシリコンウェ
ハ50の一側の主表面51は親水面となり、この親水面
の形成により均一なシリコンエッチングが開始されると
考えられる。
Also in this embodiment, by etching the silicon substrate at the same time as the etching of the oxide film, the main surface 51 on one side of the silicon wafer 50, which is the starting point of the silicon etching, becomes a hydrophilic surface. It is considered that uniform silicon etching is started by the formation of.

【0055】そして、シリコンウェハ50は、一側の主
表面51側からエッチングされていき、最終的に、図8
(b)に示すように、平滑性の高いエッチング面(底
面)2aを有する凹部2が形成される。それにより、上
記図1に示す半導体圧力センサS1を製造することがで
きる。
Then, the silicon wafer 50 is etched from the one main surface 51 side, and finally, as shown in FIG.
As shown in (b), a recess 2 having an etching surface (bottom surface) 2a having high smoothness is formed. As a result, the semiconductor pressure sensor S1 shown in FIG. 1 can be manufactured.

【0056】こうして、本実施形態においても上記第1
実施形態と同様、半導体基板をエッチング液中に浸すこ
とによりエッチング処理を行なうにあたって、エッチン
グ液としてKOH水溶液を用いてエッチング面の平滑性
を向上させることのできるシリコン基板(半導体基板)
1およびそのエッチング方法を提供することができる。
Thus, also in this embodiment, the first
Similar to the embodiment, a silicon substrate (semiconductor substrate) capable of improving the smoothness of an etching surface by using a KOH aqueous solution as an etching liquid when performing an etching process by immersing the semiconductor substrate in an etching liquid
1 and its etching method can be provided.

【0057】(他の実施形態)なお、上記実施形態で
は、シリコンウェハ(シリコン基板)50の上の酸化膜
70をKOHエッチング液で除去した後、さらに積極的
にシリコン基板をエッチングするものである。例えば、
シリコンのエッチング量は、上記凹部2の深さにして1
00μm以上とするものである。
(Other Embodiments) In the above embodiment, after the oxide film 70 on the silicon wafer (silicon substrate) 50 is removed with a KOH etching solution, the silicon substrate is more positively etched. . For example,
The etching amount of silicon is 1 in terms of the depth of the recess 2.
It is made to be 00 μm or more.

【0058】また、本発明に用いるシリコン基板として
は、エッチングされる主表面の面方位指数が(110)
以外のものであっても良い。
In the silicon substrate used in the present invention, the plane orientation index of the main surface to be etched is (110).
It may be something other than.

【0059】また、本発明は圧力センサに限らず、加速
度センサ、ガスセンサ、フローセンサ等においてシリコ
ン基板をKOH水溶液にてエッチングする場合に用いて
も有効なことは勿論である。
The present invention is not limited to the pressure sensor, and it is needless to say that the present invention is effective when it is used for etching a silicon substrate with a KOH aqueous solution in an acceleration sensor, a gas sensor, a flow sensor or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施形態に係る半導体圧力センサ
の概略断面図である。
FIG. 1 is a schematic sectional view of a semiconductor pressure sensor according to a first embodiment of the present invention.

【図2】上記第1実施形態に係るエッチング方法に用い
るエッチング装置の概略構成図である。
FIG. 2 is a schematic configuration diagram of an etching apparatus used in the etching method according to the first embodiment.

【図3】上記第1実施形態に用いるシリコン基板として
のシリコンウェハにエッチングマスクが形成された状態
を示す構成図である。
FIG. 3 is a configuration diagram showing a state in which an etching mask is formed on a silicon wafer as a silicon substrate used in the first embodiment.

【図4】図3に示すシリコンウェハのエッチングの進行
状態を示す説明図である。
FIG. 4 is an explanatory view showing a progress state of etching of the silicon wafer shown in FIG.

【図5】KOH水溶液の液温度を110℃に保持し、シ
リコンウェハをエッチング処理した場合のエッチング面
の面粗さRzのKOH濃度依存性を示す図である。
FIG. 5 is a diagram showing the KOH concentration dependence of the surface roughness Rz of the etched surface when the temperature of the KOH aqueous solution is kept at 110 ° C. and the silicon wafer is etched.

【図6】KOH水溶液のKOH濃度と液温度を変えたと
きの平滑化の効果を調べた結果を示す図である。
FIG. 6 is a diagram showing the results of examining the smoothing effect when the KOH concentration of the KOH aqueous solution and the liquid temperature are changed.

【図7】本発明の第2実施形態に用いるシリコン基板と
してのシリコンウェハにエッチングマスクが形成された
状態を示す構成図である。
FIG. 7 is a configuration diagram showing a state in which an etching mask is formed on a silicon wafer as a silicon substrate used in the second embodiment of the present invention.

【図8】図7に示すシリコンウェハのエッチングの進行
状態を示す説明図である。
8 is an explanatory diagram showing a progress state of etching of the silicon wafer shown in FIG. 7. FIG.

【符号の説明】[Explanation of symbols]

2a…凹部の底面(エッチング面)、20…水酸化カリ
ウム水溶液、50…シリコン基板、51…シリコン基板
の一側の主表面、70…シリコン酸化膜。
2a ... bottom surface (etching surface) of the concave portion, 20 ... potassium hydroxide aqueous solution, 50 ... silicon substrate, 51 ... main surface on one side of silicon substrate, 70 ... silicon oxide film.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2F055 AA40 BB20 CC02 DD05 EE40 FF11 GG15 4M112 AA01 AA02 BA01 CA01 CA03 CA05 CA08 DA04 DA06 DA10 DA11 DA12 DA15 EA03 EA06 EA07 FA20 5F043 AA02 AA31 BB02 DD07 GG10   ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 2F055 AA40 BB20 CC02 DD05 EE40                       FF11 GG15                 4M112 AA01 AA02 BA01 CA01 CA03                       CA05 CA08 DA04 DA06 DA10                       DA11 DA12 DA15 EA03 EA06                       EA07 FA20                 5F043 AA02 AA31 BB02 DD07 GG10

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板をエッチング液中に浸すこと
によりエッチング処理を行なう半導体基板のエッチング
方法において、 前記半導体基板としてシリコン基板(50)を用い、こ
のシリコン基板の主表面(51)に酸化膜(70)を形
成した後、 前記エッチング液として水酸化カリウム水溶液(20)
を用いて、前記酸化膜をエッチング除去し、続いて前記
シリコン基板を前記主表面側からエッチング処理するこ
とを特徴とする半導体基板のエッチング方法。
1. A method for etching a semiconductor substrate in which an etching treatment is performed by immersing a semiconductor substrate in an etching solution, wherein a silicon substrate (50) is used as the semiconductor substrate, and an oxide film is formed on a main surface (51) of the silicon substrate. After forming (70), an aqueous potassium hydroxide solution (20) is used as the etching solution.
Is used to etch and remove the oxide film, and then the silicon substrate is etched from the main surface side.
【請求項2】 前記水酸化カリウム水溶液(20)のK
OH濃度を39重量%以上48重量%以下の範囲とし、
液温度を90℃以上140℃以下の範囲に調整すること
により、前記酸化膜(70)および前記シリコン基板
(50)のエッチングを行うことを特徴とする請求項1
に記載の半導体基板のエッチング方法。
2. K of the aqueous potassium hydroxide solution (20)
The OH concentration is in the range of 39% by weight to 48% by weight,
The oxide film (70) and the silicon substrate (50) are etched by adjusting the liquid temperature in the range of 90 ° C to 140 ° C.
The method for etching a semiconductor substrate according to.
【請求項3】 前記シリコン基板(50)として、前記
主表面(51)の面方位指数が(110)のものを用い
ることを特徴とする請求項1または2に記載の半導体基
板のエッチング方法。
3. The method for etching a semiconductor substrate according to claim 1, wherein the silicon substrate (50) has a main surface (51) having a plane orientation index of (110).
【請求項4】 請求項1ないし3のいずれか一つに記載
のエッチング方法によりエッチング処理された半導体基
板であって、 エッチング面(2a)の面粗さRzが0.8μm未満で
あることを特徴とする半導体基板。
4. A semiconductor substrate etched by the etching method according to claim 1, wherein the etching surface (2a) has a surface roughness Rz of less than 0.8 μm. Characteristic semiconductor substrate.
JP2002028462A 2002-02-05 2002-02-05 Semiconductor substrate etching method Expired - Fee Related JP3724431B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002028462A JP3724431B2 (en) 2002-02-05 2002-02-05 Semiconductor substrate etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002028462A JP3724431B2 (en) 2002-02-05 2002-02-05 Semiconductor substrate etching method

Publications (2)

Publication Number Publication Date
JP2003229407A true JP2003229407A (en) 2003-08-15
JP3724431B2 JP3724431B2 (en) 2005-12-07

Family

ID=27749663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002028462A Expired - Fee Related JP3724431B2 (en) 2002-02-05 2002-02-05 Semiconductor substrate etching method

Country Status (1)

Country Link
JP (1) JP3724431B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758717B2 (en) 2005-02-28 2010-07-20 Dainippon Screen Mfg. Co., Ltd. Wafer treating apparatus
CN102795592A (en) * 2012-07-13 2012-11-28 天津大学 Selective etching reparation method and application of PDMS (polydimethylsiloxane) elastomer surface hard film layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758717B2 (en) 2005-02-28 2010-07-20 Dainippon Screen Mfg. Co., Ltd. Wafer treating apparatus
CN102795592A (en) * 2012-07-13 2012-11-28 天津大学 Selective etching reparation method and application of PDMS (polydimethylsiloxane) elastomer surface hard film layer

Also Published As

Publication number Publication date
JP3724431B2 (en) 2005-12-07

Similar Documents

Publication Publication Date Title
Marsi et al. The fabrication of back etching 3C-SiC-on-Si diaphragm employing KOH+ IPA in MEMS capacitive pressure sensor
KR102259162B1 (en) Soi wafer manufacturing method
JP2003229407A (en) Semiconductor substrate and etching method thereof
Gould et al. An in situ ellipsometric study of aqueous NH 4 OH treatment of silicon
JP2004288920A (en) Method of etching semiconductor substrate
JP4738626B2 (en) Method for etching a semiconductor substrate
CN104555893B (en) The method that inductive material film is formed in deep trench
Chou et al. Fabrication of low-stress dielectric thin-film for microsensor applications
JP3125048B2 (en) Method for manufacturing thin film planar structure
JP4333107B2 (en) Transfer mask and exposure method
JPH11130451A (en) Quartz glass jig for semiconductor heat treatment apparatus
CN111508833A (en) Method for improving film surface treatment precision and method for manufacturing semiconductor device
Hein et al. The effects of thermal treatment on the anisotropic etching behavior of Cz-and Fz-silicon
JP6268137B2 (en) Manufacturing method of concave lens
KR100213759B1 (en) Fabricating method of micro-beam for semiconductor sensor
JPS6267880A (en) Manufacture of semiconductor device
WO2021117991A1 (en) Etching and/or drilling apparatus using resonance frequency of water droplet, and etching and/or drilling method using same
JPH0815283A (en) Scanning type probe microscope and manufacture of cantilever made of silicon single crystal
RU2666173C1 (en) Method of changing plate surface curvature radius for minimizing mechanical stresses
JP3726473B2 (en) Silicon wafer etching method
JP2006295009A (en) Transfer mask for charged particle beam and method of preparing the same
JPH06307955A (en) Diaphragm for pressure sensor and fabrication thereof
CN102815661A (en) Preparation method of silicon film
JP5890150B2 (en) Manufacturing method of concave lens
CN103545227B (en) The method of the phosphorus concentration of phosphorosilicate glass layer in monitoring semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040406

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20050628

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050705

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20050805

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050912

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20080930

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees