JP2003218137A - Semiconductor chip mounting method and device - Google Patents

Semiconductor chip mounting method and device

Info

Publication number
JP2003218137A
JP2003218137A JP2002013731A JP2002013731A JP2003218137A JP 2003218137 A JP2003218137 A JP 2003218137A JP 2002013731 A JP2002013731 A JP 2002013731A JP 2002013731 A JP2002013731 A JP 2002013731A JP 2003218137 A JP2003218137 A JP 2003218137A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
chip
image
illumination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002013731A
Other languages
Japanese (ja)
Inventor
Hayamizu Toba
速水 鳥羽
Shinichiro Watase
進一郎 渡瀬
Susumu Tachibana
進 橘
Kimiharu Sato
公治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP2002013731A priority Critical patent/JP2003218137A/en
Publication of JP2003218137A publication Critical patent/JP2003218137A/en
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an optical semiconductor device mounting technique for mounting a semiconductor chip on a board with high alignment accuracy, wherein the images of the board and the semiconductor chip are recognized by the use of a plurality of optical systems. <P>SOLUTION: This LD chip mounting device is composed of an LD stage, a bonding stage, a bonding head, an image recognition device and the like. An optical system provided for the image recognition device is composed of an infrared transmission lighting 11 which is provided to irradiate the underside of a silicon board 3 mounted with an LD chip 1 on a bonding stage with the transmitted light at right angles, a down irradiation lighting 12 which is provided to irradiate the top surface of the LD chip 1 obliquely with the reflected light at a prescribed angle from above, and an infrared camera 13 provided upright over the LD chip 1 to recognize the images of the LD chip 1 and the silicon board 3 through the infrared transmission lighting 11 and the down irradiation lighting 12. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップの実
装技術に関し、特にLD(Laser Diode)/
PD(Photo Diode)組立装置において、基
板上にLDチップを高精度に実装する光半導体装置の実
装装置に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip mounting technique, and more particularly to an LD (Laser Diode) /
In a PD (Photo Diode) assembling apparatus, the present invention relates to a technique effectively applied to a mounting apparatus of an optical semiconductor device that mounts an LD chip on a substrate with high accuracy.

【0002】[0002]

【従来の技術】本発明者が検討したところによれば、L
D/PD組立装置に関しては、以下のような技術が考え
られる。
2. Description of the Related Art According to a study by the present inventor, L
The following techniques can be considered for the D / PD assembling apparatus.

【0003】たとえば、LD/PD組立装置において、
赤外線透過照明を用いた認識方法では、シリコン基板に
LDチップをボンディングする場合に、シリコン基板の
マーカとLDチップのマーカを重ね合わせ、シリコン基
板の背面からの赤外線透過照明(波長:800〜130
0nm)によって得られた画像を赤外線カメラ(観察波
長域:400〜1800nm)によって取り込む。この
得られた画像は、シリコン基板とLDチップのマーカを
同時に捉えられるので、それぞれの位置を認識装置によ
り測定し、整合することによって、シリコン基板とLD
チップを高精度にボンディングすることができる。
For example, in an LD / PD assembly device,
In the recognition method using infrared transmissive illumination, when the LD chip is bonded to the silicon substrate, the marker of the silicon substrate and the marker of the LD chip are overlapped, and infrared transmissive illumination (wavelength: 800 to 130) from the back surface of the silicon substrate is used.
The image obtained by 0 nm) is captured by an infrared camera (observation wavelength range: 400 to 1800 nm). In the obtained image, since the markers on the silicon substrate and the LD chip can be captured at the same time, the respective positions are measured and aligned by the recognition device, so that the silicon substrate and the LD are aligned.
The chip can be bonded with high precision.

【0004】なお、前記のような赤外線透過照明を用い
た認識方法に関する技術としては、たとえば特開200
0−243762号公報に記載される技術などが挙げら
れる。
As a technique relating to the recognition method using the infrared transmission illumination as described above, for example, Japanese Patent Laid-Open No. 200
The technique described in 0-243762 is mentioned.

【0005】[0005]

【発明が解決しようとする課題】ところで、前記のよう
な赤外線透過照明を用いた認識方法について、本発明者
が検討した結果、以下のようなことが明らかとなった。
DISCLOSURE OF THE INVENTION By the way, as a result of the examination of the recognition method using the infrared transmissive illumination as described above, the following has been made clear.

【0006】たとえば、前記の赤外線透過照明を用いた
認識方法において、ボンディングでは、X,Y,θ方向
のアライメントを行っているが、このうち、Y方向をア
ライメントするために、マーカとしてチップ端面のエッ
ジとシリコン基板のV溝のエッジを認識している。この
とき、チップのエッジとシリコン基板のエッジが重なっ
てしまい、赤外線透過照明では認識画像が得られないこ
とで、ボンディングできなくなることが発生する。
For example, in the above-mentioned recognition method using infrared transmissive illumination, in the bonding, alignment in the X, Y, and θ directions is performed. Among them, in order to align in the Y direction, a chip end face is used as a marker. The edge and the edge of the V groove of the silicon substrate are recognized. At this time, the edge of the chip and the edge of the silicon substrate overlap with each other, and a recognition image cannot be obtained by infrared transmissive illumination, so that bonding cannot be performed.

【0007】そこで、本発明者は、赤外線透過照明では
画像が得られない場合に、この赤外線透過照明による画
像認識に落射照明を追加し、この落射照明に切り替える
ことによって画像を捉え、画像認識を行う方法を考え付
いた。すなわち、赤外線透過照明と落射照明の2つの認
識画像を利用し、認識・アライメントを行うことでボン
ディングを可能とするものである。
Therefore, the present inventor adds epi-illumination to the image recognition by the infrared transmissive illumination when the image cannot be obtained by the infrared transmissive illumination, and captures the image by switching to the epi-illumination to recognize the image. I came up with a way to do it. That is, bonding is possible by using two recognition images of infrared transmission illumination and epi-illumination to perform recognition and alignment.

【0008】そこで、本発明の目的は、複数の光学系を
用いて基板および半導体チップの画像を認識して、基板
上に半導体チップを高精度にアライメントして実装する
ことができる光半導体装置の実装技術を提供するもので
ある。
Therefore, an object of the present invention is to provide an optical semiconductor device capable of recognizing images of a substrate and a semiconductor chip by using a plurality of optical systems and aligning and mounting the semiconductor chip on the substrate with high accuracy. It provides mounting technology.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0011】すなわち、本発明による半導体チップの実
装方法は、ステージ上に基板を搭載し、このステージ上
に搭載された基板上に半導体チップを搭載し、ステージ
上に搭載された基板の画像と、基板上に搭載された半導
体チップの画像とを複数の光学系を用いて認識し、基板
の画像と半導体チップの画像との認識結果に基づいて、
基板と半導体チップとの相対位置を補正する、各工程を
有し、複数の光学系を用いて基板上に半導体チップをア
ライメントして実装することを特徴とするものである。
That is, the semiconductor chip mounting method according to the present invention mounts the substrate on the stage, mounts the semiconductor chip on the substrate mounted on the stage, and displays an image of the substrate mounted on the stage. The image of the semiconductor chip mounted on the substrate is recognized using a plurality of optical systems, and based on the recognition result of the image of the substrate and the image of the semiconductor chip,
The present invention is characterized in that each step has a step of correcting the relative position between the substrate and the semiconductor chip, and the semiconductor chip is aligned and mounted on the substrate using a plurality of optical systems.

【0012】さらに、前記半導体チップの実装方法にお
いて、複数の光学系は、透過光を照射する第1光学系
と、反射光を照射する第2光学系とからなるものであ
る。さらに、第1光学系の光源は赤外線透過照明、第2
光学系の光源は落射照明にそれぞれ適用するようにした
ものである。
Further, in the mounting method of the semiconductor chip, the plurality of optical systems include a first optical system for radiating transmitted light and a second optical system for radiating reflected light. Further, the light source of the first optical system is an infrared transmissive illumination,
The light source of the optical system is adapted to each of the epi-illuminations.

【0013】また、前記半導体チップの実装方法におい
て、基板は上面にアライメントマークとV溝形状のレー
ザ反射面が形成されたシリコン基板であり、半導体チッ
プは下面にアライメントマークが形成されたレーザダイ
オードチップであり、基板上に半導体チップが搭載され
た状態において、基板の下面から透過光を照射し、半導
体チップの上面に反射光を照射して、1つまたは複数の
カメラで基板および半導体チップの画像を認識するよう
にしたものである。
In the semiconductor chip mounting method, the substrate is a silicon substrate having an alignment mark and a V-groove-shaped laser reflecting surface formed on the upper surface thereof, and the semiconductor chip is a laser diode chip having an alignment mark formed on the lower surface thereof. In the state where the semiconductor chip is mounted on the substrate, the transmitted light is emitted from the lower surface of the substrate, the reflected light is emitted to the upper surface of the semiconductor chip, and the image of the substrate and the semiconductor chip is taken by one or more cameras. Is to recognize.

【0014】また、本発明による半導体チップの実装装
置は、ステージ上に搭載された基板の画像と、基板上に
搭載された半導体チップの画像とを認識する画像認識装
置と、基板の画像と半導体チップの画像とを認識する際
に、透過光を照射する第1光学系および反射光を照射す
る第2光学系と、基板の画像と半導体チップの画像との
認識結果に基づいて、基板と半導体チップとの相対位置
を補正する位置決め機構とを有し、複数の光学系を用い
て基板上に半導体チップをアライメントして実装するこ
とを特徴とするものである。
Further, a semiconductor chip mounting apparatus according to the present invention is an image recognition apparatus for recognizing an image of a substrate mounted on a stage and an image of a semiconductor chip mounted on the substrate, and an image of the substrate and the semiconductor. When recognizing the image of the chip, the first optical system that irradiates the transmitted light and the second optical system that irradiates the reflected light, and the substrate and the semiconductor based on the recognition result of the image of the substrate and the image of the semiconductor chip. It has a positioning mechanism for correcting the relative position with respect to the chip, and is characterized in that the semiconductor chip is aligned and mounted on the substrate using a plurality of optical systems.

【0015】よって、前記半導体チップの実装方法およ
び実装装置によれば、赤外線透過照明による認識では得
られなかった画像を、落射照明に切り替えることによっ
て画像として捉え、基板および半導体チップを認識して
ボンディングすることが可能となる。この結果、赤外線
透過照明と落射照明の2通りの認識が可能であるため、
多様な半導体チップに対応することができる。また、認
識の測定誤差を最小にできる、チップ端面のエッジの認
識が可能となることで、さらに精度良くボンディングを
行うことができる。
Therefore, according to the semiconductor chip mounting method and mounting apparatus, an image which cannot be obtained by the recognition through the infrared transmission illumination is switched to the epi-illumination to be captured as an image, and the substrate and the semiconductor chip are recognized and bonded. It becomes possible to do. As a result, since it is possible to recognize two types of infrared transmission illumination and epi-illumination,
It can be applied to various semiconductor chips. In addition, since it is possible to recognize the edge of the chip end surface, which can minimize the measurement error of recognition, it is possible to perform the bonding with higher accuracy.

【0016】すなわち、基板に対し、背面から垂直な赤
外線透過光を照射すると、基板の表面のV溝部で光量が
減少するため、認識画像ではV溝部が影となってしま
う。よって、アライメントの際、影の部分にチップ端面
のエッジが隠れてしまう場合があり、認識装置での判別
ができない。また、背面から透過照明の光軸をV溝とマ
ーカの両者に合わせることは、光量が減少するなどの問
題があり、困難である。これに対して、落射照明の光軸
をV溝の角度に合わせて照射すると、V溝のエッジが鮮
明に映し出される。
That is, when the substrate is irradiated with vertical infrared transmitted light from the back surface, the amount of light is reduced at the V-groove portion on the surface of the substrate, so that the V-groove portion becomes a shadow in the recognized image. Therefore, in the alignment, the edge of the chip end face may be hidden by the shadow portion, and the recognition device cannot discriminate it. In addition, it is difficult to align the optical axis of the transmitted illumination with both the V groove and the marker from the back side because there is a problem that the light amount is reduced. On the other hand, when the optical axis of the epi-illumination is irradiated according to the angle of the V groove, the edge of the V groove is clearly displayed.

【0017】一方、半導体チップのマーカを基準とする
考え方も存在する。しかし、半導体チップのマーカの位
置も、半導体チップの生産過程において、実際のレーザ
発光点との間に誤差を生じる。よって、半導体チップの
端面を基準に考えた方が誤差を最小にできる。従って、
本発明により、半導体チップの端面のエッジの画像が得
られることで、より精度良くボンディングを行うことが
可能となる。
On the other hand, there is an idea that a semiconductor chip marker is used as a reference. However, the position of the marker on the semiconductor chip also causes an error from the actual laser emission point in the manufacturing process of the semiconductor chip. Therefore, the error can be minimized by considering the end face of the semiconductor chip as a reference. Therefore,
According to the present invention, an image of the edge of the end face of the semiconductor chip can be obtained, so that the bonding can be performed more accurately.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. In all the drawings for explaining the embodiments, members having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.

【0019】(実施の形態1)図1は本発明の実施の形
態1の半導体チップの実装装置を示す斜視図、図2は本
実施の形態1の半導体チップの実装装置において、光学
系を示す説明図、図3は半導体チップを示す平面図およ
び断面図、図4はシリコン基板を示す平面図および断面
図、図5は半導体モジュールを示す平面図および断面
図、図6は半導体チップの実装方法を示すフロー図であ
る。
(First Embodiment) FIG. 1 is a perspective view showing a semiconductor chip mounting apparatus according to a first embodiment of the present invention, and FIG. 2 shows an optical system in the semiconductor chip mounting apparatus according to the first embodiment. Explanatory drawing, FIG. 3 is a plan view and a sectional view showing a semiconductor chip, FIG. 4 is a plan view and a sectional view showing a silicon substrate, FIG. 5 is a plan view and a sectional view showing a semiconductor module, and FIG. 6 is a semiconductor chip mounting method. FIG.

【0020】まず、図1により、本実施の形態の半導体
チップの実装装置の構成の一例を説明する。
First, an example of the configuration of a semiconductor chip mounting apparatus according to this embodiment will be described with reference to FIG.

【0021】本実施の形態の半導体チップの実装装置
は、たとえばLDを用いた半導体モジュールを製造する
際のLDチップの実装装置とされ、LDチップ1を搬送
するためのLDステージ2と、LDチップ1をシリコン
基板3にボンディングするためのボンディングステージ
4と、LDチップ1をLDステージ2からボンディング
ステージ4へ搬送するためのボンディングヘッド5と、
ボンディングステージ4上のシリコン基板3、LDチッ
プ1の画像を認識するための画像認識装置6などから構
成されている。
The semiconductor chip mounting apparatus of this embodiment is an LD chip mounting apparatus for manufacturing a semiconductor module using, for example, an LD, and includes an LD stage 2 for carrying the LD chip 1 and an LD chip. A bonding stage 4 for bonding 1 to the silicon substrate 3, and a bonding head 5 for transporting the LD chip 1 from the LD stage 2 to the bonding stage 4.
It comprises a silicon substrate 3 on the bonding stage 4, an image recognition device 6 for recognizing an image of the LD chip 1, and the like.

【0022】LDステージ2は、LDチップ1を搬送す
るためのX/Y位置決め機構などを備え、搬送機構によ
る自動搬送または手動により載置されたトレイがX/Y
位置決め機構によりX方向およびY方向に駆動され、こ
のトレイ内のLDチップ1がピックアップ位置に位置決
めされる。
The LD stage 2 is provided with an X / Y positioning mechanism for carrying the LD chip 1, and the tray mounted automatically by the carrying mechanism or manually placed is X / Y.
The LD chip 1 in this tray is positioned at the pickup position by being driven in the X and Y directions by the positioning mechanism.

【0023】ボンディングステージ4は、LDチップ1
をシリコン基板3にボンディングするためのX/Y位置
決め機構、加熱機構などを備え、搬送機構による自動搬
送または手動により載置されたシリコン基板3がX/Y
位置決め機構によりX方向およびY方向に駆動され、シ
リコン基板3がボンディング位置に位置決めされる。ま
た、LDチップ1をシリコン基板3にボンディングする
際に、シリコン基板3は加熱機構により所定の温度に加
熱される。
The bonding stage 4 is the LD chip 1
An X / Y positioning mechanism for bonding the silicon substrate 3 to the silicon substrate 3, a heating mechanism and the like are provided, and the silicon substrate 3 placed automatically by the transport mechanism or manually placed is X / Y.
The silicon substrate 3 is positioned at the bonding position by being driven in the X and Y directions by the positioning mechanism. Further, when the LD chip 1 is bonded to the silicon substrate 3, the silicon substrate 3 is heated to a predetermined temperature by the heating mechanism.

【0024】ボンディングヘッド5は、LDチップ1を
LDステージ2からボンディングステージ4へ搬送する
ためのX/Y/Z位置決め機構、コレットなどを備え、
LDステージ2上のLDチップ1がコレットにより真空
吸着され、さらにLDチップ1がX/Y/Z位置決め機
構によりシリコン基板3が搭載されたボンディングステ
ージ4へ搬送され、そしてLDチップ1がシリコン基板
3のボンディング位置に位置決めされる。
The bonding head 5 is provided with an X / Y / Z positioning mechanism, a collet, etc. for transporting the LD chip 1 from the LD stage 2 to the bonding stage 4.
The LD chip 1 on the LD stage 2 is vacuum-sucked by the collet, and the LD chip 1 is transferred to the bonding stage 4 on which the silicon substrate 3 is mounted by the X / Y / Z positioning mechanism, and the LD chip 1 is transferred to the silicon substrate 3. Is positioned at the bonding position.

【0025】画像認識装置6は、LDチップ1の画像を
認識するためのカメラ、赤外線透過照明、落射照明など
を備え、赤外線透過照明による透過光の照射、落射照明
による反射光の照射において、ボンディングステージ4
上のシリコン基板3、LDチップ1の画像がカメラによ
り認識される。
The image recognition device 6 is equipped with a camera for recognizing the image of the LD chip 1, infrared transmission illumination, epi-illumination, etc., and is used for bonding in the irradiation of transmitted light by the infrared transmission illumination and the reflection of reflected light by the epi-illumination. Stage 4
Images of the upper silicon substrate 3 and the LD chip 1 are recognized by the camera.

【0026】次に、図2により、本実施の形態のLDチ
ップの実装装置において、画像認識装置における光学系
の一例を説明する。
Next, referring to FIG. 2, an example of an optical system in the image recognition device in the LD chip mounting device of the present embodiment will be described.

【0027】画像認識装置6における光学系は、赤外線
透過照明11により透過光を照射する光学系と、落射照
明12により反射光を照射する光学系とからなり、たと
えば赤外線透過照明11の光源には赤外線、落射照明1
2の光源には可視光線がそれぞれ用いられる。
The optical system in the image recognition device 6 is composed of an optical system for irradiating the transmitted light by the infrared transmissive illumination 11 and an optical system for irradiating the reflected light by the epi-illumination 12. Infrared, epi-illumination 1
Visible rays are used for the two light sources.

【0028】この画像認識装置6における光学系では、
ボンディングステージ4上のLDチップ1が搭載された
シリコン基板3に対して、シリコン基板3の下面に垂直
で透過光が照射するように赤外線透過照明11が配置さ
れ、LDチップ1の上面に斜め上方から所定の角度で反
射光が照射するように落射照明12が配置されて、LD
チップ1の上方に垂直に配置された赤外線カメラ13に
より、赤外線透過照明11および落射照明12によるL
Dチップ1、シリコン基板3の画像が認識可能となって
いる。
In the optical system of this image recognition device 6,
On the silicon substrate 3 on which the LD chip 1 on the bonding stage 4 is mounted, the infrared transmissive illumination 11 is arranged so that the transmitted light is perpendicular to the lower surface of the silicon substrate 3 and is obliquely above the upper surface of the LD chip 1. The epi-illumination 12 is arranged so that the reflected light is emitted at a predetermined angle from the LD.
With the infrared camera 13 vertically arranged above the chip 1, the L by the infrared transmission illumination 11 and the epi-illumination 12
Images of the D chip 1 and the silicon substrate 3 can be recognized.

【0029】次に、図3〜図5により、LDチップ、シ
リコン基板、モジュールの構造の一例を説明する。な
お、図3〜図5において、それぞれ(a)は平面図、
(b)は断面図である。
Next, an example of the structure of the LD chip, silicon substrate, and module will be described with reference to FIGS. 3 to 5, (a) is a plan view,
(B) is a sectional view.

【0030】図3のように、LDチップ1は、チップの
下面に2つのアライメントマーク21が所定の間隔で形
成されている。このLDチップ1は、平面形状が長方形
で、所定の厚さで形成されている。
As shown in FIG. 3, the LD chip 1 has two alignment marks 21 formed on the lower surface of the chip at predetermined intervals. The LD chip 1 has a rectangular planar shape and is formed with a predetermined thickness.

【0031】図4のように、シリコン基板3は、基板の
上面に2つのアライメントマーク31がLDチップ1の
アライメントマーク21の間隔より狭い間隔で形成さ
れ、かつV溝形状のレーザ反射面32が形成されてい
る。このシリコン基板3は、平面形状が長方形で、V溝
を挟んで異なる厚さで形成されている。
As shown in FIG. 4, in the silicon substrate 3, two alignment marks 31 are formed on the upper surface of the substrate with a spacing narrower than the spacing between the alignment marks 21 of the LD chip 1, and a V-groove-shaped laser reflecting surface 32 is formed. Has been formed. The silicon substrate 3 has a rectangular planar shape and is formed with different thicknesses sandwiching the V groove.

【0032】図5のように、モジュールは、LDチップ
1がシリコン基板3上に貼り付けられて形成されてい
る。このモジュールでは、LDチップ1から発光された
レーザ光がシリコン基板3のレーザ反射面32で反射し
て照射される。なお、このモジュールは、LDチップ1
がシリコン基板3上に貼り付けられた後、たとえばワイ
ヤボンディング、樹脂封止、リード成形などが行われて
製品となる。
As shown in FIG. 5, the module is formed by bonding the LD chip 1 on the silicon substrate 3. In this module, the laser light emitted from the LD chip 1 is reflected by the laser reflection surface 32 of the silicon substrate 3 and irradiated. In addition, this module is the LD chip 1
After being attached to the silicon substrate 3, wire bonding, resin sealing, lead molding, etc. are performed to obtain a product.

【0033】次に、図6により、本実施の形態におい
て、半導体チップの実装方法のフローの一例を説明す
る。
Next, referring to FIG. 6, an example of the flow of the method of mounting the semiconductor chip in this embodiment will be described.

【0034】(1)シリコン基板3を、たとえば手動に
よりボンディングステージ4上にセットし、このシリコ
ン基板3のアライメントマーク31の位置を認識し、こ
の認識結果に基づいてシリコン基板3の位置を補正する
(ステップS1〜S3)。
(1) The silicon substrate 3 is set, for example, manually on the bonding stage 4, the position of the alignment mark 31 on the silicon substrate 3 is recognized, and the position of the silicon substrate 3 is corrected based on the recognition result. (Steps S1 to S3).

【0035】(2)LDチップ1が収納されたトレイ
を、たとえば自動搬送によりLDステージ2上に移動
し、このトレイ内のLDチップ1の外形、位置を認識
し、この認識結果に基づいてLDチップ1の位置を補正
する(ステップS4〜S6)。
(2) The tray accommodating the LD chips 1 is moved onto the LD stage 2 by, for example, automatic conveyance, the outer shape and position of the LD chips 1 in the tray are recognized, and the LD is detected based on the recognition result. The position of the chip 1 is corrected (steps S4 to S6).

【0036】(3)LDチップ1をボンディングヘッド
5のコレットで保持し、LDチップ1をシリコン基板3
がセットされたボンディングステージ4上へ移動する
(ステップS7,S8)。
(3) The LD chip 1 is held by the collet of the bonding head 5, and the LD chip 1 is held on the silicon substrate 3
Is moved to the bonding stage 4 on which is set (steps S7 and S8).

【0037】(4)LDチップ1のアライメントマーク
21の位置を認識し、この認識結果に基づいて、LDチ
ップ1の位置を補正し、その後、LDチップ1を保持し
たボンディングヘッド5のコレットを下降する(ステッ
プS9〜S11)。
(4) The position of the alignment mark 21 of the LD chip 1 is recognized, the position of the LD chip 1 is corrected based on the recognition result, and then the collet of the bonding head 5 holding the LD chip 1 is lowered. (Steps S9 to S11).

【0038】(5)ボンディングステージ4上に搭載さ
れたシリコン基板3、このシリコン基板3上に搭載され
たLDチップ1の画像を同時に認識し、この認識結果に
基づいて、ボンディングヘッド5のコレットに保持され
たLDチップ1の位置を補正する(ステップS12,S
13)。
(5) The images of the silicon substrate 3 mounted on the bonding stage 4 and the LD chip 1 mounted on the silicon substrate 3 are recognized at the same time, and the collet of the bonding head 5 is identified based on the recognition result. The position of the held LD chip 1 is corrected (steps S12, S
13).

【0039】この画像認識の際に、前記図2に示した画
像認識装置6における光学系を活用して、シリコン基板
3の下面から赤外線透過照明11により透過光を照射
し、LDチップ1の上面に落射照明12により反射光を
照射し、赤外線カメラ13によりシリコン基板3、LD
チップ1の画像を捉える。
At the time of this image recognition, by utilizing the optical system in the image recognition device 6 shown in FIG. 2 above, the transmitted light is emitted from the lower surface of the silicon substrate 3 by the infrared transmission illumination 11, and the upper surface of the LD chip 1 is irradiated. The reflected light is emitted from the epi-illumination 12 to the silicon substrate 3 and the LD by the infrared camera 13.
Capture the image of chip 1.

【0040】特に、ボンディング精度において、Y方向
(図5において上下方向)の精度はモジュールの性能に
特に大きく影響するため、精度良く位置決めすることが
必要である。このY方向の認識の際、シリコン基板3は
レーザ反射面32のV溝のエッジを認識の基準線とし、
LDチップ1はレーザ発光点側の端面のエッジを基準と
している。この位置決め動作において、LDチップ1の
端面がシリコン基板3のV溝の影の中に隠れてしまう
と、赤外線透過照明11ではLDチップ1の認識ができ
ない。このとき、シリコン基板3のV溝は影となって、
図5に示す斜線部Xの部分が黒く塗りつぶされた画像と
なる。
Particularly, in the bonding accuracy, the accuracy in the Y direction (vertical direction in FIG. 5) has a great influence on the performance of the module, so that it is necessary to perform the positioning with high accuracy. At the time of recognition in the Y direction, the silicon substrate 3 uses the edge of the V groove of the laser reflection surface 32 as a reference line for recognition,
The LD chip 1 is based on the edge of the end face on the laser emission point side. In this positioning operation, if the end surface of the LD chip 1 is hidden in the shadow of the V groove of the silicon substrate 3, the infrared transmission illumination 11 cannot recognize the LD chip 1. At this time, the V groove of the silicon substrate 3 becomes a shadow,
The shaded portion X shown in FIG. 5 becomes an image in which it is painted black.

【0041】しかし、本実施の形態のように、赤外線透
過照明11に加えて落射照明12を設置し、この落射照
明12を利用することで、LDチップ1の端面を認識す
ることが可能となる。すなわち、LDチップ1の端面が
シリコン基板3のV溝の影に隠れてしまう場合でも、落
射照明12で得られた画像は認識画像として十分に使用
できることが実験により確認されている。
However, as in the present embodiment, the epi-illumination 12 is installed in addition to the infrared transmissive illumination 11 and the epi-illumination 12 is used, whereby the end face of the LD chip 1 can be recognized. . That is, it has been confirmed by experiments that the image obtained by the epi-illumination 12 can be sufficiently used as a recognition image even when the end surface of the LD chip 1 is hidden behind the V groove of the silicon substrate 3.

【0042】(6)ボンディングヘッド5のコレットに
よる保持を解除して、ボンディングステージ4上にセッ
トされたシリコン基板3上にLDチップ1をボンディン
グし、その後、コレットを退避する(ステップS14,
S15)。以上のようにして、LDチップ1をシリコン
基板3上にボンディングすることができる。
(6) The holding of the bonding head 5 by the collet is released, the LD chip 1 is bonded on the silicon substrate 3 set on the bonding stage 4, and then the collet is retracted (step S14,
S15). As described above, the LD chip 1 can be bonded onto the silicon substrate 3.

【0043】従って、本実施の形態のLDチップの実装
装置によれば、赤外線透過照明11により透過光を照射
する光学系と、落射照明12により反射光を照射する光
学系とからなる画像認識装置6を有することにより、赤
外線透過照明11による認識では得られなかった画像を
落射照明12に切り替えることによって画像として捉
え、LDチップ1、シリコン基板3の画像を認識してボ
ンディングを行うことができる。
Therefore, according to the LD chip mounting apparatus of this embodiment, the image recognition apparatus is composed of the optical system for irradiating the transmitted light by the infrared transmissive illumination 11 and the optical system for irradiating the reflected light by the epi-illumination 12. By including 6, the image which cannot be obtained by the recognition by the infrared transmission illumination 11 is switched to the epi-illumination 12 to be captured as an image, and the images of the LD chip 1 and the silicon substrate 3 can be recognized and bonding can be performed.

【0044】この結果、赤外線透過照明11と落射照明
12の2通りの認識が可能であるため、多様なLDチッ
プ1に対応することができる。また、認識の測定誤差を
小さくできる、LDチップ1の端面のエッジの認識が可
能となることで、さらに精度良くボンディングを行うこ
とができる。
As a result, since the infrared transmission illumination 11 and the epi-illumination 12 can be recognized in two ways, various LD chips 1 can be dealt with. Further, since the recognition error can be reduced and the edge of the end face of the LD chip 1 can be recognized, the bonding can be performed with higher accuracy.

【0045】(実施の形態2)図7は本発明の実施の形
態2の半導体チップの実装装置において、光学系を示す
説明図である。
(Second Embodiment) FIG. 7 is an explanatory diagram showing an optical system in a semiconductor chip mounting apparatus according to a second embodiment of the present invention.

【0046】本実施の形態の半導体チップの実装装置
は、前記実施の形態1と同様に、たとえばLDを用いた
半導体モジュールを製造する際のLDチップの実装装置
とされ、前記実施の形態1との相違点は、画像認識装置
における光学系において、落射照明の光源を可視光線か
ら赤外線に代えた点である。
Like the first embodiment, the semiconductor chip mounting apparatus of the present embodiment is an LD chip mounting apparatus for manufacturing a semiconductor module using an LD, for example. The difference is that the light source of the epi-illumination is changed from visible light to infrared light in the optical system in the image recognition apparatus.

【0047】すなわち、本実施の形態のLDチップの実
装装置において、画像認識装置における光学系は、たと
えば図7に一例を示すように、赤外線を光源とする赤外
線透過照明11により透過光を照射する光学系と、赤外
線を光源とする落射照明12aにより反射光を照射する
光学系とからなり、シリコン基板3の下面に垂直で透過
光が照射するように赤外線透過照明11が配置され、L
Dチップ1の上面に斜め上方から所定の角度で反射光が
照射するように落射照明12aが配置されて、LDチッ
プ1の上方に垂直に配置された赤外線カメラ13によ
り、赤外線透過照明11および落射照明12aによる画
像が認識可能となっている。
That is, in the LD chip mounting apparatus of the present embodiment, the optical system in the image recognition apparatus irradiates the transmitted light by the infrared transmissive illumination 11 using the infrared light source as an example shown in FIG. The optical system and the optical system that irradiates reflected light by epi-illumination 12a using infrared light as a light source, and the infrared transmissive illumination 11 is arranged so that the transmitted light is radiated perpendicularly to the lower surface of the silicon substrate 3.
The epi-illumination 12a is arranged on the upper surface of the D chip 1 obliquely from above so as to irradiate the reflected light at a predetermined angle, and the infrared camera 13 vertically arranged above the LD chip 1 allows the infrared transmissive illumination 11 and the epi-illumination. The image by the illumination 12a can be recognized.

【0048】従って、本実施の形態のLDチップの実装
装置によれば、落射照明12aの光源を可視光線から赤
外線に代えた場合でも、前記実施の形態1と同様の効果
を得ることができ、特に本実施の形態では、落射照明1
2aに用いる光源を赤外線にすることで、赤外線カメラ
13の感度波長域が赤外線に偏っているとき(フィルタ
などを用いた場合)に有効である。
Therefore, according to the LD chip mounting apparatus of this embodiment, even when the light source of the epi-illumination 12a is changed from visible light to infrared light, the same effect as in the first embodiment can be obtained. Particularly in the present embodiment, the epi-illumination 1
By using infrared rays as the light source used for 2a, it is effective when the sensitivity wavelength range of the infrared camera 13 is biased to infrared rays (when a filter or the like is used).

【0049】(実施の形態3)図8は本発明の実施の形
態3の半導体チップの実装装置において、光学系を示す
説明図である。
(Third Embodiment) FIG. 8 is an explanatory diagram showing an optical system in a semiconductor chip mounting apparatus according to a third embodiment of the present invention.

【0050】本実施の形態の半導体チップの実装装置
は、前記実施の形態1と同様に、たとえばLDを用いた
半導体モジュールを製造する際のLDチップの実装装置
とされ、前記実施の形態1との相違点は、画像認識装置
における光学系において、落射照明による画像を別の可
視光線カメラで認識するようにした点である。
Like the first embodiment, the semiconductor chip mounting apparatus of this embodiment is an LD chip mounting apparatus for manufacturing a semiconductor module using an LD, for example. The difference is that in the optical system of the image recognition device, another visible light camera recognizes an image by epi-illumination.

【0051】すなわち、本実施の形態のLDチップの実
装装置において、画像認識装置における光学系は、たと
えば図8に一例を示すように、赤外線を光源とする赤外
線透過照明11により透過光を照射する光学系と、可視
光線を光源とする落射照明12により反射光を照射する
光学系とからなり、シリコン基板3の下面に垂直で透過
光が照射するように赤外線透過照明11が配置されて、
LDチップ1の上方に垂直に配置された赤外線カメラ1
3により、赤外線透過照明11による画像が認識可能と
され、かつLDチップ1の上面に斜め上方から所定の角
度で反射光が照射するように落射照明12が配置され
て、LDチップ1の上方にハーフミラー41を介して水
平に配置された可視光線カメラ42により、落射照明1
2による画像が認識可能となっている。
That is, in the LD chip mounting apparatus of the present embodiment, the optical system in the image recognition apparatus irradiates the transmitted light by the infrared transmissive illumination 11 using an infrared light source as an example as shown in FIG. An optical system and an optical system that irradiates reflected light by epi-illumination 12 using visible light as a light source, and infrared transmissive illumination 11 is arranged so that transmitted light is radiated vertically to the lower surface of silicon substrate 3.
An infrared camera 1 vertically arranged above the LD chip 1.
3, the infrared transmission illumination 11 enables the image to be recognized, and the epi-illumination 12 is arranged on the upper surface of the LD chip 1 so as to irradiate the reflected light at a predetermined angle from above the LD chip 1 and above the LD chip 1. The visible light camera 42 arranged horizontally via the half mirror 41 allows the epi-illumination 1
The image by 2 can be recognized.

【0052】従って、本実施の形態のLDチップの実装
装置によれば、落射照明12による画像をハーフミラー
41を介して別の可視光線カメラ42で認識する場合で
も、前記実施の形態1と同様の効果を得ることができ、
特に本実施の形態では、赤外線透過照明11の赤外線カ
メラ13と落射照明12の可視光線カメラ42の2種類
を設置することで、赤外線カメラ13の感度波長域が赤
外線に偏っているとき(可視域カットフィルタなどを用
いた場合)に有効である。
Therefore, according to the LD chip mounting apparatus of this embodiment, even when an image from the epi-illumination 12 is recognized by another visible light camera 42 via the half mirror 41, it is the same as in the first embodiment. The effect of
In particular, in the present embodiment, when the infrared camera 13 of the infrared transmission illumination 11 and the visible light camera 42 of the epi-illumination 12 are installed, when the sensitivity wavelength range of the infrared camera 13 is biased to infrared rays (visible range). It is effective when using a cut filter, etc.).

【0053】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

【0054】たとえば、前記実施の形態においては、L
Dを用いた半導体モジュールを製造する際のLDチップ
の実装装置に適用した場合について説明したが、PDチ
ップの実装装置や、各種チップのフリップチップボンダ
ー、ダイボンダーなどにも応用することができ、特にア
ライメント用の複数の光学系を有する実装装置全般に広
くて適用することができる。
For example, in the above embodiment, L
Although the case where the invention is applied to an LD chip mounting apparatus when manufacturing a semiconductor module using D has been described, it can be applied to a PD chip mounting apparatus, a flip chip bonder for various chips, a die bonder, and the like. It can be widely applied to mounting devices having a plurality of optical systems for alignment.

【0055】[0055]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.

【0056】(1)複数の光学系を用いて基板上に半導
体チップをアライメントして実装することで、赤外線透
過照明による認識では得られなかった画像を、落射照明
に切り替えることによって画像として捉え、基板および
半導体チップを認識して高精度にボンディングを行うこ
とが可能となる。
(1) By aligning and mounting a semiconductor chip on a substrate using a plurality of optical systems, an image that cannot be obtained by recognition by infrared transmissive illumination is captured as an image by switching to epi-illumination, It is possible to recognize the substrate and the semiconductor chip and perform highly accurate bonding.

【0057】(2)赤外線透過照明と落射照明の2通り
で画像を認識することができるので、多様な半導体チッ
プのボンディングに対応することが可能となる。
(2) Since an image can be recognized by two types of infrared transmission illumination and epi-illumination, it is possible to cope with various semiconductor chip bonding.

【0058】(3)認識の測定誤差を最小にできる、半
導体チップの端面のエッジを画像として認識することが
できるので、さらに精度良くボンディングを行うことが
可能となる。
(3) Since the measurement error of recognition can be minimized and the edge of the end face of the semiconductor chip can be recognized as an image, the bonding can be performed more accurately.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態1の半導体チップの実装装
置を示す斜視図である。
FIG. 1 is a perspective view showing a semiconductor chip mounting apparatus according to a first embodiment of the present invention.

【図2】本発明の実施の形態1の半導体チップの実装装
置において、光学系を示す説明図である。
FIG. 2 is an explanatory diagram showing an optical system in the semiconductor chip mounting apparatus according to the first embodiment of the present invention.

【図3】(a),(b)は本発明の実施の形態1の半導
体チップの実装装置において、半導体チップを示す平面
図および断面図である。
3 (a) and 3 (b) are a plan view and a cross-sectional view showing a semiconductor chip in the semiconductor chip mounting apparatus of the first embodiment of the present invention.

【図4】(a),(b)は本発明の実施の形態1の半導
体チップの実装装置において、シリコン基板を示す平面
図および断面図である。
4A and 4B are a plan view and a cross-sectional view showing a silicon substrate in the semiconductor chip mounting apparatus according to the first embodiment of the present invention.

【図5】(a),(b)は本発明の実施の形態1の半導
体チップの実装装置において、半導体モジュールを示す
平面図および断面図である。
5A and 5B are a plan view and a cross-sectional view showing a semiconductor module in the semiconductor chip mounting apparatus according to the first embodiment of the present invention.

【図6】本発明の実施の形態1の半導体チップの実装装
置において、半導体チップの実装方法を示すフロー図で
ある。
FIG. 6 is a flowchart showing a semiconductor chip mounting method in the semiconductor chip mounting apparatus according to the first embodiment of the present invention.

【図7】本発明の実施の形態2の半導体チップの実装装
置において、光学系を示す説明図である。
FIG. 7 is an explanatory diagram showing an optical system in a semiconductor chip mounting apparatus according to a second embodiment of the present invention.

【図8】本発明の実施の形態3の半導体チップの実装装
置において、光学系を示す説明図である。
FIG. 8 is an explanatory diagram showing an optical system in a semiconductor chip mounting apparatus according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 LDチップ 2 LDステージ 3 シリコン基板 4 ボンディングステージ 5 ボンディングヘッド 6 画像認識装置 11 赤外線透過照明 12,12a 落射照明 13 赤外線カメラ 21 アライメントマーク 31 アライメントマーク 32 レーザ反射面 41 ハーフミラー 42 可視光線カメラ 1 LD chip 2 LD stage 3 Silicon substrate 4 Bonding stage 5 Bonding head 6 Image recognition device 11 Infrared transmission illumination 12,12a Epi-illumination 13 infrared camera 21 alignment mark 31 alignment mark 32 Laser reflective surface 41 Half mirror 42 visible light camera

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡瀬 進一郎 東京都青梅市藤橋3丁目3番地2 日立東 京エレクトロニクス株式会社内 (72)発明者 橘 進 茨城県ひたちなか市稲田1410番地 株式会 社日立製作所デジタルメディア製品事業部 内 (72)発明者 佐藤 公治 茨城県ひたちなか市稲田1410番地 株式会 社日立製作所デジタルメディア製品事業部 内 Fターム(参考) 5F047 FA71 FA72 5F073 DA35 FA13 FA23 FA30    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Shinichiro Watase             3-3 Fujibashi, Ome City, Tokyo 2 Hitachi Higashi             Inside Kyo Electronics Co., Ltd. (72) Inventor Susumu Tachibana             1410 Inada Stock Company, Hitachinaka City, Ibaraki Prefecture             Hitachi, Ltd. Digital Media Products Division             Within (72) Inventor Koji Sato             1410 Inada Stock Company, Hitachinaka City, Ibaraki Prefecture             Hitachi, Ltd. Digital Media Products Division             Within F term (reference) 5F047 FA71 FA72                 5F073 DA35 FA13 FA23 FA30

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ステージ上に基板を搭載する工程と、 前記ステージ上に搭載された前記基板上に半導体チップ
を搭載する工程と、 前記ステージ上に搭載された前記基板の画像と、前記基
板上に搭載された前記半導体チップの画像とを複数の光
学系を用いて認識する工程と、 前記基板の画像と前記半導体チップの画像との認識結果
に基づいて、前記基板と前記半導体チップとの相対位置
を補正する工程とを有し、 前記複数の光学系を用いて前記基板上に前記半導体チッ
プをアライメントして実装することを特徴とする半導体
チップの実装方法。
1. A step of mounting a substrate on a stage, a step of mounting a semiconductor chip on the substrate mounted on the stage, an image of the substrate mounted on the stage, and the substrate A step of recognizing the image of the semiconductor chip mounted on a substrate using a plurality of optical systems, and based on the recognition result of the image of the substrate and the image of the semiconductor chip, relative between the substrate and the semiconductor chip. A step of correcting the position, wherein the semiconductor chip is aligned and mounted on the substrate using the plurality of optical systems.
【請求項2】 請求項1記載の半導体チップの実装方法
において、 前記複数の光学系は、透過光を照射する第1光学系と、
反射光を照射する第2光学系とからなることを特徴とす
る半導体チップの実装方法。
2. The method for mounting a semiconductor chip according to claim 1, wherein the plurality of optical systems include a first optical system that radiates transmitted light.
A method of mounting a semiconductor chip, comprising: a second optical system that emits reflected light.
【請求項3】 請求項2記載の半導体チップの実装方法
において、 前記第1光学系の光源は、赤外線透過照明であり、 前記第2光学系の光源は、落射照明であることを特徴と
する半導体チップの実装方法。
3. The method for mounting a semiconductor chip according to claim 2, wherein the light source of the first optical system is infrared transmissive illumination, and the light source of the second optical system is epi-illumination. Semiconductor chip mounting method.
【請求項4】 請求項2記載の半導体チップの実装方法
において、 前記基板は、上面にアライメントマークとV溝形状のレ
ーザ反射面が形成されたシリコン基板であり、 前記半導体チップは、下面にアライメントマークが形成
されたレーザダイオードチップであり、 前記基板上に前記半導体チップが搭載された状態におい
て、前記基板の下面から前記透過光を照射し、前記半導
体チップの上面に前記反射光を照射して、1つまたは複
数のカメラで前記基板および前記半導体チップの画像を
認識することを特徴とする半導体チップの実装方法。
4. The method for mounting a semiconductor chip according to claim 2, wherein the substrate is a silicon substrate having an alignment mark and a V-groove-shaped laser reflection surface formed on an upper surface thereof, and the semiconductor chip has an alignment surface formed on a lower surface thereof. A laser diode chip in which a mark is formed, in a state where the semiconductor chip is mounted on the substrate, irradiates the transmitted light from the lower surface of the substrate, and irradiates the reflected light to the upper surface of the semiconductor chip. A method for mounting a semiconductor chip, comprising recognizing images of the substrate and the semiconductor chip with one or more cameras.
【請求項5】 ステージ上に搭載された基板の画像と、
前記基板上に搭載された半導体チップの画像とを認識す
る画像認識装置と、 前記基板の画像と前記半導体チップの画像とを認識する
際に、透過光を照射する第1光学系および反射光を照射
する第2光学系と、 前記基板の画像と前記半導体チップの画像との認識結果
に基づいて、前記基板と前記半導体チップとの相対位置
を補正する位置決め機構とを有し、 複数の光学系を用いて前記基板上に前記半導体チップを
アライメントして実装することを特徴とする半導体チッ
プの実装装置。
5. An image of a substrate mounted on the stage,
An image recognition device that recognizes an image of a semiconductor chip mounted on the substrate, and a first optical system that emits transmitted light and a reflected light when recognizing the image of the substrate and the image of the semiconductor chip. A plurality of optical systems having a second optical system for irradiating and a positioning mechanism for correcting the relative position between the substrate and the semiconductor chip based on the recognition result of the image of the substrate and the image of the semiconductor chip. A semiconductor chip mounting apparatus, characterized in that the semiconductor chip is aligned and mounted on the substrate by using.
JP2002013731A 2002-01-23 2002-01-23 Semiconductor chip mounting method and device Pending JP2003218137A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002013731A JP2003218137A (en) 2002-01-23 2002-01-23 Semiconductor chip mounting method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002013731A JP2003218137A (en) 2002-01-23 2002-01-23 Semiconductor chip mounting method and device

Publications (1)

Publication Number Publication Date
JP2003218137A true JP2003218137A (en) 2003-07-31

Family

ID=27650615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002013731A Pending JP2003218137A (en) 2002-01-23 2002-01-23 Semiconductor chip mounting method and device

Country Status (1)

Country Link
JP (1) JP2003218137A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029658A1 (en) * 2003-09-22 2005-03-31 Murata Manufacturing Co., Ltd. Method and device for installing light emitting element
KR20190042419A (en) * 2017-02-13 2019-04-24 파스포드 테크놀로지 주식회사 Semiconductor manufacturing device and manufacturing method of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029658A1 (en) * 2003-09-22 2005-03-31 Murata Manufacturing Co., Ltd. Method and device for installing light emitting element
KR100758811B1 (en) * 2003-09-22 2007-09-13 가부시키가이샤 무라타 세이사쿠쇼 Method and device for installing light emitting element
CN100420109C (en) * 2003-09-22 2008-09-17 株式会社村田制作所 Method and device for installing light emitting element
KR20190042419A (en) * 2017-02-13 2019-04-24 파스포드 테크놀로지 주식회사 Semiconductor manufacturing device and manufacturing method of semiconductor device
KR102062121B1 (en) * 2017-02-13 2020-01-03 파스포드 테크놀로지 주식회사 Semiconductor manufacturing device and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US6808117B2 (en) Method and apparatus for calibrating marking position in chip scale marker
KR100914053B1 (en) Method and system for marking a workpiece such as a semiconductor wafer and laser marker for use therein
JPH0629577A (en) Manufacture of semiconductor light emitting element
JP2015190826A (en) Substrate inspection device
JP3400788B2 (en) Apparatus and method for detecting the position of a component and / or detecting the position of a connection of a component, and a mounting head provided with the device for detecting the position of a component and / or detecting the position of a connection of a component
JP3948551B2 (en) Mounting method and mounting apparatus
EP0777263A2 (en) Method and apparatus for alignment and bonding
JP2003218137A (en) Semiconductor chip mounting method and device
US5570184A (en) Method and apparatus for locating the position of lasing gaps for precise alignment and placement of optoelectric components
JP2004031868A (en) Mounting method and mounting apparatus
JP2016092350A (en) Electronic component mounting device and electronic component mounting method
CN108376665B (en) Processing method
US6266891B1 (en) Method of and apparatus for bonding component
CN111508862A (en) Laser welding device and method for semiconductor device
JP3448960B2 (en) Light emitting device assembling apparatus and assembling method
JP2000243762A (en) Manufacture of optical semiconductor device and pellet bonder for use therein
CN114688974A (en) Post-chip detection method and system for semiconductor bare chip in panel-level package
JP2003249797A (en) Mounting apparatus and alignment method therefor
KR101248143B1 (en) Image processing module and led chip bonding apparatus using thereof
US20030019909A1 (en) Die attach system and process using cornercube offset tool
JP3815637B2 (en) Component mounting device
US20230223290A1 (en) Device and method for wafer bonding alignment
JP2007042858A (en) Projection aligner
US20230223377A1 (en) Wafer bonding device and wafer bonding method
JP2020155737A (en) Semiconductor manufacturing device and manufacturing method of semiconductor device