JP2003215214A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JP2003215214A
JP2003215214A JP2002020421A JP2002020421A JP2003215214A JP 2003215214 A JP2003215214 A JP 2003215214A JP 2002020421 A JP2002020421 A JP 2002020421A JP 2002020421 A JP2002020421 A JP 2002020421A JP 2003215214 A JP2003215214 A JP 2003215214A
Authority
JP
Japan
Prior art keywords
functional block
data
power
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002020421A
Other languages
Japanese (ja)
Inventor
Takaharu Morohashi
隆治 諸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002020421A priority Critical patent/JP2003215214A/en
Publication of JP2003215214A publication Critical patent/JP2003215214A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device which prevents operating function blocks from malfunctioning without almost increasing the scale of a circuit which realizes the function of holding the output data of a functional block, when power supply to the function block is interrupted. <P>SOLUTION: A circuit block 100 is connected between the output terminal of the function block whose power interruption is performed and the input terminal of a function block whose power interruption is not performed. The circuit block 100 is provided with a selector 111 which selects an input data DIN or serial data SDIN from the function block whose power interruption is performed when a power interruption signal POFF is a signal representing a power supplying state, selects a held data held by a flip-flop 109 when power supply is interrupted, and outputs it to the operating function blocks when the power interruption signal is a signal representing a power interrupted state on the other hand. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に電源遮断機能を有する半導体集積回路装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device having a power cutoff function.

【0002】[0002]

【従来の技術】近年の半導体集積回路装置における技術
的課題の一つは、半導体集積回路中の機能ブロックが待
機状態であるときの消費電力を低減させることである。
従来から消費電力低減のために様々な工夫がなされてい
るが、その典型的な方法としては、機能ブロック内部に
供給するクロックを停止することである。
2. Description of the Related Art One of the technical problems in recent semiconductor integrated circuit devices is to reduce power consumption when a functional block in a semiconductor integrated circuit is in a standby state.
Conventionally, various measures have been taken to reduce power consumption, but a typical method is to stop the clock supplied to the inside of the functional block.

【0003】しかし、プロセスの微細化に伴いトランジ
スタのオフリーク電流が大きくなっている。従って、待
機状態である機能ブロックの内部クロック停止を行って
も、オフリーク電流よる消費電力が増大し、消費電力削
減効果が十分ではなくなってきている。これを解決する
方法の一つとして、待機状態時に、機能ブロック内への
電源供給を遮断する手段がある。これは、電源供給を遮
断することにより、機能ブロック内のトランジスタのオ
フリーク電流をなくし、消費電力を削減するというもの
である。
However, the off-leakage current of a transistor is increasing with the miniaturization of the process. Therefore, even if the internal clock of the functional block in the standby state is stopped, the power consumption due to the off-leakage current increases, and the power consumption reduction effect is becoming insufficient. As one of the methods for solving this, there is a means for cutting off the power supply to the functional block in the standby state. This is to cut off the power supply to eliminate the off-leakage current of the transistors in the functional block and reduce the power consumption.

【0004】このように、機能ブロック内への電源供給
を遮断した際に問題となるのが、電源遮断を行う機能ブ
ロックから電源遮断を行わない機能ブロックへ接続され
た信号に関してである。この信号は、機能ブロックが電
源遮断状態になった際、電圧的にフローティング状態に
なるため、この信号を入力とする電源遮断を行わない機
能ブロックの入力ゲートがフローティングになり、結果
としてその入力ゲートにリークを生じさせる原因とな
る。
As described above, a problem when the power supply to the functional block is cut off is a signal connected from the functional block that cuts off the power to the functional block that does not cut off the power. This signal becomes a floating state in terms of voltage when the functional block is in the power-off state, so the input gate of the functional block that receives this signal and does not perform power-off becomes floating, and as a result, its input gate It will cause a leak in the.

【0005】このため、従来では、図4(a)に示すよ
うに、電源遮断を行う機能ブロック401の出力端子と
電源遮断を行わない機能ブロック402の入力端子との
間に、電圧固定回路403を設け、この電圧固定回路4
03が、電源遮断時に、論理「0」の電源遮断信号PO
FFにより、機能ブロック402への信号電圧をグラウ
ンドレベル(論理「0」)に固定することで、電源遮断
を行わない機能ブロック402の入力ゲートがフローテ
ィングになることを回避している。なお、図4(b)に
示す電圧固定回路403は、一例としてAND回路で構
成されているが、OR回路で構成することで、論理
「1」の電源遮断信号POFFにより、機能ブロック4
02への信号電圧を電源電圧レベル(論理「1」)に固
定することもできる。
For this reason, conventionally, as shown in FIG. 4A, the voltage fixing circuit 403 is provided between the output terminal of the functional block 401 that cuts off the power and the input terminal of the functional block 402 that does not cut off the power. This voltage fixing circuit 4
03 is a power-off signal PO of logic "0" at power-off
By fixing the signal voltage to the functional block 402 to the ground level (logic “0”) by the FF, it is possible to prevent the input gate of the functional block 402 that does not perform power shutoff from floating. The voltage fixing circuit 403 shown in FIG. 4B is configured by an AND circuit as an example. However, by configuring the voltage fixing circuit 403 by an OR circuit, the functional block 4 is activated by the power cutoff signal POFF of logic “1”.
It is also possible to fix the signal voltage to 02 to the power supply voltage level (logic "1").

【0006】また、プロセッサなどの処理装置において
も、ある命令を実行している間、ある機能ブロックが動
作不要である場合、上記と同様にして、この動作不要な
機能ブロックへの電源供給を遮断して消費電力を低減さ
せている。しかし、電圧固定回路403により、出力信
号が電源電圧レベルあるいはグラウンドレベルのいずれ
かに固定されると、電源供給が遮断される機能ブロック
401の出力信号が、電源遮断を行わない機能ブロック
402の制御信号などとして使用されている場合、電源
遮断時に制御信号の論理が変化することになり、機能ブ
ロック402が誤動作する恐れがある。そのため、電源
遮断される前の制御信号の論理を保持するようなデータ
保持回路を追加することで、ある機能ブロックが電源遮
断されても、動作中の機能ブロックが誤動作しないよう
に設計している。
Also, in a processing device such as a processor, when a certain functional block does not need to operate while a certain instruction is being executed, the power supply to the functional block that does not require the operation is shut off in the same manner as described above. To reduce power consumption. However, when the voltage fixing circuit 403 fixes the output signal to either the power supply voltage level or the ground level, the output signal of the functional block 401 whose power supply is cut off is controlled by the functional block 402 which does not cut off the power supply. When used as a signal or the like, the logic of the control signal changes when the power is cut off, which may cause the functional block 402 to malfunction. Therefore, by adding a data holding circuit that holds the logic of the control signal before the power is cut off, even if the power of a certain function block is cut off, the function block in operation does not malfunction. .

【0007】ところで、最近、JTAG(Joint Test A
ction Group)により提案され、IEEE Standard 1149.1-
1990規格(IEEE Standard Test Access Port and Bounda
ry Scan Architecture)として標準化されているバウン
ダリスキャン(Boundary Scan)回路を実装し、シリアル
データにより、機能ブロックの入力に任意に信号の論理
レベル与え、その出力結果をモニタしたり、動作中の出
力信号状態をモニタしたり、各種テスト、デバッグを可
能とした半導体集積回路装置が、一般的に、設計、製造
されている。
By the way, recently, JTAG (Joint Test A
ction group) and IEEE Standard 1149.1-
1990 Standard (IEEE Standard Test Access Port and Bounda
Boundary scan circuit, which is standardized as ry scan architecture, is implemented, and the logical level of the signal is arbitrarily given to the input of the functional block by serial data, and the output result can be monitored and the output signal during operation can be monitored. Generally, a semiconductor integrated circuit device capable of monitoring the state and performing various tests and debugs is designed and manufactured.

【0008】よく知られているように、バウンダリスキ
ャン手法においては、例えば、図5に示すように、半導
体集積回路内のある機能ブロック500の入力端子50
1、出力端子502と、別の機能ブロックやデバイス端
子との間に、「セル」と呼ばれるシフトレジスタを配置
し、セル503を通過する信号をモニタしたり、セル5
03に対する値の設定を可能にしており、このセル50
3を一連に接続したものをバウンダリスキャンレジスタ
という。なお、図5において、504はTAP(テスト
・アクセス・ポイント)コントローラで、バウンダリス
キャンを制御する順序回路(ステートマシン)である。
As is well known, in the boundary scan method, for example, as shown in FIG. 5, an input terminal 50 of a functional block 500 in a semiconductor integrated circuit is used.
1. A shift register called “cell” is arranged between the output terminal 502 and another functional block or device terminal to monitor a signal passing through the cell 503 or
It is possible to set the value for 03
Boundary scan register is a series connection of 3's. In FIG. 5, reference numeral 504 is a TAP (test access point) controller, which is a sequential circuit (state machine) that controls the boundary scan.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記の
ようなバウンダリスキャンレジスタを具備した機能ブロ
ックの電源遮断を行う場合、バウンダリスキャンレジス
タのさらに外側周辺に、電源遮断時の電圧固定回路ある
いはデータ保持回路を配置する必要があり、その結果、
回路規模が増大することになる。
However, when powering down the functional block having the boundary scan register as described above, a voltage fixing circuit or a data holding circuit at the time of powering down is further provided around the boundary scan register. Must be placed, and as a result,
The circuit scale will increase.

【0010】また、プロセッサなどの処理装置において
は、機能ブロックが電源遮断後から再び電源供給され復
帰する場合、電源遮断を行っていた機能ブロックは内部
論理を初期化して復帰する。このため、従来のような電
源遮断時のデータ保持回路だけでは、電源供給開始と同
時に出力信号が初期状態の信号論理に変化することにな
り、これが周辺の動作状態にある機能ブロックへの制御
信号などの場合には、誤動作を生じさせる原因となりう
る。
Further, in a processing device such as a processor, when power is supplied to a functional block and then restored, the functional block that has been powered off initializes its internal logic and returns. For this reason, the output data changes to the signal logic of the initial state at the same time when the power supply is started only with the conventional data holding circuit at the time of power shutoff, which is the control signal to the functional block in the peripheral operation state. In such a case, it may cause a malfunction.

【0011】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、バウンダリスキャンレジスタ
を具備した機能ブロックの電源遮断を行う場合に、その
出力データの保持機能を実現する回路の規模がほとんど
増大することなく、また電源供給開始時に、電源遮断を
行っていた機能ブロックからの出力信号の論理が初期状
態に変化しても、動作中の機能ブロックが誤動作するこ
とのない半導体集積回路装置を提供することにある。
The present invention has been made in view of the above problems, and an object thereof is a circuit that realizes a function of holding output data of a functional block having a boundary scan register when the power is cut off. The semiconductor that does not malfunction even if the logic of the output signal from the function block that was shutting down the power supply changes to the initial state when the power supply is started. An object is to provide an integrated circuit device.

【0012】[0012]

【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第1の半導体集積回路装置は、電源の
供給/遮断が行われる第1の機能ブロックの出力端子
と、電源の遮断が行われない第2の機能ブロックの入力
端子との間に接続され、第1の機能ブロックの出力端子
からの出力データを受けて、第2の機能ブロックの入力
端子に出力すると共に、内部に保持したシリアルデータ
を順に転送してバウンダリスキャンを行う複数の回路ブ
ロックを有する半導体集積回路装置であって、複数の回
路ブロックの各々は、電源の供給/遮断状態を示す電源
遮断信号またはシリアル転送用のクロック信号に応じ
て、第1の機能ブロックの出力端子からの出力データま
たはシリアルデータをラッチして保持するラッチ回路
と、電源遮断信号が電源の供給状態を示す場合、第1の
機能ブロックの出力端子からの出力データまたはシリア
ルデータを選択し、一方、電源遮断信号が電源の遮断状
態を示す場合、電源遮断時にラッチ回路で保持された保
持データを選択して、第2の機能ブロックに出力する選
択回路とを備えたことを特徴とする。
In order to achieve the above-mentioned object, a first semiconductor integrated circuit device according to the present invention has an output terminal of a first functional block to which power is supplied / interrupted and a power supply. It is connected between the input terminal of the second functional block that is not interrupted, receives the output data from the output terminal of the first functional block, and outputs it to the input terminal of the second functional block. 1. A semiconductor integrated circuit device having a plurality of circuit blocks for sequentially performing a boundary scan by sequentially transferring the serial data held in each of the plurality of circuit blocks, wherein each of the plurality of circuit blocks is a power-off signal or a serial transfer signal indicating a power supply / interruption state. A latch circuit that latches and holds output data or serial data from the output terminal of the first functional block according to the clock signal for power supply When the supply state is indicated, the output data or serial data from the output terminal of the first functional block is selected. On the other hand, when the power cutoff signal indicates the power cutoff state, the holding data held by the latch circuit at the time of the power cutoff And a selection circuit for selecting and outputting to the second functional block.

【0013】この構成によれば、出力端子にバウンダリ
スキャン回路が接続された機能ブロックに対して電源遮
断を行う場合に、その機能ブロックからの出力信号を使
用している動作ブロックに対して、誤動作を生じさせな
いようにする出力データ保持機能を、ほとんど回路規模
を増大させることなく実現しうる。
According to this configuration, when the power supply to the functional block having the boundary scan circuit connected to the output terminal is cut off, the operation block using the output signal from the functional block malfunctions. The output data holding function for preventing the occurrence of the above can be realized with almost no increase in the circuit scale.

【0014】前記の目的を達成するため、本発明に係る
第2の半導体集積回路装置は、電源の供給/遮断が行わ
れる第1の機能ブロックの出力端子と、電源の遮断が行
われない第2の機能ブロックの入力端子との間に接続さ
れ、第1の機能ブロックの出力端子からの出力データを
受けて、第2の機能ブロックの入力端子に出力すると共
に、出力データを内部に保持する回路ブロックを有する
半導体集積回路装置であって、回路ブロックは、電源の
供給/遮断状態を示す電源遮断信号に応じて、第1の機
能ブロックの出力端子からの出力データをラッチして保
持するラッチ回路と、電源遮断信号が電源の供給状態を
示す場合、第1の機能ブロックの出力端子からの出力デ
ータを選択し、一方、電源遮断信号が電源の遮断状態を
示す場合、電源遮断時にラッチ回路で保持された保持デ
ータを選択して、第2の機能ブロックに出力する選択回
路とを備え、選択回路は、電源遮断信号が電源の遮断状
態から供給状態へと変化した場合、第1の機能ブロック
からの出力データが更新されるまで、ラッチ回路に保持
されたデータを選択し、第1の機能ブロックにおいて出
力データが更新された場合、第1の機能ブロックの出力
端子からの出力データを選択することを特徴とする。
In order to achieve the above-mentioned object, a second semiconductor integrated circuit device according to the present invention has an output terminal of a first functional block to which power is supplied / interrupted and a power supply not interrupted. It is connected between the input terminal of the second functional block, receives the output data from the output terminal of the first functional block, outputs it to the input terminal of the second functional block, and holds the output data internally. A semiconductor integrated circuit device having a circuit block, wherein the circuit block latches and holds output data from an output terminal of the first functional block in response to a power cutoff signal indicating a power supply / interruption state. Select the output data from the output terminal of the first functional block when the circuit and the power cutoff signal indicate the power supply state, while the power cutoff signal is selected when the power cutoff signal indicates the power cut state. A selection circuit for selecting the held data held by the latch circuit and outputting it to the second functional block when the power cutoff signal changes from the power cutoff state to the supply state; The data held in the latch circuit is selected until the output data from the first functional block is updated, and when the output data is updated in the first functional block, the output from the output terminal of the first functional block Characterized by selecting data.

【0015】この構成によれば、電源遮断から復帰する
場合に、機能ブロックからの出力信号の更新タイミング
と同期させて、電源遮断前の保持データから更新データ
に切り換えることで、機能ブロックからの出力信号を使
用している動作ブロックに対して、誤動作を抑えること
ができる。
According to this structure, when the power is restored, the output from the functional block is switched by synchronizing the update timing of the output signal from the functional block and switching from the held data before the power shutdown to the updated data. A malfunction can be suppressed for an operation block using a signal.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら具体的に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be specifically described below with reference to the drawings.

【0017】(第1の実施形態)図1は、本発明の第1
の実施形態に係るバウンダリスキャン機能を有する半導
体集積回路装置の部分構成を示す回路図である。図1の
回路ブロック100は、電源の供給/遮断が行われる機
能ブロック(不図示)の出力端子と電源遮断が行われな
い機能ブロック(不図示)の入力端子との間に接続され
る。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
3 is a circuit diagram showing a partial configuration of a semiconductor integrated circuit device having a boundary scan function according to the embodiment of FIG. The circuit block 100 of FIG. 1 is connected between an output terminal of a functional block (not shown) to which power is supplied / cut off and an input terminal of a functional block (not shown) to which power is not cut off.

【0018】この回路ブロック100は、接続端子とし
て、待機状態時に電源が遮断される機能ブロックの出力
端子に接続され、入力データ(DIN)用のデータ入力
端子101と、シリアルデータ(SDIN)が入力され
るシリアルデータ入力端子102と、シリアルクロック
(SCLK)が入力される端子103と、電源遮断信号
(POFF:電源供給時に「0」、電源遮断時に
「1」)が入力される端子104と、シリアル転送モー
ド信号(STMODE)が入力される端子105と、電
源が遮断されない機能ブロックの入力端子に接続され、
出力データ(DOUT)用のデータ出力端子106とを
有する。
This circuit block 100 is connected as a connection terminal to the output terminal of the functional block whose power is cut off in the standby state, and the data input terminal 101 for input data (DIN) and the serial data (SDIN) are input. A serial data input terminal 102, a terminal 103 to which a serial clock (SCLK) is input, and a terminal 104 to which a power cutoff signal (POFF: “0” when power is supplied, “1” when power is cut off) are input. Connected to the terminal 105 to which the serial transfer mode signal (STMODE) is input and the input terminal of the functional block whose power is not cut off,
A data output terminal 106 for output data (DOUT).

【0019】また、回路ブロック100は、その内部
に、シリアル転送モード信号STMODEに応じて、入
力データDINかまたはシリアルデータSDINを選択
出力するセレクタ107(SMODE=「0」でDI
N、SMODE=「1」でSDINを選択)と、シリア
ル転送モード信号STMODEに応じて、電源遮断信号
POFFかまたはシリアルクロックSCLKを選択出力
するセレクタ108(SMODE=「0」でPOFF、
SMODE=「1」でSCLKを選択)と、セレクタ1
07からの出力データをセレクタ108からの出力信号
(ICLK)の立ち上がりでラッチして保持するフリッ
プフロップ109と、電源遮断信号POFFとシリアル
モード転送信号STMODEとの論理和をとるOR回路
110と、OR回路110からの出力信号(OROU
T)に応じて、入力データDINかまたはフリップフロ
ップ109からの出力データ(FOUT)を選択出力す
るセレクタ111(OROUT=「0」(POFFとS
TMODEが共に「0」)でDIN、OROUT=
「1」(POFFとSTMODEのいずれかが「1」)
でFOUTを選択)とを備える。
Further, the circuit block 100 has a selector 107 (SMODE = “0”) which selectively outputs the input data DIN or the serial data SDIN according to the serial transfer mode signal STMODE.
N, SMODE = “1” selects SDIN), and a selector 108 that selectively outputs the power-off signal POFF or the serial clock SCLK according to the serial transfer mode signal STMODE (SMODE = “0” POFF,
SMODE = “1” selects SCLK) and selector 1
Flip-flop 109 that latches and holds the output data from 07 at the rising edge of the output signal (ICLK) from selector 108, OR circuit 110 that ORs power-off signal POFF and serial mode transfer signal STMODE, and OR Output signal from circuit 110 (OROU
Selector 111 (OROUT = “0” (POFF and S) that selectively outputs input data DIN or output data (FOUT) from flip-flop 109 according to T).
When both TMODEs are "0"), DIN and OROUT =
"1" (Either POFF or STMODE is "1")
And select FOUT).

【0020】次に、このように構成された回路ブロック
100の動作について説明する。
Next, the operation of the circuit block 100 thus configured will be described.

【0021】通常動作時で、電源の供給/遮断を行う機
能ブロックへ電源が供給されている、すなわち電源遮断
信号POFFが「0」(グラウンドレベル)で且つシリ
アル転送モード信号STMODEが「0」である場合、
データ入力端子からの入力データDINが、セレクタ1
11で選択され、データ出力端子106に出力データD
OUTとして出力される。
In normal operation, power is supplied to the functional block for supplying / shutting off power, that is, the power shutoff signal POFF is "0" (ground level) and the serial transfer mode signal STMODE is "0". If there is
The input data DIN from the data input terminal is the selector 1
11 is selected and the output data D is output to the data output terminal 106.
It is output as OUT.

【0022】ここで、電源の供給/遮断を行う機能ブロ
ックが待機状態になったため、それへの電源供給を遮断
する場合、すなわちシリアル転送モード信号STMOD
Eが「0」のままで、電源遮断信号POFFが「0」か
ら「1」(電源電圧レベル)に変化すると、フリップフ
ロップ109は、入力データDINの論理をラッチして
保持し、同時に、セレクタ111は、フリップフロップ
109の出力データFOUTを選択し、データ出力端子
106に出力する。
Here, when the functional block for supplying / shutting off the power supply is in a standby state, the power supply to it is shut off, that is, the serial transfer mode signal STMOD.
When E is "0" and the power cutoff signal POFF changes from "0" to "1" (power supply voltage level), the flip-flop 109 latches and holds the logic of the input data DIN, and at the same time, the selector. 111 selects the output data FOUT of the flip-flop 109 and outputs it to the data output terminal 106.

【0023】以後、電源遮断中は、フリップフロップ1
09に保持されたデータが出力され続け、他の動作ブロ
ックへの信号論理は、電源遮断前の状態を維持すること
が可能となる。
Thereafter, the flip-flop 1 is turned on while the power is cut off.
The data held in 09 continues to be output, and the signal logic to the other operation blocks can maintain the state before the power-off.

【0024】また、デバッグやテスト動作などでバウン
ダリスキャン機能を使用する場合、すなわち電源遮断信
号POFFが「0」で且つシリアル転送モード信号ST
MODEが「1」である場合には、セレクタ107がシ
リアルデータSDINを選択し、セレクタ108がシリ
アルクロックSCLKを選択し、セレクタ111がフリ
ップフロップ109の出力データFOUTを選択するこ
とで、シフトレジスタとしての動作が可能となる。
When the boundary scan function is used for debugging or test operation, that is, the power cutoff signal POFF is "0" and the serial transfer mode signal ST
When MODE is “1”, the selector 107 selects the serial data SDIN, the selector 108 selects the serial clock SCLK, and the selector 111 selects the output data FOUT of the flip-flop 109, whereby a shift register is provided. Can be operated.

【0025】ここで、電源が遮断されている時、データ
入力端子101の状態はフローティングとなるが、電源
遮断信号POFFが「1」であるので、セレクタ111
は入力データDINを選択せず、フリップフロップ10
9の出力データFOUTを選択している。このため、デ
ータ入力端子101の状態がフローティングであること
に起因したリーク電流は生じない。また、電源供給が遮
断されてから、入力データDINが不定論理に変化する
までの時間を考慮すると、フリップフロップ109は電
源遮断前の入力データDINを十分ラッチすることが可
能である。
Here, when the power supply is cut off, the state of the data input terminal 101 becomes floating, but the power supply cutoff signal POFF is "1", so the selector 111
Does not select the input data DIN and the flip-flop 10
9 output data FOUT is selected. Therefore, the leak current due to the floating state of the data input terminal 101 does not occur. Further, considering the time from when the power supply is cut off until the input data DIN changes to an indefinite logic, the flip-flop 109 can sufficiently latch the input data DIN before the power supply is cut off.

【0026】図2(a)は、本実施形態の変形例を示す
ブロック図で、図2(b)は、回路ブロック202の内
部構成を示す回路図である。図2(a)および図2
(b)において、201はバウンダリスキャン回路であ
り、図1の回路ブロック100中の、セレクタ107、
フリップフロップ109、およびセレクタ111とで構
成されている。これは、図1の回路ブロック100中
の、セレクタ108、OR回路110、シセレクタ10
8からフリップフロップ109への出力信号ICLK、
OR回路110からセレクタ111への出力信号ORO
UT、およびシリアル転送モード信号STMODEが、
ある機能ブロック200の周辺のシリアル接続されたバ
ウンダリスキャン回路201に対してはすべて共通化可
能なためである。これを利用して、セレクタ108とO
R回路110を制御回路202として、バウンダリスキ
ャン回路201の外部に配置することによって、バウン
ダリスキャン回路部分の面積を低減している。
FIG. 2A is a block diagram showing a modified example of this embodiment, and FIG. 2B is a circuit diagram showing the internal structure of the circuit block 202. 2 (a) and 2
In (b), 201 is a boundary scan circuit, which is provided in the circuit block 100 of FIG.
It is composed of a flip-flop 109 and a selector 111. This is the selector 108, the OR circuit 110, and the system selector 10 in the circuit block 100 of FIG.
Output signal ICLK from 8 to the flip-flop 109,
Output signal ORO from OR circuit 110 to selector 111
UT and serial transfer mode signal STMODE
This is because all boundary scan circuits 201 connected in series around a certain functional block 200 can be shared. Using this, the selector 108 and O
By arranging the R circuit 110 as the control circuit 202 outside the boundary scan circuit 201, the area of the boundary scan circuit portion is reduced.

【0027】以上のように、本実施形態によれば、機能
ブロックへの電源供給が遮断される際に機能ブロックか
らの出力信号の論理を保持する機能と、バウンダリスキ
ャンのシフトレジスタ機能とを、一つのフリップフロッ
プ109で兼用させることができる。さらに、機能ブロ
ックからの出力信号をセレクタ111で受けることによ
り、電源遮断時の出力信号のフローティングを意識した
回路を別途追加する必要もない。その結果、バウンダリ
スキャン回路を機能ブロック周辺に有した半導体集積回
路装置において、回路をほとんど追加することなく電源
遮断時のデータ保持機能を実現することが可能となる。
As described above, according to this embodiment, the function of holding the logic of the output signal from the functional block when the power supply to the functional block is cut off, and the shift register function of the boundary scan, One flip-flop 109 can be shared. Further, since the selector 111 receives the output signal from the functional block, it is not necessary to separately add a circuit in consideration of the floating of the output signal when the power is cut off. As a result, in the semiconductor integrated circuit device having the boundary scan circuit in the periphery of the functional block, it becomes possible to realize the data holding function when the power is cut off, with almost no additional circuit.

【0028】(第2の実施形態)図3は、本発明の第2
の実施形態に係る半導体集積回路装置の部分構成例を示
すブロック図である。図3において、本実施形態の半導
体集積回路装置は、電源の供給/遮断が行われる機能ブ
ロック300の出力端子と、機能ブロック300の出力
端子と電源遮断が行われない機能ブロック(不図示)の
入力端子との間に接続された回路ブロック301とで構
成される。
(Second Embodiment) FIG. 3 shows a second embodiment of the present invention.
3 is a block diagram showing an example of a partial configuration of the semiconductor integrated circuit device according to the embodiment of FIG. In FIG. 3, the semiconductor integrated circuit device according to the present embodiment includes an output terminal of the functional block 300 to which power is supplied / interrupted and an output terminal of the functional block 300 and a functional block (not shown) in which power is not interrupted. It is composed of a circuit block 301 connected to the input terminal.

【0029】回路ブロック301は、接続端子として、
入力データ(DIN)用のデータ入力端子101と、ク
ロック信号(CLK)が入力されるクロック端子302
と、電源遮断信号(POFF)が入力される端子105
と、リセット信号(RS)が入力されるリセット端子3
03と、出力データ(DOUT)用のデータ出力端子1
06とを有する。
The circuit block 301 serves as a connection terminal.
A data input terminal 101 for input data (DIN) and a clock terminal 302 to which a clock signal (CLK) is input.
And a terminal 105 to which a power-off signal (POFF) is input
And a reset terminal 3 to which a reset signal (RS) is input
03 and a data output terminal 1 for output data (DOUT)
06 and.

【0030】また、回路ブロック301は、その内部
に、電源遮断信号POFFが「0」から「1」に変化し
た場合(電源遮断時)に、入力データDINをラッチし
て保持するフリップフロップ304と、機能ブロック3
00からのクロック信号CLKと電源遮断信号POFF
の反転信号との論理積をとるAND回路305と、AN
D回路305からの出力信号の立ち上がりで、D入力端
子のデータ「0」をラッチして保持し、電源遮断信号P
OFFが「1」の場合(電源遮断状態)に、「1」を出
力するフリップフロップ306と、フリップフロップ3
06からの出力信号FOUT2に応じて、入力データD
INかまたはフリップフロップ304からの出力信号F
OUT1を選択出力するセレクタ307(FOUT2=
「0」でDINを選択、FOUT2=「1」でFOUT
1を選択)とを備える。
Further, the circuit block 301 includes a flip-flop 304 which latches and holds the input data DIN when the power cutoff signal POFF changes from "0" to "1" (when the power is cut off). , Function block 3
Clock signal CLK from 00 and power cutoff signal POFF
AND circuit 305 that performs a logical product with the inversion signal of
At the rising edge of the output signal from the D circuit 305, the data “0” at the D input terminal is latched and held, and the power cutoff signal P
When OFF is “1” (power-off state), the flip-flop 306 that outputs “1” and the flip-flop 3
Input data D according to the output signal FOUT2 from 06.
IN or output signal F from flip-flop 304
A selector 307 that selectively outputs OUT1 (FOUT2 =
Select "0" for DIN, FOUT2 = "1" for FOUT
1 is selected).

【0031】また、機能ブロック300は、入力データ
DINの論理を生成するフリップフロップ群308およ
び組合せ回路309と、イネーブル信号(EN)が
「1」の場合に、システムクロック(SCLK)をクロ
ック信号CLKとして回路ブロック301に出力すると
共に、フリップフロップ群308にクロック信号CLK
を出力するAND回路とを備える。
Further, the functional block 300 outputs the system clock (SCLK) to the clock signal CLK when the enable signal (EN) is "1" and the flip-flop group 308 and the combinational circuit 309 which generate the logic of the input data DIN. To the circuit block 301 and to the flip-flop group 308 as the clock signal CLK.
And an AND circuit for outputting.

【0032】次に、このように構成された回路ブロック
301の動作について説明する。
Next, the operation of the circuit block 301 thus configured will be described.

【0033】リセットスタートした後の通常動作時、機
能ブロック300へ電源が供給されている場合、すなわ
ち電源遮断信号POFFが「0」で、フリップフロップ
306の出力信号FOUT2が「0」の場合、入力デー
タDINがセレクタ307により選択され、データ出力
端子106に出力データDOUTとして出力される。
In the normal operation after the reset start, when the power is supplied to the functional block 300, that is, when the power cutoff signal POFF is "0" and the output signal FOUT2 of the flip-flop 306 is "0", the input is made. The data DIN is selected by the selector 307 and output to the data output terminal 106 as output data DOUT.

【0034】ここで、機能ブロック300が待機状態に
なり電源供給を遮断する場合、すなわち電源遮断信号P
OFFが「0」から「1」に変化すると、フリップフロ
ップ304は、データ入力DINの信号論理をラッチし
て保持し、同時に、フリップフロップ306は電源遮断
信号POFFによって「1」にセットされる。その結
果、セレクタ307は、フリップフロップ306から
「1」の出力信号FOUT2を受けて、フリップフロッ
プ304からの出力信号FOUT1を選択し、それを出
力データDOUTとしてデータ出力端子106に出力す
る。
Here, when the functional block 300 is in the standby state and shuts off the power supply, that is, the power shutoff signal P.
When OFF changes from "0" to "1", the flip-flop 304 latches and holds the signal logic of the data input DIN, and at the same time, the flip-flop 306 is set to "1" by the power cutoff signal POFF. As a result, the selector 307 receives the output signal FOUT2 of “1” from the flip-flop 306, selects the output signal FOUT1 from the flip-flop 304, and outputs it as the output data DOUT to the data output terminal 106.

【0035】以後、電源遮断中は、データ出力端子10
6からは、フリップフロップ304に保持されたデータ
が出力され続け、他の動作ブロックへの信号論理は電源
遮断前の状態を維持することが可能となる。
After that, the data output terminal 10 is operated while the power is cut off.
From 6, the data held in the flip-flop 304 continues to be output, and the signal logic to other operation blocks can maintain the state before power-off.

【0036】次に、電源が供給され、電源遮断を行って
いた機能ブロック300が復帰する場合、すなわち電源
遮断信号POFFが「1」から「0」に変化すると、フ
リップフロップ304のクロックは「0」になるが、セ
レクタ307およびフリップフロップ306に動作の変
化がないため、そのまま、フリップフロップ304に保
持されたデータがデータ出力端子106から出力されつ
づける。
Next, when power is supplied and the functional block 300 that has been shut down is restored, that is, when the power shutoff signal POFF changes from "1" to "0", the clock of the flip-flop 304 becomes "0". However, since there is no change in operation of the selector 307 and the flip-flop 306, the data held in the flip-flop 304 continues to be output from the data output terminal 106 as it is.

【0037】その後、機能ブロック300が動作し始
め、入力データDINの論理を生成するフリップフロッ
プ群308の保持データが更新されると、すなわちフリ
ップフロップ群308へのクロック信号CLKが「0」
から「1」に変化すると、回路ブロック301では、そ
のクロック信号CLKがAND回路305を介してフリ
ップフロップ306に供給され、フリップフロップ30
6の出力信号FOUT2は同時に「0」に更新される。
これにより、セレクタ307は入力データDINを選択
し、データ出力端子106には機能ブロック300から
の出力信号の論理が出力され、更新されるべきタイミン
グでデータが更新されることになる。
After that, when the functional block 300 starts to operate and the data held in the flip-flop group 308 which generates the logic of the input data DIN is updated, that is, the clock signal CLK to the flip-flop group 308 is "0".
When it changes from “1” to “1”, in the circuit block 301, the clock signal CLK is supplied to the flip-flop 306 via the AND circuit 305, and the flip-flop 30
The output signal FOUT2 of 6 is updated to "0" at the same time.
As a result, the selector 307 selects the input data DIN, the logic of the output signal from the functional block 300 is output to the data output terminal 106, and the data is updated at the timing to be updated.

【0038】ここで、電源が遮断されている時、データ
入力端子101の状態はフローティングとなるが、電源
遮断信号POFFが「1」であるので、セレクタ307
は入力データDINを選択せず、フリップフロップ30
4の出力データFOUT1を選択している。このため、
データ入力端子101の状態がフローティングであるこ
とに起因したリーク電流は生じない。また、フリップフ
ロップ304は、電源遮断信号POFFが「1」である
ため、その内部でデータ入力端子(D)にトライステー
トインバータなどを接続して構成される。これにより、
リーク電流の発生を回避することができる。また、機能
ブロック300の出力信号の論理を更新するためのクロ
ック信号CLKを生成する方法としては、他の方法でも
構わない。
Here, when the power supply is cut off, the state of the data input terminal 101 becomes floating, but since the power supply cutoff signal POFF is "1", the selector 307 is selected.
Does not select the input data DIN and the flip-flop 30
4 output data FOUT1 is selected. For this reason,
Leakage current due to the floating state of the data input terminal 101 does not occur. Further, since the power cutoff signal POFF is “1”, the flip-flop 304 is configured by connecting a tri-state inverter or the like to the data input terminal (D) therein. This allows
It is possible to avoid the occurrence of leakage current. Further, as a method of generating the clock signal CLK for updating the logic of the output signal of the functional block 300, another method may be used.

【0039】以上のように、本実施形態によれば、機能
ブロック300への電源供給が遮断される際には、機能
ブロック300からの出力信号の論理が保持され、さら
に、電源供給により機能ブロックが復帰する際には、機
能ブロック300からの出力信号が更新されるときと同
じタイミングで、フリップフロップ304に保持されて
いる信号論理から、機能ブロック300からの出力信号
の論理に切り換える機能を実現することができる。その
結果、プロセッサなどの処理装置において、機能ブロッ
クが電源遮断後から再び電源が供給される時、機能ブロ
ックが初期化されることにより、信号が初期状態の信号
論理に変化することが回避できると同時に、出力信号の
更新タイミングと同期して電源遮断前の保持データと出
力データとが切り換わり、動作中の機能ブロックに対し
て誤動作を生じさせる原因を回避することが可能にな
る。
As described above, according to the present embodiment, when the power supply to the functional block 300 is cut off, the logic of the output signal from the functional block 300 is held, and the functional block is further supplied by the power supply. Is restored, the function of switching from the signal logic held in the flip-flop 304 to the logic of the output signal from the functional block 300 is realized at the same timing as when the output signal from the functional block 300 is updated. can do. As a result, in a processing device such as a processor, when power is supplied to a functional block again after the power is cut off, the functional block is initialized, and thus it is possible to prevent a signal from changing to a signal logic in an initial state. At the same time, it is possible to avoid the cause of the malfunction occurring in the functional block in operation, which is switched between the hold data before power-off and the output data in synchronization with the update timing of the output signal.

【0040】[0040]

【発明の効果】以上説明したように、本発明によれば、
出力端子にバウンダリスキャン回路が接続された機能ブ
ロックに対して電源遮断を行う場合に、その機能ブロッ
クからの出力信号を使用している動作ブロックに対し
て、誤動作を生じさせないようにする出力データ保持機
能を、ほとんど回路規模を増大させることなく実現しう
る。
As described above, according to the present invention,
Holds output data to prevent malfunctions in the operation block that uses the output signal from the functional block when powering off the functional block to which the boundary scan circuit is connected to the output terminal. The function can be realized with almost no increase in the circuit scale.

【0041】また、電源遮断から復帰する場合に、機能
ブロックからの出力信号の更新タイミングと同期させ
て、電源遮断前の保持データから更新データに切り換え
ることで、機能ブロックからの出力信号を使用している
動作ブロックに対して、誤動作を抑えることができる。
Further, when returning from power cutoff, the output signal from the functional block is used by switching from the hold data before power cutoff to the update data in synchronization with the update timing of the output signal from the functional block. It is possible to suppress malfunctions of the operating blocks that are in operation.

【0042】さらに、従来では電源遮断による動作中の
機能ブロックへの誤動作のため電源遮断を行えなかった
機能ブロックに対して、木目細かに電源制御することが
可能になり、さらなる低電力効果が期待できる。
Further, it becomes possible to finely control the power supply to the functional block which could not be shut down due to the malfunction of the functional block which is in operation due to the power shutoff, and further low power effect is expected. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1の実施形態に係るバウンダリス
キャン機能を有する半導体集積回路装置の部分構成を示
す回路図
FIG. 1 is a circuit diagram showing a partial configuration of a semiconductor integrated circuit device having a boundary scan function according to a first embodiment of the present invention.

【図2】 本発明の第1の実施形態に係るバウンダリス
キャン機能を有する半導体集積回路装置の変形例を示す
ブロック図(a)および回路ブロック202の内部構成
を示す回路図
FIG. 2 is a block diagram (a) showing a modified example of the semiconductor integrated circuit device having a boundary scan function according to the first embodiment of the present invention and a circuit diagram showing an internal configuration of a circuit block 202.

【図3】本発明の第2の実施形態に係る半導体集積回路
装置の部分構成例を示すブロック図
FIG. 3 is a block diagram showing a partial configuration example of a semiconductor integrated circuit device according to a second embodiment of the present invention.

【図4】 従来の半導体集積回路装置の部分構成を示す
ブロック図(a)および出力電圧固定回路403の内部
構成を示す回路図(b)
FIG. 4 is a block diagram (a) showing a partial configuration of a conventional semiconductor integrated circuit device and a circuit diagram (b) showing an internal configuration of an output voltage fixing circuit 403.

【図5】 従来のバウンダリスキャン機能を有する半導
体集積回路装置の部分構成を示すブロック図
FIG. 5 is a block diagram showing a partial configuration of a conventional semiconductor integrated circuit device having a boundary scan function.

【符号の説明】[Explanation of symbols]

100、201、301 出力データ保持機能を有する
回路ブロック 101 データ入力端子 102 シリアルデータ入力端子 103シリアルクロック入力端子 104 電源遮断信号入力端子 105 シリアル転送モード信号入力端子 106 データ出力端子 107、108、111、307 セレクタ 109、304、306 フリップフロップ 110 OR回路 200、300 電源遮断が行われる機能ブロック 202 制御回路 302 クロック信号入力端子 303 リセット信号入力端子 305、310 AND回路 308 フリップフロップ群
100, 201, 301 Circuit block 101 having an output data holding function 101 Data input terminal 102 Serial data input terminal 103 Serial clock input terminal 104 Power cutoff signal input terminal 105 Serial transfer mode signal input terminal 106 Data output terminals 107, 108, 111, 307 selector 109, 304, 306 flip-flop 110 OR circuit 200, 300 functional block 202 in which power is cut off control circuit 302 clock signal input terminal 303 reset signal input terminal 305, 310 AND circuit 308 flip-flop group

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G132 AA00 AA15 AC15 AG08 AH04 AK07 AK09 AL00 5F038 BH19 CD06 CD16 DF17 DT06 DT10 EZ20 5J032 AA00 AB02 AC13 5J056 AA03 BB21 CC00 CC14 EE08 FF01 FF07 FF09 GG14    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 2G132 AA00 AA15 AC15 AG08 AH04                       AK07 AK09 AL00                 5F038 BH19 CD06 CD16 DF17 DT06                       DT10 EZ20                 5J032 AA00 AB02 AC13                 5J056 AA03 BB21 CC00 CC14 EE08                       FF01 FF07 FF09 GG14

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電源の供給/遮断が行われる第1の機能
ブロックの出力端子と、電源の遮断が行われない第2の
機能ブロックの入力端子との間に接続され、前記第1の
機能ブロックの出力端子からの出力データを受けて、前
記第2の機能ブロックの入力端子に出力すると共に、内
部に保持したシリアルデータを順に転送してバウンダリ
スキャンを行う複数の回路ブロックを有する半導体集積
回路装置であって、前記複数の回路ブロックの各々は、 電源の供給/遮断状態を示す電源遮断信号またはシリア
ル転送用のクロック信号に応じて、前記第1の機能ブロ
ックの出力端子からの出力データまたは前記シリアルデ
ータをラッチして保持するラッチ回路と、 前記電源遮断信号が電源の供給状態を示す場合、前記第
1の機能ブロックの出力端子からの出力データまたは前
記シリアルデータを選択し、一方、前記電源遮断信号が
電源の遮断状態を示す場合、電源遮断時に前記ラッチ回
路で保持された保持データを選択して、前記第2の機能
ブロックに出力する選択回路とを備えたことを特徴とす
る半導体集積回路装置。
1. The first function block is connected between an output terminal of a first functional block where power is supplied / cut off and an input terminal of a second functional block where power is not cut off. A semiconductor integrated circuit having a plurality of circuit blocks for receiving output data from an output terminal of the block, outputting the data to an input terminal of the second functional block, and sequentially transferring internally held serial data to perform boundary scan. In the device, each of the plurality of circuit blocks is configured to output data from an output terminal of the first functional block according to a power cutoff signal indicating a power supply / cutoff state or a clock signal for serial transfer. A latch circuit for latching and holding the serial data; and an output terminal of the first functional block if the power cutoff signal indicates a power supply state. Output data or the serial data is selected, and when the power cutoff signal indicates a power cutoff state, the held data held in the latch circuit at the time of power cutoff is selected and the second functional block is selected. A semiconductor integrated circuit device comprising: a selection circuit for outputting.
【請求項2】 電源の供給/遮断が行われる第1の機能
ブロックの出力端子と、電源の遮断が行われない第2の
機能ブロックの入力端子との間に接続され、前記第1の
機能ブロックの出力端子からの出力データを受けて、前
記第2の機能ブロックの入力端子に出力すると共に、前
記出力データを内部に保持する回路ブロックを有する半
導体集積回路装置であって、前記回路ブロックは、 電源の供給/遮断状態を示す電源遮断信号に応じて、前
記第1の機能ブロックの出力端子からの出力データをラ
ッチして保持するラッチ回路と、 前記電源遮断信号が電源の供給状態を示す場合、前記第
1の機能ブロックの出力端子からの出力データを選択
し、一方、前記電源遮断信号が電源の遮断状態を示す場
合、電源遮断時に前記ラッチ回路で保持された保持デー
タを選択して、前記第2の機能ブロックに出力する選択
回路とを備え、 前記選択回路は、前記電源遮断信号が電源の遮断状態か
ら供給状態へと変化した場合、前記第1の機能ブロック
からの出力データが更新されるまで、前記ラッチ回路に
保持されたデータを選択し、前記第1の機能ブロックか
らの出力データが更新された場合、前記第1の機能ブロ
ックの出力端子からの出力データを選択することを特徴
とする半導体集積回路装置。
2. The first function block, which is connected between an output terminal of a first functional block where power is supplied / cut off and an input terminal of a second functional block where power is not cut off. A semiconductor integrated circuit device having a circuit block that receives output data from an output terminal of a block, outputs the data to an input terminal of the second functional block, and holds the output data inside, the circuit block comprising: A latch circuit that latches and holds output data from the output terminal of the first functional block according to a power cutoff signal indicating a power supply / shutdown state; and the power cutoff signal indicates a power supply state In this case, when the output data from the output terminal of the first functional block is selected, while the power cutoff signal indicates a power cutoff state, the data is held by the latch circuit when the power is cut off. A selection circuit for selecting the retained data and outputting it to the second functional block, wherein the selection circuit has the first function when the power cutoff signal changes from a power cutoff state to a supply state. The data held in the latch circuit is selected until the output data from the block is updated, and when the output data from the first functional block is updated, the data from the output terminal of the first functional block is selected. A semiconductor integrated circuit device characterized by selecting output data.
JP2002020421A 2002-01-29 2002-01-29 Semiconductor integrated circuit device Withdrawn JP2003215214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002020421A JP2003215214A (en) 2002-01-29 2002-01-29 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002020421A JP2003215214A (en) 2002-01-29 2002-01-29 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2003215214A true JP2003215214A (en) 2003-07-30

Family

ID=27654352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002020421A Withdrawn JP2003215214A (en) 2002-01-29 2002-01-29 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2003215214A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078754A (en) * 2006-09-19 2008-04-03 Renesas Technology Corp Semiconductor integrated circuit
JP2009147918A (en) * 2007-12-13 2009-07-02 Arm Ltd Maintaining output i/o signals within integrated circuit with multiple power domains
JP2010011226A (en) * 2008-06-27 2010-01-14 Sharp Corp Semiconductor integrated circuit and control method thereof
US7652333B2 (en) 2005-12-27 2010-01-26 Renesas Technology Corp. Semiconductor integrated circuit
JP2010212640A (en) * 2009-03-12 2010-09-24 Ricoh Co Ltd Integrated circuit, and device and method for supporting the same
JP2011146903A (en) * 2010-01-14 2011-07-28 Renesas Electronics Corp Semiconductor device and method for controlling semiconductor device
JP2012008093A (en) * 2010-06-28 2012-01-12 Fujitsu Semiconductor Ltd Semiconductor integrated circuit
JP2014140031A (en) * 2007-05-08 2014-07-31 Qualcomm Incorporated Method and apparatus for power-down of analog integrated circuit
WO2016023216A1 (en) * 2014-08-15 2016-02-18 华为技术有限公司 Test apparatus and asynchronous circuit for testability

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652333B2 (en) 2005-12-27 2010-01-26 Renesas Technology Corp. Semiconductor integrated circuit
JP2008078754A (en) * 2006-09-19 2008-04-03 Renesas Technology Corp Semiconductor integrated circuit
JP2014140031A (en) * 2007-05-08 2014-07-31 Qualcomm Incorporated Method and apparatus for power-down of analog integrated circuit
JP2009147918A (en) * 2007-12-13 2009-07-02 Arm Ltd Maintaining output i/o signals within integrated circuit with multiple power domains
JP2010011226A (en) * 2008-06-27 2010-01-14 Sharp Corp Semiconductor integrated circuit and control method thereof
JP2010212640A (en) * 2009-03-12 2010-09-24 Ricoh Co Ltd Integrated circuit, and device and method for supporting the same
JP2011146903A (en) * 2010-01-14 2011-07-28 Renesas Electronics Corp Semiconductor device and method for controlling semiconductor device
JP2012008093A (en) * 2010-06-28 2012-01-12 Fujitsu Semiconductor Ltd Semiconductor integrated circuit
WO2016023216A1 (en) * 2014-08-15 2016-02-18 华为技术有限公司 Test apparatus and asynchronous circuit for testability
CN105593694A (en) * 2014-08-15 2016-05-18 华为技术有限公司 Test apparatus and asynchronous circuit for testability
US10209299B2 (en) 2014-08-15 2019-02-19 Huawei Technologies Co., Ltd. Test apparatus and testable asynchronous circuit

Similar Documents

Publication Publication Date Title
JP5232638B2 (en) Data storage circuit and method during operation and sleep mode
US7616040B2 (en) Flip-flop and semiconductor integrated circuit
US7743297B2 (en) Electronic circuit and integrated circuit including scan testing circuit, and power consumption reducing method used for integrated circuit
RU2004137817A (en) ENERGY INDEPENDENT MULTI-THREAD CMOS LEAKAGE TRIGGER
US7511535B2 (en) Fine-grained power management of synchronous and asynchronous datapath circuits
US8453098B2 (en) Scan chain modification for reduced leakage
US20080178030A1 (en) Semiconductor integrated circuit and electric power supply controlling method thereof
JP2012202991A (en) Low-power and area-efficient scan cell for integrated circuit testing
JP2008527822A (en) Latch circuit having data holding latch
JP2535670B2 (en) Boundary scan cancel for bidirectional input / output terminals
US20100153759A1 (en) Power gating technique to reduce power in functional and test modes
US10401430B2 (en) Semiconductor integrated circuit and semiconductor integrated circuit diagnosis method
JP2001305180A (en) Scan flip-flop circuit and scan test method using the same
JP2009159011A (en) Semiconductor integrated circuit
JP2003215214A (en) Semiconductor integrated circuit device
JP2003043108A (en) Flip-flop and scan-path circuit
JP4883621B2 (en) Semiconductor integrated circuit
US6493272B1 (en) Data holding circuit having backup function
EP2143111B1 (en) Sharing routing of a test signal with an alternative power supply to combinatorial logic for low power design
US7292064B2 (en) Minimizing timing skew among chip level outputs for registered output signals
JP2002340986A (en) Semiconductor integrated circuit and failure detecting method of semiconductor integrated circuit
JP2003316566A (en) Pipeline processor
JP5466485B2 (en) Microcomputer
JP2007110728A (en) Method and circuit for data retention in operational and sleep modes
CN112269703A (en) Testability framework of chip

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405