JP2003209284A - Optical semiconductor element - Google Patents

Optical semiconductor element

Info

Publication number
JP2003209284A
JP2003209284A JP2002004883A JP2002004883A JP2003209284A JP 2003209284 A JP2003209284 A JP 2003209284A JP 2002004883 A JP2002004883 A JP 2002004883A JP 2002004883 A JP2002004883 A JP 2002004883A JP 2003209284 A JP2003209284 A JP 2003209284A
Authority
JP
Japan
Prior art keywords
layer
substrate
optical semiconductor
gap
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002004883A
Other languages
Japanese (ja)
Inventor
Makoto Yamane
山根  真
Hiromi Takasu
高須  広海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP2002004883A priority Critical patent/JP2003209284A/en
Publication of JP2003209284A publication Critical patent/JP2003209284A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an optical semiconductor element, which is reduced in the movement of dislocation from a substrate to the other layer, small in an element size, and easy in wiring work. <P>SOLUTION: This optical semiconductor element is provided with a substrate 2 composed of single crystal of Si or GaAs, a plurality of insulating layers 3 which are aligned being spaced apart from each other by gaps 4 between them and formed in a stripe type on the substrate 2, a growth layer 5 which is arranged so as to cover the gaps 4 and the insulating layers 3 and composed of III nitride compound, and a light emitting layer 6 which is arranged above the growth layer 5. Further, a first matching layer 12 composed of single crystal of Al is arranged between a surface of the substrate 2 and backs of the insulating layers 3, and a second matching layer 13 is arranged which is formed so as to cover the gaps 4 and the insulating layers 3, positioned below the growth layer 5 and composed of single crystal of GaAlN. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は光半導体素子に関す
る。
TECHNICAL FIELD The present invention relates to an optical semiconductor device.

【0002】[0002]

【従来の技術】従来から、この種の素子は例えば、特開
平6−268259号公報に示されている。この公報に
よれば、図15の断面図に示す様に、サファイア基板1
11上にバッファ層112と、コンタクト層113と、
クラッド層114と、発光層115と、クラッド層11
6と、コンタクト層117と、P電極118とが設けら
れている。コンタクト層113を構成する低い位置の表
面上にN電極119が設けられている。これらの層によ
り、光半導体素子120が構成されている。
2. Description of the Related Art Conventionally, an element of this type is disclosed in, for example, Japanese Patent Laid-Open No. 6-268259. According to this publication, as shown in the sectional view of FIG.
A buffer layer 112, a contact layer 113, and
The clad layer 114, the light emitting layer 115, and the clad layer 11
6, a contact layer 117, and a P electrode 118 are provided. An N electrode 119 is provided on the lower surface of the contact layer 113. The optical semiconductor element 120 is configured by these layers.

【0003】[0003]

【発明が解決しようとする課題】しかし、上記光半導体
素子120では、サファイア基板111とバッファ層1
12は各々、格子定数が大きく異なる。その結果、サフ
ァイア基板111から上方へ向かって、転位(格子定数
の違いによる歪み)が移動する。移動する転位密度は約
1010cm-2程度と大きい。この転位部分には不純物が
集まり易い。その結果、発光層115に不純物が侵入
し、光出力が劣化する第1の欠点が有る。
However, in the above optical semiconductor device 120, the sapphire substrate 111 and the buffer layer 1 are used.
12 has a greatly different lattice constant. As a result, dislocations (strains due to differences in lattice constants) move upward from the sapphire substrate 111. The moving dislocation density is as large as about 10 10 cm -2 . Impurities are likely to collect at this dislocation portion. As a result, there is a first drawback that impurities penetrate into the light emitting layer 115 and the light output deteriorates.

【0004】また、上記光半導体素子120では、外形
に段差が有るので、素子の外形サイズが大きくなる、第
2の欠点が有る。更に、P電極118およびN電極11
9が共に表面側にあるので、2個のワイヤーで接続し、
配線に手間がかかる第3の欠点が有る。
Further, the optical semiconductor element 120 has a second defect that the outer size of the element becomes large because the outer shape has a step. Furthermore, the P electrode 118 and the N electrode 11
Since 9 is on the front side, connect with 2 wires,
There is a third drawback that wiring is troublesome.

【0005】そこで、本発明はこの様な従来の欠点を考
慮し、基板から他の層への転位の移動が少ない、素子サ
イズが小さい、配線作業が容易な光半導体素子を提供す
る。
In view of the above-mentioned conventional drawbacks, the present invention provides an optical semiconductor device in which dislocation migration from the substrate to other layers is small, the device size is small, and wiring work is easy.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に、請求項1の本発明では、Siの単結晶又はGaAs
の単結晶から成る基板と、隙間を置いて互いに離れて整
列し、前記基板上にストライプ状に設けられた複数の絶
縁層と、前記隙間および前記絶縁層を覆う様に設けら
れ、3族窒化化合物から成る成長層と、前記成長層の上
方に設けられた発光層とを具備した。
In order to solve the above problems, according to the present invention of claim 1, a single crystal of Si or GaAs is used.
A plurality of insulating layers arranged in a stripe pattern on the substrate and spaced apart from each other by a substrate made of a single crystal, and a group III nitride that is provided so as to cover the gap and the insulating layer. A growth layer made of a compound and a light emitting layer provided above the growth layer were provided.

【0007】請求項2の本発明では、前記基板の表面と
前記絶縁層の裏面との間に、Alの単結晶から成る第1
整合層を設け、前記隙間および前記絶縁層を覆う様に形
成され、かつ前記成長層の下に位置し、GaAlNの単
結晶から成る第2整合層を設けた。
According to the second aspect of the present invention, a first single crystal of Al is provided between the front surface of the substrate and the back surface of the insulating layer.
A matching layer is provided, and a second matching layer made of a GaAlN single crystal is provided so as to cover the gap and the insulating layer and is located below the growth layer.

【0008】請求項3の本発明では、前記絶縁層は、断
面が略台形状に形成された。
In the present invention of claim 3, the insulating layer is formed in a substantially trapezoidal cross section.

【0009】請求項4の本発明では、前記基板の表面側
は、断面が間隔を置いて、複数の略台形部に形成され、
前記絶縁層は、前記台形部の上面に形成された。
According to a fourth aspect of the present invention, the surface side of the substrate is formed into a plurality of substantially trapezoidal portions with cross sections spaced from each other.
The insulating layer is formed on the upper surface of the trapezoidal portion.

【0010】請求項5の本発明では、Siの単結晶又は
GaAsの単結晶から成る基板と、隙間を置いて互いに
離れて整列し、前記基板の内部にストライプ状に設けら
れた複数の絶縁層と、前記基板上に設けられ、3族窒化
化合物から成る成長層と、前記成長層の上方に設けられ
た発光層とを具備した。
According to the fifth aspect of the present invention, a plurality of insulating layers arranged in stripes inside the substrate are aligned with a substrate made of a single crystal of Si or a single crystal of GaAs with a gap therebetween. And a growth layer formed on the substrate and made of a Group III nitride compound, and a light emitting layer provided above the growth layer.

【0011】請求項6の本発明では、前記隙間および前
記絶縁層の裏面を覆う様に形成されかつ前記基板の上に
位置し、Alの単結晶から成る第1整合層を設け、前記
隙間および前記絶縁層の表面と、前記成長層の裏面との
間に位置し、GaAlN単結晶から成る第2整合層を設
けた。
According to a sixth aspect of the present invention, there is provided a first matching layer which is formed so as to cover the gap and the back surface of the insulating layer and is located on the substrate and which is made of an Al single crystal. A second matching layer made of GaAlN single crystal was provided between the front surface of the insulating layer and the back surface of the growth layer.

【0012】請求項7の本発明では、前記成長層又は前
記絶縁層の熱膨張率と、前記基板の熱膨張率との割合に
応じて、前記隙間の幅と、前記絶縁層の幅との割合を決
定した。
According to the present invention of claim 7, the width of the gap and the width of the insulating layer are determined according to the ratio of the thermal expansion coefficient of the growth layer or the insulating layer to the thermal expansion coefficient of the substrate. The proportion was determined.

【0013】請求項8の本発明では、前記隙間を覆う様
に、前記隙間の上方に位置し、前記成長層内に設けられ
た複数の第1マスク層を備えた。
According to the present invention of claim 8, a plurality of first mask layers are provided above the gap so as to cover the gap and are provided in the growth layer.

【0014】請求項9の本発明では、前記第1マスク層
は、断面が略台形状に形成された。
In the present invention of claim 9, the first mask layer is formed in a substantially trapezoidal cross section.

【0015】請求項10の本発明では、少なくとも、前
記第1マスク層同士の開口部を覆う様に、前記開口部の
上方に位置し、前記成長層内に設けられ、断面が略台形
状の複数の第2マスク層を備えた。
According to a tenth aspect of the present invention, at least the openings are provided above the openings so as to cover the openings between the first mask layers, are provided in the growth layer, and have a substantially trapezoidal cross section. A plurality of second mask layers was provided.

【0016】請求項11の本発明では、第1ドーパント
を添加されたSi又は第2ドーパントを添加されたGa
Asから成る基板と、隙間を置いて、互いに離れて整列
し、前記基板上にストライプ状に設けられた複数の絶縁
層と、前記隙間および前記絶縁層を覆う様に設けられ、
3族窒化化合物から成る成長層と、前記成長層の上方に
設けられた発光層とを具備した。
According to the present invention of claim 11, Si doped with the first dopant or Ga doped with the second dopant is used.
A plurality of insulating layers arranged in a stripe pattern on the substrate and spaced apart from each other by a substrate made of As, and provided so as to cover the gap and the insulating layer;
A growth layer made of a Group III nitride compound and a light emitting layer provided above the growth layer were provided.

【0017】請求項12の本発明では、前記基板の裏面
に、裏面電極を設けた。
According to the twelfth aspect of the present invention, a back electrode is provided on the back surface of the substrate.

【0018】[0018]

【発明の実施の形態】次に、図1の断面図に従い、本発
明の実施の形態1に係る光半導体素子1を説明する。図
1に於て、単結晶のSiから成るウエハを所定の大きさ
に分割したものが、基板2である。即ち、基板2はSi
の単結晶からなる。また、GaAsの単結晶から成る基
板を用いても良いが、以下の説明では、基板2はSiの
単結晶から成るものとする。
BEST MODE FOR CARRYING OUT THE INVENTION Next, an optical semiconductor element 1 according to a first embodiment of the present invention will be described with reference to the sectional view of FIG. In FIG. 1, a substrate 2 is obtained by dividing a wafer made of single crystal Si into a predetermined size. That is, the substrate 2 is Si
Consisting of a single crystal. Although a substrate made of GaAs single crystal may be used, the substrate 2 is made of Si single crystal in the following description.

【0019】絶縁層3は例えばSiO2等から成り、隙
間5を置いて互いに離れて整列し、基板2上にストライ
プ状に、複数個、設けられたものである。
The insulating layer 3 is made of, for example, SiO 2, and is arranged in a spaced-apart relationship with each other with a gap 5 therebetween, and is provided in a stripe shape on the substrate 2.

【0020】成長層5は例えば、N型GaNから成り、
断面形状が略凸状であり、隙間4および絶縁層3を覆う
様に設けられている。この様に、成長層5は3族窒化化
合物から成る。
The growth layer 5 is made of, for example, N-type GaN,
The cross-sectional shape is substantially convex, and is provided so as to cover the gap 4 and the insulating layer 3. Thus, the growth layer 5 is made of a Group III nitride compound.

【0021】発光層6は例えばInGaNから成り、成
長層5の上に形成されている。
The light emitting layer 6 is made of, for example, InGaN and is formed on the growth layer 5.

【0022】クラッド層7は例えばP型GaAlNから
成り、発光層6の上に形成されている。コンタクト層8
は例えばP型GaAlNから成り、クラッド層7の上に
形成されている。
The cladding layer 7 is made of, for example, P-type GaAlN, and is formed on the light emitting layer 6. Contact layer 8
Is made of, for example, P-type GaAlN, and is formed on the cladding layer 7.

【0023】P電極9は金等から成り、コンタクト層8
の上に形成されている。この様に、発光層6は、成長層
5の上方に形成されている。
The P electrode 9 is made of gold or the like, and the contact layer 8
Is formed on. Thus, the light emitting layer 6 is formed above the growth layer 5.

【0024】N電極10は成長層5に形成された、位置
が低い表面上に形成されている。以上の層により、この
光半導体素子(発光ダイオード)1は構成されている。
The N electrode 10 is formed on the surface of the growth layer 5 which has a low position. The optical semiconductor element (light emitting diode) 1 is composed of the above layers.

【0025】この光半導体素子1に於て、基板2から上
方へ向かう転位の移動は、絶縁層3により阻止される。
従って、絶縁層3同士の隙間4を介してのみ、転位が移
動する。その結果、基板2から成長層5への転位の移動
は、従来に比べ、格段に小さくなる。
In the optical semiconductor element 1, the movement of dislocations upward from the substrate 2 is blocked by the insulating layer 3.
Therefore, dislocations move only through the gaps 4 between the insulating layers 3. As a result, the movement of dislocations from the substrate 2 to the growth layer 5 is significantly smaller than in the conventional case.

【0026】また、印加電圧により、P電極9、コンタ
クト層8、クラッド層7、発光層6と成長層5、N電極
10へと、電流が流れるので、電流経路に問題はない。
Moreover, since a current flows through the P electrode 9, the contact layer 8, the cladding layer 7, the light emitting layer 6 and the growth layer 5, and the N electrode 10 by the applied voltage, there is no problem in the current path.

【0027】次に、図1に従って、本発明の実施の形態
2に係る光半導体素子11を説明する。図1に於て、第
1整合層12は、基板2aの表面と、絶縁層3の裏面と
の間に設けられ、Alの単結晶から成るものである。
Next, an optical semiconductor device 11 according to the second embodiment of the present invention will be described with reference to FIG. In FIG. 1, the first matching layer 12 is provided between the front surface of the substrate 2a and the back surface of the insulating layer 3 and is made of a single crystal of Al.

【0028】第2整合層13は、隙間4および絶縁層3
を覆う様に形成され、かつ成長層5aの下に位置し、G
aAlNの単結晶から成るものである。
The second matching layer 13 includes the gap 4 and the insulating layer 3.
And is formed under the growth layer 5a to cover G
It is composed of a single crystal of aAlN.

【0029】その他の発光層6、クラッド層7、コンタ
クト層8、P電極9、N電極10は光半導体素子1と同
一の層である。以上の層により、この光半導体素子11
は構成されている。
The other light emitting layer 6, cladding layer 7, contact layer 8, P electrode 9 and N electrode 10 are the same layers as the optical semiconductor element 1. Due to the above layers, this optical semiconductor device 11
Is configured.

【0030】第1整合層12に関して、基板2a上に熱
活性化CVD装置により、トリイソブチルは、アルゴン
をキャリアガスとして、バブラーで熱気化される。そし
て、GTC(Gas Temperature Con
troller、ガス温度制御部)で熱的に活性化され
る。その後、上記活性化されたものは、加熱された基板
2a上で、アルミニウムの単結晶(第1整合層12)と
なる。
With respect to the first matching layer 12, triisobutyl is thermally vaporized by a bubbler on the substrate 2a by a heat activated CVD apparatus using argon as a carrier gas. Then, GTC (Gas Temperature Con
troller, gas temperature controller). Thereafter, the activated material becomes a single crystal of aluminum (first matching layer 12) on the heated substrate 2a.

【0031】基板2aを構成するSiの格子定数は5.
43オングストローム、第1整合層12を構成するAl
の格子定数は4.05オングストロームであり、格子不
整合率は小さい。
The lattice constant of Si constituting the substrate 2a is 5.
43 Å, Al constituting the first matching layer 12
Has a lattice constant of 4.05 angstroms, and the lattice mismatch rate is small.

【0032】これに対して、従来の光半導体素子120
に於て、サファイア基板111とバッファ層112との
格子不整合率は大きい。その結果、本発明の基板2aと
第1整合層12との格子不整合率は、従来の約1/2倍
となる。
On the other hand, the conventional optical semiconductor device 120
In this case, the lattice mismatch rate between the sapphire substrate 111 and the buffer layer 112 is large. As a result, the lattice mismatch rate between the substrate 2a of the present invention and the first matching layer 12 is about half that of the conventional one.

【0033】また、絶縁層3の上部は、横方向へ成長し
た第2整合層13で覆われており、基板2aから第1整
合層12を介して、上方へ向かう転位の移動は、絶縁層
3により阻止される。
The upper part of the insulating layer 3 is covered with the second matching layer 13 grown in the lateral direction, and the upward movement of the dislocations from the substrate 2a through the first matching layer 12 is caused by the insulating layer. Blocked by 3.

【0034】従って、隙間4を介してのみ、転位が移動
する。その結果、基板2aから成長層5への転位の移動
は、約3×106cm-2となり、従来の1010cm-2
比べて格段に小さい。
Therefore, the dislocations move only through the gap 4. As a result, the movement of dislocations from the substrate 2a to the growth layer 5 is about 3 × 10 6 cm -2 , which is significantly smaller than the conventional 10 10 cm -2 .

【0035】次に、図2の断面図に従い、本発明の実施
の形態3に係る光半導体素子14を説明する。図2に於
て、絶縁層3aは、隙間4aを置いて、互いに離れて整
列し基板2上にストライプ状に形成されている。
Next, the optical semiconductor element 14 according to the third embodiment of the present invention will be described with reference to the sectional view of FIG. In FIG. 2, the insulating layer 3a is formed on the substrate 2 in a stripe shape, spaced apart from each other and aligned with each other.

【0036】また、各絶縁層3aは、断面が略台形状に
形成されている。成長層5bは隙間4aおよび絶縁層3
aを覆う様に形成されている。その他の層は、光半導体
素子1に用いられた各層と同一である。
Each insulating layer 3a has a substantially trapezoidal cross section. The growth layer 5b includes the gap 4a and the insulating layer 3
It is formed so as to cover a. The other layers are the same as the layers used in the optical semiconductor element 1.

【0037】この様に、絶縁層3aを台形状にする事に
より、基板2上に絶縁層3aが占める面積の割合が小さ
くなり、格子不整合率は低下する。なお、従来の様に、
サファイア基板111上に、全面に、バッファ層112
が設けられているので、格子不整合率は大きい。即ち、
格子不整合率は、基板2上に絶縁層3aが占める面積の
割合に、略比例する。
By thus forming the insulating layer 3a into a trapezoidal shape, the ratio of the area occupied by the insulating layer 3a on the substrate 2 is reduced, and the lattice mismatch rate is lowered. In addition, as in the past,
A buffer layer 112 is formed on the entire surface of the sapphire substrate 111.
Is provided, the lattice mismatch rate is large. That is,
The lattice mismatch rate is substantially proportional to the area ratio of the insulating layer 3a on the substrate 2.

【0038】次に、図3の断面図に従い、本発明の実施
の形態4に係る光半導体素子15を説明する。図3に於
て、絶縁層3bは、隙間4bを置いて、互いに離れて整
列し基板2上にストライプ状に形成されている。
Next, the optical semiconductor element 15 according to the fourth embodiment of the present invention will be described with reference to the sectional view of FIG. In FIG. 3, the insulating layer 3b is formed in stripes on the substrate 2 so as to be aligned apart from each other with a gap 4b.

【0039】また、絶縁層3bは、断面が略台形状に形
成されている。成長層5cは隙間4bおよび絶縁層3b
を覆う様に形成されている。その他の層は、光半導体素
子1に用いられた各層と同一である。
The insulating layer 3b has a substantially trapezoidal cross section. The growth layer 5c includes the gap 4b and the insulating layer 3b.
Is formed so as to cover. The other layers are the same as the layers used in the optical semiconductor element 1.

【0040】成長層5c(N型GaN等から成る)の熱
膨張率5.59×10-6/Kと、基板(Siの単結晶か
ら成る)2の熱膨張率3.59×10-6/Kとの割合に
等しくなる様に、隙間4bの幅Aと、絶縁層3bの幅B
との割合が決定される。即ち A:B=5.59×10-6:3.59×10-6≒6:4 この様にして、絶縁層3bが基板2上に形成されている
場合は、上式の様に、成長層5cおよび基板2の各熱膨
張率の割合に従い、幅Aと幅Bの割合が決定される。こ
の様に構成する事により、光半導体素子15は温度上昇
によるそり(反り)が防止される。
The thermal expansion coefficient of the growth layer 5c (made of N-type GaN or the like) is 5.59 × 10 −6 / K, and the thermal expansion coefficient of the substrate (made of Si single crystal) 2 is 3.59 × 10 −6. The width A of the gap 4b and the width B of the insulating layer 3b are equal to the ratio of / K.
Is determined. That is, A: B = 5.59 × 10 −6 : 3.59 × 10 −6 ≈6: 4 In this way, when the insulating layer 3b is formed on the substrate 2, as in the above equation, The ratio between the width A and the width B is determined according to the ratio of the respective thermal expansion coefficients of the growth layer 5c and the substrate 2. With this configuration, the optical semiconductor element 15 is prevented from warping (warping) due to temperature rise.

【0041】次に、図4の断面図に従い、本発明の実施
の形態5に係る光半導体素子16を説明する。図4に於
て、絶縁層3cは、隙間4cを置いて、互いに離れて整
列し基板2上にストライプ状に形成されている。
Next, the optical semiconductor element 16 according to the fifth embodiment of the present invention will be described with reference to the sectional view of FIG. In FIG. 4, the insulating layer 3c is formed in stripes on the substrate 2 so as to be aligned with each other with a gap 4c therebetween.

【0042】また、各絶縁層3cは、断面が略三角形状
に形成されている。成長層5dは隙間4cおよび絶縁層
3cを覆う様に形成されている。その他の層は、光半導
体素子1に用いられた各層と同一である。
Each insulating layer 3c has a substantially triangular cross section. The growth layer 5d is formed so as to cover the gap 4c and the insulating layer 3c. The other layers are the same as the layers used in the optical semiconductor element 1.

【0043】成長層5d(N型GaN)の熱膨張率5.
59×10-6/Kと、基板(Siの単結晶から成る)3
の熱膨張率3.59×10-6/Kとの割合に等しくなる
様に隙間4cの幅Cと、絶縁層3cの幅Dとの割合が決
定される。すなわち、C:D=5.59×10-6:3.
59×10-6≒6:4 次に、図5の断面図に従い、本発明の実施の形態6に係
る光半導体素子17を説明する。図5に於て、基板2a
の表面側は、断面が間隔18を置いて、複数の略台形部
19に形成されている。
Thermal expansion coefficient of growth layer 5d (N-type GaN) 5.
59 × 10 -6 / K and substrate (consisting of Si single crystal) 3
The ratio of the width C of the gap 4c to the width D of the insulating layer 3c is determined so as to be equal to the ratio of the thermal expansion coefficient of 3.59 × 10 −6 / K. That is, C: D = 5.59 × 10 −6 : 3.
59 × 10 −6 ≈6: 4 Next, the optical semiconductor element 17 according to the sixth embodiment of the present invention will be described with reference to the sectional view of FIG. In FIG. 5, the substrate 2a
On the front surface side, the cross sections are formed with a plurality of substantially trapezoidal portions 19 at intervals 18.

【0044】絶縁層3dは、台形部19の上面に形成さ
れている。成長層5eは、間隔18および絶縁層3dを
覆う様に設けられている。その他の層は、光半導体素子
1に用いられる各層と同一である。上記構成により、成
長層5eは絶縁層3d上で、横方向に成長するので、転
位が低減する。
The insulating layer 3d is formed on the upper surface of the trapezoidal portion 19. The growth layer 5e is provided so as to cover the space 18 and the insulating layer 3d. The other layers are the same as the layers used in the optical semiconductor element 1. With the above structure, the growth layer 5e grows laterally on the insulating layer 3d, so that dislocations are reduced.

【0045】次に、図6および図7の断面図に従い、本
発明の実施の形態7に係る光半導体素子20を説明す
る。図6に於て、単結晶のSiから成るウエハを所定の
大きさに分割したものが基板21である。即ち、基板2
1はSiの単結晶から成る。また、GaAsの単結晶か
ら成る基板を用いても良いが、以下の説明では、基板は
Siの単結晶から成るものとする。
Next, an optical semiconductor device 20 according to the seventh embodiment of the present invention will be described with reference to the sectional views of FIGS. 6 and 7. In FIG. 6, a substrate 21 is obtained by dividing a wafer made of single crystal Si into a predetermined size. That is, the substrate 2
1 is made of a single crystal of Si. Although a substrate made of GaAs single crystal may be used, in the following description, the substrate is made of Si single crystal.

【0046】絶縁層22は例えばSiO2等から成り、
隙間23を置いて互いに離れて整列し基板21の内部に
ストライプ状に、複数個、設けられたものである。
The insulating layer 22 is made of, for example, SiO 2 .
A plurality of stripes are provided inside the substrate 21 so as to be aligned apart from each other with a gap 23.

【0047】成長層24は例えば、N型GaNから成
り、断面形状が略凸状であり、隙間23および絶縁層2
2を覆う様に、基板21の上に設けられている。成長層
24は3族窒化化合物から成る。
The growth layer 24 is made of, for example, N-type GaN, has a substantially convex cross section, and has the gap 23 and the insulating layer 2.
It is provided on the substrate 21 so as to cover 2. The growth layer 24 is made of a Group III nitride compound.

【0048】発光層25は例えばInGaNから成り、
成長層24の上に形成されている。
The light emitting layer 25 is made of, for example, InGaN,
It is formed on the growth layer 24.

【0049】クラッド層26は例えばP型GaAlNか
ら成り、発光層25の上に形成されている。コンタクト
層27は例えばP型GaAlNから成り、クラッド層2
6上に形成されている。
The cladding layer 26 is made of P-type GaAlN, for example, and is formed on the light emitting layer 25. The contact layer 27 is made of, for example, P-type GaAlN, and the cladding layer 2
It is formed on 6.

【0050】P電極28は金等から成り、コンタクト層
27上に形成されている。この様に発光層25は、成長
層24の上方に形成されている。
The P electrode 28 is made of gold or the like and is formed on the contact layer 27. Thus, the light emitting layer 25 is formed above the growth layer 24.

【0051】N電極29は、成長層24に形成された、
位置が低い表面上に形成されている。以上の層により、
光半導体素子20は構成されている。
The N electrode 29 is formed on the growth layer 24,
It is formed on the surface where the position is low. By the above layers,
The optical semiconductor element 20 is configured.

【0052】この光半導体素子20に於て、基板21か
ら上方へ向かう転位の移動は、絶縁層22により阻止さ
れる。従って、隙間23を介してのみ、転位は移動す
る。その結果、基板21から成長層24への転位の移動
は、従来に比べ、格段に小さくなる。
In this optical semiconductor element 20, the movement of dislocations upward from the substrate 21 is blocked by the insulating layer 22. Therefore, the dislocations move only through the gap 23. As a result, the movement of dislocations from the substrate 21 to the growth layer 24 is significantly smaller than in the conventional case.

【0053】また、印加電圧により、P電極28、コン
タクト層27、クラッド層26、発光層25、成長層2
4、N電極29へと、電流が流れるので、電流経路に問
題はない。
Further, depending on the applied voltage, the P electrode 28, the contact layer 27, the cladding layer 26, the light emitting layer 25, the growth layer 2
4. Since the current flows to the N electrode 29, there is no problem in the current path.

【0054】次に、図6および図7に従い、本発明の実
施の形態8に係る光半導体素子30を説明する。図6に
於て、第1整合層31は、隙間23および絶縁層22の
裏面を覆う様に形成され、かつ基板21aの上に位置
し、Alの単結晶から成るものである。
Next, an optical semiconductor element 30 according to the eighth embodiment of the present invention will be described with reference to FIGS. 6 and 7. In FIG. 6, the first matching layer 31 is formed so as to cover the gap 23 and the back surface of the insulating layer 22, is located on the substrate 21a, and is made of an Al single crystal.

【0055】第2整合層32は、隙間23および絶縁層
22の表面と、成長層24aの裏面との間に位置し、G
aAlNの単結晶から成るものである。
The second matching layer 32 is located between the front surface of the gap 23 and the insulating layer 22 and the rear surface of the growth layer 24a, and G
It is composed of a single crystal of aAlN.

【0056】その他の発光層25、クラッド層26、コ
ンタクト層27、P電極28、N電極29は、光半導体
素子20に用いられる各層と同一である。以上の層によ
り、光半導体素子30は構成されている。
The other light emitting layer 25, cladding layer 26, contact layer 27, P electrode 28, and N electrode 29 are the same as the layers used in the optical semiconductor element 20. The optical semiconductor element 30 is composed of the above layers.

【0057】第1整合層31に関して、基板21上に熱
活性化CVD装置により、トリイソブチルは、アルゴン
をキャリアガスとして、バブラーで熱気化される。そし
て、GTC(ガス温度制御部)で熱的に活性化される。
その後、上記活性化されたものは、加熱された基板21
a上で、アルミニウムの単結晶(第1整合層31)とな
る。
With respect to the first matching layer 31, triisobutyl is thermally vaporized on the substrate 21 by a bubbler by using a thermally activated CVD apparatus with argon as a carrier gas. Then, it is thermally activated by the GTC (gas temperature control unit).
After that, the activated substrate 21 is heated.
A single crystal of aluminum (first matching layer 31) is formed on a.

【0058】基板21aを構成するSiの格子定数は
5.43オングストローム、第1整合層31を構成する
Alの格子定数は4.05オングストロームであり、格
子不整合率は小さい。
The lattice constant of Si forming the substrate 21a is 5.43 angstroms and the lattice constant of Al forming the first matching layer 31 is 4.05 angstroms, and the lattice mismatch rate is small.

【0059】これに対して、従来の光半導体素子120
に於て、サファイア基板111とバッファ層112との
格子不整合率は大きい。その結果、本発明の基板21と
第1整合層31との格子不整合率は、従来の約1/2倍
となる。
On the other hand, the conventional optical semiconductor device 120
In this case, the lattice mismatch rate between the sapphire substrate 111 and the buffer layer 112 is large. As a result, the lattice mismatch rate between the substrate 21 and the first matching layer 31 of the present invention is about 1/2 that of the conventional one.

【0060】また、基板21aから第1整合層31を介
して、上方へ向かう転位の移動は、絶縁層22により阻
止される。その結果、隙間23を介してのみ、転位が移
動する。その結果、基板21aから成長層24aへの転
位の移動は、約3×106cm-2となり、従来の1010
cm-2に比べ、格段に小さい。
The movement of dislocations upward from the substrate 21a through the first matching layer 31 is blocked by the insulating layer 22. As a result, dislocations move only through the gap 23. As a result, the movement of dislocations from the substrate 21a to the growth layer 24a becomes about 3 × 10 6 cm −2 , which is 10 10
It is significantly smaller than cm -2 .

【0061】次に、図8の断面図に従い、本発明の実施
の形態9に係る光半導体素子33を説明する。図8に於
て、絶縁層22は、隙間23を置いて、互いに離れて整
列し基板21aの内部にストライプ状に形成されてい
る。
Next, an optical semiconductor element 33 according to the ninth embodiment of the present invention will be described with reference to the sectional view of FIG. In FIG. 8, the insulating layer 22 is formed in stripes inside the substrate 21a, aligned with each other with a gap 23 in between.

【0062】絶縁層22(SiO2から成る)の熱膨張
率0.5×10-6/Kと、基板(GaAsの単結晶から
成る)21aの熱膨張率6×10-6/Kとの割合に反比
例する様に、隙間23の幅Eと、絶縁層22の幅Fとの
割合が決定される。即ち、E:F=6×10-6/K:
0.5×10-6/K=12:1 この様に、絶縁層22が基板21aの内部に形成されて
いる場合は、上式の様に、絶縁層22および基板21a
の各熱膨張率の割合に反比例して、幅Eと幅Fの割合が
決定される。この様に構成する事により、光半導体素子
33は、温度上昇による反りが防止される。
The thermal expansion coefficient of the insulating layer 22 (made of SiO 2 ) of 0.5 × 10 −6 / K and the thermal expansion coefficient of the substrate (made of GaAs single crystal) 21 a of 6 × 10 −6 / K. The ratio between the width E of the gap 23 and the width F of the insulating layer 22 is determined so as to be inversely proportional to the ratio. That is, E: F = 6 × 10 −6 / K:
0.5 × 10 −6 / K = 12: 1 As described above, when the insulating layer 22 is formed inside the substrate 21a, the insulating layer 22 and the substrate 21a are
The proportions of the width E and the width F are determined in inverse proportion to the proportions of the respective thermal expansion coefficients. With this structure, the optical semiconductor element 33 is prevented from warping due to temperature rise.

【0063】次に図9および図10の断面図に従い、本
発明の実施の形態10に係る光半導体素子34を説明す
る。
Next, an optical semiconductor element 34 according to the tenth embodiment of the present invention will be described with reference to the sectional views of FIGS.

【0064】これらの図に於て、複数の第1マスク層3
5は、絶縁層22同士の隙間23を覆う様に、隙間23
の上方に位置し、成長層24a内に形成されている。
In these figures, a plurality of first mask layers 3
5 is a gap 23 so as to cover the gap 23 between the insulating layers 22.
And is formed in the growth layer 24a.

【0065】第1マスク層35は例えばSiO2等から
成る。第1マスク層35は望しくは、断面が略台形状に
形成されている(図10参照)。
The first mask layer 35 is made of, for example, SiO 2 . Desirably, the first mask layer 35 has a substantially trapezoidal cross section (see FIG. 10).

【0066】上記構成により、基板21から隙間23を
通り、移動した転位は第1マスク層35により阻止され
る。その結果、成長層24a内に於て、転位密度は低減
される。
With the above structure, the dislocations that have moved from the substrate 21 through the gap 23 are blocked by the first mask layer 35. As a result, the dislocation density is reduced in the growth layer 24a.

【0067】なお、その他の層は、光半導体素子20に
用いられた各層と同一である。
The other layers are the same as the layers used in the optical semiconductor element 20.

【0068】次に、図11の断面図に従い、本発明の実
施の形態11に係る光半導体素子36を説明する。
Next, an optical semiconductor element 36 according to the eleventh embodiment of the present invention will be described with reference to the sectional view of FIG.

【0069】図11に於て、第1マスク層35(SiO
2等から成る)は、絶縁層22の隙間23を覆う様に、
隙間23の上方に位置し、成長層24b内に形成されて
いる。
In FIG. 11, the first mask layer 35 (SiO 2
2 )) so as to cover the gap 23 of the insulating layer 22,
It is located above the gap 23 and is formed in the growth layer 24b.

【0070】複数の第2マスク層37(SiO2等から
成る)は、少なくとも、第1マスク層35同士の開口部
38を覆う様に、開口部38の上方に位置し、成長層2
4b内に設けられている。第2マスク層37は望しく
は、断面が略台形状に形成されている。その他の層は、
光半導体素子34に用いられた各層と同一である。
The plurality of second mask layers 37 (made of SiO 2 etc.) are located above the openings 38 so as to cover at least the openings 38 of the first mask layers 35, and the growth layer 2 is formed.
It is provided in 4b. The second mask layer 37 desirably has a substantially trapezoidal cross section. The other layers are
It is the same as each layer used for the optical semiconductor element 34.

【0071】上記構成により、基板21から隙間23を
通り、かつ開口部38を通り、移動した転位は第2マス
ク層37により阻止される。その結果、成長層24b内
に於て、転位密度は低減される。
With the above structure, the dislocations that have moved from the substrate 21 through the gap 23 and through the opening 38 are blocked by the second mask layer 37. As a result, the dislocation density is reduced in the growth layer 24b.

【0072】次に、図12の断面図に従い、本発明の実
施の形態12に係る光半導体素子39を説明する。
Next, an optical semiconductor element 39 according to the twelfth embodiment of the present invention will be described with reference to the sectional view of FIG.

【0073】図12に於て、第1ドーパント(例えば
燐)が添加された単結晶のSiから成るウエハを、所定
の大きさに分割したものが、基板40である。即ち、基
板40は第1ドーパントが添加されたN型Siから成
る。
In FIG. 12, a substrate 40 is obtained by dividing a wafer made of single crystal Si doped with a first dopant (for example, phosphorus) into a predetermined size. That is, the substrate 40 is made of N-type Si to which the first dopant is added.

【0074】複数の絶縁層41は例えばSiO2等から
成り、隙間42を置いて、互いに離れて整列し、基板4
0上にスイライプ状に設けられたものである。
The plurality of insulating layers 41 are made of, for example, SiO 2 and are spaced apart from each other and aligned with each other.
It is provided on the 0 in a swipe shape.

【0075】成長層43は3族窒化化合物(例えば、N
型GaN等)から成る。成長層43は、隙間42および
絶縁層41を覆う様に形成されている。
The growth layer 43 is formed of a group III nitride compound (for example, N
Type GaN). The growth layer 43 is formed so as to cover the gap 42 and the insulating layer 41.

【0076】発光層44は例えばInGaNから成り、
成長層43の上に形成されている。
The light emitting layer 44 is made of, for example, InGaN,
It is formed on the growth layer 43.

【0077】クラッド層45は例えばP型GaAlNか
ら成り、発光層44の上に形成されている。この様に、
発光層44は成長層43の上方に形成されている。
The cladding layer 45 is made of, for example, P-type GaAlN and is formed on the light emitting layer 44. Like this
The light emitting layer 44 is formed above the growth layer 43.

【0078】コンタクト層46は例えばP型GaNから
成り、クラッド層45の上に形成されている。
The contact layer 46 is made of P-type GaN, for example, and is formed on the cladding layer 45.

【0079】表面電極47は例えば金から成り、コンタ
クト層46の上に形成されている。裏面電極48は例え
ば金から成り、基板40の裏面に形成されている。以上
の層により、光半導体素子39は構成されている。
The surface electrode 47 is made of gold, for example, and is formed on the contact layer 46. The back surface electrode 48 is made of, for example, gold and is formed on the back surface of the substrate 40. The optical semiconductor element 39 is composed of the above layers.

【0080】この光半導体素子39に於て、基板40か
ら上方へ向かう転位の移動は、絶縁層41により阻止さ
れる。
In this optical semiconductor element 39, the movement of dislocations upward from the substrate 40 is blocked by the insulating layer 41.

【0081】従って、絶縁層41同士の隙間42を介し
てのみ、転位が移動する。その結果として、基板40か
ら成長層43への転位の移動は約3×106cm-2とな
り、従来の1010cm-2に比べ、格段に小さい。
Therefore, dislocations move only through the gaps 42 between the insulating layers 41. As a result, the movement of dislocations from the substrate 40 to the growth layer 43 is about 3 × 10 6 cm -2 , which is significantly smaller than the conventional 10 10 cm -2 .

【0082】更に、印加電圧により、表面電極47、コ
ンタクト層46、クラッド層45、発光層44、成長層
43、隙間42、基板40と裏面電極48へと、電流が
流れるので、電流経路に問題はない。
Further, the applied voltage causes a current to flow to the front surface electrode 47, the contact layer 46, the cladding layer 45, the light emitting layer 44, the growth layer 43, the gap 42, the substrate 40 and the back surface electrode 48. There is no.

【0083】また、この様に、上部に表面電極47と、
下部に裏面電極48を設けるので、この光半導体素子3
9は、従来の発光ダイオード(GaP、GaAs等)用
の生産設備により、生産できる。
Further, in this way, the surface electrode 47 is provided on the upper part,
Since the back surface electrode 48 is provided at the bottom, this optical semiconductor element 3
9 can be produced by conventional production equipment for light emitting diodes (GaP, GaAs, etc.).

【0084】また、この光半導体素子39では、外形に
段差がないので、段差が有る従来の発光ダイオード(図
15参照)に比べ、素子の外形サイズを小さくできる。
Further, since the optical semiconductor element 39 has no step in the outer shape, the outer size of the element can be made smaller than that of the conventional light emitting diode (see FIG. 15) having the step.

【0085】更に、従来の発光ダイオード(図15参
照)では、P電極118とN電極119が共に表面側に
設けてあるので、2個のワイヤーで接続する手間が有っ
た。
Further, in the conventional light emitting diode (see FIG. 15), since both the P electrode 118 and the N electrode 119 are provided on the front surface side, it takes time and effort to connect with two wires.

【0086】これに対して、この光半導体素子39で
は、裏面電極48を基板40の裏面に設けるので、裏面
電極48をダイボンドする事ができる。その結果、表面
電極47に対し、1個のワイヤーで接続すれば良く、配
線作業が容易となる。
On the other hand, in this optical semiconductor element 39, since the back electrode 48 is provided on the back surface of the substrate 40, the back electrode 48 can be die-bonded. As a result, it suffices to connect the surface electrode 47 with one wire, which facilitates the wiring work.

【0087】次に、図13の断面図に従い、本発明の実
施の形態13に係る光半導体素子49を説明する。
Next, an optical semiconductor element 49 according to the thirteenth embodiment of the present invention will be described with reference to the sectional view of FIG.

【0088】図13に於て、第2ドーパント(例えば
燐)が添加された単結晶のGaAsから成るウエハを、
所定の大きさに分割したものが、基板50である。即
ち、基板50は第2ドーパントが添加されたN型GaA
sから成る。その他の層の材質および構成は、図12に
示した光半導体素子39と同一である。
In FIG. 13, a wafer made of single-crystal GaAs doped with a second dopant (for example, phosphorus) is
The substrate 50 is divided into a predetermined size. That is, the substrate 50 is made of N-type GaA added with the second dopant.
s. The materials and configurations of the other layers are the same as those of the optical semiconductor element 39 shown in FIG.

【0089】図12に示した光半導体素子39と同様に
して、この光半導体素子49において基板50から成長
層43への転位の移動は、約3×106cm-2となり、
従来の1010cm-2に比べ、格段に小さい。
Similar to the optical semiconductor element 39 shown in FIG. 12, in this optical semiconductor element 49, the movement of dislocations from the substrate 50 to the growth layer 43 is about 3 × 10 6 cm -2 ,
It is significantly smaller than the conventional 10 10 cm -2 .

【0090】更に、印加電圧により、表面電極47、コ
ンタクト層46、クラッド層45、発光層44、成長層
43、隙間42、基板50と裏面電極48へと電流が流
れるので、電流経路に問題はない。
Further, the applied voltage causes a current to flow to the front surface electrode 47, the contact layer 46, the cladding layer 45, the light emitting layer 44, the growth layer 43, the gap 42, the substrate 50 and the back surface electrode 48. Absent.

【0091】また、この光半導体素子49は光半導体素
子39と同様に、従来の発光ダイオード(GaP、Ga
As等)用の生産設備により、生産できる。
The optical semiconductor element 49 is similar to the optical semiconductor element 39 in that the conventional light emitting diodes (GaP, GaP) are used.
It can be produced by a production facility for As and the like.

【0092】また、この光半導体素子49では、外形に
段差がないので、段差が有る従来の発光ダイオード(図
15参照)に比べ、素子の外形サイズを小さくできる。
Further, since the optical semiconductor element 49 has no step in the outer shape, the outer size of the element can be made smaller than that of the conventional light emitting diode having the step (see FIG. 15).

【0093】従来の発光ダイオード(図15参照)で
は、P電極118およびN電極119が共に表面側に設
けてあるので、2個のワイヤーで接続する手間が有っ
た。
In the conventional light emitting diode (see FIG. 15), since both the P electrode 118 and the N electrode 119 are provided on the surface side, it takes time and effort to connect with two wires.

【0094】これに対して、この光半導体素子49で
は、裏面電極48を基板50の裏面に設けるので、裏面
電極48をダイボンドする事ができる。その結果、表面
電極47に対し、1個のワイヤーで接続すれば良く、配
線作業が容易となる。
On the other hand, in this optical semiconductor element 49, since the back electrode 48 is provided on the back surface of the substrate 50, the back electrode 48 can be die-bonded. As a result, it suffices to connect the surface electrode 47 with one wire, which facilitates the wiring work.

【0095】次に、図14の断面図に従い、本発明の実
施の形態14に係る光半導体素子51を説明する。基板
2は、Siの単結晶又はGaAsの単結晶から成る。
Next, an optical semiconductor element 51 according to the fourteenth embodiment of the present invention will be described with reference to the sectional view of FIG. The substrate 2 is made of a single crystal of Si or a single crystal of GaAs.

【0096】絶縁層52は例えばSiO2等から成り、
基板2の表面全体の上に形成されている。
The insulating layer 52 is made of, for example, SiO 2 or the like,
It is formed on the entire surface of the substrate 2.

【0097】Si層53は、例えばSi単結晶から成
り、隙間54を置いて互いに離れて整列し、絶縁層52
上に、ストライプ状に複数個、設けられたものである。
The Si layer 53 is made of, for example, a Si single crystal, and is spaced apart from each other with a gap 54, and is aligned with the insulating layer 52.
A plurality of stripes are provided on the top.

【0098】成長層5fは例えばN型GaNから成り、
隙間54およびSi層53を覆う様に、設けられたもの
である。
The growth layer 5f is made of, for example, N-type GaN,
It is provided so as to cover the gap 54 and the Si layer 53.

【0099】その他の層、即ち、発光層25、クラッド
層26、コンタクト層27、P電極28、N電極29
は、各々、図1に示した光半導体素子1の層と同一であ
る。以上の層により、この光半導体素子51は構成され
ている。
Other layers, that is, the light emitting layer 25, the cladding layer 26, the contact layer 27, the P electrode 28, and the N electrode 29.
Are the same as the layers of the optical semiconductor element 1 shown in FIG. 1, respectively. The optical semiconductor element 51 is composed of the above layers.

【0100】上記構成により、基板2内の転位は上方へ
移動しようとするが、絶縁層52により、移動を阻止さ
れる。
With the above structure, the dislocations in the substrate 2 tend to move upward, but the movement is blocked by the insulating layer 52.

【0101】[0101]

【発明の効果】請求項1の本発明では、Siの単結晶又
はGaAsの単結晶から成る基板と、隙間を置いて互い
に離れて整列し、前記基板上にストライプ状に設けられ
た複数の絶縁層と、前記隙間および前記絶縁層を覆う様
に設けられ、3族窒化化合物から成る成長層と、前記成
長層の上方に設けられた発光層とを具備した。上記構成
により、基板から上方へ向かう転位の移動は、絶縁層に
より阻止される。その結果、転位部分に集まる不純物
は、発光層へ殆んど侵入しないので、光出力が劣化する
事を防止できる。
According to the first aspect of the present invention, a plurality of insulating layers, which are arranged in a stripe pattern on the substrate, are aligned with a substrate made of a single crystal of Si or a single crystal of GaAs with a gap therebetween. A layer, a growth layer formed so as to cover the gap and the insulating layer and made of a Group III nitride compound, and a light emitting layer provided above the growth layer. With the above structure, the movement of dislocations upward from the substrate is blocked by the insulating layer. As a result, the impurities collected at the dislocations hardly penetrate into the light emitting layer, so that the deterioration of the light output can be prevented.

【0102】請求項2の本発明では、前記基板の表面と
前記絶縁層の裏面との間に、Alの単結晶から成る第1
整合層を設け、前記隙間および前記絶縁層を覆う様に形
成され、かつ前記成長層の下に位置し、GaAlNの単
結晶から成る第2整合層を設けた。この様に、基板の上
に、Alの単結晶から成る第1整合層を設ける事によ
り、格子不整合率は従来の約1/2倍となる。また、G
aAlNの単結晶から成る第2整合層を設ける事によ
り、絶縁層同士の隙間に形成された第2整合層は、横方
向に成長し易い。
According to a second aspect of the present invention, a first single crystal of Al is provided between the front surface of the substrate and the back surface of the insulating layer.
A matching layer is provided, and a second matching layer made of a GaAlN single crystal is provided so as to cover the gap and the insulating layer and is located below the growth layer. As described above, by providing the first matching layer made of Al single crystal on the substrate, the lattice mismatch rate is about 1/2 times that of the conventional one. Also, G
By providing the second matching layer made of a single crystal of aAlN, the second matching layer formed in the gap between the insulating layers easily grows in the lateral direction.

【0103】請求項3の本発明では、前記絶縁層は、断
面が略台形状に形成された。この構成により、基板上に
絶縁層が占める面積の割合が小さくなり、格子不整合率
は低下する。
According to the third aspect of the present invention, the insulating layer has a substantially trapezoidal cross section. With this configuration, the ratio of the area occupied by the insulating layer on the substrate is reduced, and the lattice mismatch rate is reduced.

【0104】請求項4の本発明では、前記基板の表面側
は、断面が間隔を置いて、複数の略台形部に形成され、
前記絶縁層は、前記台形部の上面に形成された。この構
成により、成長層は、絶縁層上で、横方向に成長するの
で、転位は低減する。
According to the present invention of claim 4, the front surface side of the substrate is formed into a plurality of substantially trapezoidal portions with cross sections spaced from each other.
The insulating layer is formed on the upper surface of the trapezoidal portion. With this configuration, the growth layer grows laterally on the insulating layer, so dislocations are reduced.

【0105】請求項5の本発明では、Siの単結晶又は
GaAsの単結晶から成る基板と、隙間を置いて互いに
離れて整列し、前記基板の内部にストライプ状に設けら
れた複数の絶縁層と、前記基板上に設けられ、3族窒化
化合物から成る成長層と、前記成長層の上方に設けられ
た発光層とを具備した。この様に、基板の内部に絶縁層
を設ける事により、基板から上方向へ向かう転位の移動
は、絶縁層により、更に阻止される。
According to the present invention of claim 5, a plurality of insulating layers arranged in stripes inside the substrate are aligned with a substrate made of a single crystal of Si or a single crystal of GaAs with a gap therebetween. And a growth layer formed on the substrate and made of a Group III nitride compound, and a light emitting layer provided above the growth layer. Thus, by providing the insulating layer inside the substrate, the movement of dislocations upward from the substrate is further blocked by the insulating layer.

【0106】請求項6の本発明では、前記隙間および前
記絶縁層の裏面を覆う様に形成されかつ前記基板の上に
位置し、Alの単結晶から成る第1整合層を設け、前記
隙間および前記絶縁層の表面と、前記成長層の裏面との
間に位置し、GaAlN単結晶から成る第2整合層を設
けた。この様に、基板の上に、Alの単結晶から成る第
1整合層を設ける事により、格子不整合率は従来の約1
/2倍となる。また、GaAlNの単結晶から成る第2
整合層を設ける事により、絶縁層同士の隙間に形成され
た第2整合層は、横方向に成長し易い。
According to the sixth aspect of the present invention, a first matching layer made of Al single crystal is formed so as to cover the gap and the back surface of the insulating layer and is located on the substrate. A second matching layer made of GaAlN single crystal was provided between the front surface of the insulating layer and the back surface of the growth layer. Thus, by providing the first matching layer made of Al single crystal on the substrate, the lattice mismatch rate is about 1 of the conventional one.
/ 2 times. In addition, a second crystal composed of GaAlN single crystal
By providing the matching layer, the second matching layer formed in the gap between the insulating layers easily grows in the lateral direction.

【0107】請求項7の本発明では、前記成長層又は前
記絶縁層の熱膨張率と、前記基板の熱膨張率との割合に
応じて、前記隙間の幅と、前記絶縁層の幅との割合を決
定した。この様に、上記各層の熱膨張率の割合に応じ
て、隙間および絶縁層の幅の割合を決定する事により、
この光半導体素子が温度上昇した時、反りを生ずる事を
防止できる。
According to the present invention of claim 7, the width of the gap and the width of the insulating layer are determined according to the ratio of the coefficient of thermal expansion of the growth layer or the insulating layer to the coefficient of thermal expansion of the substrate. The proportion was determined. Thus, by determining the ratio of the width of the gap and the width of the insulating layer according to the ratio of the coefficient of thermal expansion of each layer,
It is possible to prevent the optical semiconductor element from warping when the temperature rises.

【0108】請求項8の本発明では、前記隙間を覆う様
に、前記隙間の上方に位置し、前記成長層内に設けられ
た複数の第1マスク層を備えた。上記構成により、隙間
を移動する転位は、第1マスク層により、その移動を阻
止される。
According to the present invention of claim 8, a plurality of first mask layers are provided above the gap so as to cover the gap and provided in the growth layer. With the above structure, the dislocations moving in the gap are blocked by the first mask layer.

【0109】請求項9の本発明では、前記第1マスク層
は、断面が略台形状に形成された。上記構成により、転
位の移動を阻止する効果は増大する。
In the present invention of claim 9, the first mask layer is formed to have a substantially trapezoidal cross section. With the above structure, the effect of preventing the movement of dislocations is increased.

【0110】請求項10の本発明では、少なくとも、前
記第1マスク層同士の開口部を覆う様に、前記開口部の
上方に位置し、前記成長層内に設けられ、断面が略台形
状の複数の第2マスク層を備えた。上記構成により、第
1マスク層の開口部を移動する転位は、第2マスク層に
より、その移動を阻止される。
According to the tenth aspect of the present invention, at least the first mask layers are provided above the openings so as to cover the openings between the first mask layers and provided in the growth layer, and have a substantially trapezoidal cross section. A plurality of second mask layers was provided. With the above structure, dislocations moving in the opening of the first mask layer are blocked by the second mask layer.

【0111】請求項11の本発明では、第1ドーパント
を添加されたSi又は第2ドーパントを添加されたGa
Asから成る基板と、隙間を置いて、互いに離れて整列
し、前記基板上にストライプ状に設けられた複数の絶縁
層と、前記隙間および前記絶縁層を覆う様に設けられ、
3族窒化化合物から成る成長層と、前記成長層の上方に
設けられた発光層とを具備した。第1ドーパントを添加
されたSi又は第2ドーパントを添加されたGaAsか
ら成る基板内で生じた転位は、絶縁層により、その移動
を阻止される。
According to the present invention of claim 11, Si doped with the first dopant or Ga doped with the second dopant is used.
A plurality of insulating layers arranged in a stripe pattern on the substrate and spaced apart from each other by a substrate made of As, and provided so as to cover the gap and the insulating layer;
A growth layer made of a Group III nitride compound and a light emitting layer provided above the growth layer were provided. Dislocations generated in the substrate made of Si doped with the first dopant or GaAs doped with the second dopant are prevented from moving by the insulating layer.

【0112】請求項12の本発明では、前記基板の裏面
に、裏面電極を設けた。上記構成により、表面に表面電
極、裏面に裏面電極を設ける事により、通常の発光ダイ
オード(GaP等)用の生産設備による生産ができる。
また、従来の様に、外形に段差がないので、素子の外形
サイズを小さくできる。また、裏面電極をダイボンドす
る事により、表面電極に対し、1個のワイヤーで接続す
れば良く、配線作業が容易となる。
According to the twelfth aspect of the present invention, a back electrode is provided on the back surface of the substrate. With the above configuration, by providing the front surface electrode on the front surface and the back surface electrode on the back surface, it is possible to perform production by a normal production facility for light emitting diodes (GaP etc.).
Further, unlike the conventional case, since there is no step in the outer shape, the outer size of the element can be reduced. Further, by die-bonding the back surface electrode, it suffices to connect the front surface electrode with one wire, which facilitates the wiring work.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態1に係る光半導体素子1の
断面図である。
FIG. 1 is a sectional view of an optical semiconductor device 1 according to a first embodiment of the present invention.

【図2】本発明の実施の形態3に係る光半導体素子14
の要部断面図である。
FIG. 2 is an optical semiconductor device 14 according to a third embodiment of the present invention.
FIG.

【図3】本発明の実施の形態4に係る光半導体素子15
の要部断面図である。
FIG. 3 is an optical semiconductor device 15 according to a fourth embodiment of the present invention.
FIG.

【図4】本発明の実施の形態5に係る光半導体素子16
の要部断面図である。
FIG. 4 is an optical semiconductor device 16 according to a fifth embodiment of the present invention.
FIG.

【図5】本発明の実施の形態6に係る光半導体素子17
の要部断面図である。
FIG. 5 is an optical semiconductor element 17 according to a sixth embodiment of the present invention.
FIG.

【図6】本発明の実施の形態7に係る光半導体素子20
の断面図である。
FIG. 6 is an optical semiconductor device 20 according to a seventh embodiment of the present invention.
FIG.

【図7】上記光半導体素子20の要部断面図である。FIG. 7 is a cross-sectional view of an essential part of the optical semiconductor element 20.

【図8】本発明の実施の形態9に係る光半導体素子33
の要部断面図である。
FIG. 8 is an optical semiconductor device 33 according to a ninth embodiment of the present invention.
FIG.

【図9】本発明の実施の形態10に係る光半導体素子3
4の断面図である。
FIG. 9 is an optical semiconductor element 3 according to Embodiment 10 of the present invention.
4 is a sectional view of FIG.

【図10】上記光半導体素子34の要部断面図である。FIG. 10 is a cross-sectional view of an essential part of the optical semiconductor element 34.

【図11】本発明の実施の形態11に係る光半導体素子
36の断面図である。
FIG. 11 is a sectional view of an optical semiconductor element 36 according to an eleventh embodiment of the present invention.

【図12】本発明の実施の形態12に係る光半導体素子
39の断面図である。
FIG. 12 is a sectional view of an optical semiconductor element 39 according to a twelfth embodiment of the present invention.

【図13】本発明の実施の形態13に係る光半導体素子
49の断面図である。
FIG. 13 is a sectional view of an optical semiconductor element 49 according to a thirteenth embodiment of the present invention.

【図14】本発明の実施の形態14に係る光半導体素子
51の断面図である。
FIG. 14 is a sectional view of an optical semiconductor element 51 according to a fourteenth embodiment of the present invention.

【図15】従来の光半導体素子120の断面図である。FIG. 15 is a sectional view of a conventional optical semiconductor element 120.

【符号の説明】[Explanation of symbols]

2 基板 3 絶縁層 4 隙間 5 成長層 6 発光層 12 第1整合層 13 第2整合層 2 substrates 3 insulating layers 4 gap 5 Growth layer 6 light emitting layer 12 First matching layer 13 Second matching layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高須 広海 鳥取県鳥取市南吉方3丁目201番地 鳥取 三洋電機株式会社内 Fターム(参考) 5F041 AA40 AA42 AA44 CA04 CA33 CA34 CA35 CA40    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Hiromi Takasu             3-201 Minamiyoshikata, Tottori City, Tottori Prefecture Tottori             Sanyo Electric Co., Ltd. F-term (reference) 5F041 AA40 AA42 AA44 CA04 CA33                       CA34 CA35 CA40

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 Siの単結晶又はGaAsの単結晶から
成る基板と、隙間を置いて互いに離れて整列し、前記基
板上にストライプ状に設けられた複数の絶縁層と、前記
隙間および前記絶縁層を覆う様に設けられ、3族窒化化
合物から成る成長層と、前記成長層の上方に設けられた
発光層とを具備した事を特徴とする光半導体素子。
1. A plurality of insulating layers, which are arranged in a stripe pattern on the substrate, are aligned with a substrate made of a Si single crystal or a GaAs single crystal and are spaced apart from each other, and the gap and the insulation. An optical semiconductor device comprising: a growth layer formed so as to cover the layer and made of a Group III nitride compound; and a light emitting layer provided above the growth layer.
【請求項2】 前記基板の表面と前記絶縁層の裏面との
間に、Alの単結晶から成る第1整合層を設け、前記隙
間および前記絶縁層を覆う様に形成され、かつ前記成長
層の下に位置し、GaAlNの単結晶から成る第2整合
層を設けた事を特徴とする請求項1の光半導体素子。
2. A first matching layer made of an Al single crystal is provided between the front surface of the substrate and the back surface of the insulating layer, and is formed so as to cover the gap and the insulating layer, and the growth layer. 2. The optical semiconductor device according to claim 1, further comprising a second matching layer which is located underneath and is made of a GaAlN single crystal.
【請求項3】 前記絶縁層は、断面が略台形状に形成さ
れた事を特徴とする請求項1の光半導体素子。
3. The optical semiconductor element according to claim 1, wherein the insulating layer has a substantially trapezoidal cross section.
【請求項4】 前記基板の表面側は、断面が間隔を置い
て、複数の略台形部に形成され、前記絶縁層は、前記台
形部の上面に形成された事を特徴とする請求項1の光半
導体素子。
4. The surface side of the substrate is formed into a plurality of substantially trapezoidal portions with cross sections spaced apart, and the insulating layer is formed on an upper surface of the trapezoidal portion. Optical semiconductor device.
【請求項5】 Siの単結晶又はGaAsの単結晶から
成る基板と、隙間を置いて互いに離れて整列し、前記基
板の内部にストライプ状に設けられた複数の絶縁層と、
前記基板上に設けられ、3族窒化化合物から成る成長層
と、前記成長層の上方に設けられた発光層とを具備した
事を特徴とする光半導体素子。
5. A substrate made of a single crystal of Si or a single crystal of GaAs, and a plurality of insulating layers arranged in a stripe shape inside the substrate, aligned with each other with a gap therebetween.
An optical semiconductor device comprising: a growth layer provided on the substrate, the growth layer being made of a Group III nitride compound; and a light emitting layer provided above the growth layer.
【請求項6】 前記隙間および前記絶縁層の裏面を覆う
様に形成され、かつ前記基板の上に位置し、Alの単結
晶から成る第1整合層を設け、前記隙間および前記絶縁
層の表面と、前記成長層の裏面との間に位置し、GaA
lN単結晶から成る第2整合層を設けた事を特徴とする
請求項5の光半導体素子。
6. A first matching layer, which is formed so as to cover the gap and the back surface of the insulating layer and is located on the substrate and is made of an Al single crystal, and the gap and the surface of the insulating layer are provided. And the back surface of the growth layer, GaA
The optical semiconductor device according to claim 5, wherein a second matching layer made of 1N single crystal is provided.
【請求項7】 前記成長層又は前記絶縁層の熱膨張率
と、前記基板の熱膨張率との割合に応じて、前記隙間の
幅と、前記絶縁層の幅との割合を決定した事を特徴とす
る請求項1又は請求項5の光半導体素子。
7. The ratio between the width of the gap and the width of the insulating layer is determined according to the ratio of the coefficient of thermal expansion of the growth layer or the insulating layer and the coefficient of thermal expansion of the substrate. The optical semiconductor element according to claim 1 or 5, characterized in that
【請求項8】 前記隙間を覆う様に、前記隙間の上方に
位置し、前記成長層内に設けられた複数の第1マスク層
を備えた事を特徴とする請求項1又は請求項5の光半導
体素子。
8. The method according to claim 1, further comprising a plurality of first mask layers which are located above the gap and are provided in the growth layer so as to cover the gap. Optical semiconductor device.
【請求項9】 前記第1マスク層は、断面が略台形状に
形成された事を特徴とする請求項8の光半導体素子。
9. The optical semiconductor device according to claim 8, wherein the first mask layer has a substantially trapezoidal cross section.
【請求項10】 少なくとも、前記第1マスク層同士の
開口部を覆う様に、前記開口部の上方に位置し、前記成
長層内に設けられ、断面が略台形状の複数の第2マスク
層を備えた事を特徴とする請求項8の光半導体素子。
10. A plurality of second mask layers located above the openings so as to cover at least the openings between the first mask layers, provided in the growth layer, and having a substantially trapezoidal cross section. The optical semiconductor device according to claim 8, further comprising:
【請求項11】 第1ドーパントを添加されたSi又は
第2ドーパントを添加されたGaAsから成る基板と、
隙間を置いて、互いに離れて整列し、前記基板上にスト
ライプ状に設けられた複数の絶縁層と、前記隙間および
前記絶縁層を覆う様に設けられ、3族窒化化合物から成
る成長層と、前記成長層の上方に設けられた発光層とを
具備した事を特徴とする光半導体素子。
11. A substrate comprising Si doped with a first dopant or GaAs doped with a second dopant;
A plurality of insulating layers arranged in a stripe shape on the substrate, spaced apart from each other and aligned with each other; and a growth layer formed of a Group III nitride compound and provided so as to cover the gaps and the insulating layer, An optical semiconductor device comprising a light emitting layer provided above the growth layer.
【請求項12】 前記基板の裏面に、裏面電極を設けた
事を特徴とする請求項11の光半導体素子。
12. The optical semiconductor element according to claim 11, wherein a back electrode is provided on the back surface of the substrate.
JP2002004883A 2002-01-11 2002-01-11 Optical semiconductor element Pending JP2003209284A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002004883A JP2003209284A (en) 2002-01-11 2002-01-11 Optical semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002004883A JP2003209284A (en) 2002-01-11 2002-01-11 Optical semiconductor element

Publications (1)

Publication Number Publication Date
JP2003209284A true JP2003209284A (en) 2003-07-25

Family

ID=27644085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002004883A Pending JP2003209284A (en) 2002-01-11 2002-01-11 Optical semiconductor element

Country Status (1)

Country Link
JP (1) JP2003209284A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109792A (en) * 2005-10-12 2007-04-26 Sony Corp Semiconductor light-emitting element and wavelength conversion substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109792A (en) * 2005-10-12 2007-04-26 Sony Corp Semiconductor light-emitting element and wavelength conversion substrate

Similar Documents

Publication Publication Date Title
US6380051B1 (en) Layered structure including a nitride compound semiconductor film and method for making the same
CN100485984C (en) Nitride semiconductor device
US8664687B2 (en) Nitride semiconductor light-emitting device and process for producing the same
JP3760997B2 (en) Semiconductor substrate
US7760785B2 (en) Group-III nitride semiconductor device
US8368183B2 (en) Nitride semiconductor device
TWI469187B (en) Iii-v compound semiconductor epitaxy using lateral overgrowth
US20150349197A1 (en) Nitride semiconductor light-emitting element
US20060094145A1 (en) Nitride-based semiconductor device and method of fabrication
US20030030068A1 (en) Nitride-based semiconductor element
CN1557042A (en) Multibeam semiconductor laser, semiconductor light-emitting device and semiconductor device
JP3534227B2 (en) Semiconductor light emitting device
KR20210006373A (en) Process for manufacturing optoelectronic devices with diode matrix
JP2012530027A (en) Heterogeneous substrate, nitride semiconductor device using the same, and manufacturing method thereof
JP2002353134A (en) Nitride based semiconductor element and method for forming nitride based semiconductor
US7327770B2 (en) Nitride semiconductor laser device
JP2008034754A (en) Light-emitting device
KR100744941B1 (en) Electrode structure, semiconductor light-emitting device provided with the same and method for manufacturing the same
JP2003209284A (en) Optical semiconductor element
JP2000058918A (en) Semiconductor light emitting element
JP2590710B2 (en) Semiconductor device and manufacturing method thereof
JP2002314198A (en) Semiconductor laser
JP2003188413A (en) Optical semiconductor device
US20220302344A1 (en) Led precursor incorporating strain relaxing structure
JP3978581B2 (en) Semiconductor light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041111

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060822