JP2003209007A - Method for manufacturing multiple chip resistor - Google Patents

Method for manufacturing multiple chip resistor

Info

Publication number
JP2003209007A
JP2003209007A JP2002005595A JP2002005595A JP2003209007A JP 2003209007 A JP2003209007 A JP 2003209007A JP 2002005595 A JP2002005595 A JP 2002005595A JP 2002005595 A JP2002005595 A JP 2002005595A JP 2003209007 A JP2003209007 A JP 2003209007A
Authority
JP
Japan
Prior art keywords
strip
substrate
resistors
tape
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002005595A
Other languages
Japanese (ja)
Inventor
Taiji Kinoshita
泰治 木下
Toshiki Matsukawa
俊樹 松川
Seiji Hoshitoku
聖治 星徳
Mitsunari Nakatani
光成 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002005595A priority Critical patent/JP2003209007A/en
Publication of JP2003209007A publication Critical patent/JP2003209007A/en
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a fine multiple chip resistor which eliminates the need for the size classification of individual substrates as in the case of a conventional method and by which a manufacturing process can be simplified. <P>SOLUTION: Before forming edge electrodes 20, tapes 19 are put on parts positioned between a plurality of resistors on edges of strip substrates 11b in order to prevent the plurality of resistors of individual substrates from being conductive with each other. The edge electrodes 20 are formed on the edges of the strip substrates 11b with the tapes 19 put on them, and unwanted parts of the edge electrodes 20 are removed by peeling the tapes 19. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は多連チップ抵抗器の
製造方法に関するもので、特に微細な多連チップ抵抗器
の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multiple chip resistor, and more particularly to a method for manufacturing a fine multiple chip resistor.

【0002】[0002]

【従来の技術】従来のこの種の多連チップ抵抗器の製造
方法としては、実願平1−90570号(実開平3−3
0409号)のマイクロフィルムに開示されたものが知
られている。
2. Description of the Related Art As a conventional method of manufacturing a multiple chip resistor of this type, Japanese Patent Application No. 1-90570 (Japanese Utility Model Publication No. 3-3).
No. 0409) disclosed in the microfilm is known.

【0003】上記多連チップ抵抗器の製造方法は、表裏
両面にチップ部が横並びで連接する短冊片にブレークす
るための縦スリット線と、短冊片からチップ部にブレー
クするための横スリット線を有し、かつ前記縦横スリッ
ト線の交差部および/または縦スリット線の中途部に略
小判形の孔を設けたセラミック製等の絶縁性を有するシ
ート状の基板を用い、このシート状の基板をまず縦スリ
ット線に沿って短冊状にブレークし、その後、この短冊
片の前記縦スリット線に沿う端面および短冊片の側部の
上下両面に電極端子を形成し、その後、一対の電極端子
に両端部分が重複するようにチップ部の上面に抵抗膜を
印刷焼成し、その後、各抵抗膜をレーザートリミング
し、さらにその後、抵抗膜を覆うガラスコートを施すよ
うにしていた。
In the above-described method for manufacturing a multiple chip resistor, a vertical slit line for breaking a strip into which chips are connected side by side and a horizontal slit line for breaking from a strip to a chip are formed on both front and back surfaces. An insulating sheet-like substrate made of ceramic or the like having a substantially oval hole provided at the intersection of the vertical and horizontal slit lines and / or in the middle of the vertical slit line is used. First, break into strips along the vertical slit lines, and then form electrode terminals on the end faces of the strip along the vertical slit lines and on the upper and lower sides of the sides of the strip, and then on both ends of the pair of electrode terminals. A resistance film is printed and baked on the upper surface of the chip portion so that the portions overlap, then each resistance film is laser-trimmed, and then a glass coat covering the resistance film is applied.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記し
た従来の多連チップ抵抗器の製造方法においては、セラ
ミック製等の絶縁性を有するシート状の基板として、グ
リーンシート状態のとき、あらかじめ縦スリット線と横
スリット線を形成するとともに、縦横スリット線の交差
部および/または縦スリット線の中途部に略小判形の孔
を施し、その後、焼成することにより得られるシート状
の基板を用いているため、このシート状の基板に形成さ
れた縦スリット線や横スリット線および孔は、セラミッ
ク製等からなるシート状の基板の微妙な組成ばらつき
や、シート状の基板の焼成時の微妙な温度ばらつきによ
り寸法ばらつきが発生することになり、そのため、微細
な多連チップ抵抗器を製造する場合には、セラミック製
等からなるシート状の基板における個片状基板の寸法を
縦方向と横方向のそれぞれに非常に細かい寸法ランクに
分類し、そしてそれぞれの寸法ランクに相当する電極端
子、抵抗膜、ガラスコートのスクリーン印刷マスクをそ
ろえる必要があるとともに、個片状基板の寸法ランクに
応じてマスクを交換する必要があり、その結果、製造工
程が非常に煩雑になるという課題を有していた。
However, in the above-mentioned conventional method of manufacturing a multiple chip resistor, as a sheet-like substrate having an insulating property such as ceramics, a vertical slit wire is preliminarily set in the green sheet state. And a horizontal slit line are formed, and a substantially oval hole is formed at the intersection of the vertical and horizontal slit lines and / or the middle portion of the vertical slit line, and then a sheet-shaped substrate obtained by firing is used. The vertical slit lines, horizontal slit lines, and holes formed on this sheet-shaped substrate are caused by subtle compositional variations in the sheet-shaped substrate made of ceramic or the like, and subtle temperature variations during firing of the sheet-shaped substrate. Since dimensional variation will occur, when manufacturing fine multiple chip resistors, a sheet shape made of ceramic etc. It is necessary to classify the dimensions of the individual substrates in the substrate into very fine dimensional ranks in the vertical and horizontal directions, and to prepare the electrode terminals, resistive film, and glass-coated screen printing masks corresponding to each dimensional rank. In addition, it is necessary to replace the mask according to the dimensional rank of the individual substrate, and as a result, there is a problem that the manufacturing process becomes very complicated.

【0005】本発明は上記従来の課題を解決するもの
で、従来のような個片状基板の寸法分類が不要となり、
製造工程の簡略化が図れる微細な多連チップ抵抗器の製
造方法を提供することを目的とするものである。
The present invention solves the above-mentioned conventional problems and eliminates the need for the conventional dimensional classification of individual substrates.
It is an object of the present invention to provide a method for manufacturing a fine multi-chip resistor chip that can simplify the manufacturing process.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明は以下の構成を有するものである。
In order to achieve the above object, the present invention has the following constitution.

【0007】本発明の請求項1に記載の発明は、シート
状の基板の上面に複数対の上面電極層を形成する工程
と、前記複数対の上面電極層と電気的に接続される複数
の抵抗体をシート状の基板の上面に形成する工程と、少
なくとも前記複数の抵抗体を覆うように複数の保護層を
形成する工程と、前記シート状の基板を複数の短冊状基
板に分割する工程と、前記短冊状基板の端面に端面電極
を形成する工程と、前記短冊状基板を複数の抵抗体を有
する個片状基板に分割する工程とを備え、前記端面電極
を形成する前に、複数の抵抗体を有する個片状基板にお
ける複数の抵抗体同士が導通しないように前記短冊状基
板の端面における複数の抵抗体間に位置する部分にテー
プを貼り、このテープを貼った状態で短冊状基板の端面
に端面電極を形成し、その後、前記テープを剥がすこと
により端面電極の不要部分を除去するようにしたもの
で、この製造方法によれば、シート状の基板を複数の短
冊状基板に分割する工程と、前記短冊状基板を複数の抵
抗体を有する個片状基板に分割する工程とにより個片状
基板を得るようにしているため、従来のような個片状基
板の寸法分類は不要となり、これにより、従来のような
個片状基板の寸法ランクに応じてマスクを交換するとい
う工程をなくすることができるため、製造工程の簡略化
を図ることができる。また端面電極を形成する前に、複
数の抵抗体を有する個片状基板における複数の抵抗体同
士が導通しないように短冊状基板の端面における複数の
抵抗体間に位置する部分にテープを貼り、このテープを
貼った状態で短冊状基板の端面に端面電極を形成し、そ
の後、前記テープを剥がすことにより端面電極の不要部
分を除去するようにしているため、多連チップ抵抗器の
端面電極を形成する場合、テープの貼り付け、剥がしと
いう非常にシンプルな構成で端面電極を形成することが
でき、これにより、コスト的にも安価に提供することが
できるとともに、テープの使用により、個片状基板にお
ける複数の抵抗体同士の導通も確実に防止することがで
きるという作用効果を有するものである。
The invention according to claim 1 of the present invention comprises the step of forming a plurality of pairs of upper surface electrode layers on the upper surface of a sheet-like substrate, and a plurality of plurality of upper surface electrode layers electrically connected to the plurality of pairs of upper surface electrode layers. Forming a resistor on the upper surface of a sheet-like substrate; forming a plurality of protective layers so as to cover at least the plurality of resistors; dividing the sheet-like substrate into a plurality of strip-shaped substrates And a step of forming an end face electrode on an end face of the strip substrate, and a step of dividing the strip substrate into individual substrates having a plurality of resistors, and before forming the end face electrode, a plurality of A tape is attached to a portion of the end face of the strip-shaped substrate located between the resistors so that the resistors are not electrically connected to each other in the individual substrate having the resistors. Form the end face electrode on the end face of the substrate After that, the tape is peeled off to remove unnecessary portions of the end face electrodes. According to this manufacturing method, a step of dividing a sheet-shaped substrate into a plurality of strip-shaped substrates, and the strip-shaped substrate Since the individual substrate is obtained by the step of dividing the individual substrate having a plurality of resistors, the conventional dimensional classification of the individual substrate is not required, and thus Since the step of exchanging the mask according to the dimensional rank of the individual substrate can be eliminated, the manufacturing process can be simplified. Further, before forming the end face electrode, a tape is attached to a portion located between the plurality of resistors on the end face of the strip-shaped substrate so that the plurality of resistors in the individual substrate having the plurality of resistors are not electrically connected, Since the end face electrode is formed on the end face of the strip substrate with this tape attached, and then the unnecessary portion of the end face electrode is removed by peeling off the tape, the end face electrode of the multiple chip resistor is removed. When forming, the end face electrode can be formed with a very simple structure of sticking and peeling the tape, which makes it possible to provide the electrode at low cost and also by using the tape. This has an effect that it is possible to surely prevent conduction between the plurality of resistors on the substrate.

【0008】本発明の請求項2に記載の発明は、特に、
シート状の基板を複数の短冊状基板に分割する工程にお
いて、その分割をダイシング工法により行うようにした
もので、この製造方法によれば、ダイシング工法により
シート状の基板を短冊状基板に分割しているため、従来
のような個片状基板の寸法分類は不要となり、これによ
り、従来のようなマスク交換による製造工程の煩雑さを
なくすることができるとともに、ダイシングも半導体等
で一般的なダイシング設備を用いて容易に行うことがで
きるという作用効果を有するものである。
The invention according to claim 2 of the present invention is
In the step of dividing the sheet-shaped substrate into a plurality of strip-shaped substrates, the division is performed by the dicing method. According to this manufacturing method, the sheet-shaped substrate is divided into the strip-shaped substrates by the dicing method. Therefore, it is not necessary to perform dimensional classification of individual substrates as in the related art, which makes it possible to eliminate the complexity of the manufacturing process due to mask replacement as in the related art, and dicing is generally used for semiconductors and the like. It has an effect that it can be easily performed by using dicing equipment.

【0009】本発明の請求項3に記載の発明は、特に、
テープとして、紫外線照射または加熱により粘着性を失
うテープを使用したもので、この製造方法によれば、紫
外線照射または加熱により粘着性を失うテープを使用し
ているため、テープを貼った状態で複数の短冊状基板の
端面に端面電極を形成し、その後、テープを剥がす場
合、簡単にテープを剥がすことができるという作用効果
を有するものである。
The invention according to claim 3 of the present invention is
As the tape, a tape that loses its tackiness when exposed to ultraviolet rays or heat is used. According to this manufacturing method, a tape that loses its tackiness when exposed to ultraviolet rays or heat is used. When the end face electrode is formed on the end face of the strip substrate and then the tape is peeled off, the tape can be easily peeled off.

【0010】本発明の請求項4に記載の発明は、特に、
短冊状基板を複数並べ、この状態で、複数の抵抗体を有
する個片状基板における複数の抵抗体同士が導通しない
ように前記複数の短冊状基板の端面における複数の抵抗
体間に位置する部分にテープを貼り、このテープを貼っ
た状態で複数の短冊状基板の端面に端面電極を形成し、
その後、前記テープを剥がすことにより複数の短冊状基
板の端面電極の不要部分を除去するようにしたもので、
この製造方法によれば、多連チップ抵抗器の端面電極を
形成する場合、短冊状基板を複数並べ、この状態で端面
電極を形成するようにしているため、多数の多連チップ
抵抗器の端面電極をテープの貼り付け、剥がしという非
常にシンプルな構成で同時に一括形成することができる
という作用効果を有するものである。
The invention according to claim 4 of the present invention is
A plurality of strip-shaped substrates arranged in this state, and in this state, a portion located between the plurality of resistors on the end face of the plurality of strip-shaped substrates so that the plurality of resistors in the individual substrate having the plurality of resistors are not electrically connected to each other. A tape is attached to, and with the tape attached, end face electrodes are formed on the end faces of a plurality of strip-shaped substrates,
After that, by removing the tape, unnecessary portions of the end face electrodes of the plurality of strip-shaped substrates are removed.
According to this manufacturing method, when the end face electrodes of the multiple chip resistors are formed, since a plurality of strip-shaped substrates are arranged and the end face electrodes are formed in this state, the end faces of many multiple chip resistors are formed. The electrode has a function and effect that it can be simultaneously formed with a very simple structure of attaching and peeling a tape.

【0011】[0011]

【発明の実施の形態】以下、本発明の一実施の形態にお
ける多連チップ抵抗器の製造方法について、図面を参照
しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION A method of manufacturing a multiple chip resistor according to an embodiment of the present invention will be described below with reference to the drawings.

【0012】図1は本発明の一実施の形態における多連
チップ抵抗器の製造方法により得られた多連チップ抵抗
器の斜視図、図2は同多連チップ抵抗器の断面図であ
る。
FIG. 1 is a perspective view of a multiple chip resistor obtained by a method of manufacturing a multiple chip resistor according to an embodiment of the present invention, and FIG. 2 is a sectional view of the multiple chip resistor.

【0013】図1、図2において、1は焼成済みの96
%純度のアルミナからなるシート状の基板を第1の分割
部とこの第1の分割部と直交関係にある第2の分割部で
分割することにより個片化された基板である。2は基板
1の上面に形成された銀を主成分とする複数対の上面電
極層である。3は複数対の上面電極層2に一部が重なる
ように、すなわち電気的に接続されるように基板1の上
面に形成された酸化ルテニウム系の複数の抵抗体であ
る。4は抵抗体3を完全に覆うように形成されたガラス
を主成分とする第1の保護層である。5は複数対の上面
電極層2間の抵抗体3の抵抗値を修正するために設けら
れたトリミング溝で、このトリミング溝5は第1の保護
層4と抵抗体3に設けられている。6は複数対の上面電
極層2の一部に重なるように設けられた銀系の導電性樹
脂からなる複数対の密着層で、この複数対の密着層6と
前記複数対の上面電極層2は、基板1の端縁において面
一となるように構成している。7はガラスを主成分とす
る第1の保護層4を覆うとともに密着層6の一部に重な
るように形成された樹脂を主成分とする第2の保護層で
ある。8は前記基板1の端縁に設けられ、かつ前記複数
対の上面電極層2に電気的に接続される複数対の端面電
極で、この端面電極8は基板1の端縁側に位置して、基
板1の端面、上面電極層2の端面および密着層6の端面
に重なるとともに、密着層6の上面の端部および基板1
の裏面の端部を覆うように形成されている。9は前記端
面電極8を覆うとともに、露出している密着層6の上面
を覆うように形成されたニッケルめっきからなる第1の
めっき膜である。10は第1のめっき膜9を覆うように
形成されたスズめっきからなる第2のめっき膜である。
In FIG. 1 and FIG. 2, 1 is a baked 96
The substrate is singulated by dividing a sheet-shaped substrate made of alumina of% purity into a first divided portion and a second divided portion having an orthogonal relationship with the first divided portion. Reference numeral 2 denotes a plurality of pairs of upper surface electrode layers formed on the upper surface of the substrate 1 and having silver as a main component. Reference numeral 3 denotes a plurality of ruthenium oxide-based resistors formed on the upper surface of the substrate 1 so as to partially overlap the plurality of pairs of upper surface electrode layers 2, that is, to be electrically connected. Reference numeral 4 is a first protective layer composed mainly of glass and formed so as to completely cover the resistor 3. Reference numeral 5 denotes a trimming groove provided to correct the resistance value of the resistor 3 between the plurality of pairs of upper surface electrode layers 2. The trimming groove 5 is provided in the first protective layer 4 and the resistor 3. Reference numeral 6 denotes a plurality of pairs of adhesive layers made of a silver-based conductive resin provided so as to overlap a part of the plurality of pairs of upper electrode layers 2. The plurality of pairs of adhesive layers 6 and the plurality of pairs of upper electrode layers 2 are provided. Are configured to be flush with the edge of the substrate 1. Reference numeral 7 is a second protective layer containing resin as a main component, which is formed so as to cover the first protective layer 4 containing glass as a main component and to overlap a part of the adhesion layer 6. Reference numeral 8 denotes a plurality of pairs of end surface electrodes which are provided on the end edges of the substrate 1 and are electrically connected to the plurality of pairs of upper surface electrode layers 2. The end surface electrodes 8 are located on the end edge side of the substrate 1, The end face of the substrate 1, the end face of the upper surface electrode layer 2 and the end face of the adhesion layer 6 overlap with the end face of the upper surface of the adhesion layer 6 and the substrate 1
Is formed so as to cover the end of the back surface of the. Reference numeral 9 denotes a first plating film made of nickel plating formed so as to cover the end surface electrode 8 and the exposed upper surface of the adhesion layer 6. Reference numeral 10 is a second plating film formed of tin plating so as to cover the first plating film 9.

【0014】以上のように構成された本発明の一実施の
形態における多連チップ抵抗器について、次にその製造
方法を図面を参照しながら説明する。
A manufacturing method of the multiple chip resistor having the above-described structure according to the embodiment of the present invention will be described with reference to the drawings.

【0015】図3は本発明の一実施の形態における多連
チップ抵抗器を製造する場合に用いられるシート状の基
板の全周囲の端部に不要領域部を形成した状態を示す上
面斜視図、図4(a)(b)、図6(a)(b)、図8
(a)(b)、図10(a)(b)および図17は本発
明の一実施の形態における多連チップ抵抗器の製造工程
を示す上面図、図5(a)(b)、図7(a)(b)、
図9(a)(b)、図11(a)(b)、図15、図1
8、図19および図20は本発明の一実施の形態におけ
る多連チップ抵抗器の製造工程を示す断面図、図12は
本発明の一実施の形態における多連チップ抵抗器を製造
する場合に用いられるシート状の基板を複数の短冊状基
板に分離する時の状態を示すシート状の基板の上面斜視
図、図13、図14及び図16は本発明の一実施の形態
における多連チップ抵抗器の端面電極を形成する時の状
態を示す上面斜視図である。
FIG. 3 is a top perspective view showing a state in which an unnecessary region portion is formed at an end portion of the entire periphery of a sheet-like substrate used for manufacturing a multiple chip resistor according to one embodiment of the present invention, 4 (a) (b), 6 (a) (b), 8
(A), (b), FIG. 10 (a), (b) and FIG. 17 are top views showing a manufacturing process of a multiple chip resistor according to an embodiment of the present invention, FIGS. 7 (a) (b),
9 (a) (b), FIG. 11 (a) (b), FIG. 15 and FIG.
8, FIG. 19 and FIG. 20 are cross-sectional views showing a manufacturing process of a multiple chip resistor according to one embodiment of the present invention, and FIG. 12 shows a case of manufacturing the multiple chip resistor according to one embodiment of the present invention. FIG. 13, FIG. 14, and FIG. 16 are top perspective views of the sheet-shaped substrate showing a state when the sheet-shaped substrate used is separated into a plurality of strip-shaped substrates. FIG. 6 is a top perspective view showing a state when forming an end face electrode of the container.

【0016】まず、図3、図4(a)、図5(a)に示
すように、焼成済みの96%純度のアルミナからなる厚
み0.2mmの絶縁性を有するシート状の基板11を準
備する。この場合、シート状の基板11は、図3に示す
ように、全周囲の端部に最終的には製品とならない不要
領域部11aを有しているものである。そしてこの不要
領域部11aは略ロ字状に構成されているものである。
First, as shown in FIGS. 3, 4 (a) and 5 (a), an insulating sheet-like substrate 11 having a thickness of 0.2 mm and made of fired 96% pure alumina is prepared. To do. In this case, as shown in FIG. 3, the sheet-shaped substrate 11 has an unnecessary area 11a which does not become a final product at the end of the entire circumference. The unnecessary area portion 11a is formed in a substantially square shape.

【0017】次に、図3、図4(b)、図5(b)に示
すように、シート状の基板11の上面にスクリーン印刷
工法により銀を主成分とする複数対の上面電極層12を
形成し、ピーク温度850℃の焼成プロファイルで焼成
することにより、上面電極層12を安定な膜とする。
Next, as shown in FIGS. 3, 4 (b) and 5 (b), a plurality of pairs of upper surface electrode layers 12 containing silver as a main component are formed on the upper surface of the sheet-like substrate 11 by the screen printing method. Is formed, and the upper surface electrode layer 12 is formed into a stable film by baking with a baking profile having a peak temperature of 850 ° C.

【0018】次に、図3、図6(a)、図7(a)に示
すように、複数対の上面電極層12を跨ぐように、スク
リーン印刷工法により酸化ルテニウム系の複数の抵抗体
13を形成し、ピーク温度850℃の焼成プロファイル
で焼成することにより、抵抗体13を安定な膜とする。
Next, as shown in FIGS. 3, 6A, and 7A, a plurality of ruthenium oxide-based resistors 13 are formed by a screen printing method so as to extend over a plurality of pairs of upper electrode layers 12. Is formed and is fired with a firing profile having a peak temperature of 850 ° C., thereby forming the resistor 13 as a stable film.

【0019】次に、図6(b)、図7(b)に示すよう
に、複数の抵抗体13を覆うように、スクリーン印刷工
法により複数のガラスを主成分とする第1の保護層14
を形成し、ピーク温度600℃の焼成プロファイルで焼
成することにより、ガラスを主成分とする第1の保護層
14を安定な膜とする。
Next, as shown in FIGS. 6 (b) and 7 (b), a first protective layer 14 mainly composed of a plurality of glasses is formed by screen printing so as to cover the plurality of resistors 13.
Are formed and baked in a baking profile having a peak temperature of 600 ° C., so that the first protective layer 14 containing glass as a main component is a stable film.

【0020】次に、図8(a)、図9(a)に示すよう
に、複数対の上面電極層12間の抵抗体13の抵抗値を
一定の値に修正するために、レーザートリミング工法に
よりトリミングを行い、複数のトリミング溝15を形成
する。
Next, as shown in FIGS. 8A and 9A, the laser trimming method is used to correct the resistance value of the resistor 13 between the plurality of pairs of upper electrode layers 12 to a constant value. Trimming is performed to form a plurality of trimming grooves 15.

【0021】次に、図8(b)、図9(b)に示すよう
に、複数対の上面電極層12の一部に重なるように、ス
クリーン印刷工法により銀系の導電性樹脂からなる複数
対の密着層16を形成し、ピーク温度200℃の硬化プ
ロファイルで硬化することにより、密着層16を安定な
膜とする。
Next, as shown in FIGS. 8 (b) and 9 (b), a plurality of silver-based conductive resins are formed by screen printing so as to overlap a part of the plurality of pairs of upper surface electrode layers 12. The pair of adhesive layers 16 are formed and cured with a curing profile having a peak temperature of 200 ° C. to form the adhesive layer 16 as a stable film.

【0022】次に、図10(a)、図11(a)に示す
ように、図面上の縦方向に並ぶ複数のガラスを主成分と
する第1の保護層14を覆うとともに、密着層16の一
部に重なるように、スクリーン印刷工法により樹脂を主
成分とする複数の第2の保護層17を形成し、ピーク温
度200℃の硬化プロファイルで硬化することにより、
第2の保護層17を安定な膜とする。
Next, as shown in FIGS. 10 (a) and 11 (a), the first protective layer 14 mainly composed of a plurality of glasses arranged in the vertical direction on the drawing is covered and the adhesion layer 16 is formed. By forming a plurality of second protective layers 17 containing a resin as a main component by a screen printing method so as to overlap a part of the above, and curing with a curing profile of a peak temperature of 200 ° C.,
The second protective layer 17 is a stable film.

【0023】次に、図3、図10(b)、図11(b)
に示すように、複数対の上面電極層12および密着層1
6を分離して複数の短冊状基板11bに分割するための
第1の分割部18をシート状の基板11にダイシング工
法により形成する。
Next, FIG. 3, FIG. 10B, and FIG. 11B.
, A plurality of pairs of upper surface electrode layers 12 and adhesion layers 1 are formed.
A first dividing portion 18 for separating 6 into a plurality of strip-shaped substrates 11b is formed on the sheet-shaped substrate 11 by a dicing method.

【0024】次に、図12に示すように、ダイシング工
法により第1の分割部18を形成したシート状の基板1
1を不要領域部取りパレット(図示せず)に載せ、図1
2における複数の第1の分割部18の両端部のそれぞれ
を結ぶ線18aに沿って切断することにより、不要領域
部11aの一部が取り除かれるとともに、複数の短冊状
基板11bに分離されるものである。
Next, as shown in FIG. 12, a sheet-like substrate 1 having a first divided portion 18 formed by a dicing method.
1 on an unnecessary area partial pallet (not shown),
A part of the unnecessary area 11a is removed by cutting along the line 18a connecting both ends of the plurality of first divided portions 18 in 2 and separated into a plurality of strip-shaped substrates 11b. Is.

【0025】次に、図13に示すように、短冊状基板1
1bを複数上下方向に並べるか、あるいは横方向に複数
並べ(図示せず)、この状態で、複数の抵抗体(図示せ
ず)を有する個片状基板における複数の抵抗体(図示せ
ず)同士が導通しないように、前記短冊状基板11bの
両端面における複数の抵抗体(図示せず)間に位置する
部分にテープ19をそれぞれ複数貼る。この場合、前記
テープ19としては、紫外線照射または加熱により粘着
性を失うテープを使用している。
Next, as shown in FIG. 13, the strip-shaped substrate 1
A plurality of resistors 1b are arranged in the vertical direction or a plurality of resistors 1b are arranged in the horizontal direction (not shown), and in this state, a plurality of resistors (not shown) in the individual substrate having a plurality of resistors (not shown). A plurality of tapes 19 are respectively attached to the portions located between the plurality of resistors (not shown) on both end surfaces of the strip-shaped substrate 11b so that they are not electrically connected to each other. In this case, as the tape 19, a tape that loses its adhesiveness by irradiation with ultraviolet rays or heating is used.

【0026】次に、前記テープ19を貼った状態で、図
14、図15に示すように複数の短冊状基板11bの一
方の端面全体と、他方の端面全体に、少なくとも上面電
極層12と電気的に接続されるようにNi,Cを導電成
分とするエポキシ系樹脂ペースト材料をローラー転写に
より印刷し、かつ乾燥を行い、さらにピーク温度165
℃の硬化プロファイルで硬化することにより、端面電極
20をそれぞれ形成する。
Next, with the tape 19 adhered, as shown in FIGS. 14 and 15, at least the upper surface electrode layer 12 and the electrical conductivity are provided on the entire one end surface of the plurality of strip-shaped substrates 11b and the other end surface thereof. The epoxy resin paste material containing Ni and C as conductive components so as to be electrically connected by roller transfer and drying, and further, the peak temperature 165
The end face electrodes 20 are formed by curing with a curing profile of ° C.

【0027】次に、図16に示すように、前記テープ1
9に紫外線を照射するか、またはテープ19を加熱する
ことにより、テープ19を剥がす。これにより、テープ
19が貼られていた部分に隙間21が形成されるため、
複数の短冊状基板11bの両端面全体に形成された端面
電極20は、前記隙間21が形成されることにより、複
数対に分離される。この複数対への分離によって、複数
の抵抗体(図示せず)を有する個片状基板(図示せず)
における複数の抵抗体(図示せず)同士は導通しなくな
るものである。
Next, as shown in FIG. 16, the tape 1
The tape 19 is peeled off by irradiating 9 with ultraviolet rays or by heating the tape 19. As a result, a gap 21 is formed in the portion where the tape 19 was attached,
The end face electrodes 20 formed on the entire both end faces of the plurality of strip-shaped substrates 11b are separated into a plurality of pairs by forming the gap 21. By this separation into a plurality of pairs, an individual substrate (not shown) having a plurality of resistors (not shown)
The plurality of resistors (not shown) in the above are no longer electrically connected to each other.

【0028】次に、図16に示す第2の分割部22によ
り、短冊状基板11bを図17、図18に示すような4
つの抵抗体13を有する個片状基板11cに分割する。
この場合、この複数の第2の分割部22はレーザースク
ライブにより形成しているもので、まず、レーザーによ
り分割溝を形成し、その後、一般的な分割設備により分
割溝の部分を分割して個片状基板11cに分割するよう
にしている。すなわち、この分割方法は、第2の分割部
22を形成する毎に個片化されるのではなく、2段階で
個片化されるという作用を有するものである。なお、こ
の複数の第2の分割部22はダイシング工法により形成
してもよいもので、この場合は、第2の分割部22を形
成する毎に個片化されるものである。
Next, the strip-shaped substrate 11b is divided into four pieces as shown in FIGS. 17 and 18 by the second dividing portion 22 shown in FIG.
It is divided into individual substrate 11c having one resistor 13.
In this case, the plurality of second dividing portions 22 are formed by laser scribing. First, the dividing grooves are formed by laser, and then the dividing groove portions are divided by general dividing equipment. It is configured to be divided into strip-shaped substrates 11c. That is, this dividing method has an effect that it is not divided into pieces every time the second dividing portion 22 is formed, but is divided into two pieces. Note that the plurality of second divided portions 22 may be formed by a dicing method, and in this case, each of the second divided portions 22 is formed into individual pieces.

【0029】最後に、図19に示すように、電気めっき
工法を用いて、個片状基板11cにおける端面電極20
と露出している密着層16の上面を覆うように、厚みが
約2〜6μmで、かつはんだの拡散防止または耐熱性に
優れるニッケルめっきからなる第1のめっき膜23を形
成する。その後、図20に示すように、さらに電気めっ
き工法を用いて、ニッケルめっきからなる第1のめっき
膜23を覆うように、厚みが約3〜8μmで、かつはん
だ付け性の良いスズめっきからなる第2のめっき膜24
を形成する。
Finally, as shown in FIG. 19, the end face electrodes 20 on the individual substrate 11c are formed by electroplating.
A first plating film 23 made of nickel plating having a thickness of about 2 to 6 μm and having excellent solder diffusion prevention and heat resistance is formed so as to cover the exposed upper surface of the adhesion layer 16. After that, as shown in FIG. 20, a tin plating having a thickness of about 3 to 8 μm and having good solderability is further formed by using an electroplating method so as to cover the first plating film 23 made of nickel plating. Second plating film 24
To form.

【0030】以上の製造工程により、本発明の一実施の
形態における多連チップ抵抗器は製造されるものであ
る。
The multiple chip resistor according to the embodiment of the present invention is manufactured by the above manufacturing steps.

【0031】なお、上記製造工程においては、第2のめ
っき膜24をスズめっきで構成しているが、これに限定
されるものではなく、スズ合金系の材料からなるめっき
でもよく、これらの材料で構成した場合は、リフローは
んだ付け時に安定したはんだ付けができるものである。
Although the second plating film 24 is made of tin plating in the above manufacturing process, the present invention is not limited to this, and plating made of a tin alloy type material may be used. In the case of (1), stable soldering can be performed during reflow soldering.

【0032】また上記製造工程においては、抵抗体13
等を覆う保護層を、抵抗体13を覆うガラスを主成分と
する第1の保護層14と、この第1の保護層14を覆う
とともに、トリミング溝15を覆う樹脂を主成分とする
第2の保護層17の2層で構成しているため、前記第1
の保護層14でレーザートリミング時のクラックの発生
を防止して電流雑音を小さくできるとともに、前記樹脂
を主成分とする第2の保護層17で抵抗体13全体が覆
われるため、耐湿性に優れた抵抗特性を確保できるもの
である。
In the above manufacturing process, the resistor 13
A first protective layer 14 mainly made of glass covering the resistor 13 and a second resin mainly made of resin covering the first protective layer 14 and covering the trimming groove 15. Since the protective layer 17 is composed of two layers,
The protective layer 14 can prevent the occurrence of cracks during laser trimming to reduce the current noise, and since the entire resistor 13 is covered with the second protective layer 17 containing the resin as a main component, it has excellent moisture resistance. It is possible to secure excellent resistance characteristics.

【0033】そしてまた上記製造工程により製造した多
連チップ抵抗器は、ダイシング工法により形成された第
1の分割部18およびレーザースクライブにより形成さ
れた第2の分割部22の間隔が正確(±0.005mm
以内)であるとともに、端面電極20、第1のめっき膜
23、第2のめっき膜24の厚みも正確であるため、製
品である4連の多連チップ抵抗器の全長および全幅は、
正確に長さ0.6mm×幅1.2mmとなるものであ
る。また、上面電極層12および抵抗体13のパターン
精度も個片状基板の寸法ランク分類が不要であるととも
に、同一の個片状基板の寸法ランク内での寸法ばらつき
を考慮する必要がないため、抵抗体13の有効面積も従
来品に比べて大きくとることができるものである。すな
わち、従来品における抵抗体は長さ約0.20mm×幅
0.19mmであったのに対し、本発明の一実施の形態
における多連チップ抵抗器の抵抗体13は長さ約0.2
5mm×幅0.24mmとなって面積では約1.6倍以
上となるものである。
Further, in the multiple chip resistor manufactured by the above manufacturing process, the interval between the first divided portion 18 formed by the dicing method and the second divided portion 22 formed by the laser scribing is accurate (± 0. 0.005 mm
Since the thickness of the end face electrode 20, the first plating film 23, and the second plating film 24 is also accurate, the total length and width of the 4-unit multiple chip resistor as a product are
The length is exactly 0.6 mm and the width is 1.2 mm. Further, the pattern accuracy of the upper surface electrode layer 12 and the resistor 13 does not need to be classified into the dimensional rank of the individual substrate, and it is not necessary to consider the dimensional variation within the dimensional rank of the same individual substrate. The effective area of the resistor 13 can be made larger than that of the conventional product. That is, the resistor in the conventional product had a length of about 0.20 mm and a width of 0.19 mm, whereas the resistor 13 of the multiple chip resistor according to the embodiment of the present invention had a length of about 0.2.
The area is 5 mm × width 0.24 mm, which is about 1.6 times or more in area.

【0034】さらに上記製造工程においては、第1の分
割部18をダイシング工法を用いて形成するとともに、
個片状基板の寸法分類が不要なシート状の基板11を用
いているため、従来のような個片状基板の寸法分類は不
要となり、これにより、工程の煩雑さをなくすることが
できるとともに、ダイシングも半導体等で一般的なダイ
シング設備を用いて容易に行うことができるものであ
る。
Further, in the above manufacturing process, the first dividing portion 18 is formed by using the dicing method, and
Since the sheet-shaped substrate 11 that does not require the dimensional classification of the individual substrate is used, the conventional dimensional classification of the individual substrate is not necessary, and thus the complexity of the process can be eliminated. Also, dicing can be easily performed using general dicing equipment for semiconductors and the like.

【0035】さらにまた上記製造工程においては、シー
ト状の基板11に第1の分割部18を形成してシート状
の基板11を複数の短冊状基板11bに分割する工程
と、前記短冊状基板11bに第2の分割部22を形成し
て短冊状基板11bを複数の抵抗体13を有する個片状
基板11cに分割する工程とにより個片状基板11cを
得るようにしているため、従来のような個片状基板の寸
法分類は不要となり、これにより、従来のような個片状
基板の寸法ランクに応じてマスクを交換するという工程
をなくすることができるため、製造工程の簡略化を図る
ことができるものである。
Further, in the above manufacturing process, a step of forming the first dividing portion 18 on the sheet-shaped substrate 11 to divide the sheet-shaped substrate 11 into a plurality of strip-shaped substrates 11b, and the strip-shaped substrate 11b. Since the second divided portion 22 is formed in the step of dividing the strip-shaped substrate 11b into the individual substrate 11c having the plurality of resistors 13, the individual substrate 11c is obtained. Since it is not necessary to classify the size of the individual substrate, it is possible to eliminate the conventional step of exchanging the mask according to the dimensional rank of the individual substrate, thereby simplifying the manufacturing process. Is something that can be done.

【0036】また上記製造工程においては、端面電極2
0を形成する前に、複数の抵抗体13を有する個片状基
板11cにおける複数の抵抗体13同士が導通しないよ
うに短冊状基板11bの端面における複数の抵抗体13
間に位置する部分にテープ19を貼り、このテープ19
を貼った状態で短冊状基板11bの端面に端面電極20
を形成し、その後、前記テープ19を剥がすことにより
端面電極20の不要部分を除去するようにしているた
め、多連チップ抵抗器の端面電極20を形成する場合、
テープ19の貼り付け、剥がしという非常にシンプルな
構成で端面電極20を形成することができ、これによ
り、コスト的にも安価に提供することができるととも
に、テープ19の使用により、個片状基板11cにおけ
る複数の抵抗体13同士の導通も確実に防止することが
できるものである。
In the above manufacturing process, the end face electrode 2
Before forming 0, the plurality of resistor bodies 13 on the end face of the strip-shaped substrate 11b are arranged so that the plurality of resistor bodies 13 in the individual substrate 11c having the plurality of resistor bodies 13 are not electrically connected to each other.
Attach the tape 19 to the part located between the
The end surface electrode 20 is attached to the end surface of the strip-shaped substrate 11b with
Is formed, and then the tape 19 is peeled off to remove an unnecessary portion of the end face electrode 20, so that when the end face electrode 20 of the multiple chip resistor is formed,
The end face electrode 20 can be formed with a very simple structure of sticking and peeling the tape 19, which makes it possible to provide the electrode 20 at low cost, and by using the tape 19, the individual substrate It is possible to reliably prevent conduction between the plurality of resistors 13 in 11c.

【0037】そしてまた上記製造工程においては、複数
の抵抗体13を有する個片状基板11cにおける複数の
抵抗体13同士が導通しないように短冊状基板11bの
端面における複数の抵抗体13間に位置する部分に貼ら
れるテープ19として、紫外線照射または加熱により粘
着性を失うテープ19を使用しているため、テープ19
を貼った状態で複数の短冊状基板11bの端面に端面電
極20を形成し、その後、テープ19を剥がす場合、簡
単にテープ19を剥がすことができるものである。
In addition, in the above-described manufacturing process, the individual substrates 11c having the plurality of resistors 13 are positioned between the plurality of resistors 13 on the end face of the strip substrate 11b so that the plurality of resistors 13 are not electrically connected to each other. Since the tape 19 that loses its adhesiveness by being irradiated with ultraviolet rays or being heated is used as the tape 19 to be attached to the portion to be attached,
When the end face electrodes 20 are formed on the end faces of the plurality of strip-shaped substrates 11b in the state where the tapes are attached, and then the tape 19 is peeled off, the tape 19 can be easily peeled off.

【0038】さらに上記製造工程においては、多連チッ
プ抵抗器の端面電極20を形成する場合、図13に示す
ように、短冊状基板11bを複数上下方向に並べるか、
あるいは横方向に複数並べ(図示せず)、この状態で、
複数の抵抗体13を有する個片状基板11cにおける複
数の抵抗体13同士が導通しないように前記複数の短冊
状基板11bの端面における複数の抵抗体13間に位置
する部分にテープ19を貼り、このテープ19を貼った
状態で複数の短冊状基板11bの端面に端面電極20を
形成し、その後、テープ19を剥がすことにより複数の
短冊状基板11bの端面電極20の不要部分を除去する
ようにしているため、多数の多連チップ抵抗器の端面電
極20をテープ19の貼り付け、剥がしという非常にシ
ンプルな構成で同時に一括形成することができるもので
ある。
Further, in the above manufacturing process, when the end face electrode 20 of the multiple chip resistor is formed, as shown in FIG. 13, a plurality of strip-shaped substrates 11b are arranged vertically or
Alternatively, a plurality of them are arranged side by side (not shown) in this state,
In order to prevent the plurality of resistors 13 in the individual substrate 11c having the plurality of resistors 13 from being electrically connected to each other, a tape 19 is attached to a portion located between the plurality of resistors 13 on the end surface of the plurality of strip substrates 11b, The end face electrodes 20 are formed on the end faces of the plurality of strip-shaped substrates 11b with the tape 19 attached, and then the tape 19 is peeled off to remove unnecessary portions of the end face electrodes 20 of the plurality of strip-shaped substrates 11b. Therefore, the end face electrodes 20 of a large number of multiple chip resistors can be formed at the same time with a very simple structure in which the tape 19 is attached and removed.

【0039】なお、上記本発明の一実施の形態において
は、端面電極20を複数の短冊状基板11bの端面に形
成する場合、テープ19を貼った状態で、複数の短冊状
基板11bの一方の端面全体と、他方の端面全体に、少
なくとも上面電極層12と電気的に接続されるようにN
i,Cを導電成分とするエポキシ系樹脂ペースト材料を
ローラー転写により印刷し、かつ乾燥を行い、さらにピ
ーク温度165℃の硬化プロファイルで硬化することに
より、端面電極20をそれぞれ形成するようにしていた
が、この端面電極20は、これに限定されるものではな
く、これ以外の例えば、スパッタ工法によるニッケルク
ロム薄膜からなる端面電極や、クロム系、銅系、ニッケ
ル系等の薄膜からなる端面電極を、複数の短冊状基板1
1bの一方の端面全体と、他方の端面全体にそれぞれ形
成するようにしてもよいものである。
In the embodiment of the present invention described above, when the end face electrodes 20 are formed on the end faces of the plurality of strip-shaped substrates 11b, one of the strip-shaped substrates 11b is attached with the tape 19 attached. At least the upper surface electrode layer 12 is electrically connected to the entire end surface and the other end surface by N.
The end face electrodes 20 are formed by printing an epoxy resin paste material having i and C as conductive components by roller transfer, drying, and curing with a curing profile with a peak temperature of 165 ° C. However, the end face electrode 20 is not limited to this, and for example, an end face electrode made of a nickel chromium thin film by a sputtering method or an end face electrode made of a thin film such as a chromium-based, copper-based or nickel-based thin film by a sputtering method is used. , Multiple strip substrates 1
It may be formed on the entire one end face of 1b and the entire other end face.

【0040】また上記本発明の一実施の形態において
は、4連の多連チップ抵抗器について説明したが、第2
の分割部22の設定箇所を変えることにより、2連以上
の多連チップ抵抗器を容易に製造することができるもの
である。
Further, in the above-mentioned one embodiment of the present invention, the description has been given of the four-series multi-series chip resistor.
It is possible to easily manufacture a multi-chip resistor having two or more series by changing the setting location of the dividing section 22.

【0041】[0041]

【発明の効果】以上のように本発明の多連チップ抵抗器
の製造方法によれば、シート状の基板を複数の短冊状基
板に分割する工程と、前記短冊状基板を複数の抵抗体を
有する個片状基板に分割する工程とにより個片状基板を
得るようにしているため、従来のような個片状基板の寸
法分類は不要となり、これにより、従来のような個片状
基板の寸法ランクに応じてマスクを交換するという工程
をなくすることができるため、製造工程の簡略化を図る
ことができる。また端面電極を形成する前に、複数の抵
抗体を有する個片状基板における複数の抵抗体同士が導
通しないように短冊状基板の端面における複数の抵抗体
間に位置する部分にテープを貼り、このテープを貼った
状態で短冊状基板の端面に端面電極を形成し、その後、
前記テープを剥がすことにより端面電極の不要部分を除
去するようにしているため、多連チップ抵抗器の端面電
極を形成する場合、テープの貼り付け、剥がしという非
常にシンプルな構成で端面電極を形成することができ、
これにより、コスト的にも安価に提供することができる
とともに、テープの使用により、個片状基板における複
数の抵抗体同士の導通も確実に防止することができると
いう効果を有するものである。
As described above, according to the method of manufacturing a multiple chip resistor of the present invention, a step of dividing a sheet-shaped substrate into a plurality of strip-shaped substrates, and a step of dividing the strip-shaped substrate into a plurality of resistors. Since the individual substrate is obtained by the step of dividing into the individual substrate, the dimensional classification of the conventional individual substrate becomes unnecessary, and thus the conventional individual substrate can be divided into Since the step of exchanging the mask according to the dimension rank can be eliminated, the manufacturing process can be simplified. Further, before forming the end face electrode, a tape is attached to a portion located between the plurality of resistors on the end face of the strip-shaped substrate so that the plurality of resistors in the individual substrate having the plurality of resistors are not electrically connected, With this tape attached, form an end face electrode on the end face of the strip substrate, and then
Since the unnecessary portion of the end face electrode is removed by peeling off the tape, when forming the end face electrode of the multiple chip resistor, the end face electrode is formed with a very simple structure of sticking and peeling the tape. You can
With this, it is possible to provide the device at low cost, and it is possible to reliably prevent conduction between the plurality of resistors in the individual substrate by using the tape.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態における多連チップ抵抗
器の製造方法により得られた多連チップ抵抗器の斜視図
FIG. 1 is a perspective view of a multiple chip resistor obtained by a method of manufacturing a multiple chip resistor according to an embodiment of the present invention.

【図2】同多連チップ抵抗器の断面図FIG. 2 is a sectional view of the same multiple chip resistor.

【図3】同多連チップ抵抗器を製造する場合に用いられ
るシート状の基板の全周囲の端部に不要領域部を形成し
た状態を示す上面斜視図
FIG. 3 is a top perspective view showing a state in which an unnecessary region portion is formed at an end portion of the entire circumference of a sheet-shaped substrate used for manufacturing the same multiple chip resistor.

【図4】(a)(b)同多連チップ抵抗器の製造工程を
示す上面図
4A and 4B are top views showing manufacturing steps of the same multiple chip resistor.

【図5】(a)(b)同多連チップ抵抗器の製造工程を
示す断面図
5A and 5B are cross-sectional views showing a manufacturing process of the same multiple chip resistor.

【図6】(a)(b)同多連チップ抵抗器の製造工程を
示す上面図
6A and 6B are top views showing manufacturing steps of the same multiple chip resistor.

【図7】(a)(b)同多連チップ抵抗器の製造工程を
示す断面図
7A and 7B are cross-sectional views showing a manufacturing process of the same multiple chip resistor.

【図8】(a)(b)同多連チップ抵抗器の製造工程を
示す上面図
8A and 8B are top views showing a manufacturing process of the same multiple chip resistor.

【図9】(a)(b)同多連チップ抵抗器の製造工程を
示す断面図
9A and 9B are cross-sectional views showing a manufacturing process of the same multiple chip resistor.

【図10】(a)(b)同多連チップ抵抗器の製造工程
を示す上面図
10A and 10B are top views showing a manufacturing process of the same multiple chip resistor.

【図11】(a)(b)同多連チップ抵抗器の製造工程
を示す断面図
11A and 11B are cross-sectional views showing a manufacturing process of the same multiple chip resistor.

【図12】同多連チップ抵抗器を製造する場合に用いら
れるシート状の基板を複数の短冊状基板に分離する時の
状態を示すシート状の基板の上面斜視図
FIG. 12 is a top perspective view of the sheet-like substrate showing a state when the sheet-like substrate used for manufacturing the same multiple chip resistor is separated into a plurality of strip-shaped substrates.

【図13】同多連チップ抵抗器の端面電極を形成する時
の状態を示す上面斜視図
FIG. 13 is a top perspective view showing a state when forming an end surface electrode of the multiple chip resistor.

【図14】同多連チップ抵抗器の端面電極を形成する時
の状態を示す上面斜視図
FIG. 14 is a top perspective view showing a state when forming an end surface electrode of the multiple chip resistor.

【図15】同多連チップ抵抗器の製造工程を示す断面図FIG. 15 is a cross-sectional view showing the manufacturing process of the multiple chip resistor.

【図16】同多連チップ抵抗器の端面電極を形成する時
の状態を示す上面斜視図
FIG. 16 is a top perspective view showing a state when forming an end surface electrode of the multiple chip resistor.

【図17】同多連チップ抵抗器の製造工程を示す上面図FIG. 17 is a top view showing a manufacturing process of the same multiple chip resistor.

【図18】同多連チップ抵抗器の製造工程を示す断面図FIG. 18 is a sectional view showing a manufacturing process of the multiple chip resistor.

【図19】同多連チップ抵抗器の製造工程を示す断面図FIG. 19 is a cross-sectional view showing a manufacturing process of the multiple chip resistor.

【図20】同多連チップ抵抗器の製造工程を示す断面図FIG. 20 is a cross-sectional view showing the manufacturing process of the multiple chip resistor.

【符号の説明】[Explanation of symbols]

11 シート状の基板 11b 短冊状基板 11c 個片状基板 12 上面電極層 13 抵抗体 14 第1の保護層 17 第2の保護層 18 第1の分割部 19 テープ 20 端面電極 21 隙間 22 第2の分割部 11 Sheet-shaped substrate 11b Strip substrate 11c piece-shaped substrate 12 Top electrode layer 13 resistor 14 First protective layer 17 Second protective layer 18 First division 19 tapes 20 Edge electrode 21 Gap 22 Second division

───────────────────────────────────────────────────── フロントページの続き (72)発明者 星徳 聖治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中谷 光成 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E032 BA07 BB13 CA02 CC03 CC08 CC14 CC16    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Seiji Seiji             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. (72) Inventor Mitsunari Nakatani             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F-term (reference) 5E032 BA07 BB13 CA02 CC03 CC08                       CC14 CC16

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 シート状の基板の上面に複数対の上面電
極層を形成する工程と、前記複数対の上面電極層と電気
的に接続される複数の抵抗体をシート状の基板の上面に
形成する工程と、少なくとも前記複数の抵抗体を覆うよ
うに複数の保護層を形成する工程と、前記シート状の基
板を複数の短冊状基板に分割する工程と、前記短冊状基
板の端面に端面電極を形成する工程と、前記短冊状基板
を複数の抵抗体を有する個片状基板に分割する工程とを
備え、前記端面電極を形成する前に、複数の抵抗体を有
する個片状基板における複数の抵抗体同士が導通しない
ように前記短冊状基板の端面における複数の抵抗体間に
位置する部分にテープを貼り、このテープを貼った状態
で短冊状基板の端面に端面電極を形成し、その後、前記
テープを剥がすことにより端面電極の不要部分を除去す
るようにした多連チップ抵抗器の製造方法。
1. A step of forming a plurality of pairs of upper surface electrode layers on an upper surface of a sheet-shaped substrate, and a plurality of resistors electrically connected to the plurality of pairs of upper surface electrode layers on the upper surface of the sheet-shaped substrate. A step of forming, a step of forming a plurality of protective layers so as to cover at least the plurality of resistors, a step of dividing the sheet-like substrate into a plurality of strip-shaped substrates, and an end face at an end face of the strip-shaped substrate A step of forming electrodes, a step of dividing the strip substrate into individual substrates having a plurality of resistors, and before forming the end face electrodes, in a individual substrate having a plurality of resistors A tape is attached to a portion of the end face of the strip-shaped substrate located between the resistors so that the plurality of resistors are not electrically connected to each other, and an end face electrode is formed on the end face of the strip-shaped substrate in a state where the tape is attached, Then peel off the tape A method for manufacturing a multiple chip resistor in which an unnecessary portion of an end face electrode is removed by.
【請求項2】 シート状の基板を複数の短冊状基板に分
割する工程において、その分割をダイシング工法により
行うようにした請求項1記載の多連チップ抵抗器の製造
方法。
2. The method of manufacturing a multiple chip resistor according to claim 1, wherein in the step of dividing the sheet-shaped substrate into a plurality of strip-shaped substrates, the division is performed by a dicing method.
【請求項3】 テープとして、紫外線照射または加熱に
より粘着性を失うテープを使用した請求項1記載の多連
チップ抵抗器の製造方法。
3. The method for producing a multiple chip resistor according to claim 1, wherein a tape that loses its adhesiveness upon irradiation with ultraviolet rays or heating is used as the tape.
【請求項4】 短冊状基板を複数並べ、この状態で、複
数の抵抗体を有する個片状基板における複数の抵抗体同
士が導通しないように前記複数の短冊状基板の端面にお
ける複数の抵抗体間に位置する部分にテープを貼り、こ
のテープを貼った状態で複数の短冊状基板の端面に端面
電極を形成し、その後、前記テープを剥がすことにより
複数の短冊状基板の端面電極の不要部分を除去するよう
にした請求項1記載の多連チップ抵抗器の製造方法。
4. A plurality of strip-shaped substrates are arranged, and in this state, a plurality of resistors on the end faces of the plurality of strip-shaped substrates are arranged so that the plurality of resistors in the individual substrate having the plurality of resistors are not electrically connected to each other. A tape is attached to a portion located between them, end face electrodes are formed on end faces of a plurality of strip-shaped substrates in a state where the tape is attached, and then the tape is peeled off to remove unnecessary portions of end face electrodes of the strip-shaped substrates. The method for manufacturing a multiple chip resistor according to claim 1, wherein the is removed.
JP2002005595A 2002-01-15 2002-01-15 Method for manufacturing multiple chip resistor Pending JP2003209007A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002005595A JP2003209007A (en) 2002-01-15 2002-01-15 Method for manufacturing multiple chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002005595A JP2003209007A (en) 2002-01-15 2002-01-15 Method for manufacturing multiple chip resistor

Publications (1)

Publication Number Publication Date
JP2003209007A true JP2003209007A (en) 2003-07-25

Family

ID=27644593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002005595A Pending JP2003209007A (en) 2002-01-15 2002-01-15 Method for manufacturing multiple chip resistor

Country Status (1)

Country Link
JP (1) JP2003209007A (en)

Similar Documents

Publication Publication Date Title
TWI394175B (en) Resistor and method for making same
EP1255256B1 (en) Resistor and method for fabricating the same
JP3846312B2 (en) Method for manufacturing multiple chip resistors
JP2002313612A (en) Chip resistor and its manufacturing method
JP2000306711A (en) Multiple chip resistor and production thereof
JPH11204315A (en) Manufacture of resistor
JP2003209007A (en) Method for manufacturing multiple chip resistor
JP4295035B2 (en) Manufacturing method of chip resistor
JP3812442B2 (en) Method for manufacturing multiple chip resistors
JP3134067B2 (en) Low resistance chip resistor and method of manufacturing the same
JP3846311B2 (en) Method for manufacturing multiple chip resistors
JP4306892B2 (en) Method for manufacturing circuit protection element
JP2002367801A (en) Chip resistor and its manufacturing method
JP2004288808A (en) Manufacturing method for resistor
JP3905030B2 (en) Resistor manufacturing method
JP3159440B2 (en) Square chip resistors
JP2003007518A (en) Method of manufacturing multi-chip resistor
JPH0864403A (en) Square chip resistor with circuit inspection terminal
JPH0513201A (en) Square chip resistance
JP3608570B2 (en) Resistor manufacturing method
JPH11307304A (en) Chip resistor and manufacture of the same
JP2001237112A (en) Method of manufacturing resistor
JPH0653004A (en) Rectangular chip resistor and its manufacture
JP2004146859A (en) Method of manufacturing resistor
JP2004259773A (en) Method for manufacturing chip resistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060822