JP2003204347A5 - - Google Patents

Download PDF

Info

Publication number
JP2003204347A5
JP2003204347A5 JP2002002318A JP2002002318A JP2003204347A5 JP 2003204347 A5 JP2003204347 A5 JP 2003204347A5 JP 2002002318 A JP2002002318 A JP 2002002318A JP 2002002318 A JP2002002318 A JP 2002002318A JP 2003204347 A5 JP2003204347 A5 JP 2003204347A5
Authority
JP
Japan
Prior art keywords
input
output
data
port
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002002318A
Other languages
English (en)
Other versions
JP2003204347A (ja
JP3914771B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2002002318A priority Critical patent/JP3914771B2/ja
Priority claimed from JP2002002318A external-priority patent/JP3914771B2/ja
Priority to US10/083,253 priority patent/US7221647B2/en
Publication of JP2003204347A publication Critical patent/JP2003204347A/ja
Publication of JP2003204347A5 publication Critical patent/JP2003204347A5/ja
Application granted granted Critical
Publication of JP3914771B2 publication Critical patent/JP3914771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (10)

  1. それぞれ入力回線からのパケットデータを受信処理する複数の入力インターフェースと、出力パケットデータを処理して出力回線に送出するための複数の出力インターフェースと、上記入、出力インターフェースと対応する複数の入、出力ポートとスケジューラとを有するスイッチ部とを備えたパケット通信装置であって、
    前記各入力インターフェースが、
    それぞれパケットデータを一時的に格納するための複数の入力バッファと、上記各入力バッファに対応して設けられたパケットデータの先頭部分を保持するための複数の格納部と、上記各入力バッファ及び格納部からのデータ出力を制御するバッファ制御部とを有し、
    上記バッファ制御部が、上記各入力バッファの先頭に受信パケットデータの先頭部が到着した時、該先頭データ部分を上記格納部に転送し、何れかの格納部に格納された先頭データ部分を上記スイッチ部の入力ポートに出力し、
    上記スイッチ部が、上記入力ポート毎に受信データを一時的に蓄積するためのポートバッファを有し、上記スケジューラが、各ポートバッファに蓄積された受信パケットデータの先頭データ部分が示す宛先情報に基づいて、転送先となる出力ポートの競合を判定し、パケットデータ転送可と判断された入力インターフェースに対して、上記先頭データ部分に続くパケットデータの出力を許可し、
    上記各入力インターフェースのバッファ制御部が、上記スイッチ部からパケットデータの出力が許可されなかった場合に、上記ポートバッファに蓄積された先頭データ部分に置き代えられる他の何れかの格納部に格納された先頭データ部分を上記スイッチ部の入力ポートに出力し、
    上記スケジューラが、上記ポートバッファに蓄積された新たな先頭データ部分の宛先情報に基づいて、上記入力インターフェースからの新たなパケットデータの転送可否を判断することを特徴とするパケット通信装置。
  2. 請求項1に記載のパケット通信装置であって、
    前記各入力インターフェースが、前記入力バッファとして、高優先度パケット用の入力バッファと低優先度入力バッファとを有し、
    前記バッファ制御部が、上記高優先度パケット用の入力バッファと対応して設けられた高優先度格納部にある先頭データ部を、上記低優先度パケット用の入力バッファと対応して設けられた低優先度格納部にある先頭データ部よりも優先的に、前記スイッチ部の入力ポートに出力することを特徴とするパケット通信装置。
  3. 請求項1または請求項2に記載のパケット通信装置であって、
    前記スイッチ部が、パケットデータ転送可と判断された入力インターフェースの入力ポートとパケットデータの転送先となる出力ポートとの接続を各パケットデータの転送が完了する迄、維持することを特徴とするパケット通信装置。
  4. 請求項1または請求項2に記載のパケット通信装置であって、
    前記各入力インターフェースが、それぞれ対応関係にある前記入力バッファと格納部とに接続された複数のセレクタを有し、各セレクタが、前記バッファ制御部からの指示に従って、上記格納部に格納された先頭データ部分と上記入力バッファに格納された後続データ部分の何れかを選択的に前記スイッチ部の入力ポートに出力することを特徴とするパケット通信装置。
  5. 請求項1または請求項2に記載のパケット通信装置であって、
    前記パケットデータが、それぞれセルヘッダをもつ複数のセルからなるセル列として前記各入力バッファに供給され、前記各格納部に格納される前記先頭データ部分が、上記セル列の先頭セル、または先頭セルとそれに続く少なくとも1つの後続セルを含むことを特徴とするパケット通信装置。
  6. 請求項5に記載のパケット通信装置であって、
    前記スイッチ部が、前記パケットデータの最終セルが出力ポートを通過する前に、前記各入力回線インターフェースのバッファ制御部に、上記出力ポートへの新たなパケットデータの転送が可能になったことを通知することを特徴とするパケット通信装置。
  7. 請求項5に記載のパケット通信装置であって、
    前記先頭セルに付されたセルヘッダが、同一の受信パケットデータに属するセル数を示す情報を含み、
    前記スイッチ部が、前記出力ポート毎に出力セル数をカウントするためのカウンタを備え、該カウンタが、各先頭セルのセルヘッダが示すセル数を初期値として、出力ポートからの出力セル数をデクリメントし、カウンタ値が所定値になった時点で、前記各入力回線インターフェースのバッファ制御部に、上記出力ポートへの新たなパケットデータの転送が可能になったことを通知することを特徴とするパケット通信装置。
  8. 請求項5に記載のパケット通信装置であって、
    前記セル列を形成する複数のセルのうち、先頭セルに続く複数の後続セルおよび最終セルに付されたセルヘッダが、出力ポートの状態を制御するポートフリービットを含み、少なくとも最終セルに付されたポートフリービットが出力ポートの開放を指示しており、
    前記スイッチ部が、前記各出力ポートからの出力セルに付されたポートフリービットをモニタするための手段を備え、出力ポートの開放を指示するポートフリービットを検出した時点で、前記各入力回線インターフェースのバッファ制御部に、上記出力ポートへの新たなパケットデータの転送が可能になったことを通知することを特徴とするパケット通信装置。
  9. 請求項1〜請求項8の何れかに記載のパケット通信装置であって、
    前記バッファ制御部が、前記格納部に格納された前記先頭データ部のコピーを前記スイッチ部の入力ポートに出力することを特徴とするパケット通信装置。
  10. それぞれ入力回線からのパケットデータを受信処理する複数の入力インターフェースと、出力パケットデータを処理して出力回線に送出するための複数の出力インターフェースと、上記入、出力インターフェースと対応する複数の入、出力ポートとスケジューラとを有するスイッチ部とからなり、
    前記各入力インターフェースが、それぞれパケットデータを一時的に格納するための複数の第1記憶部と、上記各第1記憶部に対応して設けられたパケットデータの先頭部分を保持する複数の第2記憶部と、上記各第1記憶部及び第2記憶部からのデータ出力を制御する制御部とを有し、上記スイッチ部が、上記入力ポート毎に受信データを一時的に蓄積するための第3記憶部を有するパケット通信装置におけるパケットデータ転送制御方法であって、
    上記各入力インターフェースで何れかの第1記憶部の先頭に受信パケットデータの先頭部が到着した時、上記制御部によって、該先頭データ部分を上記第1記憶部と対応する第2記憶部に転送するステップと、
    上記制御部が、先頭データ部分が格納された複数の第2記憶部から選択的に、上記スイッチ部の入力ポートに先頭データ部分のコピーを出力するステップ、
    上記スイッチ部のスケジューラが、上記各第3記憶部に蓄積された受信パケットデータの先頭データ部分が示す宛先情報に基づいて、転送先となる出力ポートの競合を判定し、パケットデータ転送可と判断された入力インターフェースに対して、上記先頭データ部分に続くパケットデータの出力を許可するステップと、
    上記スイッチ部が、パケットデータの出力が許可された入力インターフェースと対応する第3記憶部の蓄積データを転送先となる出力ポートに順次に転送するステップと、
    上記スケジューラからパケットデータの出力を許可された入力インターフェースの制御部が、上記選択された第2記憶部と対応する第1記憶部から、パケットデータの後続部分を上記スイッチ部の入力ポートに出力するステップと、
    上記スケジューラからパケットデータの出力を許可されなかった入力インターフェースのバッファ制御部が、上記第3記憶部に蓄積された先頭データ部分に置き代えられる他の何れかの第2記憶部に格納された先頭データ部分のコピーを上記スイッチ部の入力ポートに出力するステップとを含むことを特徴とするパケットデータ転送制御方法。
JP2002002318A 2002-01-09 2002-01-09 パケット通信装置及びパケットデータ転送制御方法 Expired - Fee Related JP3914771B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002002318A JP3914771B2 (ja) 2002-01-09 2002-01-09 パケット通信装置及びパケットデータ転送制御方法
US10/083,253 US7221647B2 (en) 2002-01-09 2002-04-17 Packet communication apparatus and controlling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002002318A JP3914771B2 (ja) 2002-01-09 2002-01-09 パケット通信装置及びパケットデータ転送制御方法

Publications (3)

Publication Number Publication Date
JP2003204347A JP2003204347A (ja) 2003-07-18
JP2003204347A5 true JP2003204347A5 (ja) 2005-07-28
JP3914771B2 JP3914771B2 (ja) 2007-05-16

Family

ID=19190730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002002318A Expired - Fee Related JP3914771B2 (ja) 2002-01-09 2002-01-09 パケット通信装置及びパケットデータ転送制御方法

Country Status (2)

Country Link
US (1) US7221647B2 (ja)
JP (1) JP3914771B2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1511236A1 (en) * 2002-05-30 2005-03-02 Matsushita Electric Industrial Co., Ltd. Packet transfer circuit and packet transfer method
US6850536B2 (en) * 2002-06-28 2005-02-01 Motorola, Inc. Interconnection device with integrated storage
US7415601B2 (en) * 2002-06-28 2008-08-19 Motorola, Inc. Method and apparatus for elimination of prolog and epilog instructions in a vector processor using data validity tags and sink counters
US7159099B2 (en) * 2002-06-28 2007-01-02 Motorola, Inc. Streaming vector processor with reconfigurable interconnection switch
US7140019B2 (en) * 2002-06-28 2006-11-21 Motorola, Inc. Scheduler of program instructions for streaming vector processor having interconnected functional units
US20040103248A1 (en) * 2002-10-08 2004-05-27 Hass David T. Advanced telecommunications processor
US7627721B2 (en) 2002-10-08 2009-12-01 Rmi Corporation Advanced processor with cache coherency
US7334086B2 (en) 2002-10-08 2008-02-19 Rmi Corporation Advanced processor with system on a chip interconnect technology
US8015567B2 (en) 2002-10-08 2011-09-06 Netlogic Microsystems, Inc. Advanced processor with mechanism for packet distribution at high line rate
US9088474B2 (en) 2002-10-08 2015-07-21 Broadcom Corporation Advanced processor with interfacing messaging network to a CPU
US8176298B2 (en) * 2002-10-08 2012-05-08 Netlogic Microsystems, Inc. Multi-core multi-threaded processing systems with instruction reordering in an in-order pipeline
US7924828B2 (en) 2002-10-08 2011-04-12 Netlogic Microsystems, Inc. Advanced processor with mechanism for fast packet queuing operations
US8478811B2 (en) 2002-10-08 2013-07-02 Netlogic Microsystems, Inc. Advanced processor with credit based scheme for optimal packet flow in a multi-processor system on a chip
US8037224B2 (en) 2002-10-08 2011-10-11 Netlogic Microsystems, Inc. Delegating network processor operations to star topology serial bus interfaces
US20050044324A1 (en) * 2002-10-08 2005-02-24 Abbas Rashid Advanced processor with mechanism for maximizing resource usage in an in-order pipeline with multiple threads
US7984268B2 (en) 2002-10-08 2011-07-19 Netlogic Microsystems, Inc. Advanced processor scheduling in a multithreaded system
US7961723B2 (en) 2002-10-08 2011-06-14 Netlogic Microsystems, Inc. Advanced processor with mechanism for enforcing ordering between information sent on two independent networks
US7290122B2 (en) * 2003-08-29 2007-10-30 Motorola, Inc. Dataflow graph compression for power reduction in a vector processor
US7477650B2 (en) * 2003-10-02 2009-01-13 Alcatel Lucent Method and apparatus for frame-aware and pipelined hierarchical scheduling
US20070081515A1 (en) * 2003-10-31 2007-04-12 Koninklijke Philips Electronics N.V. Integrated circuit and method for avoiding starvation of data
US20050207344A1 (en) * 2004-03-18 2005-09-22 Sanyo Electric Co., Ltd. Data transfer apparatus and image server
JP4507875B2 (ja) * 2004-12-21 2010-07-21 日本電気株式会社 多重化装置及びレガシーデバイス多重化方法
US8612647B2 (en) * 2005-04-12 2013-12-17 Hewlett—Packard Development Company, L.P. Priority aware queue
US8135024B2 (en) * 2005-11-14 2012-03-13 Corning Incorporated Method and system to reduce interconnect latency
JP2007266789A (ja) * 2006-03-27 2007-10-11 Nec Corp セルスイッチ及び読み出し方法
US20070248111A1 (en) * 2006-04-24 2007-10-25 Shaw Mark E System and method for clearing information in a stalled output queue of a crossbar
JP4899708B2 (ja) * 2006-08-09 2012-03-21 富士通株式会社 伝送装置
US8254319B2 (en) * 2007-01-31 2012-08-28 Broadcom Corporation Wireless programmable logic device
US8121541B2 (en) * 2007-01-31 2012-02-21 Broadcom Corporation Integrated circuit with intra-chip and extra-chip RF communication
US8289944B2 (en) * 2007-01-31 2012-10-16 Broadcom Corporation Apparatus for configuration of wireless operation
US20090011832A1 (en) * 2007-01-31 2009-01-08 Broadcom Corporation Mobile communication device with game application for display on a remote monitor and methods for use therewith
US8239650B2 (en) * 2007-01-31 2012-08-07 Broadcom Corporation Wirelessly configurable memory device addressing
US8438322B2 (en) * 2007-01-31 2013-05-07 Broadcom Corporation Processing module with millimeter wave transceiver interconnection
US8200156B2 (en) * 2007-01-31 2012-06-12 Broadcom Corporation Apparatus for allocation of wireless resources
US8116294B2 (en) * 2007-01-31 2012-02-14 Broadcom Corporation RF bus controller
US20090017910A1 (en) * 2007-06-22 2009-01-15 Broadcom Corporation Position and motion tracking of an object
US20080320293A1 (en) * 2007-01-31 2008-12-25 Broadcom Corporation Configurable processing core
US8125950B2 (en) * 2007-01-31 2012-02-28 Broadcom Corporation Apparatus for wirelessly managing resources
US8223736B2 (en) * 2007-01-31 2012-07-17 Broadcom Corporation Apparatus for managing frequency use
US8280303B2 (en) * 2007-01-31 2012-10-02 Broadcom Corporation Distributed digital signal processor
US9486703B2 (en) * 2007-01-31 2016-11-08 Broadcom Corporation Mobile communication device with game application for use in conjunction with a remote mobile communication device and methods for use therewith
US8238275B2 (en) * 2007-01-31 2012-08-07 Broadcom Corporation IC with MMW transceiver communications
US20090197641A1 (en) * 2008-02-06 2009-08-06 Broadcom Corporation Computing device with handheld and extended computing units
US8204075B2 (en) * 2007-01-31 2012-06-19 Broadcom Corporation Inter-device wireless communication for intra-device communications
JP4867778B2 (ja) * 2007-05-07 2012-02-01 株式会社日立製作所 分散型スイッチファブリックシステム
JP2009171157A (ja) * 2008-01-15 2009-07-30 Fujitsu Ltd リングバッファの使用方法およびスイッチング装置
US20090198798A1 (en) * 2008-02-06 2009-08-06 Broadcom Corporation Handheld computing unit back-up system
US8064952B2 (en) * 2008-02-06 2011-11-22 Broadcom Corporation A/V control for a computing device with handheld and extended computing units
US8175646B2 (en) * 2008-02-06 2012-05-08 Broadcom Corporation Networking of multiple mode handheld computing unit
US8117370B2 (en) * 2008-02-06 2012-02-14 Broadcom Corporation IC for handheld computing unit of a computing device
US8195928B2 (en) * 2008-02-06 2012-06-05 Broadcom Corporation Handheld computing unit with merged mode
US8717974B2 (en) * 2008-02-06 2014-05-06 Broadcom Corporation Handheld computing unit coordination of femtocell AP functions
US9596324B2 (en) 2008-02-08 2017-03-14 Broadcom Corporation System and method for parsing and allocating a plurality of packets to processor core threads
GB2458952B (en) * 2008-04-04 2012-06-13 Micron Technology Inc Queue processing method
US8430750B2 (en) * 2008-05-22 2013-04-30 Broadcom Corporation Video gaming device with image identification
US7945768B2 (en) 2008-06-05 2011-05-17 Motorola Mobility, Inc. Method and apparatus for nested instruction looping using implicit predicates
GB2464310B (en) 2008-10-10 2012-10-17 Micron Technology Inc Switching device
WO2010045732A1 (en) * 2008-10-20 2010-04-29 Tadeusz Szymanski Crossbar switch and recursive scheduling
US8169918B2 (en) * 2009-06-30 2012-05-01 Lsi Corporation Received information monitor adaptive to multiple monitoring modes in a communication device
US8593960B2 (en) * 2010-06-30 2013-11-26 Intel Corporation Providing a bufferless transport method for multi-dimensional mesh topology
JP2013251715A (ja) * 2012-05-31 2013-12-12 Toshiba Corp ルータ及びメニーコアシステム
JP6160449B2 (ja) 2013-11-05 2017-07-12 富士通株式会社 通信装置及び通信方法
CN108259355B (zh) * 2014-12-30 2022-03-11 华为技术有限公司 一种报文转发方法和装置
WO2017199913A1 (ja) * 2016-05-18 2017-11-23 日本電気株式会社 送信装置、方法、プログラムおよび記録媒体
CN106886498B (zh) * 2017-02-28 2020-06-26 华为技术有限公司 数据处理装置和终端
RU207676U1 (ru) * 2021-06-10 2021-11-11 Общество С Ограниченной Ответственностью "Эмзиор" Устройство коммутации и маршрутизации пакетов c процессором «эльбрус» и интерфейсами 100 gbe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2015514C (en) * 1989-08-22 1996-08-06 Mitsuru Tsuboi Packet switching system having bus matrix switch
ATE331369T1 (de) * 2000-03-06 2006-07-15 Ibm Schaltvorrichtung und verfahren

Similar Documents

Publication Publication Date Title
JP2003204347A5 (ja)
JP3914771B2 (ja) パケット通信装置及びパケットデータ転送制御方法
CA2015514C (en) Packet switching system having bus matrix switch
EP1045558B1 (en) Very wide memory TDM switching system
JPH08504554A (ja) パケットスイッチの流れ制御システム
JPH03104451A (ja) 多段リンク交換システムのルート切替え方式
US7729258B2 (en) Switching device
WO2004066570A1 (ja) ネットワークスイッチ装置およびネットワークスイッチ方法
JP2671699B2 (ja) セル交換装置
AU2005202915A1 (en) Multi-node system, internodal crossbar switch, node and medium embodying program
US8284668B2 (en) Packet transmission apparatus, line interface unit, and control method for packet transmission apparatus
CN101188560B (zh) 基于转发能力动态检测的板间流控方法和装置
TW556077B (en) Controller for improving buffer management efficiency and the buffer management method
JP2009260535A (ja) パケット転送装置およびパケット破棄方法
JPH08509846A (ja) パケット・スイッチにおける冗長なスイッチング・プレーンの処理方法及びその方法を実行するスイッチ
US6904046B2 (en) Self-route multi-memory packet switch adapted to have an expandable number of input/output ports
EP1670190B1 (en) Switching between layer 2 switches
US6819675B2 (en) Self-route multi-memory expandable packet switch with overflow processing means
JPWO2002065709A1 (ja) ネットワーク・スイッチング装置
CN103827836A (zh) 存储数据的方法和装置
US20080273531A1 (en) Data switch and a method of switching
US7130302B2 (en) Self-route expandable multi-memory packet switch
JP3812784B2 (ja) Atmスイッチ
KR101706201B1 (ko) 다이렉트 메모리 액세스 컨트롤러 및 그것의 동작 방법
JP2004186802A (ja) 無瞬断二重化切り替え装置及び方法