JP2003200535A - Prepreg, circuit substrate and method of manufacture thereof - Google Patents

Prepreg, circuit substrate and method of manufacture thereof

Info

Publication number
JP2003200535A
JP2003200535A JP2002307567A JP2002307567A JP2003200535A JP 2003200535 A JP2003200535 A JP 2003200535A JP 2002307567 A JP2002307567 A JP 2002307567A JP 2002307567 A JP2002307567 A JP 2002307567A JP 2003200535 A JP2003200535 A JP 2003200535A
Authority
JP
Japan
Prior art keywords
layer
prepreg
resin
circuit board
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002307567A
Other languages
Japanese (ja)
Inventor
Yasushi Nakagiri
康司 中桐
Takeshi Suzuki
武 鈴木
Fumio Echigo
文雄 越後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002307567A priority Critical patent/JP2003200535A/en
Publication of JP2003200535A publication Critical patent/JP2003200535A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Reinforced Plastic Materials (AREA)
  • Laminated Bodies (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a prepreg and a circuit substrate which realize characteristics such as low interstitial via hole (IVH) connection resistance, high connection stability and durability without depending upon the material quality, physical property, combination and the like of an insulating layer, and to provide a method of manufacture thereof. <P>SOLUTION: The prepreg 3 comprises a laminate of at least a first single layer 2 and at least a second single layer 1. The first single layer 2 is an insulating layer containing a resin, while the second single layer 1 is a layer having a hole part connected to both sides of the layer 1. In addition, at least one selected prepreg 3 to be used shows a difference from the other on both sides of the layer, with regard to the rate of hole area and the average hole diameter of the second single layer 1. Thus, it is possible to realize the circuit substrate with superb characteristics such as the low IVH connection resistance, high connection stability and durability. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、プリプレグおよび
回路基板、ならびにそれらの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a prepreg and a circuit board, and a method for manufacturing them.

【0002】[0002]

【従来の技術】近年、電子機器の小型軽量化、高性能化
に伴い、広く民生用機器の分野において、LSIなどの
半導体チップを高密度に実装できる多層回路基板を安価
に供給することが強く要望されている。このような市場
の要望に対して、従来主流のセラミック多層回路基板に
代わり、より安価に供給することが可能である樹脂多層
回路基板を、高密度実装に好適な回路基板にする技術開
発が行われている。このような樹脂多層回路基板として
は、全層インタースティシャルビアホール(Inter
stitial Via Hole、以下、IVHと記
す)構造の回路基板が知られている(例えば、特許文献
1参照)。
2. Description of the Related Art In recent years, as electronic devices have become smaller and lighter and have higher performance, it has been strongly demanded to supply inexpensively a multi-layer circuit board on which semiconductor chips such as LSI can be mounted in high density in a wide range of consumer devices. Is requested. In response to these market demands, technological development is underway to replace resin multi-layer circuit boards, which can be supplied at a lower cost, with circuit boards suitable for high-density mounting, instead of the conventional mainstream ceramic multi-layer circuit boards. It is being appreciated. As such a resin multilayer circuit board, an interstitial via hole
There is known a circuit board having a structure of a stiff via hole (hereinafter referred to as IVH) (see, for example, Patent Document 1).

【0003】この全層IVH構造の樹脂多層回路基板
は、絶縁層としてアラミド不織布補強材とエポキシ樹脂
との複合材料を用いた樹脂多層回路基板である。また、
回路基板の全層において、任意の配線パターン層同士を
任意の位置で、導電性ペーストを通して電気的に接続す
ることができるIVH接続法を実現している。そのた
め、比較的安価に供給することが可能でありながら、高
密度実装に好適な回路基板である。
This all-layer IVH structure resin multilayer circuit board is a resin multilayer circuit board using a composite material of an aramid nonwoven fabric reinforcing material and an epoxy resin as an insulating layer. Also,
An IVH connection method has been realized in which arbitrary wiring pattern layers can be electrically connected at arbitrary positions through a conductive paste in all layers of a circuit board. Therefore, the circuit board is suitable for high-density mounting while being able to be supplied at a relatively low cost.

【0004】[0004]

【特許文献1】特開平6−268345号公報[Patent Document 1] JP-A-6-268345

【0005】[0005]

【発明が解決しようとする課題】上記した従来技術で
は、アラミド不織布補強材にエポキシ樹脂を含浸し、内
部に空隙を持たせたプリプレグを用いなければならな
い。すなわち、特定材料によってはじめて実現できる技
術である。しかしながら、昨今の回路基板に対する市場
からの要望は、高密度実装可能な回路基板以外にも、高
速伝送回路に適した低誘電率の回路基板、あるいは高密
度実装可能かつ高耐熱の回路基板など多岐に渡ってい
る。そのため、各々の要望に適した物性を持つ任意の材
料を用いて、高密度実装に適した回路基板を実現するこ
とが求められている。
In the above-mentioned prior art, it is necessary to use a prepreg in which an aramid nonwoven fabric reinforcing material is impregnated with an epoxy resin and has voids inside. In other words, it is a technology that can be realized only with a specific material. However, the market demand for circuit boards these days is not limited to those that allow high-density mounting, but also circuit boards with low permittivity suitable for high-speed transmission circuits, circuit boards that can be mounted at high density, and have high heat resistance. Have passed to. Therefore, it is required to realize a circuit board suitable for high-density mounting by using an arbitrary material having physical properties suitable for each demand.

【0006】そこで、本発明は、用いる材料の組み合わ
せに限定されずに、低いインタースティシャルビア接続
抵抗と優れた接続安定性とを実現するプリプレグおよび
回路基板、ならびにそれらの製造方法を提供することを
目的とする。
Therefore, the present invention is not limited to the combination of materials used, and provides a prepreg and a circuit board which realize low interstitial via connection resistance and excellent connection stability, and a method for manufacturing them. With the goal.

【0007】[0007]

【課題を解決するための手段】本発明のプリプレグは、
少なくとも一層の第1の層と、少なくとも一層の第2の
層との積層体を含み、前記第1の層は、樹脂を含む絶縁
層であり、前記第2の層は、自層の両面につながった空
孔部を有する層であり、前記第2の層の開孔率および平
均孔径から選ばれる少なくとも一方が、自層の両面にお
いて互いに異なっている。
The prepreg of the present invention comprises:
It includes a laminated body of at least one first layer and at least one second layer, the first layer is an insulating layer containing a resin, and the second layer is provided on both sides of its own layer. At least one selected from the porosity and the average pore diameter of the second layer is a layer having continuous pores, and both sides of the self layer are different from each other.

【0008】また、本発明の回路基板は、少なくとも一
層の第1の絶縁層と少なくとも一層の第2の絶縁層とが
一体化された絶縁層と、配線パターン層とを含み、前記
一体化された絶縁層の少なくとも一方の面に、前記配線
パターン層が配置されており、前記第1の絶縁層は、樹
脂を含む層であり、前記第2の絶縁層は、自層の両面に
つながった空孔部を有する層に、前記第1の絶縁層に含
まれる樹脂が流入した構造を有する層であり、前記空孔
部を有する層の開孔率および平均孔径から選ばれる少な
くとも一方が、自層の両面において互いに異なってい
る。
Further, the circuit board of the present invention includes an insulating layer in which at least one first insulating layer and at least one second insulating layer are integrated, and a wiring pattern layer, which are integrated as described above. The wiring pattern layer is disposed on at least one surface of the insulating layer, the first insulating layer is a layer containing a resin, and the second insulating layer is connected to both surfaces of its own layer. A layer having a structure in which the resin contained in the first insulating layer flows into a layer having pores, and at least one selected from the porosity and the average pore diameter of the layer having pores is They differ from each other on both sides of the layer.

【0009】本発明のプリプレグの製造方法は、(i)
樹脂を含む絶縁層である第1の層を形成する工程と、
(ii)前記第1の層の少なくとも一方の面に積層され
た第2の層を形成して、前記第1の層と前記第2の層と
の積層体を形成する工程とを含み前記第2の層は、自層
の両面につながった空孔部を有する層であり、前記第2
の層の開孔率および平均孔径から選ばれる少なくとも一
方が、自層の両面において互いに異なっている。
The method for producing a prepreg of the present invention comprises (i)
A step of forming a first layer which is an insulating layer containing a resin,
(Ii) forming a second layer laminated on at least one surface of the first layer to form a laminate of the first layer and the second layer, The second layer is a layer having a void portion connected to both surfaces of its own layer, and the second layer
At least one selected from the porosity and the average pore size of the layer is different from each other on both sides of the layer.

【0010】また、本発明の回路基板の製造方法は、
(I)樹脂を含む絶縁層である第1の層を形成する工程
と、(II)前記第1の層の少なくとも一方の面に積層
された第2の層を形成して、前記第1の層と前記第2の
層との積層体を形成する工程と、(III)前記積層体
の厚さ方向に孔を形成し、前記孔内に導電性ペーストを
充填する工程と、(IV)前記積層体を加圧して厚さ方
向に圧縮し、前記第2の層内に前記第1の層に含まれる
樹脂を流入させるとともに、前記導電性ペーストを圧縮
して導電体を形成する工程とを含み、前記(II)の後
かつ前記(IV)の前に、(Z)前記積層体の少なくと
も一方の面に、金属箔および配線パターンから選ばれる
少なくとも1つを配置する工程を含み、前記第2の層
は、自層の両面につながった空孔部を有する層であり、
前記第2の層の開孔率および平均孔径から選ばれる少な
くとも一方が、自層の両面において互いに異なってい
る。
The circuit board manufacturing method of the present invention is
(I) a step of forming a first layer which is an insulating layer containing a resin, and (II) forming a second layer laminated on at least one surface of the first layer to form the first layer. Forming a laminate of layers and the second layer; (III) forming holes in the thickness direction of the laminate and filling the holes with a conductive paste; (IV) Pressing the laminate to compress it in the thickness direction, allowing the resin contained in the first layer to flow into the second layer, and compressing the conductive paste to form a conductor. After (II) and before (IV), (Z) arranging at least one selected from a metal foil and a wiring pattern on at least one surface of the laminate, The second layer is a layer having voids connected to both sides of its own layer,
At least one selected from the porosity and the average pore diameter of the second layer is different from each other on both sides of its own layer.

【0011】[0011]

【発明の実施の形態】本発明のプリプレグは、少なくと
も一層の第1の層と、少なくとも一層の第2の層との積
層体を含み、前記第1の層は、樹脂を含む絶縁層であ
り、前記第2の層は、自層の両面につながった空孔部を
有する層であり、前記第2の層の開孔率および平均孔径
から選ばれる少なくとも一方が、自層の両面において互
いに異なっている。
BEST MODE FOR CARRYING OUT THE INVENTION The prepreg of the present invention includes a laminate of at least one first layer and at least one second layer, and the first layer is an insulating layer containing a resin. The second layer is a layer having pores connected to both surfaces of the own layer, and at least one selected from the porosity and the average pore diameter of the second layer is different from each other on both surfaces of the own layer. ing.

【0012】このプリプレグを加熱および加圧すると、
第1の層に含まれる樹脂が溶融し、第2の層の空孔部に
流入する。そのため、上記プリプレグは、上記第1の層
の材質、種類などに限定されることなく高い被圧縮性を
有している。また、上記第2の層の開孔率および/また
は平均孔径が自層の両面において互いに異なっているた
め、上記第1の層に含まれる樹脂の溶融粘度特性に応じ
て、上記第2の層の空孔部への上記樹脂の流入の速度、
流入量などを制御することができる。そのため、このプ
リプレグを使用することで、絶縁層となる上記第1の層
の材料に関わらず、回路基板を形成する際に導電性ペー
ストを効果的に圧縮することができる。よって、低い電
気接続抵抗と、優れた接続安定性を持つ回路基板を得る
ことができる。なお、「開孔率」とは、ある面におけ
る、上記面の面積と、上記面上の空孔部の総面積との比
をいう。開孔率および平均孔径の測定には、光学顕微
鏡、電子顕微鏡などを用いればよい。
When this prepreg is heated and pressed,
The resin contained in the first layer is melted and flows into the pores of the second layer. Therefore, the prepreg has a high compressibility regardless of the material and type of the first layer. In addition, since the porosity and / or the average pore size of the second layer are different from each other on both sides of the self layer, the second layer may be formed depending on the melt viscosity characteristic of the resin contained in the first layer. The speed of inflow of the resin into the pores of
The amount of inflow can be controlled. Therefore, by using this prepreg, the conductive paste can be effectively compressed when the circuit board is formed, regardless of the material of the first layer to be the insulating layer. Therefore, it is possible to obtain a circuit board having low electrical connection resistance and excellent connection stability. The "open area ratio" refers to the ratio of the area of the above surface to the total area of the voids on the above surface. An optical microscope, an electron microscope or the like may be used to measure the open area ratio and the average pore diameter.

【0013】第1の層は、電気的に絶縁であり、プリプ
レグを加熱および加圧する際に、第2の層に流入するこ
とができる樹脂を含んでいるものであればよい。例え
ば、絶縁性芯材に樹脂が含浸されている構造を有する層
や、樹脂シートなどを用いればよい。上記構造を有する
層としては、例えば、市販のプリプレグを用いればよ
い。市販のプリプレグとしては、特に制限はない。例え
ば、ガラスエポキシプリプレグやアラミドエポキシプリ
プレグなどを用いればよい。樹脂シートとしては、例え
ば、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドト
リアジン樹脂、ポリフェニレンエーテル樹脂、シアネー
トエステル樹脂、ポリテトラフルオロエチレン(PTF
E)樹脂などを用いればよい。複数の異なる樹脂を混合
してもよい。複数の異なる樹脂層を積層してもよい。ま
た、樹脂シートの場合は、接着性シートを用いることも
できる。
The first layer may be electrically insulating and may contain a resin which can flow into the second layer when the prepreg is heated and pressed. For example, a layer having a structure in which an insulating core material is impregnated with a resin, a resin sheet, or the like may be used. As the layer having the above structure, for example, a commercially available prepreg may be used. There is no particular limitation on the commercially available prepreg. For example, glass epoxy prepreg or aramid epoxy prepreg may be used. Examples of the resin sheet include epoxy resin, polyimide resin, bismaleimide triazine resin, polyphenylene ether resin, cyanate ester resin, polytetrafluoroethylene (PTF).
E) Resin or the like may be used. You may mix several different resins. You may laminate | stack a several different resin layer. Moreover, in the case of a resin sheet, an adhesive sheet can also be used.

【0014】接着性シートを第1の層として用いる場合
について説明する。接着性シートとは、例えば、ポリイ
ミド、液晶ポリマー、アラミド、PTFEなどの熱可塑
性樹脂または熱硬化性樹脂からなるフィルムであって、
その両面または片面に、熱可塑性接着剤または半硬化状
態の熱硬化性接着剤を含んだシートのことである。上記
接着剤の種類は、フィルムおよび配線パターン層に用い
る金属の組み合わせにより任意に選ぶことができ、特に
限定されない。しかし、プリプレグを加熱および加圧す
る際に、第2の層に接着剤が流入するためには、接着剤
が工程中で流動性を持つことが必要である。このため、
熱硬化性接着剤を使用する場合は、接着剤が半硬化状態
であればよい。また、熱可塑性接着剤を使用する場合
は、接着剤を流入させる工程の温度を上記接着剤の軟化
温度以上とし、接着剤を流動化させればよい。
The case where the adhesive sheet is used as the first layer will be described. The adhesive sheet is, for example, a film made of a thermoplastic resin such as polyimide, liquid crystal polymer, aramid, or PTFE, or a thermosetting resin,
A sheet containing a thermoplastic adhesive or a semi-cured thermosetting adhesive on both sides or one side thereof. The type of the adhesive can be arbitrarily selected depending on the combination of the metal used for the film and the wiring pattern layer, and is not particularly limited. However, in order for the adhesive to flow into the second layer when the prepreg is heated and pressed, it is necessary that the adhesive has fluidity during the process. For this reason,
When using a thermosetting adhesive, the adhesive may be in a semi-cured state. When a thermoplastic adhesive is used, the temperature of the step of introducing the adhesive may be set to the softening temperature of the adhesive or higher to fluidize the adhesive.

【0015】接着剤としては、特に制限はない。例え
ば、熱硬化性接着剤としては、エポキシ系、ポリイミド
系、アクリル系接着剤などを用いればよい。また、熱可
塑性接着剤としては、ポリアミド系、ポリフェニレンエ
ーテル(PPE)系接着剤などを用いればよい。また、
熱可塑性樹脂からなるフィルムを用いる場合、フィルム
の軟化点以上の温度でフィルム自体が接着性を有するた
め、上記フィルム自体に接着剤層の役割を兼用させるこ
とができる。
The adhesive is not particularly limited. For example, as the thermosetting adhesive, an epoxy-based adhesive, a polyimide-based adhesive, an acrylic adhesive, or the like may be used. As the thermoplastic adhesive, a polyamide-based adhesive, a polyphenylene ether (PPE) -based adhesive, or the like may be used. Also,
When a film made of a thermoplastic resin is used, since the film itself has adhesiveness at a temperature equal to or higher than the softening point of the film, the film itself can also serve as an adhesive layer.

【0016】第2の層は、自層の両面につながった空孔
部を有している。ただし、すべての空孔部が自層の両面
につながっている必要はない。また、その構造は、必ず
しも穴形状である必要は無く、例えば、織布または不織
布などのような、空隙を有する構造であってもよい。こ
の場合、織布または不織布の材質としては、有機物、無
機物のどちらでもよく、空隙部が第2の層の内部に存在
する構造であればよい。
The second layer has pores connected to both sides of its own layer. However, it is not necessary that all pores are connected to both sides of the own layer. Further, the structure does not necessarily have to be a hole shape, and may be a structure having voids such as woven cloth or nonwoven cloth. In this case, the material of the woven or non-woven fabric may be either an organic substance or an inorganic substance, as long as the void portion exists inside the second layer.

【0017】第2の層の両面における開孔率の差は、例
えば、1%〜20%の範囲であり、2%〜15%の範囲
が好ましい。例えば、第1の層としてエポキシ層、第2
の層としてアラミド層を用いた二層からなるプリプレグ
の場合、上記アラミド層の上記エポキシ層に接している
面の開孔率は、7%〜10%の範囲が好ましく、9%〜
10%の範囲がより好ましい。また、上記アラミド層の
反対側の面の開孔率は、10%〜13%の範囲が好まし
く、11〜12%がより好ましい。
The difference in porosity between both surfaces of the second layer is, for example, in the range of 1% to 20%, preferably 2% to 15%. For example, an epoxy layer as the first layer, a second layer
In the case of a two-layer prepreg that uses an aramid layer as the layer, the porosity of the surface of the aramid layer in contact with the epoxy layer is preferably in the range of 7% to 10%, and 9% to
The range of 10% is more preferable. The open area ratio of the surface opposite to the aramid layer is preferably in the range of 10% to 13%, more preferably 11 to 12%.

【0018】第2の層の両面における平均孔径の差は、
例えば、0.03μm〜5μmの範囲であり、0.05
μm〜2μmの範囲が好ましい。例えば、上記の二層プ
リプレグの場合、上記アラミド層の上記エポキシ層に接
している面の平均孔径は、0.01μm〜0.2μmの
範囲が好ましく、0.03μm〜0.1μmの範囲がよ
り好ましい。上記アラミド層の反対側の面の平均孔径
は、0.2μm〜2μmの範囲が好ましく、0.2μm
〜0.5μmの範囲がより好ましい。
The difference in average pore size on both sides of the second layer is
For example, in the range of 0.03 μm to 5 μm, 0.05
The range of μm to 2 μm is preferable. For example, in the case of the above two-layer prepreg, the average pore diameter of the surface of the aramid layer in contact with the epoxy layer is preferably 0.01 μm to 0.2 μm, more preferably 0.03 μm to 0.1 μm. preferable. The average pore diameter of the surface on the opposite side of the aramid layer is preferably 0.2 μm to 2 μm, and 0.2 μm.
The range of 0.5 μm is more preferable.

【0019】また、第2の層の両面における、開孔率の
大小関係は、第1の層および第2の層の材料によって変
化させればよい。例えば、第1の層としてポリフェニレ
ンエーテル層、第2の層としてアラミド層を用いた二層
からなるプリプレグの場合、上記アラミド層における上
記ポリフェニレンエーテル層に接している面の開孔率の
方が、他方の面の開孔率よりも大きいことが好ましい。
平均孔径の大小関係に関しても同様である。
Further, the magnitude relation of the open area ratio on both surfaces of the second layer may be changed depending on the materials of the first layer and the second layer. For example, in the case of a prepreg consisting of a polyphenylene ether layer as the first layer and an aramid layer as the second layer, the porosity of the surface of the aramid layer in contact with the polyphenylene ether layer is It is preferably larger than the open area ratio of the other surface.
The same applies to the magnitude relationship of the average pore size.

【0020】また、第2の層が、多孔質層であってもよ
い。多孔質層は溶融した樹脂を吸収する能力が高いた
め、プリプレグの被圧縮性をより高めることができる。
Further, the second layer may be a porous layer. Since the porous layer has a high ability to absorb the molten resin, the compressibility of the prepreg can be further enhanced.

【0021】多孔質層として用いる材料には、特に制限
はない。例えば、PTFE、ポリイミド、アラミド、液
晶ポリマーなどを含む多孔質シートなどを用いればよ
い。特に、PTFEシートまたはフィルムが、平均孔径
をサブミクロン(0.1μm)程度から数ミクロン(9
μm)程度まで制御したものが市販されている(例え
ば、ジャパンゴアテックス社製Gore−Tex)た
め、好ましい。また、PTFEは誘電率が低いため、高
周波回路に用いる回路基板を製造する際に、特に好まし
い材料である。
The material used for the porous layer is not particularly limited. For example, a porous sheet containing PTFE, polyimide, aramid, liquid crystal polymer, or the like may be used. In particular, the PTFE sheet or film has an average pore size of about submicron (0.1 μm) to several microns (9 μm).
Since it is commercially available (for example, Gore-Tex manufactured by Japan Gore-Tex Co., Ltd.), it is preferable that it is controlled to about μm). Further, since PTFE has a low dielectric constant, it is a particularly preferable material when manufacturing a circuit board used for a high frequency circuit.

【0022】なお、第2の層が多孔質層の場合も、その
空孔のうち少なくとも一つの空孔が自層の両面につなが
っている必要がある。すなわち、独立した気泡状でない
空孔が少なくとも一つ必要である。
Even when the second layer is a porous layer, it is necessary that at least one of the pores is connected to both sides of its own layer. That is, there must be at least one independent non-bubble-shaped hole.

【0023】第2の層の空孔率は、例えば、20体積%
〜80体積%の範囲である。なかでも、50体積%〜7
0体積%の範囲が好ましい。上記の範囲において、プリ
プレグの被圧縮率が、回路基板の形成により適した値と
なり、導電性ペーストの圧縮による配線パターン層間の
電気的接続もより良好となる。
The porosity of the second layer is, for example, 20% by volume.
˜80% by volume. Above all, 50% by volume to 7
The range of 0% by volume is preferable. In the above range, the compression rate of the prepreg becomes a value more suitable for forming the circuit board, and the electrical connection between the wiring pattern layers due to the compression of the conductive paste becomes better.

【0024】本発明におけるプリプレグは、第1の層と
第2の層とが交互に複数層積層されているものであって
もよい。プリプレグを加熱および加圧する際に、プリプ
レグ内部に配置されている複数の第2の層に対して第1
の層から樹脂流入が起こるため、プリプレグの被圧縮性
をより高めることができる。
The prepreg of the present invention may have a plurality of first layers and second layers alternately laminated. When the prepreg is heated and pressurized, the first prepreg is placed against the plurality of second layers disposed inside the prepreg.
Since resin inflow occurs from the layer (1), the compressibility of the prepreg can be further enhanced.

【0025】なかでも、両最外層が第2の層で構成され
る場合に、両最外層の平均孔径が互いに異なっていても
よい。また、両最外層の空孔率が互いに異なっていても
よい。プリプレグを加熱および加圧する際に、プリプレ
グ両面における圧縮の程度が異なることになり、さらに
別の層を積層する場合の材料の違い、孔として貫通孔を
開けた場合のプリプレグ両面での穴径の違い、などに応
じて、プリプレグの圧縮状態の制御を任意に行うことが
できる。
In particular, when both outermost layers are composed of the second layer, both outermost layers may have different average pore sizes. Further, the porosities of both outermost layers may be different from each other. When heating and pressing the prepreg, the degree of compression on both sides of the prepreg will be different, the difference in the material when laminating another layer, and the hole diameter on both sides of the prepreg when a through hole is opened as a hole. It is possible to arbitrarily control the compression state of the prepreg according to the difference or the like.

【0026】また、本発明におけるプリプレグは、第1
の層に接している第2の層の空孔部内に、上記第1の層
に含まれる樹脂が含まれていてもよい。このようなプリ
プレグは、第1の層に含まれる樹脂が第2の層側に一部
流入した状態となっているために、層間の結合が良好で
あり、プリプレグの取り扱い、穴開けなどを良好に行う
ことができる。また、プリプレグを加熱および加圧する
際に、第1の層の溶融樹脂が第2の層により容易に流入
することができる。
The prepreg according to the present invention is the first
The resin contained in the first layer may be contained in the void portion of the second layer in contact with the layer. In such a prepreg, the resin contained in the first layer is partially inflowed to the second layer side, so that the bonding between the layers is good, and the prepreg is easily handled and punched. Can be done. In addition, when the prepreg is heated and pressed, the molten resin of the first layer can easily flow into the second layer.

【0027】また、本発明におけるプリプレグは、第1
の層がフィラーを含んでいてもよい。例えば、市販のプ
リプレグを第1の層として用いる場合、補強構造材にあ
たる織布または不織布に含浸する樹脂として、フィラ−
入り樹脂を用いてもよい。このようなフィラーを含む第
1の層として、例えば、シリカ粒子を分散させたエポキ
シ樹脂をガラス織布に含浸した、フィラー入りガラスエ
ポキシプリプレグ、などがある。また、樹脂シートを第
1の層として用いる場合についても、樹脂中にフィラー
が含まれていてもよい。
The prepreg in the present invention is the first
The layer may contain a filler. For example, when a commercially available prepreg is used as the first layer, a filler is used as a resin for impregnating a woven fabric or a non-woven fabric as a reinforcing structural material.
You may use resin containing. As the first layer containing such a filler, there is, for example, a glass epoxy prepreg containing a filler in which a glass woven cloth is impregnated with an epoxy resin in which silica particles are dispersed. Also, when the resin sheet is used as the first layer, the resin may contain a filler.

【0028】フィラーとしては,例えば、シリカ、アル
ミナ、水酸化アルミニウムなどの、絶縁性のフィラーを
用いればよい。フィラーの種類は、回路基板として必要
な特性に応じて選択すればよい。例えば、フィラーとし
て水酸化アルミニウムを用いれば、難燃性のために必要
であるハロゲン物質を含有しなくても、環境を配慮し
た、難燃性の回路基板を得ることができる。
As the filler, for example, an insulating filler such as silica, alumina or aluminum hydroxide may be used. The type of filler may be selected according to the characteristics required for the circuit board. For example, if aluminum hydroxide is used as the filler, it is possible to obtain an environment-friendly flame-retardant circuit board without containing a halogen substance necessary for flame-retardancy.

【0029】第1の層がフィラーを含んでいる場合、溶
融した樹脂が第2の層に流入する際にフィラー粒子が邪
魔にならないように第2の層の平均孔径がフィラーの平
均粒径よりも小さいことが好ましい。第2の層の平均孔
径が、フィラーの最小粒径以下であれば、より好まし
い。プリプレグの加熱および加圧時に、第1の層に含ま
れるフィラーが第2の層に流入しにくく、プリプレグの
圧縮をより効率的に行うことができる。
When the first layer contains a filler, the average pore diameter of the second layer is larger than that of the filler so that the filler particles do not get in the way when the molten resin flows into the second layer. Is also preferably small. It is more preferable that the average pore size of the second layer is equal to or smaller than the minimum particle size of the filler. At the time of heating and pressurizing the prepreg, the filler contained in the first layer hardly flows into the second layer, so that the prepreg can be compressed more efficiently.

【0030】また、プリプレグの被圧縮率としては、例
えば、2%〜30%の範囲である。このようなプリプレ
グを用いれば、接続抵抗が低く、耐久性に優れた回路基
板を効率よく形成することができる。
The compression rate of the prepreg is, for example, in the range of 2% to 30%. By using such a prepreg, a circuit board having low connection resistance and excellent durability can be efficiently formed.

【0031】ここで、上記被圧縮率は、次の式(1)に
よってあらわすことができる。
Here, the compression rate can be expressed by the following equation (1).

【0032】 被圧縮率(%)=((T0−TL)/T0)×100 (1) ただし、T0:圧縮前のプリプレグの平均厚さ TL:圧縮後のプリプレグの平均厚さ である。Compressibility (%) = ((T 0 −T L ) / T 0 ) × 100 (1) where T 0 : average thickness of prepreg before compression T L : average thickness of prepreg after compression It is.

【0033】プリプレグの被圧縮率は、例えば、第2の
層に含まれる空孔部の全容積が、プリプレグの全容積に
対して占める割合を変化させることで制御することがで
きる。第2の層に含まれる空孔部の全容積は、例えば、
第2の層の空孔率および第2の層の厚さを設定すること
で制御することができる。空孔部の全容積が、「第2の
層の空孔率×第2の層の体積」に比例しているからであ
る。
The compressibility of the prepreg can be controlled, for example, by changing the ratio of the total volume of the pores included in the second layer to the total volume of the prepreg. The total volume of the pores included in the second layer is, for example,
It can be controlled by setting the porosity of the second layer and the thickness of the second layer. This is because the total volume of the voids is proportional to “the porosity of the second layer × the volume of the second layer”.

【0034】本発明のプリプレグの製造方法は、(i)
樹脂を含む絶縁層である第1の層を形成する工程と、
(ii)前記第1の層の少なくとも一方の面に積層され
た第2の層を形成して、前記第1の層と前記第2の層と
の積層体を形成する工程とを含み、前記第2の層は、自
層の両面につながった空孔部を有する層であり、前記第
2の層の開孔率および平均孔径から選ばれる少なくとも
一方が、自層の両面において互いに異なっている。
The method for producing a prepreg of the present invention comprises (i)
A step of forming a first layer which is an insulating layer containing a resin,
(Ii) forming a second layer laminated on at least one surface of the first layer to form a laminate of the first layer and the second layer, The second layer is a layer having pores connected to both surfaces of the self layer, and at least one selected from the porosity and the average pore diameter of the second layer is different on both surfaces of the self layer. .

【0035】このような製造方法とすることで、被圧縮
性に優れ、絶縁層となる第1の層の材料に関わらず、回
路基板を形成する際に導電性ペーストを効果的に圧縮す
ることができるプリプレグを得ることができる。なお、
第1の層および第2の層は、上述した、本発明のプリプ
レグにおける第1の層および第2の層と同一である。
By adopting such a manufacturing method, the conductive paste is excellent in compressibility and the conductive paste is effectively compressed when forming the circuit board regardless of the material of the first layer to be the insulating layer. It is possible to obtain a prepreg capable of In addition,
The first layer and the second layer are the same as the first layer and the second layer in the prepreg of the present invention described above.

【0036】上記製造方法において、前記(ii)が、
(ii−a)基材上に、前記第2の層に含まれる樹脂の
溶液を塗布する工程と、(ii−b)前記第2の層に含
まれる樹脂をゲル化させる工程と、(ii−c)ゲル化
した前記樹脂を洗浄および乾燥することで、前記基材上
に前記第2の層を形成する工程と、(ii−d)前記第
1の層の少なくとも一方の面に前記第2の層を積層する
工程とを含んでいてもよい。開孔率および平均孔径から
選ばれる少なくとも一方が、自層の両面において互いに
異なっている第2の層と、第1の層との積層体を効率よ
く得ることができる。
In the above manufacturing method, the above (ii) is
(Ii-a) applying a solution of the resin contained in the second layer onto the base material; (ii-b) gelling the resin contained in the second layer; and (ii) -C) a step of forming the second layer on the substrate by washing and drying the gelled resin, and (ii-d) the step of forming the second layer on at least one surface of the first layer. The step of laminating two layers may be included. It is possible to efficiently obtain a laminate of the second layer and the first layer in which at least one selected from the porosity and the average pore size is different from each other on both sides of the self layer.

【0037】基材としては、フィルム状であれば特に限
定されない。例えば、ポリエチレンテレフタレート(P
ET)フィルムや、ポリエチレンナフタレート(PE
N)フィルムなどを用いればよい。後に、基材と、上記
基材上に形成した第2の層とを分離しやすくするため
に、離型性のフィルムを用いることもできる。
The substrate is not particularly limited as long as it is in the form of a film. For example, polyethylene terephthalate (P
ET film and polyethylene naphthalate (PE
N) A film or the like may be used. A releasable film may be used later to facilitate separation of the base material and the second layer formed on the base material.

【0038】第2の層に含まれる樹脂としては、上述し
た、本発明のプリプレグにおける第2の層に用いられる
樹脂であればよい。例えば、アラミドやポリイミドを用
いればよい。
The resin contained in the second layer may be the above-mentioned resin used in the second layer of the prepreg of the present invention. For example, aramid or polyimide may be used.

【0039】アラミドを用いる場合、m−アラミドであ
ることが好ましい。p−アラミドを用いることもできる
が、p−アラミドを溶解するためには溶媒として硫酸を
用いる必要がある。そのため、m−アラミドの方が、後
述する溶剤置換が容易であるなど、作業性に優れている
(m−アラミドは、N−メチル−2−ピロリドン(NM
P)、ジメチルホルムアミド(DMF)などの非プロト
ン性極性溶媒に溶解する)。
When aramid is used, it is preferably m-aramid. Although p-aramid can be used, it is necessary to use sulfuric acid as a solvent to dissolve p-aramid. Therefore, m-aramid is superior in workability such as easier solvent replacement described later (m-aramid is N-methyl-2-pyrrolidone (NM
P), dissolved in an aprotic polar solvent such as dimethylformamide (DMF)).

【0040】第2の層に含まれる樹脂の溶液を基材上に
塗布する際には、例えば、ロールコーティング、カーテ
ンコーティング、スプレーコーティング、キスコーティ
ングなどの公知の方法を用いればよい。
When the solution of the resin contained in the second layer is applied onto the substrate, a known method such as roll coating, curtain coating, spray coating, kiss coating or the like may be used.

【0041】また、第2の層に含まれる樹脂をゲル化さ
せるには、例えば、基材上に塗布する樹脂溶液中にあら
かじめゲル化剤を添加しておいたり、溶液中の溶剤を別
の溶剤に置換したり(湿式凝固法)すればよい。置換す
る上記別の溶剤としては、上記第2の層に含まれる樹脂
を溶解しない溶剤が好ましい。例えば、m−アラミドを
用いる場合、水やアルコールなどに浸漬して溶剤を置換
すればよい。
In order to gel the resin contained in the second layer, for example, a gelling agent may be added to the resin solution applied on the substrate in advance, or the solvent in the solution may be changed to another. It may be replaced with a solvent (wet coagulation method). As the other solvent to be replaced, a solvent that does not dissolve the resin contained in the second layer is preferable. For example, when m-aramid is used, it may be immersed in water or alcohol to replace the solvent.

【0042】ゲル化した樹脂の洗浄および乾燥は、一般
的な公知の方法を用いればよい。例えば、洗浄は、流水
洗浄をすればよく、乾燥は、熱風乾燥をすればよい。
For washing and drying the gelled resin, a generally known method may be used. For example, the washing may be performed with running water, and the drying may be performed with hot air.

【0043】また、基材上に塗布する上記樹脂溶液中に
添加物を加えたり、塗布速度や乾燥速度、各工程の温度
を調整したりすることにより、第2の層の両面における
開孔率および平均孔径を制御することができる。上記添
加物としては、硝酸リチウムやポリビニルピロリドンな
どを用いることができる。
The porosity of both surfaces of the second layer can be adjusted by adding additives to the resin solution applied on the substrate or adjusting the coating speed, the drying speed, and the temperature of each step. And the average pore size can be controlled. As the additive, lithium nitrate, polyvinylpyrrolidone, or the like can be used.

【0044】また、上記製造方法において、前記(i
i)が、(ii−A)前記第1の層の少なくとも一方の
面上に、前記第2の層に含まれる樹脂の溶液を塗布する
工程と、(ii−B)前記第2の層に含まれる樹脂をゲ
ル化させる工程と、(ii−C)ゲル化した前記樹脂を
洗浄および乾燥することで、前記第1の層の少なくとも
一方の面上に前記第2の層を形成する工程とを含んでい
てもよい。開孔率および平均孔径から選ばれる少なくと
も一方が、自層の両面において互いに異なっている第2
の層と、第1の層との積層体を効率よく得ることができ
る。第2の層に含まれる樹脂をゲル化させる方法や、第
2の層に含まれる樹脂などは、上記したプリプレグの製
造方法の場合と同じでよい。
In the above manufacturing method, the above (i
i) comprises: (ii-A) applying a solution of a resin contained in the second layer on at least one surface of the first layer; and (ii-B) applying the solution to the second layer. Gelling a resin contained therein, and (ii-C) forming the second layer on at least one surface of the first layer by washing and drying the gelled resin. May be included. At least one selected from the porosity and the average pore size is different from each other on both sides of the second layer.
It is possible to efficiently obtain a layered product of the layer (1) and the first layer. The method of gelling the resin contained in the second layer, the resin contained in the second layer, and the like may be the same as those in the method of manufacturing the prepreg described above.

【0045】なお、第1の層の一方の面に上記溶液を塗
布して上記積層体を形成した後に、上記第1の層の他方
の面に、基材上に形成した第2の層をさらに積層しても
よい。また、その逆の順序を行ったりすることもでき
る。
After the solution is applied to one surface of the first layer to form the laminate, the second layer formed on the substrate is formed on the other surface of the first layer. You may laminate further. Also, the reverse order can be performed.

【0046】本発明の回路基板の製造方法は、(I)樹
脂を含む絶縁層である第1の層を形成する工程と、(I
I)前記第1の層の少なくとも一方の面に積層された第
2の層を形成して、前記第1の層と前記第2の層との積
層体を形成する工程と、(III)前記積層体の厚さ方
向に孔を形成し、前記孔内に導電性ペーストを充填する
工程と、(IV)前記積層体を加圧して厚さ方向に圧縮
し、前記第2の層内に前記第1の層に含まれる樹脂を流
入させるとともに、前記導電性ペーストを圧縮して導電
体を形成する工程とを含み、前記(II)の後かつ前記
(IV)の前に(即ち、前記(II)の後から前記(I
V)の前における任意の時点で)、(Z)前記積層体の
少なくとも一方の面に、金属箔および配線パターンから
選ばれる少なくとも1つを配置する工程を含み、前記第
2の層は、自層の両面につながった空孔部を有する層で
あり、前記第2の層の開孔率および平均孔径から選ばれ
る少なくとも一方が、自層の両面において互いに異なっ
ている。なお、第1の層および第2の層は、上述した、
本発明のプリプレグにおける第1の層および第2の層と
同一である。また、上記(I)および上記(II)は、
上述した、プリプレグの製造方法における(i)および
(ii)と同様に行えばよい。
The method of manufacturing a circuit board according to the present invention comprises: (I) a step of forming a first layer which is an insulating layer containing a resin;
I) forming a second layer laminated on at least one surface of the first layer to form a laminate of the first layer and the second layer, and (III) the above Forming a hole in the thickness direction of the laminate and filling the hole with a conductive paste; and (IV) pressing the laminate in the thickness direction to compress the laminate in the second layer. A step of causing a resin contained in the first layer to flow in and compressing the conductive paste to form a conductor, and after the step (II) and before the step (IV) (that is, the ( After II), the above (I
(V) at any point before), (Z) arranging at least one selected from a metal foil and a wiring pattern on at least one surface of the laminate, and the second layer is It is a layer having pores connected to both sides of the layer, and at least one selected from the porosity and the average pore diameter of the second layer is different from each other on both sides of the layer. The first layer and the second layer are the same as described above.
It is the same as the first layer and the second layer in the prepreg of the present invention. Further, the above (I) and (II) are
It may be performed in the same manner as (i) and (ii) in the method of manufacturing the prepreg described above.

【0047】このような製造方法とすることにより、低
い電気接続抵抗と、優れた接続安定性を持つ回路基板を
得ることができる。
By adopting such a manufacturing method, a circuit board having a low electric connection resistance and excellent connection stability can be obtained.

【0048】上記(II)において、上述したプリプレ
グの製造方法と同様に、第2の層を基材上に形成した場
合、上記第2の層を上記基材から分離した後に、第1の
層の少なくとも一方の面に積層してもよい。また、上記
第2の層を上記基材から分離することなく、第1の層の
少なくとも一方の面に積層してもよい。
In the above (II), when the second layer is formed on the base material in the same manner as in the above-mentioned method for producing the prepreg, the first layer is separated after the second layer is separated from the base material. May be laminated on at least one surface of. Further, the second layer may be laminated on at least one surface of the first layer without being separated from the base material.

【0049】上記分離を行わない場合は、上記(II)
において、上記第1の層と上記第2の層とが接するよう
に積層すればよく、その場合、上記(IV)の前の任意
の時点で、上記基材を分離すればよい。上記(III)
の後に上記基材を分離した場合、導電性ペーストが上記
基材の厚さ分だけ孔内に多く充填されるため、上記(I
V)の際に、上記導電性ペーストをより圧縮することが
でき、より特性に優れた回路基板を得ることができる。
When the above separation is not carried out, the above (II)
In the above, the first layer and the second layer may be laminated so as to be in contact with each other, and in that case, the base material may be separated at an arbitrary point before (IV). Above (III)
When the base material is separated after the above step, the conductive paste is filled in the holes by the thickness of the base material.
At the time of V), the conductive paste can be further compressed, and a circuit board having more excellent characteristics can be obtained.

【0050】また、上記(III)において、孔とし
て、貫通孔を形成しても、非貫通の孔を形成してもよ
い。必要に応じて選ぶことができる。孔が非貫通の場合
はブラインドビアホールとなる。
Further, in the above (III), as the holes, through holes or non-through holes may be formed. You can choose according to your needs. If the hole does not penetrate, it becomes a blind via hole.

【0051】また、上記(III)において、積層体の
一方の面にすでに金属箔または配線パターンが配置され
ている場合、孔は、上記金属箔または上記配線パターン
が配置されている面とは逆側の面から形成すればよい。
このとき、孔が上記積層体部分を貫通していても、金属
箔または配線パターンを貫通していなければ、ブライン
ドビアホールとなる。
In addition, in the above (III), when the metal foil or the wiring pattern is already arranged on one surface of the laminate, the hole is opposite to the surface on which the metal foil or the wiring pattern is arranged. It may be formed from the side surface.
At this time, even if the hole penetrates the laminated body portion, if it does not penetrate the metal foil or the wiring pattern, it becomes a blind via hole.

【0052】また、上記(Z)において、前記積層体の
少なくとも一方の面に金属箔が配置された場合に、
(V)前記金属箔を加工して配線パターンを形成する工
程をさらに含んでもよい。
Further, in the above (Z), when a metal foil is arranged on at least one surface of the laminate,
(V) The method may further include a step of processing the metal foil to form a wiring pattern.

【0053】なお、孔を形成する方法、配線パターンを
形成する方法などについては後述する。
The method of forming holes and the method of forming wiring patterns will be described later.

【0054】本発明の回路基板は、少なくとも一層の第
1の絶縁層(第3の層)と少なくとも一層の第2の絶縁
層(第4の層)とが一体化された絶縁層と、配線パター
ン層とを含み、前記一体化された絶縁層の少なくとも一
方の面に、前記配線パターン層が配置されており、前記
第1の絶縁層(第3の層)は、樹脂を含む層であり、前
記第2の絶縁層(第4の層)は、自層の両面につながっ
た空孔部を有する層に、前記第1の絶縁層(第3の層)
に含まれる樹脂が流入した構造を有する層であり、前記
空孔部を有する層の開孔率および平均孔径から選ばれる
少なくとも一方が、自層の両面において互いに異なって
いる。このような回路基板は、上述したプリプレグおよ
び/または上述した回路基板の製造方法を用いて得るこ
とができる。なお、上記空孔部を有する層は、上述した
プリプレグにおける第2の層と同一であり、上記第1の
絶縁層(第3の層)および上記第2の絶縁層(第4の
層)は、上述したプリプレグにおける第1の層および第
2の層を圧縮した層である。
The circuit board of the present invention comprises an insulating layer in which at least one first insulating layer (third layer) and at least one second insulating layer (fourth layer) are integrated, and wiring. A pattern layer, the wiring pattern layer is disposed on at least one surface of the integrated insulating layer, and the first insulating layer (third layer) is a layer containing a resin. The second insulating layer (fourth layer) is a layer having pores connected to both surfaces of the second insulating layer, and the first insulating layer (third layer).
In the layer having a structure in which the resin contained in (1) is introduced, at least one selected from the porosity and the average pore diameter of the layer having pores is different on both sides of the layer. Such a circuit board can be obtained by using the above-described prepreg and / or the above-described method for manufacturing a circuit board. The layer having the voids is the same as the second layer in the prepreg described above, and the first insulating layer (third layer) and the second insulating layer (fourth layer) are , A layer obtained by compressing the first layer and the second layer in the prepreg described above.

【0055】以下、本発明における実施の形態につい
て、図面を参照しながら説明する。なお、本発明は、以
下に示す例に限定されない。
Embodiments of the present invention will be described below with reference to the drawings. The present invention is not limited to the examples shown below.

【0056】(実施の形態1)図1(a)は、本発明に
おけるプリプレグの一例を示す断面模式図である。図1
(a)に示すプリプレグ3は、第2の層1と第1の層2
とが積層された二層構造である。
(Embodiment 1) FIG. 1A is a schematic sectional view showing an example of a prepreg in the present invention. Figure 1
The prepreg 3 shown in (a) includes a second layer 1 and a first layer 2.
It has a two-layer structure in which and are laminated.

【0057】第1の層2および第2の層1として上述し
た材料を用い、プリプレグ3を、第1の層2に含まれる
樹脂が溶融する温度以上で加熱加圧処理すると、第1の
層2中の樹脂が溶融して第2の層1の中に流入し、図1
(b)に示す、第4の層4と第3の層5とが一体となっ
た複合体6となる。第4の層4は、第2の層1の空孔部
に、第1の層2に含まれる樹脂が流入した構造となって
いる。
When the above-mentioned materials are used for the first layer 2 and the second layer 1 and the prepreg 3 is heated and pressed at a temperature above the temperature at which the resin contained in the first layer 2 melts, the first layer The resin in 2 melts and flows into the second layer 1,
The composite body 6 in which the fourth layer 4 and the third layer 5 are integrated as shown in (b) is obtained. The fourth layer 4 has a structure in which the resin contained in the first layer 2 flows into the pores of the second layer 1.

【0058】つまり、第1の層2として、これまで単独
で加熱加圧処理を行った場合に、良好な圧縮を得ること
ができなかった圧縮性の低い絶縁材料を用いた場合で
も、第2の層1を有する構造とすることで、高い被圧縮
性を持つプリプレグ3を得ることができる。
That is, even if an insulating material having a low compressibility, which could not obtain a good compression when the heating and pressurizing treatment was performed alone, was used as the first layer 2, the second layer was used. With the structure having the layer 1 of 1., the prepreg 3 having high compressibility can be obtained.

【0059】次に、本発明におけるプリプレグの別の例
について、図2を用いて説明する。
Next, another example of the prepreg of the present invention will be described with reference to FIG.

【0060】図2(a)は、本発明におけるプリプレグ
の一例を示す断面模式図である。図2(a)に示すよう
に、プリプレグ9は、第2の層7が第1の層8の両面に
形成された三層構造となっている。プリプレグ9に対
し、図1の例と同様に加熱加圧処理を行うと、図2
(b)に示すように、第1の層8中の樹脂が流入した第
4の層10と、第3の層11とが一体となった複合体1
2となる。この例では、第2の層7が第1の層8の両面
に形成されているため、プリプレグ9の両面が被圧縮性
を持つことになり、より効果的な被圧縮性を持つプリプ
レグとなる。
FIG. 2 (a) is a schematic sectional view showing an example of the prepreg in the present invention. As shown in FIG. 2A, the prepreg 9 has a three-layer structure in which the second layer 7 is formed on both surfaces of the first layer 8. When the prepreg 9 is heated and pressed in the same manner as in the example of FIG.
As shown in (b), the composite body 1 in which the fourth layer 10 into which the resin in the first layer 8 has flowed and the third layer 11 are integrated
It becomes 2. In this example, since the second layer 7 is formed on both surfaces of the first layer 8, both surfaces of the prepreg 9 have compressibility, and the prepreg has more effective compressibility. .

【0061】次に、本発明におけるプリプレグのまた別
の例について、図3を用いて説明する。
Next, another example of the prepreg of the present invention will be described with reference to FIG.

【0062】図3(a)および図3(b)は、本発明に
おけるプリプレグの一例を示す断面模式図である。図3
(a)に示すプリプレグ15は、第2の層13と第1の
層14とが交互に積層された四層構造となっている。ま
た、図3(b)に示すプリプレグ18は、第2の層16
と第1の層17とが交互に積層された五層構造となって
いる。
3 (a) and 3 (b) are schematic sectional views showing an example of the prepreg of the present invention. Figure 3
The prepreg 15 shown in (a) has a four-layer structure in which the second layers 13 and the first layers 14 are alternately laminated. Further, the prepreg 18 shown in FIG.
And a first layer 17 are alternately laminated to form a five-layer structure.

【0063】図3(a)に示すように、プリプレグ15
では、第2の層13がプリプレグ15の片面のみに存在
する。また、図3(b)に示すように、プリプレグ18
では、第2の層16がプリプレグ18の両面に存在す
る。また、両プリプレグとも、プリプレグ内部にも第2
の層を有している。なお、図3に示す例において、第2
の層は、プリプレグの内部に一層のみ存在しているだけ
であるが、第1の層と第2の層が交互に積層している限
り、複数層存在してもよい。
As shown in FIG. 3A, the prepreg 15
Then, the second layer 13 exists only on one surface of the prepreg 15. Further, as shown in FIG. 3B, the prepreg 18
Then, the second layer 16 is present on both surfaces of the prepreg 18. Also, both prepregs have a second inside the prepreg.
Have layers. In the example shown in FIG. 3, the second
Although only one layer is present inside the prepreg, a plurality of layers may be present as long as the first layer and the second layer are alternately laminated.

【0064】このようなプリプレグに対して、加熱加圧
処理を行うと、図1および図2に示す例と同様に、単独
では圧縮性が低い絶縁材料を第1の層として用いた場合
でも、効果的な圧縮を行うことが可能となる。さらに、
図3に示す例では、プリプレグ内部にも第2の層を含ん
でいるので、図1および図2に示す例に比べて、より効
果的に圧縮性の向上を得ることができる。
When such a prepreg is subjected to heat and pressure treatment, even when an insulating material having low compressibility alone is used as the first layer, as in the examples shown in FIGS. 1 and 2, It becomes possible to perform effective compression. further,
In the example shown in FIG. 3, since the second layer is also included inside the prepreg, it is possible to more effectively improve the compressibility as compared with the examples shown in FIGS. 1 and 2.

【0065】上記のような方法を用いれば、特定の絶縁
材料に限らず、必要な物性を持つ任意の材料を用いて、
被圧縮性の良好なプリプレグを得ることができる。
If the above method is used, not only a specific insulating material but also any material having necessary physical properties can be used.
A prepreg with good compressibility can be obtained.

【0066】(実施の形態2)図4(a)は、本発明に
おけるプリプレグの一例を示す断面模式図である。図4
(a)に示すように、プリプレグ22は、第2の層19
が第1の層20の両面に積層された積層体であって、上
記積層体の厚さ方向に孔として貫通孔が形成され、上記
貫通孔に導電性ペースト21が充填されている。
(Second Embodiment) FIG. 4A is a schematic sectional view showing an example of a prepreg in the present invention. Figure 4
As shown in (a), the prepreg 22 has a second layer 19
Is a laminated body laminated on both surfaces of the first layer 20, through holes are formed as holes in the thickness direction of the laminated body, and the through holes are filled with a conductive paste 21.

【0067】このプリプレグ22の両面に金属箔23を
配置して、加熱加圧処理を行う。すると、図4(b)に
示すように、第2の層19の内部に第1の層20内の樹
脂が流入し、プリプレグ22は圧縮される。第2の層1
9と第1の層20は、第4の層24と第5の層25とな
る。これと同時に導電性ペースト21が圧縮されて導電
体26となり、金属箔23と導電体26との間に良好な
電気的導通を得ることができる。このようにして、電気
的導通の良好な回路形成用基板28を得ることができ
る。また、この回路形成用基板28の金属箔23を配線
パターンに加工することで回路基板を得ることができ
る。
Metal foils 23 are arranged on both sides of the prepreg 22 and heat and pressure treatment is performed. Then, as shown in FIG. 4B, the resin in the first layer 20 flows into the second layer 19 and the prepreg 22 is compressed. Second layer 1
9 and the first layer 20 become the fourth layer 24 and the fifth layer 25. At the same time, the conductive paste 21 is compressed to become the conductor 26, and good electrical conduction can be obtained between the metal foil 23 and the conductor 26. In this way, it is possible to obtain the circuit forming substrate 28 having good electrical continuity. Further, the circuit board can be obtained by processing the metal foil 23 of the circuit forming board 28 into a wiring pattern.

【0068】第2の層19が存在しない従来の構造で
は、第1の層20の圧縮性が低い場合、加熱加圧処理時
の圧縮が不十分となり、導電体26と金属箔23との間
に良好な電気的導通を得ることができない場合があっ
た。その場合、回路基板として高抵抗化、抵抗値のバラ
ツキ増加、接続安定性の低下、環境試験信頼性低下など
の問題が起きる可能性がある。
In the conventional structure in which the second layer 19 is not present, when the compressibility of the first layer 20 is low, the compression during the heat and pressure treatment becomes insufficient, so that the space between the conductor 26 and the metal foil 23 is reduced. In some cases, good electrical continuity cannot be obtained. In that case, there is a possibility that problems such as high resistance of the circuit board, increase of resistance value variation, deterioration of connection stability, and deterioration of environmental test reliability may occur.

【0069】また、第1の層20に含まれる樹脂が溶融
して移動するなどにより、配線用金属である金属箔23
と第1の層20との密着性の低下が起こり、環境試験に
対する信頼性低下などの問題が発生する場合も考えられ
る。
In addition, the resin contained in the first layer 20 is melted and moved, so that the metal foil 23 as the wiring metal is formed.
There is a possibility that the adhesiveness between the first layer 20 and the first layer 20 is reduced, and a problem such as a decrease in reliability in an environmental test occurs.

【0070】これに対して上記の例では、電気的導通の
良好な回路形成用基板を得ることができ、回路基板とし
て低抵抗化、抵抗値のバラツキ低減、接続安定性および
環境試験に対する信頼性向上などの効果を得ることがで
きる。
On the other hand, in the above example, it is possible to obtain a circuit-forming board having good electrical continuity, and the circuit board has a low resistance, a reduced resistance value variation, a connection stability, and reliability for environmental tests. It is possible to obtain effects such as improvement.

【0071】さらに、上記の例において、第2の層19
は、第1の層20の補強材としての役割も果たしてい
る。そのため、プリプレグを圧縮する際に、第1の層2
0に含まれる樹脂が溶融して面方向へ移動することを抑
制することができる。面方向への移動が抑制されると、
圧縮によって第2の層20と第1の層19とが一体化さ
れた絶縁層と金属箔23との密着性が向上し、金属箔2
3が配線パターンに加工された後にも、温度、湿度など
の環境に対して高い信頼性を得ることができる。
Further, in the above example, the second layer 19
Also plays a role of a reinforcing material for the first layer 20. Therefore, when compressing the prepreg, the first layer 2
It is possible to prevent the resin contained in 0 from melting and moving in the surface direction. When the movement in the plane direction is suppressed,
The compression improves the adhesion between the metal foil 23 and the insulating layer in which the second layer 20 and the first layer 19 are integrated, and the metal foil 2
Even after 3 is processed into a wiring pattern, high reliability can be obtained with respect to the environment such as temperature and humidity.

【0072】孔の形成方法としては、特に限定されな
い。例えば、回路基板の穴加工法として通常用いられて
いる、炭酸ガスレーザーやYAGレーザーなどを用いた
レーザー加工法、ドリルやパンチャなどを用いた機械加
工法などを用いればよい。
The method of forming the holes is not particularly limited. For example, a laser processing method using a carbon dioxide gas laser or a YAG laser, a mechanical processing method using a drill, a puncher, or the like, which is commonly used as a hole processing method for a circuit board, may be used.

【0073】レーザーにより貫通孔を開けた場合、通
常、テーパー形状の貫通孔が開き、プリプレグの両面で
の穴径が異なることになる。このようにプリプレグの両
面で貫通孔径が異なる場合や、プリプレグ両面に配置さ
れた第2の層の種類が異なる場合、プリプレグ両面に配
置された金属箔の種類が異なっているなどの場合には、
プリプレグの各面に、平均孔径および/または空孔率が
互いに異なる第2の層を積層すればよい。また、自層の
両面で平均孔径および/または開孔率が互いに異なる第
2の層を積層すればよい。プリプレグ両面の圧縮状態を
任意に制御することができ、より所望の状態に制御した
回路形成用基板を得ることができる。
When the through holes are opened by the laser, the tapered through holes are usually opened, and the hole diameters on both surfaces of the prepreg are different. In this way, when the through-hole diameter is different on both sides of the prepreg, when the type of the second layer arranged on both sides of the prepreg is different, or when the type of the metal foil arranged on both sides of the prepreg is different,
A second layer having different average pore diameters and / or porosities may be laminated on each surface of the prepreg. Further, it is only necessary to stack second layers having different average pore diameters and / or open areas on both sides of the self layer. The compression state of both surfaces of the prepreg can be arbitrarily controlled, and a circuit-forming substrate in which the prepreg is controlled to a desired state can be obtained.

【0074】孔に充填する導電性ペーストとしては、例
えば、導電性フィラーを含有した樹脂組成物を用いれば
よい。導電性ペーストは、プリプレグの加熱加圧処理時
に圧縮されることで導電体となり、導電性が向上する。
As the conductive paste with which the holes are filled, for example, a resin composition containing a conductive filler may be used. The conductive paste becomes a conductor by being compressed during the heat and pressure treatment of the prepreg, and the conductivity is improved.

【0075】導電性フィラーとしては、導電性を有して
いれば特に限定されない。なかでも、金、銀、銅、ニッ
ケル、パラジウム、鉛、錫、インジウムおよびビスマス
から選ばれる少なくとも1種類の金属、これらの合金、
または混合物などからなるフィラーを用いることが好ま
しい。アルミナ、シリカなどの酸化物または有機合成樹
脂などからなる粒子に、上記金属・合金をコートしたコ
ートフィラーを用いてもよい。フィラーの形状は特に限
定されない。例えば、粉体、繊維状フィラー、粉体の造
粒体、球状粒子、あるいはこれらの混合物などを用いれ
ばよい。
The conductive filler is not particularly limited as long as it has conductivity. Among them, at least one metal selected from gold, silver, copper, nickel, palladium, lead, tin, indium and bismuth, an alloy thereof,
Alternatively, it is preferable to use a filler made of a mixture or the like. You may use the coat filler which coated the said metal / alloy on the particle | grains which consist of oxides, such as alumina and silica, or organic synthetic resin. The shape of the filler is not particularly limited. For example, powder, fibrous filler, powder granules, spherical particles, or a mixture thereof may be used.

【0076】導電性ペーストのバインダーに用いる樹脂
は、特に限定されない。例えば、液状のエポキシ樹脂、
ポリイミド樹脂、シアネートエステル樹脂、フェノール
レゾール樹脂などを用いればよい。
The resin used as the binder of the conductive paste is not particularly limited. For example, liquid epoxy resin,
A polyimide resin, a cyanate ester resin, a phenol resol resin, or the like may be used.

【0077】上記エポキシ樹脂としては、特に限定され
ない。例えば、ビスフェノールA型エポキシ樹脂、ビス
フェノールF型エポキシ樹脂、ビスフェノールAD型エ
ポキシ樹脂などのグリシジルエーテル型のエポキシ樹
脂、脂環式エポキシ樹脂、グリシジルアミン型エポキシ
樹脂、グリシジルエステル型エポキシ樹脂などのエポキ
シ基を2つ以上含有したエポキシ樹脂などを用いればよ
い。さらに、必要に応じて、ブチルセルソルブ、エチル
セルソルブ、ブチルカルビトール、エチルカルビトー
ル、ブチルカルビトールアセテート、エチルカルビトー
ルアセテート、α−ターピネオールなどの溶剤や分散剤
などの添加剤を樹脂中に含有させてもよい。
The epoxy resin is not particularly limited. For example, epoxy groups such as glycidyl ether type epoxy resins such as bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol AD type epoxy resin, alicyclic epoxy resin, glycidyl amine type epoxy resin, glycidyl ester type epoxy resin, etc. An epoxy resin containing two or more may be used. Furthermore, if necessary, additives such as a solvent and a dispersant such as butyl cellosolve, ethyl cellosolve, butyl carbitol, ethyl carbitol, butyl carbitol acetate, ethyl carbitol acetate, and α-terpineol are added to the resin. It may be contained.

【0078】また、導電体としては、上記のような導電
性ペーストを用いたものに限定されない。例えば、金、
銀、銅、ニッケル、パラジウム、鉛、錫、インジウム、
ビスマスなどの金属からなるビアポストなど、圧接する
ことにより導通を得るタイプのインタースティシャルビ
ア接続材などを使用すればよい。
The conductor is not limited to the one using the above conductive paste. For example, gold,
Silver, copper, nickel, palladium, lead, tin, indium,
It is possible to use an interstitial via connecting material of a type that obtains conduction by pressure contact, such as a via post made of a metal such as bismuth.

【0079】孔への導電性ペーストの充填方法として
は、特に限定されない。例えば、印刷法などを用いれば
よい。印刷法としては、例えば、真空吸着台の上に敷き
紙を介して孔を形成したプリプレグを置き、導電性ペー
ストを印刷充填すればよい。この方法によれば、導電性
ペーストに含まれている樹脂成分が、真空吸着による効
果と敷き紙の毛細管現象により敷き紙に吸引され、孔内
の導電性粒子の充填密度を高めることができる。また、
それと同時に、導電性粒子間に空隙が生じるため、回路
基板の製造工程中でプリプレグが圧縮される際に、導電
性粒子同士の充填密度をより一層高めることができる。
The method of filling the holes with the conductive paste is not particularly limited. For example, a printing method or the like may be used. As a printing method, for example, a prepreg in which holes are formed is placed on a vacuum suction table through a sheet of paper, and the conductive paste is printed and filled. According to this method, the resin component contained in the conductive paste is sucked into the paper by the effect of vacuum adsorption and the capillary phenomenon of the paper and the packing density of the conductive particles in the holes can be increased. Also,
At the same time, since voids are generated between the conductive particles, the packing density of the conductive particles can be further increased when the prepreg is compressed during the process of manufacturing the circuit board.

【0080】金属箔としては、特に限定されない。例え
ば、回路基板用として通常用いられる電解銅箔や圧延銅
箔などの銅箔を用いればよい。金属箔の厚さは、特に限
定されない。作業性、生産性の観点からは、9μm程度
〜35μm程度の範囲が好ましい。
The metal foil is not particularly limited. For example, a copper foil such as an electrolytic copper foil or a rolled copper foil usually used for a circuit board may be used. The thickness of the metal foil is not particularly limited. From the viewpoint of workability and productivity, the range of about 9 μm to 35 μm is preferable.

【0081】続いて、プリプレグの加熱加圧処理に関し
て説明する。加熱加圧処理の条件はプリプレグとして使
用する材料によって異なる。例えば、上記したような、
アラミド不織布にエポキシ樹脂を含浸した第1の層を用
いたプリプレグの場合、圧力5MPa(50kgf/c
2)、温度200℃、1時間の加熱加圧が好ましい。
また、ポリイミドフィルム(厚さ13μm)にポリイミ
ド系接着剤(厚さ約6μm)を形成した第1の層を用い
たプリプレグの場合、圧力15MPa(150kgf/
cm2)、温度200℃、1時間の加熱加圧が好まし
い。
Next, the heating and pressurizing treatment of the prepreg will be described. The conditions of heat and pressure treatment differ depending on the material used as the prepreg. For example, as described above,
In the case of the prepreg using the first layer in which the aramid nonwoven fabric is impregnated with the epoxy resin, the pressure is 5 MPa (50 kgf / c
m 2 ), a temperature of 200 ° C., and heating and pressing for 1 hour are preferable.
In the case of a prepreg using the first layer in which a polyimide adhesive (thickness: about 6 μm) is formed on a polyimide film (thickness: 13 μm), the pressure is 15 MPa (150 kgf /
cm 2 ), a temperature of 200 ° C. and heating and pressurization for 1 hour are preferable.

【0082】図4(a)および(b)に示すように、プ
リプレグ22の第2の層19に対して第1の層20から
の樹脂が流入することで、プリプレグ22が圧縮される
ため、加熱加圧処理時にはプリプレグ22の被圧縮率を
制御することが必要である。
As shown in FIGS. 4A and 4B, since the resin from the first layer 20 flows into the second layer 19 of the prepreg 22, the prepreg 22 is compressed. It is necessary to control the compression rate of the prepreg 22 during the heating and pressing process.

【0083】プリプレグの被圧縮率は、例えば、2%〜
30%の範囲である。2%未満の被圧縮率でも、導電性
ペーストの盛り上がり部分の存在などにより、貫通孔の
電気的導通を確保することができる。被圧縮率が2%以
上になると、導電性ペースト内の導電性フィラー同士の
接触部分と、導電性ペーストと金属箔の接触部分に充分
な圧縮力が加わり、互いを強固に凝着させることができ
る。そのため、インタースティシャルビアとしての接続
抵抗が低くなり、接続の安定性を向上することができ
る。また、プリプレグおよび導電性ペーストに用いられ
る材料によって異なるが、プリプレグの被圧縮率がおよ
そ30%を超えると、得られる回路基板が変形したり、
内部応力が残存したりする可能性がある。
The compression rate of the prepreg is, for example, 2% to
It is in the range of 30%. Even if the compressibility is less than 2%, the electrical continuity of the through hole can be ensured due to the presence of the raised portion of the conductive paste. When the compressibility is 2% or more, a sufficient compressive force is applied to the contact portion between the conductive fillers in the conductive paste and the contact portion between the conductive paste and the metal foil, so that they are firmly adhered to each other. it can. Therefore, the connection resistance as an interstitial via becomes low, and the stability of connection can be improved. Further, depending on the materials used for the prepreg and the conductive paste, when the compressibility of the prepreg exceeds about 30%, the obtained circuit board is deformed,
Internal stress may remain.

【0084】図5(a)は、本発明におけるプリプレグ
の一例を示す断面模式図である。図5(a)に示すよう
に、プリプレグ32は、第2の層29と第1の層30と
が交互に積層されている四層構造のプリプレグであり、
ブラインドビア中に導電性ペースト31が充填されてい
る。
FIG. 5 (a) is a schematic sectional view showing an example of the prepreg in the present invention. As shown in FIG. 5A, the prepreg 32 is a prepreg having a four-layer structure in which the second layers 29 and the first layers 30 are alternately laminated,
The conductive paste 31 is filled in the blind via.

【0085】図4で示した例と同様に、第1の層30と
第2の層29とを積層し、レーザー加工などの方法を用
いてブラインドビアを形成し、上記ブラインドビア内に
導電性ペースト31を充填してプリプレグ32を得るこ
とができる。プリプレグ32の導電性ペースト31が露
出している面に金属箔33を重ねた後、加熱加圧処理を
行う。すると、図5(b)に示すように、第2の層29
内に第1の層30に含まれる樹脂が流入し、第4の層3
4と第5の層35になる。それと同時に、プリプレグ3
2が圧縮され、片面に金属箔33が形成された回路形成
用基板38を得ることができる。この回路形成用基板3
8の金属箔33を配線パターンに加工することで、回路
基板を得ることができる。
Similar to the example shown in FIG. 4, the first layer 30 and the second layer 29 are laminated, a blind via is formed by a method such as laser processing, and a conductive material is formed in the blind via. The paste 31 can be filled to obtain the prepreg 32. After overlaying the metal foil 33 on the surface of the prepreg 32 where the conductive paste 31 is exposed, a heating and pressing process is performed. Then, as shown in FIG. 5B, the second layer 29
The resin contained in the first layer 30 flows into the inside of the fourth layer 3
4 and the fifth layer 35. At the same time, prepreg 3
It is possible to obtain a circuit-forming substrate 38 in which 2 is compressed and the metal foil 33 is formed on one surface. This circuit forming substrate 3
By processing the metal foil 33 of No. 8 into a wiring pattern, a circuit board can be obtained.

【0086】この例においても、金属箔33を重ねた面
において、図4で示した例と同様の効果を得ることがで
きる。さらに、この例では、金属箔33を配置していな
い面に対して、例えば、別に作製したプリプレグ、回路
形成用基板、回路基板などと接合してもよい。
Also in this example, the same effect as that of the example shown in FIG. 4 can be obtained on the surface on which the metal foil 33 is laminated. Further, in this example, the surface on which the metal foil 33 is not arranged may be bonded to, for example, a separately prepared prepreg, a circuit-forming board, a circuit board, or the like.

【0087】また、従来のプリプレグのように、プリプ
レグ内部に多数の空隙が存在する構造では、環境の温
度、湿度あるいは外力などによりプリプレグの寸法変化
が発生しやすくなる。それに対し、本発明におけるプリ
プレグの場合、プリプレグの構造体となる第1の層がマ
トリクスの樹脂に覆われているために、プリプレグとし
ての寸法変化を小さくすることができる。
Further, in the structure in which a large number of voids are present inside the prepreg like the conventional prepreg, dimensional change of the prepreg easily occurs due to environmental temperature, humidity or external force. On the other hand, in the case of the prepreg of the present invention, since the first layer, which is the structure of the prepreg, is covered with the resin of the matrix, the dimensional change of the prepreg can be reduced.

【0088】(実施の形態3)図6(a)〜図6(f)
は、本発明における回路基板の製造方法の例を示す断面
模式図である。各図は、上記製造方法の例における各工
程を示している。
(Embodiment 3) FIGS. 6A to 6F.
FIG. 3 is a schematic cross-sectional view showing an example of a method for manufacturing a circuit board according to the present invention. Each drawing shows each step in the example of the manufacturing method.

【0089】まず、第1の層39と、第2の層40が表
面に形成されている離型性フィルム41とを準備する
(図6(a))。
First, the first layer 39 and the release film 41 having the second layer 40 formed on the surface thereof are prepared (FIG. 6A).

【0090】次に、第1の層39の両面に、第2の層4
0を有する離型性フィルム41を、、第2の層40と第
1の層39とが互いに接するようにラミネートし、離型
性フィルム41が張り付いたプリプレグ42を作製する
(図6(b))。
Next, the second layer 4 is formed on both surfaces of the first layer 39.
The releasable film 41 having 0 is laminated so that the second layer 40 and the first layer 39 are in contact with each other to produce a prepreg 42 to which the releasable film 41 is attached (Fig. 6 (b )).

【0091】続いて、レーザー加工法によりプリプレグ
に貫通孔を開け、貫通孔を有するプリプレグ43を作製
する(図6(c))。このとき、第2の層40および離
型性フィルム41ごと貫通孔を形成する。
Then, a through hole is formed in the prepreg by a laser processing method to produce a prepreg 43 having the through hole (FIG. 6 (c)). At this time, the through holes are formed together with the second layer 40 and the release film 41.

【0092】印刷法を用いて、貫通孔に導電性ペースト
44を充填する(図6(d))。
The printing paste is used to fill the through holes with the conductive paste 44 (FIG. 6D).

【0093】その後、離型性フィルム41のみを剥離
し、第2の層40を第1の層39の表面に残存させてプ
リプレグ45を形成する(図6(e))。
Thereafter, only the release film 41 is peeled off, and the second layer 40 is left on the surface of the first layer 39 to form the prepreg 45 (FIG. 6 (e)).

【0094】プリプレグ45の両面から金属箔46を重
ねて(図6(e))、加熱加圧処理を行い、プリプレグ
45を圧縮する。このとき、プリプレグ45が第2の層
40の存在によって効果的に圧縮されることで、導電性
ペースト44が緻密化して低抵抗の導電体になり、金属
箔46との間に、良好かつ安定した電気的接続が得られ
る。
The metal foils 46 are overlapped on both sides of the prepreg 45 (FIG. 6 (e)), and heat and pressure treatment is performed to compress the prepreg 45. At this time, the prepreg 45 is effectively compressed by the presence of the second layer 40, so that the conductive paste 44 is densified and becomes a low-resistance conductor, which is good and stable between the prepreg 45 and the metal foil 46. Electrical connection is obtained.

【0095】最後に、金属箔を加工することで配線パタ
ーン48を形成し、回路基板47を得ることができる
(図6(f))。
Finally, the wiring pattern 48 is formed by processing the metal foil to obtain the circuit board 47 (FIG. 6 (f)).

【0096】配線パターン形成には、回路基板の製造に
用いられる通常の方法、例えば、フォトリソグラフィー
法などを用いればよい。
For forming the wiring pattern, a usual method used for manufacturing a circuit board, for example, a photolithography method may be used.

【0097】離型性フィルムとしては、100℃以上の
耐熱性を持ち、孔を形成する場合の加工性が良好であれ
ば特に限定はされない。例えば、ポリエステルフィル
ム、ポリイミドフィルム、ポリアミドフィルムなどを用
いればよい。ポリエステルフィルムとしては、例えば、
ポリエチレンテレフタレート(PET)フィルムやポリ
エチレンナフタレート(PEN)フィルムなどを用いれ
ばよい。離型性フィルムは、貫通孔を形成する際のマス
クとしての役割をすると同時に、その厚さの分だけ余分
に導電性ペーストが充填される効果を持つ。即ち、図6
(e)に示すように、離型性フィルムを取り除いた際
に、プリプレグ45から導電性ペースト44が突出した
構造になり、プリプレグの加熱加圧処理に際して、この
突出部分も導電性ペーストの被圧縮率向上に寄与する効
果が得られる。
The release film is not particularly limited as long as it has heat resistance of 100 ° C. or higher and has good processability in forming holes. For example, a polyester film, a polyimide film, a polyamide film, or the like may be used. As the polyester film, for example,
A polyethylene terephthalate (PET) film or a polyethylene naphthalate (PEN) film may be used. The releasable film serves as a mask when forming the through holes, and at the same time, has an effect that the conductive paste is additionally filled by the thickness thereof. That is, FIG.
As shown in (e), when the release film is removed, the conductive paste 44 has a structure protruding from the prepreg 45, and during the heat and pressure treatment of the prepreg, this protruding portion is also compressed by the conductive paste. The effect of contributing to the improvement of the rate can be obtained.

【0098】また、上記ラミネートを行う際に、あらか
じめ加熱を行うと、第1の層に含まれる樹脂が一部溶融
し、第2の層に少量流入させることができる。この場
合、第1の層と第2の層とが密着し、プリプレグを加熱
加圧処理する際に、第1の層に含まれる樹脂をより良好
に流入させることができる。
Further, when the above-mentioned lamination is carried out, if the heating is carried out in advance, a part of the resin contained in the first layer is melted and a small amount can be made to flow into the second layer. In this case, the first layer and the second layer are in close contact with each other, and the resin contained in the first layer can be more favorably flowed in when the prepreg is heated and pressed.

【0099】上記の製造方法では、第1の層表面に第2
の層を簡便に配置することできる。また、第2の層を基
材上に塗布して形成した場合、基材を上記離型性フィル
ムとして、そのまま第1の層上に配置してもよい。
In the above manufacturing method, the second layer is formed on the surface of the first layer.
The layers can be simply arranged. When the second layer is formed by coating on the base material, the base material may be directly placed on the first layer as the release film.

【0100】また、上記の製造方法によれば、第1の層
および第2の層の材料、物性などに関わらず、電気的接
続が良好かつ耐久性のある回路基板を得ることができ
る。さらに、離型性フィルムによって導電性ペーストを
突出させたプリプレグを用いる効果を併用すると、その
相乗効果により、より一層低いインタースティシャルビ
ア接続抵抗と、高い接続安定性を持った回路基板を得る
ことができる。
Further, according to the above manufacturing method, it is possible to obtain a circuit board having good electrical connection and durability regardless of the materials and physical properties of the first layer and the second layer. Furthermore, when the effect of using a prepreg in which a conductive paste is projected by a release film is used together, a synergistic effect can be obtained to obtain a circuit board with even lower interstitial via connection resistance and high connection stability. You can

【0101】また、上記したように、プリプレグ表面に
金属箔を積層して加熱加圧処理を行い、その後に配線パ
ターンを形成する代わりに、最初から配線パターンをプ
リプレグ表面に配置し、加熱加圧処理を行って回路基板
を形成してもよい。
Further, as described above, instead of laminating a metal foil on the surface of the prepreg and subjecting it to heat and pressure treatment, and thereafter forming a wiring pattern, the wiring pattern is arranged on the surface of the prepreg from the beginning and heated and pressed. Processing may be performed to form a circuit board.

【0102】(実施の形態4)図7(a)〜図7(f)
は、本発明における回路基板の製造方法の例を示す断面
模式図である。各図は、上記製造方法の例における各工
程を示している。
(Embodiment 4) FIGS. 7A to 7F.
FIG. 3 is a schematic cross-sectional view showing an example of a method for manufacturing a circuit board according to the present invention. Each drawing shows each step in the example of the manufacturing method.

【0103】まず、第1の層49の一方の面に、配線パ
ターン51を持つ転写フィルム50を、配線パターン5
1と第1の層49とが接するように配置し、第1の層4
9の他方の面に、第2の層52を持つ離型性フィルム5
3を、第2の層52と第1の層49とが接するように配
置し(図7(a))、プリプレグ54を得る(図7
(b))。
First, the transfer film 50 having the wiring pattern 51 is formed on one surface of the first layer 49 by the wiring pattern 5
1 and the first layer 49 are in contact with each other, and the first layer 4
Releasable film 5 having second layer 52 on the other surface of 9
3 is arranged so that the second layer 52 and the first layer 49 are in contact with each other (FIG. 7A), and the prepreg 54 is obtained (FIG. 7).
(B)).

【0104】次に、レーザー加工法を用いて、配線パタ
ーン51が露出するまでブラインドビアホールを開け、
ブラインドビアホールが形成されたプリプレグ55を得
る(図7(c))。
Next, a blind via hole is opened by laser processing until the wiring pattern 51 is exposed,
A prepreg 55 having a blind via hole is obtained (FIG. 7 (c)).

【0105】続いて、印刷法を用いてブラインドビアホ
ール内に導電性ペースト56を充填する(図7
(d))。
Then, the conductive paste 56 is filled in the blind via holes by using a printing method (FIG. 7).
(D)).

【0106】離型性フィルムのみを剥離し、第2の層5
2を第1の層49表面に残存させ、プリプレグ57を形
成する(図7(e))。
Only the release film is peeled off, and the second layer 5
2 is left on the surface of the first layer 49 to form the prepreg 57 (FIG. 7E).

【0107】導電性ペースト56が露出している面に、
金属箔58を重ねて、加熱加圧処理を行い、プリプレグ
57を圧縮する。このとき、プリプレグ57が第2の層
52の存在によって効果的に圧縮されることで、導電性
ペースト56は緻密化して低抵抗の導電体となり、金属
箔58との間に良好かつ安定した電気的接続が得られ
る。
On the surface where the conductive paste 56 is exposed,
The metal foil 58 is overlaid and subjected to heat and pressure treatment to compress the prepreg 57. At this time, the prepreg 57 is effectively compressed by the presence of the second layer 52, so that the conductive paste 56 is densified and becomes a low resistance conductor, and a good and stable electrical conductivity is obtained between the prepreg 57 and the metal foil 58. Connection is obtained.

【0108】最後に、金属箔を加工することで配線パタ
ーン59を形成し、回路基板60を得ることができる
(図7(f))。
Finally, the wiring pattern 59 is formed by processing the metal foil, and the circuit board 60 can be obtained (FIG. 7 (f)).

【0109】上記の製造方法では、第1の層表面に第2
の層を簡便に配置することできる。また、第2の層を基
材上に塗布して形成した場合、基材を上記離型性フィル
ムとして、そのまま第1の層上に配置してもよい。
In the above manufacturing method, the second layer is formed on the surface of the first layer.
The layers can be simply arranged. When the second layer is formed by coating on the base material, the base material may be directly placed on the first layer as the release film.

【0110】また、上記の製造方法によれば、第1の層
および第2の層の材料、物性などに関わらず、電気的接
続が良好かつ耐久性のある回路基板を得ることができ
る。
Further, according to the above manufacturing method, it is possible to obtain a circuit board having good electrical connection and durability regardless of the materials and physical properties of the first layer and the second layer.

【0111】さらに、この製造方法は、あらかじめ形成
した配線パターンを有効に活用できる製造方法であり、
様々な配線パターンを有する回路基板製造を容易に行う
ことができる。
Further, this manufacturing method is a manufacturing method which can effectively utilize a wiring pattern formed in advance,
A circuit board having various wiring patterns can be easily manufactured.

【0112】また、図7(f)に示すように、回路基板
形成時に配線パターン51が回路基板の内部に埋没する
ことになり、導電性ペーストをより大きく圧縮すること
ができる。
Further, as shown in FIG. 7F, the wiring pattern 51 is buried inside the circuit board when the circuit board is formed, so that the conductive paste can be compressed more.

【0113】配線パターンを持つ転写フィルムとして
は、例えば、市販の、アルミキャリアに離型層を介して
銅箔が積層されたものなどを用いればよい。この場合、
上記銅箔に、エッチング法などを用いて、予め配線パタ
ーンを形成しておけばよい。上記エッチングには、塩化
鉄水溶液、過硫酸アンモニウム水溶液などを用いればよ
い。また、加熱加圧処理後に、転写フィルムであるアル
ミキャリアを塩酸などでエッチングして除去することも
できる。この場合、実施の形態3における図6(f)と
同様の形状の回路基板を得ることができる。
As the transfer film having a wiring pattern, for example, a commercially available aluminum carrier on which a copper foil is laminated via a release layer may be used. in this case,
A wiring pattern may be formed in advance on the copper foil by an etching method or the like. An aqueous solution of iron chloride, an aqueous solution of ammonium persulfate, or the like may be used for the etching. After the heat and pressure treatment, the aluminum carrier which is the transfer film can be removed by etching with hydrochloric acid or the like. In this case, it is possible to obtain a circuit board having the same shape as that of FIG. 6 (f) in the third embodiment.

【0114】上記の製造方法では、第2の層の被圧縮効
果と、導電性ペーストの突出効果と、配線パターンの押
し込み効果とが複合されて、プリプレグおよび導電性ペ
ーストの被圧縮率をより大きく効果的なものにすること
ができる。
In the above manufacturing method, the compression effect of the second layer, the projection effect of the conductive paste, and the pressing effect of the wiring pattern are combined to increase the compression ratio of the prepreg and the conductive paste. Can be effective.

【0115】また、金属箔をプリプレグに積層して加熱
加圧処理を行い、その後、配線パターンを形成する方法
の代わりに、最初からプリプレグに配線パターンを積層
し、加熱加圧処理を行って回路基板を形成してもよい。
Also, instead of the method of laminating the metal foil on the prepreg and performing the heat and pressure treatment, and then forming the wiring pattern, the wiring pattern is laminated on the prepreg from the beginning and the heat and pressure treatment is performed to form the circuit. A substrate may be formed.

【0116】(実施の形態5)本発明における回路基板
の製造方法の別の一例について図8を用いて説明する。
(Embodiment 5) Another example of the method for manufacturing a circuit board according to the present invention will be described with reference to FIG.

【0117】実施の形態3と同様の方法で形成した回路
基板61の両面に、プリプレグ62および63を重ね、
さらにその上から金属箔64および65を重ねる(図8
(a))。
Prepregs 62 and 63 are superposed on both sides of a circuit board 61 formed by the same method as in the third embodiment.
Further, metal foils 64 and 65 are overlaid thereon (FIG. 8).
(A)).

【0118】これらを一度に加熱加圧処理した後に、両
面の金属箔を加工して配線パターンを形成することによ
り、多層の回路基板66を作製することができる(図8
(b))。
After these are heated and pressed at once, the metal foils on both sides are processed to form a wiring pattern, whereby a multilayer circuit board 66 can be manufactured (FIG. 8).
(B)).

【0119】また、金属箔を積層して加熱加圧処理を行
い、その後、配線パターンを形成する方法の代わりに、
最初から配線パターンを積層し、加熱加圧処理を行って
多層の回路基板を形成してもよい。
Further, instead of the method of laminating metal foils and subjecting them to heat and pressure treatment and then forming a wiring pattern,
You may form a multilayer circuit board by laminating | stacking a wiring pattern from the beginning and performing a heating and pressurizing process.

【0120】このような方法を繰り返すことにより、抵
抗が低く、電気接続的に安定、かつ耐久性のある多層の
回路基板を、第1の層および第2の層の種類や圧縮性な
どの物性にかかわらずに、簡便に製造することが可能と
なる。
By repeating such a method, a multilayer circuit board having low resistance, stable electrical connection, and durability can be obtained, and physical properties such as the type and compressibility of the first and second layers can be obtained. However, it becomes possible to manufacture it easily.

【0121】なお、上述した材料だけでなく、発明の内
容に沿った材料、構造を満たすものであればそれを用い
てもよい。
Not only the above-mentioned materials, but also materials and structures satisfying the contents of the invention may be used.

【0122】また、各実施の形態の中で説明した各工程
における加工法は、上記した方法に限定されることな
く、発明の内容に沿ったものであれば、他の方法を用い
てもよい。
Further, the processing method in each step described in each embodiment is not limited to the above-mentioned method, and another method may be used as long as it complies with the content of the invention. .

【0123】[0123]

【実施例】以下、実施例を用いて本発明をさらに詳細に
説明する。本実施例では、実施の形態3(図6)で示し
た方法に従い、回路基板を作製した。なお、本発明は、
以下に示す実施例に限定されるものではない。
EXAMPLES The present invention will be described in more detail with reference to examples. In this example, a circuit board was manufactured according to the method shown in the third embodiment (FIG. 6). The present invention is
The present invention is not limited to the examples shown below.

【0124】以下のようにして、本実施例のサンプルを
準備した。
The sample of this example was prepared as follows.

【0125】まず、第2の層としてm−アラミド多孔質
層を以下のようにして準備した。
First, a porous m-aramid layer was prepared as the second layer as follows.

【0126】m−アラミド(帝人製 コーネックス)を
NMPに溶解した溶液を作製し、上記溶液を基材となる
PETフィルム(厚さ18μm)上に塗布した。塗布幅
は、35cmとした。続いて、塗布した上記溶液を上記
基材と共にメチルアルコールに室温で浸漬し、上記基材
上にゲル化m−アラミド層を形成した。さらに上記ゲル
化m−アラミド層を水洗、乾燥(通常大気雰囲気下、8
0℃)して、上記PETフィルム上に厚さ10μmのm
−アラミド多孔質層を形成した。このとき、上記m−ア
ラミド層におけるPET基材側の面の開孔率は11%、
平均孔径は0.3μmであった。また、PET基材と反
対側の面の開孔率は9%、平均孔径は0.05μmであ
った。
A solution was prepared by dissolving m-aramid (Conex manufactured by Teijin Ltd.) in NMP, and the solution was applied onto a PET film (thickness 18 μm) as a base material. The coating width was 35 cm. Subsequently, the applied solution was dipped in methyl alcohol at room temperature together with the base material to form a gelled m-aramid layer on the base material. Further, the gelled m-aramid layer is washed with water and dried (normally, in an air atmosphere, 8
0 ° C.) and a thickness of 10 μm on the PET film
-Formed an aramid porous layer. At this time, the porosity of the surface of the m-aramid layer on the PET substrate side was 11%,
The average pore size was 0.3 μm. The open area ratio of the surface opposite to the PET substrate was 9%, and the average pore diameter was 0.05 μm.

【0127】第1の層として市販のFR4相当のガラス
エポキシプリプレグ層(日立化成社製 GEA−67
N、厚さ100μm)を用意し、上記ガラスエポキシ層
の両面に、m−アラミド多孔質層を有するPETフィル
ムを、上記m−アラミド多孔質層と上記ガラスエポキシ
層とが互いに接するようにラミネートした。このように
してガラスエポキシ層の両面に、m−アラミド多孔質層
が張り付いたプリプレグを得た。
A commercially available FR4-equivalent glass epoxy prepreg layer (GEA-67 manufactured by Hitachi Chemical Co., Ltd.) was used as the first layer.
N, thickness 100 μm) was prepared, and a PET film having an m-aramid porous layer was laminated on both surfaces of the glass epoxy layer so that the m-aramid porous layer and the glass epoxy layer were in contact with each other. . Thus, a prepreg in which the m-aramid porous layer was attached to both surfaces of the glass epoxy layer was obtained.

【0128】次に、レーザー加工法により上記プリプレ
グに貫通孔(孔径200μm)を、所定のパターンで開
けた。このとき、上記貫通孔を、ガラスエポキシ層、P
ETフィルムおよびm−アラミド多孔質層ごと形成し
た。
Next, through holes (hole diameter: 200 μm) were formed in the above prepreg in a predetermined pattern by the laser processing method. At this time, the through hole is formed with a glass epoxy layer, P
The ET film and the m-aramid porous layer were formed together.

【0129】次に、印刷法を用いて、上記貫通孔に導電
性ペーストを充填した。上記導電性ペーストとしてはC
u粉とエポキシ樹脂とを混合したものを用いた。
Next, the through holes were filled with a conductive paste by using a printing method. The conductive paste is C
A mixture of u powder and epoxy resin was used.

【0130】続けて、上記プリプレグからPETフィル
ムのみを剥離し、m−アラミド多孔質層のみをエポキシ
層の表面に残存させたプリプレグとした。プリプレグの
貫通孔からは、剥離した上記PETフィルムの厚さ分だ
け、導電性ペーストが突出していた。
Subsequently, only the PET film was peeled off from the prepreg to obtain a prepreg in which only the m-aramid porous layer remained on the surface of the epoxy layer. The conductive paste was projected from the through holes of the prepreg by the thickness of the peeled PET film.

【0131】このプリプレグの両面に銅箔(厚さ18μ
m)を積層し、上記銅箔の積層後、プリプレグを加熱加
圧処理して圧縮した。加熱加圧処理は、真空熱プレス装
置を用いて、温度200℃、圧力5MPa(50kgf
/cm2)、時間60分で行った。なお、上記圧縮によ
って、ガラスエポキシ層のエポキシ樹脂が溶融し、m−
アラミド多孔質層に流入していることが、サンプルの一
部を切断し、切断面を電子顕微鏡測定することで確認さ
れた。
Copper foil (thickness 18 μm was formed on both surfaces of this prepreg.
m) was laminated, and after the copper foils were laminated, the prepreg was heated and pressed to be compressed. The heating and pressurizing treatment was carried out using a vacuum hot press machine at a temperature of 200 ° C. and a pressure of 5 MPa (50 kgf
/ Cm 2 ), for 60 minutes. By the above compression, the epoxy resin in the glass epoxy layer is melted, and m-
It was confirmed by cutting a part of the sample and measuring the cut surface with an electron microscope that the liquid was flowing into the aramid porous layer.

【0132】最後に、上記銅箔をフォトリソグラフィー
法およびエッチング法を用いて加工することで配線パタ
ーンを形成し、1600個のIVHにより、表裏の配線
が交互に直列に接続している配線構造を有する回路基板
を得た。なお、サンプルとなる回路基板は、上記の方法
を用いて60試料準備した。
Finally, a wiring pattern is formed by processing the above copper foil by using a photolithography method and an etching method, and a wiring structure in which the front and back wirings are alternately connected in series by 1600 IVHs is formed. A circuit board having the above was obtained. In addition, 60 sample circuit boards were prepared using the above method.

【0133】また、従来例として、第1の層であるエポ
キシ層だけを用いた回路基板を同じく60試料準備し
た。製造方法は、第2の層であるm−アラミド多孔質層
を用いない(即ち、PETフィルムも用いない)こと以
外は、上記した方法と、材料を含めて全く同じである。
As a conventional example, 60 samples of circuit boards using only the epoxy layer as the first layer were prepared. The manufacturing method is exactly the same as that described above, including the materials, except that the m-aramid porous layer that is the second layer is not used (that is, the PET film is not used).

【0134】上記のようにして準備した、実施例および
比較例の回路基板に対し、インタースティシャルビアの
接続抵抗を測定した。測定には、直列4端子法を用い
た。その結果を示すグラフを図9に示す。図9には、上
記した配線構造により1600個のIVHが直列に接続
している経路の接続抵抗値の値と、その出現度数を示
す。
The connection resistance of the interstitial vias was measured for the circuit boards of Examples and Comparative Examples prepared as described above. The serial 4-terminal method was used for the measurement. A graph showing the result is shown in FIG. FIG. 9 shows the value of the connection resistance value of the path in which 1600 IVHs are connected in series by the above wiring structure, and the frequency of occurrence thereof.

【0135】図9に示すように、実施例の方が比較例に
比べて、接続抵抗値が低く、バラツキも少ない傾向にあ
ることがわかる。
As shown in FIG. 9, it can be seen that the example has a lower connection resistance value and less variation than the comparative example.

【0136】[0136]

【発明の効果】以上のように、本発明によれば、絶縁層
の材質、物性、組み合わせなどによらず、優れた寸法安
定性や、低いインタースティシャルビア接続抵抗、優れ
た接続安定性などを実現するプリプレグおよび回路基板
を提供することができる。また、それらの製造方法を提
供することができる。
As described above, according to the present invention, excellent dimensional stability, low interstitial via connection resistance, excellent connection stability, etc. are obtained irrespective of the material, physical properties, combination, etc. of the insulating layer. It is possible to provide a prepreg and a circuit board that realize the above. Moreover, the manufacturing method of them can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】 (a)は、本発明におけるプリプレグの一例
を示す断面模式図であり、(b)は、(a)のプリプレ
グを圧縮した複合体の断面模式図である。
1A is a schematic sectional view showing an example of a prepreg according to the present invention, and FIG. 1B is a schematic sectional view of a composite obtained by compressing the prepreg of FIG.

【図2】 (a)は、本発明におけるプリプレグの一例
を示す断面模式図であり、(b)は、(a)のプリプレ
グを圧縮した複合体の断面模式図である。
FIG. 2 (a) is a schematic sectional view showing an example of the prepreg of the present invention, and FIG. 2 (b) is a schematic sectional view of a composite obtained by compressing the prepreg of (a).

【図3】 (a)および(b)は、本発明におけるプリ
プレグの一例を示す断面模式図である。
3A and 3B are schematic sectional views showing an example of a prepreg in the present invention.

【図4】 (a)および(b)は、本発明におけるプリ
プレグと回路形成用基板の一例を示す断面模式図、およ
び本発明における回路基板の製造方法の一例を示す図で
ある。
4A and 4B are schematic cross-sectional views showing an example of a prepreg and a circuit-forming board according to the present invention, and an example of a method for manufacturing a circuit board according to the present invention.

【図5】 (a)および(b)は、本発明におけるプリ
プレグと回路形成用基板の一例を示す断面模式図、およ
び本発明における回路基板の製造方法の一例を示す図で
ある。
5A and 5B are schematic cross-sectional views showing an example of a prepreg and a circuit-forming board according to the present invention, and an example of a method for manufacturing a circuit board according to the present invention.

【図6】 (a)〜(f)は、本発明における回路基板
の製造方法の一例を示す、各工程における基板の断面模
式図である。
6A to 6F are schematic cross-sectional views of a board in each step showing an example of a method for manufacturing a circuit board according to the present invention.

【図7】 (a)〜(f)は、本発明における回路基板
の製造方法の一例を示す、各工程における基板の断面模
式図である。
7 (a) to 7 (f) are schematic cross-sectional views of a board in each step showing an example of the method for manufacturing a circuit board according to the present invention.

【図8】 (a)および(b)は、本発明における回路
基板の製造方法の一例を示す、各工程における基板の断
面模式図である。
8A and 8B are schematic cross-sectional views of a board in each step showing an example of the method for manufacturing a circuit board according to the present invention.

【図9】 本発明の実施例において測定した、両面回路
基板におけるIVH接続抵抗の出現度数分布を示す図。
FIG. 9 is a diagram showing an appearance frequency distribution of IVH connection resistance in a double-sided circuit board measured in an example of the present invention.

【符号の説明】[Explanation of symbols]

1、7、13、16、19、29、40、52 第2の
層 2、8、14、17、20、30、39、49 第1の
層 3、9、15、18、22、32、42、43、45、
54、55、57、62、63 プリプレグ 4、10、24、34 第4の層 5、11、25、35 第3の層 6、12 複合体 21、31、44、56 導電性ペースト 23、33、46、58、64、65 金属箔 26、36 導電体 28、38 回路形成用基板 41、53 離型性フィルム 47、60、61、66 回路基板 48、51、59 配線パターン 50 転写フィルム
1, 7, 13, 16, 19, 29, 40, 52 Second layer 2, 8, 14, 17, 20, 30, 39, 49 First layer 3, 9, 15, 18, 22, 32, 42, 43, 45,
54, 55, 57, 62, 63 Prepreg 4, 10, 24, 34 Fourth layer 5, 11, 25, 35 Third layer 6, 12 Composite 21, 31, 44, 56 Conductive paste 23, 33 , 46, 58, 64, 65 Metal foils 26, 36 Conductors 28, 38 Circuit forming substrates 41, 53 Release film 47, 60, 61, 66 Circuit boards 48, 51, 59 Wiring pattern 50 Transfer film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/03 630 H05K 3/40 K 3/40 C08L 101:00 // C08L 101:00 H01L 23/12 N (72)発明者 越後 文雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4F072 AA01 AA07 AA08 AB04 AB06 AB07 AD23 AG03 AG17 AG20 AK05 AK14 AL13 4F100 AB01E AB17 AB33E AG00 AK01 AK01A AK01C AK01E AK19B AK19D AK19E AK42 AK47B AK47D AK47E AK49B AK49D AK49E AK53 AT00A AT00B AT00D AT00E BA02 BA03 BA04 BA05 BA08 BA10A BA10B BA10C BA10D BA10E BA25 CA23A CA23C CA23E DC11B DC11D DC11E DE01 DH01A DH01B DH01C DH01D DH01E DJ01B DJ01D DJ01E EH46 EH462 EJ17 EJ172 EJ42 EJ422 EJ82 EJ821 EJ86 EJ862 GB43 JG04A JG04C JG04E YY00B YY00D YY00E 5E317 BB01 BB03 BB11 BB12 BB13 BB14 BB15 CC17 CC25 GG01 GG09 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 1/03 630 H05K 3/40 K 3/40 C08L 101: 00 // C08L 101: 00 H01L 23/12 N (72) Inventor Fumio Echigo 1006, Kadoma, Kadoma City, Osaka Prefecture F-term (Reference) in Matsushita Electric Industrial Co., Ltd. AK19B AK19D AK19E AK42 AK47B AK47D AK47E AK49B AK49D AK49E AK53 AT00A AT00B AT00D AT00E BA02 BA03 BA04 BA05 BA08 BA10A BA10B BA10C BA10D BA10E BA25 CA23A CA23C CA23E DC11B DC11D DC11E DE01 DH01A DH01B DH01C DH01D DH01E DJ01B DJ01D DJ01E EH46 EH462 EJ17 EJ172 EJ42 EJ422 EJ82 EJ821 EJ86 EJ862 GB43 JG04A JG04C JG04E YY00B YY00D YY00E 5E317 BB01 BB03 BB11 BB12 BB13 BB14 BB15 C C17 CC25 GG01 GG09

Claims (31)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも一層の第1の層と、少なくと
も一層の第2の層との積層体を含み、 前記第1の層は、樹脂を含む絶縁層であり、 前記第2の層は、自層の両面につながった空孔部を有す
る層であり、 前記第2の層の開孔率および平均孔径から選ばれる少な
くとも一方が、自層の両面において互いに異なるプリプ
レグ。
1. A laminate including at least one first layer and at least one second layer, wherein the first layer is an insulating layer containing a resin, and the second layer is A prepreg, which is a layer having pores connected to both surfaces of its own layer, wherein at least one selected from the porosity and the average pore diameter of the second layer is different on both surfaces of its own layer.
【請求項2】 前記第2の層が、多孔質層である請求項
1に記載のプリプレグ。
2. The prepreg according to claim 1, wherein the second layer is a porous layer.
【請求項3】 前記第2の層の空孔率が、20体積%〜
80体積%の範囲である請求項1または2に記載のプリ
プレグ。
3. The porosity of the second layer is 20% by volume to.
The prepreg according to claim 1, which is in a range of 80% by volume.
【請求項4】 前記第1の層と前記第2の層とが交互に
積層され、 両最外層が前記第2の層で構成される請求項1〜3のい
ずれかに記載のプリプレグ。
4. The prepreg according to claim 1, wherein the first layer and the second layer are alternately laminated, and both outermost layers are composed of the second layer.
【請求項5】 前記両最外層の平均孔径が、互いに異な
る請求項4に記載のプリプレグ。
5. The prepreg according to claim 4, wherein the outermost layers have different average pore sizes.
【請求項6】 前記両最外層の空孔率が、互いに異なる
請求項4に記載のプリプレグ。
6. The prepreg according to claim 4, wherein the porosities of the outermost layers are different from each other.
【請求項7】 前記第1の層に接している前記第2の層
の前記空孔部内に、前記第1の層に含まれる樹脂が含ま
れている請求項1〜3のいずれかに記載のプリプレグ。
7. The resin contained in the first layer is contained in the void portion of the second layer in contact with the first layer. Prepreg.
【請求項8】 前記第1の層が、絶縁性芯材に樹脂が含
浸されている構造を有する請求項1〜3のいずれかに記
載のプリプレグ。
8. The prepreg according to claim 1, wherein the first layer has a structure in which an insulating core material is impregnated with a resin.
【請求項9】 前記第1の層がフィラーを含んでいる請
求項1〜3のいずれかに記載のプリプレグ。
9. The prepreg according to claim 1, wherein the first layer contains a filler.
【請求項10】 前記第1の層に接している前記第2の
層の平均孔径が、前記フィラーの平均粒径よりも小さい
請求項9に記載のプリプレグ。
10. The prepreg according to claim 9, wherein the average pore size of the second layer in contact with the first layer is smaller than the average particle size of the filler.
【請求項11】 前記第2の層が、アラミドからなる請
求項1〜10のいずれかに記載のプリプレグ。
11. The prepreg according to claim 1, wherein the second layer is made of aramid.
【請求項12】 前記第2の層が、ポリイミドからなる
請求項1〜10のいずれかに記載のプリプレグ。
12. The prepreg according to claim 1, wherein the second layer is made of polyimide.
【請求項13】 前記第2の層が、ポリテトラフルオロ
エチレンからなる請求項1〜10のいずれかに記載のプ
リプレグ。
13. The prepreg according to claim 1, wherein the second layer is made of polytetrafluoroethylene.
【請求項14】 少なくとも一層の第1の絶縁層と少な
くとも一層の第2の絶縁層とが一体化された絶縁層と、
配線パターン層とを含み、 前記一体化された絶縁層の少なくとも一方の面に、前記
配線パターン層が配置されており、 前記第1の絶縁層は、樹脂を含む層であり、 前記第2の絶縁層は、自層の両面につながった空孔部を
有する層に、前記第1の絶縁層に含まれる樹脂が流入し
た構造を有する層であり、 前記空孔部を有する層の開孔率および平均孔径から選ば
れる少なくとも一方が、自層の両面において互いに異な
っている回路基板。
14. An insulating layer in which at least one first insulating layer and at least one second insulating layer are integrated,
A wiring pattern layer, the wiring pattern layer is disposed on at least one surface of the integrated insulating layer, the first insulating layer is a layer containing a resin, the second insulating layer The insulating layer is a layer having a structure in which the resin contained in the first insulating layer has flowed into a layer having voids connected to both surfaces of its own layer, and the porosity of the layer having voids And a circuit board in which at least one selected from the average pore size is different from each other on both sides of the self layer.
【請求項15】 (i)樹脂を含む絶縁層である第1の
層を形成する工程と、 (ii)前記第1の層の少なくとも一方の面に積層され
た第2の層を形成して、前記第1の層と前記第2の層と
の積層体を形成する工程とを含み 前記第2の層は、自層の両面につながった空孔部を有す
る層であり、前記第2の層の開孔率および平均孔径から
選ばれる少なくとも一方が、自層の両面において互いに
異なる、 プリプレグの製造方法。
15. (i) forming a first layer which is an insulating layer containing a resin, and (ii) forming a second layer laminated on at least one surface of the first layer. And a step of forming a laminated body of the first layer and the second layer, the second layer is a layer having void portions connected to both surfaces of its own layer, and the second layer A method for producing a prepreg in which at least one selected from the porosity and the average pore size of the layer is different from each other on both sides of the layer.
【請求項16】 前記(ii)が、 (ii−a)基材上に、前記第2の層に含まれる樹脂の
溶液を塗布する工程と、 (ii−b)前記第2の層に含まれる樹脂をゲル化させ
る工程と、 (ii−c)ゲル化した前記樹脂を洗浄および乾燥する
ことで、前記基材上に前記第2の層を形成する工程と、 (ii−d)前記第1の層の少なくとも一方の面に前記
第2の層を積層する工程とを含む請求項15に記載のプ
リプレグの製造方法。
16. The step (ii) includes: (ii-a) a step of applying a solution of a resin contained in the second layer onto a base material; and (ii-b) included in the second layer. And (ii-c) forming the second layer on the base material by washing and drying the gelled resin, and (ii-d) the second step. 16. The method for producing a prepreg according to claim 15, further comprising the step of laminating the second layer on at least one surface of one layer.
【請求項17】 前記(ii−b)が、前記溶液中の溶
剤を別の溶剤に置換することによって行われる請求項1
6に記載のプリプレグの製造方法。
17. The method according to claim 1, wherein the step (ii-b) is performed by replacing the solvent in the solution with another solvent.
6. The method for producing a prepreg according to item 6.
【請求項18】 前記第2の層に含まれる樹脂が、アラ
ミドである請求項16または17に記載のプリプレグの
製造方法。
18. The method for producing a prepreg according to claim 16, wherein the resin contained in the second layer is aramid.
【請求項19】 前記基材が、樹脂からなるフィルムで
ある請求項16〜18のいずれかに記載のプリプレグの
製造方法。
19. The method for producing a prepreg according to claim 16, wherein the base material is a resin film.
【請求項20】 前記(ii)が、 (ii−A)前記第1の層の少なくとも一方の面上に、
前記第2の層に含まれる樹脂の溶液を塗布する工程と、 (ii−B)前記第2の層に含まれる樹脂をゲル化させ
る工程と、 (ii−C)ゲル化した前記樹脂を洗浄および乾燥する
ことで、前記第1の層の少なくとも一方の面上に前記第
2の層を形成する工程とを含む請求項15に記載のプリ
プレグの製造方法。
20. The (ii) is (ii-A) on at least one surface of the first layer,
Applying a solution of a resin contained in the second layer, (ii-B) gelling the resin contained in the second layer, and (ii-C) washing the gelled resin And a step of forming the second layer on at least one surface of the first layer by drying the prepreg.
【請求項21】 前記(ii−B)が、前記溶液中の溶
剤を別の溶剤に置換することによって行われる請求項2
0に記載のプリプレグの製造方法。
21. The method of (ii-B) is performed by replacing the solvent in the solution with another solvent.
0. The method for producing a prepreg according to item 0.
【請求項22】 前記第2の層に含まれる樹脂が、アラ
ミドである請求項20または21に記載のプリプレグの
製造方法。
22. The method for producing a prepreg according to claim 20, wherein the resin contained in the second layer is aramid.
【請求項23】 (I)樹脂を含む絶縁層である第1の
層を形成する工程と、 (II)前記第1の層の少なくとも一方の面に積層され
た第2の層を形成して、前記第1の層と前記第2の層と
の積層体を形成する工程と、 (III)前記積層体の厚さ方向に孔を形成し、前記孔
内に導電性ペーストを充填する工程と、 (IV)前記積層体を加圧して厚さ方向に圧縮し、前記
第2の層内に前記第1の層に含まれる樹脂を流入させる
とともに、前記導電性ペーストを圧縮して導電体を形成
する工程とを含み、 前記(II)の後かつ前記(IV)の前に、(Z)前記
積層体の少なくとも一方の面に、金属箔および配線パタ
ーンから選ばれる少なくとも1つを配置する工程を含
み、 前記第2の層は、自層の両面につながった空孔部を有す
る層であり、前記第2の層の開孔率および平均孔径から
選ばれる少なくとも一方が、自層の両面において互いに
異なる、 回路基板の製造方法。
23. (I) forming a first layer which is an insulating layer containing a resin, and (II) forming a second layer laminated on at least one surface of the first layer. A step of forming a laminated body of the first layer and the second layer, and (III) a step of forming a hole in a thickness direction of the laminated body and filling the hole with a conductive paste. (IV) The laminated body is pressed to be compressed in the thickness direction, the resin contained in the first layer is caused to flow into the second layer, and the conductive paste is compressed to form a conductor. Forming step, and (Z) arranging at least one selected from a metal foil and a wiring pattern on at least one surface of the laminate after (II) and before (IV). And the second layer is a layer having pores connected to both surfaces of its own layer, Serial least one is selected from open area ratio and average pore diameter of the second layer differ from each other both in its own layer, the manufacturing method of the circuit board.
【請求項24】 前記(Z)において、前記積層体の少
なくとも一方の面に金属箔が配置され、 (V)前記金属箔を加工して配線パターンを形成する工
程をさらに含む、 請求項23に記載の回路基板の製造方法。
24. In the step (Z), a metal foil is disposed on at least one surface of the laminate, and the method further comprises: (V) processing the metal foil to form a wiring pattern. A method for manufacturing the circuit board described.
【請求項25】 前記(II)が、 (II−a)基材上に、前記第2の層に含まれる樹脂の
溶液を塗布する工程と、 (II−b)前記第2の層に含まれる樹脂をゲル化させ
る工程と、 (II−c)ゲル化した前記樹脂を洗浄および乾燥する
ことで、前記基材上に前記第2の層を形成する工程と (II−d)前記第1の層の少なくとも一方の面に前記
第2の層を積層する工程とを含む請求項23または24
に記載の回路基板の製造方法。
25. The method (II) includes: (II-a) a step of applying a solution of a resin contained in the second layer onto a base material; and (II-b) included in the second layer. Forming a second layer on the base material by washing and drying the gelled resin (II-c), and (II-d) the first 25. The step of laminating the second layer on at least one surface of the layer according to claim 23.
A method for manufacturing a circuit board according to.
【請求項26】 前記(II−b)が、前記溶液中の溶
剤を別の溶剤に置換することによって行われる請求項2
5に記載の回路基板の製造方法。
26. The method according to claim 2, wherein the step (II-b) is performed by replacing the solvent in the solution with another solvent.
5. The method for manufacturing a circuit board according to item 5.
【請求項27】 前記第2の層に含まれる樹脂が、アラ
ミドである請求項25または26に記載の回路基板の製
造方法。
27. The method of manufacturing a circuit board according to claim 25, wherein the resin contained in the second layer is aramid.
【請求項28】 前記基材が、樹脂からなるフィルムで
ある請求項25〜27のいずれかに記載の回路基板の製
造方法。
28. The method for manufacturing a circuit board according to claim 25, wherein the base material is a resin film.
【請求項29】 前記(II)が、 (II−A) 前記第1の層上に、前記第2の層に含ま
れる樹脂の溶液を塗布する工程と、 (II−B) 前記第2の層に含まれる樹脂をゲル化さ
せる工程と、 (II−C) ゲル化した前記樹脂を洗浄および乾燥す
ることで、前記第1の層の少なくとも一方の面上に前記
第2の層を形成する工程とを含む請求項23または24
に記載の回路基板の製造方法。
29. (II-A), (II-A) applying a solution of a resin contained in the second layer onto the first layer, and (II-B) the second layer. A step of gelling a resin contained in the layer, and (II-C) washing and drying the gelled resin to form the second layer on at least one surface of the first layer. 25. The process according to claim 23 or 24, including
A method for manufacturing a circuit board according to.
【請求項30】 前記(II−B)が、前記溶液中の溶
剤を別の溶剤に置換することによって行われる請求項2
9に記載の回路基板の製造方法。
30. The step (II-B) is carried out by replacing the solvent in the solution with another solvent.
9. The method for manufacturing a circuit board according to item 9.
【請求項31】 前記第2の層に含まれる樹脂がアラミ
ドである請求項29または30に記載の回路基板の製造
方法。
31. The method of manufacturing a circuit board according to claim 29, wherein the resin contained in the second layer is aramid.
JP2002307567A 2001-10-25 2002-10-22 Prepreg, circuit substrate and method of manufacture thereof Withdrawn JP2003200535A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002307567A JP2003200535A (en) 2001-10-25 2002-10-22 Prepreg, circuit substrate and method of manufacture thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001328274 2001-10-25
JP2001-328274 2001-10-25
JP2002307567A JP2003200535A (en) 2001-10-25 2002-10-22 Prepreg, circuit substrate and method of manufacture thereof

Publications (1)

Publication Number Publication Date
JP2003200535A true JP2003200535A (en) 2003-07-15

Family

ID=27666513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002307567A Withdrawn JP2003200535A (en) 2001-10-25 2002-10-22 Prepreg, circuit substrate and method of manufacture thereof

Country Status (1)

Country Link
JP (1) JP2003200535A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005234380A (en) * 2004-02-20 2005-09-02 Malugo Label:Kk Label and its manufacturing method
JP2007189257A (en) * 2007-04-09 2007-07-26 Matsushita Electric Ind Co Ltd Board material for manufacturing circuit forming board
JP2009533865A (en) * 2006-04-14 2009-09-17 アギア システムズ インコーポレーテッド Method and apparatus for improving the dissipation of thermal energy in a direct chip attach coupling configuration of integrated circuits and circuit boards
KR101063608B1 (en) * 2003-09-08 2011-09-07 엘지이노텍 주식회사 Printed circuit board and manufacturing method thereof
JP2011216841A (en) * 2010-03-15 2011-10-27 Panasonic Electric Works Co Ltd Multilayer printed wiring board, and multilayer metal-clad laminate
EP2413674A3 (en) * 2010-07-30 2012-10-03 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
JP7151784B2 (en) 2018-12-13 2022-10-12 株式会社村田製作所 Resin multilayer substrates and electronic devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101063608B1 (en) * 2003-09-08 2011-09-07 엘지이노텍 주식회사 Printed circuit board and manufacturing method thereof
JP2005234380A (en) * 2004-02-20 2005-09-02 Malugo Label:Kk Label and its manufacturing method
JP2009533865A (en) * 2006-04-14 2009-09-17 アギア システムズ インコーポレーテッド Method and apparatus for improving the dissipation of thermal energy in a direct chip attach coupling configuration of integrated circuits and circuit boards
JP2007189257A (en) * 2007-04-09 2007-07-26 Matsushita Electric Ind Co Ltd Board material for manufacturing circuit forming board
JP2011216841A (en) * 2010-03-15 2011-10-27 Panasonic Electric Works Co Ltd Multilayer printed wiring board, and multilayer metal-clad laminate
EP2413674A3 (en) * 2010-07-30 2012-10-03 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
US9288903B2 (en) 2010-07-30 2016-03-15 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
JP7151784B2 (en) 2018-12-13 2022-10-12 株式会社村田製作所 Resin multilayer substrates and electronic devices

Similar Documents

Publication Publication Date Title
US7045198B2 (en) Prepreg and circuit board and method for manufacturing the same
US7103971B2 (en) Process for manufacturing a circuit board
US6734375B2 (en) Circuit board having an interstitial inner via hole structure
US6753483B2 (en) Printed circuit board and method of manufacturing the same
US6459046B1 (en) Printed circuit board and method for producing the same
JP3197213B2 (en) Printed wiring board and method of manufacturing the same
US6774316B1 (en) Wiring board and production method thereof
JP2587596B2 (en) Circuit board connecting material and method for manufacturing multilayer circuit board using the same
JP2003200535A (en) Prepreg, circuit substrate and method of manufacture thereof
JP3760771B2 (en) Circuit forming substrate and method of manufacturing circuit forming substrate
JP2002208763A (en) Circuit board and method for manufacturing it
JPH08316598A (en) Printed wiring board and production thereof
JP2006348225A (en) Composite, prepreg, metallic foil clad laminate and printed wiring substrate using the same, and method for manufacturing printed wiring substrate
JP3695844B2 (en) Manufacturing method of multilayer printed wiring board
JP2002176268A (en) Resin board, method of manufacturing the same, connection intermediate product, circuit board and manufacturing method therefor
JP2007142147A (en) Conductive paste composition, printed wiring board using same, and manufacturing method thereof
WO2004103041A1 (en) Circuit formation substrate manufacturing method and circuit formation substrate material
JP2006086544A (en) Circuit forming substrate and method of manufacturing the circuit forming substrate
JP2004022873A (en) Multilayer printed wiring board and its manufacturing method
JP2007123375A (en) Conductive paste composition, printed wiring board using the same, and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050906

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061204