JP2003198329A - Active poly-phase filter amplifier, mixer circuit, and image rejection mixer - Google Patents

Active poly-phase filter amplifier, mixer circuit, and image rejection mixer

Info

Publication number
JP2003198329A
JP2003198329A JP2001399378A JP2001399378A JP2003198329A JP 2003198329 A JP2003198329 A JP 2003198329A JP 2001399378 A JP2001399378 A JP 2001399378A JP 2001399378 A JP2001399378 A JP 2001399378A JP 2003198329 A JP2003198329 A JP 2003198329A
Authority
JP
Japan
Prior art keywords
circuit
mixer
signal
input
polyphase filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001399378A
Other languages
Japanese (ja)
Inventor
Sadao Igarashi
貞男 五十嵐
Hidetoshi Tsubota
英俊 坪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RF Chips Tech Inc
Original Assignee
RF Chips Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RF Chips Tech Inc filed Critical RF Chips Tech Inc
Priority to JP2001399378A priority Critical patent/JP2003198329A/en
Publication of JP2003198329A publication Critical patent/JP2003198329A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16Multiple-frequency-changing
    • H03D7/165Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18Modifications of frequency-changers for eliminating image frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image rejection mixer with excellent performance being more stable compared with that of the conventional one, to provide an active poly-phase filter amplifier which is used for a circuit such as the image rejection mixer to improve the performance of the circuit, and also to provide mixer circuits. <P>SOLUTION: The first and the second mixer circuits 13 and 14 are constituted of a Gilbert mixer with base-grounded differential amplifier inserted therein. Then a distortion characteristic is improved and OIP 3 is enhanced. First and second kinds of phase equipment 11 and 12 are constituted by using different types of poly-phase filters. When nonuniformity occurs in a constant number, a deviation in a phase rotation angle in each poly-phase filter is generated in a reverse direction. Thus, an excellent image rejection characteristic is kept concerning nonuniformity in the constant number of circuit elements. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、RF(Radio Freq
uency:無線周波数)帯を利用した無線通信システム、
例えばブルートゥース(Bluetooth)規格での無線通信
システムにおける受信系回路部分または送信系回路部分
に使用して好適な能動型ポリフェーズフィルタ・アンプ
およびミキサ回路、ならびにイメージリジェクションミ
キサに関する。
TECHNICAL FIELD The present invention relates to an RF (Radio Freq
uency: a wireless communication system using the radio frequency band,
For example, the present invention relates to an active polyphase filter amplifier and mixer circuit suitable for use in a receiving circuit portion or a transmitting circuit portion in a wireless communication system based on the Bluetooth standard, and an image rejection mixer.

【0002】[0002]

【従来の技術】無線通信システムにおける受信機では、
希望とする周波数帯(例えばRF帯)の受信信号(希望
受信信号)を局部発信信号(ローカル(LO)信号)S
LOと混合し、IF(Intermediate Frequency:中間周波
数)信号SIFに周波数変換する処理が行われる。また逆
に送信機では、IF信号SIFをローカル信号SLOと混合
し、希望とする周波数帯(例えばRF帯)の送信信号
(希望送信信号)に変換する処理が行われる。このよう
に、2以上の入力信号を混合して周波数変換された出力
信号を得る回路を、ミキサ回路という。近年、ミキサ回
路を含む受信または送信回路全体の構成は、IC(inte
grated circuit:集積回路)技術の発達に伴い、高集約
化および1チップ化の方向での開発が進められている。
2. Description of the Related Art In a receiver in a wireless communication system,
A received signal (desired received signal) in a desired frequency band (for example, RF band) is transmitted locally as a local signal (local (LO) signal) S
A process of mixing with LO and performing frequency conversion to an IF (Intermediate Frequency) signal S IF is performed. On the contrary, in the transmitter, the IF signal S IF is mixed with the local signal S LO and converted into a transmission signal (desired transmission signal) in a desired frequency band (for example, RF band). A circuit that mixes two or more input signals and obtains a frequency-converted output signal is called a mixer circuit. In recent years, the configuration of the entire receiving or transmitting circuit including a mixer circuit has been
With the development of grated circuit (integrated circuit) technology, development is proceeding in the direction of high integration and one chip.

【0003】受信系のミキサ回路では、ローカル信号S
LOの周波数がfLOのとき、中間周波数fIFだけ高い周波
数(fLO+fIF)または低い周波数(fLO−fIF)のど
ちらの周波数の信号が入力されても、その入力信号に応
答し、中間周波数fIFに変換してしまう。
In the mixer circuit of the receiving system, the local signal S
When the LO frequency is f LO, no matter whether the frequency is higher than the intermediate frequency f IF (f LO + f IF ) or low (f LO −f IF ), it responds to the input signal. , To the intermediate frequency f IF .

【0004】従って、図16(A)に示したように、例
えば、局部発信周波数fLOに対して上側波帯にある周波
数fRF(=fLO+fIF)の信号を希望とするRF信号S
RFとして受信しているときに、下側波帯にある周波数f
IM(=fLO−fIF)の他の信号SIMが入力されると、ミ
キサ回路は、希望とするRF信号SRFのみならず、他の
信号SIMにも応答し、IF信号SIFに変換してしまう。
すなわち、IF信号S IFに変換したい信号成分は、周波
数fRFのRF信号SRFのみであるのに、周波数fIMの他
の信号SIMが、妨害波として機能し、受信障害を生じさ
せる。この妨害波は、その周波数fIMが局部発信周波数
LOを中心として希望受信周波数fRFとちょうど鏡像の
位置関係にあるため、“イメージ(Image)信号”と呼
ばれている。また、イメージ信号SIMの周波数fIMは、
“イメージ周波数”と呼ばれ、イメージ信号SIMによる
受信障害は“イメージ妨害”と呼ばれる。
Therefore, as shown in FIG.
For example, the local oscillation frequency fLOFrequencies in the upper sideband with respect to
Number fRF(= FLO+ FIF) RF signal S which is desired signal
RFFrequency f in the lower sideband when received as
IM(= FLO-FIF) Other signal SIMIs entered, the
The mixer circuit sets the desired RF signal SRFNot only other
Signal SIMResponding to the IF signal SIFWill be converted to.
That is, the IF signal S IFThe signal component you want to convert to
Number fRFRF signal SRFFrequency fIMOther
Signal SIMFunction as an interfering wave and cause reception failure.
Let This interference wave has a frequency fIMIs the local oscillation frequency
fLODesired reception frequency fRFAnd just a mirror image
Because of the positional relationship, it is called “Image signal”.
It is exposed. Also, the image signal SIMFrequency fIMIs
Image signal S, which is called "image frequency"IMby
The reception failure is called "image jamming".

【0005】このイメージ信号SIMは、送信系のミキサ
回路においても発生する。すなわち、図16(B)に示
したように、周波数fIFのIF信号SIFと周波数fLO
ローカル信号SLOとを混合すると、希望とする送信信号
がRF信号SRFのみであるのに、局部発信周波数fLO
対してRF信号SRFとは逆側の側波帯にも他の信号が発
生する。この逆側の側波帯に発生する信号がイメージ信
号SIMとなる。送信系の回路では、このイメージ信号S
IMを、最終的なアンテナ出力以前において除去する必要
がある。
This image signal SIM is also generated in the mixer circuit of the transmission system. That is, as shown in FIG. 16 (B), when mixing the local signal S LO frequency f IF of the IF signal S IF frequency f LO, for sending signals to desired only RF signal S RF Another signal is also generated in the sideband opposite to the RF signal S RF with respect to the local oscillation frequency f LO . The signal generated in the opposite sideband is the image signal SIM . In the circuit of the transmission system, this image signal S
IM needs to be removed before the final antenna output.

【0006】このイメージ信号SIMを除去するために、
従来では、外付けのBPF(バンドパス・フィルタ)回
路、特にSAW(Surface Acoustic Waves:表面弾性
波)フィルタと呼ばれるフィルタ回路を用いた信号除去
方法が一般的に採用されている。
In order to remove this image signal SIM ,
Conventionally, a signal removal method using an external BPF (bandpass filter) circuit, particularly a filter circuit called a SAW (Surface Acoustic Waves) filter, is generally adopted.

【0007】図13は、外付けのフィルタ回路を用いた
送信回路の構成例を示している。この回路例では、内蔵
ローパスフィルタ(LPF)301,302、変調器3
03、局部発振器(OSC)304、およびミキサ回路
304が、1つのICチップ300内に設けられてい
る。イメージ信号SIMを除去するためのイメージ除去フ
ィルタ310は、ICチップ300に対して外付けされ
ている。イメージ除去フィルタ310の出力側には、パ
ワーアンプ(PA)320が設けられている。
FIG. 13 shows a configuration example of a transmission circuit using an external filter circuit. In this circuit example, built-in low-pass filters (LPF) 301 and 302, modulator 3
03, a local oscillator (OSC) 304, and a mixer circuit 304 are provided in one IC chip 300. Image rejection filter 310 for removing an image signal S IM is external to the IC chip 300. A power amplifier (PA) 320 is provided on the output side of the image removal filter 310.

【0008】この回路では、Iチャネルのベースバンド
(BB)信号SIが内蔵LPF301に平衡入力され
る。また、Qチャネルのベースバンド信号SQが内蔵L
PF302に平衡入力される。内蔵LPF301,30
2は、入力された信号SI,SQのうち所定周波数成分を
変調器303に出力する。変調器303は、内蔵LPF
301,302を介して入力された信号を変調し、IF
信号SIFを平衡出力する。ミキサ回路304は、変調器
303からのIF信号SIFと局部発振器304からのロ
ーカル信号SLOとを混合し、周波数fRFに周波数変換さ
れたRF信号SRFを平衡出力する。このときミキサ回路
304からは、イメージ信号SIMも出力される。イメー
ジ除去フィルタ310は、ミキサ回路304からの信号
のうち、イメージ信号SIMを除去し、RF信号SRFのみ
を通過させる。パワーアンプ320は、イメージ除去フ
ィルタ310からのRF信号SRFを増幅して出力する。
In this circuit, the I-channel baseband (BB) signal S I is balanced-input to the built-in LPF 301. In addition, the Q channel baseband signal S Q has a built-in L
Balanced input to the PF 302. Built-in LPF 301, 30
2 outputs a predetermined frequency component of the input signals S I and S Q to the modulator 303. The modulator 303 has a built-in LPF
Modulates the signal input via 301 and 302, and
Balanced output of signal S IF . The mixer circuit 304 mixes the IF signal S IF from the modulator 303 and the local signal S LO from the local oscillator 304, and outputs the RF signal S RF converted into the frequency f RF in a balanced manner. At this time, the mixer circuit 304 also outputs the image signal SIM . Image rejection filter 310 of the signal from the mixer circuit 304, to remove an image signal S IM, and passes only the RF signal S RF. The power amplifier 320 amplifies and outputs the RF signal S RF from the image removal filter 310.

【0009】このように外付けのフィルタ回路を用いる
ことにより、イメージ信号SIMを除去することができ
る。しかしながら、外付けのフィルタ回路の使用は、回
路素子数の増加、回路全体の大型化、ならびにコスト高
などを招いてしまう問題がある。そこで、近年では、外
付けのフィルタを不要化した“イメージリジェクション
ミキサ”と呼ばれるミキサ回路が開発されている。イメ
ージリジェクションミキサは、単体でイメージ信号SIM
を除去可能に構成されたものである。このイメージリジ
ェクションミキサを用いることによって、例えば送信系
の回路の場合には、外付けのフィルタ回路より前の段階
においてイメージ信号SIMを除去することが可能とな
る。これにより、外付けのフィルタ回路を用いる場合に
比べて、回路素子数、システムコスト、回路の歪などの
点において優位な構成となる。
By using the external filter circuit as described above, the image signal SIM can be removed. However, the use of an external filter circuit has problems that the number of circuit elements increases, the size of the entire circuit increases, and the cost increases. Therefore, in recent years, a mixer circuit called an “image rejection mixer” that does not require an external filter has been developed. The image rejection mixer is a standalone image signal SIM.
Is configured to be removable. By using this image rejection mixer, for example, in the case of a circuit of the transmission system, it becomes possible to remove the image signal SIM at a stage before the external filter circuit. As a result, as compared with the case where an external filter circuit is used, the configuration is superior in terms of the number of circuit elements, system cost, circuit distortion, and the like.

【0010】イメージリジェクションミキサは、図14
に示したように、第1および第2の90°位相器41
1,412と、第1および第2のミキサ回路413,4
14と、加算器415とを有して構成されている。第1
および第2のミキサ回路413,414は、一般にギル
バート・ミキサで構成される。第1および第2の90°
位相器411,412は、一般にRCフィルタが用いら
れている。このイメージリジェクションミキサ401を
用いた送信回路の全体構成は、図13の回路におけるミ
キサ回路304をイメージリジェクションミキサ401
で置き換え、さらに、イメージ除去フィルタ310を回
路構成から省いたものとなる。
The image rejection mixer is shown in FIG.
, The first and second 90 ° phaser 41
1, 412 and the first and second mixer circuits 413, 4
14 and an adder 415. First
The second mixer circuits 413 and 414 are generally composed of Gilbert mixers. First and second 90 °
RC filters are generally used for the phase shifters 411 and 412. The overall configuration of the transmission circuit using the image rejection mixer 401 is similar to that of the mixer circuit 304 in the circuit of FIG.
And the image removal filter 310 is omitted from the circuit configuration.

【0011】図14に示したイメージリジェクションミ
キサ401において、第1の90°位相器411には、
変調器303からのIF信号SIFが入力される。このと
き第1の90°位相器411への信号入力は平衡的に行
われる。すなわち、180°位相の異なる一対のバラン
ス信号がIF信号SIFとして入力される。第1の90°
位相器411は、入力されたIF信号SIFを90°位相
シフトした2種類のバランス信号に2分割して出力す
る。分割されたIF信号SIFのうちの一方(位相0°,
180°)は、第1のミキサ回路413に入力される。
他方(位相90°,270°)は、第2のミキサ回路4
14に入力される。
In the image rejection mixer 401 shown in FIG. 14, the first 90 ° phase shifter 411 has a
The IF signal S IF from the modulator 303 is input. At this time, signal input to the first 90 ° phase shifter 411 is performed in a balanced manner. That is, a pair of balance signals having 180 ° different phases are input as the IF signal S IF . First 90 °
The phase shifter 411 divides the input IF signal S IF into two types of balanced signals that are phase-shifted by 90 ° and outputs the two types of balanced signals. One of the divided IF signals S IF (phase 0 °,
180 °) is input to the first mixer circuit 413.
The other (phase 90 °, 270 °) is connected to the second mixer circuit 4
14 is input.

【0012】一方、第2の90°位相器412には、局
部発振器304からのローカル信号SLOが入力される。
このとき第2の90°位相器412への信号入力は平衡
的に行われる。すなわち、180°位相の異なる一対の
バランス信号がローカル信号SLOとして入力される。第
2の90°位相器412は、入力されたローカル信号S
LOを90°位相シフトした2種類のバランス信号に2分
割して出力する。分割されたローカル信号SLOのうちの
一方(位相0°,180°)は、第2のミキサ回路41
4に入力される。他方(位相90°,270°)は、第
1のミキサ回路413に入力される。
On the other hand, the local signal S LO from the local oscillator 304 is input to the second 90 ° phase shifter 412.
At this time, the signal input to the second 90 ° phase shifter 412 is performed in a balanced manner. That is, a pair of balance signals having 180 ° different phases are input as the local signal S LO . The second 90 ° phaser 412 receives the input local signal S
The LO is split into two types of balanced signals with a 90 ° phase shift and output. One of the divided local signals S LO (phase 0 °, 180 °) is supplied to the second mixer circuit 41.
4 is input. The other (phase 90 °, 270 °) is input to the first mixer circuit 413.

【0013】第1のミキサ回路413は、第1の90°
位相器411を介して入力されたIF信号SIFと、第2
の90°位相器412を介して入力されたローカル信号
LOとを混合し、局部発信周波数fLOに対して上側波帯
および下側波帯にある2種の(周波数の異なる)信号を
発生する。第2のミキサ回路414も同様に、IF信号
IFとローカル信号SLOとを混合し、局部発信周波数f
LOに対して上側波帯および下側波帯にある2種の信号を
発生する。第1および第2のミキサ回路413,414
で発生した2種の信号は、加算器415に出力される。
このとき、第1のミキサ回路413から出力される2種
の信号と第2のミキサ回路414から出力される2種の
信号との位相関係が適切に調整されていれば、上下側波
帯のうち希望とする信号成分のみを、希望とするRF信
号SRFとして加算器415から出力することができる。
すなわち、希望とする信号成分については位相一致で加
算器415を通過させる。一方、希望としない他の信号
成分、すなわちイメージ信号SIMについては位相関係を
逆転させることでキャンセルしあい、除去される。
The first mixer circuit 413 has a first 90 °
The IF signal S IF input through the phase shifter 411 and the second signal
The local signal S LO input through the 90 ° phase shifter 412 is mixed to generate two kinds of signals (having different frequencies) in the upper sideband and the lower sideband with respect to the local oscillation frequency f LO . To do. Similarly, the second mixer circuit 414 also mixes the IF signal S IF and the local signal S LO to generate the local oscillation frequency f.
It produces two types of signals in the upper and lower sidebands for LO . First and second mixer circuits 413, 414
The two types of signals generated in 1 are output to the adder 415.
At this time, if the phase relationship between the two types of signals output from the first mixer circuit 413 and the two types of signals output from the second mixer circuit 414 is appropriately adjusted, the upper and lower sidebands Only the desired signal component can be output from the adder 415 as the desired RF signal S RF .
That is, the desired signal component is passed through the adder 415 in phase agreement. On the other hand, other undesired signal components, that is, the image signal S IM , are canceled and eliminated by reversing the phase relationship.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、図14
に示したイメージリジェクションミキサ401の機能
を、従来の回路技術で構成した場合、ICの製造工程上
で生じる回路素子の定数のばらつきに対し、イメージリ
ジェクション特性と呼ばれる、イメージ信号除去特性が
弱いという問題がある。一例として、イメージリジェク
ションミキサ401を一般的に用いられるRC−RC構
成と呼ばれる回路で構成した場合には、抵抗素子Rの抵
抗値とキャパシタCの容量値とが設計値に対して同じ方
向に20%ばらつきが生じたときに、Typ.>40dBの
イメージリジェクションが20dB前後まで低下してし
まう。
However, as shown in FIG.
When the function of the image rejection mixer 401 shown in FIG. 2 is configured by the conventional circuit technology, the image signal removal characteristic called image rejection characteristic is weak against the variation in the constants of the circuit elements generated in the IC manufacturing process. There is a problem. As an example, when the image rejection mixer 401 is configured by a commonly used circuit called RC-RC configuration, the resistance value of the resistance element R and the capacitance value of the capacitor C are in the same direction with respect to the design value. When 20% variation occurs, the image rejection of Typ.> 40 dB is reduced to around 20 dB.

【0015】なお、RC−RC構成とは、イメージリジ
ェクションミキサ401における2つの90°位相器4
11,412を、RC構成のローパスフィルタとRC構
成のハイパスフィルタとで構成したものをいう。イメー
ジリジェクションミキサ401によってイメージ信号を
良好に除去するためには、回路の最終段(加算器41
5)に入力される各ミキサ回路413,414からのイ
メージ信号に関して、振幅と位相とが所定の条件を満足
している必要がある。すなわち、それぞれのイメージ信
号について、振幅が等しく、かつ位相が逆転した関係で
あるとそれらのイメージ信号がキャンセルしあい、良好
に除去できる。RC−RC構成の回路では、回路素子の
定数のばらつきに対し、特に、振幅の関係が理想状態か
ら崩れてしまう傾向にあり、イメージリジェクション特
性が低下してしまうという問題がある。
The RC-RC configuration means two 90 ° phase shifters 4 in the image rejection mixer 401.
The reference numerals 11 and 412 are composed of an RC low-pass filter and an RC high-pass filter. In order to properly remove the image signal by the image rejection mixer 401, the final stage of the circuit (adder 41
Regarding the image signals from the mixer circuits 413 and 414 input to 5), it is necessary that the amplitude and the phase satisfy predetermined conditions. That is, if the respective image signals have a relationship in which the amplitudes are equal and the phases are inverted, the image signals cancel each other and can be satisfactorily removed. In the circuit having the RC-RC configuration, the relationship of the amplitude tends to be broken from the ideal state with respect to the variation of the constants of the circuit elements, and there is a problem that the image rejection characteristic is deteriorated.

【0016】そこで、各90°位相器411,412
を、RCフィルタではなく他のフィルタ、例えばポリフ
ェーズ(Poly-Phase)フィルタで構成することが考えら
れる。ポリフェーズフィルタは、一般にRC−RC構成
に比べて定数のばらつきに対するイメージ信号除去特性
の低下は少ないと考えられる。本願出願人も、特願20
01−85065号において、受信系のイメージリジェ
クションミキサに関して、ポリフェーズフィルタを用い
ることによりイメージリジェクション特性を向上させた
新規な回路を提案している。
Therefore, each 90 ° phaser 411, 412
May be configured with another filter, for example, a poly-phase filter, instead of the RC filter. It is considered that the polyphase filter generally has less deterioration of the image signal removal characteristic with respect to the variation of the constant, as compared with the RC-RC configuration. The applicant of the present application also applied for a patent 20
No. 01-85065 proposes a novel circuit for the image rejection mixer of the receiving system, in which the image rejection characteristic is improved by using a polyphase filter.

【0017】図15は、ポリフェーズフィルタを用いた
従来の送信系のイメージリジェクションミキサの構成例
を示している。なお、図15では、図14に示した各回
路ブロックに対応する部分には同一の符号を付してい
る。
FIG. 15 shows an example of the configuration of a conventional image rejection mixer of a transmission system using a polyphase filter. Note that, in FIG. 15, portions corresponding to the respective circuit blocks shown in FIG. 14 are designated by the same reference numerals.

【0018】この回路例において、抵抗R79,R80
は、加算器415を構成している。抵抗R77およびト
ランジスタQ63,Q64、ならびにトランジスタQ7
1〜Q74は、第1のミキサ回路413を構成してい
る。抵抗R78およびトランジスタQ65,Q66、な
らびにトランジスタQ75〜Q78は、第2のミキサ回
路414を構成している。
In this circuit example, resistors R79 and R80 are used.
Constitute an adder 415. Resistor R77 and transistors Q63 and Q64, and transistor Q7
1 to Q74 form a first mixer circuit 413. The resistor R78, the transistors Q65 and Q66, and the transistors Q75 to Q78 form a second mixer circuit 414.

【0019】この回路例では、第1および第2のミキサ
回路413,414がそれぞれ、ギルバート・ミキサの
構成となっている。すなわち、第1のミキサ回路413
においては、抵抗R77およびトランジスタQ63,Q
64が、ギルバート・ミキサにおけるエミッタ接地の差
動アンプ部を形成し、トランジスタQ71〜Q74がギ
ルバート・ミキサにおけるミキサ・セルを形成してい
る。差動アンプ部には、定電流源I61,I62が接続
されている。
In this circuit example, each of the first and second mixer circuits 413 and 414 has a Gilbert mixer configuration. That is, the first mixer circuit 413
, The resistor R77 and the transistors Q63, Q
Reference numeral 64 forms a grounded differential amplifier section of the Gilbert mixer, and transistors Q71 to Q74 form a mixer cell of the Gilbert mixer. Constant current sources I61 and I62 are connected to the differential amplifier section.

【0020】また、第2のミキサ回路414において
は、抵抗R78およびトランジスタQ65,Q66が、
ギルバート・ミキサにおけるエミッタ接地の差動アンプ
を形成し、トランジスタQ75〜Q78がギルバート・
ミキサにおけるミキサ・セルを形成している。差動アン
プ部には、定電流源I63,I64が接続されている。
In the second mixer circuit 414, the resistor R78 and the transistors Q65 and Q66 are
Forming a grounded-emitter differential amplifier in the Gilbert mixer, the transistors Q75 to Q78 are Gilbert
It forms the mixer cell in the mixer. Constant current sources I63 and I64 are connected to the differential amplifier section.

【0021】この回路例では、第1および第2の90°
位相器411,412がそれぞれ、同一種類の2段構成
のポリフェーズフィルタによって形成されている。すな
わち、第1の90°位相器411については、抵抗R5
1〜R54およびキャパシタC51〜C54からなる1
段目のポリフェーズフィルタと、抵抗R55〜R58お
よびキャパシタC55〜C58からなる2段目のポリフ
ェーズフィルタとによって2段構成のポリフェーズフィ
ルタが形成されている。また、第2の90°位相器41
2については、抵抗R41〜R44およびキャパシタC
41〜C44からなる1段目のポリフェーズフィルタ
と、抵抗R45〜R48およびキャパシタC45〜C4
8からなる2段目のポリフェーズフィルタとによって2
段構成のポリフェーズフィルタが形成されている。
In this circuit example, the first and second 90 °
Each of the phase shifters 411 and 412 is formed of the same type of two-stage polyphase filter. That is, for the first 90 ° phaser 411, the resistance R5
1 composed of 1 to R54 and capacitors C51 to C54
A two-stage polyphase filter is formed by the second-stage polyphase filter including the resistors R55 to R58 and the capacitors C55 to C58. In addition, the second 90 ° phase shifter 41
For 2, the resistors R41 to R44 and the capacitor C
41-C44 first-stage polyphase filter, resistors R45-R48 and capacitors C45-C4
2 with the second stage polyphase filter consisting of 8
A polyphase filter having a step structure is formed.

【0022】第1の90°位相器411の入力段には、
キャパシタC73,C74を介してプリアンプ511が
接続されている。プリアンプ511は、トランジスタQ
51〜Q54、抵抗R60,R61を有して構成されて
いる。トランジスタQ51,Q52には定電流源I71
が接続されている。
At the input stage of the first 90 ° phaser 411,
A preamplifier 511 is connected via capacitors C73 and C74. The preamplifier 511 is a transistor Q
51 to Q54 and resistors R60 and R61. The transistors Q51 and Q52 have a constant current source I71.
Are connected.

【0023】第2の90°位相器412の入力段には、
キャパシタC71,C72を介してバッファアンプ51
2が接続されている。バッファアンプ512は、トラン
ジスタQ57〜Q60、抵抗R73,R74を有して構
成されている。トランジスタQ57,Q58には定電流
源I72が接続されている。
At the input stage of the second 90 ° phaser 412,
Buffer amplifier 51 via capacitors C71 and C72
2 is connected. The buffer amplifier 512 includes transistors Q57 to Q60 and resistors R73 and R74. A constant current source I72 is connected to the transistors Q57 and Q58.

【0024】このように、従来のイメージリジェクショ
ンミキサとして、第1および第2の90°位相器41
1,412に同一種類のポリフェーズフィルタを用いた
ものがある。これにより、一般に、RC−RC構成に比
べて良好なイメージリジェクション特性を維持すること
ができる。
As described above, the first and second 90 ° phase shifters 41 are used as the conventional image rejection mixer.
1, 412 include those using the same type of polyphase filter. As a result, in general, good image rejection characteristics can be maintained as compared with the RC-RC configuration.

【0025】しかしながら、このポリフェーズフィルタ
を用いたイメージリジェクションミキサは、まだ開発が
不十分なところがあり、改善の余地がある。例えば、ポ
リフェーズフィルタを用いると、第1および第2の90
°位相器411,412での信号の損失が大きく、この
損失を補償するために別途アンプが必要とされ、これに
より、消費電力が増加する問題がある。また、RC−R
C構成と共通する問題として、特にIF信号の入力段に
おいて位相器を用いているため、一般に回路のNF(No
ise Figure)特性が低下する傾向がある。この対応とし
て、IF入力部にアンプを用いることでNFの特性を維
持しうるが、この場合は回路全体の電流が増加する傾向
がある。
However, the image rejection mixer using this polyphase filter is still underdeveloped, and there is room for improvement. For example, using a polyphase filter, the first and second 90
The signal loss in the phase shifters 411 and 412 is large, and a separate amplifier is required to compensate for this loss, which causes a problem of increased power consumption. Also, RC-R
As a problem common to the C configuration, since the phase shifter is used especially at the input stage of the IF signal, the NF (No
ise Figure) Characteristics tend to deteriorate. To cope with this, an NF characteristic can be maintained by using an amplifier in the IF input section, but in this case, the current of the entire circuit tends to increase.

【0026】また、ポリフェーズフィルタを用いること
により、一般にはRC−RC構成に比べて良好なイメー
ジリジェクション特性を維持することができるが、単に
同一種類のポリフェーズフィルタを用いた構成では、回
路素子の定数のばらつきの条件によってはイメージリジ
ェクション特性が低下することも考えられる。
Further, by using the polyphase filter, generally, a better image rejection characteristic can be maintained as compared with the RC-RC configuration. However, in the configuration in which the same type of polyphase filter is used, a circuit is simply used. It is considered that the image rejection characteristic may be deteriorated depending on the condition of the variation of the element constant.

【0027】なお、第1および第2の90°位相器41
1,412を、RCフィルタとポリフェーズフィルタと
で構成する方法も考えられる。すなわち、第1および第
2の90°位相器411,412のいずれか一方をポリ
フェーズフィルタで構成し、他方をRCフィルタで構成
する方法も考えられる。しかしながら、この場合にも、
回路素子の定数のばらつきに対し、イメージリジェクシ
ョン特性が弱いという問題がある。
The first and second 90 ° phase shifters 41
A method of configuring 1, 412 with an RC filter and a polyphase filter is also conceivable. That is, a method of configuring either one of the first and second 90 ° phase shifters 411 and 412 with a polyphase filter and the other with an RC filter is also conceivable. However, even in this case,
There is a problem that the image rejection characteristic is weak against the variation in the constant of the circuit element.

【0028】また、以上では特に位相器に関する問題を
挙げたが、それ以外の回路部分(特に、ミキサ回路)に
ついても、イメージリジェクションミキサの特性を向上
させるために、さらなる改善の余地があると考えられ
る。
In addition, although the problem regarding the phase shifter has been mentioned above, there is room for further improvement in other circuit parts (particularly, the mixer circuit) in order to improve the characteristics of the image rejection mixer. Conceivable.

【0029】本発明はかかる問題点に鑑みてなされたも
ので、その第1の目的は、従来に比べて性能が安定し、
かつ、性能の優れたイメージリジェクションミキサを提
供することにある。また、本発明の第2の目的は、イメ
ージリジェクションミキサなどの回路に使用されること
によりその回路の性能を向上させることのできる能動型
ポリフェーズフィルタ・アンプおよびミキサ回路を提供
することにある。
The present invention has been made in view of the above problems, and the first object thereof is that the performance is stable as compared with the conventional one.
Another object is to provide an image rejection mixer with excellent performance. A second object of the present invention is to provide an active polyphase filter amplifier and mixer circuit which can be used in a circuit such as an image rejection mixer to improve the performance of the circuit. .

【0030】[0030]

【課題を解決するための手段】本発明による能動型ポリ
フェーズフィルタ・アンプは、2段構成のポリフェーズ
フィルタと、信号の入力段に設けられ、ポリフェーズフ
ィルタと一体化された差動アンプとを備えたものであ
る。
An active polyphase filter / amplifier according to the present invention comprises a polyphase filter having a two-stage structure and a differential amplifier provided at a signal input stage and integrated with the polyphase filter. It is equipped with.

【0031】本発明による能動型ポリフェーズフィルタ
・アンプでは、ポリフェーズフィルタ単独で構成されて
いる場合に比べて、別構成のアンプを別途追加すること
なく、ポリフェーズフィルタによるNF特性の悪化が防
止され、消費電力の低減が図られる。これにより、例え
ば、イメージリジェクションミキサの位相器部分または
QPSK方式の直交変調器の位相器部分などに使用し
て、それらの性能の向上が見込まれる。
In the active polyphase filter / amplifier according to the present invention, the deterioration of the NF characteristic due to the polyphase filter is prevented as compared with the case where the polyphase filter is constituted alone, without additionally adding an amplifier of another constitution. The power consumption is reduced. As a result, for example, it can be used in a phase shifter part of an image rejection mixer or a phase shifter part of a QPSK quadrature modulator, and their performance is expected to be improved.

【0032】ここで、本発明による能動型ポリフェーズ
フィルタ・アンプは、さらに、ポリフェーズフィルタの
1段目の回路部分と2段目の回路部分との間に挿入さ
れ、ポリフェーズフィルタと一体化されたベース接地ア
ンプを備えていてもよい。これにより、NF特性のさら
なる向上が見込まれる。また、ポリフェーズフィルタに
よる信号ロスの低減が防止され、歪み特性の向上が図ら
れる。
Here, the active polyphase filter / amplifier according to the present invention is further inserted between the circuit part of the first stage and the circuit part of the second stage of the polyphase filter, and integrated with the polyphase filter. A grounded base amplifier may be provided. This is expected to further improve the NF characteristics. Further, the signal loss is prevented from being reduced by the polyphase filter, and the distortion characteristic is improved.

【0033】本発明によるミキサ回路は、エミッタ接地
の差動アンプと共にギルバート・ミキサを構成するミキ
サ・セルと、エミッタ接地の差動アンプとミキサ・セル
との間に挿入されたベース接地の差動アンプとを備えた
ものである。
The mixer circuit according to the present invention comprises a mixer cell forming a Gilbert mixer together with a grounded differential amplifier, and a base grounded differential amplifier inserted between the grounded emitter differential amplifier and the mixer cell. It is equipped with an amplifier.

【0034】本発明によるミキサ回路では、ベース接地
の差動アンプが挿入されていることにより、通常のギル
バート・ミキサに比べて、エミッタ接地の差動アンプで
の歪み成分が軽減され、かつゲインの確保がなされる。
これにより、例えば送信系のイメージリジェクションミ
キサに使用した場合には、OIP3の向上が見込まれ
る。
In the mixer circuit according to the present invention, the grounded differential amplifier is inserted, so that the distortion component in the grounded emitter differential amplifier is reduced and the gain is reduced as compared with a normal Gilbert mixer. Secured.
As a result, improvement in OIP3 is expected when used in a transmission system image rejection mixer, for example.

【0035】本発明の第1の観点に係るイメージリジェ
クションミキサは、2段構成の第1のポリフェーズフィ
ルタを有し、入力信号を、互いに位相の異なる第1およ
び第2の入力信号に分割して出力する第1の位相器と、
2段構成の第2のポリフェーズフィルタを有し、入力さ
れた局部発信信号を、互いに位相の異なる第1および第
2の局部発信信号に分割して出力する第2の位相器と、
第1の局部発信信号と第1の入力信号とを混合する第1
のミキサ回路と、第2の局部発信信号と第2の入力信号
とを混合する第2のミキサ回路と、第1および第2のミ
キサ回路からのそれぞれの出力信号を加算し、所望の周
波数の信号を出力する加算器とを備えたものである。そ
してさらに、第1のポリフェーズフィルタの1段目の回
路を構成する各回路素子の接続状態と、第2のポリフェ
ーズフィルタの1段目の回路を構成する各回路素子の接
続状態とが、互いに鏡像的な関係となり、第1のポリフ
ェーズフィルタの2段目の回路を構成する各回路素子の
接続状態と、第2のポリフェーズフィルタの2段目の回
路を構成する各回路素子の接続状態とが、互いに鏡像的
な関係となるように構成したものである。
The image rejection mixer according to the first aspect of the present invention has a first polyphase filter having a two-stage structure and divides an input signal into first and second input signals having mutually different phases. A first phase shifter for outputting
A second phase shifter which has a second polyphase filter having a two-stage configuration, and which divides the input local oscillation signal into first and second local oscillation signals having mutually different phases, and outputs the divided signals.
First mixing of a first local oscillator signal and a first input signal
And a second mixer circuit for mixing the second local oscillation signal and the second input signal, and the respective output signals from the first and second mixer circuits are added to obtain a desired frequency. And an adder for outputting a signal. Further, the connection state of each circuit element forming the first-stage circuit of the first polyphase filter and the connection state of each circuit element forming the first-stage circuit of the second polyphase filter are The connection state of each circuit element forming the second-stage circuit of the first polyphase filter and the connection state of each circuit element forming the second-stage circuit of the second polyphase filter which are in a mirror image relationship with each other. The state and the state are mirror images of each other.

【0036】本発明の第2の観点に係るイメージリジェ
クションミキサは、入力信号を、互いに位相の異なる第
1および第2の入力信号に分割して出力する第1の位相
器と、入力された局部発信信号を、互いに位相の異なる
第1および第2の局部発信信号に分割して出力する第2
の位相器と、第1の局部発信信号と第1の入力信号とを
混合する第1のミキサ回路と、第2の局部発信信号と第
2の入力信号とを混合する第2のミキサ回路と、第1お
よび第2のミキサ回路からのそれぞれの出力信号を加算
し、所望の周波数の信号を出力する加算器とを備えたも
のである。そしてさらに、第1および第2のミキサ回路
がそれぞれ、エミッタ接地の差動アンプと、エミッタ接
地の差動アンプと共にギルバート・ミキサを構成するミ
キサ・セルと、エミッタ接地の差動アンプとミキサ・セ
ルとの間に挿入されたベース接地の差動アンプとを有し
たものである。
An image rejection mixer according to a second aspect of the present invention is provided with a first phase shifter which divides an input signal into first and second input signals having mutually different phases and outputs the first phase shifter. A second output that divides the local oscillation signal into first and second local oscillation signals that are out of phase with each other
Phaser, a first mixer circuit for mixing the first local oscillator signal and the first input signal, and a second mixer circuit for mixing the second local oscillator signal and the second input signal. , An adder that adds the respective output signals from the first and second mixer circuits and outputs a signal of a desired frequency. Further, each of the first and second mixer circuits includes a grounded-emitter differential amplifier, a mixer cell that forms a Gilbert mixer together with a grounded-emitter differential amplifier, a grounded-emitter differential amplifier, and a mixer cell. And a base-grounded differential amplifier inserted between and.

【0037】本発明の第3の観点に係るイメージリジェ
クションミキサは、2段構成の第1のポリフェーズフィ
ルタを有し、入力信号を、互いに位相の異なる第1およ
び第2の入力信号に分割して出力する第1の位相器と、
2段構成の第2のポリフェーズフィルタを有し、入力さ
れた局部発信信号を、互いに位相の異なる第1および第
2の局部発信信号に分割して出力する第2の位相器と、
第1の局部発信信号と第1の入力信号とを混合する第1
のミキサ回路と、第2の局部発信信号と第2の入力信号
とを混合する第2のミキサ回路と、第1および第2のミ
キサ回路からのそれぞれの出力信号を加算し、所望の周
波数の信号を出力する加算器とを備えたものである。
An image rejection mixer according to a third aspect of the present invention has a first polyphase filter having a two-stage structure and divides an input signal into first and second input signals having mutually different phases. A first phase shifter for outputting
A second phase shifter which has a second polyphase filter having a two-stage configuration, and which divides the input local oscillation signal into first and second local oscillation signals having mutually different phases, and outputs the divided signals.
First mixing of a first local oscillator signal and a first input signal
And a second mixer circuit for mixing the second local oscillation signal and the second input signal, and the respective output signals from the first and second mixer circuits are added to obtain a desired frequency. And an adder for outputting a signal.

【0038】本発明の第3の観点に係るイメージリジェ
クションミキサにおいて、第1および第2のポリフェー
ズフィルタの1段目、2段目の回路はそれぞれ、両端に
信号の入力端および出力端が設けられた複数の入出力ラ
インと、複数の入出力ライン上に配置された複数の抵抗
素子と、隣接する入出力ライン間に配置されると共に、
一端が一方の入出力ラインの入力端に接続され、他端が
他方の入出力ラインの出力端に接続された複数の容量素
子とを有し、第1のポリフェーズフィルタにおける各容
量素子の両端の接続状態と、それに対応する第2のポリ
フェーズフィルタにおける各容量素子の両端の接続状態
とが、入出力ライン上で互いに入出力逆の状態にあるよ
うに構成されている。
In the image rejection mixer according to the third aspect of the present invention, the circuits of the first and second stages of the first and second polyphase filters respectively have a signal input terminal and a signal output terminal at both ends. A plurality of input / output lines provided, a plurality of resistance elements arranged on the plurality of input / output lines, and arranged between adjacent input / output lines,
A plurality of capacitive elements each having one end connected to the input end of one input / output line and the other end connected to the output end of the other input / output line, and both ends of each capacitive element in the first polyphase filter And the corresponding connection state of both ends of each capacitive element in the second polyphase filter are arranged so that the input and output are opposite to each other on the input and output lines.

【0039】本発明の第1、第2および第3の観点に係
るイメージリジェクションミキサでは、第1の位相器の
機能によって、入力信号が、互いに位相の異なる第1お
よび第2の入力信号に分割して出力される。第1の位相
器への入力信号としては、例えば受信系の回路の場合に
はRF信号、送信系の回路の場合にはIF信号が入力さ
れる。また、第2の位相器の機能によって、局部発信信
号が、互いに位相の異なる第1および第2の局部発信信
号に分割して出力される。そして、第1の局部発信信号
と第1の入力信号とが第1のミキサ回路によって混合さ
れ、第2の局部発信信号と第2の入力信号とが第2のミ
キサ回路によって混合される。第1および第2のミキサ
回路からのそれぞれの出力信号は、加算器の機能によっ
て加算されることにより、所望としない不要な信号成分
が除去され、所望の周波数の信号のみが出力される。加
算器からは、例えば受信系の回路の場合にはIF信号、
送信系の回路の場合にはRF信号が出力される。
In the image rejection mixer according to the first, second and third aspects of the present invention, due to the function of the first phase shifter, the input signals become the first and second input signals having mutually different phases. It is divided and output. As an input signal to the first phase shifter, for example, an RF signal is input in the case of a receiving system circuit, and an IF signal is input in the case of a transmitting system circuit. Also, the function of the second phase shifter divides the local oscillation signal into first and second local oscillation signals having different phases and outputs the divided signals. Then, the first local oscillation signal and the first input signal are mixed by the first mixer circuit, and the second local oscillation signal and the second input signal are mixed by the second mixer circuit. The respective output signals from the first and second mixer circuits are added by the function of the adder, so that undesired unnecessary signal components are removed and only signals of desired frequencies are output. From the adder, for example, an IF signal in the case of a receiving system circuit,
In the case of a transmission system circuit, an RF signal is output.

【0040】特に、本発明の第1の観点に係るイメージ
リジェクションミキサでは、第1および第2の位相器に
おいて、各ポリフェーズフィルタの各回路素子の接続状
態が互いに鏡像的な関係となっていることにより、例え
ばICの製造工程上で回路素子の定数のばらつきが生じ
たとしても、第1および第2の位相器から出力される信
号の位相関係が補償される。これにより、イメージリジ
ェクション特性の低下が防止される。
Particularly, in the image rejection mixer according to the first aspect of the present invention, in the first and second phase shifters, the connection state of each circuit element of each polyphase filter has a mirror image relationship with each other. By doing so, for example, even if the constants of the circuit elements vary in the manufacturing process of the IC, the phase relationship of the signals output from the first and second phase shifters is compensated. This prevents deterioration of the image rejection characteristic.

【0041】ここで、本発明による第1の観点に係るイ
メージリジェクションミキサにおいて、第1の位相器
が、さらに、信号の入力段において第1のポリフェーズ
フィルタと一体化された差動アンプを有し、また、第2
の位相器が、さらに、信号の入力段において第2のポリ
フェーズフィルタと一体化された差動アンプを有してい
てもよい。さらに、第1のポリフェーズフィルタの1段
目の回路部分と2段目の回路部分との間に、第1のポリ
フェーズフィルタと一体化される形でベース接地アンプ
が挿入されていてもよい。また、第2のポリフェーズフ
ィルタの1段目の回路部分と2段目の回路部分との間
に、第2のポリフェーズフィルタと一体化される形でベ
ース接地アンプが挿入されていてもよい。
Here, in the image rejection mixer according to the first aspect of the present invention, the first phase shifter further includes a differential amplifier integrated with the first polyphase filter at the signal input stage. Have and also second
May further include a differential amplifier integrated with the second polyphase filter at the signal input stage. Further, a grounded base amplifier may be inserted between the first-stage circuit portion and the second-stage circuit portion of the first polyphase filter so as to be integrated with the first polyphase filter. . Further, a grounded base amplifier may be inserted between the first-stage circuit portion and the second-stage circuit portion of the second polyphase filter so as to be integrated with the second polyphase filter. .

【0042】第1および第2のポリフェーズフィルタが
それぞれ、アンプと一体化されていることにより、各ポ
リフェーズフィルタによるNF特性の悪化が防止され、
消費電力の低減が図られる。
Since the first and second polyphase filters are respectively integrated with the amplifier, deterioration of the NF characteristic due to each polyphase filter is prevented,
Power consumption can be reduced.

【0043】特に、本発明の第2の観点に係るイメージ
リジェクションミキサでは、第1および第2のミキサ回
路がそれぞれ、ギルバート・ミキサにベース接地の差動
アンプが挿入された構成であることにより、通常のギル
バート・ミキサを用いる場合に比べて、エミッタ接地の
差動アンプでの歪み成分が軽減され、かつゲインの確保
がなされる。これにより、例えば送信系のイメージリジ
ェクションミキサでは、OIP3の向上が見込まれる。
また、特に受信系のイメージリジェクションミキサで
は、IIP3の向上が見込まれる。
Particularly, in the image rejection mixer according to the second aspect of the present invention, the first and second mixer circuits each have a configuration in which a grounded differential amplifier is inserted in the Gilbert mixer. As compared with the case of using a normal Gilbert mixer, the distortion component in the grounded-emitter differential amplifier is reduced and the gain is secured. As a result, for example, in the image rejection mixer of the transmission system, improvement of OIP3 is expected.
Further, especially in the image rejection mixer of the receiving system, improvement of IIP3 is expected.

【0044】ここで、本発明による第2の観点に係るイ
メージリジェクションミキサにおいて、第1の位相器
が、2段構成の第1のポリフェーズフィルタを有し、第
2の位相器が、2段構成の第2のポリフェーズフィルタ
を有していてもよい。そして、第1のポリフェーズフィ
ルタの1段目の回路を構成する各回路素子の接続状態
と、第2のポリフェーズフィルタの1段目の回路を構成
する各回路素子の接続状態とが、互いに鏡像的な関係に
あり、第1のポリフェーズフィルタの2段目の回路を構
成する各回路素子の接続状態と、第2のポリフェーズフ
ィルタの2段目の回路を構成する各回路素子の接続状態
とが、互いに鏡像的な関係にあるように構成されていて
もよい。これにより、例えばICの製造工程上で回路素
子の定数のばらつきが生じたとしても、第1および第2
の位相器から出力される信号の位相関係が補償される。
これにより、イメージリジェクション特性の低下が防止
される。
Here, in the image rejection mixer according to the second aspect of the present invention, the first phase shifter has a first polyphase filter having a two-stage configuration, and the second phase shifter is 2 stages. You may have the 2nd polyphase filter of a stage structure. The connection state of each circuit element forming the first-stage circuit of the first polyphase filter and the connection state of each circuit element forming the first-stage circuit of the second polyphase filter are mutually different. The connection state of each circuit element forming the second-stage circuit of the first polyphase filter and the connection state of each circuit element forming the second-stage circuit of the second polyphase filter that are in a mirror image relationship The state and the state may be configured to have a mirror image relationship with each other. As a result, for example, even if the constants of the circuit elements vary in the manufacturing process of the IC, the first and second
The phase relationship of the signal output from the phase shifter is compensated.
This prevents deterioration of the image rejection characteristic.

【0045】また特に、本発明の第3の観点に係るイメ
ージリジェクションミキサでは、第1のポリフェーズフ
ィルタにおける各容量素子の両端の接続状態と、それに
対応する第2のポリフェーズフィルタにおける各容量素
子の両端の接続状態とが、入出力ライン上で互いに入出
力逆の状態にあるように構成されていることにより、例
えばICの製造工程上で回路素子の定数のばらつきが生
じたとしても、第1および第2の位相器から出力される
信号の位相関係が補償される。これにより、イメージリ
ジェクション特性の低下が防止される。
Further, particularly, in the image rejection mixer according to the third aspect of the present invention, the connection state of both ends of each capacitive element in the first polyphase filter and the corresponding capacitance in the second polyphase filter. Since the connection states of the both ends of the element are configured so that the input and output are opposite to each other on the input and output lines, for example, even if the constant of the circuit element varies in the manufacturing process of the IC, The phase relationship of the signals output from the first and second phase shifters is compensated. This prevents deterioration of the image rejection characteristic.

【0046】[0046]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0047】図1は、本発明の一実施の形態に係るイメ
ージリジェクションミキサが適用される送信回路の全体
構成を示している。図1に示した送信回路は、例えばブ
ルートゥース規格での無線通信システムに適用されるも
のである。この送信回路は、イメージリジェクションミ
キサ1と、内蔵ローパスフィルタ(LPF)2,3と、
変調器4と、局部発振器(OSC)5とを備えている。
これらの各回路要素は、1つのICチップ10内に設け
られている。この送信回路はまた、パワーアンプ(P
A)6を備えている。
FIG. 1 shows the overall configuration of a transmission circuit to which an image rejection mixer according to an embodiment of the present invention is applied. The transmission circuit shown in FIG. 1 is applied to, for example, a wireless communication system based on the Bluetooth standard. This transmission circuit includes an image rejection mixer 1, built-in low pass filters (LPF) 2 and 3,
It has a modulator 4 and a local oscillator (OSC) 5.
Each of these circuit elements is provided in one IC chip 10. This transmission circuit also includes a power amplifier (P
A) 6 is provided.

【0048】内蔵LPF2は、入力されたIチャネルの
ベースバンド(BB)信号SIに含まれる所定周波数成
分の信号をフィルタリングして変調器4に出力する機能
を有している。内蔵LPF3は、入力されたQチャネル
のベースバンド信号SQに含まれる所定周波数成分の信
号をフィルタリングして変調器4に出力する機能を有し
ている。変調器4は、内蔵LPF2,3を介して入力さ
れた信号を変調し、IF信号SIFとして出力する機能を
有している。局部発振器5は、周波数変換に必要なロー
カル(LO)信号SLOをイメージリジェクションミキサ
1に供給する機能を有している。パワーアンプ6は、イ
メージリジェクションミキサ1から出力されたRF信号
RFを増幅する機能を有している。
The built-in LPF 2 has a function of filtering a signal of a predetermined frequency component contained in the input I-channel baseband (BB) signal S I and outputting it to the modulator 4. The built-in LPF 3 has a function of filtering a signal of a predetermined frequency component contained in the input Q-channel baseband signal S Q and outputting it to the modulator 4. The modulator 4 has a function of modulating a signal input via the built-in LPFs 2 and 3 and outputting it as an IF signal S IF . The local oscillator 5 has a function of supplying a local (LO) signal S LO necessary for frequency conversion to the image rejection mixer 1. The power amplifier 6 has a function of amplifying the RF signal S RF output from the image rejection mixer 1.

【0049】イメージリジェクションミキサ1は、変調
器4からのIF信号SIFと局部発振器5からのローカル
信号SLOとを混合し、周波数fRFに周波数変換されたR
F信号SRFを出力する機能を有している。イメージリジ
ェクションミキサ1は、また、周波数変換の際に発生す
るイメージ信号SIMを除去する機能を有している。
The image rejection mixer 1 mixes the IF signal S IF from the modulator 4 with the local signal S LO from the local oscillator 5 and converts the frequency to the frequency f RF.
It has a function of outputting the F signal S RF . The image rejection mixer 1 also has a function of removing the image signal SIM generated during frequency conversion.

【0050】このイメージリジェクションミキサ1は、
第1および第2の90°位相器11,12と、第1およ
び第2のミキサ回路13,14と、加算器15とを有し
て構成されている。
This image rejection mixer 1 is
The first and second 90 ° phase shifters 11 and 12, the first and second mixer circuits 13 and 14, and the adder 15 are included.

【0051】第1の90°位相器11は、変調器4から
平衡入力されたIF信号SIFを、互いに90°位相の異
なる2種類のバランス信号に2分割して出力する機能を
有している。第1の90°位相器11によって分割され
たIF信号SIFのうちの一方(位相0°,180°)
は、第1のミキサ回路13に入力され、他方(位相90
°,270°)は、第2のミキサ回路14に入力される
ようになっている。第2の90°位相器12は、局部発
振器5から平衡入力されたローカル信号SLOを、互いに
90°位相の異なる2種類のバランス信号に2分割して
出力する機能を有している。第2の90°位相器12に
よって分割されたローカル信号SLOのうちの一方(位相
0°,180°)は、第2のミキサ回路14に入力さ
れ、他方(位相90°,270°)は、第1のミキサ回
路13に入力されるようになっている。これら第1およ
び第2の90°位相器11,12は、後述するように、
それぞれ異なる種類のポリフェーズフィルタを用いて構
成されている。
The first 90 ° phase shifter 11 has a function of dividing the IF signal S IF balanced input from the modulator 4 into two types of balanced signals having different 90 ° phases and outputting the balanced signals. There is. One of the IF signals S IF divided by the first 90 ° phase shifter 11 (phase 0 °, 180 °)
Is input to the first mixer circuit 13, and the other (phase 90
, 270 °) are input to the second mixer circuit 14. The second 90 ° phase shifter 12 has a function of dividing the local signal S LO, which has been balanced-input from the local oscillator 5, into two types of balanced signals having mutually different 90 ° phases and outputting the balanced signals. One (phase 0 °, 180 °) of the local signal S LO divided by the second 90 ° phase shifter 12 is input to the second mixer circuit 14, and the other (phase 90 °, 270 °) is input. , And is input to the first mixer circuit 13. The first and second 90 ° phase shifters 11 and 12 are, as described later,
It is configured by using different types of polyphase filters.

【0052】第1および第2のミキサ回路13,14は
それぞれ、第1の90°位相器11を介して入力された
IF信号SIFと、第2の90°位相器12を介して入力
されたローカル信号SLOとを混合し、局部発信周波数f
LOに対して上側波帯および下側波帯にある2種の(周波
数の異なる)信号を発生する機能を有している。
Each of the first and second mixer circuits 13 and 14 receives the IF signal S IF input via the first 90 ° phase shifter 11 and the second 90 ° phase shifter 12 respectively. mixing the local signal S LO with a local oscillation frequency f
It has a function of generating two kinds of signals (having different frequencies) in the upper sideband and the lower sideband with respect to LO .

【0053】加算器15は、第1および第2のミキサ回
路13,14からのそれぞれの出力信号を加算し、イメ
ージ信号SIMが除去された所望の周波数のRF信号SRF
を出力するようになっている。
The adder 15 adds the respective output signals from the first and second mixer circuits 13 and 14 and removes the image signal S IM from the RF signal S RF having a desired frequency.
Is output.

【0054】[回路構成の具体例]次に、図2を参照し
て、本実施の形態の特徴部分であるイメージリジェクシ
ョンミキサ1の具体的な回路構成について説明する。本
回路例は、1GHzのIF信号SIFを5.25〜5.3
5GHzのRF周波数にイメージリジェクションしなが
らアップミキシングする回路である。本回路例におい
て、希望側波帯は上側波帯、イメージ信号SIMは下側波
帯となる。
[Specific Example of Circuit Configuration] Next, with reference to FIG. 2, a specific circuit configuration of the image rejection mixer 1 which is a characteristic part of the present embodiment will be described. In this circuit example, the 1 GHz IF signal S IF is set to 5.25 to 5.3.
It is a circuit that performs upmixing while image rejection to an RF frequency of 5 GHz. In this circuit example, the desired sideband is the upper sideband and the image signal SIM is the lower sideband.

【0055】この回路例において、抵抗R29,R30
は、加算器15を構成している。抵抗R27およびトラ
ンジスタQ13,Q14、トランジスタQ17,Q1
8、ならびにトランジスタQ21〜Q24は、第1のミ
キサ回路13を構成している。抵抗R28およびトラン
ジスタQ15,Q16、トランジスタQ19,Q20、
ならびにトランジスタQ25〜Q28は、第2のミキサ
回路14を構成している。
In this circuit example, the resistors R29 and R30 are used.
Constitute an adder 15. Resistor R27 and transistors Q13, Q14, transistors Q17, Q1
8 and the transistors Q21 to Q24 form a first mixer circuit 13. Resistor R28 and transistors Q15, Q16, transistors Q19, Q20,
Also, the transistors Q25 to Q28 form the second mixer circuit 14.

【0056】<各ミキサ回路の構成>本回路例では、第
1および第2のミキサ回路13,14がそれぞれ、通常
のギルバート・ミキサに、ベース接地の差動アンプを追
加した構成となっている。ギルバート・ミキサは、大別
してミキサ部(ミキサ・セル)とアンプ部とで構成され
るものであり、アンプ部が通常、エミッタ接地の差動ア
ンプの1段構成となっている。これに対し、本回路例で
は、第1および第2のミキサ回路13,14がそれぞ
れ、下段にエミッタ接地の差動アンプ、上段にミキサ・
セルを有し、それらの間の中段にベース接地の差動アン
プが挿入された構成となっている。すなわち、ギルバー
ト・ミキサにおけるアンプ部が2段の差動アンプの構成
となっている。
<Structure of Each Mixer Circuit> In this circuit example, each of the first and second mixer circuits 13 and 14 has a structure in which a base-grounded differential amplifier is added to an ordinary Gilbert mixer. . The Gilbert mixer is roughly divided into a mixer section (mixer cell) and an amplifier section, and the amplifier section usually has a one-stage configuration of a grounded emitter differential amplifier. On the other hand, in the present circuit example, the first and second mixer circuits 13 and 14 are respectively a differential amplifier with a grounded emitter in the lower stage, and a mixer / mixer in the upper stage.
It has cells and has a configuration in which a base-grounded differential amplifier is inserted between the cells. That is, the amplifier section in the Gilbert mixer has a two-stage differential amplifier configuration.

【0057】より具体的には、第1のミキサ回路13に
おいては、抵抗R27およびトランジスタQ13,Q1
4が、ギルバート・ミキサにおけるエミッタ接地の差動
アンプ部を形成し、トランジスタQ21〜Q24がギル
バート・ミキサにおけるミキサ・セルを形成している。
そして、トランジスタQ17,Q18が、ベース接地の
差動アンプを形成している。下段にあるエミッタ接地の
差動アンプ部には、定電流源I5,I6が接続されてい
る。
More specifically, in the first mixer circuit 13, the resistor R27 and the transistors Q13 and Q1 are used.
4 forms a grounded emitter differential amplifier section in the Gilbert mixer, and transistors Q21 to Q24 form a mixer cell in the Gilbert mixer.
The transistors Q17 and Q18 form a base-grounded differential amplifier. Constant current sources I5 and I6 are connected to the grounded differential amplifier section of the emitter.

【0058】トランジスタQ13,Q14のベース端子
は、第1の90°位相器11に接続されており、第1の
90°位相器11によって分割されたIF信号SIFの一
方(位相0°,180°)が入力されるようになってい
る。トランジスタQ17,Q18のエミッタ端子はそれ
ぞれ、トランジスタQ13,Q14のコレクタ端子に接
続されている。トランジスタQ17,Q18のベース端
子は互いに接続されている。トランジスタQ21,Q2
2のエミッタ端子は互いに、トランジスタQ17のコレ
クタ端子に接続されている。トランジスタQ23,Q2
4のエミッタ端子は互いに、トランジスタQ18のコレ
クタ端子に接続されている。
The base terminals of the transistors Q13 and Q14 are connected to the first 90 ° phase shifter 11, and one of the IF signals S IF divided by the first 90 ° phase shifter 11 (phase 0 °, 180 °). °) is input. The emitter terminals of the transistors Q17 and Q18 are connected to the collector terminals of the transistors Q13 and Q14, respectively. The base terminals of the transistors Q17 and Q18 are connected to each other. Transistors Q21, Q2
The two emitter terminals are mutually connected to the collector terminal of the transistor Q17. Transistors Q23 and Q2
The emitter terminals of 4 are mutually connected to the collector terminal of the transistor Q18.

【0059】トランジスタQ21,Q24のベース端子
は、キャパシタC23を介して第2の90°位相器12
に接続されており、第2の90°位相器12によって分
割されたローカル信号SLOの1つ(位相270°)が共
通入力されるようになっている。一方、トランジスタQ
22,Q23のベース端子は、キャパシタC22を介し
て第2の90°位相器12に接続されており、第2の9
0°位相器12によって分割されたローカル信号SLO
1つ(位相90°)が共通入力されるようになってい
る。
The base terminals of the transistors Q21 and Q24 are connected to the second 90 ° phase shifter 12 via the capacitor C23.
And one of the local signals S LO divided by the second 90 ° phase shifter 12 (phase 270 °) is commonly input. On the other hand, transistor Q
The base terminals of 22 and Q23 are connected to the second 90 ° phaser 12 via the capacitor C22, and the second 9 ° phaser 12 is connected.
One of the local signals S LO divided by the 0 ° phase shifter 12 (phase 90 °) is commonly input.

【0060】トランジスタQ21,Q23のコレクタ端
子は、第2のミキサ回路14におけるトランジスタQ2
5,Q27のコレクタ端子と共に、加算器15の抵抗R
29の一端に接続されている。トランジスタQ21,Q
23,Q25,Q27のコレクタ端子と抵抗R29との
間の信号線には、RF信号SRFの出力端子51が接続さ
れ、この接続端からRF信号SRFを構成するバランス信
号の1つが取り出されるようになっている。一方、トラ
ンジスタQ22,Q24のコレクタ端子は、第2のミキ
サ回路14におけるトランジスタQ26,Q28のコレ
クタ端子と共に、加算器15の抵抗R30の一端に接続
されている。トランジスタQ22,Q24,Q26,Q
28のコレクタ端子と抵抗R30との間の信号線には、
RF信号SRFの出力端子52が接続され、この接続端か
らRF信号SRFを構成するもう1つのバランス信号が取
り出されるようになっている。
The collector terminals of the transistors Q21 and Q23 are connected to the transistor Q2 of the second mixer circuit 14.
5, the collector terminal of Q27 and the resistor R of the adder 15
It is connected to one end of 29. Transistors Q21, Q
The output line 51 of the RF signal S RF is connected to the signal line between the collector terminals of 23, Q25, Q27 and the resistor R29, and one of the balance signals forming the RF signal S RF is taken out from this connection end. It is like this. On the other hand, the collector terminals of the transistors Q22 and Q24 are connected to one end of the resistor R30 of the adder 15 together with the collector terminals of the transistors Q26 and Q28 in the second mixer circuit 14. Transistors Q22, Q24, Q26, Q
In the signal line between the collector terminal of 28 and the resistor R30,
The output terminal 52 of the RF signal S RF is connected, and another balance signal constituting the RF signal S RF is taken out from this connection end.

【0061】また、第2のミキサ回路14においては、
抵抗R28およびトランジスタQ15,Q16が、ギル
バート・ミキサにおけるエミッタ接地の差動アンプ部を
形成し、トランジスタQ25〜Q28がギルバート・ミ
キサにおけるミキサ・セルを形成している。そして、ト
ランジスタQ19,Q20が、ベース接地の差動アンプ
を形成している。下段にあるエミッタ接地の差動アンプ
部には、定電流源I7,I8が接続されている。
Further, in the second mixer circuit 14,
The resistor R28 and the transistors Q15 and Q16 form a common-emitter differential amplifier section in the Gilbert mixer, and the transistors Q25 to Q28 form a mixer cell in the Gilbert mixer. The transistors Q19 and Q20 form a base-grounded differential amplifier. The constant current sources I7 and I8 are connected to the lower-emitter grounded differential amplifier section.

【0062】トランジスタQ15,Q16のベース端子
は、第1の90°位相器11に接続されており、第1の
90°位相器11によって分割されたIF信号SIFの他
方(位相90°,270°)が入力されるようになって
いる。トランジスタQ19,Q20のエミッタ端子はそ
れぞれ、トランジスタQ15,Q16のコレクタ端子に
接続されている。トランジスタQ19,Q20のベース
端子は互いに接続されている。トランジスタQ25,Q
26のエミッタ端子は互いに、トランジスタQ19のコ
レクタ端子に接続されている。トランジスタQ27,Q
28のエミッタ端子は互いに、トランジスタQ20のコ
レクタ端子に接続されている。
The base terminals of the transistors Q15 and Q16 are connected to the first 90 ° phaser 11, and the other (phase 90 °, 270) of the IF signal S IF divided by the first 90 ° phaser 11 is connected. °) is input. The emitter terminals of the transistors Q19 and Q20 are connected to the collector terminals of the transistors Q15 and Q16, respectively. The base terminals of the transistors Q19 and Q20 are connected to each other. Transistors Q25, Q
The emitter terminals of 26 are mutually connected to the collector terminal of the transistor Q19. Transistors Q27, Q
The emitter terminals of 28 are mutually connected to the collector terminal of the transistor Q20.

【0063】トランジスタQ25,Q28のベース端子
は、キャパシタC24を介して第2の90°位相器12
に接続されており、第2の90°位相器12によって分
割されたローカル信号SLOの1つ(位相180°)が共
通入力されるようになっている。一方、トランジスタQ
26,Q27のベース端子は、キャパシタC21を介し
て第2の90°位相器12に接続されており、第2の9
0°位相器12によって分割されたローカル信号SLO
1つ(位相0°)が共通入力されるようになっている。
The base terminals of the transistors Q25 and Q28 are connected to the second 90 ° phase shifter 12 via the capacitor C24.
, And one of the local signals S LO (phase 180 °) divided by the second 90 ° phase shifter 12 is commonly input. On the other hand, transistor Q
The base terminals of 26 and Q27 are connected to the second 90 ° phaser 12 via the capacitor C21, and the second 9 ° phaser 12 is connected.
One of the local signals S LO divided by the 0 ° phase shifter 12 (phase 0 °) is commonly input.

【0064】<各90°位相器の構成>第1の90°位
相器11は、図7にその詳細を示したように、2段のポ
リフェーズフィルタ21,22を有して構成されてい
る。一方、第2の90°位相器12は、図8にその詳細
を示したように、第1の90°位相器11におけるポリ
フェーズフィルタ21,22とは異なる種類の2段のポ
リフェーズフィルタ31,32を有して構成されてい
る。第1および第2の90°位相器11,12において
ポリフェーズフィルタを2段構成にしたのは、1段のみ
の構成では、十分なイメージリジェクション特性を得る
ことができず、また、3段以上の構成では、信号の損失
が増加しすぎて、イメージリジェクション特性以外の他
の諸特性を従来と同等レベルまで確保することが困難と
なるためである。なお、第1および第2の90°位相器
11,12におけるポリフェーズフィルタの構成および
その機能については、後に詳述する。
<Structure of Each 90 ° Phaser> The first 90 ° phaser 11 has two stages of polyphase filters 21 and 22, as shown in detail in FIG. . On the other hand, the second 90 ° phase shifter 12 has a two-stage polyphase filter 31 of a kind different from the polyphase filters 21 and 22 in the first 90 ° phase shifter 11 as shown in detail in FIG. , 32. In the first and second 90 ° phase shifters 11 and 12, the polyphase filter has a two-stage configuration. The configuration having only one stage cannot obtain a sufficient image rejection characteristic, and has three stages. This is because in the above configuration, signal loss increases excessively, and it becomes difficult to secure various characteristics other than the image rejection characteristics to the same level as in the conventional case. The configuration and function of the polyphase filters in the first and second 90 ° phase shifters 11 and 12 will be described in detail later.

【0065】第1の90°位相器11はさらに、ポリフ
ェーズフィルタ21,22と一体化された差動アンプ2
3およびベース接地アンプ24(図7)を有している。
第1の90°位相器11はさらに、給電用の抵抗R10
〜R13を有している。この第1の90°位相器11に
おける信号の出力端は、DCカット用のキャパシタC9
〜C12(図2)を介して、第1および第2のミキサ回
路13,14における差動アンプ部に接続されている。
The first 90 ° phaser 11 further includes a differential amplifier 2 integrated with the polyphase filters 21 and 22.
3 and a grounded base amplifier 24 (FIG. 7).
The first 90 ° phaser 11 further includes a resistor R10 for feeding power.
To R13. A signal output terminal of the first 90 ° phaser 11 is connected to a DC cut capacitor C9.
To C12 (FIG. 2), they are connected to the differential amplifier section in the first and second mixer circuits 13 and 14.

【0066】一方、第2の90°位相器12はさらに、
ポリフェーズフィルタ31,32と一体化された差動ア
ンプ33およびベース接地アンプ34(図8)を有して
いる。第2の90°位相器12はさらに、給電用の抵抗
R23〜R26を有している。この第2の90°位相器
12における信号の出力端は、DCカット用のキャパシ
タC21〜C24(図2)を介して、第1および第2の
ミキサ回路13,14におけるミキサ・セルに接続され
ている。
On the other hand, the second 90 ° phaser 12 further includes
It has a differential amplifier 33 and a grounded base amplifier 34 (FIG. 8) integrated with the polyphase filters 31 and 32. The second 90 ° phaser 12 further includes resistors R23 to R26 for power supply. The output terminal of the signal in the second 90 ° phase shifter 12 is connected to the mixer cells in the first and second mixer circuits 13 and 14 via the DC cut capacitors C21 to C24 (FIG. 2). ing.

【0067】このように、第1および第2の90°位相
器11,12はそれぞれ、アンプと2段のポリフェーズ
フィルタとが一体化された能動型ポリフェーズフィルタ
・アンプの構成となっている。第1および第2の90°
位相器11,12をポリフェーズフィルタとアンプとの
一体構成にしたのは、ポリフェーズフィルタ単体での構
成では、信号のロスが無視しがたく、それを改善するた
めである。アンプとの一体構成にすることにより、ポリ
フェーズフィルタ単独で構成されている場合に比べて、
ポリフェーズフィルタによるNF特性の悪化を防ぎ、歪
特性を向上させ、消費電流の低減を図るようになってい
る。
As described above, the first and second 90 ° phase shifters 11 and 12 each have an active polyphase filter / amplifier configuration in which the amplifier and the two-stage polyphase filter are integrated. . First and second 90 °
The reason why the phase shifters 11 and 12 are integrally configured with the polyphase filter and the amplifier is that the loss of the signal is hard to ignore in the configuration of the polyphase filter alone and it is improved. Compared to the case where the polyphase filter is used alone,
The polyphase filter prevents deterioration of NF characteristics, improves distortion characteristics, and reduces current consumption.

【0068】なお、ポリフェーズフィルタを多段接続し
た構成において、中間段にそれ単独で動作する独立した
アンプを挿入することによりNF特性の維持を図った回
路は、前例がある。
There is a precedent example of a circuit in which a polyphase filter is connected in multiple stages and an NF characteristic is maintained by inserting an independent amplifier that operates independently in the intermediate stage.

【0069】図17は、2段構成のポリフェーズフィル
タの中間段にアンプを挿入した従来の回路例を示してい
る。この回路では、1段目のポリフェーズフィルタ50
1(抵抗R111〜R114およびキャパシタC111
〜C114)の前段に、プリアンプ503(抵抗R21
1〜R213およびトランジスタQ211〜Q214)
が設けられている。また、1段目のポリフェーズフィル
タ501と2段目のポリフェーズフィルタ502(抵抗
R121〜R124およびキャパシタC121〜C12
4)との間(中間段)に、アンプ504(抵抗R411
〜R413およびトランジスタQ411〜Q414)
と、アンプ505(抵抗R311〜R313およびトラ
ンジスタQ311〜Q314)とが設けられている。
FIG. 17 shows a conventional circuit example in which an amplifier is inserted in the intermediate stage of a two-stage polyphase filter. In this circuit, the first-stage polyphase filter 50
1 (resistors R111 to R114 and capacitor C111
To C114), the preamplifier 503 (resistor R21
1 to R213 and transistors Q211 to Q214)
Is provided. In addition, the first-stage polyphase filter 501 and the second-stage polyphase filter 502 (resistors R121 to R124 and capacitors C121 to C12).
4) (intermediate stage), an amplifier 504 (resistor R411
To R413 and transistors Q411 to Q414)
And an amplifier 505 (resistors R311 to R313 and transistors Q311 to Q314).

【0070】このように従来の回路では、1段目のポリ
フェーズフィルタ501から出力される2種のバランス
信号(位相0°,180°および位相90°,270
°)用に、バランス入出力の2つの独立したカスコード
アンプ504,505を挿入した構成となっている。
As described above, in the conventional circuit, the two types of balance signals (phase 0 °, 180 ° and phase 90 °, 270) output from the first-stage polyphase filter 501 are used.
2), two independent cascode amplifiers 504 and 505 for balanced input / output are inserted.

【0071】これに対し、本回路(図7、図8)の構成
は、2段構成のポリフェーズフィルタにアンプを一体化
させている点に特徴がある。本回路は、信号の入力側か
ら、「差動アンプ→ポリフェーズフィルタ→ベース接地
アンプ→ポリフェーズフィルタ」という構成となってお
り、差動アンプとベース接地アンプの両アンプに対して
それぞれ、ポリフェーズフィルタが負荷の役割を兼ねて
いる。
On the other hand, the structure of this circuit (FIGS. 7 and 8) is characterized in that the amplifier is integrated with the two-stage polyphase filter. This circuit has a configuration of "differential amplifier → poly phase filter → grounded base amplifier → poly phase filter" from the signal input side. The phase filter also serves as a load.

【0072】これにより、図17のポリフェーズフィル
タ501,502とカスコードアンプ504,505と
を組み合わせた通常の回路と比較して、個々のアンプ5
04,505の負荷抵抗(抵抗R412,R413およ
び抵抗R312,R313)を構成要素から削除するこ
とができ、トランジスタで増幅された信号の伝送効率が
上昇する。なお、本回路のポリフェーズフィルタ・アン
プにおいても、最上段に4つの給電用抵抗R10〜R1
3(図7)および抵抗R23〜R26(図8)を用いて
いる。これらの給電用抵抗では、通常の中間段のアンプ
に比べてその抵抗値を高めに設定することで、その給電
用抵抗による信号損失を低減している。
As a result, the individual amplifiers 5 are compared with the normal circuit in which the polyphase filters 501 and 502 and the cascode amplifiers 504 and 505 of FIG. 17 are combined.
The load resistors 04 and 505 (the resistors R412 and R413 and the resistors R312 and R313) can be removed from the constituent elements, and the transmission efficiency of the signal amplified by the transistor is increased. Even in the polyphase filter / amplifier of this circuit, the four power feeding resistors R10 to R1 are provided in the uppermost stage.
3 (FIG. 7) and resistors R23 to R26 (FIG. 8) are used. The resistance of these power supply resistors is set higher than that of a normal intermediate stage amplifier, thereby reducing the signal loss due to the power supply resistors.

【0073】また、従来の回路では中間段のアンプに電
流源が独立に必要になるのに対し、本回路では、アンプ
が共用化されていることで、必要とされる電流の低減を
行っている。ただし、中間段に独立のカスコードアンプ
を用いた方が全体のゲインは高くなる。しかしながら、
NF特性の維持という見地から見れば、本回路の構成で
十分なゲインが得られる。
Further, in the conventional circuit, the current source is independently required for the amplifier in the intermediate stage, whereas in this circuit, the amplifier is shared, so that the required current is reduced. There is. However, the overall gain is higher when an independent cascode amplifier is used in the intermediate stage. However,
From the viewpoint of maintaining the NF characteristic, a sufficient gain can be obtained with the configuration of this circuit.

【0074】次に、第1および第2の90°位相器1
1,12の各部の回路構成について具体的に説明する
と、まず、第1の90°位相器11における差動アンプ
23は、IF信号SIFの入力段に設けられている。この
差動アンプ23は、抵抗R1およびトランジスタQ1,
Q2を有して構成されている。差動アンプ23には、定
電流源I1,I2が接続されている。トランジスタQ
1,Q2のベース端子には、IF信号SIFが平衡入力さ
れるようになっている。トランジスタQ1,Q2のコレ
クタ端子はそれぞれ、1段目のポリフェーズフィルタ2
1の入力端子に接続されている。
Next, the first and second 90 ° phase shifters 1
The circuit configuration of each of the parts 1 and 12 will be specifically described. First, the differential amplifier 23 in the first 90 ° phaser 11 is provided in the input stage of the IF signal S IF . The differential amplifier 23 includes a resistor R1 and a transistor Q1,
It is configured to have Q2. The constant current sources I1 and I2 are connected to the differential amplifier 23. Transistor Q
The IF signals S IF are balancedly input to the base terminals of 1 and Q2. The collector terminals of the transistors Q1 and Q2 are respectively the first-stage polyphase filter 2
1 is connected to the input terminal.

【0075】第1の90°位相器11におけるベース接
地アンプ24(図7)は、1段目のポリフェーズフィル
タ21と2段目のポリフェーズフィルタ22との間に設
けられている。このベース接地アンプ24は、トランジ
スタQ3,Q4およびトランジスタQ5,Q6を有して
構成されている。
The grounded base amplifier 24 (FIG. 7) in the first 90 ° phaser 11 is provided between the first-stage polyphase filter 21 and the second-stage polyphase filter 22. The grounded base amplifier 24 is configured to have transistors Q3 and Q4 and transistors Q5 and Q6.

【0076】トランジスタQ3,Q4のベース端子は互
いに接続されている。トランジスタQ3,Q4のエミッ
タ端子はそれぞれ、1段目のポリフェーズフィルタ21
の構成要素である抵抗R2,R4の一端(ポリフェーズ
フィルタ21の出力端)に接続されている。トランジス
タQ3,Q4のコレクタ端子はそれぞれ、2段目のポリ
フェーズフィルタ22の構成要素である抵抗R6,R8
の一端(ポリフェーズフィルタ22の入力端)に接続さ
れている。
The base terminals of the transistors Q3 and Q4 are connected to each other. The emitter terminals of the transistors Q3 and Q4 are the first-stage polyphase filter 21 respectively.
Are connected to one ends (output ends of the polyphase filter 21) of the resistors R2 and R4 which are the constituent elements of the above. The collector terminals of the transistors Q3 and Q4 are resistors R6 and R8, which are constituent elements of the second-stage polyphase filter 22, respectively.
Is connected to one end (the input end of the polyphase filter 22).

【0077】一方、トランジスタQ5,Q6のベース端
子は互いに接続されている。トランジスタQ5,Q6の
エミッタ端子はそれぞれ、1段目のポリフェーズフィル
タ21の構成要素である抵抗R3,R5の一端(ポリフ
ェーズフィルタ21の出力端)に接続されている。トラ
ンジスタQ5,Q6のコレクタ端子はそれぞれ、2段目
のポリフェーズフィルタ22の構成要素である抵抗R
7,R9の一端(ポリフェーズフィルタ22の入力端)
に接続されている。
On the other hand, the base terminals of the transistors Q5 and Q6 are connected to each other. The emitter terminals of the transistors Q5 and Q6 are respectively connected to one ends (output ends of the polyphase filter 21) of resistors R3 and R5 which are constituent elements of the polyphase filter 21 of the first stage. The collector terminals of the transistors Q5 and Q6 are resistors R, which are the constituent elements of the second-stage polyphase filter 22, respectively.
7, one end of R9 (input end of polyphase filter 22)
It is connected to the.

【0078】第2の90°位相器12における差動アン
プ33(図8)は、ローカル信号S LOの入力段に設けら
れている。この差動アンプ33は、抵抗R14およびト
ランジスタQ7,Q8を有して構成されている。差動ア
ンプ33には、定電流源I3,I4が接続されている。
トランジスタQ7,Q8のベース端子には、ローカル信
号SLOが平衡入力されるようになっている。トランジス
タQ7,Q8のコレクタ端子はそれぞれ、1段目のポリ
フェーズフィルタ31の入力端子に接続されている。
The differential amplifier in the second 90 ° phase shifter 12
33 (FIG. 8) is the local signal S LOProvided at the input stage of
Has been. The differential amplifier 33 includes a resistor R14 and a transistor
It is configured to have transistors Q7 and Q8. Differential
The constant current sources I3 and I4 are connected to the pump 33.
Local signals are connected to the base terminals of the transistors Q7 and Q8.
Issue SLOAre balanced input. Transis
The collector terminals of Q7 and Q8 are
It is connected to the input terminal of the phase filter 31.

【0079】第2の90°位相器12におけるベース接
地アンプ34は、1段目のポリフェーズフィルタ31と
2段目のポリフェーズフィルタ32との間に設けられて
いる。このベース接地アンプ34は、トランジスタQ1
1,Q12およびトランジスタQ9,Q10を有して構
成されている。
The grounded base amplifier 34 in the second 90 ° phaser 12 is provided between the first-stage polyphase filter 31 and the second-stage polyphase filter 32. The grounded base amplifier 34 includes a transistor Q1.
1, Q12 and transistors Q9, Q10.

【0080】トランジスタQ11,Q12のベース端子
は互いに接続されている。トランジスタQ11,Q12
のエミッタ端子はそれぞれ、1段目のポリフェーズフィ
ルタ31の構成要素である抵抗R15,R18の一端
(ポリフェーズフィルタ31の出力端)に接続されてい
る。トランジスタQ11,Q12のコレクタ端子はそれ
ぞれ、2段目のポリフェーズフィルタ32の構成要素で
ある抵抗R19,R18の一端(ポリフェーズフィルタ
32の入力端)に接続されている。
The base terminals of the transistors Q11 and Q12 are connected to each other. Transistors Q11, Q12
The respective emitter terminals of are connected to one ends (output ends of the polyphase filter 31) of the resistors R15 and R18 which are the constituent elements of the polyphase filter 31 of the first stage. The collector terminals of the transistors Q11 and Q12 are respectively connected to one ends (input ends of the polyphase filter 32) of resistors R19 and R18 which are constituent elements of the second-stage polyphase filter 32.

【0081】一方、トランジスタQ9,Q10のベース
端子は互いに接続されている。トランジスタQ9,Q1
0のエミッタ端子はそれぞれ、1段目のポリフェーズフ
ィルタ31の構成要素である抵抗R16,R17の一端
(ポリフェーズフィルタ31の出力端)に接続されてい
る。トランジスタQ9,Q10のコレクタ端子はそれぞ
れ、2段目のポリフェーズフィルタ32の構成要素であ
る抵抗R20,R21の一端(ポリフェーズフィルタ3
2の入力端)に接続されている。
On the other hand, the base terminals of the transistors Q9 and Q10 are connected to each other. Transistors Q9 and Q1
The emitter terminals of 0 are respectively connected to one ends (output ends of the polyphase filter 31) of the resistors R16 and R17 which are components of the polyphase filter 31 of the first stage. The collector terminals of the transistors Q9 and Q10 are respectively connected to one end (polyphase filter 3) of resistors R20 and R21 which are constituent elements of the second-stage polyphase filter 32.
2 input terminal).

【0082】<ポリフェーズフィルタの構成および機能
>次に、第1および第2の90°位相器11,12にお
けるポリフェーズフィルタの構成およびその機能につい
て説明する。
<Structure and Function of Polyphase Filter> Next, the structure and function of the polyphase filter in the first and second 90 ° phase shifters 11 and 12 will be described.

【0083】図3は、第1の90°位相器11の回路要
素からポリフェーズフィルタ21,22の部分のみを抽
出して示したものである。また、図4は、第2の90°
位相器12の回路要素からポリフェーズフィルタ31,
32の部分のみを抽出して示したものである。
FIG. 3 shows only the polyphase filters 21 and 22 extracted from the circuit elements of the first 90 ° phaser 11. In addition, FIG. 4 shows the second 90 °
From the circuit element of the phase shifter 12 to the polyphase filter 31,
Only the 32 part is extracted and shown.

【0084】第1の90°位相器11(図3)における
1段目のポリフェーズフィルタ21は、4つの抵抗R2
〜R5と、4つのキャパシタC1〜C4とを有してい
る。2段目のポリフェーズフィルタ22も同様に、4つ
の抵抗R6〜R9と、4つのキャパシタC5〜C8とを
有している。
The first polyphase filter 21 in the first 90 ° phaser 11 (FIG. 3) has four resistors R2.
To R5 and four capacitors C1 to C4. Similarly, the second-stage polyphase filter 22 also has four resistors R6 to R9 and four capacitors C5 to C8.

【0085】1段目のポリフェーズフィルタ21は、ま
た、2つの入力端子61,62と、4つの出力端子とを
有している。2段目のポリフェーズフィルタ22は、4
つの入力端子と、4つの出力端子63〜66とを有して
いる。図3では端子の図示を省略しているが、1段目の
ポリフェーズフィルタ21の4つの出力端子と、2段目
のポリフェーズフィルタ22の4つの入力端子は、互い
に接続されている。
The first-stage polyphase filter 21 also has two input terminals 61 and 62 and four output terminals. The second-stage polyphase filter 22 has four
It has one input terminal and four output terminals 63 to 66. Although illustration of the terminals is omitted in FIG. 3, the four output terminals of the first-stage polyphase filter 21 and the four input terminals of the second-stage polyphase filter 22 are connected to each other.

【0086】2段目のポリフェーズフィルタ22におい
て、抵抗R6〜R9は、それぞれ、各入力端子と各出力
端子63〜66とを結んだ4つの入出力ライン67〜7
0上に配置されている。4つのキャパシタC5〜C8
は、4つの入出力ライン67〜70における隣接するラ
イン間に配置され、両端が異なる入出力ライン67〜7
0の入力端または出力端に接続されている。
In the polyphase filter 22 of the second stage, the resistors R6 to R9 are four input / output lines 67 to 7 connecting the input terminals and the output terminals 63 to 66, respectively.
It is located on 0. Four capacitors C5-C8
Are arranged between the adjacent lines of the four input / output lines 67-70, and the input / output lines 67-7 are different at both ends.
0 is connected to the input terminal or the output terminal.

【0087】すなわち、第1の入出力ライン67の入力
端には、抵抗R6の一端とキャパシタC5の一端とが接
続され、出力端には、抵抗R6の他端とキャパシタC8
の他端とが接続されている。また、第2の入出力ライン
68の入力端には、抵抗R7の一端とキャパシタC6の
一端とが接続され、出力端には、抵抗R7の他端とキャ
パシタC5の他端とが接続されている。また、第3の入
出力ライン69の入力端には、抵抗R8の一端とキャパ
シタC7の一端とが接続され、出力端には、抵抗R8の
他端とキャパシタC6の他端とが接続されている。ま
た、第4の入出力ライン70の入力端には、抵抗R9の
一端とキャパシタC8の一端とが接続され、出力端に
は、抵抗R9の他端とキャパシタC7の他端とが接続さ
れている。このように、1つの入力端子が、1つの抵抗
と1つのキャパシタとを介して2つの出力端子に循環的
に結合された構成となっている。例えば、第1の入出力
ライン67における入力端子が、抵抗R6を介して第1
の出力端子63に結合されると共に、キャパシタC5を
介して第2の出力端子64に結合されている。
That is, one end of the resistor R6 and one end of the capacitor C5 are connected to the input end of the first input / output line 67, and the other end of the resistor R6 and the capacitor C8 are connected to the output end.
Is connected to the other end of. Also, one end of the resistor R7 and one end of the capacitor C6 are connected to the input end of the second input / output line 68, and the other end of the resistor R7 and the other end of the capacitor C5 are connected to the output end. There is. Further, one end of the resistor R8 and one end of the capacitor C7 are connected to the input end of the third input / output line 69, and the other end of the resistor R8 and the other end of the capacitor C6 are connected to the output end. There is. Further, one end of the resistor R9 and one end of the capacitor C8 are connected to the input end of the fourth input / output line 70, and the other end of the resistor R9 and the other end of the capacitor C7 are connected to the output end. There is. In this way, one input terminal is cyclically coupled to two output terminals via one resistor and one capacitor. For example, the input terminal of the first input / output line 67 is
Of the output terminal 63 and the second output terminal 64 via the capacitor C5.

【0088】1段目のポリフェーズフィルタ21も、基
本的には2段目のポリフェーズフィルタ22と同様の構
成となっており、4つの抵抗R2〜R5が、それぞれ、
4つの入出力ライン67〜70上に配置され、また、4
つのキャパシタC1〜C4が、4つの入出力ライン67
〜70における隣接するライン間に配置されている。構
造上、2段目のポリフェーズフィルタ22と異なるの
は、第1および第2の入出力ライン67,68の入力端
が、1つの入力端子61として結合され、第3および第
4の入出力ライン69,70の入力端が、1つの入力端
子62として結合されている点である。
The first-stage polyphase filter 21 has basically the same structure as the second-stage polyphase filter 22, and the four resistors R2 to R5 are respectively
It is arranged on the four input / output lines 67 to 70, and
The four capacitors C1 to C4 are the four input / output lines 67.
˜70 between adjacent lines. The structure is different from the second-stage polyphase filter 22 in that the input ends of the first and second input / output lines 67 and 68 are combined as one input terminal 61, and the third and fourth input / output lines are connected. The input ends of the lines 69 and 70 are connected as one input terminal 62.

【0089】第2の90°位相器12における1段目の
ポリフェーズフィルタ31(図4)も、第1の90°位
相器11における1段目のポリフェーズフィルタ21
(図3)と同様、4つの抵抗R15〜R18と、4つの
キャパシタC13〜C16とを有している。2段目のポ
リフェーズフィルタ32も同様に、4つの抵抗R19〜
R22と、4つのキャパシタC17〜C20とを有して
いる。
The first-stage polyphase filter 31 in the second 90 ° phaser 12 (FIG. 4) is also the first-stage polyphase filter 21 in the first 90 ° phaser 11.
Similar to (FIG. 3), it has four resistors R15 to R18 and four capacitors C13 to C16. Similarly, the second-stage polyphase filter 32 has four resistors R19-
It has R22 and four capacitors C17 to C20.

【0090】1段目のポリフェーズフィルタ31は、ま
た、第1の90°位相器11における1段目のポリフェ
ーズフィルタ21(図3)と同様、2つの入力端子7
1,72と、4つの出力端子とを有している。2段目の
ポリフェーズフィルタ32も、第1の90°位相器11
における2段目のポリフェーズフィルタ22と同様、4
つの入力端子と、4つの出力端子73〜76とを有して
いる。図4では端子の図示を省略しているが、1段目の
ポリフェーズフィルタ31の4つの出力端子と、2段目
のポリフェーズフィルタ32の4つの入力端子は、互い
に接続されている。
The first-stage polyphase filter 31 has two input terminals 7 similarly to the first-stage polyphase filter 21 (FIG. 3) in the first 90 ° phaser 11.
1, 72 and four output terminals. The second-stage polyphase filter 32 is also the first 90 ° phaser 11
4 as with the second-stage polyphase filter 22 in
It has one input terminal and four output terminals 73 to 76. Although the terminals are not shown in FIG. 4, the four output terminals of the first-stage polyphase filter 31 and the four input terminals of the second-stage polyphase filter 32 are connected to each other.

【0091】2段目のポリフェーズフィルタ32におい
て、抵抗R19〜R22は、第1の90°位相器11に
おける1段目のポリフェーズフィルタ21(図3)と同
様、各入力端子と各出力端子73〜76とを結んだ4つ
の入出力ライン77〜80上に配置されている。4つの
キャパシタC17〜C20も第1の90°位相器11と
同様、4つの入出力ライン77〜80における隣接する
ライン間に配置され、両端が異なる入出力ライン77〜
80の入力端または出力端に接続されている。
In the second-stage polyphase filter 32, the resistors R19 to R22 have respective input terminals and output terminals as in the first-stage polyphase filter 21 (FIG. 3) in the first 90 ° phaser 11. It is arranged on four input / output lines 77 to 80 which connect 73 to 76. Similarly to the first 90 ° phaser 11, the four capacitors C17 to C20 are also arranged between adjacent lines of the four input / output lines 77 to 80, and the input and output lines 77 to 77 having different ends are formed.
It is connected to the input terminal or the output terminal of 80.

【0092】第1および第2の90°位相器11,12
における2段目のポリフェーズフィルタ22,32は、
各回路素子の接続状態が互いに鏡像的な関係となってい
る。そして、各キャパシタの両端の接続状態が、入出力
ライン上で入出力逆の状態となっている。例えば、第1
および第2の入出力ライン間に配置されたキャパシタの
接続状態に着目すると、第1の90°位相器11におい
ては、“第1の入出力ライン67の入力端”にキャパシ
タC5の一方の端子が接続され、“第2の入出力ライン
68の出力端”にキャパシタC5の他方の端子が接続さ
れている。一方、第2の90°位相器12においては、
キャパシタC5に対応するキャパシタC17の一方の端
子が“第1の入出力ライン77の出力端”に接続され、
他方の端子が“第2の入出力ライン78の入力端”に接
続されている。他の入出力ライン間に配置されたキャパ
シタについても同様、ポリフェーズフィルタ22,32
における、対応する各キャパシタ同士の両端の接続状態
が、互いに入出力逆の状態となっている。
First and second 90 ° phase shifters 11, 12
The second-stage polyphase filters 22 and 32 in
The connection state of each circuit element has a mirror image relationship with each other. Then, the connection state of both ends of each capacitor is in the input / output reverse state on the input / output line. For example, the first
Focusing on the connection state of the capacitors arranged between the first and second input / output lines, in the first 90 ° phaser 11, one terminal of the capacitor C5 is provided at the “input end of the first input / output line 67”. And the other terminal of the capacitor C5 is connected to the "output terminal of the second input / output line 68". On the other hand, in the second 90 ° phaser 12,
One terminal of the capacitor C17 corresponding to the capacitor C5 is connected to the “output terminal of the first input / output line 77”,
The other terminal is connected to the "input terminal of the second input / output line 78". The same applies to the capacitors arranged between the other input / output lines as well as the polyphase filters 22, 32.
In, the connection states of both ends of the corresponding capacitors are input and output opposite to each other.

【0093】1段目のポリフェーズフィルタ31も、基
本的には2段目のポリフェーズフィルタ32と同様の構
成となっており、4つの抵抗R15〜R18が、4つの
入出力ライン77〜80上に配置され、また、4つのキ
ャパシタC13〜C16が、4つの入出力ライン77〜
80における隣接するライン間に配置されている。構造
上、2段目のポリフェーズフィルタ32と異なるのは、
第1および第2の入出力ライン77,78の入力端が、
1つの入力端子71として結合され、第3および第4の
入出力ライン79,80の入力端が、1つの入力端子7
2として結合されている点である。
The first-stage polyphase filter 31 basically has the same structure as the second-stage polyphase filter 32, and the four resistors R15 to R18 are connected to the four input / output lines 77 to 80. The four capacitors C13 to C16 arranged above are connected to the four input / output lines 77 to
Located between adjacent lines at 80. The structure is different from the second-stage polyphase filter 32 in that
The input ends of the first and second input / output lines 77 and 78 are
The input ends of the third and fourth input / output lines 79 and 80 are combined as one input terminal 71 and one input terminal 7 is connected.
It is a point that is connected as 2.

【0094】第1および第2の90°位相器11,12
における1段目のポリフェーズフィルタ21,31につ
いても、2段目のポリフェーズフィルタ31,32と同
様、各回路素子の接続状態が互いに鏡像的な関係となっ
ている。そして、対応する各キャパシタ同士の両端の接
続状態が、入出力ライン上で互いに入出力逆の状態とな
っている。
First and second 90 ° phase shifters 11, 12
Similarly to the second-stage polyphase filters 31 and 32 in the first-stage polyphase filters 21 and 31, the connection state of each circuit element is in a mirror image relationship with each other. Then, the connection states of both ends of the corresponding capacitors are opposite to each other on the input / output line.

【0095】このように、本回路では、第1および第2
の90°位相器11,12に、2種類のポリフェーズフ
ィルタ(図3、図4)を用いている。これら2種類のポ
リフェーズフィルタを比較すると、各回路素子の接続状
態が互いに鏡像的な関係となっていることから、バラン
ス信号の入力方向が逆方向となっている。これは、トポ
ロジーとしては同種のポリフェーズフィルタであるが、
バランス信号の入力の向きが逆となっているだけである
といえる。
Thus, in this circuit, the first and second
Two types of polyphase filters (FIGS. 3 and 4) are used for the 90 ° phase shifters 11 and 12. Comparing these two types of polyphase filters, the input states of the balance signals are opposite because the connection states of the respective circuit elements are in a mirror image relationship with each other. This is a polyphase filter of the same kind in topology,
It can be said that the input direction of the balance signal is simply reversed.

【0096】本回路では、以上のような2種類のポリフ
ェーズフィルタを適切に組み合わせることにより、良好
にイメージリジェクション特性の維持が図れるようにな
っている。以下、このイメージリジェクション特性の維
持が図れる原理について説明する。以下では、便宜上、
適宜図3に示した第1のポリフェーズフィルタをAタイ
プ、図4に示した第2のポリフェーズフィルタをBタイ
プと呼称する。
In this circuit, by properly combining the above two types of polyphase filters, the image rejection characteristic can be maintained well. The principle by which the image rejection characteristic can be maintained will be described below. Below, for convenience,
The first polyphase filter shown in FIG. 3 is called A type, and the second polyphase filter shown in FIG. 4 is called B type as appropriate.

【0097】図3に示した第1のポリフェーズフィルタ
では、2つの入力端子61,62に希望周波数のバラン
ス信号が入力されると、その4つの出力端子63〜66
から、振幅が等しく位相が90°ずつずれた4つの信号
が出力される。このとき、出力される位相回転方向を図
示すると、図5(A)に示したように、反時計回りとな
っている。一方、図4に示した第2のポリフェーズフィ
ルタにおいても、2つの入力端子71,72に希望周波
数のバランス信号が入力されると、その4つの出力端子
73〜76から、振幅が等しく位相が90°ずつずれた
4つの信号が出力される。このとき、出力される位相回
転方向を図示すると、図5(B)に示したように、Aタ
イプとは逆方向の時計回りとなっている。
In the first polyphase filter shown in FIG. 3, when a balanced signal of a desired frequency is input to the two input terminals 61 and 62, its four output terminals 63 to 66 are provided.
, Four signals having the same amplitude and a phase difference of 90 ° are output. At this time, the output phase rotation direction is counterclockwise as shown in FIG. 5 (A). On the other hand, also in the second polyphase filter shown in FIG. 4, when the balance signal of the desired frequency is input to the two input terminals 71 and 72, the amplitudes are equal and the phases are equal from the four output terminals 73 to 76. Four signals shifted by 90 ° are output. At this time, when the output phase rotation direction is illustrated, as shown in FIG. 5B, it is a clockwise direction, which is the opposite direction to the A type.

【0098】このようにAタイプとBタイプとでは、出
力される位相回転方向がちょうど逆になっている。この
場合、各ポリフェーズフィルタの抵抗値Rと容量値Cと
が、設計値に対してばらつきがない限りにおいては、両
タイプの特性は各端子の位相回転方向が逆向きであるも
のの、90°位相のずれた信号を出すという点では変わ
りがない。このため、定数のばらつきがないという条件
下では、第1および第2の90°位相器11,12に、
AタイプまたはBタイプのいずれを用いたとしてもイメ
ージリジェクション特性は一致する。
In this way, the output phase rotation directions of the A type and the B type are just opposite. In this case, as long as the resistance value R and the capacitance value C of each polyphase filter do not vary with respect to the design value, the characteristics of both types are 90 ° although the phase rotation direction of each terminal is opposite. There is no difference in terms of outputting signals that are out of phase. Therefore, under the condition that there is no variation in the constant, the first and second 90 ° phase shifters 11 and 12 are
The image rejection characteristics are the same whether the type A or the type B is used.

【0099】一方、定数にばらつきが生じた場合には、
各ポリフェーズフィルタにおいて、位相回転角のずれが
生じる。しかしながら、AタイプとBタイプとでは、位
相回転角のずれの向きが異なっている(図5(B)およ
び図6(B)参照)。IC内部では抵抗値Rと容量値C
とのばらつきに関して、相対誤差が非常に小さく、全素
子がいっせいにほぼ同じ大きさにばらつくことが多い。
このような条件下では、Aタイプ、Bタイプにおける位
相回転角のずれは、ずれの絶対値が同じで、かつずれの
向きが逆向きとなる。
On the other hand, when the constants vary,
A shift in the phase rotation angle occurs in each polyphase filter. However, the types A and B are different in the direction of the phase rotation angle shift (see FIGS. 5B and 6B). Inside the IC, resistance value R and capacitance value C
The relative error is very small, and all the elements often scatter to almost the same size at the same time.
Under such a condition, the phase rotation angle deviations of the A type and B type have the same absolute value of deviation and opposite directions.

【0100】このため、「RF出力周波数>ローカル周
波数>IF入力周波数」のアップミキサの場合、本回路
のように、IF信号SIFの入力側(第1の90°位相器
11)にAタイプ、ローカル信号SLOの入力側(第2の
90°位相器12)にBタイプのポリフェーズフィルタ
を用いることで、回路素子の定数のばらつきに対するイ
メージリジェクション特性を維持することができる。具
体的には、例えば抵抗値Rと容量値Cとが同じ向きに2
0%ばらついたときのイメージリジェクション特性が3
0dB以上確保できるようになる。また、「RF入力周
波数>ローカル周波数>IF出力周波数」のダウンミキ
サの場合、双方の位相器にAタイプを用いることで、同
様にイメージリジェクション特性を維持することができ
る。このように、位相器に2段構成のポリフェーズフィ
ルタを組み合わせてイメージリジェクション特性を維持
するためには、入力信号とローカル信号との組み合わせ
に対して、AタイプまたはBタイプの2種のポリフェー
ズフィルタの組み合わせパターンを適切に選択する。こ
れにより、アップミキサ、ダウンミキサの区別なく、定
数のばらつき時のイメージリジェクション能力の保持が
可能となる。
Therefore, in the case of the up-mixer of "RF output frequency> local frequency> IF input frequency", as in this circuit, the A type is provided on the input side (first 90 ° phaser 11) of the IF signal S IF. By using the B type polyphase filter on the input side (the second 90 ° phaser 12) of the local signal S LO , it is possible to maintain the image rejection characteristic with respect to the variation in the constants of the circuit elements. Specifically, for example, the resistance value R and the capacitance value C are set to 2 in the same direction.
Image rejection characteristics when 0% variation is 3
It becomes possible to secure 0 dB or more. Further, in the case of the down mixer of “RF input frequency> local frequency> IF output frequency”, by using the A type for both phase shifters, the image rejection characteristic can be maintained similarly. As described above, in order to maintain the image rejection characteristic by combining the phase shifter with a two-stage poly-phase filter, two types of A-type or B-type polys are used for the combination of the input signal and the local signal. Properly select the phase filter combination pattern. As a result, it is possible to maintain the image rejection capability when the constants vary, without distinguishing between the up mixer and the down mixer.

【0101】なお、RCフィルタとポリフェーズフィル
タとを組み合わせた構成、すなわち、第1の90°位相
器11をRCフィルタ(またはポリフェーズフィルタ)
で構成し、第2の90°位相器12をポリフェーズフィ
ルタ(またはRCフィルタ)で構成した場合では、回路
素子の定数のばらつきに対して、本イメージリジェクシ
ョンミキサ1のような優れたイメージリジェクション特
性を得ることはできない。また、第1および第2の90
°位相器11,12を3段以上のポリフェーズで構成し
た場合には、位相器における信号損失が増加しすぎて、
イメージリジェクション特性以外の他の諸特性を従来と
同等レベルまで確保することが困難となる。
It should be noted that a configuration in which an RC filter and a polyphase filter are combined, that is, the first 90 ° phase shifter 11 is used as an RC filter (or polyphase filter)
In the case where the second 90 ° phase shifter 12 is configured by a polyphase filter (or RC filter), an excellent image rejection function such as the image rejection mixer 1 according to the present invention is applied to the variation in the constants of the circuit elements. Function characteristics cannot be obtained. Also, the first and second 90
° When the phase shifters 11 and 12 are configured with three or more stages of polyphase, the signal loss in the phase shifter increases excessively,
It becomes difficult to secure various characteristics other than the image rejection characteristics to the same level as conventional ones.

【0102】次に、本実施の形態に係る送信回路の動作
について説明する。
Next, the operation of the transmission circuit according to this embodiment will be described.

【0103】図1に示した送信回路では、Iチャネルの
ベースバンド(BB)信号SIが内蔵LPF2に平衡入
力される。また、Qチャネルのベースバンド信号SQ
内蔵LPF3に平衡入力される。内蔵LPF2,3は、
入力された信号SI,SQのうち所定周波数成分を変調器
4に出力する。変調器4は、内蔵LPF2,3を介して
入力された信号を変調し、IF信号SIFを平衡出力す
る。イメージリジェクションミキサ1は、変調器4から
のIF信号SIFと局部発振器5からのローカル信号SLO
とを混合し、周波数fRFに周波数変換されたRF信号S
RFを平衡出力する。周波数変換の際に発生するイメージ
信号SIMは、イメージリジェクションミキサ1の機能に
より除去される。パワーアンプ6は、イメージリジェク
ションミキサ1から出力されたRF信号SRFを増幅して
出力する。
In the transmission circuit shown in FIG. 1, the I-channel baseband (BB) signal S I is balanced-input to the built-in LPF 2. Further, the Q-channel baseband signal S Q is balanced-input to the built-in LPF 3. The built-in LPFs 2 and 3 are
A predetermined frequency component of the input signals S I and S Q is output to the modulator 4. The modulator 4 modulates the signal input via the built-in LPFs 2 and 3 and outputs the IF signal S IF in a balanced manner. The image rejection mixer 1 includes an IF signal S IF from the modulator 4 and a local signal S LO from the local oscillator 5.
RF signal S that is mixed with and converted to frequency f RF
Balanced output of RF . The image signal SIM generated during frequency conversion is removed by the function of the image rejection mixer 1. The power amplifier 6 amplifies and outputs the RF signal S RF output from the image rejection mixer 1.

【0104】イメージリジェクションミキサ1におい
て、第1の90°位相器11には、変調器4からのIF
信号SIFが入力される。このとき第1の90°位相器1
1への信号入力は平衡的に行われる。すなわち、180
°位相の異なる一対のバランス信号がIF信号SIFとし
て入力される。第1の90°位相器11は、入力された
IF信号SIFを90°位相シフトした2種類のバランス
信号に2分割して出力する。分割されたIF信号SIF
うちの一方(位相0°,180°)は、第1のミキサ回
路13に入力される。他方(位相90°,270°)
は、第2のミキサ回路14に入力される。
In the image rejection mixer 1, the first 90 ° phase shifter 11 has an IF from the modulator 4.
The signal S IF is input. At this time, the first 90 ° phaser 1
The signal input to 1 is balanced. That is, 180
A pair of balance signals having different phases are input as the IF signal S IF . The first 90 ° phase shifter 11 divides the input IF signal S IF into two types of balanced signals that are 90 ° phase-shifted and outputs them. One of the divided IF signals S IF (phase 0 °, 180 °) is input to the first mixer circuit 13. Other (phase 90 °, 270 °)
Is input to the second mixer circuit 14.

【0105】一方、第2の90°位相器12には、局部
発振器54からのローカル信号SLOが入力される。この
とき第2の90°位相器12への信号入力は平衡的に行
われる。すなわち、180°位相の異なる一対のバラン
ス信号がローカル信号SLOとして入力される。第2の9
0°位相器12は、入力されたローカル信号SLOを90
°位相シフトした2種類のバランス信号に2分割して出
力する。分割されたローカル信号SLOのうちの一方(位
相0°,180°)は、第2のミキサ回路14に入力さ
れる。他方(位相90°,270°)は、第1のミキサ
回路13に入力される。
On the other hand, the local signal S LO from the local oscillator 54 is input to the second 90 ° phaser 12. At this time, the signal input to the second 90 ° phase shifter 12 is performed in a balanced manner. That is, a pair of balance signals having 180 ° different phases are input as the local signal S LO . Second 9
The 0 ° phase shifter 12 controls the input local signal S LO by 90 degrees.
° Divided into two types of phase-shifted balanced signals and output. One of the divided local signals S LO (phase 0 °, 180 °) is input to the second mixer circuit 14. The other (phase 90 °, 270 °) is input to the first mixer circuit 13.

【0106】第1のミキサ回路13は、第1の90°位
相器11を介して入力されたIF信号SIFと、第2の9
0°位相器12を介して入力されたローカル信号SLO
を混合し、局部発信周波数fLOに対して上側波帯および
下側波帯にある2種の(周波数の異なる)信号を発生す
る。第2のミキサ回路14も同様に、IF信号SIFとロ
ーカル信号SLOとを混合し、局部発信周波数fLOに対し
て上側波帯および下側波帯にある2種の信号を発生す
る。第1および第2のミキサ回路13,14で発生した
2種の信号は、加算器15に出力される。このとき、第
1のミキサ回路13から出力される2種の信号と第2の
ミキサ回路14から出力される2種の信号との位相関係
が適切に調整されていれば、上下側波帯のうち希望とす
る信号成分のみを、希望とするRF信号SRFとして加算
器15から出力することができる。すなわち、希望とす
る信号成分については位相一致で加算器15を通過させ
る。一方、希望としない他の信号成分、すなわちイメー
ジ信号SIMについては位相関係を逆転させることでキャ
ンセルしあい、除去される。
The first mixer circuit 13 receives the IF signal S IF input via the first 90 ° phase shifter 11 and the second 9
The local signal S LO input through the 0 ° phase shifter 12 is mixed to generate two kinds of signals (having different frequencies) in the upper sideband and the lower sideband with respect to the local oscillation frequency f LO . . The second mixer circuit 14 similarly mixes the IF signal S IF and the local signal S LO to generate two kinds of signals in the upper sideband and the lower sideband with respect to the local oscillation frequency f LO . The two types of signals generated by the first and second mixer circuits 13 and 14 are output to the adder 15. At this time, if the phase relationship between the two types of signals output from the first mixer circuit 13 and the two types of signals output from the second mixer circuit 14 is appropriately adjusted, the upper and lower sidebands Of these, only the desired signal component can be output from the adder 15 as the desired RF signal S RF . That is, the desired signal component is passed through the adder 15 in phase. On the other hand, other undesired signal components, that is, the image signal S IM , are canceled and eliminated by reversing the phase relationship.

【0107】次に、図2に示した具体的な回路構成にお
けるイメージリジェクションミキサ1の動作について説
明する。
Next, the operation of the image rejection mixer 1 in the specific circuit configuration shown in FIG. 2 will be described.

【0108】図2の回路例において、第1の90°位相
器11に平衡入力されたIF信号S IFは、図7に示した
ように、まず差動アンプ23において増幅され、次に、
1段目のポリフェーズフィルタ21において90°位相
分配される。この分配されたIF信号SIFは、さらにベ
ース接地アンプ24によって増幅され、2段目のポリフ
ェーズフィルタ22に入力される。2段目のポリフェー
ズフィルタ22では、入力された信号を改めて90°位
相分配する。分配されたIF信号SIFは、DCカット用
のキャパシタC9〜C12(図2)を介して第1および
第2のミキサ回路13,14のアンプ部に出力される。
In the circuit example of FIG. 2, the first 90 ° phase
IF signal S balanced input to the device 11 IFIs shown in FIG.
Like this, first amplified in the differential amplifier 23, then
90 ° phase in the first-stage polyphase filter 21
To be distributed. This distributed IF signal SIFIs
It is amplified by the grounded ground amplifier 24 and is
It is input to the waze filter 22. Second stage polyphase
In the filter 22, the input signal is read by about 90 °.
Distribute the phases. IF signal S distributedIFFor DC cut
Via capacitors C9-C12 (FIG. 2) of
It is output to the amplifier section of the second mixer circuits 13 and 14.

【0109】このように第1の90°位相器11では、
「差動アンプ→ポリフェーズフィルタ→ベース接地アン
プ→ポリフェーズフィルタ→信号出力」という動作を行
うことにより、IIP3およびNFが同時に確保され
る。より具体的には、第1の90°位相器11では、差
動アンプの段階でV−I変換の動作をさせるような通常
のカスコードアンプの構成とは異なり、ポリフェーズフ
ィルタを挿入することで通常の差動アンプとして動作さ
せ、そのIIP3を確保している。また、1段目のポリ
フェーズフィルタ21と2段目のポリフェーズフィルタ
22との間に、ベース接地アンプを挿入することによっ
て、ポリフェーズフィルタ21,22にらよる信号レベ
ルの低下を防ぎ、NFが維持される。この際、ベース接
地アンプを中間段に用いていることで、電流変化がない
まま、ベース接地部の入出力インピーダンス比分の電圧
ゲインを稼ぎ、これにより、1段目のポリフェーズフィ
ルタ21による電圧振幅低下分を補償している。
As described above, in the first 90 ° phaser 11,
By performing the operation "differential amplifier → polyphase filter → grounded base amplifier → polyphase filter → signal output", IIP3 and NF are secured at the same time. More specifically, the first 90 ° phase shifter 11 has a polyphase filter inserted therein, which is different from the configuration of a normal cascode amplifier that operates VI conversion at the stage of a differential amplifier. It operates as a normal differential amplifier and secures its IIP3. Further, by inserting a grounded base amplifier between the first-stage polyphase filter 21 and the second-stage polyphase filter 22, it is possible to prevent the signal level from being lowered due to the polyphase filters 21 and 22. Is maintained. At this time, since the grounded base amplifier is used in the intermediate stage, the voltage gain corresponding to the input / output impedance ratio of the grounded base portion is gained while the current does not change. We compensate for the drop.

【0110】ここで、第1の90°位相器11を構成す
る能動型ポリフェーズフィルタ・アンプ(図7)の単体
での性能を、Zs=600Ω,Z1=600Ω×2(位
相0°,90°各々)の条件で、シミュレーションして
示すと以下のとおりとなる。なお、Zsは、信号源イン
ピーダンスである。Z1は、負荷インピーダンスであ
り、各バランス信号(位相0°,180°および位相9
0°,270°)に関して、600Ωである。IF周波
数は、1GHzである。NFはノイズフィギュア、PG
はパワーゲインを示す。IIP3は、入力インターセプ
トポイントを示す。
Here, the performance of the active type polyphase filter amplifier (FIG. 7) that constitutes the first 90 ° phase shifter 11 alone is Zs = 600Ω, Z1 = 600Ω × 2 (phase 0 °, 90 ° Under each condition, the simulation results are as follows. Zs is the signal source impedance. Z1 is a load impedance, and each balance signal (phase 0 °, 180 ° and phase 9
0 °, 270 °) is 600Ω. The IF frequency is 1 GHz. NF is a noise figure, PG
Indicates the power gain. IIP3 indicates an input intercept point.

【0111】Vcc=2.8V Icc=1.5mA Zs=600Ω Zl=600Ω(0°,90°個別) IIP3=−7.5dBm NF=4.5dB PG=1.6dB(0°,90°個別)Vcc = 2.8V Icc = 1.5mA Zs = 600Ω Zl = 600Ω (0 °, 90 ° individual) IIP3 = -7.5 dBm NF = 4.5 dB PG = 1.6dB (0 °, 90 ° individual)

【0112】第1の90°位相器11から出力されたI
F信号SIFは、図2に示したように、第1および第2の
ミキサ回路13,14に入力され、エミッタ接地、ベー
ス接地の2段の差動アンプによって増幅される。通常の
ギルバートミキサにおいては、入力アンプ部はエミッタ
接地の差動アンプ1段のみで構成される。これに対し、
本回路ではベース接地の差動アンプ(トランジスタQ1
7,Q18およびトランジスタQ19,Q20)を追加
して入力アンプ部が構成されている。このベース接地の
差動アンプにおいて、適切なセルサイズ、バイアス電位
など選択することによって、通常のギルバート・ミキサ
に比べて、エミッタ接地の差動アンプでの歪み成分が軽
減され、かつゲインの確保がなされる。これにより、送
信系のイメージリジェクションミキサに使用した場合に
おけるOIP3の向上が見込まれる。
I output from the first 90 ° phase shifter 11
As shown in FIG. 2, the F signal S IF is input to the first and second mixer circuits 13 and 14, and is amplified by a two-stage differential amplifier of grounded emitter and grounded base. In a normal Gilbert mixer, the input amplifier section is composed of only one stage of a differential amplifier with a grounded emitter. In contrast,
In this circuit, a base-grounded differential amplifier (transistor Q1
7, Q18 and transistors Q19, Q20) are added to form an input amplifier section. In this grounded-base differential amplifier, by selecting an appropriate cell size, bias potential, etc., distortion components in the grounded-emitter differential amplifier can be reduced and gain can be secured as compared to a normal Gilbert mixer. Done. This is expected to improve OIP3 when used in the image rejection mixer of the transmission system.

【0113】本回路例では、ベース接地の差動アンプと
して、サイズの大きめのトランジスタを挿入している。
これにより、ベース接地の差動アンプでの入出力信号レ
ベルに差を持たせ、この信号レベル差によりその差動ア
ンプ部においてパワーゲインを持たせている。この結
果、下部のエミッタ接地の差動アンプ部は、通常のギル
バートミキサの差動アンプと同様、V−I変換アンプの
ような動作をするのに対し、中間段のベース接地アンプ
ではパワーゲインを増加させ、下部の差動アンプの特性
を劣化させることなくミキサ回路全体のCG(コンバー
ジョンゲイン)を上昇させている。これによりOIP3
の増加が図られる。本回路においては、このベース接地
の差動アンプの挿入により、ベース接地の差動アンプを
設けなかった場合と比べて、OIP3の3dB以上の向
上がシミュレーション結果として得られた。
In this circuit example, a large-sized transistor is inserted as a base-grounded differential amplifier.
As a result, the input / output signal levels of the base-grounded differential amplifier are made different from each other, and the differential amplifier section is made to have a power gain due to the signal level difference. As a result, the lower grounded-emitter differential amplifier section operates like a VI conversion amplifier like a normal Gilbert mixer differential amplifier, while the intermediate base-grounded amplifier provides a power gain. CG (conversion gain) of the entire mixer circuit is increased without deteriorating the characteristics of the lower differential amplifier. OIP3
Can be increased. In this circuit, the insertion of the grounded differential amplifier results in a simulation result that the OIP3 is improved by 3 dB or more as compared with the case where the grounded differential amplifier is not provided.

【0114】一方、第2の90°位相器12は、平衡入
力されたローカル信号SLOに対して、第1の90°位相
器11に平衡入力されたIF信号SIFと同様の動作を行
う。すなわち、入力されたローカル信号SLOは、図8に
示したように、まず差動アンプ33において増幅され、
次に、1段目のポリフェーズフィルタ31において90
°位相分配される。この分配されたローカル信号S
LOは、さらにベース接地アンプ34によって増幅され、
2段目のポリフェーズフィルタ32に入力される。2段
目のポリフェーズフィルタ32では、入力された信号を
改めて90°位相分配する。分配されたローカル信号S
LOは、DCカット用のキャパシタC21〜C24(図
2)を介して第1および第2のミキサ回路13,14の
ミキサ・セル(トランジスタQ21〜Q28)に出力さ
れる。
On the other hand, the second 90 ° phase shifter 12 performs the same operation on the balanced input local signal S LO as the IF signal S IF balanced input to the first 90 ° phase shifter 11. . That is, the input local signal S LO is first amplified by the differential amplifier 33 as shown in FIG.
Next, in the first-stage polyphase filter 31, 90
° Phase distributed. This distributed local signal S
LO is further amplified by the grounded base amplifier 34,
It is input to the second-stage polyphase filter 32. The polyphase filter 32 of the second stage again divides the input signal by 90 °. Distributed local signal S
LO is output to the mixer cells (transistors Q21 to Q28) of the first and second mixer circuits 13 and 14 via the DC cut capacitors C21 to C24 (FIG. 2).

【0115】第2の90°位相器12においても、第1
の90°位相器11と同様、アンプと2段のポリフェー
ズフィルタとが一体化された能動型ポリフェーズフィル
タ・アンプの構成となっていることにより、カスコード
アンプと2段のポリフェーズフィルタとを組み合わせた
通常の構成に比べて、出力電力などの点においておいて
優位となる。
Also in the second 90 ° phase shifter 12, the first
Like the 90 ° phase shifter 11 of FIG. 1, the cascode amplifier and the two-stage polyphase filter are combined by the configuration of the active polyphase filter / amplifier in which the amplifier and the two-stage polyphase filter are integrated. It is superior in terms of output power, etc., compared to the combined normal configuration.

【0116】第1および第2のミキサ回路13,14に
入力されたローカル信号SLOとIF信号SIFは、図2に
示したように、トランジスタQ21〜Q28において混
合される。そして、希望波については、同相成分で加算
器15を介してRF信号SRFとして出力される。イメー
ジ信号SIMについては、逆相成分となりキャンセルしあ
い、除去される。
The local signal S LO and the IF signal S IF input to the first and second mixer circuits 13 and 14 are mixed in the transistors Q21 to Q28 as shown in FIG. Then, the desired wave is output as the RF signal S RF through the adder 15 with the in-phase component. The image signals SIM are opposite phase components and are canceled and eliminated.

【0117】<シミュレーションデータ>次に、本イメ
ージリジェクションミキサ1(図2)の具体的な性能デ
ータをシミュレーションして示す。なお、Typ.定数
時の帯域内特性とは、各回路素子の定数が設計値どおり
の値であった場合の特性を示す。CGは、コンバージョ
ンゲインを表し、NFは、ノイズフィギュアを表す。I
IP3は、入力インターセプトポイントを表す。定数2
0%変動時のイメージリジェクションとは、第1および
第2の90°位相器11,12における各ポリフェーズ
フィルタの抵抗値と容量値とが、設計値に対して同じ方
向(プラスまたはマイナス)に20%ばらつきが生じた
ときのイメージリジェクション特性の値を表す。
<Simulation Data> Next, specific performance data of the image rejection mixer 1 (FIG. 2) will be simulated and shown. In addition, Type. The constant-time in-band characteristic refers to the characteristic when the constant of each circuit element is a value as designed. CG represents conversion gain, and NF represents noise figure. I
IP3 represents an input intercept point. Constant 2
Image rejection at 0% fluctuation means that the resistance value and the capacitance value of each polyphase filter in the first and second 90 ° phase shifters 11 and 12 are in the same direction (plus or minus) with respect to the design value. Represents the value of the image rejection characteristic when a 20% variation occurs.

【0118】RF信号出力…5.15G〜5.35GH
z LO信号入力…4.25G〜4.35GHz IF信号入力…1GHz <Typ.定数時の帯域内特性> LO信号入力:−16dBm時 CG…12dB NF…6dB IIP3…−10dBm イメージリジェクション…42dB 定数20%変動時のイメージリジェクション:>34d
B Vcc=2.8V Icc=10.5mA
RF signal output: 5.15 G to 5.35 GH
z LO signal input ... 4.25 GHz to 4.35 GHz IF signal input ... 1 GHz <Typ. In-band characteristic at constant time> LO signal input: -16 dBm CG ... 12 dB NF ... 6 dB IIP3 ...- 10 dBm Image rejection ... 42 dB Image rejection when constant 20% changes:> 34 d
B Vcc = 2.8V Icc = 10.5mA

【0119】以上のシミュレーションデータの結果から
分かるように、本イメージリジェクションミキサ1で
は、回路素子の定数のばらつきに対して、良好なイメー
ジリジェクション特性が得られ、かつ、その他の信号特
性(特に、ゲイン、NFおよびIIP3)も良好な値が
得られた。
As can be seen from the results of the above simulation data, the image rejection mixer 1 of the present invention can obtain good image rejection characteristics with respect to variations in the constants of the circuit elements, and other signal characteristics (particularly , Gain, NF and IIP3) were also good values.

【0120】<本実施の形態の効果>以上説明したよう
に、本イメージリジェクションミキサ1によれば、従来
に比べて性能が安定し、かつ、性能の優れたイメージリ
ジェクションミキサを提供することができる。特に、第
1および第2のミキサ回路13,14がそれぞれ、ベー
ス接地の差動アンプを挿入したギルバート・ミキサの構
成となっていることにより、アンプ部がエミッタ接地の
差動アンプのみである通常のギルバート・ミキサに比べ
て、特に歪み特性を改善し、OIP3を向上させること
ができる。
<Effects of the Present Embodiment> As described above, according to the present image rejection mixer 1, it is possible to provide an image rejection mixer having stable performance and superior performance as compared with the conventional one. You can In particular, since the first and second mixer circuits 13 and 14 each have a Gilbert mixer configuration in which a grounded base differential amplifier is inserted, the amplifier section is usually a grounded emitter differential amplifier. In particular, the distortion characteristics can be improved and OIP3 can be improved as compared with the Gilbert mixer.

【0121】また特に、第1および第2の位相器11,
12を、異なるタイプのポリフェーズフィルタ(図3,
図4参照)を用いて構成し、定数にばらつきが生じた場
合に、各ポリフェーズフィルタにおける位相回転角のず
れを逆方向に生じさせ、第1および第2の位相器11,
12から出力される信号の位相関係が補償されるように
したので、回路素子の定数のばらつきに対し、良好なイ
メージリジェクション特性を維持することができる。
Further, in particular, the first and second phase shifters 11,
12 with different types of polyphase filters (Fig. 3,
(See FIG. 4), the deviation of the phase rotation angle in each polyphase filter is generated in the opposite direction when the constants vary, and the first and second phase shifters 11,
Since the phase relationship of the signal output from 12 is compensated, good image rejection characteristics can be maintained against variations in the constants of the circuit elements.

【0122】また、第1および第2の位相器11,12
を、アンプと2段のポリフェーズフィルタとが一体化さ
れた能動型ポリフェーズフィルタ・アンプの構成にした
ので、ポリフェーズフィルタとは別構成のアンプを別途
追加することなく、ポリフェーズフィルタ単体で構成さ
れている場合に比べて、特にポリフェーズフィルタによ
るNF特性の悪化を防ぎ、消費電力の低減を図ることが
できる。特に、各位相器において、ポリフェーズフィル
タの1段目の回路部分と2段目の回路部分との間にポリ
フェーズフィルタと一体化されたベース接地アンプ2
4,34(図7,図8)を挿入するようにしたので、N
F特性をより向上させることができる。そして、ポリフ
ェーズフィルタによる信号ロスの低減を防ぎ、歪み特性
を向上させることができる。
In addition, the first and second phase shifters 11 and 12
Since the amplifier is configured as an active polyphase filter / amplifier in which an amplifier and a two-stage polyphase filter are integrated, a polyphase filter alone can be used without adding an amplifier having a different configuration from the polyphase filter. Compared with the case of being configured, it is possible to prevent the deterioration of the NF characteristic due to the polyphase filter, and to reduce the power consumption. In particular, in each phaser, the grounded base amplifier 2 integrated with the polyphase filter is provided between the first-stage circuit portion and the second-stage circuit portion of the polyphase filter.
4, 34 (Figs. 7 and 8) were inserted, so N
The F characteristic can be further improved. Then, it is possible to prevent the signal loss from being reduced by the polyphase filter and improve the distortion characteristic.

【0123】このように、本イメージリジェクションミ
キサ1によれば、回路素子の定数のばらつきに対し、良
好なイメージリジェクション特性を維持することがで
き、かつ、その他の信号特性についても従来と同等また
はそれ以上の性能を維持することができる。具体的に
は、各ポリフェーズフィルタの抵抗値と容量値とが、設
計値に対して同じ方向に20%ばらつきが生じたとして
も、ゲイン、NFおよびIIP3について従来レベルの
性能を維持し、かつ、34dBを越えるイメージリジェ
クション特性を維持することができる。また、本イメー
ジリジェクションミキサ1を用いてIC化された送信機
を構成した場合には、送信機の構成から外付けのフィル
タを除去することができ、回路の小型化を図ることがで
きる。また、回路素子の定数のばらつきに対し、良好な
イメージリジェクション特性を維持することができるの
で、ICの歩留まりの向上を図ることができる。
As described above, according to the image rejection mixer 1, good image rejection characteristics can be maintained against variations in the constants of the circuit elements, and other signal characteristics are similar to those of the conventional one. Or it can maintain higher performance. Specifically, even if the resistance value and the capacitance value of each polyphase filter vary by 20% in the same direction with respect to the design value, the performance of the conventional level with respect to the gain, NF, and IIP3 is maintained, and , The image rejection characteristics exceeding 34 dB can be maintained. Further, in the case where the image-rejection mixer 1 is used to configure a transmitter made into an IC, an external filter can be removed from the configuration of the transmitter, and the circuit can be downsized. Further, since good image rejection characteristics can be maintained against variations in the constants of circuit elements, the yield of ICs can be improved.

【0124】[変形例]次に、図2に示したイメージリ
ジェクションミキサ1の回路構成に対する変形例につい
て説明する。なお、以下で説明する変形例は、図2に示
した回路例と比較して構成が部分的に異なっているのみ
であり、回路全体の作用、動作は、基本的に図2の回路
例と同じである。
[Modification] Next, a modification of the circuit configuration of the image rejection mixer 1 shown in FIG. 2 will be described. The modified example described below is different only in the configuration from the circuit example shown in FIG. 2, and the operation and operation of the entire circuit is basically the same as that of the circuit example shown in FIG. Is the same.

【0125】図11は、イメージリジェクションミキサ
1の第1の変形例を示している。この変形例では、図2
に示した回路と比較して、第1および第2のミキサ回路
13,14と、第1の90°位相器11との構成が部分
的に異なっている。本変形例では、図2における第1お
よび第2のミキサ回路13,14に相当する回路部分1
3A,14Aが、ギルバート・ミキサにおけるミキサ・
コア部分(トランジスタQ21〜Q28)のみとなって
いる。また、本変形例における第1の90°位相器11
Aは、図2における第1の90°位相器11と比べて、
DCカット用のキャパシタC9〜C12と給電用抵抗R
10〜R13(図7)とが省略された構成になってい
る。すなわち、本変形例では、ギルバート・ミキサのア
ンプ部を、図7に示した能動型ポリフェーズフィルタ・
アンプで代用した構成となっている。
FIG. 11 shows a first modification of the image rejection mixer 1. In this modified example, FIG.
The first and second mixer circuits 13 and 14 and the first 90 ° phase shifter 11 are partially different in configuration from the circuit shown in FIG. In this modification, a circuit portion 1 corresponding to the first and second mixer circuits 13 and 14 in FIG.
3A and 14A are mixers at Gilbert mixer.
Only the core portion (transistors Q21 to Q28) is provided. In addition, the first 90 ° phase shifter 11 in the present modification example
A is compared with the first 90 ° phaser 11 in FIG.
Capacitors C9 to C12 for DC cut and power supply resistor R
10 to R13 (FIG. 7) are omitted. That is, in the present modification, the Gilbert mixer amplifier unit is replaced by the active polyphase filter shown in FIG.
It has a configuration in which an amplifier is substituted.

【0126】本変形例におけるイメージリジェクション
ミキサは、図2の構成に比べてVccが高く、各トラン
ジスタのコレクタ電圧Vceにおいて余裕のある条件で
の構成に向いた回路となる。なお、図2の回路構成に対
して、個々の回路素子の定数、セルサイズなどは、もち
ろん再調整を要する。
The image rejection mixer according to the present modification has a higher Vcc than that of the configuration shown in FIG. 2 and is a circuit suitable for a configuration in which there is a margin in the collector voltage Vce of each transistor. It should be noted that, with respect to the circuit configuration of FIG. 2, the constants of individual circuit elements, the cell size, and the like need to be readjusted.

【0127】図12は、イメージリジェクションミキサ
1の第2の変形例を示している。この変形例では、図2
に示した回路と比較して、第1および第2のミキサ回路
13,14と、第1の90°位相器11との構成が部分
的に異なっている。本変形例における回路部分13B,
14Bは、図2における第1および第2のミキサ回路1
3,14から、下段のエミッタ接地の差動アンプ(抵抗
R27およびトランジスタQ13,Q14、ならびに抵
抗R28およびトランジスタQ15,Q16)を省略し
た構成となっている。また、本変形例における第1の9
0°位相器11Aは、図2における第1の90°位相器
11と比べて、DCカット用のキャパシタC9〜C12
と給電用抵抗R10〜R13(図7)とが省略された構
成になっている。すなわち、本変形例では、図2におけ
る下段のエミッタ接地の差動アンプを、図7に示した能
動型ポリフェーズフィルタ・アンプで代用した構成とな
っている。
FIG. 12 shows a second modification of the image rejection mixer 1. In this modified example, FIG.
The first and second mixer circuits 13 and 14 and the first 90 ° phase shifter 11 are partially different in configuration from the circuit shown in FIG. The circuit portion 13B in this modification,
14B is the first and second mixer circuits 1 in FIG.
3 and 14, the lower emitter-grounded differential amplifier (resistor R27 and transistors Q13 and Q14, and resistor R28 and transistors Q15 and Q16) is omitted. In addition, the first 9 in this modification
The 0 ° phase shifter 11A is different from the first 90 ° phase shifter 11 in FIG. 2 in that DC cut capacitors C9 to C12 are provided.
The power supply resistors R10 to R13 (FIG. 7) are omitted. That is, in this modification, the active polyphase filter / amplifier shown in FIG. 7 is used in place of the lower emitter-grounded differential amplifier in FIG.

【0128】本変形例におけるイメージリジェクション
ミキサは、図11の第1の変形例の構成に比べてさらに
Vccが高く、各トランジスタのコレクタ電圧Vceに
おいて余裕のある条件での構成に向いた回路となる。な
お、図2の回路構成に対して、個々の回路素子の定数、
セルサイズなどは、もちろん再調整を要する。
The image rejection mixer of this modification has a higher Vcc than the structure of the first modification of FIG. 11, and has a circuit suitable for a structure having a margin in the collector voltage Vce of each transistor. Become. In addition, with respect to the circuit configuration of FIG. 2, constants of individual circuit elements,
Of course, the cell size etc. need to be readjusted.

【0129】なお、図11および図12に示した変形例
のうちどちらの構成を採用するかは、回路の電源電圧条
件などから、適宜選択する。
Which of the modified examples shown in FIGS. 11 and 12 is to be adopted is appropriately selected according to the power supply voltage condition of the circuit.

【0130】図9および図10は、それぞれ図7および
図8に示した能動型ポリフェーズフィルタ・アンプ(第
1および第2の90°位相器11,12)に対する変形
例である。
FIGS. 9 and 10 are modifications of the active polyphase filter amplifiers (first and second 90 ° phase shifters 11 and 12) shown in FIGS. 7 and 8, respectively.

【0131】図9に示した能動型ポリフェーズフィルタ
・アンプが図7に示した回路と異なるのは、差動アンプ
23およびベース接地アンプ24の部分である。図7に
示した回路では、これらの部分にトランジスタを用いて
いたが、図9に示した回路では、MOS(Metal Oxide
Semiconductor)−FET(Field Effect Transistor)
を用いている。すなわちこの変形例は、図7に示した回
路におけるトランジスタQ1,Q2(差動アンプ23)
とトランジスタQ3〜Q6(ベース接地アンプ24)と
を、それぞれ、MOS素子T1,T2(差動アンプ23
A)とMOS素子T3〜T6(ベース接地アンプ24
A)とに置き換えた構成となっている。
The active polyphase filter amplifier shown in FIG. 9 differs from the circuit shown in FIG. 7 in the parts of the differential amplifier 23 and the grounded base amplifier 24. In the circuit shown in FIG. 7, transistors are used in these parts, but in the circuit shown in FIG. 9, a MOS (Metal Oxide) is used.
Semiconductor) -FET (Field Effect Transistor)
Is used. That is, in this modification, the transistors Q1 and Q2 (differential amplifier 23) in the circuit shown in FIG.
And the transistors Q3 to Q6 (base grounded amplifier 24) are respectively connected to the MOS elements T1 and T2 (differential amplifier 23).
A) and MOS elements T3 to T6 (grounded base amplifier 24)
The configuration is replaced with A).

【0132】図10に示した能動型ポリフェーズフィル
タ・アンプも同様に、トランジスタに代えてMOS−F
ETを用いている。すなわちこの変形例は、図8に示し
た回路におけるトランジスタQ7,Q8(差動アンプ3
3)とトランジスタQ9〜Q12(ベース接地アンプ3
4)とを、それぞれ、MOS素子T7,T8(差動アン
プ33A)とMOS素子T9〜T12(ベース接地アン
プ34A)とに置き換えた構成となっている。
Similarly, in the active polyphase filter / amplifier shown in FIG. 10, MOS-F is used instead of the transistor.
ET is used. That is, this modification is similar to the transistor Q7, Q8 (differential amplifier 3 in the circuit shown in FIG.
3) and transistors Q9 to Q12 (grounded base amplifier 3
4) is replaced with MOS elements T7 and T8 (differential amplifier 33A) and MOS elements T9 to T12 (base ground amplifier 34A), respectively.

【0133】図9および図10に示した変形例のように
MOS−FETを用いることで、回路をICチップ化す
る際において、低コスト化を図ることができる。
By using the MOS-FET as in the modification shown in FIGS. 9 and 10, the cost can be reduced when the circuit is formed into an IC chip.

【0134】なお、本発明は、上記実施の形態に限定さ
れず種々の変形実施が可能である。例えば、本発明の能
動型ポリフェーズフィルタ・アンプおよびミキサ回路、
ならびにイメージリジェクションミキサは、図1に示し
た構成の送信回路に限定されず、RF帯を利用した種々
の無線通信システムにおける送信系回路部分に広く適用
可能である。また、送信系の回路に限らず、受信回路に
も適用可能である。受信回路に適用した場合には、特に
IIP3を向上させることができる。受信回路に適用し
た場合には、第1の90°位相器11に受信RF信号が
入力され、加算器15からIF信号が出力される。
The present invention is not limited to the above embodiment, and various modifications can be made. For example, the active polyphase filter amplifier and mixer circuit of the present invention,
In addition, the image rejection mixer is not limited to the transmission circuit having the configuration shown in FIG. 1 and can be widely applied to the transmission system circuit portion in various radio communication systems using the RF band. Further, the present invention is applicable not only to the circuit of the transmission system but also to the receiving circuit. When applied to the receiving circuit, the IIP3 can be particularly improved. When applied to the receiving circuit, the received RF signal is input to the first 90 ° phaser 11, and the IF signal is output from the adder 15.

【0135】また、本発明の能動型ポリフェーズフィル
タ・アンプは、イメージリジェクションミキサの位相器
に限定されず、他の回路にも使用することが可能であ
る。例えば、QPSK(Quadriphase Phase Shift Keyi
ng)方式の変調器などにも適用可能である。
The active polyphase filter / amplifier of the present invention is not limited to the phase shifter of the image rejection mixer, but can be used in other circuits. For example, QPSK (Quadriphase Phase Shift Keyi
It is also applicable to ng) type modulators and the like.

【0136】[0136]

【発明の効果】以上説明したように、請求項1ないし3
のいずれか1項に記載の能動型ポリフェーズフィルタ・
アンプによれば、信号の入力段に、2段構成のポリフェ
ーズフィルタと一体化する形で差動アンプを設けるよう
にしたので、ポリフェーズフィルタとは別構成のアンプ
を別途追加することなく、特にポリフェーズフィルタに
よるNF特性の悪化を防ぎ、消費電力の低減を図ること
ができる。これにより、例えば、イメージリジェクショ
ンミキサの位相器部分またはQPSK方式の直交変調器
の位相器部分などに使用して、それらの性能を向上させ
ることができる。
As described above, according to claims 1 to 3,
The active polyphase filter according to any one of 1.
According to the amplifier, since the differential amplifier is provided in the signal input stage so as to be integrated with the polyphase filter having the two-stage configuration, it is possible to add an amplifier having a configuration different from that of the polyphase filter, In particular, it is possible to prevent the deterioration of the NF characteristic due to the polyphase filter and reduce the power consumption. As a result, for example, it can be used in the phase shifter part of the image rejection mixer or the phase shifter part of the QPSK quadrature modulator, and the performance thereof can be improved.

【0137】特に、請求項2記載のミキサ回路によれ
ば、請求項1記載のミキサ回路において、ポリフェーズ
フィルタの1段目の回路部分と2段目の回路部分との間
にポリフェーズフィルタと一体化されたベース接地アン
プを挿入するようにしたので、NF特性をより向上させ
ることができる。また、ポリフェーズフィルタによる信
号ロスの低減を防ぎ、歪み特性を向上させることができ
る。
Particularly, according to the mixer circuit of the second aspect, in the mixer circuit of the first aspect, a polyphase filter is provided between the first-stage circuit portion and the second-stage circuit portion of the polyphase filter. Since the integrated grounded base amplifier is inserted, the NF characteristic can be further improved. Further, it is possible to prevent the signal loss from being reduced by the polyphase filter and improve the distortion characteristic.

【0138】また、請求項4記載のミキサ回路によれ
ば、ギルバートミキサを構成するエミッタ接地の差動ア
ンプとミキサ・セルとの間に、ベース接地の差動アンプ
を挿入するようにしたので、特に歪み特性を改善するこ
とができる。また、特に送信系のイメージリジェクショ
ンミキサに使用した場合には、OIP3を向上させるこ
とができる。また、特に受信系のイメージリジェクショ
ンミキサのミキサ回路部分に使用した場合には、IIP
3を向上させることができる。
According to the mixer circuit of the fourth aspect, the grounded-base differential amplifier is inserted between the grounded-emitter differential amplifier and the mixer cell that form the Gilbert mixer. In particular, the distortion characteristics can be improved. Further, especially when used in a transmission system image rejection mixer, OIP3 can be improved. In particular, when used in the mixer circuit part of the image rejection mixer of the receiving system, the IIP
3 can be improved.

【0139】また、請求項5ないし7のいずれか1項に
記載のイメージリジェクションミキサによれば、第1お
よび第2の位相器がそれぞれ、2段構成の第1および第
2のポリフェーズフィルタを有し、第1のポリフェーズ
フィルタの1段目の回路を構成する各回路素子の接続状
態と、第2のポリフェーズフィルタの1段目の回路を構
成する各回路素子の接続状態とが、互いに鏡像的な関係
となり、第1のポリフェーズフィルタの2段目の回路を
構成する各回路素子の接続状態と、第2のポリフェーズ
フィルタの2段目の回路を構成する各回路素子の接続状
態とが、互いに鏡像的な関係となるように構成したの
で、従来に比べて性能が安定し、かつ、性能の優れたイ
メージリジェクションミキサを実現できる。特に、第1
および第2の位相器において、第1および第2の位相器
から出力される信号の位相関係が補償されるような異な
る種類のポリフェーズフィルタを用いているので、回路
素子の定数のばらつきに対し、良好なイメージリジェク
ション特性を維持することができる。
Further, according to the image rejection mixer of any one of claims 5 to 7, the first and second phase shifters have first and second polyphase filters each having a two-stage configuration. And the connection state of each circuit element forming the first-stage circuit of the first polyphase filter and the connection state of each circuit element forming the first-stage circuit of the second polyphase filter are , Which are in a mirror image relationship with each other, of the connection state of each circuit element forming the second-stage circuit of the first polyphase filter and the connection state of each circuit element forming the second-stage circuit of the second polyphase filter. Since the connection state and the connection state are mirror images of each other, it is possible to realize an image rejection mixer with stable performance and excellent performance as compared with the conventional case. Especially the first
Since the second phase shifter uses different types of polyphase filters that compensate the phase relationship of the signals output from the first and second phase shifters, it is possible to reduce the variation in the constants of the circuit elements. It is possible to maintain good image rejection characteristics.

【0140】特に、請求項6または7に記載のイメージ
リジェクションミキサによれば、第1および第2のポリ
フェーズフィルタがそれぞれ、アンプと一体化されてい
るので、特に各ポリフェーズフィルタによるNF特性の
悪化を防ぎ、消費電力の低減を図ることができる。
Particularly, according to the image rejection mixer of the sixth or seventh aspect, since the first and second polyphase filters are integrated with the amplifier, respectively, the NF characteristic of each polyphase filter is particularly high. Can be prevented and power consumption can be reduced.

【0141】また、請求項8または9に記載のイメージ
リジェクションミキサによれば、第1および第2のミキ
サ回路がそれぞれ、エミッタ接地の差動アンプと、エミ
ッタ接地の差動アンプと共にギルバート・ミキサを構成
するミキサ・セルと、エミッタ接地の差動アンプとミキ
サ・セルとの間に挿入されたベース接地の差動アンプと
を有した構成となっているので、従来に比べて性能が安
定し、かつ、性能の優れたイメージリジェクションミキ
サを実現できる。特に、ベース接地の差動アンプが挿入
されていることにより、特に歪み特性を改善することが
できる。また、特に送信系の場合には、OIP3を向上
させることができる。また、特に受信系の場合には、I
IP3を向上させることができる。
According to the image rejection mixer of the eighth or ninth aspect, the first and second mixer circuits respectively include a grounded emitter differential amplifier and a grounded emitter differential amplifier together with a Gilbert mixer. It has a mixer cell that composes, and a grounded differential amplifier that is inserted between the grounded emitter differential amplifier and the mixer cell, so the performance is more stable than before. In addition, it is possible to realize an image rejection mixer with excellent performance. In particular, the insertion of the base-grounded differential amplifier can particularly improve the distortion characteristic. Further, especially in the case of a transmission system, OIP3 can be improved. In the case of a receiving system, I
IP3 can be improved.

【0142】特に、請求項9記載のイメージリジェクシ
ョンミキサによれば、請求項8記載のイメージリジェク
ションミキサにおいて、第1および第2の位相器に、第
1および第2の位相器から出力される信号の位相関係が
補償されるような、異なる種類のポリフェーズフィルタ
を用いているので、回路素子の定数のばらつきに対し、
良好なイメージリジェクション特性を維持することがで
き、かつ、その他の信号特性についても従来と同等また
はそれ以上の性能を維持することができる。
Particularly, according to the image rejection mixer of the ninth aspect, in the image rejection mixer of the eighth aspect, the first and second phase shifters output the first and second phase shifters. Since different types of polyphase filters are used so that the phase relationship of the signals
It is possible to maintain a good image rejection characteristic, and it is possible to maintain the performance equivalent to or higher than that of the related art with respect to other signal characteristics.

【0143】また、請求項10記載のイメージリジェク
ションミキサによれば、第1および第2の位相器がそれ
ぞれ、2段構成の第1および第2のポリフェーズフィル
タを有し、第1のポリフェーズフィルタにおける各容量
素子の両端の接続状態と、それに対応する第2のポリフ
ェーズフィルタにおける各容量素子の両端の接続状態と
が、入出力ライン上で互いに入出力逆の状態にあるよう
に構成されていることにより、従来に比べて性能が安定
し、かつ、性能の優れたイメージリジェクションミキサ
を実現できる。特に、第1および第2の位相器におい
て、第1および第2の位相器から出力される信号の位相
関係が補償されるような異なる種類のポリフェーズフィ
ルタを用いているので、回路素子の定数のばらつきに対
し、良好なイメージリジェクション特性を維持すること
ができる。
According to the image rejection mixer of the tenth aspect, the first and second phase shifters have the first and second poly-phase filters each having a two-stage configuration, and the first poly-phase filter has the first poly-phase filter. The connection state of both ends of each capacitance element in the phase filter and the corresponding connection state of both ends of each capacitance element in the second poly-phase filter are arranged so that they are in an input / output opposite state on the input / output line. By doing so, it is possible to realize an image rejection mixer having stable performance and excellent performance as compared with the conventional one. In particular, since the first and second phase shifters use different types of polyphase filters that compensate the phase relationship of the signals output from the first and second phase shifters, the constants of the circuit elements are constant. It is possible to maintain a good image rejection characteristic with respect to the variation of.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態に係るイメージリジェク
ションミキサが適用される送信回路の概要を示すブロッ
ク図である。
FIG. 1 is a block diagram showing an outline of a transmission circuit to which an image rejection mixer according to an embodiment of the present invention is applied.

【図2】本発明の一実施の形態に係るイメージリジェク
ションミキサの具体的な構成を示す回路図である。
FIG. 2 is a circuit diagram showing a specific configuration of an image rejection mixer according to an embodiment of the present invention.

【図3】図2に示したイメージリジェクションミキサに
おける第1の90°位相器を構成するポリフェーズフィ
ルタの機能を説明するための回路図である。
FIG. 3 is a circuit diagram for explaining a function of a polyphase filter which constitutes a first 90 ° phaser in the image rejection mixer shown in FIG.

【図4】図2に示したイメージリジェクションミキサに
おける第2の90°位相器を構成するポリフェーズフィ
ルタの機能を説明するための回路図である。
FIG. 4 is a circuit diagram for explaining a function of a polyphase filter which constitutes a second 90 ° phaser in the image rejection mixer shown in FIG.

【図5】第1の90°位相器を構成するポリフェーズフ
ィルタから出力される信号の位相回転角について示す説
明図である。
FIG. 5 is an explanatory diagram showing a phase rotation angle of a signal output from a polyphase filter which constitutes a first 90 ° phaser.

【図6】第2の90°位相器を構成するポリフェーズフ
ィルタから出力される信号の位相回転角について示す説
明図である。
FIG. 6 is an explanatory diagram showing a phase rotation angle of a signal output from a polyphase filter which constitutes a second 90 ° phaser.

【図7】図2に示したイメージリジェクションミキサに
おける第1の90°位相器の構成を示す回路図である。
7 is a circuit diagram showing a configuration of a first 90 ° phaser in the image rejection mixer shown in FIG.

【図8】図2に示したイメージリジェクションミキサに
おける第2の90°位相器の構成を示す回路図である。
8 is a circuit diagram showing a configuration of a second 90 ° phaser in the image rejection mixer shown in FIG.

【図9】図7に示した第1の90°位相器に対する変形
例を示す回路図である。
FIG. 9 is a circuit diagram showing a modification example of the first 90 ° phaser shown in FIG. 7.

【図10】図8に示した第2の90°位相器に対する変
形例を示す回路図である。
10 is a circuit diagram showing a modified example of the second 90 ° phaser shown in FIG.

【図11】図2に示したイメージリジェクションミキサ
の第1の変形例を示す回路図である。
11 is a circuit diagram showing a first modification of the image rejection mixer shown in FIG.

【図12】図2に示したイメージリジェクションミキサ
の第2の変形例を示す回路図である。
FIG. 12 is a circuit diagram showing a second modification of the image rejection mixer shown in FIG.

【図13】従来の送信回路の構成を示すブロック図であ
る。
FIG. 13 is a block diagram showing a configuration of a conventional transmission circuit.

【図14】イメージリジェクションミキサの構成を示す
ブロック図である。
FIG. 14 is a block diagram showing a configuration of an image rejection mixer.

【図15】ポリフェーズフィルタを用いた従来のイメー
ジリジェクションミキサの具体的な構成を示す回路図で
ある。
FIG. 15 is a circuit diagram showing a specific configuration of a conventional image rejection mixer using a polyphase filter.

【図16】ミキサ回路において発生するイメージ信号に
ついて示す説明図である。
FIG. 16 is an explanatory diagram showing an image signal generated in the mixer circuit.

【図17】2段構成のポリフェーズフィルタの中間段に
アンプを挿入した従来の回路例を示す回路図である。
FIG. 17 is a circuit diagram showing a conventional circuit example in which an amplifier is inserted in an intermediate stage of a polyphase filter having a two-stage configuration.

【符号の説明】[Explanation of symbols]

IF…IF(中間周波数)信号、SIM…イメージ信号、
LO…局部発信信号(ローカル(LO)信号)、SRF
RF(無線周波数)信号、1…イメージリジェクション
ミキサ、2,3…内蔵LPF(ローパス・フィルタ)、
4…変調器、5…局部発振器、6…PA(パワーアン
プ)、11…第1の90°位相器、12…第2の90°
位相器、13…第1のミキサ回路、14…第2のミキサ
回路、15…加算器、21,22,31,32…ポリフ
ェーズフィルタ、15…加算器。
S IF ... IF (intermediate frequency) signal, SIM ... Image signal,
S LO ... local transmission signal (local (LO) signal), S RF ...
RF (radio frequency) signal, 1 ... Image rejection mixer, 2, 3 ... Built-in LPF (low-pass filter),
4 ... Modulator, 5 ... Local oscillator, 6 ... PA (power amplifier), 11 ... First 90 ° phaser, 12 ... Second 90 °
Phaser, 13 ... 1st mixer circuit, 14 ... 2nd mixer circuit, 15 ... Adder, 21, 22, 31, 32 ... Polyphase filter, 15 ... Adder.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坪田 英俊 神奈川県川崎市高津区坂戸3丁目2番1号 アールエフ・チップス・テクノロジー株 式会社内 Fターム(参考) 5J098 AA02 AA11 AA14 AB03 AD29 DA04 DA08    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Hidetoshi Tsubota             3-2-1 Sakado, Takatsu-ku, Kawasaki City, Kanagawa Prefecture               RF Chips Technology Co., Ltd.             Inside the company F term (reference) 5J098 AA02 AA11 AA14 AB03 AD29                       DA04 DA08

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 2段構成のポリフェーズフィルタと、 信号の入力段に設けられ、前記ポリフェーズフィルタと
一体化された差動アンプとを備えたことを特徴とする能
動型ポリフェーズフィルタ・アンプ。
1. An active polyphase filter / amplifier comprising a two-stage polyphase filter and a differential amplifier provided at a signal input stage and integrated with the polyphase filter. .
【請求項2】 さらに、前記ポリフェーズフィルタの1
段目の回路部分と2段目の回路部分との間に挿入され、
前記ポリフェーズフィルタと一体化されたベース接地ア
ンプを備えたことを特徴とする請求項1記載の能動型ポ
リフェーズフィルタ・アンプ。
2. Further, one of the polyphase filters
Inserted between the circuit part of the second stage and the circuit part of the second stage,
The active polyphase filter amplifier according to claim 1, further comprising a grounded base amplifier integrated with the polyphase filter.
【請求項3】 さらに、前記ポリフェーズフィルタの出
力端子側に接続された給電用抵抗を備えたことを特徴と
する請求項1または2記載の能動型ポリフェーズフィル
タ・アンプ。
3. The active polyphase filter amplifier according to claim 1, further comprising a power feeding resistor connected to the output terminal side of the polyphase filter.
【請求項4】 イメージリジェクションミキサに適用さ
れるミキサ回路において、 イメージリジェクションミキサにおける位相器に接続さ
れたエミッタ接地の差動アンプと、 前記エミッタ接地の差動アンプと共にギルバート・ミキ
サを構成するミキサ・セルと、 前記エミッタ接地の差動アンプと前記ミキサ・セルとの
間に挿入されたベース接地の差動アンプとを備えたこと
を特徴とするミキサ回路。
4. A mixer circuit applied to an image rejection mixer, wherein a common-emitter differential amplifier connected to a phase shifter in the image-rejection mixer and a common-emitter differential amplifier constitute a Gilbert mixer. A mixer circuit comprising: a mixer cell; and a grounded differential amplifier and a base grounded differential amplifier inserted between the mixer cell and the mixer cell.
【請求項5】 2段構成の第1のポリフェーズフィルタ
を有し、入力信号を、互いに位相の異なる第1および第
2の入力信号に分割して出力する第1の位相器と、 2段構成の第2のポリフェーズフィルタを有し、入力さ
れた局部発信信号を、互いに位相の異なる第1および第
2の局部発信信号に分割して出力する第2の位相器と、 前記第1の局部発信信号と前記第1の入力信号とを混合
する第1のミキサ回路と、 前記第2の局部発信信号と前記第2の入力信号とを混合
する第2のミキサ回路と、 前記第1および第2のミキサ回路からのそれぞれの出力
信号を加算し、所望の周波数の信号を出力する加算器と
を備え、 前記第1のポリフェーズフィルタの1段目の回路を構成
する各回路素子の接続状態と、前記第2のポリフェーズ
フィルタの1段目の回路を構成する各回路素子の接続状
態とが、互いに鏡像的な関係にあり、 前記第1のポリフェーズフィルタの2段目の回路を構成
する各回路素子の接続状態と、前記第2のポリフェーズ
フィルタの2段目の回路を構成する各回路素子の接続状
態とが、互いに鏡像的な関係にあるように構成されてい
ることを特徴とするイメージリジェクションミキサ。
5. A first phaser having a two-stage first polyphase filter for dividing an input signal into first and second input signals having mutually different phases, and outputting the first phaser and two stages A second phase shifter which has a second polyphase filter having a configuration and which divides an input local oscillation signal into first and second local oscillation signals having mutually different phases, and outputs the first local oscillation signal; A first mixer circuit that mixes a local oscillator signal and the first input signal; a second mixer circuit that mixes the second local oscillator signal and the second input signal; A connection of each circuit element that forms the first stage circuit of the first polyphase filter, and an adder that adds the respective output signals from the second mixer circuit and outputs a signal of a desired frequency State and one of the second polyphase filters The connection state of each circuit element forming the second circuit has a mirror image relationship with each other, and the connection state of each circuit element forming the second-stage circuit of the first polyphase filter and the second The image rejection mixer, wherein the connection state of each circuit element forming the second-stage circuit of the polyphase filter is in a mirror image relationship with each other.
【請求項6】 前記第1の位相器は、さらに、信号の入
力段において前記第1のポリフェーズフィルタと一体化
された差動アンプを有し、 前記第2の位相器は、さらに、信号の入力段において前
記第2のポリフェーズフィルタと一体化された差動アン
プを有することを特徴とする請求項5記載のイメージリ
ジェクションミキサ。
6. The first phaser further comprises a differential amplifier integrated with the first polyphase filter at a signal input stage, and the second phaser further comprises a signal 6. The image rejection mixer according to claim 5, further comprising a differential amplifier integrated with the second polyphase filter in the input stage of the.
【請求項7】 前記第1の位相器は、さらに、前記第1
のポリフェーズフィルタの1段目の回路部分と2段目の
回路部分との間に挿入され、前記第1のポリフェーズフ
ィルタと一体化されたベース接地アンプを有し、 前記第2の位相器は、さらに、前記第2のポリフェーズ
フィルタの1段目の回路部分と2段目の回路部分との間
に挿入され、前記第2のポリフェーズフィルタと一体化
されたベース接地アンプを有することを特徴とする請求
項6記載のイメージリジェクションミキサ。
7. The first phaser further comprises:
A common ground amplifier integrated between the first polyphase filter and the first polyphase filter, the second phaser being provided between the first polyphase filter and the second polyphase filter. Further has a common-base amplifier that is inserted between the first-stage circuit portion and the second-stage circuit portion of the second polyphase filter and is integrated with the second polyphase filter. An image rejection mixer according to claim 6.
【請求項8】 入力信号を、互いに位相の異なる第1お
よび第2の入力信号に分割して出力する第1の位相器
と、 入力された局部発信信号を、互いに位相の異なる第1お
よび第2の局部発信信号に分割して出力する第2の位相
器と、 前記第1の局部発信信号と前記第1の入力信号とを混合
する第1のミキサ回路と、 前記第2の局部発信信号と前記第2の入力信号とを混合
する第2のミキサ回路と、 前記第1および第2のミキサ回路からのそれぞれの出力
信号を加算し、所望の周波数の信号を出力する加算器と
を備え、 前記第1および第2のミキサ回路はそれぞれ、 エミッタ接地の差動アンプと、 前記エミッタ接地の差動アンプと共にギルバート・ミキ
サを構成するミキサ・セルと、 前記エミッタ接地の差動アンプと前記ミキサ・セルとの
間に挿入されたベース接地の差動アンプとを有すること
を特徴とするイメージリジェクションミキサ。
8. A first phaser for dividing an input signal into first and second input signals having mutually different phases and outputting the first and second input signals, and first and second local oscillator signals having mutually different phases. A second phase shifter for dividing and outputting the two local oscillation signals; a first mixer circuit for mixing the first local oscillation signal and the first input signal; and a second local oscillation signal And a second mixer circuit for mixing the second input signal with each other, and an adder for adding output signals from the first and second mixer circuits and outputting a signal of a desired frequency. The first and second mixer circuits respectively include a grounded-emitter differential amplifier, a mixer cell that forms a Gilbert mixer together with the grounded-emitter differential amplifier, the grounded-emitter differential amplifier, and the mixer.・ With cells Image rejection mixer, characterized in that it comprises a differential amplifier of the inserted base grounded.
【請求項9】 前記第1の位相器は、2段構成の第1の
ポリフェーズフィルタを有し、 前記第2の位相器は、2段構成の第2のポリフェーズフ
ィルタを有し、 前記第1のポリフェーズフィルタの1段目の回路を構成
する各回路素子の接続状態と、前記第2のポリフェーズ
フィルタの1段目の回路を構成する各回路素子の接続状
態とが、互いに鏡像的な関係にあり、 前記第1のポリフェーズフィルタの2段目の回路を構成
する各回路素子の接続状態と、前記第2のポリフェーズ
フィルタの2段目の回路を構成する各回路素子の接続状
態とが、互いに鏡像的な関係にあるように構成されてい
ることを特徴とする請求項8記載のイメージリジェクシ
ョンミキサ。
9. The first phaser has a two-stage first polyphase filter, and the second phaser has a two-stage second polyphase filter, The connection state of each circuit element forming the first-stage circuit of the first polyphase filter and the connection state of each circuit element forming the first-stage circuit of the second polyphase filter are mirror images of each other. And the connection state of each circuit element forming the second-stage circuit of the first polyphase filter and the connection state of each circuit element forming the second-stage circuit of the second polyphase filter. 9. The image rejection mixer according to claim 8, wherein the connection state and the connection state are mirror images of each other.
【請求項10】 2段構成の第1のポリフェーズフィル
タを有し、入力信号を、互いに位相の異なる第1および
第2の入力信号に分割して出力する第1の位相器と、 2段構成の第2のポリフェーズフィルタを有し、入力さ
れた局部発信信号を、互いに位相の異なる第1および第
2の局部発信信号に分割して出力する第2の位相器と、 前記第1の局部発信信号と前記第1の入力信号とを混合
する第1のミキサ回路と、 前記第2の局部発信信号と前記第2の入力信号とを混合
する第2のミキサ回路と、 前記第1および第2のミキサ回路からのそれぞれの出力
信号を加算し、所望の周波数の信号を出力する加算器と
を備え、 前記第1および第2のポリフェーズフィルタの1段目、
2段目の回路はそれぞれ、 両端に信号の入力端および出力端が設けられた複数の入
出力ラインと、 前記複数の入出力ライン上に配置された複数の抵抗素子
と、 隣接する前記入出力ライン間に配置されると共に、一端
が一方の入出力ラインの入力端に接続され、他端が他方
の入出力ラインの出力端に接続された複数の容量素子と
を有し、 前記第1のポリフェーズフィルタにおける前記各容量素
子の両端の接続状態と、それに対応する前記第2のポリ
フェーズフィルタにおける前記各容量素子の両端の接続
状態とが、前記入出力ライン上で互いに入出力逆の状態
にあるように構成されていることを特徴とするイメージ
リジェクションミキサ。
10. A first phaser having a two-stage first polyphase filter, which divides an input signal into first and second input signals having mutually different phases and outputs the first phaser, and two stages. A second phase shifter which has a second polyphase filter having a configuration and which divides an input local oscillation signal into first and second local oscillation signals having mutually different phases, and outputs the first local oscillation signal; A first mixer circuit that mixes a local oscillator signal and the first input signal; a second mixer circuit that mixes the second local oscillator signal and the second input signal; An adder for adding respective output signals from the second mixer circuit and outputting a signal of a desired frequency, the first stage of the first and second polyphase filters,
The second-stage circuit includes a plurality of input / output lines each having a signal input terminal and a signal output terminal at both ends, a plurality of resistance elements arranged on the plurality of input / output lines, and the adjacent input / output terminals. A plurality of capacitive elements that are arranged between the lines and have one end connected to the input end of one input / output line and the other end connected to the output end of the other input / output line; The connection state of both ends of each capacitance element in the polyphase filter and the corresponding connection state of both ends of each capacitance element in the second polyphase filter are opposite to each other on the input / output line. An image rejection mixer, characterized in that it is configured as in.
JP2001399378A 2001-12-28 2001-12-28 Active poly-phase filter amplifier, mixer circuit, and image rejection mixer Pending JP2003198329A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001399378A JP2003198329A (en) 2001-12-28 2001-12-28 Active poly-phase filter amplifier, mixer circuit, and image rejection mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001399378A JP2003198329A (en) 2001-12-28 2001-12-28 Active poly-phase filter amplifier, mixer circuit, and image rejection mixer

Publications (1)

Publication Number Publication Date
JP2003198329A true JP2003198329A (en) 2003-07-11

Family

ID=27604436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001399378A Pending JP2003198329A (en) 2001-12-28 2001-12-28 Active poly-phase filter amplifier, mixer circuit, and image rejection mixer

Country Status (1)

Country Link
JP (1) JP2003198329A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007018030A1 (en) * 2005-08-09 2007-02-15 Nec Corporation Frequency synthesizer
JP2008067090A (en) * 2006-09-07 2008-03-21 Samsung Electronics Co Ltd Frequency converter
JP2009239764A (en) * 2008-03-28 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> Variable frequency divider
WO2011032618A1 (en) * 2009-09-16 2011-03-24 Mediatek Singapore Pte. Ltd. Mixer circuit, integrated circuit device and radio frequency communication unit
US8217715B2 (en) 2009-09-08 2012-07-10 Denso Corporaiton Active polyphase filter producing two difference outputs having phase difference of π/2 radians
EP3229370A1 (en) * 2016-04-08 2017-10-11 MediaTek Inc. Phase-rotated harmonic-rejection mixer apparatus
US20170346510A1 (en) * 2016-05-26 2017-11-30 MediaTek Singapore PTE, Limited Quadrature transmitter, wireless communication unit, and method for spur suppression
CN107834997A (en) * 2017-12-08 2018-03-23 成都前锋电子仪器有限责任公司 A kind of filtering gain circuit
US10419046B2 (en) 2016-05-26 2019-09-17 Mediatek Singapore Pte. Ltd Quadrature transmitter, wireless communication unit, and method for spur suppression
CN110880916A (en) * 2018-09-06 2020-03-13 精工爱普生株式会社 Circuit device, oscillator, electronic apparatus, and moving object
CN111683214A (en) * 2020-06-24 2020-09-18 珠海市普斯赛特科技有限公司 Single local oscillator frequency reduction circuit and frequency demultiplier
CN113965167A (en) * 2021-09-13 2022-01-21 天津大学 Ultra-wideband image rejection mixer suitable for 5G communication system
JP2023505071A (en) * 2019-11-26 2023-02-08 チュービス テクノロジー インコーポレイテッド Wideband tunable frequency single sideband converter with PVT tracking

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741926B2 (en) 2005-08-09 2010-06-22 Nec Corporation Frequency synthesizer having improved frequency hopping
WO2007018030A1 (en) * 2005-08-09 2007-02-15 Nec Corporation Frequency synthesizer
JP4793595B2 (en) * 2005-08-09 2011-10-12 日本電気株式会社 Frequency synthesizer
JP2008067090A (en) * 2006-09-07 2008-03-21 Samsung Electronics Co Ltd Frequency converter
JP2009239764A (en) * 2008-03-28 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> Variable frequency divider
US8217715B2 (en) 2009-09-08 2012-07-10 Denso Corporaiton Active polyphase filter producing two difference outputs having phase difference of π/2 radians
US8112059B2 (en) 2009-09-16 2012-02-07 Mediatek Singapore Pte. Ltd. Mixer circuit, integrated circuit device and radio frequency communication unit
CN102498660A (en) * 2009-09-16 2012-06-13 联发科技(新加坡)私人有限公司 Mixer circuit, integrated circuit device and radio frequency communication unit
CN104980110A (en) * 2009-09-16 2015-10-14 联发科技(新加坡)私人有限公司 Mixer circuit, integrated circuit device and radio frequency communication unit
WO2011032618A1 (en) * 2009-09-16 2011-03-24 Mediatek Singapore Pte. Ltd. Mixer circuit, integrated circuit device and radio frequency communication unit
EP3229370A1 (en) * 2016-04-08 2017-10-11 MediaTek Inc. Phase-rotated harmonic-rejection mixer apparatus
US10171034B2 (en) 2016-04-08 2019-01-01 Mediatek Inc. Phase-rotated harmonic-rejection mixer apparatus
US10419046B2 (en) 2016-05-26 2019-09-17 Mediatek Singapore Pte. Ltd Quadrature transmitter, wireless communication unit, and method for spur suppression
US20170346510A1 (en) * 2016-05-26 2017-11-30 MediaTek Singapore PTE, Limited Quadrature transmitter, wireless communication unit, and method for spur suppression
US10009050B2 (en) * 2016-05-26 2018-06-26 Mediatek Singapore Pte. Ltd. Quadrature transmitter, wireless communication unit, and method for spur suppression
CN107834997A (en) * 2017-12-08 2018-03-23 成都前锋电子仪器有限责任公司 A kind of filtering gain circuit
CN107834997B (en) * 2017-12-08 2024-02-06 成都前锋电子仪器有限责任公司 Filtering gain circuit
CN110880916A (en) * 2018-09-06 2020-03-13 精工爱普生株式会社 Circuit device, oscillator, electronic apparatus, and moving object
CN110880916B (en) * 2018-09-06 2023-06-13 精工爱普生株式会社 Circuit device, oscillator, electronic apparatus, and moving object
JP2023505071A (en) * 2019-11-26 2023-02-08 チュービス テクノロジー インコーポレイテッド Wideband tunable frequency single sideband converter with PVT tracking
JP7555411B2 (en) 2019-11-26 2024-09-24 チュービス テクノロジー インコーポレイテッド Wideband tunable frequency single sideband converter using pvt tracking - Patents.com
CN111683214A (en) * 2020-06-24 2020-09-18 珠海市普斯赛特科技有限公司 Single local oscillator frequency reduction circuit and frequency demultiplier
CN113965167A (en) * 2021-09-13 2022-01-21 天津大学 Ultra-wideband image rejection mixer suitable for 5G communication system
CN113965167B (en) * 2021-09-13 2024-04-05 天津大学 Ultra-wideband image rejection mixer suitable for 5G communication system

Similar Documents

Publication Publication Date Title
JP4647361B2 (en) Semiconductor integrated circuit
US7130604B1 (en) Harmonic rejection mixer and method of operation
US6606489B2 (en) Differential to single-ended converter with large output swing
JP2003198329A (en) Active poly-phase filter amplifier, mixer circuit, and image rejection mixer
JP2003078430A (en) Triple band receiving apparatus of mobile communication terminal
JPH10112613A (en) Integrated image blocking mixer
JP2006166277A (en) Transmission/reception apparatus and module
JP3813083B2 (en) Transceiver
EP1557949A1 (en) Low-noise differential bias circuit and differential signal processing apparatus
JP2006101478A (en) Semiconductor integrated circuit for communication, and wireless communications system
JP2004343164A (en) Semiconductor integrated circuit for communication and radio communication system
JP2007537647A (en) Balanced mixer with load impedance calibration means
JP2004159342A (en) Balanced sub-harmonic mixer
JP2006314029A (en) Semiconductor integrated circuit device for radio communication
US6798294B2 (en) Amplifier with multiple inputs
TW201417493A (en) Receiver radio frequency front-end circuit and low noise amplifier thereof
JP4536528B2 (en) Low noise bias circuit for differential and differential signal processing device
US20060091944A1 (en) I/Q quadrature demodulator
JPH11308054A (en) Doubly-balanced modulator and quadrature modulator
JP2005533375A (en) Direct conversion receiver using vertical bipolar junction transistor implemented in deep n-well CMOS process
US7340232B2 (en) Receiving system and semiconductor integrated circuit device for processing wireless communication signal
US20040087298A1 (en) Local signal generation circuit
JP4524460B2 (en) Semiconductor integrated circuit for RF communication
JP2003535544A (en) Low noise, low distortion maxiable Gilbert mixer signal processing system and method with AGC function
JPH0927734A (en) Tuner of satellite receiving system, and method for selecting required channel carrier frequency from among input signal frequency group of satellite receiving system

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040202

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040302

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040430

A131 Notification of reasons for refusal

Effective date: 20040712

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20041130

Free format text: JAPANESE INTERMEDIATE CODE: A02