JP2003189640A - Power converter - Google Patents

Power converter

Info

Publication number
JP2003189640A
JP2003189640A JP2001381784A JP2001381784A JP2003189640A JP 2003189640 A JP2003189640 A JP 2003189640A JP 2001381784 A JP2001381784 A JP 2001381784A JP 2001381784 A JP2001381784 A JP 2001381784A JP 2003189640 A JP2003189640 A JP 2003189640A
Authority
JP
Japan
Prior art keywords
converter
voltage
power
switching
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001381784A
Other languages
Japanese (ja)
Inventor
Yoshito Kato
藤 義 人 加
Hiroaki Matsumoto
本 博 明 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba IT and Control Systems Corp
Original Assignee
Toshiba Corp
Toshiba IT and Control Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba IT and Control Systems Corp filed Critical Toshiba Corp
Priority to JP2001381784A priority Critical patent/JP2003189640A/en
Publication of JP2003189640A publication Critical patent/JP2003189640A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To keep stable control even under such a load which repeats powerrunning/regeneration frequently. <P>SOLUTION: A thyristor converter comprises a forward converter which supplies a DC power to a voltage type inverter load and an inverter which regenerates the regeneration electric power from the voltage type inverter into an AC power source. The electric power converter selectively operates/ controls the forward converter or the inverter through a current mirror loop so that the deviation of a DC-side main circuit voltage of the thyristor converter relative to a voltage reference comes to be zero. If the DC-side main circuit voltage drops, switching between the forward converter and the inverter is limited until the voltage reaches a prescribed level where the voltage type inverter is controlled with no obstruction. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、直流主回路に平滑
コンデンサを有し、力行運転用順変換器および回生運転
用逆変換器からなるサイリスタ変換器により、電圧形イ
ンバータ等の負荷に対し直流電力を供給する電力変装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention uses a thyristor converter having a smoothing capacitor in a DC main circuit and comprising a forward converter for powering operation and an inverse converter for regenerative operation to provide a direct current to a load such as a voltage source inverter. The present invention relates to a power converter that supplies power.

【0002】[0002]

【従来の技術】入力側に平滑コンデンサを有する直流入
力形の電圧形インバータ等に代表されるインバータ装置
を複数台運転する場合、これらの負荷に対し共通の電力
変換装置を用いるシステム構成を図4に示す。
2. Description of the Related Art When operating a plurality of inverter devices represented by a DC input voltage source inverter having a smoothing capacitor on the input side, a system configuration using a common power converter for these loads is shown in FIG. Shown in.

【0003】図4において、交流電源1には交流電力を
直流に変換するための順変換器20と負荷からの回生電
力を交流電源1に回生させるための逆変換器21から構
成されたサイリスタ変換器2が接続されている。サイリ
スタ変換器2の直流端は平滑リアクトル3および平滑コ
ンデンサ4からなる平滑回路を介して、負荷である複数
の直流入力式の電圧形インバータ5に接続されている。
各インバータ5にはそれぞれ負荷として交流電動機6が
接続されている。
In FIG. 4, an AC power source 1 is a thyristor converter including a forward converter 20 for converting AC power to DC and an inverse converter 21 for regenerating regenerative power from a load to the AC power source 1. Device 2 is connected. The DC terminal of the thyristor converter 2 is connected to a plurality of DC input type voltage source inverters 5 as loads via a smoothing circuit composed of a smoothing reactor 3 and a smoothing capacitor 4.
An AC motor 6 is connected to each inverter 5 as a load.

【0004】このように構成された電力変換装置の制御
には、サイリスタ変換器2すなわち順変換器20および
逆変換器21の制御と、電圧形インバータ5の制御とが
あり得るが、ここでは負荷として機能する後者すなわち
電圧形インバータ5は本発明の要旨に直接には関係しな
いのでその制御の詳細には触れず、前者すなわちサイリ
スタ変換器2の制御についてのみ以下に説明する。
Control of the power converter configured as described above may include control of the thyristor converter 2, that is, the forward converter 20 and the inverse converter 21, and control of the voltage source inverter 5, but here, the load is used. Since the latter, that is, the voltage source inverter 5 which functions as the above, is not directly related to the gist of the present invention, its control will not be described in detail, and only the former, that is, the control of the thyristor converter 2 will be described below.

【0005】電圧制御回路(AVR)9において、電圧
基準信号Vrefと、電圧検出器7で検出された順変換器
20の出力電圧Vdに係る直流電圧検出値Vfbkとを比較
し、その偏差(電圧偏差)Vdevをゼロにするための電
流基準Irefを生成する。電流制御回路(ACR)10
において、電流基準信号Irefと、電流検出器8で検出
されるサイリスタ変換器2の交流側電流検出値Ifbkと
を比較し、その偏差(電流偏差)をゼロにするような位
相制御信号PHを生成する。この位相制御信号PHに基
づき位相制御回路(PHC)11を介してサイリスタ変
換器2を運転制御する。これによりサイリスタ変換器2
の直流側出力電圧すなわち直流電圧Vdが電圧基準Vref
に対応した値になるように制御される。
In the voltage control circuit (AVR) 9, the voltage reference signal Vref is compared with the DC voltage detection value Vfbk relating to the output voltage Vd of the forward converter 20 detected by the voltage detector 7, and the deviation (voltage Deviation) A current reference Iref for making Vdev zero is generated. Current control circuit (ACR) 10
At, the current reference signal Iref is compared with the AC side current detection value Ifbk of the thyristor converter 2 detected by the current detector 8 to generate a phase control signal PH that makes the deviation (current deviation) zero. To do. Based on this phase control signal PH, the operation of the thyristor converter 2 is controlled via the phase control circuit (PHC) 11. This allows the thyristor converter 2
DC side output voltage, that is, DC voltage Vd is the voltage reference Vref
Is controlled so that the value corresponds to.

【0006】位相制御回路11は位相制御信号PHに応
じた点弧位相のゲート信号G1(順変換器20用)また
はゲート信号G2(逆変換器21用)を出力するもので
あって、切替判別回路(CHG)13で判別された電流
基準Irefの極性が正の場合は判別信号Aを出力し順変
換器20を運転制御するためのゲート信号G1の出力を
許可し、電流基準Irefの極性が負の場合は判別信号B
を出力し逆変換器21を運転制御するためのゲート信号
G2の出力を許可する。このようにして、順変換器20
か逆変換器21のいずれか一方を運転制御する。
The phase control circuit 11 outputs a gate signal G1 (for the forward converter 20) or a gate signal G2 (for the inverse converter 21) having an ignition phase according to the phase control signal PH, and the switching judgment is made. When the polarity of the current reference Iref determined by the circuit (CHG) 13 is positive, the determination signal A is output and the output of the gate signal G1 for controlling the operation of the forward converter 20 is permitted. Discrimination signal B if negative
Is output to permit the output of the gate signal G2 for controlling the operation of the inverse converter 21. In this way, the forward converter 20
One of the two or the inverse converter 21 is operated and controlled.

【0007】メモリ回路(MEM)12は、図5のフロ
ーチャートを参照して説明するに、切替判別回路13で
電流基準Irefの極性の変化が判別されると(ステップ
S21,S22,S24)、その時点で直流電圧検出値
Vfbkから、切替動作により制御が移行される順変換器
20または逆変換器21の動作の初期位相を決定してそ
れを保持する。順変換器20から逆変換器21への制御
切替動作(ステップS25)、または逆変換器21から
順変換器20への制御切替動作(ステップS23)の期
間は、メモリ回路12に保持された初期位相に応じた点
弧位相のゲート信号を逆変換器21または順変換器20
へ出力する(ステップS26)。
As will be described with reference to the flow chart of FIG. 5, the memory circuit (MEM) 12 judges that the change of the polarity of the current reference Iref is detected by the switching judgment circuit 13 (steps S21, S22, S24). At the time point, the initial phase of the operation of the forward converter 20 or the inverse converter 21 to which the control is transferred by the switching operation is determined from the DC voltage detection value Vfbk and held. During the period of the control switching operation from the forward converter 20 to the inverse converter 21 (step S25) or the control switching operation from the inverse converter 21 to the forward converter 20 (step S23), the initial period held in the memory circuit 12 is held. An inverse converter 21 or a forward converter 20 converts a gate signal having an ignition phase corresponding to the phase.
(Step S26).

【0008】[0008]

【発明が解決しようとする課題】サイリスタ変換器が力
行/回生の運転を頻繁に繰返すような負荷の場合、サイ
リスタ変換器の切替時のデッドタイムに起因する過電圧
・過電流を生じることがある。図6は、例えばA部に示
すように直流電圧検出値Vfbkがわずかに上昇したこと
によりサイリスタ変換器2の切替運転を行い、その結
果、直流電圧検出値Vfbkおよび電流基準信号Irefの変
動を来し、そのため電流検出値Ifbkも変動することを
示している。
When the thyristor converter has a load that frequently repeats the operation of powering / regeneration, overvoltage and overcurrent may occur due to the dead time when the thyristor converter is switched. In FIG. 6, the switching operation of the thyristor converter 2 is performed due to a slight increase in the DC voltage detection value Vfbk, as shown in part A, and as a result, the DC voltage detection value Vfbk and the current reference signal Iref fluctuate. However, this shows that the detected current value Ifbk also fluctuates.

【0009】したがって本発明の課題は、力行/回生を
頻繁に繰返すような負荷の場合においても、安定した制
御を継続し得る電力変換装置を提供することにある。
Therefore, an object of the present invention is to provide a power conversion device which can continue stable control even in the case of a load in which power running / regeneration is frequently repeated.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に請求項1に係る発明は、交流電源からの交流電力を直
流電圧に変換し、負荷としての電圧形インバータに直流
電力を供給する順変換器と、電圧形インバータからの回
生電力を交流電源に回生させる逆変換器とからなるサイ
リスタ変換器を備え、与えられた電圧基準に対するサイ
リスタ変換器の直流側主回路電圧の偏差をゼロにするた
めの電流基準を生成し、その電流基準とサイリスタ変換
器の電流値との比較結果に基づいて位相制御信号を生成
し、その位相制御信号に応じた点弧位相のゲート信号を
用いて順変換器および逆変換器のいずれか一方を運転制
御するようにした電力変換装置において、直流側主回路
電圧が低下したとき、その直流側主回路電圧が電圧形イ
ンバータを制御するうえで支障のない所定のレベルに到
達するまでの期間は、順変換器と逆変換器との間の切替
動作を制限する手段を備えたことを特徴とする。この発
明によれば、順変換器と逆変換器との間の切替動作に対
し、直流電圧が、負荷インバータを制御するうえで支障
のないレベルに達するまでは、切替動作を制限すること
により、サイリスタ変換器が負荷インバータの過渡的な
出力の変化に反応しないようにすることができ、サイリ
スタ変換器を安定的に制御することができる。
In order to solve the above-mentioned problems, the invention according to claim 1 is an order in which AC power from an AC power supply is converted into DC voltage and DC power is supplied to a voltage source inverter as a load. Equipped with a thyristor converter consisting of a converter and an inverse converter that regenerates regenerative power from a voltage source inverter into an AC power supply, and eliminates the deviation of the DC side main circuit voltage of the thyristor converter from a given voltage reference. To generate a phase control signal based on the result of comparison between the current reference and the current value of the thyristor converter, and forward conversion using the gate signal of the ignition phase according to the phase control signal. In a power converter in which operation of either the power converter or the inverse converter is controlled, when the DC side main circuit voltage drops, the DC side main circuit voltage controls the voltage source inverter. Time to reach a predetermined level does not hinder upon is characterized in that it comprises means for limiting the switching operation between the forward converter and the inverter. According to the present invention, for the switching operation between the forward converter and the inverse converter, the switching operation is limited until the DC voltage reaches a level that does not hinder the control of the load inverter. It is possible to prevent the thyristor converter from reacting to a transient change in the output of the load inverter, and it is possible to stably control the thyristor converter.

【0011】請求項2に係る発明は、交流電源からの交
流電力を直流電圧に変換し、負荷としての電圧形インバ
ータに直流電力を供給する順変換器と、電圧形インバー
タからの回生電力を交流電源に回生させる逆変換器とか
らなるサイリスタ変換器を備え、与えられた電圧基準に
対するサイリスタ変換器の直流側主回路電圧の偏差をゼ
ロにするための電流基準を生成し、その電流基準とサイ
リスタ変換器の電流値との比較結果に基づいて位相制御
信号を生成し、その位相制御信号に応じた点弧位相のゲ
ート信号を用いて順変換器および逆変換器のいずれか一
方を運転制御するようにした電力変換装置において、電
圧基準と直流主回路電圧との差として得られる電圧偏差
が低減したとき、その電圧偏差が電圧形インバータを制
御するうえで支障のない所定のレベルに到達するまでの
期間は、順変換器と逆変換器との間の切替動作を制限す
る手段を備えたことを特徴とする。電圧基準に対する直
流電圧の差に係る電圧偏差が、負荷インバータを制御す
るうえで支障のない所定のレベルに到達するまでの期間
は、サイリスタ変換器の切替動作を制限することによ
り、サイリスタ変換器を安定的に制御することができ
る。
According to a second aspect of the present invention, a forward converter for converting the AC power from the AC power supply into a DC voltage and supplying the DC power to the voltage source inverter as a load, and the regenerative power from the voltage source inverter to the AC source. It is equipped with a thyristor converter consisting of an inverse converter that regenerates the power supply, and generates a current reference for zeroing the deviation of the main circuit voltage on the DC side of the thyristor converter from the given voltage reference. A phase control signal is generated based on the result of comparison with the current value of the converter, and one of the forward converter and the inverse converter is operation-controlled using the gate signal of the ignition phase corresponding to the phase control signal. In such a power converter, when the voltage deviation obtained as the difference between the voltage reference and the DC main circuit voltage decreases, the voltage deviation hinders the control of the voltage source inverter. No period to reach a predetermined level, characterized by comprising means for limiting the switching operation between the forward converter and the inverter. During the period until the voltage deviation related to the difference of the DC voltage with respect to the voltage reference reaches a predetermined level that does not hinder the control of the load inverter, the switching operation of the thyristor converter is limited to limit the thyristor converter. It can be controlled stably.

【0012】請求項3に係る発明は、交流電源からの交
流電力を直流電圧に変換し、負荷としての電圧形インバ
ータに直流電力を供給する順変換器と、電圧形インバー
タからの回生電力を交流電源に回生させる逆変換器とか
らなるサイリスタ変換器を備え、与えられた電圧基準に
対するサイリスタ変換器の直流側主回路電圧の偏差をゼ
ロにするための電流基準を生成し、その電流基準とサイ
リスタ変換器の電流値との比較結果に基づいて位相制御
信号を生成し、その位相制御信号に応じた点弧位相のゲ
ート信号を用いて順変換器および逆変換器のいずれか一
方を運転制御するようにした電力変換装置において、電
流基準の時間積分値が低下したとき、その電流基準の時
間積分値が電圧形インバータを制御するうえで支障のな
い所定のレベルに到達するまでの期間は、順変換器と逆
変換器との間の切替を制限する手段を備えたことを特徴
とする。この発明によれば、電流基準積分値が所定レベ
ルに到達するまでの期間は、サイリスタ変換器の切替動
作を制限することにより、サイリスタ変換器を安定的に
制御することができる。
According to the third aspect of the present invention, a forward converter for converting the AC power from the AC power supply into a DC voltage and supplying the DC power to the voltage type inverter as a load, and the regenerative power from the voltage type inverter are converted into AC. It is equipped with a thyristor converter consisting of an inverse converter that regenerates the power supply, and generates a current reference for zeroing the deviation of the main circuit voltage on the DC side of the thyristor converter from the given voltage reference. A phase control signal is generated based on the result of comparison with the current value of the converter, and one of the forward converter and the inverse converter is operation-controlled using the gate signal of the ignition phase corresponding to the phase control signal. In such a power conversion device, when the current-based time integrated value decreases, the current-based time integrated value becomes a predetermined level that does not hinder the control of the voltage-source inverter. Time to reach is characterized in that it comprises means for limiting the switching between the forward converter and the inverter. According to the present invention, the thyristor converter can be stably controlled by limiting the switching operation of the thyristor converter until the current reference integrated value reaches the predetermined level.

【0013】請求項4に係る発明は、請求項1ないし3
のいずれか1項に記載の電力変換装置において、順変換
器への切替を制限している間に切替制限が解除された
時、正極性側に動作した電流基準は順変換器での運転が
可能な最小値に、また逆変換器への切替を制限している
間に切替制限が解除された時、負極性側に動作した電流
基準は逆変換器での運転が可能な最小値に、さらに位相
制御信号は所定のメモリ値にリセットすることにより、
制御系のオーバーシュートによるサイリスタ変換器の出
力電圧の変動を抑制する手段を備えたことを特徴とす
る。電圧偏差の極性が切替わった時点で、順変換器の切
替制限中に正側に動作した電流基準は逆変換器での運転
が可能な最小値に、逆変換器の切替制限中に負側に動作
した電流基準は順変換器での運転が可能な最小値に、ま
た位相制御信号は所定のメモリ値にリセットすることに
より、制御系のオーバーシュートによるサイリスタ変換
器の出力電圧の変動を抑制し、サイリスタ変換器を安定
的に制御することができる。
The invention according to claim 4 relates to claims 1 to 3.
In the power converter according to any one of paragraphs (1) to (7), when the switching restriction is released while the switching to the forward converter is being restricted, the current reference operated on the positive polarity side is When the switching limit is released to the minimum possible value and while switching to the inverse converter is being limited, the current reference operating on the negative polarity side is the minimum value at which operation in the inverse converter is possible, Furthermore, by resetting the phase control signal to a predetermined memory value,
It is characterized in that it is provided with means for suppressing fluctuations in the output voltage of the thyristor converter due to overshoot of the control system. When the polarity of the voltage deviation was switched, the current reference that operated on the positive side during the switching limit of the forward converter was set to the minimum value at which the inverter can operate, and the negative side during the switching limit of the inverse converter. The current reference that operates in the above manner is reset to the minimum value that allows operation in the forward converter, and the phase control signal is reset to a predetermined memory value to suppress fluctuations in the output voltage of the thyristor converter due to overshoot of the control system. However, the thyristor converter can be controlled stably.

【0014】請求項5に係る発明は、請求項1ないし3
のいずれか1項に記載の電力変換装置において、順変換
器と逆変換器との間の切替を制限している間は、電流基
準をゼロにリセットし、位相制御信号は所定のメモリ値
を出力し続けることにより、切替制限が解除された時
の、制御系のオーバーシュートによるサイリスタ変換器
の出力電圧の変動を抑制する手段を備えたことを特徴と
する。サイリスタ変換器の切替制限中は、電流基準をゼ
ロにリセットし、位相制御信号は所定のメモリ値を出力
し続けることにより、サイリスタ変換器の切替制限が解
除された時の、制御系のオーバーシュートによるサイリ
スタ変換器の出力電圧の変動を抑制し、サイリスタ変換
器を安定的に制御することができる。
The invention according to claim 5 relates to claims 1 to 3.
In the power converter according to any one of paragraphs (1) to (5), the current reference is reset to zero and the phase control signal outputs a predetermined memory value while switching between the forward converter and the inverse converter is limited. It is characterized by comprising means for suppressing the fluctuation of the output voltage of the thyristor converter due to the overshoot of the control system when the switching limitation is released by continuing to output. When the switching limit of the thyristor converter is reset, the current reference is reset to zero, and the phase control signal continues to output the specified memory value, so that the overshoot of the control system when the switching limit of the thyristor converter is released. It is possible to suppress the fluctuation of the output voltage of the thyristor converter due to and to stably control the thyristor converter.

【0015】請求項6に係る発明は、請求項1ないし3
のいずれか1項に記載の電力変換装置において、電圧基
準に対する直流主回路電圧の偏差として得られる電圧偏
差もしくは電流基準がサイリスタ変換器の切替レベルに
達しても平滑コンデンサに流れる電流の極性が電圧偏差
を打ち消す方向であるときは、順変換器と逆変換器との
間の切替を制限する手段を備えたことを特徴とする。直
流側主回路に接続された平滑コンデンサの電流を検出
し、電圧基準に対する直流電圧の差に係る電圧偏差もし
くは電流基準がサイリスタ変換器の切替レベルに達して
も、平滑コンデンサの電流の極性が電圧偏差を打消す方
向に作用していれば、サイリスタ変換器の切替動作を制
限することにより、サイリスタ変換器を安定的に制御す
ることができる。
The invention according to claim 6 is the invention according to claims 1 to 3.
In the power converter according to any one of the items 1 to 3, even if a voltage deviation obtained as a deviation of a DC main circuit voltage with respect to a voltage reference or a current reference reaches a switching level of a thyristor converter, a polarity of a current flowing through a smoothing capacitor is a voltage. When the deviation is canceled, a means for limiting switching between the forward converter and the inverse converter is provided. The current of the smoothing capacitor connected to the DC side main circuit is detected, and even if the voltage deviation related to the difference of the DC voltage from the voltage reference or the current reference reaches the switching level of the thyristor converter, the polarity of the current of the smoothing capacitor is the voltage. If the deviation is canceled, the thyristor converter can be stably controlled by limiting the switching operation of the thyristor converter.

【0016】[0016]

【発明の実施の形態】図1および図2に本発明の実施の
形態を示す。図1において、図4のものと同一の回路要
素には同一符号を付して、それらの個々の説明は省略す
る。
1 and 2 show an embodiment of the present invention. In FIG. 1, the same circuit elements as those in FIG. 4 are designated by the same reference numerals, and their individual description will be omitted.

【0017】図1の制御装置には積分回路14および切
替条件回路15が設けられている。また、図4のメモリ
回路12の代わりにメモリ回路(MEM)16が設けら
れ、切替判別回路13の代わりに切替判別回路(CH
G)17が設けられている。図1の装置には、さらに、
図1の主回路中の平滑コンデンサ4の電流Idcを検出す
る電流検出器22が設けられている。
The control device of FIG. 1 is provided with an integrating circuit 14 and a switching condition circuit 15. Further, a memory circuit (MEM) 16 is provided instead of the memory circuit 12 of FIG. 4, and a switching determination circuit (CH) is provided instead of the switching determination circuit 13.
G) 17 is provided. The device of FIG.
A current detector 22 for detecting the current Idc of the smoothing capacitor 4 in the main circuit of FIG. 1 is provided.

【0018】積分回路14は電流制御回路9から出力さ
れる電流基準信号Irefを積分し、その積分値ΣIrefを
出力する。切替条件回路15は、積分回路14で得られ
た電流基準積分値ΣIrefのほかに、電流検出器22に
よって検出されたコンデンサ電流Idc、および電圧偏差
信号Vdevを入力とし、図2を参照して説明する3条件
をOR論理で満たしたとき切替不許可信号S1を出力す
る。
The integrating circuit 14 integrates the current reference signal Iref output from the current control circuit 9 and outputs the integrated value ΣIref. The switching condition circuit 15 inputs the capacitor current Idc detected by the current detector 22 and the voltage deviation signal Vdev in addition to the current reference integrated value ΣIref obtained by the integration circuit 14, and will be described with reference to FIG. When the three conditions are satisfied by OR logic, the switching disapproval signal S1 is output.

【0019】メモリ回路16は、電圧検出器7によって
検出された直流電圧検出値Vfbk、および切替条件回路
15から出力される切替不許可信号S1を入力とし、切
替条件回路15からの切替不許可信号S1の変化が判別
されたとき、その時点での直流電圧検出値Vfbkから、
切替動作により制御が移行される順変換器20または逆
変換器21の動作の初期位相を決定してそれを保持す
る。
The memory circuit 16 receives the DC voltage detection value Vfbk detected by the voltage detector 7 and the switching non-permission signal S1 output from the switching condition circuit 15, and receives the switching non-permission signal from the switching condition circuit 15. When the change of S1 is determined, from the DC voltage detection value Vfbk at that time,
The initial phase of the operation of the forward converter 20 or the inverse converter 21 to which the control is transferred by the switching operation is determined and held.

【0020】切替判別回路17は、電流制御回路9から
の電流基準Iref、および切替条件回路15からの切替
不許可信号S1を入力とし、切替不許可信号S1がイン
アクティブ(S1=0)であるときに限って、電流基準
Irefの極性が正の場合は判別信号Aを出力し順変換器
20を運転制御するためのゲート信号G1の出力を許可
し、電流基準Irefの極性が負の場合は判別信号Bを出
力し逆変換器21を運転制御するためのゲート信号G2
の出力を許可する。切替不許可信号S1がアクティブ
(S1=1)である期間中は、判別信号AまたはBの切
替を不許可とし、サイリスタ変換器2の切替ができない
ように制限する。
The switching determination circuit 17 receives the current reference Iref from the current control circuit 9 and the switching non-permission signal S1 from the switching condition circuit 15, and the switching non-permission signal S1 is inactive (S1 = 0). Only when the polarity of the current reference Iref is positive, the discrimination signal A is output to permit the output of the gate signal G1 for controlling the operation of the forward converter 20, and when the polarity of the current reference Iref is negative, Gate signal G2 for outputting the discrimination signal B and controlling the operation of the inverse converter 21
Output is allowed. During the period when the switching disapproval signal S1 is active (S1 = 1), switching of the determination signal A or B is disapproved, and the thyristor converter 2 is restricted from switching.

【0021】図2に示すように、切替条件回路15は、
電圧偏差Vdev、積分回路14で得られた電流基準積分
値ΣIref、および電流検出器22によって検出された
コンデンサ電流Idcを入力とし、3条件をOR論理で満
たしたとき切替不許可信号S1を出力する。切替条件回
路15は、絶対値化回路23、切替条件判定回路24、
絶対値化回路25、切替条件判定回路26、極性判定器
27およびORゲート28,29からなっている。
As shown in FIG. 2, the switching condition circuit 15 includes
The voltage deviation Vdev, the current reference integrated value ΣIref obtained by the integrating circuit 14, and the capacitor current Idc detected by the current detector 22 are input, and when the three conditions are satisfied by the OR logic, the switching disapproval signal S1 is output. . The switching condition circuit 15 includes an absolute value conversion circuit 23, a switching condition determination circuit 24,
An absolute value conversion circuit 25, a switching condition determination circuit 26, a polarity determination device 27, and OR gates 28 and 29.

【0022】第1の切替条件判定のために、絶対値化回
路23により電圧偏差Vdevの絶対値|Vdev|を求め、
これを切替条件判定回路24で切替制限設定値Aと比較
し、A>|Vdev|のときにORゲート28を介して切
替不許可信号S1=1を出力する。切替制限設定値A
は、電圧偏差Vdevの絶対値が電圧基準Vrefに対して許
容される直流電圧変動分として設定される。第2の切替
条件判定のために、絶対値化回路25により電流基準積
分値ΣIrefの絶対値|ΣIref|を求め、これを切替条
件判定回路24で切替制限設定値Bと比較し、B>|Σ
Iref|のときにORゲート29,28を介して切替不
許可信号S1=1を出力する。切替制限設定値Bは、電
流基準積分値ΣIrefの絶対値が電圧基準Vrefに対して
許容される直流電圧の変動分として設定される。第3の
切替条件判定のために、極性判定器27でコンデンサ電
流Idcの極性が電圧偏差Vdevを打消す方向に作用する
ものであるかを判定し、作用するものであればORゲー
ト29,28を介して切替不許可信号S1=1を出力す
る。このようにして、3つの切替条件判定のいずれかを
満たしたときに切替不許可信号S1=1を出力する。
To determine the first switching condition, the absolute value conversion circuit 23 obtains the absolute value | Vdev | of the voltage deviation Vdev,
This is compared with the switching limit set value A in the switching condition determination circuit 24, and when A> | Vdev |, the switching disapproval signal S1 = 1 is output via the OR gate 28. Switching limit setting value A
Is set as the amount of DC voltage fluctuation in which the absolute value of the voltage deviation Vdev is allowed with respect to the voltage reference Vref. For the second switching condition determination, the absolute value conversion circuit 25 determines the absolute value | ΣIref | of the current reference integrated value ΣIref, and the switching condition determination circuit 24 compares this with the switching limit set value B, and B> | Σ
When Iref |, the switching prohibition signal S1 = 1 is output via the OR gates 29 and 28. The switching limit set value B is set as a variation of the DC voltage in which the absolute value of the current reference integrated value ΣIref is allowed with respect to the voltage reference Vref. In order to determine the third switching condition, the polarity determiner 27 determines whether the polarity of the capacitor current Idc acts in a direction to cancel the voltage deviation Vdev, and if it does, the OR gates 29, 28. The switch disapproval signal S1 = 1 is output via. In this way, the switching non-permission signal S1 = 1 is output when any one of the three switching condition determinations is satisfied.

【0023】図3に示すように、図1の装置の基本的動
作として、切替不許可信号S1がインアクティブすなわ
ちS=0であれば、負荷インバータ5が力行運転を行う
場合、電流基準Irefは、Iref>0であり、電圧基準V
refに従いゲート信号G1を介して運転中の順変換器2
0をそのまま継続運転する(ステップS10,S11,
S12)か、逆変換器21が運転中であれば順変換器2
0への切替を実行する(ステップS12,S13)。そ
のときメモリ16は、切替不許可信号S1が0から1へ
と変化した時点における直流電圧検出値Vfbkの位相を
初期位相として記憶し、それを保持する。また、負荷イ
ンバータ5が回生運転を行う場合、電流基準Irefは、
Iref<0であり、電圧基準Vrefに従いゲート信号G2
を介して運転中の逆変換器21をそのまま継続運転する
(ステップS10,S11,S14)か、順変換器20
が運転中であれば逆変換器21への切替を実行する(ス
テップS14,S15)。そのときのメモリ16の作用
は順変換器運転の場合と同様である。
As shown in FIG. 3, as a basic operation of the apparatus of FIG. 1, when the switching non-permission signal S1 is inactive, that is, S = 0, when the load inverter 5 performs the power running operation, the current reference Iref is , Iref> 0 and the voltage reference V
Forward converter 2 in operation according to ref via gate signal G1
0 is continuously operated as it is (steps S10, S11,
S12), or if the reverse converter 21 is in operation, the forward converter 2
Switching to 0 is executed (steps S12 and S13). At that time, the memory 16 stores the phase of the DC voltage detection value Vfbk at the time when the switching prohibition signal S1 changes from 0 to 1 as an initial phase and holds it. When the load inverter 5 performs regenerative operation, the current reference Iref is
Iref <0 and the gate signal G2 according to the voltage reference Vref.
The inverse converter 21 which is in operation is continuously operated as it is (steps S10, S11, S14) or the forward converter 20.
If is running, switching to the inverse converter 21 is executed (steps S14 and S15). The operation of the memory 16 at that time is similar to that in the case of the forward converter operation.

【0024】サイリスタ変換器が力行運転と回生運転を
頻繁に繰り返す一つの原因は、電圧制御信号や電流制御
信号のゼロ付近での極性変化に忠実に応答してしまうこ
とにある。そこで本発明においては、そのような不都合
を除去すべく、制御信号のゼロ付近での極性変化にあま
り忠実には追従しないようにするため、切替条件回路1
5が設けられているのであり、ここで上記3条件のいず
れかを満たす場合は、切替不許可信号S1をアクティブ
すなわちS1=1とし、まず切替判別回路17を介して
判別信号A/Bの切替を不許可とし、ゲート信号G1/
G2の切替を不許可にする。そして、電圧制御回路9が
出力する電流基準Irefを、回生運転が可能な最小値に
プリセットする(ステップS10,S17)。これによ
り、位相制御信号PHも同様に対応する値にプリセット
する。このようにして、逆変換器21への切替動作の制
限が解除された直後の変換器電流のオーバーシュートを
抑制することができる。
One of the reasons why the thyristor converter frequently repeats the power running operation and the regenerative operation is that it responds faithfully to the polarity change of the voltage control signal or the current control signal near zero. Therefore, in the present invention, in order to eliminate such inconvenience, in order not to follow the polarity change of the control signal near zero very faithfully, the switching condition circuit 1
5 is provided, and if any of the above three conditions is satisfied here, the switching non-permission signal S1 is made active, that is, S1 = 1, and the discrimination signal A / B is switched through the switching discrimination circuit 17. Is not allowed and gate signal G1 /
Disable G2 switching. Then, the current reference Iref output from the voltage control circuit 9 is preset to the minimum value that allows regenerative operation (steps S10 and S17). As a result, the phase control signal PH is similarly preset to the corresponding value. In this way, the overshoot of the converter current immediately after the restriction of the switching operation to the inverse converter 21 is released can be suppressed.

【0025】変換器電流のオーバーシュートを抑制する
他の方法として、切替条件回路15から出力される切替
不許可信号S1がアクティブであってサイリスタ変換器
2の切替動作制限中は、電流基準Irefをゼロにリセッ
トし、位相制御信号PHをメモリ位置に出力し続ける手
段を備えることができる。これによっても、サイリスタ
変換器2の切替動作制限が解除された直後の変換器出力
のオーバーシュートを抑制することができる。
As another method of suppressing the converter current overshoot, the current reference Iref is set while the switching prohibition signal S1 output from the switching condition circuit 15 is active and the switching operation of the thyristor converter 2 is limited. Means may be provided for resetting to zero and continuing to output the phase control signal PH to the memory location. This also makes it possible to suppress the overshoot of the converter output immediately after the restriction on the switching operation of the thyristor converter 2 is released.

【0026】[0026]

【発明の効果】本発明によれば、インバータを制御する
上で、支障の無い範囲内で、変換器の切替を最小限に留
めることが可能となり、変換器の切替動作に起因する制
御のデットタイム時の制御不安定を生じにくい電力変換
装置を提供することができる。
According to the present invention, it is possible to minimize the switching of the converter within a range that does not hinder the control of the inverter, and the dead of control caused by the switching operation of the converter. It is possible to provide a power conversion device that hardly causes control instability during time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態のブロック図。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】図1の装置における切替条件回路の詳細を示す
ブロック図。
FIG. 2 is a block diagram showing details of a switching condition circuit in the device of FIG.

【図3】本発明の切替過程を示すフローチャート。FIG. 3 is a flowchart showing a switching process of the present invention.

【図4】従来装置の回路構成を示すブロック図。FIG. 4 is a block diagram showing a circuit configuration of a conventional device.

【図5】図4の装置で実行される従来の切替過程を示す
フローチャート。
5 is a flowchart showing a conventional switching process executed by the apparatus of FIG.

【図6】従来装置における直流側電圧検出値および交流
側電流検出値の一例を示すタイムチャート。
FIG. 6 is a time chart showing an example of a DC side voltage detection value and an AC side current detection value in a conventional device.

【符号の説明】[Explanation of symbols]

1 交流電源 2 サイリスタ変換器 3 平滑リアクトル 4 平滑コンデンサ 5 電圧形インバータ 6 交流電動機 7 電圧検出器 8 電流検出器 9 電圧制御回路(AVR) 10 電流制御回路(ACR) 11 位相制御回路(PHC) 12 メモリ回路(MEM) 13 切替判別回路(CHG) 14 積分器 15 切替条件回路(SEL) 16 メモリ回路(MEM) 17 切替判別回路(CHG) 20 順変換器 21 逆変換器 22 電流検出器 23 絶対値化回路 24 切替条件判定回路 25 絶対値化回路 26 切替条件判定回路 27 極性判定器 S1 切替不許可信号 A 順変換器運転用判別信号 B 逆変換器運転用判別信号 PH 位相制御信号 G1 順変換器用ゲート信号 G2 逆変換器用ゲート信号 1 AC power supply 2 Thyristor converter 3 smooth reactor 4 Smoothing capacitor 5 voltage source inverter 6 AC motor 7 Voltage detector 8 Current detector 9 Voltage control circuit (AVR) 10 Current control circuit (ACR) 11 Phase control circuit (PHC) 12 Memory circuit (MEM) 13 Switching discrimination circuit (CHG) 14 Integrator 15 Switching condition circuit (SEL) 16 Memory circuit (MEM) 17 Switching discrimination circuit (CHG) 20 Forward converter 21 Inverter 22 Current detector 23 Absolute value conversion circuit 24 Switching condition judgment circuit 25 Absolute value conversion circuit 26 Switching condition determination circuit 27 Polarity detector S1 switching non-permission signal A Forward converter operating discrimination signal B Inverter operation discrimination signal PH phase control signal G1 Forward converter gate signal Gate signal for G2 inverse converter

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松 本 博 明 東京都府中市晴見町2丁目24番地の1 東 芝アイティー・コントロールシステム株式 会社内 Fターム(参考) 5H006 AA05 BB01 BB05 CA03 CB01 CC06 DA04 DB02 DB07 DC02 DC05 GA01 GA04 5H007 AA06 BB01 CA03 CB02 DA06 DB13 DC02 DC05 GA01 GA08   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Hiroaki Matsumoto             1-24 East, 2-24 Harumi-cho, Fuchu-shi, Tokyo             Shiba IT Control System Co., Ltd.             In the company F-term (reference) 5H006 AA05 BB01 BB05 CA03 CB01                       CC06 DA04 DB02 DB07 DC02                       DC05 GA01 GA04                 5H007 AA06 BB01 CA03 CB02 DA06                       DB13 DC02 DC05 GA01 GA08

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】交流電源からの交流電力を直流電圧に変換
し、負荷としての電圧形インバータに直流電力を供給す
る順変換器と、前記電圧形インバータからの回生電力を
前記交流電源に回生させる逆変換器とからなるサイリス
タ変換器を備え、与えられた電圧基準に対する前記サイ
リスタ変換器の直流側主回路電圧の偏差をゼロにするた
めの電流基準を生成し、その電流基準と前記サイリスタ
変換器の電流値との比較結果に基づいて位相制御信号を
生成し、その位相制御信号に応じた点弧位相のゲート信
号を用いて前記順変換器および逆変換器のいずれか一方
を運転制御するようにした電力変換装置において、前記
直流側主回路電圧が低下したとき、その直流側主回路電
圧が前記電圧形インバータを制御するうえで支障のない
所定のレベルに到達するまでの期間は、前記順変換器と
逆変換器との間の切替動作を制限する手段を備えたこと
を特徴とする電力変換装置。
1. A forward converter that converts AC power from an AC power supply into a DC voltage and supplies the DC power to a voltage source inverter as a load, and regenerative power from the voltage source inverter is regenerated by the AC power source. A thyristor converter including an inverse converter, and generates a current reference for zeroing a deviation of a DC side main circuit voltage of the thyristor converter with respect to a given voltage reference, and the current reference and the thyristor converter. A phase control signal is generated based on the result of comparison with the current value of, and one of the forward converter and the inverse converter is operated and controlled by using the gate signal of the ignition phase according to the phase control signal. In the power converter described above, when the DC side main circuit voltage drops, the DC side main circuit voltage reaches a predetermined level that does not hinder the control of the voltage source inverter. Period until the power conversion apparatus characterized by comprising means for restricting the switching operation between the forward converter and the inverter.
【請求項2】交流電源からの交流電力を直流電圧に変換
し、負荷としての電圧形インバータに直流電力を供給す
る順変換器と、前記電圧形インバータからの回生電力を
前記交流電源に回生させる逆変換器とからなるサイリス
タ変換器を備え、与えられた電圧基準に対する前記サイ
リスタ変換器の直流側主回路電圧の偏差をゼロにするた
めの電流基準を生成し、その電流基準と前記サイリスタ
変換器の電流値との比較結果に基づいて位相制御信号を
生成し、その位相制御信号に応じた点弧位相のゲート信
号を用いて前記順変換器および逆変換器のいずれか一方
を運転制御するようにした電力変換装置において、前記
電圧基準と前記直流主回路電圧との差として得られる電
圧偏差が低減したとき、その電圧偏差が前記電圧形イン
バータを制御するうえで支障のない所定のレベルに到達
するまでの期間は、前記順変換器と逆変換器との間の切
替動作を制限する手段を備えたことを特徴とする電力変
換装置。
2. A forward converter that converts AC power from an AC power supply into a DC voltage and supplies the DC power to a voltage-type inverter as a load, and regenerative power from the voltage-type inverter is regenerated by the AC power supply. A thyristor converter including an inverse converter, and generates a current reference for zeroing a deviation of a DC side main circuit voltage of the thyristor converter with respect to a given voltage reference, and the current reference and the thyristor converter. A phase control signal is generated based on the result of comparison with the current value of, and one of the forward converter and the inverse converter is operated and controlled by using the gate signal of the ignition phase according to the phase control signal. In the power converter described above, when the voltage deviation obtained as the difference between the voltage reference and the DC main circuit voltage is reduced, the voltage deviation controls the voltage source inverter. Time to reach a predetermined level without Ede trouble, the power conversion apparatus characterized by comprising means for restricting the switching operation between the forward converter and the inverter.
【請求項3】交流電源からの交流電力を直流電圧に変換
し、負荷としての電圧形インバータに直流電力を供給す
る順変換器と、前記電圧形インバータからの回生電力を
前記交流電源に回生させる逆変換器とからなるサイリス
タ変換器を備え、与えられた電圧基準に対する前記サイ
リスタ変換器の直流側主回路電圧の偏差をゼロにするた
めの電流基準を生成し、その電流基準と前記サイリスタ
変換器の電流値との比較結果に基づいて位相制御信号を
生成し、その位相制御信号に応じた点弧位相のゲート信
号を用いて前記順変換器および逆変換器のいずれか一方
を運転制御するようにした電力変換装置において、前記
電流基準の時間積分値が低下したとき、その電流基準の
時間積分値が前記電圧形インバータを制御するうえで支
障のない所定のレベルに到達するまでの期間は、前記順
変換器と逆変換器との間の切替を制限する手段を備えた
ことを特徴とする電力変換装置。
3. A forward converter that converts AC power from an AC power supply into a DC voltage and supplies the DC power to a voltage-type inverter as a load, and regenerative power from the voltage-source inverter is regenerated by the AC power supply. A thyristor converter including an inverse converter, and generates a current reference for zeroing a deviation of a DC side main circuit voltage of the thyristor converter with respect to a given voltage reference, and the current reference and the thyristor converter. A phase control signal is generated based on the result of comparison with the current value of, and one of the forward converter and the inverse converter is operated and controlled by using the gate signal of the ignition phase according to the phase control signal. In the power conversion device described above, when the time-integrated value of the current reference decreases, the predetermined time-integrated value of the current reference does not interfere with the control of the voltage source inverter. A period until Le, the power conversion apparatus characterized by comprising means for limiting the switching between the forward converter and the inverter.
【請求項4】請求項1ないし3のいずれか1項に記載の
電力変換装置において、前記順変換器への切替を制限し
ている間に切替制限が解除された時、正極性側に動作し
た電流基準は順変換器での運転が可能な最小値に、また
前記逆変換器への切替を制限している間に切替制限が解
除された時、負極性側に動作した電流基準は逆変換器で
の運転が可能な最小値に、さらに前記位相制御信号は所
定のメモリ値にリセットすることにより、制御系のオー
バーシュートによるサイリスタ変換器の出力電圧の変動
を抑制する手段を備えたことを特徴とする電力変換装
置。
4. The power conversion device according to claim 1, wherein when the switching restriction is released while the switching to the forward converter is restricted, the power converter operates on the positive polarity side. The current reference is the minimum value that allows operation in the forward converter, and when the switching restriction is released while the switching to the reverse converter is restricted, the current reference operating on the negative polarity side is reversed. The phase control signal is reset to a predetermined memory value to a minimum value that allows operation in the converter, and means for suppressing fluctuation of the output voltage of the thyristor converter due to overshoot of the control system is provided. A power conversion device characterized by:
【請求項5】請求項1ないし3のいずれか1項に記載の
電力変換装置において、前記順変換器と逆変換器との間
の切替を制限している間は、前記電流基準をゼロにリセ
ットし、前記位相制御信号は所定のメモリ値を出力し続
けることにより、前記切替制限が解除された時の、制御
系のオーバーシュートによる前記サイリスタ変換器の出
力電圧の変動を抑制する手段を備えたことを特徴とする
電力変換装置。
5. The electric power converter according to claim 1, wherein the current reference is set to zero while switching between the forward converter and the inverse converter is limited. By resetting and continuing to output a predetermined memory value as the phase control signal, there is provided means for suppressing fluctuation of the output voltage of the thyristor converter due to overshoot of the control system when the switching limitation is released. A power conversion device characterized by the above.
【請求項6】請求項1ないし3のいずれか1項に記載の
電力変換装置において、前記電圧基準に対する前記直流
主回路電圧の偏差として得られる電圧偏差もしくは前記
電流基準が前記サイリスタ変換器の切替レベルに達して
も前記平滑コンデンサに流れる電流の極性が前記電圧偏
差を打ち消す方向であるときは、前記順変換器と逆変換
器との間の切替を制限する手段を備えたことを特徴とす
る電力変換装置。
6. The power converter according to claim 1, wherein a voltage deviation obtained as a deviation of the DC main circuit voltage with respect to the voltage reference or the current reference is a switching of the thyristor converter. When the polarity of the current flowing through the smoothing capacitor is in the direction of canceling the voltage deviation even when the level is reached, a means for limiting switching between the forward converter and the inverse converter is provided. Power converter.
JP2001381784A 2001-12-14 2001-12-14 Power converter Pending JP2003189640A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001381784A JP2003189640A (en) 2001-12-14 2001-12-14 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001381784A JP2003189640A (en) 2001-12-14 2001-12-14 Power converter

Publications (1)

Publication Number Publication Date
JP2003189640A true JP2003189640A (en) 2003-07-04

Family

ID=27592354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001381784A Pending JP2003189640A (en) 2001-12-14 2001-12-14 Power converter

Country Status (1)

Country Link
JP (1) JP2003189640A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994313B2 (en) 2011-07-26 2015-03-31 Sumitomo Heavy Industries, Ltd. Injection molding machine
KR20160071934A (en) * 2014-12-12 2016-06-22 공주대학교 산학협력단 Apparatus of cotrolling switch blocking reversed power flow for system interconnection inverter and system interconnection inverter comprising the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994313B2 (en) 2011-07-26 2015-03-31 Sumitomo Heavy Industries, Ltd. Injection molding machine
KR20160071934A (en) * 2014-12-12 2016-06-22 공주대학교 산학협력단 Apparatus of cotrolling switch blocking reversed power flow for system interconnection inverter and system interconnection inverter comprising the same
KR101706430B1 (en) * 2014-12-12 2017-02-15 공주대학교 산학협력단 Apparatus of cotrolling switch blocking reversed power flow for system interconnection inverter and system interconnection inverter comprising the same

Similar Documents

Publication Publication Date Title
KR100221811B1 (en) Power converter
JPH0973328A (en) Solar light power generation controller
JP3864834B2 (en) PWM cycloconverter
WO2006098000A1 (en) Converter
JP2003189640A (en) Power converter
JP2507387B2 (en) Power converter
JP4488846B2 (en) Control method of static reactive power compensator
KR20120031880A (en) Switching power supply unit
JP2004088862A (en) Self-excited power conversion device
JP4292787B2 (en) Neutral point clamp type PWM inverter device
JP3504152B2 (en) Power converter
JP2005006386A (en) Semiconductor device for controlling switching power supply
JP3272495B2 (en) Power converter
JPH09121561A (en) Method of treating regenerative energy of inverter and regenerative energy treating apparatus
JP3058928B2 (en) Inverter device
JP3268108B2 (en) Control device for vehicle power supply unit
JP2005168162A (en) Converter
JP4258228B2 (en) Control method and control apparatus for power conversion device for fuel cell
JPH0421362A (en) Power converter
JPH05252657A (en) Power supply control system
KR20010027874A (en) Input current limit controller for boost type chopper
JPH02184292A (en) Pulse-duration modulation type inverter device
JPH08214543A (en) Dc-dc converter and controlling method therefor
JP2004274958A (en) Power converter
JP2000014045A (en) Uninterruptive power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040709

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060825