JP2003188729A

JP2003188729A - Ａｄ変換回路及び半導体集積回路

Info

Publication number: JP2003188729A
Application number: JP2001388287A
Authority: JP
Inventors: Minoru Fujishima; 実藤島; Masaki Yamashita; 雅樹山下
Original assignee: GURINIKUSU KK
Current assignee: GURINIKUSU KK
Priority date: 2001-12-20
Filing date: 2001-12-20
Publication date: 2003-07-04

Abstract

(57)【要約】【課題】簡単な構造で、１／ｆ雑音を低下させること
が可能で、しかも低消費電力のＡＤ変換回路を提供する【解決手段】初段の第１積分回路４１と、この第１積
分回路４１の出力側に接続された第２段の第２積分回路
４２と、この第２積分回路４２の出力側に接続された量
子化器（２値比較器）４３と、この量子化器（２値比較
器）４３の出力側に接続された遅延器４５と、量子化器
（２値比較器）４３の出力を第１積分回路４１にフィー
ドバックするループに挿入された遅延器４５から構成さ
れる。ここで、量子化器（２値比較器）４３の出力は遅
延器を経ず、直接第２積分回路４２にフィードバックさ
れ、遅延器４５を経て、第１積分回路４１にフィードバ
ックされる。第２積分回路４２の出力を第１積分回路４
１にローカルフィードバックを施すことにより共振器を
実現し、ハイパス特性を実現している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、低雑音で低消費電
力なＡＤ変換回路及びこれを半導体基板の上に集積化し
た半導体集積回路に関する。

【０００２】

【従来の技術】日本の医療費は年々増加の一途をたどっ
ているが、今後、少子化・高齢化が一層進む中で、人々
が豊かな暮らしを維持するためには医療費の抑制は重要
な課題である。医療費の抑制のためには、病気の治療も
さることながら、健康な体を維持するための努力が重要
である。このような病気予防には各種医療センサーが重
要な役割を果たす。各種医療センサーを普及させるため
には、被験者が装着を意識することなく日常生活を送る
中で、継続的な情報収集を可能とするマイクロセンサー
が待望される。そのためには、腕時計等に用いられる小
型バッテリーで動作可能な低消費電力システムが必要と
なる。医療以外の分野でも同様であり、携帯用エレクト
ロニクスではバッテリー駆動のための低電源電圧、低消
費電力回路が必要となる。

【０００３】特に長時間動作可能とするための携帯用医
療機器では、低雑音且つ高精度な低消費電力の半導体集
積回路が要求される。人体からの信号は一般に微弱であ
り、それを低雑音で増幅する半導体集積回路に対する期
待が大きい。

【０００４】具体的に、医療機器への応用として、心電
計を考えてみる。プリアンプを使用しない場合、波形の
観測を８ビット精度で行うとすると、心電計に要求され
る分解能は１ｍＶ／２⁸即ち、約４μＶとなる。一方、
心電波形の周波数帯域はおよそ０．１Ｈｚ〜１００Ｈｚ
であることから、アナログ・ディジタル変換（AnalogDi
gital Conver_sion:ＡＤＣ）はこの周波数帯域をカバー
する必要がある。プリアンプやＡＤＣに用いられるＯＴ
Ａでは、半導体と酸化膜との界面の不完全さにより生じ
る電子や正孔のトラップ現象により１／ｆ雑音が生じ
る。例えば、ＯＴＡの構成要素であるＭＯＳＦＥＴの、
単位周波数当たりの１／ｆ雑音密度の自乗平均＜ｄν
_1/f ²＞は、＜ｄν_1/f ²＞＝Ｋ（ｔ_ox ²／Ｗ・Ｌ）（ｄｆ／ｆ）・・・・・（１）により与えられる。但し、ｔ_oxはゲート酸化膜厚、Ｗは
ゲート幅、Ｌはゲート長、ｆは周波数である。又、Ｋは
プロセス定数で、ｐＭＯＳＦＥＴでは１×１０
^-7［Ｖ^２］、ｎＭＯＳＦＥＴでは４×１０^-6［Ｖ^２］で
あり、ｎＭＯＳＦＥＴが４０倍大きく、ＯＴＡの１／ｆ
雑音はｎＭＯＳＦＥＴにより決定される。０．３５μｍ
プロセスを想定し、初段に用いられるｎＭＯＳＦＥＴの
ゲート酸化膜厚ｔ_ox＝７．８ｎｍ、ゲート長Ｌ＝１ｍ
ｍ、ゲート幅Ｗ＝４０ｍｍでは、ｆ＝０．１Ｈｚにおい
て１個のｎＭＯＳＦＥＴ当たり８μＶ／（Ｈｚ）^1/2の
１／ｆ雑音が生じる。この値は、サンプリングキャパシ
タを１２ｐＦとした場合の熱雑音０．１６μＶ／（Ｈ
ｚ）^1/2と比較し極めて大きな値である。したがって、
ｆ＝１Ｈｚ以下の低周波信号を低雑音で増幅するために
は１／ｆ雑音の抑制が必要である。このような背景か
ら、連続信号ではチョッパー増幅回路が、離散信号では
オートゼロ回路が用いられている。

【０００５】チョッパー増幅回路では、図２に示すよう
に、入力側のチョッパー５２を用い、入力信号の極性を
クロック信号により交互に反転を行うことにより変調
し、入力の信号帯域をクロック周波数帯域に変換してい
る。プレアンプ（増幅回路）５３を通して増幅された信
号は、出力側のチョッパー５５で再度クロック信号によ
り極性を交互に反転することにより本来の入力の信号帯
域に復調される。プレアンプ（増幅回路）５３で発生す
る１／ｆ雑音は、出力側のチョッパー５５での復調によ
りクロック周波数帯域に移動し、入力信号の帯域と分離
されるため、バンドパスフィルター５４を通すことによ
り低雑音の信号が得られる。入力側のチョッパー５２に
は、ＭＯＳＦＥＴが用いられるが、ＭＯＳＦＥＴのゲー
ト容量を通じてのクロックフィードスルーにより入力信
号に雑音が重畳される。この雑音成分の内、対称成分
は、チョッパー５５における復調過程でベースバンドに
折り返されるため、プレアンプ５３全体のオフセット電
圧あるいは低周波雑音となる。このような入力側のチョ
ッパー５２に伴う対称成分の雑音を除去するため、図２
に示すように、Ｑの高いバンドパスフィルター５４が設
けられ、変調信号が選択的に増幅されるような工夫がな
されている。Ｑ値の高いバンドパスフィルター５４で
は、カットオフ周波数とクロック周波数とのわずかなず
れにより増幅率が大きく変化するため、周波数同期用の
ＰＬＬ（Phase Locked Loop）などが用いられる。しか
しながら、一般的にバンドパスフィルター５４やＰＬＬ
モジュールでは消費電力が大きく、図２に示すチョッパ
ー増幅回路を用いて低消費電力を行うことは困難であ
る。図３は、図２に示すチョッパー増幅回路に更にエイ
リアス・フィルター５６及びＡ／Ｄ変換器５７を付加し
た回路であり、更に余計な電力を消費する。

【０００６】一方、オートゼロ回路では、ＯＴＡの非ア
クティブ期間に入力オフセット電圧を検出し、アクティ
ブ時にその値をキャンセルすることによりオフセットと
低周波の雑音をキャンセルしている。そのため、チョッ
パー増幅回路と異なりＯＴＡ以外にフィルターは必要と
しない。しかしながら、オフセット電圧をサンプリング
キャパシタに加算するため、入力換算雑音が倍になる上
に、オフセット電圧を非アクティブ期間にサンプリング
するために、ＯＴＡが常時作動している必要があり、ス
イッチドＯＴＡを適用することが出来ないという問題が
ある。

【０００７】

【発明が解決しようとする課題】上記のようにマイクロ
センサーには、小型バッテリーで長時間動作可能な低消
費電力システムが要求されている。マイクロセンサーに
搭載される高い増幅率のアンプはドリフトなどの低周波
雑音が大きい問題を有している。特にＣＭＯＳは低周波
雑音が大きい。更に、ＡＤ変換回路の精度を向上させる
場合には、初段の回路の低周波雑音が問題となる。

【０００８】又、これらの問題を解決するために提案さ
れているチョッパーアンプ、オートゼロ回路などは、回
路が複雑で消費電力が大きい問題点を有している。例え
ば、図２に示すチョッパー増幅回路でバンドパスフィル
ター５４を用いる場合には、クロック周波数とフィルタ
ーのカットオフ周波数あるいは中心周波数とのずれが問
題となる。クロック周波数とフィルターの周波数を同期
させるため、ＶＣＯを用いたフィルターの補正等が用い
られるが、このような補正は消費電力の増大を招く。し
たがって、従来の回路では、フィルター回路とクロック
周波数のマッチングを取るためのＰＬＬ等の回路が余分
な電力を消費することになり、低消費電力システムの実
現は、困難である。

【０００９】上記問題点を鑑み、本発明は、簡単な構造
で、１／ｆ雑音を低下させることが可能で、低消費電力
のＡＤ変換回路及びこのＡＤ変換回路を集積化した半導
体集積回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の特徴は、（イ）チョッピングと初段
のサンプリングを同時に行う入力側チョッパーと、
（ロ）この入力側チョッパーの出力に接続された量子化
雑音の分布を形成するノイズシェーピング（noiseshapi
ng）回路と、（ハ）このノイズシェーピング回路の出力
に接続され、入力側チョッパーと同一周波数でチョッピ
ングする入力側チョッパーとを備えるＡＤ変換回路であ
ることを要旨とする。「ノイズシェーピング回路」と
は、通常一様に分布している量子化雑音に分布を与え、
出力信号とは異なる周波数帯域に量子化雑音を追いやる
ように、ディジタル領域で負帰還を行う回路である。

【００１１】本発明の第１の特徴に係るＡＤ変換回路に
おいては、低消費電力で低周波雑音を取り除くため、入
力側チョッパーを用いて、入力の符号を交互に入れ替
え、高周波に変調し、その周波数帯域で雑音が最小とな
るようにノイズシェーピングを行うので、ＡＤ変換回路
の初段の低周波雑音は、信号帯域と異なる周波数帯域と
なる。したがって、ノイズシェーピングの出力で、出力
側チョッパーを用い、再度符号を交互に入れ替え、高周
波に変調されていた信号を復調すると、低周波雑音の影
響を受けないディジタル信号を得ることが出来る。即
ち、チョッピングと初段のサンプリングを同時に行い、
チョッピング周波数で量子化雑音が最小となるようにノ
イズシェーピングを行い、１／ｆ雑音や低周波雑音をノ
イズシェーピングした量子化雑音に含ませるので、簡単
な回路で、低雑音化が可能である。この本発明の第１の
特徴に係るＡＤ変換回路によれば、入力信号の離散化を
行うサンプリング回路とチョッピング回路が同一のた
め、余分な雑音が付け加わることはない。又、ノイズシ
ェーピング回路で生じる低周波雑音やオフセット電圧の
影響を受けないため、ノイズシェーピング回路に特別な
回路を用意する必要もない。その結果、低消費電力を維
持しながら、高精度のＡＤ変換回路を実現することが出
来る。

【００１２】本発明の第１の特徴に係るＡＤ変換回路に
おいては、チョッピングの周波数は、ノイズシェーピン
グ回路のサンプリング周波数の１／２であるようにする
ことが好ましい。離散時間型のノイズシェーピング回路
の場合、プリチャージ期間であるクロックの半サイクル
では信号の伝達は行われない。そこで、入力側チョッパ
ーの後段に２倍のクロック周波数で動作するノイズシェ
ーピング回路を動作させることを考える。入力側チョッ
パーの入力でのクロックフィードスルーによる雑音がク
ロック前半で終了するよう設計を行うと、入力フィード
スルーに伴う雑音の影響を受けず、クロックフィードス
ルー除去用のフィルターは不要となる。更に、フィルタ
ーを設けない場合、入力信号がチョッピング信号に比べ
十分に低い場合、フィルターを通過させることによる新
たな高調波成分の発生も生じない。したがって、出力側
チョッパーに対して、図２に示すようなＱの高いバンド
パスフィルター５４も不要となる。

【００１３】例えば、ノイズシェーピング回路は、加算
器と、この加算器の出力に接続された積分回路と、この
積分回路の出力に接続され、その出力を加算器の一方の
入力にフィードバックする量子化器とを備えるハイパス
シグマデルタ変調器とすれば良い。ハイパスシグマデル
タ変調器では、アナログディジタル変調の入力に入力側
チョッパーを付加することにより、初段の増幅回路で発
生するオフセットや低周波雑音の影響を除去している。
入力側チョッパーはＡＤ変換回路で用いられるサンプリ
ングクロックに同期し、１周期毎に入力信号の正負を入
れ替える。すると、サンプリング周波数の１／２の周波
数に入力信号は変調されることになる。この周波数はＡ
ＤＣの変換することが出来る最高周波数（ナイキスト周
波数）に等しい。ＡＤＣの変換することの可能な最高周
波数に入力信号を変調し、この周波数帯域の雑音を最小
化するように帰還をかけることから、「ハイパスシグマ
デルタ」と呼ぶ。ハイパスシグマデルタ変調によりディ
ジタル信号に変換された信号は、出力側チョッパーで、
クロック１周期毎にディジタル信号により正負を入れ替
えることにより元の周波数に復元することが出来る。従
来のチョッパー増幅回路ではチョッピングを行う際に混
入するクロック雑音を取り除くための回路を付加する必
要があったが、本発明の第１の特徴に係るＡＤ変換回路
では、入力信号の離散化を行うサンプリング回路とチョ
ッピング回路が同一のため、余分な雑音が付け加わるこ
とはない。又、シグマデルタ変調回路に用いられる初段
の積分回路で生じる低周波雑音やオフセット電圧の影響
を受けないため、初段に特別な回路を用意する必要もな
い。その結果、低消費電力を維持しながら、高精度のア
ナログ・ディジタル変換を実現することが出来るという
メリットがある。又、ノイズシェーピング回路は、第１
加算器と、この第１加算器の出力に接続された第１積分
回路と、この第１積分回路の出力に接続された第２加算
器と、この第２加算器の出力に接続された第２積分回路
と、この第２積分回路の出力に接続され、その出力を第
１及び第２加算器のそれぞれの一方の入力にフィードバ
ックする量子化器とを備える多段の構成のハイパスシグ
マデルタ変調器にしても良い。

【００１４】本発明の第２の特徴は、（イ）半導体基板
と、（ロ）この半導体基板の表面に形成されたチョッピ
ングと初段のサンプリングを同時に行う入力側チョッパ
ーと、（ハ）半導体基板の表面に形成された、入力側チ
ョッパーの出力に接続された量子化雑音の分布を形成す
るノイズシェーピング回路と、（ニ）半導体基板の表面
に形成された、ノイズシェーピング回路の出力に接続さ
れ、入力側チョッパーと同一周波数でチョッピングする
入力側チョッパーとを備える半導体集積回路であること
を要旨とする。

【００１５】本発明の第２の特徴に係る半導体集積回路
においては、低消費電力で低周波雑音を取り除くため、
入力側チョッパーを用いて、入力の符号を交互に入れ替
え、高周波に変調し、その周波数帯域で雑音が最小とな
るようにノイズシェーピングを行うＡＤ変換回路を集積
化しているので、ＡＤ変換回路の初段の低周波雑音は、
信号帯域と異なる周波数帯域となる。したがって、ノイ
ズシェーピングの出力で、出力側チョッパーを用い、再
度符号を交互に入れ替え、高周波に変調されていた信号
を復調すると、低周波雑音の影響を受けないディジタル
信号を得ることが出来る。即ち、チョッピングと初段の
サンプリングを同時に行い、チョッピング周波数で量子
化雑音が最小となるようにノイズシェーピングを行い、
１／ｆ雑音や低周波雑音をノイズシェーピングした量子
化雑音に含ませるので、簡単な回路で、低雑音化が可能
である。この本発明の第２の特徴に係るＡＤ変換回路を
搭載した半導体集積回路によれば、入力信号の離散化を
行うサンプリング回路とチョッピング回路が同一のた
め、余分な雑音が付け加わることはない。又、ノイズシ
ェーピング回路で生じる低周波雑音やオフセット電圧の
影響を受けないため、ノイズシェーピング回路に特別な
回路を用意する必要もない。その結果、低消費電力を維
持しながら、高精度のＡＤ変換回路を搭載した半導体集
積回路を実現することが出来る。

【００１６】

【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には同一又は類似の符号を付してい
る。

【００１７】アナログ信号をディジタル信号に変換する
際には、連続的な値をディジタル信号に丸めるのに伴う
量子化雑音が発生する。変調回路を用いずに、直接アナ
ログ信号をディジタル信号に変換すると、平坦な周波数
スペクトラムを持つ量子化雑音（白色雑音）が発生す
る。シグマデルタ変調器では、アナログ信号をディジタ
ル信号に変換する際に発生する量子化雑音の周波数スペ
クトラムを変調することが出来、特定の周波数の雑音レ
ベルを減らしたり増やしたりすることが出来る。

【００１８】図１（ａ）に示すように、本発明の実施の
形態に係るＡＤ変換回路は、ノイズシェーピング回路と
して２次のシグマデルタ変調器を用いている。即ち、実
施の形態に係るノイズシェーピング回路は、初段の第１
積分回路４１と、この第１積分回路４１の出力側に接続
された第２段の第２積分回路４２と、この第２積分回路
４２の出力側に接続された量子化器（２値比較器）４３
と、この量子化器（２値比較器）４３の出力側に接続さ
れた遅延器４５と、量子化器（２値比較器）４３の出力
を第１積分回路４１にフィードバックするループに挿入
された遅延器４５から構成されている。ここで、量子化
器（２値比較器）４３の出力は遅延器を経ず、直接第２
積分回路４２にフィードバックされ、遅延器４５を経
て、第１積分回路４１にフィードバックされる。第２積
分回路４２の出力を第１積分回路４１にローカルフィー
ドバックを施すことにより共振器を実現し、ハイパス特
性を実現している。第１積分回路４１は、伝達関数Ｈ₁（ｚ）＝ｚ^-1/2／（１＋ｚ^-1）・・・・・（２）を有する。第１積分回路４１の入力には、第１積分回路
４１に足し合わせる入力係数（フィードバック係数）−
r,a₀,b₀を示した。第２積分回路４２は、伝達関数Ｈ₂（ｚ）＝ｚ^-1/2／（１＋ｚ^-1）・・・・・（３）を有する。第２積分回路４２の入力には、第２積分回路
４２に足し合わせる入力係数（フィードバック係数）
a₁,b₁を示した。入力係数（フィードバック係数）a ₀,
a₁,b₀,b₁,rを変化させることにより、雑音スペクトラム
を変化させることが出来る。遅延器４５はなくても動作
に支障はないが、入力が与えられるフェーズと同期して
出力を出すためのものである。

【００１９】図１（ｂ）に示す表に記載されたローパス
では、低い周波数の雑音成分を減らし、高い周波数の雑
音成分を増やす場合の係数を表す。シグマデルタ変調器
をＡＤ変換回路に用いる場合には、この係数が用いられ
る。必要な入力の周波数帯域よりも遥かに高いサンプリ
ング周波数ｆ_sを用い、量子化雑音を入力の周波数帯域
よりも高い周波数に移動させることにより、必要な帯域
の雑音を減らす。図１（ｂ）に示す表の下に書かれてい
る雑音伝達関数（ＮＴＦ）は、複素平面状でどのように
なるかを模式的に表す図である。離散信号では、周波数
０つまりＤＣ信号は（１，０）となり、周波数が増加す
るにつれ、単位円を時計と反対向きに回り、サンプリン
グ周波数ｆ_sの１／２で（−１，０）の点に至る。更に
周波数を上げると円の下側を時計と反対向きに回り、サ
ンプリング周波数ｆ_sで（１，０）の点に戻って来る。
ローパス変調回路では、（１，０）つまりＤＣ信号で雑
音がゼロとなるような関数となるが、ＮＴＦの図では
（１，０）に○印が付けられている。同様にバンドパス
の場合、サンプリング周波数ｆ_sの１／４の周波数で雑
音がゼロとなり、ハイパスではサンプリング周波数ｆ_s
の１／２で雑音がゼロとなるような関数となっている。
バンドパス変調回路は、高周波回路において、キャリア
周波数に入力信号が変調されている場合に用いられる場
合がある。ここで、ローパス変調回路とバンドパス変調
回路は既知の技術である。本発明の実施の形態に係るハ
イパス変調回路は（−１，０）に、ＮＴＦでゼロとなる
ような関数を用いるタイプである。これは、入力信号を
サンプリング周波数ｆ_sで交互に正負を変換することに
より容易にサンプリング周波数ｆ_sの１／２で変調する
ことが出来る。出力のディジタル信号を再度サンプリン
グ周波数ｆ_sの１／２で正負を交互に変換することによ
り元の周波数でのＡＤ変換回路と同等の結果を得ること
が出来るわけである。

【００２０】図１（ａ）に示した第１積分回路４１及び
第２積分回路４２は、実際にはそれぞれ、自身が雑音を
発生する。非常に低い周波数成分が重要になる場合、１
／ｆ雑音が非常に問題になる。ローパスで変調する場合
には、ＤＣ近くの入力信号と１／ｆ雑音が完全に重なっ
てしまうため、出力のディジタル信号にはシグマデルタ
変調器で発生する１／ｆ雑音が加わった出力が現れてし
まう。これを避けるために、従来は、図２に示すよう
に、変調回路で発生する雑音が無視できるように、入力
信号をあらかじめ大きくするためのプレアンプ５３が必
要であった。ハイパス変調回路の場合、信号成分はサン
プリング周波数ｆ_sの１／２の周波数にあらかじめ変調
されるために、１／ｆ雑音は信号成分と重ならなくな
る。出力で、再度正負を交互に変換する際に変調回路で
発生する１／ｆ雑音が高い周波数へ変調され、量子化雑
音中に完全に隠れてしまい、信号成分には影響しない。
したがって、プレアンプ５３が不要となり、低消費電力
とすることが出来るというわけである。更に、図２に示
す従来のチョッパー増幅回路には、内部にバンドパスフ
ィルター５４などの回路が含まれており、消費電力増加
の原因となっていた。本発明の実施の形態に係るＡＤ変
換回路の場合、フィルターを本来の変調回路で代用させ
ることが出来るため、１／ｆ雑音を低下させるために必
要となる回路は信号の正負を入れ替えるためのスイッチ
だけであり、従来のシグマデルタ変調器の消費電力だけ
で、低雑音プレアンプ付のＡＤ変換回路と同等のＡＤ変
換性能を得ることが出来、結果的に低消費電力になる。

【００２１】第１の実施の形態に係るＡＤ変換回路の雑
音特性をシミュレーションした結果を図４に示す。図４
の縦軸は雑音のパワースペクトル密度で、横軸はサンプ
リング周波数ｆ_s（＝クロック周波数ｆ_s）で規格化した
周波数（ｆ／ｆ_s）である。図５は、図４と比較するた
めに、チョッパーを挿入しない場合のＡＤ変換回路で生
じる雑音特性をシミュレーションした結果を示す図であ
る。図５も、図４と同様に、縦軸は雑音のパワースペク
トル密度で、横軸はサンプリング周波数ｆ_sで規格化し
た周波数（ｆ／ｆ_s）である。チョッパーを挿入するこ
とにより、雑音特性が改善されていることが分かる。

【００２２】本発明の実施の形態に係るノイズシェーピ
ング回路は、第１積分回路４１で発生する１／ｆ雑音を
抑制しつつ低消費電力を実現するオーバーオール・チョ
ッパースタビライズド・ハイパスシグマデルタ変調器で
ある。このチョッパースタビライズド・ハイパスシグマ
デルタ変調器では、１／ｆ雑音の抑制を、消費電力の増
大につながる第１積分回路４１で行わず、図１に示すオ
ーバーオールのシグマデルタ変調ループによりキャンセ
ルする。図１では、チョッパーの図示を省略している
が、本発明の実施の形態に係るＡＤ変換回路では、入力
信号は入力側チョッパーで、サンプリングを行うと同時
にクロック毎に極性を変え、サンプリング周波数ｆ_sの
１／２の周波数に変調する。その後、（１／２）ｆ_sに
て雑音が極小となるようノイズシェーピングを行い、ア
ナログ信号をビットストリームに変換する。得られるビ
ットストリームはクロック毎に極性を入れ替えることに
より、目的の周波数帯域で入力信号と同様のスペクトラ
ムを有するビットストリームとなる。第１積分回路４１
の１／ｆ雑音はノイズシェーピングにより増大する量子
化雑音に埋もれ、復調過程で高周波に変調されるため、
ディジタルフィルターにより除去可能となる。第１積分
回路４１にチョッパー増幅回路を用いる場合と異なり、
チョッピングと同時にサンプリングにより信号の離散化
が行われるため、３次以上の高調波の除去を行うための
フィルターや、周波数マッチング回路は不要となる。
又、オートゼロ回路と異なり、オフセットキャンセラー
を用いないため、スイッチドＯＴＡを用いることも可能
である。この変調回路での伝達関数は y＝(a₀a₁x・z^-2+(1+(a₁r-2)z^-1+z^-2)e)/(1+(a₁r-b₁-2)z^-1+(b₁-a₁b₀+1)z^-2)・・・・・（４）で与えられるため、a₁r＝４，b₁＝２，a₁b₀＝３のと
き、 y＝a₀a₁x・z^-2+(1+z^-1)²e ・・・・・（５）となり、z^-1＝−１即ちω＝π、即ちｆ＝ｆ_s／２におい
て量子化雑音は極小となる。又、第１積分回路４１及び
第２積分回路４２の出力をy₁，y₂とすると、a₁＝４／
r，b₁＝８b₀／３rより y₁＝(a₀(1-z^-1)z^-1x-b₀(z^-1+5/3)z^-1y)/(1+z^-1)² ・・・・・（６） y₂＝(4(a₀/r)z^-1x+(b₀/r)(8/3+(4/3)z^-1)y)/(1+z^-1)²・・・・・（７）となる。したがって、第２積分回路４２より第１積分回
路４１にフィードバックされる係数ｒは第２積分回路４
２の出力の大きさに影響を及ぼすが第１積分回路４１の
出力の大きさには影響を及ぼさない。シグマデルタ変調
器内部のダイナミックレンジを最大にするためには、各
積分器の最大出力以下で信号出力を最大にする必要があ
る。

【００２３】第１積分回路４１と第２積分回路４２の出
力範囲をそろえ、出力マージンを等しくするためにはフ
ィードバック係数を１．５７５とすれば良いことが分か
る。本発明の実施の形態では、マッチング誤差を最小と
するためキャパシタ比を簡略化し、１．６とした。この
とき、第２積分回路４２の係数は２．５となる。即ち、
フィードバック係数は、例えばr＝１．６，b₀,＝１．
２，a₁＝２．５，b₁＝２とすれば良い。

【００２４】（その他の実施の形態）上記のように、本
発明は上記の実施の形態によって記載したが、この開示
の一部をなす論述及び図面はこの発明を限定するもので
あると理解すべきではない。この開示から当業者には様
々な代替実施の形態、実施例及び運用技術が明らかとな
ろう。

【００２５】例えば、上記の実施の形態においては、Ａ
Ｄ変換回路として、ハイパスシグマデルタ変調器を例に
説明したが、ハイパスシグマデルタ変調器の代わりに、
バンドパスシグマデルタ変調器を用いても良い。「バン
ドパスシグマデルタ変調器」は、必要となる信号帯域が
ある特定の周波数に限られる場合、その周波数成分の雑
音だけを除去し、直流を含む他の信号帯域に雑音を移動
させるシグマデルタ変調器である。

【００２６】又、上記の実施の形態に係るＡＤ変換回路
においては、サンプリング周波数の１／２の周波数など
でチョッパーを動作させる場合について説明したが、サ
ンプリング周波数の１／４の周波数等で入力側チョッパ
ーを動作させ、バンドパスＡＤＣを構成し出力側チョッ
パーで入力側チョッパーと同じ周波数で再チョッピング
しても、同様に、１／ｆ雑音を低下させることが可能で
ある。

【００２７】本発明の本質は、上記の実施の形態で説明
したチョッパーとハイパスシグマデルタ変調器にあるの
ではなく、チョッピングと初段のサンプリングを同時に
行い、チョッピング周波数で雑音が最小となるようにノ
イズシェーピングを行う点にある。ハイパスシグマデル
タ変調器やバンドパスシグマデルタ変調器は、チョッピ
ング周波数で雑音が最小となるようにするための手段の
例であり、上記の実施の形態のように、必ずしも、ハイ
パスシグマデルタ変調器を用いなくても良い。

【００２８】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。

【００２９】

【発明の効果】本発明によれば、簡単な構造で、１／ｆ
雑音を低下させることが可能で、しかも低消費電力のＡ
Ｄ変換回路及び半導体集積回路を提供することが出来
る。

【図面の簡単な説明】

【図１】図１（ａ）は、本発明の実施の形態に係るＡＤ
変換回路に用いる２次のシグマデルタ変調器を示す回路
ブロック図で、図１（ｂ）は、ローパス、バンドパス、
ハイパスの場合の、それぞれの入力係数（フィードバッ
ク係数）を説明する表である。

【図２】従来のチョッパー増幅回路を示す回路ブロック
図である。

【図３】従来のチョッパー増幅回路を示す回路ブロック
図である。

【図４】本発明の第１の実施形態に係るＡＤ変換回路に
おいて、初段積分回路の１／ｆ雑音を考慮した場合の、
出力スペクトラムのシミュレーション結果を示す図であ
る。

【図５】チョッパーを用いない場合の、ハイパスシグマ
デルタ変調器において、初段積分回路の１／ｆ雑音を考
慮した場合の、出力スペクトラムのシミュレーション結
果を示す図である。

【符号の説明】

１初段積分回路２２段目積分回路３ハイパスシグマデルタ変調器（ノイズシェーピング
回路）１１，１４，２２，２５減算器１２，１５，２１，２４加算器１３，１６，４５，４６遅延器１７，４３量子化器（２値比較器）３１，５２入力側チョッパー（直交混合器）３２加算器３３，５５出力側チョッパー（直交混合器）４１第１積分回路４２第２積分回路５１プレフィルター５３プレアンプ（増幅回路５４バンドパスフィルター５６アンチエイリアス・フィルター５７Ａ／Ｄ変換器７１チョッパー回路７２，７３積分回路

フロントページの続きＦターム(参考） 5J022 AA12 BA02 BA06 CA07 CA10 CB06 CE04 5J064 AA04 BA03 BB07 BC08 BC10 BC11

Claims

【特許請求の範囲】

【請求項１】チョッピングと初段のサンプリングを同
時に行う入力側チョッパーと、該入力側チョッパーの出力に接続された量子化雑音の分
布を形成するノイズシェーピング回路と、該ノイズシェーピング回路の出力に接続され、前記入力
側チョッパーと同一周波数でチョッピングする入力側チ
ョッパーとを備えることを特徴とするＡＤ変換回路。
【請求項２】前記チョッピングの周波数は、前記ノイ
ズシェーピング回路のサンプリング周波数の１／２であ
ることを特徴とする請求項１記載のＡＤ変換回路。
【請求項３】前記ノイズシェーピング回路は、加算器と、該加算器の出力に接続された積分回路と、該積分回路の出力に接続され、その出力を前記加算器の
一方の入力にフィードバックする量子化器とを備えるハ
イパスシグマデルタ変調器であることを特徴とする請求
項１又は２記載のＡＤ変換回路。
【請求項４】前記ノイズシェーピング回路は、第１加算器と、該第１加算器の出力に接続された第１積分回路と、該第１積分回路の出力に接続された第２加算器と、該第２加算器の出力に接続された第２積分回路と、該第２積分回路の出力に接続され、その出力を前記第１
及び第２加算器のそれぞれの一方の入力にフィードバッ
クする量子化器とを備えるハイパスシグマデルタ変調器
であることを特徴とする請求項１又は２記載のＡＤ変換
回路。
【請求項５】半導体基板と、該半導体基板の表面に形成されたチョッピングと初段の
サンプリングを同時に行う入力側チョッパーと、前記半導体基板の表面に形成された、前記入力側チョッ
パーの出力に接続された量子化雑音の分布を形成するノ
イズシェーピング回路と、前記半導体基板の表面に形成された、前記ノイズシェー
ピング回路の出力に接続され、前記入力側チョッパーと
同一周波数でチョッピングする入力側チョッパーとを備
えることを特徴とする半導体集積回路。