JP2003187206A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003187206A
JP2003187206A JP2001384851A JP2001384851A JP2003187206A JP 2003187206 A JP2003187206 A JP 2003187206A JP 2001384851 A JP2001384851 A JP 2001384851A JP 2001384851 A JP2001384851 A JP 2001384851A JP 2003187206 A JP2003187206 A JP 2003187206A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
substrate
card
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001384851A
Other languages
English (en)
Inventor
Hiroaki Tanaka
宏明 田中
Nobuaki Yamada
信昭 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2001384851A priority Critical patent/JP2003187206A/ja
Publication of JP2003187206A publication Critical patent/JP2003187206A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Abstract

(57)【要約】 【課題】 非接触式と接触式との双方の処理を行なうこ
とが可能な半導体装置を提供する。 【解決手段】 絶縁性基板の一方の面に半導体チップを
搭載し他方の面に接触電極を形成し、半導体チップと接
触電極とを接続した半導体装置において、前記基板の一
方の面に半導体チップと接続したアンテナ接続端子を形
成する。また、前記基板の一方の面には半導体チップと
接続したアンテナ接続端子を形成する金属膜が封止体形
成領域の周囲に形成し、前記基板に半導体チップを固定
する工程と、前記半導体チップと接触電極及びアンテナ
接続端子とを夫々接続する工程と、前記封止体形成領域
の周囲に形成された金属膜によって金型と基板との隙間
を塞いで樹脂モールドを行なう工程とを有する。本発明
の構成によれば、単一の半導体装置によって接触式及び
非接触式の双方に対応したICカードを作成することが
可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、接触式及び非接触式の共用I
Cカードに用いられる半導体装置に適用して有効な技術
に関するものである。
【0002】
【従来の技術】定期乗車券或いはクレジットカード等の
本人認証機能を有するカードには、磁気によって記録を
行なうものが用いられてきたが、偽造が比較的容易であ
る点或いはセキュリティが充分ではない点等の問題があ
り、カード状の樹脂等に半導体チップ(IC:Integrated
Circuit)を埋め込んだICカードが用いられ始めてい
るが、こうしたICカードには、ICカードをカードリ
ーダに接触させずにデータの交換を行なう非接触式のI
Cカードと、ICカードをカードリーダに接触させてデ
ータの交換を行なう接触式のICカードとがある。
【0003】非接触式のICカードでは、カード状の樹
脂等の中に半導体チップ及びこの半導体チップと接続し
たアンテナが埋め込まれており、ICカードをカードリ
ーダに近づけると、カードリーダからの電波によってア
ンテナから半導体チップに電源が供給されて半導体チッ
プが作動し、半導体チップとカードリーダとが電波によ
ってデータ交換を行なう。
【0004】非接触式のICカードでは、ICカードを
カードリーダに近づければよいので、処理を迅速に行な
うことが可能であり、定期乗車券或いは社員証等に用い
て入退場管理等を行なう処理速度を優先させた用途に適
している。
【0005】しかし、非接触式のICカードでは、電源
が電波によって供給されるため電源電圧等に制限があ
り、半導体チップに搭載する回路の機能にも限界があ
る。加えて、電波を用いてデータ交換が行なわれるの
で、第三者にデータを傍受される可能性がある。これら
の点から、非接触式のICカードでは、高度なセキュリ
ティ処理等を行なうことが困難であり、クレジットカー
ド等のセキュリティを優先させる用途には接触式のIC
カードが適している。
【0006】接触式のICカードでは、カード状の樹脂
等の中に埋め込まれた半導体装置の接触電極がカードの
表面に露出している。接触式のICカードに用いられる
半導体装置の例を図1乃至図4に示す。図1に示すのは
この半導体装置の平面図であり、図2に示すのは底面図
であり、図3に示すのはICカードに実装した状態の縦
断面図であり、図4に示すのは封止体を透過して示す平
面図である。
【0007】接触式のICカードに用いられる半導体装
置では、ガラスエポキシ等の絶縁体を用いた基板1の上
面に半導体チップ2を固定し、基板1の下面には銅箔に
金メッキを施した8つの独立した接触電極3が形成され
ている。これらの接触電極3の中で現在の規格で用いら
れているのはデータ、クロック、リセット及び電源用1
組の5つであり、残り3つの電極は将来の機能拡張等を
考慮して規格化されたものであり、現在は半導体チップ
2と接続されていない。
【0008】この接触電極3と半導体チップ2との接続
は、ボンディングワイヤ4の一端を半導体チップ2に接
続し、ボンディングワイヤ4の他端を基板1に貫通させ
た孔を通して接触電極3に接続し、半導体チップ2とボ
ンディングワイヤ4とを樹脂モールド或いはポッティン
グによって形成した封止体5によって被覆している。
【0009】接触式のICカードでは、カード状の樹脂
板6から露出している接触電極3をカードリーダの端子
に直接接触させて導通をとり、カードリーダから電源が
供給されてデータ交換を行なっている。このため、非接
触式の場合と比較して電源電圧等に制限が少なく、半導
体チップに搭載する回路の機能を高くすることが可能で
あり、加えて接触電極3とカードリーダの端子とが直接
接触してデータ交換が行なわれ、電波を用いないので、
第三者にデータを傍受される可能性が低いので、高度の
セキュリティ処理が可能になる。
【0010】
【発明が解決しようとする課題】今後、このようなIC
カードが普及し様々な用途に用いられる事態が予想され
ており、夫々の用途ごとにカードを別々に作成していて
は、所持するカードの枚数が増加しICカードの管理が
煩雑になる。
【0011】ICカードでは扱えるデータ量が豊富なた
めに、単一のカードを複数の用途に共用することが可能
である。複数の用途のICカードを共用化した場合に
は、その管理が容易になることに加えて、ICカードの
作成に要するコストが分散されるので導入が容易にな
る。
【0012】このため、用途を拡張するためには、単一
のカードで接触式及び非接触式の双方に対応することが
望ましい。しかし、現在は接触式及び非接触式の双方に
対応させるために、夫々の方式の半導体チップを単一の
カードに搭載しているので、ICカードの価格が上昇す
る。加えて、別チップとなっているために、本人のID
データ等の共通するデータを共用することができないの
で、個別にデータ入力しなければならず、同一のデータ
を夫々に記憶させることによって記憶容量の利用も効率
的ではない。
【0013】本発明の課題は、これらの問題を解決し、
非接触式と接触式との双方の処理を行なうことが可能な
半導体装置を提供することにある。本発明の前記ならび
にその他の課題と新規な特徴は、本明細書の記述及び添
付図面によって明らかになるであろう。
【0014】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。絶縁性基板の一方の面に半導体チ
ップを搭載し他方の面に接触電極を形成し、半導体チッ
プと接触電極とを接続した半導体装置において、前記基
板の一方の面に半導体チップと接続したアンテナ接続端
子を形成する。
【0015】また、前記基板の一方の面には半導体チッ
プと接続したアンテナ接続端子を形成する金属膜が封止
体形成領域の周囲に形成し、前記基板に半導体チップを
固定する工程と、前記半導体チップと接触電極及びアン
テナ接続端子とを夫々接続する工程と、前記封止体形成
領域の周囲に形成された金属膜によって金型と基板との
隙間を塞いで樹脂モールドを行なう工程とを有する。
【0016】上述した本発明によれば、単一の半導体装
置によって接触式及び非接触式の双方に対応したICカ
ードを作成することが可能となる。また、アンテナ接続
端子を形成する金属膜をダムとして樹脂モールドを行な
うので、良好な樹脂封止を行なうことができる。
【0017】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【0018】
【発明の実施の形態】(実施の形態1)図5に示すのは
本発明の一実施の形態である半導体装置の平面図であ
り、図6に示すのはその底面図であり、図7に示すのは
ICカードに実装した状態の縦断面図であり、図8に示
すのは封止体を透過して示す平面図である。
【0019】本実施の形態の接触式及び非接触式の双方
のICカードに用いられる半導体装置では、ガラスエポ
キシ等の絶縁体を用いた基板1の上面に半導体チップ2
を固定し、基板1の下面には銅箔に金メッキを施した8
つの独立した接触電極3が形成されている。これらの接
触電極3の中で現在の規格で用いられているのはデー
タ、クロック、リセット及び電源用1組の5つの電極で
あり、残り3つの電極は将来の機能拡張等を考慮して規
格化されており、現在は半導体チップ2と接続されてい
ない。
【0020】この接触電極3と半導体チップ2との接続
は、ボンディングワイヤ4の一端を半導体チップ2に接
続し、ボンディングワイヤ4の他端を基板1に貫通させ
た孔を通して接触電極3に接続する。加えて、本実施の
形態の半導体装置では、基板1の上面の封止体5近傍に
アンテナ接続端子7を形成し、半導体チップ2とアンテ
ナ接続端子7とをボンディングワイヤ8によって接続す
る。
【0021】半導体チップ2とアンテナ接続端子7とボ
ンディングワイヤ4,8とはエポキシ樹脂等を用いてポ
ッティング或いは樹脂モールドによって形成した封止体
5によって被覆するが、封止体5は、樹脂モールドによ
って形成するのが望ましい。
【0022】ICカードでは大量に配布されることが想
定されており、価格を下げることが重要である。しか
し、ポッティングによって封止体5を形成する場合に
は、封止体5形成領域の周囲にソルダレジストを用いた
ダムを形成し、樹脂に対する濡れ性の違いを利用して封
止体5を形成する。このソルダレジストによるダムを形
成するためにはマスクが必要となりコストが上昇する。
加えて、ICカードに要求される曲げ強度或いは吸湿性
等の封止特性の点からも樹脂モールドによる封止体が有
利である。
【0023】また、ソルダレジストによるダムを封止体
5形成領域の周囲に形成するため、アンテナ接続端子7
を封止体5の近傍に形成する場合には、封止体5を形成
した後にソルダレジストを剥離させてアンテナ接続端子
7を露出させる必要があり工程増を招くことになる。ソ
ルダレジストの剥離をなくすために、アンテナ接続端子
7を前記ダムの外側に形成する場合には、規格によって
接触電極のサイズが決まっているため封止体5周囲の基
板領域は限られているので、ダム形成領域によって利用
可能な基板領域が減少し、アンテナ接続端子7の配置に
制約が生じることになる。
【0024】本実施の形態の半導体装置では樹脂モール
ドによって封止体5を形成することによって、封止体5
周囲の基板領域をアンテナ接続端子7の配置の自由度が
高いので、図9に示すようにアンテナ接続端子の形状を
変化させる、或いは図10に示すようにアンテナ接続端
子の配置を変化させることが可能である。アンテナ10
が処理する高周波ではアンテナ接続端子7の形状・配置
が処理に影響するので、アンテナ接続端子7の形状・配
置の自由度が高いことは高周波の処理では大きな要素と
なる。
【0025】この半導体装置を樹脂板6に実装する場合
は、図11に示すように、カード状の樹脂板6に予め半
導体装置に合せた窪みを形成し、熱硬化型或いは熱可塑
性の接着層9によって基板1の周縁がカード状の樹脂板
6に接着され、図7に示すように、カード状の樹脂板6
の表面から接触電極3が露出しているので、この接触電
極3によって接触式のICカードとして利用することが
できる。また、カード状の樹脂板6の内部に形成された
アンテナ10とアンテナ接続端子7とが銀ペースト11
等によって接続されており、カードリーダからの電波に
よってアンテナ10から半導体チップ2に電源を供給し
て半導体チップ2を作動させ非接触式のICカードとし
て利用することができる。
【0026】(実施の形態2)図12に示すのは本発明
の他の実施の形態である半導体装置の平面図であり、図
13に示すのは図12中のa部を拡大して示す部分平面
図である。
【0027】本実施の形態の半導体装置では、封止体5
の周囲がアンテナ接続端子7と、このアンテナ接続端子
7を形成する金属膜によって形成されたダミー配線12
とによって囲まれており、他の構成については前述した
実施の形態と同様である。
【0028】即ち、図6、図7及び図8に示すように、
本実施の形態の接触式及び非接触式の双方のICカード
に用いられる半導体装置では、ガラスエポキシ等の絶縁
体を用いた基板1の上面に半導体チップ2を固定し、基
板1の下面には銅箔に金メッキを施した8つの独立した
接触電極3が形成されている。これらの接触電極3の中
で現在の規格で用いられているのはデータ、クロック、
リセット及び電源用1組の5つの電極であり、残り3つ
の電極は将来の機能拡張等を考慮して規格化されてお
り、現在は半導体チップ2と接続されていない。
【0029】この接触電極3と半導体チップ2との接続
は、ボンディングワイヤ4の一端を半導体チップ2に接
続し、ボンディングワイヤ4の他端を基板1に貫通させ
た孔を通して接触電極3に接続する。加えて、本実施の
形態の半導体装置では、基板1の上面の封止体5近傍に
アンテナ接続端子7を形成し、半導体チップ2とアンテ
ナ接続端子7とをボンディングワイヤ8によって接続す
る。
【0030】半導体チップ2とアンテナ接続端子7とボ
ンディングワイヤ4,8とはエポキシ樹脂等を用いて樹
脂モールドによって形成した封止体5によって被覆する
が、本実施の形態の半導体装置では、図14に示すよう
に、基板1に金型13を押圧して樹脂モールドする際
に、封止体5形成領域の周囲に形成された金属膜である
アンテナ接続端子7とダミー配線12とがダムとなっ
て、モールド時に金型13と基板1との隙間を塞ぐの
で、モールド樹脂が滲み出るのを防止することができ
る。
【0031】樹脂モールドの際に、金型13と基板1の
ガラスエポキシ或いはソルダレジストが直接接触してい
る状態は、平坦性或いは硬度の点から望ましい状態とは
いえないが、アンテナ接続端子7及びダミー配線12を
形成する金属膜はダムとして平坦度或いは硬度が適して
おり、モールド樹脂の滲み等を防止して安定した樹脂封
止を行なうことが可能となり、樹脂封止の信頼性が向上
する。
【0032】また、前記金属膜は、封止体5の四隅に隙
間が設けられているが、この隙間がモールド時のゲート
或いはエア抜きとして機能する。こうしたゲート或いは
エア抜きの配置によっては、ダミー配線12の設けられ
ている部分についても、アンテナ接続端子7を延長する
ことによってダミー配線12を設けずにダムを形成する
ことも可能である。
【0033】以上、本発明を、前記実施の形態に基づき
具体的に説明したが、本発明は、前記実施の形態に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは勿論である。
【0034】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 (1)本発明によれば、接触式及び非接触式の双方に対
応したICカードを単一の半導体装置で作成することが
できるという効果がある。 (2)本発明によれば、上記効果(1)により、ICカ
ードの製造原価を低減することができるという効果があ
る。 (3)本発明によれば、半導体チップと接続したアンテ
ナ接続端子を形成する金属膜を封止体形成領域の周囲に
形成し、この金属膜によって金型と基板との隙間を塞い
で樹脂モールドを行なうことができるという効果があ
る。 (4)本発明によれば、上記効果(3)により、樹脂モ
ールドによって封止体を形成することができるという効
果がある。 (5)本発明によれば、上記効果(4)により、樹脂封
止の信頼性が向上するという効果がある。
【図面の簡単な説明】
【図1】従来の接触式ICカードに用いられる半導体装
置を示す平面図である。
【図2】従来の接触式ICカードに用いられる半導体装
置を示す底面図である。
【図3】接触式ICカードに実装した状態の従来の半導
体装置を示す縦断面図である。
【図4】従来の接触式ICカードに用いられる半導体装
置を封止体を透過して示す平面図である。
【図5】本発明の一実施の形態である半導体装置を示す
平面図である。
【図6】本発明の一実施の形態である半導体装置を示す
底面図である。
【図7】本発明の一実施の形態である半導体装置をIC
カードに実装した状態で示す縦断面図である。
【図8】本発明の一実施の形態である半導体装置を、封
止体を透過して示す平面図である。
【図9】本発明の一実施の形態である半導体装置の変形
例を示す平面図である。
【図10】本発明の一実施の形態である半導体装置の変
形例を示す平面図である。
【図11】本発明の一実施の形態である半導体装置のI
Cカード実装を示す縦断面図である。
【図12】本発明の他の実施の形態である半導体装置を
示す平面図である。
【図13】図12中のa部を拡大して示す部分平面図で
ある。
【図14】本発明の他の実施の形態である半導体装置の
樹脂封止状態を示す縦断面図である。
【符号の説明】
1…基板、2…半導体チップ、3…接触電極、4,8…
ボンディングワイヤ、5…封止体、6…樹脂板、7…ア
ンテナ接続端子、9…接着層、10…アンテナ、11…
銀ペースト、12…ダミー配線、13…金型。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 宏明 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 山田 信昭 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5B035 BA03 BB09 CA01

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板の一方の面に半導体チップを搭載し
    他方の面に接触電極を形成し、半導体チップと接触電極
    とを接続した半導体装置において、 前記基板の一方の面に半導体チップと接続したアンテナ
    接続端子を形成することを特徴とする半導体装置。
  2. 【請求項2】 前記半導体チップが樹脂モールドの封止
    体によって覆われていることを特徴とする請求項1に記
    載の半導体装置。
  3. 【請求項3】 前記封止体の周囲がアンテナ接続端子を
    形成する金属膜によって囲まれていることを特徴とする
    請求項1又は請求項2に記載の半導体装置。
  4. 【請求項4】 前記金属膜によってアンテナ接続端子と
    ダミー配線とを形成することを特徴とする請求項1乃至
    請求項3の何れか一項に記載の半導体装置。
  5. 【請求項5】 絶縁性基板の一方の面に半導体チップを
    搭載し他方の面に接触電極を形成し、半導体チップと接
    触電極とを接続し半導体チップを封止体によって覆った
    半導体装置の製造方法において、 前記基板の一方の面には半導体チップと接続したアンテ
    ナ接続端子を形成する金属膜が封止体形成領域の周囲に
    形成されており、 前記基板に半導体チップを固定する工程と、 前記半導体チップと接触電極及びアンテナ接続端子とを
    夫々接続する工程と、 前記封止体形成領域の周囲に形成された金属膜によって
    金型と基板との隙間を塞いで樹脂モールドを行なう工程
    とを有することを特徴とする半導体装置の製造方法。
JP2001384851A 2001-12-18 2001-12-18 半導体装置及びその製造方法 Pending JP2003187206A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001384851A JP2003187206A (ja) 2001-12-18 2001-12-18 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001384851A JP2003187206A (ja) 2001-12-18 2001-12-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003187206A true JP2003187206A (ja) 2003-07-04

Family

ID=27594479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001384851A Pending JP2003187206A (ja) 2001-12-18 2001-12-18 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003187206A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11354558B2 (en) 2013-01-18 2022-06-07 Amatech Group Limited Contactless smartcards with coupling frames

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11354558B2 (en) 2013-01-18 2022-06-07 Amatech Group Limited Contactless smartcards with coupling frames

Similar Documents

Publication Publication Date Title
US7112875B1 (en) Secure digital memory card using land grid array structure
JP3521758B2 (ja) 半導体装置の製造方法
US7575173B2 (en) Smart card, smart card module, and a method for production of a smart card module
US6670221B2 (en) Semiconductor device having a built-in contact-type sensor and manufacturing method thereof
EP1639644B1 (en) Integrated circuit package having stacked integrated circuits and method therefor
TW488053B (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
TW579581B (en) Semiconductor device with chip separated from substrate and its manufacturing method
US6518885B1 (en) Ultra-thin outline package for integrated circuit
EP1984949A2 (en) A sip module with a single sided lid
US8884415B2 (en) IC package with stainless steel leadframe
US20030015774A1 (en) Semiconductor component with contacts situated at the underside, and fabrication method
JP3449796B2 (ja) 樹脂封止型半導体装置の製造方法
US6064115A (en) Semiconductor device provided with a heat sink
EP1515269A2 (en) An integrated circuit card and a method of manufacturing the same
CN106991466A (zh) 双界面智能卡及其制造方法
US6963135B2 (en) Semiconductor package for memory chips
US20060261456A1 (en) Micromodule, particularly for chip card
US7095103B1 (en) Leadframe based memory card
JP2003187206A (ja) 半導体装置及びその製造方法
CN104218009A (zh) 芯片卡模块和用于制造芯片卡模块的方法
JP2533012B2 (ja) 表面実装型半導体装置
JP2002536733A (ja) 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法
JP2533011B2 (ja) 表面実装型半導体装置
JP2000196005A (ja) 半導体装置
JP2008097073A (ja) Icカードモジュール、その製造方法及びicカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212