JP2003179929A - 画像復号化装置 - Google Patents

画像復号化装置

Info

Publication number
JP2003179929A
JP2003179929A JP2001376063A JP2001376063A JP2003179929A JP 2003179929 A JP2003179929 A JP 2003179929A JP 2001376063 A JP2001376063 A JP 2001376063A JP 2001376063 A JP2001376063 A JP 2001376063A JP 2003179929 A JP2003179929 A JP 2003179929A
Authority
JP
Japan
Prior art keywords
circuit
macroblock
code
decoding
slice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001376063A
Other languages
English (en)
Inventor
Kenichi Natsume
賢一 夏目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001376063A priority Critical patent/JP2003179929A/ja
Priority to US10/124,277 priority patent/US6961381B2/en
Publication of JP2003179929A publication Critical patent/JP2003179929A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 マクロブロックの原点座標を(0,0)に変
換してMPEG復号化を行う装置を提供する。 【解決手段】 CPUユニット110は、圧縮符号化さ
れた画像情報からスライス・レイヤ以下の情報を抽出す
る際に、スライス・スタート・コードを‘1’だけ小さ
い値に書き替える。可変長符号復号化回路120は、C
PUユニット110によって書き替えられたスライス・
スタート・コードを用いて、垂直位置座標VPを生成す
る。可変長符号復号化回路120は、マクロブロックア
ドレスを復号化する際に、圧縮符号化前の値よりも
‘1’小さい値に復号化し、復号化後のマクロブロック
アドレスを用いて水平位置座標HPを生成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、MPEG(Movin
g Picture Experts Group)等の圧縮技術を用いて符号化
された画像情報を復号化する技術に関する。より詳細に
は、この発明は、画像情報に含まれるマクロブロック位
置座標を変換する技術に関する。
【0002】
【従来の技術】画像情報を圧縮する技術としては、例え
ばMPEGが知られている。MPEGは、動き補償予測
符号化、離散コサイン変換(DCT:Discrete Cosine Trans
form)、量子化および可変長符号化などの処理によっ
て、動画像情報を圧縮する技術である。MPEGとして
は、MPEG1、MPEG2などが規定されている。
【0003】図13は、MPEG画像の構造を示す概念
図である。動画像は、多数の静止画像から構成される。
各静止画像は、水平方向および垂直方向に配列された多
数の画素から構成される。静止画像は、16×16個の
画素からなるマクロブロックに分割される。図13に示
した例では、静止画像が12×7個のブロックに分割さ
れている。各マクロブロックには、二次元の座標(m,
n)が付されている。mは水平方向の座標であり、nは
垂直方向の座標である。静止画面の左上端のマクロブロ
ックの座標は(1,1)であり、これが原点座標であ
る。
【0004】MPEGでは、1つの静止画面に対応する
画像情報全体を、ピクチャと称する。一つのピクチャ
は、1個以上のスライスを含む。図13の例では、ピク
チャは、5個のスライス(すなわちスライス1〜スライ
ス5)を含んでいる。一つのスライスは、1個以上のマ
クロブロックを含む。スライスは、マクロブロックの集
合である。すなわち、画像情報は、ピクチャ、スライス
およびマクロブロックからなる、レイヤ構造を有する。
【0005】動き補償予測符号化、量子化および可変長
符号化は、マクロブロック単位で行われる。離散コサイ
ン変換は、マクロブロックを8×8個の画素からなるブ
ロックに分けて、行われる。これら一連の圧縮処理は、
原点のマクロブロックから水平方向に、順次実行され
る。そして右端のマクロブロックが圧縮されると、次の
水平列が、左端のマクロブロックから順次圧縮される。
図13の例では、最初にマクロブロック(1,1)が圧
縮され、次にマクロブロック(2,1)が圧縮される。
そして、マクロブロック(12,1)が圧縮されると、
続いて、マクロブロック(1,2)が圧縮される。した
がって、同じスライスに含まれるマクロブロックは、水
平方向に連続している。MPEG1では、同じスライス
に含まれるマクロブロックが、2以上の水平列に分かれ
る場合がある(図13参照)。これに対して、MPEG
2では、同じスライスに含まれるマクロブロックは常に
同じ水平列に含まれる。
【0006】MPEGでは、圧縮符号化された画像情報
から、シリアルデータを生成する。MPEGのシリアル
データは、画像のレイヤ構造に対応した、レイヤ構造を
有する。図14は、MPEG1のデータ構造を示す概念
図である。動画像情報全体の符号化信号は、シーケンス
と称される。シーケンスは、1個のシーケンスヘッダ
と、1個以上のGOP(Group Of Picture)と、1個のシ
ーケンスエンドとを含む。各GOPは、1個のGOPヘ
ッダと、1個以上のピクチャとを含む。各ピクチャは、
1個のピクチャヘッダと、1個以上のスライスとを含
む。各スライスは、1個のスライス情報と、1個以上の
マクロブロックとを含む。そして、各マクロブロック
は、1個のマクロブロック情報と、1個以上のブロック
とを含む。ブロックには、DCT符号化データが格納さ
れる。
【0007】MPEG画像情報の復号化は、符号化とは
逆の順序で行われる。すなわち、可変長符号の復号化、
逆量子化、逆離散コサイン変換および動き補償処理が、
順次実行される。各処理において、マクロブロックの処
理順序は、符号化処理の場合と同様である。すなわち、
一連の復号化処理は、原点のマクロブロック(1,1)
から水平方向に、順次実行される。
【0008】
【発明が解決しようとする課題】上述のように、マクロ
ブロックの位置管理の原点座標は(1,1)であり、
(0,0)ではない。しかし、原点座標を(1,1)と
定めた場合、動き補償処理の回路および可変長符号復号
化処理の回路が複雑になるという欠点がある。
【0009】動き補償処理では、あるピクチャの動き補
償を、他のピクチャを参照して行う場合がある。このた
め、参照されるピクチャは、復号化された後で、フレー
ムメモリに一時的に格納される。通常のメモリでは、ア
ドレスは、‘0’から始まる。したがって、参照用のピ
クチャをフレームメモリに格納する際には、マクロブロ
ックの水平方向および垂直方向の位置座標から、それぞ
れ、‘1’を減算しなければならない。このため、動き
補償回路に、2個の減算器を設ける必要がある。
【0010】可変長符号復号化処理では、スキップド・
マクロブロックの処理を行う際に、マクロブロックの位
置座標を管理する必要がある。そのため、右端のマクロ
ブロックの処理が終わった後で、水平方向の座標を
‘1’にリセットしなければならない。しかし、‘1’
にリセットされるカウンタ回路は、通常のカウンタ回路
すなわち‘0’にリセットされるカウンタ回路と比べ
て、構成が複雑である。
【0011】また、可変長符号復号化処理では、ビット
ストリームのエラー・コンシールメント処理が行われ
る。このエラー・コンシールメント処理では、マクロブ
ロックの座標が実際に存在する座標であるか否かの管理
が行われる。図13の例では、水平座標が‘12’より
大きい場合や垂直座標が‘7’よりも大きい場合は、エ
ラーになる。加えて、原点座標が(1,1)であるため
に、水平座標または垂直座標が‘0’の場合もエラーに
なる。したがって、原点座標が(1,1)であるため
に、水平座標または垂直座標が‘0’であるか否かのチ
ェックが必要となり、このために回路が複雑になる。
【0012】このような理由から、簡単な処理で、マク
ロブロックの原点座標を(0,0)に変換する技術が、
嘱望されていた。
【0013】
【課題を解決するための手段】この発明に係る画像復号
化装置は、圧縮符号化された画像情報のスライス・スタ
ート・コードから‘1’を減算する第1の減算手段と、
前記画像情報のマクロブロックアドレスから‘1’を減
算する第2の減算手段と、減算後の前記スライス・スタ
ート・コードおよび前記マクロブロックアドレスを用い
て、原点座標を(0,0)とした前記画像情報の復号化
処理を行う復号化手段とを備える。
【0014】この発明によれば、スライス・スタート・
コードおよびマクロブロックアドレスからそれぞれ
‘1’を減算することとしたので、すべてのマクロブロ
ックの座標を、簡単な処理で、原点座標(0,0)に対
応した座標にすることができる。
【0015】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、本発明が理解できる
程度に概略的に示してあるにすぎず、また、以下に説明
する数値的条件は単なる例示にすぎない。
【0016】第1の実施の形態 以下、この発明の第1の実施の形態に係る画像復号化装
置について、図1〜図9を用いて説明する。
【0017】図1は、この実施の形態に係る画像復号化
装置の構成を概略的に示すブロック図である。図1に示
したように、この画像復号化装置は、CPUユニット1
10、可変長符号復号化回路120、逆量子化回路13
0、逆離散コサイン変換回路140、動き補償回路15
0およびフレームメモリ160を備えている。
【0018】CPUユニット110は、MPEG符号化
された動画像情報(図14参照)を、ビットストリーム
として、外部から入力する。そして、CPUユニット1
10は、このビットストリームをレイヤに分離して、M
PEGで規定された所定の処理を施す。加えて、この実
施の形態では、CPUユニット110は、この発明の第
1の減算手段として機能する。すなわち、CPUユニッ
ト110は、スライス情報(図14参照)内のスライス
・スタート・コードを、垂直方向の原点座標が‘0’に
なるように、書き替える。スライス・スタート・コード
とは、スライスの先頭マクロブロックの垂直位置座標を
示す符号である。この書き替え処理の詳細は、後述され
る。
【0019】可変長符号復号化回路120は、CPUユ
ニット110から入力された情報を用いて、可変長符号
の復号化を行う。この復号化により、DCT符号化デー
タ(図14参照)が、量子化されたDCT係数に変換さ
れる。さらに、可変長符号復号化回路120は、CPU
ユニット110から入力された情報から、マクロブロッ
ク位置情報、動きベクトル、ピクチャ情報等を生成し
て、出力する。マクロブロック位置情報は、垂直位置座
標VPおよび水平位置座標HPによって構成される。後述す
るように、この実施の形態では、原点座標を(0,0)
としたときの位置座標(VP,HP)が、可変長符号復号化
回路120によって生成される。
【0020】逆量子化回路130は、量子化されたDC
T係数を、可変長符号復号化回路120から入力して、
逆量子化する。これにより、DCT係数が得られる。
【0021】逆離散コサイン変換回路140は、DCT
係数を、逆量子化回路130から入力して、逆離散コサ
イン変換する。
【0022】動き補償回路150は、逆離散コサイン変
換回路140から、画像データを、順次入力する。さら
に、動き補償回路150は、可変長符号復号化回路12
0から、マクロブロック位置情報VP,HP等の情報を入力
する。周知のように、ピクチャとしては、動き補償予測
処理がされていないピクチャ(Iピクチャ)と、時間的
に前の画像のみを参照して動き補償予測処理されたピク
チャ(Pピクチャ)と、時間的に前後の画像を参照して
動き補償予測処理されたピクチャ(Bピクチャ)とがあ
る。IピクチャやPピクチャは、他のPピクチャやBピ
クチャの参照画像となりうる。動き補償回路150は、
参照画像、マクロブロック位置情報、動きベクトル等の
情報を用いて、動き補償処理を行う。これにより、動画
像情報が再生される。この動き補償処理は、原点座標を
(0,0)として、実行される。すなわち、動き補償回
路150は、この発明の復号化手段に相当する。
【0023】フレームメモリ160は、参照画像を一時
的に格納するために使用される。参照画像は、動き補償
回路150によって、必要に応じてフレームメモリ16
0に格納され、必要に応じてフレームメモリ160から
読み出される。
【0024】図2は、可変長符号復号化回路120の要
部構成を概略的に示すブロック図である。図2に示した
ように、可変長符号復号化回路120は、符号抽出回路
210と、DCT係数復号化回路220と、垂直位置生
成回路230と、水平位置生成回路240と、動きベク
トル復号化回路250と、ピクチャ情報保存回路260
と、復号化制御回路270とを備えている。
【0025】符号抽出回路210は、図示しない符号長
テーブルおよびシフト回路を備えている。この符号抽出
回路210は、CPUユニット110から出力されたデ
ータのうち、スライスレイヤ以下のデータ(スライス情
報と、このスライスに属するマクロブロックレイヤのデ
ータ)と、ピクチャヘッダに格納された情報の一部と
を、パラレルに入力する(図14参照)。符号抽出回路
210は、符号長テーブルに格納された情報を用いて、
入力データから最初の可変長符号データまたは固定長符
号データを抽出する。抽出されたデータは、最初の符号
データVLC として、符号抽出回路210から出力され
る。次に、符号抽出回路210は、シフト回路を用いて
残りの入力データの頭出しを行い、さらに、符号長テー
ブルの情報を用いて次の可変長符号データまたは固定長
符号データを抽出する。抽出されたデータは、二番目の
符号データVLC として、符号抽出回路210から出力さ
れる。以下、同様にして、符号抽出回路210は、入力
データを可変長符号データまたは固定長符号データ毎に
分離して、符号データVLC として出力する。
【0026】DCT係数復号化回路220は、符号デー
タVLC 内の、DCT符号化データを復号化する。上述し
たように、この復号化によって、量子化されたDCT係
数が得られる。量子化されたDCT係数は、逆量子化回
路130に送られる。
【0027】垂直位置生成回路230は、符号データVL
C としての、スライス・スタート・コードを読み出す。
上述したように、このスライス・スタート・コードは、
CPUユニット110によって、原点座標‘0’に対応
する値に書き替えられている。垂直位置生成回路230
は、書き替え後のスライス・スタート・コードを用い
て、垂直位置座標VPを順次生成する。したがって、垂直
位置座標VPは、原点座標‘0’に対応する値になる。こ
れらの垂直位置座標VPは、動き補償回路150(図1参
照)に送られる。垂直位置生成回路230の内部構成
は、図3を用いて後述される。
【0028】水平位置生成回路240は、符号データVL
C としての、マクロブロックアドレスMBAを読み出
す。マクロブロックアドレスMBAは、マクロブロック
の水平位置座標を示している。このマクロブロックアド
レスMBAは、マクロブロック情報(図14参照)内
に、符号化された状態で格納されている。水平位置生成
回路240は、マクロブロックアドレスMBAを、水平
原点座標‘0’に対応するアドレス値になるように、復
号化する。すなわち、水平位置生成回路240は、この
発明の第2の減算手段としての機能を有する。そして、
水平位置生成回路240は、このマクロブロックアドレ
スMBAを用いて、水平位置座標HPを生成する。水平位
置生成回路240の内部構成は、図4を用いて後述され
る。
【0029】動きベクトル復号化回路250は、符号デ
ータVLC から動きベクトルを読み出して、動き補償回路
150に送る。
【0030】ピクチャ情報保存回路260は、符号デー
タVLC からピクチャ情報の一部を受け取って、保存す
る。この保存データは、動き補償回路150に送られ
る。保存回路260に保存される情報は、画像の大き
さ、画像符号化の形式などである。
【0031】復号化制御回路270は、可変長符号復号
化回路120内の他の回路210〜260の状態管理や
制御を行う。後述するように、復号化制御回路270
は、垂直生成回路230に信号YVINC を送り、且つ、水
平位置生成回路240に信号TFIRSTMB,HMBNO を送る。
【0032】図3は、垂直位置生成回路230の内部構
成を示す回路図である。図3に示したように、垂直位置
生成回路230は、セレクタ301と、レジスタ302
と、加算器303とを備える。
【0033】セレクタ301は、符号データVLC と加算
器303の出力データVP1 とを入力する。そして、セレ
クタ301は、復号化制御回路270から入力された選
択信号TVINC の値が‘0’のとき符号データVLC を出力
し、選択信号TVINC の値が‘1’のときデータVP1 を出
力する。
【0034】レジスタ302は、セレクタ301の出力
データを、マクロブロック垂直位置情報として格納す
る。
【0035】加算器303は、レジスタ302から入力
されたデータに‘+1’を加算した値を、データVP1 と
して出力する。
【0036】図4は、水平位置生成回路240の内部構
成を示す回路図である。図4に示したように、水平位置
生成回路240は、アドレス復号化回路410と、水平
位置制御回路420とを備えている。さらに、水平位置
制御回路420は、セレクタ421と、レジスタ422
と、加算器423と、比較器424と、セレクタ425
とを備えている。
【0037】アドレス復号化回路410は、符号データ
VLC からマクロブロックアドレスMBA を抽出し、このマ
クロブロックアドレスMBA を復号化する。この実施の形
態では、アドレス復号化回路410は、マクロブロック
アドレスMBA を、本来の値すなわち画像圧縮装置によっ
て符号化される前の値よりも、‘1’少ない値に復号化
する。復号化されたマクロブロックアドレスは、アドレ
ス復号化回路410内に格納される。
【0038】セレクタ421は、アドレス復号化回路4
10からマクロブロックアドレスMBA を入力し、且つ、
セレクタ425からデータHPISを入力する。そして、セ
レクタ421は、復号化制御回路270から入力された
選択信号TFIRSTMBが‘1’のときマクロブロックアドレ
スMBA を出力し、且つ、選択信号TFIRSTMBが‘0’のと
きデータHPISを出力する。
【0039】レジスタ422は、セレクタ421の出力
データを、マクロブロック水平位置情報として格納す
る。
【0040】加算器423は、レジスタ422から入力
されたデータに‘+1’を加算した値を、データHP1 と
して出力する。
【0041】比較器424は、データHP1 と水平方向マ
クロブロック数HMBNO とを入力する。そして、比較器4
24は、これらの値HP1 ,HMBNO が一致するときは選択
信号CMP_MATCH として‘1’を出力する。一方、値HP1
,HMBNO が一致しないとき、比較器424は、選択信
号CMP_MATCH として‘0’を出力する。
【0042】セレクタ425は、データ‘0’およびデ
ータHP1 を入力する。そして、セレクタ425は、選択
信号CMP_MATCH が‘1’のときデータ‘0’を出力
し、且つ、選択信号CMP_MATCH が‘0’のときデータH
P1 を出力する。
【0043】次に、この実施の形態に係る画像復号化装
置の動作を説明する。
【0044】以下、スキップド・マクロブロック処理が
無い場合を例に採って説明する。
【0045】動画像情報を構成するビットストリーム
は、CPUユニット110(図1参照)に入力される。
CPUユニット110は、図5のフローチャートに示し
たような処理を実行する。
【0046】まず、CPUユニット110は、ビットス
トリームから各レイヤの先端をサーチする(ステップS
501)。各レイヤの先端には、スタート・コード・プ
リフィクス(start code plifix) が格納されている。ス
タート・コード・プリフィクスとは、ビット列‘0000 0
000 0000 0000 0000 0001’である。スタート・コード
・プリフィクスをサーチすることにより、各レイヤの先
端を検出することができる。
【0047】スタート・コード・プリフィクスの次に
は、スタート・コード番号が格納されている。図6は、
16進数で表されたスタート・コード番号の一覧であ
る。CPUユニット110は、スタート・コード番号か
ら、コード名を判断する(ステップS502)。
【0048】図6に示されたように、スタート・コード
番号が01〜AF(16進数)の場合、このコードはス
ライス・スタート・コードである。コードがスライス・
スタート・コードであった場合、CPUユニット110
は、このスライス・スタート・コードから‘1’を減算
する(ステップS503)。そして、CPUユニット1
10は、スライス・スタート・コードを、減算結果に書
き替える。図7は、スライスの一構成例を示す概念図で
ある。スライスが図7に示されたような3個のマクロブ
ロックMB0(3,2)、MB1(4,2)およびMB
2(1,3)を含む場合、先頭のマクロブロックMB0
の垂直位置座標は‘2’であり、したがって、減算後の
スライス・スタート・コードは‘1’に書き替えられ
る。上述したように、スライス・スタート・コードは、
そのスライスの先頭にあるマクロブロックの垂直位置座
標を示している。したがって、ステップS503の処理
により、この垂直方向座標は、原点座標が‘0’である
ときの座標に変換される。
【0049】続いて、CPUユニット110は、このス
ライスレイヤ以下のデータ(スライス情報と、このスラ
イスに属するマクロブロックの情報)を、可変長符号復
号化回路120にパラレル送信する。
【0050】一方、ステップS502でスタート・コー
ド番号がスライス・スタート・コードでなかった場合、
そのレイヤはスライスではない。この場合、CPUユニ
ット110は、そのスタート・コード番号に対応する処
理を実行する(S504)。処理の内容は、MPEGに
規定されている。
【0051】その後、CPUユニット110は、次のス
タート・コード・プリフィクスのサーチを開始する(ス
テップS501)。
【0052】可変長符号復号化回路120(図1参照)
は、CPUユニット110の出力データを入力する。図
8は、可変長符号復号化回路120の動作を説明するた
めのタイムチャートである。
【0053】タイミングT0では、符号抽出回路210
(図2参照)が、スライス・スタート・コードの頭出し
をする。このスライス・スタート・コードは、垂直位置
生成回路230のセレクタ301(図3参照)に入力さ
れる。また、タイミングT0では、選択信号TVINC は
‘0’である。したがって、セレクタ301は、符号デ
ータVLC すなわちスライス・スタート・コードを選択す
る。上述したように、このスライス・スタート・コード
は、圧縮処理時のスライス・スタート・コードよりも
‘1’小さい値(図7の例では‘1’)に、書き替えら
れている。セレクタ301から出力されたスライス・ス
タート・コードは、レジスタ302に一時的に保持され
る。上述のように、スライス・スタート・コードは、圧
縮符号化されずに、画像情報に格納される。したがっ
て、この保持値は、そのまま、マクロブロックMB0の
垂直位置座標VPとなる。加算器303は、レジスタ30
2に保持された値に‘1’を加算する。この加算の結果
は、データVP1 として、セレクタ301に入力される。
【0054】タイミングT1では、符号抽出回路210
が、先頭マクロブロックMB0のマクロブロックアドレ
スMBAを頭出しする。復号化制御回路270は、先頭
マクロブロックのアドレスMBAが頭出しされたとき
に、信号TFIRSTMBを‘1’にする。このマクロブロック
アドレスMBAは、水平位置生成回路240のアドレス
復号化回路410に入力される。上述のように、マクロ
ブロックアドレスMBAは、圧縮符号化された状態で、
マクロブロックレイヤに格納されている。アドレス復号
化回路410は、このマクロブロックアドレスMBA
を、復号化する。ここで、アドレス復号化回路410
は、マクロブロックアドレスMBAを、本来の値すなわ
ち画像圧縮装置によって符号化される前の値よりも、
‘1’少ない値に復号化する。図9は、符号化前のアド
レスMBAと、符号化後のアドレスMBAと、復号化後
のアドレスMBAとの関係を示す表である。このよう
に、本実施の形態では、マクロブロックアドレスMBA
を、符号化前の値よりも‘1’少ない値に復号化するこ
とにより、先頭マクロブロックのアドレスMBAを、水
平原点座標‘0’に対応する値にする。図7の例では、
先頭マクロブロックMB0のアドレスMBAは、‘2’
になる。
【0055】タイミングT2では、復号化されたマクロ
ブロックアドレスMBAが、セレクタ421(図4参
照)に入力される。このとき、選択信号TFIRSTMBは、
‘1’である。したがって、セレクタ421は、マクロ
ブロックアドレスMBAを選択する。セレクタ421か
ら出力されたマクロブロックアドレスMBA(図7の例
では‘2’)は、レジスタ422に一時的に保持され
る。その後、復号化制御回路270は、選択信号TFIRST
MBを‘0’にする。
【0056】レジスタ422に格納された値は、加算器
423に入力される。加算器423は、この入力値に
‘1’を加算し、データHP1 として出力する。
【0057】比較器424は、復号化制御回路270
(図2参照)から、水平方向マクロブロック数HMBNO を
入力する。さらに、比較器424は、この値HMBNO と、
レジスタ422の出力データHP1 とを比較する。ここで
は、データHP1 の値は‘2’である。また、図7の例で
は、水平方向のマクロブロックの数は、‘4’である。
したがって、比較器424は、出力信号CMP_MATCH
を、不一致を示す値‘0’に設定している。セレクタ4
25は、信号CMP_MATCH が‘0’のときは、信号HPIS
としてデータHP1 を出力する。したがって、信号HPISの
値は‘3’である。
【0058】その後、符号抽出回路210(図2参照)
は、マクロブロックMB0のブロックデータすなわちD
CT符号化データを順次出力する。DCT符号化データ
は、DCT係数復号化回路220によって復号化され
る。これにより、量子化されたDCT係数が、得られ
る。この復号化はタイミングT3までに終了する。DC
T符号化データの復号化が終了すると、量子化されたD
CT係数は逆量子化回路130に送られ、また、レジス
タ302,422に保持された値は位置座標VP,HPとし
て動き補償回路150に出力される。
【0059】タイミングT3では、符号抽出回路210
が、次のマクロブロックMB1のマクロブロックアドレ
スMBAを頭出しする。このマクロブロックアドレスM
BAは、アドレス復号化回路410により、図9のルー
ルに従って復号化される。図7の例では、マクロブロッ
クMB1のアドレスMBAは、‘3’になる。
【0060】タイミングT4で、復号化されたマクロブ
ロックアドレスMBAが、セレクタ421に入力され
る。しかし、タイミングT4では、このマクロブロック
アドレスMBAが先頭マクロブロックのアドレスではな
いので、選択信号TFIRSTMBは‘0’である。したがっ
て、セレクタ421は、アドレスMBAではなく、デー
タHPISを選択する。セレクタ421から出力されたデー
タHPISは、レジスタ422に保持される。レジスタ42
2に格納される値は、‘3’である。
【0061】加算器423は、レジスタ422の格納値
に‘1’を加算し、データHP1 として出力する。したが
って、データHP1 の値は‘4’になる。
【0062】比較器424は、信号HMBNO とデータHP1
とが一致するので、出力信号CMP_MATCH を、‘1’に
変更する。このため、セレクタ425は、信号HPISとし
て、値‘0’を出力する。
【0063】その後、符号抽出回路210は、ブロック
データすなわちDCT符号化データを順次出力する。D
CT符号化データは、DCT係数復号化回路220によ
って復号化される。これにより、量子化されたDCT係
数が、得られる。DCT符号化データの復号化が終了す
ると、量子化されたDCT係数は逆量子化回路130に
送られ、また、レジスタ302,422に保持された値
は位置座標VP,HPとして動き補償回路150に出力され
る。
【0064】タイミングT5では、符号抽出回路210
が、マクロブロックMB2のマクロブロックアドレスM
BAを頭出しする。このマクロブロックアドレスMBA
は、アドレス復号化回路410により、図9のルールに
従って復号化される。図7の例では、マクロブロックM
B2のアドレスMBAは、‘0’になる。
【0065】タイミングT6では、復号化されたマクロ
ブロックアドレスMBAが、セレクタ421に入力され
る。しかし、タイミングT6では、選択信号TFIRSTMBは
‘0’である。したがって、セレクタ421は、アドレ
スMBAではなく、データHPISを選択する。セレクタ4
21から出力されたデータHPISは、レジスタ422に保
持される。レジスタ422に格納される値は、‘0’で
ある。
【0066】加算器423は、レジスタ422の格納値
に‘1’を加算し、データHP1 として出力する。したが
って、データHP1 の値は‘1’になる。
【0067】比較器424は、信号HMBNO とデータHP1
とが一致しないので、出力信号CMP_MATCH を、‘0’
に変更する。このため、セレクタ425は、信号HPISと
して、値‘1’を出力する。
【0068】また、タイミングT5からT6にかけて、
選択信号TVINCの値は‘1’になる。したがって、セレ
クタ301(図3参照)は信号VP1 を選択する。このた
め、レジスタ302の保持値は、‘2’になる。
【0069】その後、符号抽出回路210は、ブロック
データすなわちDCT符号化データを順次出力する。D
CT符号化データは、DCT係数復号化回路220によ
って復号化される。これにより、量子化されたDCT係
数が得られる。DCT符号化データの復号化が終了する
と、量子化されたDCT係数は逆量子化回路130に送
られ、また、レジスタ302,422に保持された値は
位置座標VP,HPとして動き補償回路150に出力され
る。
【0070】これにより、マクロブロックMB0,MB
1,MB2からなるスライスの可変長符号復号化処理が
終了する。その後、後段の回路130,140,150
が、MPEGで規定された各処理を実行する。
【0071】以上説明したように、この実施の形態に係
る画像復号化装置では、CPUユニット110において
スライス・スタート・コードの値を‘1’小さい値の書
き替えることと(図5参照)、可変長符号復号化回路1
20内の水平位置生成回路240に設けられたアドレス
復号化回路410でマクロブロックアドレスMBAを符
号化前よりも‘1’小さい値に復号化することにより
(図9参照)、マクロブロックの原点座標を(1,1)
から(0,0)に変更することができる。したがって、
可変長符号復号化回路120や動き補償処理回路150
の規模が小さくなり且つ設計が容易になる。
【0072】第2の実施の形態 次に、この発明の第2の実施の形態に係る画像復号化装
置について、図10〜図12を用いて説明する。
【0073】この実施の形態に係る画像復号化装置の全
体構成は、第1の実施の形態に係る装置(図1参照)と
同様である。但し、CPUユニット110で行う処理の
内容と、可変長符号復号化回路120の内部構成とが、
第1の実施の形態の装置と異なる。
【0074】CPUユニット110は、スライス情報
(図14参照)内のスライス・スタート・コードを書き
替える処理を行わない点で、第1の実施の形態と異な
る。すなわち、スライス・スタート・コードは、垂直方
向の原点座標が‘1’である状態のまま、可変長符号復
号化回路120に送られる。
【0075】可変長符号復号化回路120は、第1の実
施の形態と同様、可変長符号の復号化、マクロブロック
位置情報の生成、動きベクトルの生成、ピクチャ情報の
生成等を行う。マクロブロック位置情報VP,HPとして
は、原点座標(0,0)に対応する座標VP,HPが生成さ
れる。この実施の形態の可変長符号復号化回路120
は、マクロブロック位置情報VP,HPを生成する回路の構
成が、第1の実施の形態に係る回路120(図2参照)
と異なる。
【0076】図10は、可変長符号復号化回路120の
内部構成を示すブロック図である。図10において、図
2と同じ符号を付した構成要素は、それぞれ、図2と同
じものを示している。
【0077】図10に示したように、この実施の形態の
可変長符号復号化回路120は、図2の垂直位置生成回
路230および水平位置生成回路240に代えて、位置
生成回路1010を備えている。
【0078】また、復号化制御回路1020は、選択信
号TSSCを出力する点で、第1の実施の形態の復号化制御
回路270(図2参照)と異なる。選択信号TSSCは、符
号抽出回路210からスライス・スタート・コードが出
力されている場合に‘1’に設定され、他の場合に
‘0’に設定される。
【0079】図11は、位置生成回路1010の内部構
成を示すブロック図である。
【0080】図11に示したように、この位置生成回路
1010は、アドレス復号化回路1110、セレクタ1
120、減算回路1130、垂直位置生成回路1140
および水平位置生成回路1150を備えている。
【0081】アドレス復号化回路1110は、符号デー
タVLC からマクロブロックアドレスMBA を読み出し、こ
のマクロブロックアドレスMBA を復号化する。このアド
レス復号化回路1110は、マクロブロックアドレスMB
A を、本来の値すなわち画像圧縮装置によって符号化さ
れる前の値(図9参照)に復号化する点で、第1の実施
の形態に係るアドレス復号化回路410と異なる。すな
わち、アドレス復号化回路1110は、原点座標の変更
を行わない。復号化されたマクロブロックアドレスは、
アドレス復号化回路410内に格納される。
【0082】セレクタ1120は、一方の入力端子から
符号データVLC を入力し、且つ、他方の入力端子からマ
クロブロックアドレスMBA を入力する。そして、選択信
号TSSCが‘1’のときは符号データVLC を出力し、且
つ、選択信号TSSCが‘0’のときはマクロブロックアド
レスMBAを出力する。上述したように、選択信号TSSC
が‘1’のとき、符号データVLC はスライス・スタート
・コードである。
【0083】減算回路1130は、この発明の第1、第
2の減算手段に相当し、セレクタ1120から入力され
たデータから‘1’を減算し、減算結果を出力する。こ
の減算によって、スライス・スタート・コードおよびマ
クロブロックアドレスMBAは、原点座標(0,0)に
対応する値に変更される。
【0084】垂直位置生成回路1140は、スライス・
スタート・コードから、垂直位置座標VPを順次生成す
る。垂直位置生成回路1140の内部構成は、第1の実
施の形態に係る垂直位置生成回路230(図3参照)と
同じである。
【0085】水平位置生成回路1150は、スライスの
先頭マクロブロックのマクロブロックアドレスMBAか
ら、マクロブロックの水平位置座標HPを生成する。水平
位置生成回路1150の内部構成は、第1の実施の形態
に係る水平位置制御回路420(図4参照)と同じであ
る。
【0086】次に、この実施の形態に係る画像復号化装
置の動作を説明する。図12は、この実施の形態におけ
る、可変長符号復号化回路120の動作を説明するため
のタイムチャートである。以下、スライスが図7に示さ
れたような3個のマクロブロックMB0(3,2)、M
B1(4,2)およびMB2(1,3)を含む場合を例
に採って説明する。
【0087】上述したように、CPUユニット110
は、スライス・スタート・コードの書き替え、すなわち
垂直原点座標の変更を、行わない。したがって、可変長
符号復号化回路120は、原点座標(1,1)に対応す
るスライス・スタート・コードおよびマクロブロックア
ドレスMBAを含むデータを入力する。
【0088】タイミングT0では、符号抽出回路210
(図2参照)が、スライス・スタート・コードの頭出し
する。このスライス・スタート・コードは、位置生成回
路1010のセレクタ1120(図11参照)に入力さ
れる。また、タイミングT0では、選択信号TSSCは
‘1’である。したがって、セレクタ1120は、符号
データVLC すなわちスライス・スタート・コードを選択
する。図7の例では、スライス・スタート・コードの値
は、‘2’である。減算回路1130は、スライス・ス
タート・コードから、‘1’を減算する。これにより、
スライス・スタート・コードの値は、‘1’になる。こ
れにより、スライス・スタート・コードは、垂直原点座
標‘0’に対応する値に変更される。この減算結果は、
垂直位置生成回路1140に入力される。垂直位置生成
回路1140は、第1の実施の形態の垂直位置生成回路
230と同様の動作により、マクロブロックMB0の垂
直位置座標VPすなわち‘1’を生成する。
【0089】タイミングT1では、符号抽出回路210
(図10参照)が、最初のマクロブロックMB0のマク
ロブロックアドレスMBAを頭出しする。このマクロブ
ロックアドレスMBAは、位置生成回路1010のアド
レス復号化回路1110に入力される。アドレス復号化
回路1110は、マクロブロックアドレスMBAを、本
来の値すなわち画像圧縮装置によって符号化される前の
値に、復号化する。図7の例では、先頭マクロブロック
MB0のアドレスMBAは、‘3’になる。
【0090】タイミングT2で、このアドレスMBA
は、位置生成回路1010のセレクタ1120に入力さ
れる。タイミングT2では、選択信号TSSCは‘0’であ
る。したがって、セレクタ1120は、マクロブロック
アドレスMBAを選択する。減算回路1130は、この
マクロブロックアドレスMBAから、‘1’を減算す
る。したがって、マクロブロックアドレスMBAの値
は、‘2’になる。これにより、マクロブロックアドレ
スMBAは、垂直原点座標‘0’に対応する値に変更さ
れる。この減算結果は、水平位置生成回路1150に入
力される。水平位置生成回路1150は、第1の実施の
形態の水平位置制御回路420と同様の動作により、マ
クロブロックMB0の水平位置座標HPすなわち‘2’を
生成する。
【0091】タイミングT3では、符号抽出回路210
が、次のマクロブロックMB1のマクロブロックアドレ
スMBAを頭出しする。このマクロブロックアドレスM
BAは、アドレス復号化回路1110によって復号化さ
れる。図7の例では、マクロブロックMB1のアドレス
MBAは、‘4’になる。
【0092】タイミングT4では、選択信号TSSCは
‘0’である。したがって、セレクタ1120は、マク
ロブロックアドレスMBAを選択する。減算回路113
0は、このマクロブロックアドレスMBAから、‘1’
を減算する。したがって、マクロブロックアドレスMB
Aの値は、‘3’になる。これにより、マクロブロック
アドレスMBAは、垂直原点座標‘0’に対応する値に
変更される。この減算結果は、水平位置生成回路115
0に入力される。水平位置生成回路1150は、第1の
実施の形態の水平位置制御回路420と同様の動作によ
り、マクロブロックMB0の水平位置座標HPすなわち
‘3’を生成する。
【0093】タイミングT5では、符号抽出回路210
が、次のマクロブロックMB1のマクロブロックアドレ
スMBAを頭出しする。このマクロブロックアドレスM
BAは、アドレス復号化回路1110によって復号化さ
れる。図7の例では、マクロブロックMB1のアドレス
MBAは、‘1’になる。
【0094】タイミングT4では、選択信号TSSCは
‘0’である。したがって、セレクタ1120は、マク
ロブロックアドレスMBAを選択する。減算回路113
0は、このマクロブロックアドレスMBAから、‘1’
を減算する。したがって、マクロブロックアドレスMB
Aの値は、‘0’になる。これにより、マクロブロック
アドレスMBAは、垂直原点座標‘0’に対応する値に
変更される。この減算結果は、水平位置生成回路115
0に入力される。水平位置生成回路1150は、第1の
実施の形態の水平位置制御回路420と同様の動作によ
り、マクロブロックMB0の水平位置座標HPすなわち
‘0’を生成する。
【0095】その他の動作は、第1の実施の形態と同様
である。
【0096】以上説明したように、この実施の形態に係
る画像復号化装置では、1個のセレクタ1120と1個
の減算回路1130とを追加するだけで、マクロブロッ
クの原点座標を(1,1)から(0,0)に変更するこ
とができる。したがって、可変長符号復号化回路120
や動き補償処理回路150の規模が小さくなり且つ設計
が容易になる。
【0097】
【発明の効果】以上詳細に説明したように、この発明に
よれば、スライス・スタート・コードとマクロブロック
アドレスとを書き替えることとしたので、簡単な処理
で、マクロブロックの原点座標を(0,0)に変換する
ことができる。また、原点座標を(0,0)に変換する
ことにより、可変長符号復号化回路や動き補償処理回路
の規模が小さくなり且つ設計が容易になる。したがっ
て、この発明によれば、回路規模が小さく且つ設計が容
易な画像復号化装置を提供することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態に係る画像復号化装置の
全体構成を概略的に示すブロック図である。
【図2】第1の実施の形態に係る可変長符号復号化回路
の内部構成を概略的に示すブロック図である。
【図3】図2の垂直位置生成回路の内部構成を概略的に
示すブロック図である。
【図4】図2の水平位置生成回路の内部構成を概略的に
示すブロック図である。
【図5】第1の実施の形態に係るCPUユニットの動作
を説明するためのフローチャートである。
【図6】第1の実施の形態に係るCPUユニットの動作
を説明するための表である。
【図7】第1の実施の形態に係る画像復号化装置の動作
を説明するための概念図である。
【図8】第1の実施の形態に係る可変長符号復号化回路
の動作を説明するためのタイムチャートである。
【図9】第1の実施の形態に係る可変長符号復号化回路
の動作を説明するための表である。
【図10】第2の実施の形態に係る可変長符号復号化回
路の内部構成を概略的に示すブロック図である。
【図11】図10の位置生成回路の内部構成を概略的に
示すブロック図である。
【図12】第2の実施の形態に係る可変長符号復号化回
路の動作を説明するためのタイムチャートである。
【図13】画像圧縮技術を説明するための概念図であ
る。
【図14】画像圧縮技術を説明するための概念図であ
る。
【符号の説明】
110 CPUユニット 120 可変長符号復号化回路 130 逆量子化回路 140 逆離散コサイン変換回路 150 動き補償回路 160 フレームメモリ 210 符号抽出回路 220 DCT係数復号化回路 230 垂直位置生成回路 240 水平位置制御回路 250 動きベクトル復号化回路 260 ピクチャ情報保存回路 270 復号化制御回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 圧縮符号化された画像情報のスライス・
    スタート・コードから‘1’を減算する第1の減算手段
    と、 前記画像情報のマクロブロックアドレスから‘1’を減
    算する第2の減算手段と、 減算後の前記スライス・スタート・コードおよび前記マ
    クロブロックアドレスを用いて、原点座標を(0,0)
    とした前記画像情報の復号化処理を行う復号化手段と、 を備えることを特徴とする画像復号化装置。
  2. 【請求項2】 前記第1の減算手段が、前記画像情報か
    らスライス・レイヤ以下の情報を抽出する際に、スライ
    ス・スタート・コードから‘1’を減算する手段である
    ことを特徴とする請求項1に記載の画像復号化装置。
  3. 【請求項3】 前記第2の減算手段が、スライス・レイ
    ヤ以下のデータが可変長符号または固定長符号に分離さ
    れた後、この分離によって得られた前記マクロブロック
    アドレスを復号化する際に、圧縮符号化前のマクロブロ
    ックアドレスよりも‘1’小さい値に復号化する手段で
    あることを特徴とする請求項1または2に記載の画像復
    号化装置。
  4. 【請求項4】 前記第1の減算手段が、スライス・レイ
    ヤ以下のデータが可変長符号または固定長符号に分離さ
    れた後で、この分離によって得られた前記スライス・ス
    タート・コードから‘1’を減算して、垂直位置生成手
    段に供給する手段であることを特徴とする請求項1に記
    載の画像復号化装置。
  5. 【請求項5】 前記第2の減算手段が、スライス・レイ
    ヤ以下のデータが可変長符号または固定長符号に分離さ
    れ、この分離によって得られた前記マクロブロックアド
    レスが復号化された後で、前記マクロブロックアドレス
    から‘1’を減算して、水平位置生成手段に供給する手
    段であることを特徴とする請求項1または4に記載の画
    像復号化装置。
JP2001376063A 2001-12-10 2001-12-10 画像復号化装置 Pending JP2003179929A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001376063A JP2003179929A (ja) 2001-12-10 2001-12-10 画像復号化装置
US10/124,277 US6961381B2 (en) 2001-12-10 2002-04-18 Picture decoding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001376063A JP2003179929A (ja) 2001-12-10 2001-12-10 画像復号化装置

Publications (1)

Publication Number Publication Date
JP2003179929A true JP2003179929A (ja) 2003-06-27

Family

ID=19184336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001376063A Pending JP2003179929A (ja) 2001-12-10 2001-12-10 画像復号化装置

Country Status (2)

Country Link
US (1) US6961381B2 (ja)
JP (1) JP2003179929A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561464B1 (ko) * 2003-07-29 2006-03-16 삼성전자주식회사 가변장 부호화 장치 및 방법
US7646814B2 (en) * 2003-12-18 2010-01-12 Lsi Corporation Low complexity transcoding between videostreams using different entropy coding
CN100369458C (zh) * 2005-01-26 2008-02-13 乐金电子(惠州)有限公司 数字多媒体广播视频解码器的相邻宏块的有效性检查方法
KR100827091B1 (ko) * 2006-09-29 2008-05-02 삼성전자주식회사 동영상 복호화시 손실 은폐 방법 및 이를 이용한 복호화장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4580231A (en) * 1978-09-15 1986-04-01 Alphatype Corporation Ultrahigh resolution photocomposition system employing electronic character generation from magnetically stored data
US5812735A (en) * 1993-07-09 1998-09-22 Sony Corporaiton Picture signal decoding method and picture signal decoding apparatus
JP3732867B2 (ja) * 1995-03-09 2006-01-11 株式会社ルネサステクノロジ 画像伸張装置
US5691768A (en) * 1995-07-07 1997-11-25 Lucent Technologies, Inc. Multiple resolution, multi-stream video system using a single standard decoder
US6404817B1 (en) * 1997-11-20 2002-06-11 Lsi Logic Corporation MPEG video decoder having robust error detection and concealment
JP4029520B2 (ja) 1999-04-13 2008-01-09 ソニー株式会社 ビデオ復号化装置及び方法

Also Published As

Publication number Publication date
US20030108103A1 (en) 2003-06-12
US6961381B2 (en) 2005-11-01

Similar Documents

Publication Publication Date Title
JP3966524B2 (ja) 改善された効率のためにスキュードタイル記憶フォーマットを用いる動き補償を行うシステム及び方法
US7466867B2 (en) Method and apparatus for image compression and decompression
US8660191B2 (en) Software video decoder display buffer underflow prediction and recovery
JP2007300517A (ja) 動画像処理方法、動画像処理方法のプログラム、動画像処理方法のプログラムを記録した記録媒体及び動画像処理装置
BR112014010839B1 (pt) Processo de codificação e decodificação de imagens, dispositivo de codificação e decodificação e suportes legíveis por computador correspondentes
JP5869047B2 (ja) デジタルビデオデータを符号化するための方法
WO2009130886A1 (ja) 動画像符号化装置、撮像装置及び動画像符号化方法
EP1719346A1 (en) Method of video decoding
JP3940672B2 (ja) 画像処理装置及び画像処理方法
JP3918263B2 (ja) 圧縮符号化装置および符号化方法
JP4997243B2 (ja) 画像符号化装置、その方法およびその集積回路
JP3185763B2 (ja) 動画像符号化装置
JP5580541B2 (ja) 画像復号化装置および画像復号化方法
JP6453652B2 (ja) 映像伝送システム
JP2003179929A (ja) 画像復号化装置
JP2002112268A (ja) 圧縮画像データ復号装置
US10021397B2 (en) Semiconductor device
JP2008053848A (ja) 画像処理装置及び画像処理方法
JP2001326906A (ja) 画像圧縮管理装置及びそれに用いる画像圧縮管理方法
JPH0795536A (ja) 動画像逆再生装置及び方法
EP1298937A1 (en) Video encoding or decoding using recompression of reference frames
JPH11136686A (ja) 復号画像変換回路および復号画像変換装置
JP2002374537A (ja) デコード装置及び方法
JP2001309388A (ja) 画像復号装置におけるエラー画像補完方法
JP3141149B2 (ja) 画像符号化装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080108