JP2003179505A - ターボ復号器外因正規化 - Google Patents

Abstract

(57)【要約】 【課題】ターボ復号器を構成するハードウェアおよび演
算処理時間を削減することを目的とする。 【解決手段】ターボ復号器を構成する、アルファメトリ
ック計算、ベータメトリック計算および外因値計算の各
々のブロックで従来実施されている正規化演算処理を、
アルファメトリック計算およびベータメトリック計算か
ら取り除き、代わりに２の補数を用いた計算を行うこと
により上記の目的を実現する。外因値計算では、拡張さ
れた精度を持つ２の補数表現によるアルファおよびベー
タメトリックを用いて従来と同等の演算精度を実現す
る。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明の技術分野はターボ復
号器を用いた前方誤り訂正である。 【０００２】 【従来の技術】ターボ符号は強力な能力を具備した前方
誤り訂正符号の一型式である。これらの符号は多くの応
用分野、例えば無線電話機、無線基地局、ハードディス
ク・ドライブ、無線ローカル・エリア・ネットワーク
（ＬＡＮ）、衛星およびディジタル・テレビ等で広く使
用されるようになってきている。 【０００３】ターボ符号化は畳み込み符号を連鎖させる
ことにより実現される。図１Ａは従来技術による情報率
１／３並列連鎖ターボ符号器の１例を図示する。情報率
１／３という表現法は図１Ａの構成を指しており、此処
で単一入力ビット・ストリームｘ_kが符号器によって３
成分ビット・ストリームに変換されている。入力データ
・ストリーム１００は修正変更されずにマルチプレクサ
入力１０６に通される。２つのリカーシブ系統的畳み込
み（ｒｅｃｕｒｓｉｖｅ ｓｙｓｔｅｍａｔｉｃ ｃｏ
ｎｖｏｌｕｔｉｏｎａｌ：ＲＳＣ）符号器１０２および
１０３は並列してそれらの入力をビット・ストリームに
変換するように機能する。ＲＳＣ符号器１０２で変換さ
れた後に生じるビット・ストリームはマルチプレクサ入
力１０７を形成し、ＲＳＣ符号器１０３で変換された後
のビット・ストリームはマルチプレクサ入力１０８を形
成する。ブロック１０１はインタリーバ（Ｉ）であり、
これは情報ビットをランダムに再配列して復号器へのノ
イズの相関を無くする。ＲＳＣ符号器１０２はｐ１_kビ
ット・ストリームを生成し、ＲＳＣ符号器１０３はｐ２
_kビット・ストリームを生成する。ターボ制御装置機能
の制御に従って、マルチプレクサ１０４は個別のビット
・ストリーム、ｘ_k１０６、ｐ１_k１０７、ｐ２_k１０８
を出力ビット・ストリームｘ_k／ｐ１_k／ｐ２_k１１１に
再集合する。 【０００４】図１Ｂはブロック１０２または１０３の一
部であるＲＳＣ符号器機能の一例を図示する。入力デー
タ・ストリーム１２０は修正変更されることなく通過
し、出力ｘ₀１３１となる。ＲＳＣ符号器で変換された
後、結果として生じたビット・ストリーム１３１，１３
２および１３３は先に述べた組み合わせで、図１Ａのマ
ルチプレクサ入力１０７および１０８を形成する。詳細
な組み合わせは、実施されるターボ符号器のクラス、例
えば１／２，１／３または１／４により決定される。図
１Ｂの回路の動作は図４に図示されている対応するトレ
リス線図で表され、後ほど説明する。 【０００５】図１Ａの送信出力ビット・ストリーム１１
１はノイズの多い環境を通して送信される際に壊される
可能性がある。受信端での復号器の機能は、元のビット
ストリームを再構築することであり、複数パスをトレー
スしたりまたはターボ・トレリス機能を通して反復演算
することにより行われる。 【０００６】図２は従来技術によるターボ復号器の機能
ブロック図を図示する。図２のループを通る単一パスは
ターボ復号器を通る１つの反復演算である。この反復復
号器は２つの最大帰納（ＭＡＰ：ｍａｘｉｍｕｍ−ａ−
ｐｏｓｔｅｒｉｏｒｉ）ブロック２０２および２０３か
ら、軟判定を生成する。各々の反復ＭＡＰブロック２０
２は外因情報Ｗ_0.k２０６を生成し、ＭＡＰブロック２
０３は外因情報Ｗ_1.k２０７を生成する。第１ＭＡＰブ
ロック２０２は非インターリーブ処理データｘ_k２００
およびデータｐ１_k２０１を入力として受け取る。第２
ＭＡＰ復号器２０３はデータｐ２_k２１１およびインタ
リーブ処理されたｘ_kデータ２１０をインタリーバ・ブ
ロック２０８から受け取る。 【０００７】図３は従来技術によるＭＡＰブロックの機
能ブロック図を図示する。図３のＭＡＰブロックは図２
に図示されたものと同様に機能する回路を含む。ＭＡＰ
ブロックは３つのベクトル：ベータ状態メトリック、ア
ルファ状態メトリックおよび外部因子、を計算する。ア
ルファ・ブロック３０２およびベータ・ブロック３０３
は共に状態メトリックを計算する。関数ガンマを次のよ
うに定義するのが便利である： 【０００８】 【数１】 此処で：Ｘ_kはシステム的データ；Ｐ_kはパリティー・デ
ータ；そしてＷ_kは外因的データである。 【０００９】アルファ状態メトリックブロック３０２へ
の入力３００およびベータ状態メトリックブロック３０
２への入力３０１は帰納的入力と呼ばれる。ベータ状態
メトリックはベータ状態メトリックブロック３０３で生
成される。これらのベータメトリックは逆順に生成さ
れ、ベータ状態ランダム・アクセス・メモリ（ＲＡＭ）
３０４の中に格納される。次にアルファ状態メトリック
がアルファ状態メトリックブロック３０２で生成され
る。アルファ状態メトリックは格納されないが、それは
生成されると直ちに外因値ブロック３０５がこのデータ
を使用するからである。ベータ状態メトリックは、アル
ファ状態メトリックが生成されると同時に、ベータＲＡ
Ｍ３０４から正順に読み出される。外因値ブロック３０
５はアルファおよびベータ状態メトリックの両方を正順
に使用して外因値Ｗ_n,j３０６を生成する。 【００１０】ＭＡＰアルゴリズムに関する変数は、通常
確率の自然対数で表現される。これは大規模集積回路
（ＶＬＳＩ）で簡単に実現することを可能とする。アル
ファおよびベータ状態メトリックに関する再帰式は以下
の通りである： 【００１１】 【数２】 【００１２】 【数３】 此処で：ｓはトレリス内の状態の組；そしてΓ_kは先の
式［１］で述べた通りである。 【００１３】図４は８状態、状態復号器に対するトレリ
ス線図を示す。トレリス上での指定された状態、例えば
参照番号４０１および４０２で示された状態７に関し
て、指定状態に対する確率式を次の形式で記述すること
が可能である： 【００１４】 【数４】 【００１５】 【数５】 これらの式は次の形式と言える： 【００１６】 【数６】 此処で：ＡおよびＢは式［２］および［３］で与えられ
るアルファおよびベータ状態メトリックである。式６は
「マックス・スター」式と呼ばれ、確率式を簡略化した
ものである。関数Ｐは更に次のように表現される： 【００１７】 【数７】 そしてｆ（−｜Ａ−Ｂ｜）の範囲は０からｌｎ（２）で
ある。 【００１８】ターボ復号器処理は、低ビット誤り率（Ｂ
ＥＲ：ｂｉｔ−ｅｒｒｏｒ ｒａｔｉｏ）解が得られる
まで複数サイクルの反復処理を必要とする。処理開始時
点でのトレリスの状態は既知であるので、トレリス内の
全ての状態の発生確率は一定の定数に初期化される。ト
レリスを通る各々のパスに対して、指定された状態の発
生確率は元の送信データへの収束が進むに従って増加ま
たは減少する。トレリスを通して多くの回数処理した
後、元の送信データに対応する状態の組が優勢となり、
状態メトリックは信頼性の高いものとなる。 【００１９】図４は８状態、状態復号器に対するトレリ
ス線図を図示し、各々の考えられる状態Ｓ_k,x＝ＡＢＣ
からの、可能性のある状態遷移を表している。例えば状
態Ｓ_{k ,4}、ではＡＢＣ＝００１である。これらの状態は
図１Ｂでは、それぞれ３つのレジスタＡ １２１，Ｂ
１２２およびＣ １２３の状態で表現される。復号器の
中で、アルファ状態メトリックを生成するにはこのトレ
リスを通してデータを前方方向（ｆｏｒｗａｒｄ ｄｉ
ｒｅｃｔｉｏｎ）に処理する必要があり、ベータ状態メ
トリックを生成するにはこのトレリスを通してデータを
逆方向に処理する必要がある。前方横断（ｆｏｒｗａｒ
ｄ ｔｒａｖｅｒｓａｌ）を行うためのトレリス内の初
期状態はＳ_k,xとラベル付けされており、次の状態はＳ
_k+1,xとラベル付けされている。逆に、逆方向横断を行
うためのトレリス内の初期状態はＳ_{k+ 1,x}とラベル付け
されており、次の状態はＳ_k,xとラベル付けされてい
る。図４の４０３および４０４の表記Ｘ／ＤＥＦは入力
Ｘk、図１Ｂの１２０、で挿入される次のビット
「Ｙ」、続いてスラッシュ記号、続いてそれぞれ図１Ｂ
のノード１３１，１３２，１３３で生成される次の３ビ
ットＤ，ＥおよびＦである。 【００２０】図５は４段ベータ状態メトリックアーキテ
クチャをＶＬＳＩで実現した従来技術の例を図示する。
第１段は加算器ツリー５０１で、これはＸ，Ｐ，Ｗと復
号器のトレリスに依存してベータ状態メトリックとを加
算する。アルファ・ブロックの実現方法は、図５のベー
タ・ブロックと同様であり、加算ツリー内の演算子の組
み合わせのみが異なる。第２段５０２から５０９は「マ
ックス・スター・ブロック」として知られる、全部でＳ
個のブロックを構築する。 【００２１】トレリス上で指定された状態、図４に既に
示されているように、例えば状態７に対して、次の形式
で確率式を記述することが出来る： 【００２２】 【数８】 【００２３】 【数９】 これらの式は、次の形式と言える： 【００２４】 【数１０】 マックス・スター式は確率式を簡略化したものである。 【００２５】アルファ及びベータメトリックブロック両
者の第３段５１１は、どのＳ状態メトリックが最大また
は等価であるかを判定し、どのＳ状態が最大の発生確率
を有するかを判定する。第４段５１２は最大メトリック
を、各々のＳ状態計算値から減算する。第３および第４
段は正規化段である。 【００２６】各々の指定された時刻ｋに対して対応する
Ｓ状態メトリックの組が存在する。最も高い値を具備し
た状態メトリックが、時刻ｋに於いてトレリス内で最も
可能性の高い状態である。正規化の効果は固定小数点の
精度を制限し、固定小数点のオーバーフローを防止する
ことである。此処で説明されている正規化は、この最も
可能性の高い状態に状態値０を割り当て、その他の状態
の状態値には負の値を割り当てる。 【００２７】図６は従来技術による外因アーキテクチャ
のブロック図を図示する。第１段６０１は別の加算器ツ
リーであり、これはベータ状態メトリック、アルファ状
態メトリックおよびパリティーを加算する。別の外因段
は２部分マックス・スター・ツリーを含む。第１部分、
マックス・スター・ブロック６０２から６０５は、ブロ
ック６０２から６０３で表されるツリーの上半部内の
「１」の対数確率を計算し、ブロック６０４から６０５
で表されるツリーの下半部内の「０」の対数確率を計算
する。マックス・スター・ブロックの第２部分はブロッ
ク６０６および６０７を含む。最終段はマックス・スタ
ー・ブロック６０８および６０９を含み、そして加算器
６１０は２つの対数確率を減算して外因値Ｗ_kを生成す
る。 【００２８】加算器ツリー６０１はマックス・スター・
ツリー用に２Ｓ個の演算子を生成する。状態メトリック
およびパリティーのビット精度が、例えばｘのように同
一数のビットを有する場合、３つの合計は各々の演算子
に対してｘ＋２ビット必要になるはずである。各々の加
算演算の結果は追加１ビットの精度を必要とすることに
注意されたい。 【００２９】 【発明が解決しようとする課題】従来型ターボ復号器の
実施例では、２の補数表現と外因値の計算で使用される
量に対する正規化を必要とする。これは性能損失、特に
待ち時間の追加を、必要な正規化およびこれらの外因値
の計算を実行する機能ブロックの中にもたらす。本発明
はターボ復号器の外因値ブロック内正規化のユニークな
実現方法を提供し、これは正規化に伴う困難さを解決
し、またアルファおよびベータメトリックブロック内で
精度向上を行い、これを使用することを提供する。この
実施方法は以前の方法に比較して性能を改善し、追加ゲ
ートを使用することなくまたアルファメトリックおよび
ベータメトリックブロック内の正規化の結果生じる待ち
時間が増すことも無く行われる。使用された正規化は、
アルファメトリックおよびベータメトリックブロック内
の正規化を不要とする。 【００３０】 【課題を解決するための手段】本発明のこれらおよびそ
の他の特徴は添付図に図示されている。 【００３１】２の補数正規化技術はビタビおよびターボ
復号器の設計者により提案されてきている。ターボ復号
器の場合、正規化はアルファおよびベータブロックのみ
に適用され、外因値ブロックには適用されていない。本
発明の技術は２の補数を使用した数値による状態メトリ
ックの表現に関し、この数値はまた符号付き固定小数点
数とも呼ばれる。例えば、信号の精度が８ビットの場
合；その数は−１２８から１２７の範囲となる。この処
理の剰余に対して、８ビット精度が想定される。２の補
数表現を使用することにより、正規化段をベータおよび
アルファ状態メトリックブロック、図５内のそれぞれ５
１１および５１２から取り除くことが可能となる。 【００３２】この簡略化によりそれらのブロックをたっ
た２つの段で構築することが可能となる。これはゲート
と待ち時間の両方を節約する。状態メトリック値は、ト
レリスを反復する毎に成長するはずである。数が特定の
ビット数で表現される最大の正の値を超えると、変数が
更に増加するとその数は最大の負の数と重なる。 【００３３】例えば、１２７に２を加算するとオーバー
フローして−１２７となる：【００３４】図７は８ビット符号付き整数を円周で表現
しており、この中で正のオーバーフローは円周の負部分
に重なっている。この技術は各Ｓ状態の値が各反復操作
毎に半円の中に存在する場合に成り立つ。Ｓ状態に対す
る値が隣接する２つの４分の１円より多くに存在する場
合、固定小数点オーバーフローを判別することは不可能
であろう。この状況はこれらの信号に対して十分なビッ
トが存在しない場合に生じうる。従って、トレリスの各
反復に対して十分なビットが利用可能でなければなら
ず、Ｓ状態メトリックが４分の１円より増えることが出
来ないようにしなければならない。 【００３５】この技術はベータおよびアルファ状態メト
リック計算の両方に適用される。次に外因値計算を考え
る。従来の設計では外因値計算を２の補数表現を用いて
は行っていないが、それはこの計算が簡単では無いため
である。 【００３６】外因値式の一般形式は次のようになる： 【００３７】 【数１１】 【００３８】外因値ブロックに対する加算器ツリーはベ
ータ、アルファおよびガンマ（パリティー）信号を互い
に加算する。外因値ブロックへ入力される、ベータおよ
びアルファ状態メトリックデータは図７の円周上の何処
かに分布する。数を加算することは、それらの数が１２
７／−１２８境界にまたがっている場合簡単ではない。 【００３９】例えばΓ_k＝−２かつ、 A_k,s= {130,128,125,120,121,122,124,124 } [max(A_k,s) = 130 , state = 0] かつ B_k+1,s= {124,131,124,124,124,124,124,124 } [max(B_k+1,s) = 131 , state = 1] の場合を考える。 【００４０】２の補数であることと、重なりが生じるこ
とのために、これらは次のように表現される： A_k,s= {-126,-128,125,120,121,122,124,124 } そして B_k+1,s= {124,-125,124,124,124,124,124,124 } または完全精度表現では： ln[Prob[1]] = ln[e^[130+131-2]+e^[128+124-2]+e
^[124+124-2]+...] そして２の補数表現では： ln[Prob[1]] = ln[e^[-126+131-2]+e^[-128+124-2]+e
^[124+124-2]+...] となる。 【００４１】最初の３演算子を互いに加算した結果は２
５９，２５０，２４６，．．．となり、この中で２５９
が最大（正しい答え）であり、２の補数表現では−２５
３，−６，２４７，．．．であり、この中で−２５３は
最大ではない（間違った答え）。 【００４２】図８Ａ−Ｇは問題をグラフ的に示してお
り、この中で２の補数状態メトリック数は外因値ブロッ
クに直接与えられる。各グラフのｘ軸はサイズ１０２４
の復号されたブロック内の点ｋでのデータを表してい
る。最初の２つのグラフ、８０１および８０２は、それ
ぞれ第１ＭＡＰ復号後のアルファおよびベータ状態メト
リックである。グラフの第２番目の対、８０３および８
０４は、それぞれ第２ＭＡＰ復号後のアルファおよびベ
ータ状態メトリックである。第５番目のグラフ８０５
は、元データブロック内のエラーを示す。第６番目のグ
ラフ８０６は、ターボ復号器反復が１回完了した後のブ
ロック内のエラーを示す。第７番目のグラフ８０７は第
１反復により導入された新たなエラーを示す。新たなエ
ラーのいくつかはアルファおよびベータ状態メトリック
がオーバーフローした点の近くに並んでいることに注意
されたい。これは外因値生成に対して２の補数方式を適
用することは新たなエラーを生じるという結論に達し、
これは明らかに好ましいことではない。 【００４３】ベータおよびアルファ数が円の１２７／−
１２８境界を横切る問題を解決するための明示的な解決
方法は次の通りである： 【００４４】１．全てのメトリックをチェックして正数
が有るか否かを判定する。全てのアルファ状態メトリッ
クに対して最上位ビット（ＭＳＢ）をチェックし、正数
発見信号９００を生成する。図９はＮＡＮＤゲート９０
１を図示しており、これはこの正数発見信号９００をＳ
アルファ信号の最上位ビット［７］、アルファ［０］
［７］からアルファ［Ｓ−１］［７］から生成する。ア
ルファ状態メトリックの１つの最上位ビット（ビット
７）のいずれかに０があると、ＮＡＮＤゲート９０１に
１正数発見信号９００を生成させる。 【００４５】２．全てのメトリックをチェックして図７
の円周の最も負側の４分の１象限に存在しているものが
有るか否かを判定し、大きな負数信号１０００を生成す
る。このチェックはＳアルファ信号の最上位２ビットを
チェックして行われる。最上位ビットが１で次の上位ビ
ットが０の場合、その信号は大きな負の数である。図１
０は大きな負数信号１０００を、アルファ［０］［７］
／アルファ［０］［６］からアルファ［Ｓ−１］［７］
／アルファ［Ｓ−１］［６］のＳアルファ信号の最上位
ビット［７］および次上位ビット［６］から生成するた
めの回路を図示する。反転器１００１，１０１１．．．
１０８１はそれぞれの次上位ビット、アルファ［０］
［６］、アルファ［１］［６］．．．アルファ［Ｓ−
１］［６］を反転する。ＮＡＮＤゲート１００２，１０
１２．．．１０７２はそれぞれの最上位ビットアルファ
［０］［７］、アルファ［１］［７］．．．アルファ
［Ｓ−１］［７］が１で、対応する次上位ビットアルフ
ァ［０］［６］、アルファ［１］［６］．．．アルファ
［Ｓ−１］［６］が０であるか否かを判定する。その場
合、ＮＡＮＤゲート１００２，１０１２．．．．１０７
２は０出力を生成する。ＮＡＮＤゲート１０８０はＮＡ
ＮＤゲート１００２，１０１２．．．．１０７２のいず
れかが０出力を生成しているかを判定し、信号が最大負
４分の１象限にあることを示す。その場合、ＮＡＮＤゲ
ート１０８０は１大きな負数信号発見１０００を生成す
る。 【００４６】３．外因値加算ツリーはこれら３つの信
号、Ａ_k，Ｂ_k+1およびΓを加算する。これらの演算子の
精度が８ビットで、入力が大きな正数または大きな負数
のいずれかを含む場合、オーバーフローおよび不正確な
結果を回避するために１０ビットが必要である。図１１
はこの機能を実施するための回路を図示する。ＡＮＤゲ
ート１１０１は、正数発見信号９００および大きな負数
発見信号１０００から、円周境界横断発見信号１１００
を生成する。円周境界横断発見信号１１００が１の場
合、アルファおよびベータ演算子は、精度拡張ブロック
１１１０、１１２０から１１８０の中で精度拡張され
る。 【００４７】表１は精度拡張ブロック１１１０，１１２
０から１１８０に対する論理表を示す。この例の８ビッ
トデータに対して、精度拡張ブロック１１１０，１１２
０から１１８０の２ビット出力はデータのビット数９お
よび８を表す。これら２つの追加最上位ビットは、対応
する入力メトリックデータの８ビット（ビット数７から
０）に添付される。従って外因値ブロック３０５はこの
拡張精度データ上に作用する。正規化は外因値ブロック
３０５に要求されないが、それは本発明がオーバーフロ
ーを回避するために高度な精度拡張を与えるからであ
る。 【００４８】 【表１】 表１は円周境界横断発見が０の場合、正常符号拡張が１
０ビットであることを示す。円周境界横断発見が１の場
合、代わりにデータはゼロで拡張される。これは外因値
加算中に大きな正から大きな負の境界へ横切る際の全て
の不都合な結果を取り消す。 【００４９】図１１は表１を３つのゲートで実現する例
を図示する。各拡張精度ブロック１１１０，１１２０か
ら１１８０は対応するアルファ信号０から７の最上位ビ
ット（ビット７）および円周境界横断発見信号１１００
を受け取る。円周境界横断発見信号１１００は入力を反
転器１１１１，１１２１から１１８１に供給する。反転
器１１１１，１１２１から１１８１の出力は１つの入力
を、それぞれのＮＡＮＤゲート１１１２，１１２２から
１１８２へ供給する。ＮＡＮＤゲート１１１２，１１２
１から１１８２の第２入力は、それぞれの最上位ビット
信号、アルファ［０］［７］，アルファ［１］［７］か
らアルファ［Ｓ−１］［７］を受け取る。ＮＡＮＤゲー
ト１１１２，１１２１から１１８２の出力は、それぞれ
の反転器１１１３，１１２３から１１８３の入力を供給
する。反転器１１１３，１１２３から１１８３の出力
は、それぞれの精度拡張信号をビット９および８のため
に供給する。この同一の回路がベータメトリックにも繰
り返されていることに注意されたい。 【００５０】全設計ではアルファ状態メトリックを拡張
するために４３個のゲートを、そしてベータ状態メトリ
ックを拡張するために４３個のゲートを必要とし、表２
に示されるように全体で８６個のゲートを必要とする。
この例では８ビットアルファメトリックデータと８ビッ
トベータメトリックデータの８つの事象のブロックを想
定していることに注意されたい。 【００５１】 【表２】 【００５２】図９に図示されている正数発見機能は唯一
つのＮＡＮＤゲート９０１のみを必要とする。図１０に
図示されている大きな負数発見機能は、反転器１００
１，１０１１．．．１０７１およびＮＡＮＤゲート１０
０２，１０１２．．．１０７２をアルファ／ベータ・デ
ータの８事象の各々に、そして最終ＮＡＮＤゲート１０
８０を必要とする。精度拡張機能は、単一ＡＮＤゲート
１１０１および３ゲート精度拡張ブロックをアルファ／
ベータ・データの８事象の各々に必要とする。 【００５３】図１２は２つの技術を比較して、シミュレ
ーションされたビット・エラー率（ＢＥＲ）とフレーム
・エラー率（ＦＥＲ）対信号対雑音比（ＳＮＲ）のグラ
フを図示する。グラフはほとんど同じである。グラフ１
２０１はシミュレーションされたフレーム・エラー率の
グラフを示す。グラフ１２０２はシミュレーションされ
たビット・エラー率のグラフを示す。両ケースで従来技
術による正規化段に対するデータは、本発明の修正変更
された外因値ブロックを具備した２の補数表現に対する
データと事実上同じである。 【００５４】本発明による技術はベータおよびアルファ
状態メトリックブロッに対する正規化段を取り除く。こ
れは正規化を実行するための待ち時間を無くし、また外
因値ブロックを除いて正規化を実行するためのゲート数
を削減する。本発明は外因値ブロックが２の補数表現で
動作することを可能とする。本発明はたった８６個のゲ
ートを外因値ブロックに追加するのみで、アルファおよ
びベータメトリックブロック内で従来型正規化と同じＢ
ＥＲ性能を実現する。 【００５５】以上の説明に関して更に以下の項を開示す
る。 （１） ターボ復号器外因値計算ブロックであって：各
々予め定められた数のビットを有する複数のアルファメ
トリック入力と；前記複数のアルファメトリック入力を
受け取り、いずれかのアルファメトリック入力の２の補
数形式が２の補数の正数であるか最大負象限内の２の補
数の負数のいずれかを示す、アルファ円周境界横断信号
を生成する、アルファ円周境界検出器と；各々が前記ア
ルファ円周境界横断信号と対応するアルファメトリック
入力の最上位ビットとを受け取り、前記アルファ円周境
界横断信号と前記アルファメトリック入力の前記最上位
ビットとに依存して、２ビット精度拡張を生成する、複
数のアルファメトリック精度拡張ブロックと；各々予め
定められた数のビットを有する複数のベータメトリック
入力と；前記複数のベータ度入力を受け取り、いずれか
のベータメトリック入力の２の補数形式が２の補数の正
数であるか最大負象限内の２の補数の負数のいずれかを
示す、ベータ円周境界横断信号を生成する、ベータ円周
境界検出器と；各々が前記ベータ円周境界横断信号と対
応するベータメトリック入力の最上位ビットとを受け取
り、前記ベータ円周境界横断信号と前記ベータメトリッ
ク入力の前記最上位ビットとに依存して、２ビット精度
拡張を生成する、複数のベータメトリック精度拡張ブロ
ックと；前記アルファメトリック入力を前記対応するア
ルファ精度拡張ブロックで拡張された精度で受け取り、
前記ベータメトリック入力を前記対応するベータ精度拡
張ブロックで拡張された精度で受け取り、前記予め定め
られたビット数よりも２ビット以上を有する２の補数上
で演算するように構築された加算器を含む、外因値ブロ
ックとを有する、前記ターボ復号器外因値計算ブロッ
ク。 【００５６】（２） 第１項記載のターボ復号器外因値
計算ブロックにおいて：各々のアルファメトリック精度
拡張ブロックが、前記２ビット精度拡張を前記対応する
アルファメトリック入力に対して生成する際に前記アル
ファ円周境界横断信号が、いずれかのアルファメトリッ
ク入力の前記２の補数形式が２の補数の正数でも最大負
象限内の２の補数の負数のいずれでも無いことを示す場
合に、２ビットを前記対応するアルファメトリック入力
の前記最上位ビットに等しくし、前記アルファ円周境界
横断信号が、いずれかのアルファメトリック入力の前記
２の補数形式が２の補数の正数であるか、または最大負
象限内の２の補数の負数のいずれかであることを示す場
合に、２ビットを００に等しくし；各々のベータメトリ
ック精度拡張ブロックが、前記２ビット精度拡張を前記
対応するベータメトリック入力に対して生成する際に前
記ベータ円周境界横断信号が、いずれかのベータメトリ
ック入力の前記２の補数形式が２の補数の正数でも最大
負象限内の２の補数の負数のいずれでも無いことを示す
場合に、２ビットを前記対応するベータメトリック入力
の前記最上位ビットに等しくし、前記ベータ円周境界横
断信号が、いずれかのベータメトリック入力の前記２の
補数形式が２の補数の正数であるか、または最大負象限
内の２の補数の負数のいずれかであることを示す場合
に、２ビットを００に等しくする、前記ターボ復号器外
因値計算ブロック。 【００５７】（３） 第２項記載のターボ復号器外因値
計算ブロックにおいて：各々の前記アルファメトリック
精度拡張ブロックが、前記アルファ円周境界横断信号を
受け取る１入力と、１出力とを有するアルファ精度拡張
第１反転器と、前記アルファ精度拡張第１反転器の前記
出力に接続された第１入力と、前記対応するアルファメ
トリック入力の前記最上位ビットを受け取る第２入力
と、１つの出力とを有するアルファ精度拡張ＮＡＮＤゲ
ートと、前記アルファ精度拡張ＮＡＮＤゲートの前記出
力に接続された１つの入力と、前記２ビット精度拡張を
前記対応するアルファメトリック入力に供給する１つの
出力とを有する、アルファ精度拡張第２反転器とを有
し；各々の前記ベータメトリック精度拡張ブロックが、
前記ベータ円周境界横断信号を受け取る１入力と、１出
力とを有するベータ精度拡張第１反転器と、前記ベータ
精度拡張第１反転器の前記出力に接続された第１入力
と、前記対応するベータメトリック入力の前記最上位ビ
ットを受け取る第２入力と、１つの出力とを有するベー
タ精度拡張ＮＡＮＤゲートと、前記ベータ精度拡張ＮＡ
ＮＤゲートの前記出力に接続された１つの入力と、前記
２ビット精度拡張を前記対応するベータメトリック入力
に供給する１つの出力とを有する、ベータ精度拡張第２
反転器とを有する、前記ターボ復号器外因値計算ブロッ
ク。 【００５８】（４） 第１項記載のターボ復号器外因値
計算ブロックにおいて：前記アルファ円周境界検出器
が、前記複数のアルファメトリック入力の各々の最上位
ビットを受け取り、前記アルファメトリック入力のいず
れかの２の補数形式が正であるか否かを示す、アルファ
正数発見信号を生成する、アルファ正数発見回路と、前
記複数のアルファメトリック入力の各々の２つの最上位
ビットを受け取り、前記アルファメトリック入力のいず
れかの２の補数形式が最大負象限内にあるか否かを示
す、アルファ大きな負数発見信号を生成する、アルファ
大きな負数発見回路と、前記アルファ正数発見信号を受
け取る第１入力と、前記アルファ大きな負数発見信号を
受け取る第２入力と、前記アルファ円周境界横断信号を
生成する１つの出力を有する、ＡＮＤゲートとを含み；
前記ベータ円周境界検出器が、前記複数のベータメトリ
ック入力の各々の最上位ビットを受け取り、前記ベータ
メトリック入力のいずれかの２の補数形式が正であるか
否かを示す、ベータ正数発見信号を生成する、ベータ正
数発見回路と、前記複数のベータメトリック入力の各々
の２つの最上位ビットを受け取り、前記ベータメトリッ
ク入力のいずれかの２の補数形式が最大負象限内にある
か否かを示す、ベータ大きな負数発見信号を生成する、
ベータ大きな負数発見回路と、前記ベータ正数発見信号
を受け取る第１入力と、前記ベータ大きな負数発見信号
を受け取る第２入力と、前記ベータ円周境界横断信号を
生成する１つの出力を有する、ＡＮＤゲートとを含む、
前記ターボ復号器外因値計算ブロック。 【００５９】（５） 第４項記載のターボ復号器外因値
計算ブロックにおいて：前記アルファ正数発見回路が、
各々が前記複数のアルファメトリック入力の１つの前記
最上位ビットを受け取る複数の入力と、前記アルファ正
数発見信号を生成する１つの出力とを有するＮＡＮＤゲ
ートを含み；前記ベータ正数発見回路が、各々が前記複
数のベータメトリック入力の１つの前記最上位ビットを
受け取る複数の入力と、前記ベータ正数発見信号を生成
する１つの出力とを有するＮＡＮＤゲートを含む、前記
ターボ復号器外因値計算ブロック。 【００６０】（６） 第４項記載のターボ復号器外因値
計算ブロックにおいて：前記アルファ大きな負数発見回
路が、各々が前記複数のアルファメトリック入力の１つ
に対応する前記最上位ビットを受け取る第１入力と、第
２入力および１つの出力とを有する、複数のアルファ入
力ＮＡＮＤゲートと、各々が前記複数のアルファメトリ
ック入力の１つに対応する第２上位ビットを受け取る入
力と、対応する前記複数のアルファ入力ＮＡＮＤゲート
の前記第２入力に接続された１つの出力とを有する、複
数の反転器と、各々が前記アルファ入力ＮＡＮＤゲート
の対応する１つの前記出力に接続された複数の入力と、
前記アルファ大きな負数発見信号を生成する１つの出力
とを有する、アルファ出力ＮＡＮＤゲートとを含み；前
記ベータ大きな負数発見回路が、各々が前記複数のベー
タメトリック入力の１つに対応する前記最上位ビットを
受け取る第１入力と、第２入力および１つの出力とを有
する、複数のベータ入力ＮＡＮＤゲートと、各々が前記
複数のベータメトリック入力の１つに対応する第２上位
ビットを受け取る入力と、対応する前記複数のベータ入
力ＮＡＮＤゲートの前記第２入力に接続された１つの出
力とを有する、複数の反転器と、各々が前記ベータ入力
ＮＡＮＤゲートの対応する１つの前記出力に接続された
複数の入力と、前記ベータ大きな負数発見信号を生成す
る１つの出力とを有する、ベータ出力ＮＡＮＤゲートと
を含む、前記ターボ復号器外因値計算ブロック。 【００６１】（７） ターボ復号器外因値計算ブロック
は、予め定められたビット数よりも２ビット以上多く有
する２の補数上で演算するように構築された加算器を含
む。アルファ円周境界検出器は、いずれかのアルファメ
トリック入力の２の補数形式が、２の補数の正数（正数
発見）または２の補数の最大負象限内の負数（大きな負
数発見）のいずれかを示す、アルファ円周境界横断信号
を生成する。複数のアルファメトリック精度拡張ブロッ
クの各々（１１１０，１１２０，１１３０，１１４０，
１１５０，１１６０，１１７０，１１８０）は、アルフ
ァ円周境界横断信号と対応するアルファメトリック入力
（アルファ［Ｘ］［７］）の最上位ビットを受け取り、
対応するアルファメトリック入力に対して２ビットの精
度拡張（アルファ［Ｘ］［９］、アルファ［Ｘ］
［８］）を生成する。同様のハードウェアがベータメト
リックに対して動作する。外因値ブロックは精度拡張さ
れたアルファおよびベータメトリック入力を受け取る。

【図面の簡単な説明】 【図１Ａ】図１Ａは従来技術によるターボ復号器機能の
ブロック図を図示する。 【図１Ｂ】図１Ｂはターボ復号器を実現する際に使用さ
れる、従来技術によるＲＳＣ復号器機能の回路図を図示
する。 【図２】図２は従来技術によるＭＡＰ復号器の機能ブロ
ック図を図示する。 【図３】図３は従来技術によるターボ復号器の機能ブロ
ック図を図示する。 【図４】図４は従来技術による情報率１／３ターボ復号
器用のトレリス線図を図示する。 【図５】図５は従来技術によるベータメトリックブロッ
クの実現例を図示する。 【図６】図６は従来技術による外因値ブロックの実現例
を図示する。 【図７】図７は８ビット符号付き整数の回路図表現を図
示する。 【図８】Ａ−Ｇは外因値に２の補数表現を使用した結果
のシミュレーションを図示する。 【図９】図９は「正数発見」ロジックの実現例を図示す
る。 【図１０】図１０は「大きな負数発見」ロジックの実現
例を図示する。 【図１１】図１１は精度拡張ブロックの機能図を図示す
る。 【図１２】図１２は正規化と外因値修正変更を具備した
２の補数とを比較したシミュレーション結果の性能を図
示する。 【符号の説明】 ９００ 正数発見信号 １０００ 大きな負数発見信号 １１０１ ＡＮＤゲート １１１０，１１２０，１１８０ 精度拡張ブロック １１１１，１１１３，１１２１，１１２３，１１８１，
１１８３ 反転器 １１１２，１１２２，１１８２ ＮＡＮＤゲート

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アントニオ エフ、モンドラゴン − ト レス アメリカ合衆国 テキサス、リチャードソ ン、 イー、レナー ロード 4000、ナン バー 1925 Ｆターム(参考） 5B001 AA10 AB05 AD04 AD06 5J065 AA01 AB01 AC02 AD10 AE06 AF01 AF02 AG06 AH02 AH05 AH09 5K014 AA01 BA10 FA16

Claims (1)

1. 【特許請求の範囲】 【請求項１】 ターボ復号器外因値計算ブロックであっ
   て：各々予め定められた数のビットを有する複数のアル
   ファメトリック入力と；前記複数のアルファメトリック
   入力を受け取り、いずれかのアルファメトリック入力の
   ２の補数形式が２の補数の正数であるか最大負象限内の
   ２の補数の負数のいずれかを示す、アルファ円周境界横
   断信号を生成する、アルファ円周境界検出器と；各々が
   前記アルファ円周境界横断信号と、対応するアルファメ
   トリック入力の最上位ビットとを受け取り、前記アルフ
   ァ円周境界横断信号と前記アルファメトリック入力の前
   記最上位ビットとに依存して、２ビット精度拡張を生成
   する、複数のアルファメトリック精度拡張ブロックと；
   各々予め定められた数のビットを有する複数のベータメ
   トリック入力と；前記複数のベータ度入力を受け取り、
   いずれかのベータメトリック入力の２の補数形式が２の
   補数の正数であるか最大負象限内の２の補数の負数のい
   ずれかを示す、ベータ円周境界横断信号を生成する、ベ
   ータ円周境界検出器と；各々が前記ベータ円周境界横断
   信号と、対応するベータメトリック入力の最上位ビット
   とを受け取り、前記ベータ円周境界横断信号と前記ベー
   タメトリック入力の前記最上位ビットとに依存して、２
   ビット精度拡張を生成する、複数のベータメトリック精
   度拡張ブロックと；前記アルファメトリック入力を前記
   対応するアルファ精度拡張ブロックで拡張された精度で
   受け取り、前記ベータメトリック入力を前記対応するベ
   ータ精度拡張ブロックで拡張された精度で受け取り、前
   記予め定められたビット数よりも２ビット以上を有する
   ２の補数上で演算するように構築された加算器を含む、
   外因値ブロックとを有する、前記ターボ復号器外因値計
   算ブロック。