JP2003179023A - Processing apparatus - Google Patents

Processing apparatus

Info

Publication number
JP2003179023A
JP2003179023A JP2001377753A JP2001377753A JP2003179023A JP 2003179023 A JP2003179023 A JP 2003179023A JP 2001377753 A JP2001377753 A JP 2001377753A JP 2001377753 A JP2001377753 A JP 2001377753A JP 2003179023 A JP2003179023 A JP 2003179023A
Authority
JP
Japan
Prior art keywords
wafer
processing
substrate
etching
backside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001377753A
Other languages
Japanese (ja)
Inventor
Mitsuhiro Yuasa
光博 湯浅
Koji Honma
孝治 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Chemitronics Co Ltd
Original Assignee
Tokyo Electron Ltd
Chemitronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Chemitronics Co Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001377753A priority Critical patent/JP2003179023A/en
Publication of JP2003179023A publication Critical patent/JP2003179023A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a processing apparatus which includes a backside etching apparatus for etching a backside of a board as a component thereof and by which the backside of the board can be subjected to a backside grinding and a backside etching efficiently. <P>SOLUTION: This processing apparatus has an in-line structure comprising a grinding apparatus 10 which subjects a backside 2b of a wafer 2 having a protective tape 3 stuck to a circuit forming surface 2a thereof, a backside etching apparatus 20 which subjects the backside 2b subjected to the backside grinding by the grinding apparatus 10, and a transfer apparatus 30 which transfers the wafer 2 onto a dicing tape 5 and removes the protective tape 3 from the wafer 2. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は処理装置に係り、特
に基板の背面をエッチング処理するバックサイドエッチ
ング装置を構成要素に含む処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a processing apparatus, and more particularly to a processing apparatus including a backside etching apparatus for etching the back surface of a substrate as a constituent element.

【0002】電子機器の小型化、薄型化が進むなかで、
電子機器に使用される半導体素子に対してもより一層の
薄型化が要求されている。また、複数の半導体素子を積
層して一つのパッケージに収容した積層型半導体装置の
開発も進められており、半導体素子の薄型化への要求は
高まっている。従来の半導体素子の厚みは200〜25
0μm程度であったが、最近では50μm程度の厚みの
半導体素子が作成されるようになっており、さらに薄型
化も進められている。
As electronic devices are becoming smaller and thinner,
Further thinning is required for semiconductor elements used in electronic devices. Further, development of a stacked semiconductor device in which a plurality of semiconductor elements are stacked and housed in a single package is also in progress, and there is an increasing demand for thinner semiconductor elements. The thickness of the conventional semiconductor element is 200 to 25
The thickness was about 0 μm, but recently, a semiconductor element having a thickness of about 50 μm has been produced, and further reduction in thickness has been promoted.

【0003】[0003]

【従来の技術】一般的に、半導体素子はシリコンウェハ
(基板)の表面である回路形成面上に複数個まとめて形
成される。この回路形成面に半導体素子が形成されたウ
ェハに対しては、薄型化を図るために背面を研削する処
理が実施される。
2. Description of the Related Art Generally, a plurality of semiconductor elements are collectively formed on a circuit forming surface which is a surface of a silicon wafer (substrate). The wafer having the semiconductor element formed on the circuit formation surface is subjected to the processing of grinding the back surface in order to reduce the thickness.

【0004】先ず、ウェハはグラインダ装置に装着さ
れ、バックグラインディング処理が実施される。このバ
ックグラインディング処理では、ウェハの背面(回路形
成面の反対側の面)に回転する研削材を押し当て研削す
ることにより、ウェハの厚みを所定の厚さまで減少させ
る。
First, the wafer is mounted on a grinder apparatus and a back grinding process is performed. In this back grinding process, a rotating abrasive is pressed against the back surface of the wafer (the surface opposite to the circuit forming surface) to grind the wafer to reduce the thickness of the wafer to a predetermined thickness.

【0005】この際、ウェハの回路形成面は微細加工が
行なわれたデリケートな面であるため、これを保護する
ために予め回路形成面には保護テープが貼着される。保
護テープには、紫外線硬化性の接着剤が塗布されてお
り、この接着剤により保護テープはウェハの回路形成面
に貼着される。
At this time, since the circuit forming surface of the wafer is a delicate surface that has been finely processed, a protective tape is previously attached to the circuit forming surface in order to protect it. An ultraviolet curable adhesive is applied to the protective tape, and the protective tape is attached to the circuit forming surface of the wafer by this adhesive.

【0006】グラインダ装置によるバックグラインディ
ング処理が終了すると、続いてウェハは転写装置に装着
される。この転写装置では、先ず回路形成面に貼着され
ている保護テープに対し紫外線を照射し、紫外線硬化性
である接着剤を硬化させる。これにより接着剤の接着力
は低下し、保護テープを回路形成面に損傷を与えること
なく、ウェハから剥離することが可能となる。
When the back grinding process by the grinder device is completed, the wafer is subsequently mounted on the transfer device. In this transfer device, first, the protective tape attached to the circuit formation surface is irradiated with ultraviolet rays to cure the ultraviolet curable adhesive. As a result, the adhesive strength of the adhesive decreases, and the protective tape can be peeled off from the wafer without damaging the circuit formation surface.

【0007】転写装置は、ウェハをリング状のフレーム
に配設されたダイシングテープに貼着した後、保護テー
プを回路形成面から剥離させる。この際、転写装置はウ
ェハを上下逆となるよう回転させる。これにより、ダイ
シングテープに貼着された状態で、ウェハの回路形成面
は上を向いた状態となっている。よって、ウェハを半導
体素子単位に個片化するダイシング時には、回路形成面
に形成されたアライメントマークを基準としてダイシン
グ処理を行なうことが可能となる。
The transfer device adheres the wafer to the dicing tape arranged on the ring-shaped frame, and then peels the protective tape from the circuit forming surface. At this time, the transfer device rotates the wafer upside down. As a result, the circuit-formed surface of the wafer is in the state of facing upward when it is attached to the dicing tape. Therefore, when dicing the wafer into individual semiconductor elements, the dicing process can be performed with the alignment mark formed on the circuit formation surface as a reference.

【0008】ところで、上記のようにバックグラインデ
ィング処理(機械的な研削処理)が実施されたウェハの
背面には細かいクラックが生じており、クラックが生じ
たままにしておくと、クラックの部分を起点としてウェ
ハ(半導体素子)が損傷してしまう問題点が生じる可能
性がある。この問題は、ウェハが薄くなればなるほど顕
著となってくる。
By the way, fine cracks are formed on the back surface of the wafer which has been subjected to the back grinding process (mechanical grinding process) as described above. There is a possibility that a wafer (semiconductor element) may be damaged as a starting point. This problem becomes more serious as the wafer becomes thinner.

【0009】このため、グラインダ装置によるバックグ
ラインディング処理が終了した後、直ちに転写装置にウ
ェハを装着するのではなく、ウェハをバックサイドエッ
チング装置に装着してウェハ背面に対してエッチング処
理(以下、バックサイドエッチング処理という)を実施
する場合がある。このバックサイドエッチング処理を実
施することにより、ウェハの背面に生じたクラックを除
去することができると共に、ウェハの更なる薄型化を図
ることができる。尚、このバックサイドエッチング処理
においても、ウェハの回路形成面を保護するため保護テ
ープが回路形成面に貼着され、この貼着状態でバックサ
イドエッチング処理が実施される。
Therefore, after the back grinding process by the grinder device is completed, the wafer is not mounted on the transfer device immediately but on the back side etching device and the etching process is performed on the back surface of the wafer (hereinafter, Backside etching treatment) may be performed. By performing this backside etching process, it is possible to remove cracks generated on the back surface of the wafer and further reduce the thickness of the wafer. Even in this backside etching process, a protective tape is attached to the circuit forming face to protect the circuit forming face of the wafer, and the backside etching process is performed in this attached state.

【0010】[0010]

【発明が解決しようとする課題】しかしながら従来で
は、グラインダ装置と転写装置がインライン化したもの
は存在するが、バックサイドエッチング装置は独立した
構成とされていた。このため、グラインダ装置によるバ
ックグラインディング処理が終了した後、これを直接バ
ックサイドエッチング装置に装着することができなかっ
た。
However, conventionally, although there is a grinder device and a transfer device which are in-line, the backside etching device has an independent structure. Therefore, after the back grinding process by the grinder device is completed, it cannot be directly mounted on the back side etching device.

【0011】従って、グラインダ装置においてバックグ
ラインディング処理が終了したウェハは、先ず搬送用の
カセットに収納され、続いてこのカセットをバックサイ
ドエッチング装置まで人手により運び、その上でバック
サイドエッチング装置に装着することが行なわれてい
た。
Therefore, the wafers that have undergone the back-grinding process in the grinder apparatus are first stored in a transfer cassette, and then the cassette is manually carried to the backside etching apparatus and then mounted on the backside etching apparatus. Things were being done.

【0012】更に、バックサイドエッチング処理が終了
すると、バックサイドエッチング装置と転写装置はイン
ライン化されていないため、バックサイドエッチング処
理が終了したウェハを再びカセットに収納し、これを転
写装置まで人手により転写装置まで運び、その上で転写
装置に装着することが行なわれていた。
Further, when the backside etching process is completed, the backside etching device and the transfer device are not in-line, so that the wafer after the backside etching process is put into the cassette again, and the wafer is manually transferred to the transfer device. It was carried to the transfer device and then mounted on the transfer device.

【0013】このように、従来ではバックサイドエッチ
ング装置がグラインダ装置及び転写装置はインライン化
されていないため、ウェハを搬送用のカセットに収納
し、また取り出す処理が複数回発生するため、処理時間
が長くなり半導体素子の生産効率が低下してしまうとい
う問題点があった。
As described above, since the backside etching device is not inline with the grinder device and the transfer device in the related art, the processing time is increased because the wafer is stored in the carrying cassette and the wafer is taken out a plurality of times. There is a problem in that the production efficiency of the semiconductor device is reduced due to the increase in length.

【0014】また、バックグラインディング処理が終了
したウェハには、微細なクラックが発生することが考え
られるが、このようにクラックが入った状態のウェハに
対し、上記のように収納,取り出しを繰り返し実施した
場合、クラックが伸長し、やがてはウェハが割れてしま
うという問題点があった。また、バックグラインディン
グ処理によりウェハが薄くなると、応力によりウェハに
反りが発生してしまうという問題点もあった。
Further, it is considered that fine cracks may occur on the wafer after the back-grinding process is completed, and the wafers thus cracked are repeatedly stored and taken out as described above. When it is carried out, there is a problem that the crack extends and eventually the wafer breaks. Further, when the wafer is thinned by the back grinding process, the wafer is warped due to stress.

【0015】本発明は上記の点に鑑みてなされたもので
あり、基板背面に対し実施される背面研削処理及びエッ
チング処理を効率よく実施することを可能とした処理装
置を提供することを目的とする。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a processing apparatus capable of efficiently performing a backside grinding process and an etching process performed on a backside of a substrate. To do.

【0016】[0016]

【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
In order to solve the above problems, the present invention is characterized by taking the following means.

【0017】請求項1記載の発明に係る処理装置は、回
路面側に第1のテープが貼着された基板の背面を研削処
理するグラインダ装置と、このグラインダ装置で研削さ
れた基板背面をエッチング処理するバックサイドエッチ
装置と、前記基板を前記第1のテープから離脱させ前記
基板を第2のテープに転写させる転写装置とをインライ
ン化した構成としたことを特徴とするものである。
According to a first aspect of the present invention, there is provided a processing apparatus which grinds a back surface of a substrate having the first tape adhered to the circuit surface side, and a back surface of the substrate which is ground by the grinder apparatus. A backside etching device for processing and a transfer device for separating the substrate from the first tape and transferring the substrate to the second tape are inline.

【0018】上記発明によれば、グラインダ装置、バッ
クサイドエッチ装置、及び転写装置がインライン化され
るため、各装置毎に基板を保管するカセットを設ける必
要はなくなる。また基板を搬送する搬送装置を各装置で
共用化することが可能となり、処理装置全体の構成の簡
単化及び装置コストの低減を図ることができる。
According to the above invention, since the grinder device, the backside etching device, and the transfer device are in-line, it is not necessary to provide a cassette for storing the substrate for each device. Further, it becomes possible to share the transfer device for transferring the substrate among the respective devices, and it is possible to simplify the configuration of the entire processing device and reduce the device cost.

【0019】また、請求項2記載の発明は、請求項1記
載の処理装置において、前記バックサイドエッチ装置は
前記エッチング処理として、プラズマエッチング、ウェ
ットエッチング、化学機械研磨、及びパーシャルプラズ
マエッチングのうちのいずれかを一の方法を用いている
ことを特徴とするものである。
The invention according to a second aspect is the processing apparatus according to the first aspect, wherein the backside etching apparatus performs the etching process by plasma etching, wet etching, chemical mechanical polishing, and partial plasma etching. It is characterized by using one of the methods.

【0020】上記発明のように、バックサイドエッチ装
置で行なうエッチング処理は、プラズマエッチング、ウ
ェットエッチング、化学機械研磨、及びパーシャルプラ
ズマエッチングのうちのいずれかを一の方法を用いるこ
とができる。 この際、プラズマエッチングを用いた場
合には高精度のエッチングを行なうことができる。ま
た、パーシャルプラズマエッチングを用いた場合には、
基板に局所的な凹凸が存在する場合であってもこれに対
処でき、高い平面度を有したエッチング面を形成するこ
とができる。
As in the invention described above, the etching process performed by the backside etching apparatus can use any one of plasma etching, wet etching, chemical mechanical polishing, and partial plasma etching. At this time, when plasma etching is used, highly accurate etching can be performed. When partial plasma etching is used,
Even if the substrate has local unevenness, this can be dealt with, and an etching surface having high flatness can be formed.

【0021】また、請求項3記載の発明は、請求項1ま
たは2に記載の処理装置において、前記基板の搬送方向
に対する上流側より、前記グラインダ装置、前記バック
サイドエッチ装置、前記転写装置の順で配置することに
よりインライン化した構成としたことを特徴とするもの
である。
According to a third aspect of the present invention, in the processing apparatus according to the first or second aspect, the grinder device, the backside etching device, and the transfer device are arranged in this order from the upstream side in the transport direction of the substrate. It is characterized by having an in-line configuration by arranging in.

【0022】上記発明のように、処理装置をインライン
化する際には、基板の処理手順に沿うよう基板の搬送方
向に対する上流側より、グラインダ装置、バックサイド
エッチ装置、転写装置の順で配置することが望ましい。
When the processing apparatus is inlined as in the above invention, the grinder apparatus, the backside etching apparatus and the transfer apparatus are arranged in this order from the upstream side with respect to the substrate transport direction so as to follow the processing procedure of the substrate. Is desirable.

【0023】また、請求項4記載の発明は、請求項1乃
至3のいずれか1項に記載の処理装置において、前記グ
ラインダ装置、前記バックサイドエッチ装置、前記転写
装置、及び搬送装置の動作を統括的に制御する制御装置
を設けたことを特徴とするものである。
According to a fourth aspect of the present invention, in the processing apparatus according to any one of the first to third aspects, the operations of the grinder device, the backside etching device, the transfer device, and the transfer device are performed. It is characterized in that a control device for controlling the overall operation is provided.

【0024】上記発明によれば、制御装置によりグライ
ンダ装置、バックサイドエッチ装置、転写装置、及び搬
送装置の動作は統括的に制御されるため、制御装置は各
装置における処理状況を考慮して基板の搬送を行なうこ
とが可能となる。よって、基板を各装置の処理状況に応
じて搬送できるため、処理装置全体しての処理効率を高
めることができる。
According to the above-described invention, the operations of the grinder device, the backside etching device, the transfer device, and the transfer device are controlled by the control device in a centralized manner. Can be carried. Therefore, since the substrate can be transported according to the processing status of each device, the processing efficiency of the entire processing device can be improved.

【0025】また、請求項5記載の発明は、請求項4記
載の処理装置において、前記制御装置は前記バックサイ
ドエッチ装置に設けられていることを特徴とするもので
ある。
According to a fifth aspect of the present invention, in the processing apparatus according to the fourth aspect, the control device is provided in the backside etching device.

【0026】バックサイドエッチ装置は、他の装置に比
べて基板の処理時間が長い。よって、上記発明のように
バックサイドエッチ装置に制御装置を設けることによ
り、他の装置との処理速度の調整を図ることを容易に行
なうことができる。
The backside etching apparatus has a longer substrate processing time than other apparatuses. Therefore, by providing a control device in the backside etching device as in the above invention, it is possible to easily adjust the processing speed with other devices.

【0027】また、請求項6記載の発明は、請求項1乃
至5のいずれか1項に記載の処理装置において、前記第
1のテープに前記基板を貼着するに紫外線硬化型接着剤
を用いると共に、前記バックサイドエッチ装置に、前記
第1のテープに配設された紫外線硬化型接着剤に紫外線
を照射する紫外線照射装置を設けたことを特徴とするも
のである。
The invention according to claim 6 is the processing apparatus according to any one of claims 1 to 5, wherein an ultraviolet curable adhesive is used to adhere the substrate to the first tape. At the same time, the backside etching apparatus is provided with an ultraviolet irradiating device for irradiating the ultraviolet curable adhesive disposed on the first tape with ultraviolet light.

【0028】上記発明によれば、紫外線照射装置がバッ
クサイドエッチ装置に設けられているため、紫外線照射
により接着剤を固化させた後にエッチング工程を行なう
ことにより、製造プロセスを安定化させることかでき
る。また、紫外線照射により紫外線硬化型接着剤の接着
力を弱めた上で、基板を転写装置に送ることができる。
これにより、転写装置において第1のテープから基板を
離脱させる処理を容易に行なうことができる。
According to the above invention, since the ultraviolet irradiation device is provided in the backside etching device, the manufacturing process can be stabilized by performing the etching step after the adhesive is solidified by the ultraviolet irradiation. . Further, the substrate can be sent to the transfer device after weakening the adhesive force of the ultraviolet curable adhesive by irradiating with ultraviolet rays.
This makes it possible to easily perform the process of separating the substrate from the first tape in the transfer device.

【0029】また、請求項7記載の発明は、請求項6記
載の処理装置において、前記バックサイドエッチ装置
は、基板背面のエッチング処理と前記紫外線照射装置に
よる前記基板への紫外線照射処理とを共に実施する第1
の処理モードと、前記紫外線照射装置による前記基板へ
の紫外線照射処理のみを行ない、基板背面のエッチング
処理を実施しない第2の処理モードとを有することを特
徴とするものである。
The invention according to claim 7 is the processing apparatus according to claim 6, wherein the backside etching device performs both an etching process on the back surface of the substrate and an ultraviolet irradiation process on the substrate by the ultraviolet irradiation device. First to carry out
And a second processing mode in which only the ultraviolet irradiation processing on the substrate by the ultraviolet irradiation device is performed and the etching processing on the back surface of the substrate is not performed.

【0030】上記発明によれば、第2の処理モードでは
基板への紫外線照射処理のみを行ないエッチング処理を
実施しないため、第1の処理モードと第2の処理モード
は平行に実施することが可能である。即ち、バックサイ
ドエッチ装置が基板に対してエッチング処理を実施して
いる最中に、他の基板を紫外線照射装置に搬入して紫外
線照射処理を行ない、この紫外線照射された基板を次の
装置に搬送することが可能となる。よって、バックサイ
ドエッチ装置に対し、エッチング処理を実施する基板と
実施しない基板を適宜組み合わせて搬入することによ
り、処理装置全体としての効率化を図ることができ、基
板処理のスループットを向上することができる。
According to the above-mentioned invention, in the second processing mode, only the ultraviolet irradiation processing is performed on the substrate and the etching processing is not carried out. Therefore, the first processing mode and the second processing mode can be carried out in parallel. Is. That is, while the backside etching device is performing the etching process on the substrate, another substrate is carried into the ultraviolet irradiation device and subjected to the ultraviolet irradiation process, and the ultraviolet-irradiated substrate is transferred to the next device. It becomes possible to carry. Therefore, by appropriately combining and carrying in a substrate on which etching processing is performed and a substrate on which etching processing is not performed, it is possible to improve the efficiency of the entire processing apparatus and improve the throughput of substrate processing. it can.

【0031】また、請求項8記載の発明は、請求項1乃
至7のいずれか1項に記載の処理装置において、前記基
板に関する情報を前記第1のテープまたは前記基板に書
き込むか、または前記基板に関する情報が予め書き込ま
れた前記第1のテープを前記基板に配設すると共に、前
記グラインダ装置、前記バックサイドエッチ装置、及び
前記転写装置に、前記情報を読み込む手段を設けたこと
を特徴とするものである。
The invention according to claim 8 is the processing apparatus according to any one of claims 1 to 7, wherein information on the substrate is written on the first tape or the substrate, or the substrate is written. The first tape on which information regarding the information is previously written is disposed on the substrate, and the grinder device, the backside etching device, and the transfer device are provided with means for reading the information. It is a thing.

【0032】上記発明によれば、各装置は第1のテープ
または基板に書き込まれている情報を読み込み、この読
み取られた情報に基づいた処理を当該基板に対して実施
する。このため、各基板毎に異なる処理が必要な場合で
あっても、簡単な構成で確実に個々の基板に対して既定
の処理を実施することができる。
According to the above invention, each device reads the information written on the first tape or the substrate, and performs the processing on the substrate based on the read information. Therefore, even when different processing is required for each substrate, it is possible to reliably perform the predetermined processing on each substrate with a simple configuration.

【0033】[0033]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings.

【0034】図1及び図2は、本発明の一実施例である
処理装置としての半導体製造装置1を示している。ま
た、図3は半導体製造装置1によりウェハ2に対し実施
される処理を説明するための図である。
1 and 2 show a semiconductor manufacturing apparatus 1 as a processing apparatus which is an embodiment of the present invention. Further, FIG. 3 is a diagram for explaining a process performed on the wafer 2 by the semiconductor manufacturing apparatus 1.

【0035】本発明に係る半導体製造装置1は、製造さ
れる半導体素子の薄型化を図るため、ウェハ2の背面2
bに対しバックグラインディング処理及びバックサイド
エッチング処理を実施する装置である。このため、本実
施例に係る半導体製造装置1は、図1に示すようにグラ
インダ装置10、バックサイドエッチング装置20、転
写装置30、搬送装置40、及び紫外線照射装置50
(以下、UV照射装置という)等を有した構成とされて
いる。本実施例では、後に詳述するように、グラインダ
装置10、バックサイドエッチング装置20、及び転写
装置30をインライン化した構成としたことを特徴とす
るものである。また、ウェハ2はグラインダ装置10、
バックサイドエッチング装置20、転写装置30の順に
搬送され、各装置10,20,30で所定の処理が実施
される。
The semiconductor manufacturing apparatus 1 according to the present invention uses the back surface 2 of the wafer 2 to reduce the thickness of the manufactured semiconductor element.
This is an apparatus for performing back grinding processing and back side etching processing on b. Therefore, as shown in FIG. 1, the semiconductor manufacturing apparatus 1 according to the present embodiment has a grinder device 10, a backside etching device 20, a transfer device 30, a transfer device 40, and an ultraviolet irradiation device 50.
(Hereinafter, referred to as UV irradiation device) and the like. The present embodiment is characterized in that the grinder device 10, the backside etching device 20, and the transfer device 30 are inlined, as will be described later in detail. Further, the wafer 2 is a grinder device 10,
The backside etching device 20 and the transfer device 30 are conveyed in this order, and a predetermined process is performed in each of the devices 10, 20, 30.

【0036】先ず、半導体製造装置1を構成する各装置
10,20,30,40,50の説明に先立ち、半導体
製造装置1により処理されるウェハ2について説明して
おく。ウェハ2は、シリコン等の半導体基板である。こ
のウェハ2の回路形成面2aには、図3(A)に示すよ
うに保護テープ3が貼着される。この保護テープ3は樹
脂テープであり、紫外線硬化性を有する接着剤(以下、
紫外線硬化性接着剤という)を用いて回路形成面2aに
貼着される。また、保護テープ3の厚さは、後述するバ
ックグラインディング処理及びバックサイドエッチング
処理において、回路形成面2aを保護しうる厚さに設定
されている。
First, prior to the description of each of the devices 10, 20, 30, 40, 50 constituting the semiconductor manufacturing apparatus 1, the wafer 2 processed by the semiconductor manufacturing apparatus 1 will be described. The wafer 2 is a semiconductor substrate such as silicon. A protection tape 3 is attached to the circuit forming surface 2a of the wafer 2 as shown in FIG. The protective tape 3 is a resin tape and has an ultraviolet curable adhesive (hereinafter,
It is affixed to the circuit forming surface 2a using a UV curable adhesive). Further, the thickness of the protective tape 3 is set to a thickness capable of protecting the circuit forming surface 2a in a back grinding process and a back side etching process described later.

【0037】更に、保護テープ3には、図7に示すよう
に、ID表示部4が設けられている。本実施例では、バ
ーコードをID表示部4として用いた例を示している。
しかしながら、ID表示部4はバーコードに限定される
ものではなく、所定の情報が記録されるものであれば他
の情報記録方法を用いても良い。
Further, the protective tape 3 is provided with an ID display section 4 as shown in FIG. In this embodiment, a bar code is used as the ID display unit 4.
However, the ID display unit 4 is not limited to the barcode, and another information recording method may be used as long as predetermined information is recorded.

【0038】このID表示部4には、当該ID表示部4
が設けられるウェハ2に対する処理情報(いわゆるレシ
ピ)が記録されている。即ち、ID表示部4を読み取り
これを解読することにより、ウェハ2に対して実施する
処理内容及び処理条件(以下、これらをまとめてID情
報という)を知ることができる。ここで、処理内容とは
ウェハ2に対し実施する処理の具体的手順であり、具体
的にはバックサイドエッチング処理を実施するか否か等
の情報である。また処理条件とは、例えば後述するバッ
クサイドエッチング装置20で実施されるバックサイド
エッチング処理を例に挙げると、処理時間、スキャン回
数、スキャンスピード,ガスの種類及び流量、プラズマ
の出力等である。
The ID display section 4 has the ID display section 4
Processing information (so-called recipe) for the wafer 2 provided with is recorded. That is, by reading the ID display unit 4 and decoding the ID display unit 4, it is possible to know the processing contents and processing conditions to be performed on the wafer 2 (hereinafter collectively referred to as ID information). Here, the processing content is a specific procedure of processing to be performed on the wafer 2, and is specifically information such as whether or not to perform backside etching processing. Further, the processing conditions are, for example, a processing time, the number of times of scanning, a scanning speed, a kind and a flow rate of gas, an output of plasma, and the like, taking a backside etching processing performed by a backside etching apparatus 20 described later as an example.

【0039】上記構成とされた保護テープ3が配設され
たウェハ2は、通常600μm程度の厚みを有してお
り、そのままではこのウェハ2から形成される半導体素
子の厚みが厚くなってしまう。このため、回路形成面2
aに回路を形成した後に、ウェハ2の背面2b(回路形
成面と反対側の面)を研磨することによりウェハ2の厚
みを薄くする。半導体製造装置1では、グラインダ装置
10において機械的な研削により背面2bをバックグラ
インディング処理し、その後にバックサイドエッチング
装置20において背面2bをバックサイドエッチング処
理することにより、ウェハ2を所定の厚み(例えば50
μm程度)まで薄型化する構成としている。
The wafer 2 provided with the protective tape 3 having the above-mentioned structure usually has a thickness of about 600 μm, and if it is left as it is, the thickness of the semiconductor element formed from the wafer 2 becomes large. Therefore, the circuit forming surface 2
After the circuit is formed on a, the back surface 2b of the wafer 2 (the surface opposite to the circuit formation surface) is polished to reduce the thickness of the wafer 2. In the semiconductor manufacturing apparatus 1, the back surface 2b is back-ground by mechanical grinding in the grinder apparatus 10, and then the back surface 2b is back-side etched in the back side etching apparatus 20, so that the wafer 2 has a predetermined thickness ( For example 50
It is configured to be thinned to about (μm).

【0040】続いて、グラインダ装置10について説明
する。グラインダ装置10は、図3(B)に示すよう
に、ウェハ2の背面2bをバックグラインディング処理
するための装置である。このグラインダ装置10は、図
4に拡大して示すように、加工前ウェハ用カセット1
1,位置合わせ装置12,チャックテーブル13,水洗
浄/乾燥部14,加工後ウェハ用カセット15,及びウ
ェハ搬送ロボット16等により構成されている。
Next, the grinder device 10 will be described. As shown in FIG. 3B, the grinder device 10 is a device for back grinding the back surface 2b of the wafer 2. This grinder device 10 is, as shown in FIG.
1, a positioning device 12, a chuck table 13, a water cleaning / drying unit 14, a processed wafer cassette 15, a wafer transfer robot 16, and the like.

【0041】前記した回路形成面2aに保護テープ3が
貼着されたウェハ2は、グラインダ装置10の加工前ウ
ェハ用カセット11に収納される。この加工前ウェハ用
カセット11に収納されたウェハ2は、ウェハ搬送ロボ
ット16により加工前ウェハ用カセット11から取り出
され、先ず位置合わせ装置12に装着される。
The wafer 2 having the protective tape 3 adhered to the circuit forming surface 2 a is stored in the unprocessed wafer cassette 11 of the grinder device 10. The wafer 2 stored in the unprocessed wafer cassette 11 is taken out from the unprocessed wafer cassette 11 by the wafer transfer robot 16 and first mounted on the alignment device 12.

【0042】グラインダ装置10は先端部にウェハ保持
部17を設けたウェハ搬送ロボット16を有しており、
このウェハ搬送ロボット16を駆動することによりウェ
ハ2をグラインダ装置10内で搬送する構成とされてい
る。また、ウェハ保持部17は、ウェハ2を吸着するこ
とにより保持する構成とされている。よって、ウェハ搬
送ロボット16によりウェハ2の搬送時は、ウェハ保持
部17の吸引力によりウェハ2はウェハ保持部17に保
持されており、搬送時にウェハ2が落下するようなこと
はない。
The grinder device 10 has a wafer transfer robot 16 having a wafer holder 17 at its tip,
The wafer transfer robot 16 is driven to transfer the wafer 2 in the grinder apparatus 10. The wafer holder 17 is configured to hold the wafer 2 by suction. Therefore, when the wafer 2 is transferred by the wafer transfer robot 16, the wafer 2 is held by the wafer holding unit 17 by the suction force of the wafer holding unit 17, and the wafer 2 does not drop during the transfer.

【0043】位置合わせ装置12は、ランダムに加工前
ウェハ用カセット11に収納されたウェハ2の位置合わ
せ処理を行なう。具体的には、位置合わせ装置12には
ウェハ2のオリフラ或いはノッチを検出するオリフラ/
ノッチ検出手段(図示せず)が設けられており、このオ
リフラ/ノッチ検出手段の検出結果に基づきウェハ2を
偏位させる。これにより、ウェハ2の位置合わせが行な
われる。
The alignment device 12 randomly performs alignment processing of the wafers 2 stored in the unprocessed wafer cassette 11. Specifically, the alignment device 12 includes an orientation flat / detector for detecting an orientation flat or notch of the wafer 2.
Notch detecting means (not shown) is provided, and the wafer 2 is displaced based on the detection result of the orientation flat / notch detecting means. As a result, the wafer 2 is aligned.

【0044】また、位置合わせ装置12には、ID識別
装置52が設けられている。よって、上記のようにウェ
ハ2の保護テープ3に設けられたID表示部4は、ID
識別装置52により読み取られる。この読み取られたウ
ェハ2のID情報は、グラインダ装置10の駆動を制御
するCPU19(図1参照)に送られる。CPU19
は、このID識別装置52から送信されてくるID情報
に基づきバックグラインディング時間(粗研削時間、仕
上げ研削時間)等のバックグラインディング処理に必要
な各種パラメータの決定を行なう。
Further, the alignment device 12 is provided with an ID identification device 52. Therefore, the ID display unit 4 provided on the protective tape 3 of the wafer 2 as described above is
It is read by the identification device 52. The read ID information of the wafer 2 is sent to the CPU 19 (see FIG. 1) that controls the driving of the grinder device 10. CPU19
Determines various parameters necessary for the back-grinding process such as back-grinding time (rough grinding time, finish grinding time) based on the ID information transmitted from the ID identification device 52.

【0045】位置合わせ装置12において位置合わせさ
れたウェハ2は、ウェハ搬送ロボット16によりチャッ
クテーブル13に搬送される。チャックテーブル13
は、粗研削部13A,仕上げ研削部13B,及び研削面
ブラシ洗浄部13Cが設けられた構成とされている。
The wafer 2 aligned by the alignment device 12 is transferred to the chuck table 13 by the wafer transfer robot 16. Chuck table 13
Has a rough grinding section 13A, a finish grinding section 13B, and a ground surface brush cleaning section 13C.

【0046】粗研削部13Aはウェハ2の背面2bに対
し粗面研削を行なう部位であり、仕上げ研削部13Bは
ウェハ2の背面2bに対し仕上げ研削を行なう部位であ
る。また、研削面ブラシ洗浄部13Cは、ウェハ2の背
面2bに対しブラシ洗浄を行なう部位である。このた
め、粗研削部13Aの上部にはスピンドル18Aに軸承
された粗面研削用の研削材18D(例えば、粗さが♯3
60)が、仕上げ研削部13Bの上部にはスピンドル1
8Bに軸承された仕上げ研削用の研削材18E(例え
ば、粗さが♯2000)が配設されている。また、研削
面ブラシ洗浄部13Cの上部には、スピンドル18Cに
軸承された洗浄ブラシ18Fが配設されている。この各
スピンドル18A〜18Cは、図示しないモータにより
回転する構成とされており、更に図示しない移動機構に
より周方向に移動可能な構成されている。
The rough grinding portion 13A is a portion for performing the rough surface grinding on the back surface 2b of the wafer 2, and the finish grinding portion 13B is a portion for performing the finish grinding on the back surface 2b of the wafer 2. Further, the ground surface brush cleaning unit 13C is a unit for brush cleaning the back surface 2b of the wafer 2. Therefore, on the upper part of the rough grinding portion 13A, a grinding material 18D for rough surface grinding (for example, roughness # 3 is supported by the spindle 18A.
60), but the spindle 1 is located above the finish grinding section 13B.
A grinding material 18E (for example, roughness # 2000) for finish grinding supported by 8B is provided. A cleaning brush 18F supported by a spindle 18C is arranged above the grinding surface brush cleaning section 13C. Each of the spindles 18A to 18C is configured to rotate by a motor (not shown), and is further configured to be movable in the circumferential direction by a moving mechanism (not shown).

【0047】上記のように位置合わせ装置12で位置合
わせされたウェハ2は、ウェハ搬送ロボット16により
先ず粗研削部13Aに装着され、背面2bに対し研削材
18Dにより粗研削が実施される。この粗研削が終了す
ると、ウェハ搬送ロボット16はウェハ2を粗研削部1
3Aから仕上げ研削部13Bに移動させる。そして、粗
研削が終了した背面2bに対し、研削材18Eにより仕
上げ研削が実施される。上記の各研削処理が終了する
と、チャックテーブルが回転し、ウェハ2を研削面ブラ
シ洗浄部13Cに移動させる。この研削面ブラシ洗浄部
13Cでは、研削面のブラシ洗浄が実施される。尚、上
記した粗面研削,仕上げ研削.及びブラシ洗浄は平行処
理が可能であり、よってチャックテーブル13には3枚
のウェハ2について同時処理を行なうことができる。
The wafer 2 aligned by the alignment device 12 as described above is first mounted on the rough grinding section 13A by the wafer transfer robot 16, and the rear surface 2b is roughly ground by the abrasive 18D. When this rough grinding is completed, the wafer transfer robot 16 moves the wafer 2 to the rough grinding unit 1
It is moved from 3A to the finish grinding section 13B. Then, finish grinding is performed on the back surface 2b after the rough grinding by the abrasive 18E. Upon completion of each of the above grinding processes, the chuck table is rotated and the wafer 2 is moved to the ground surface brush cleaning unit 13C. The grinding surface brush cleaning unit 13C cleans the grinding surface with a brush. In addition, the above rough surface grinding and finish grinding. The brush cleaning can be performed in parallel, so that the chuck table 13 can be simultaneously processed for three wafers 2.

【0048】また、上記したグラインダ装置10は、ウ
ェハ2を保護テープ3に貼着した状態でバックグライン
ディング処理を実施する。この保護テープ3はバックグ
ラインディング処理時に緩衝材として機能し、ウェハ2
に印加される外力を緩和する。
Further, the above-mentioned grinder device 10 carries out the back grinding process with the wafer 2 adhered to the protective tape 3. The protective tape 3 functions as a cushioning material during the back grinding process,
The external force applied to is relaxed.

【0049】上記のバックグラインディング処理が終了
したウェハ2は、ウェハ搬送ロボット16により水洗浄
/乾燥部14に搬送される。ウェハ2は、この水洗浄/
乾燥部14において水洗浄処理及び乾燥処理が行なわ
れ、表面に付着している塵埃が除去される。この処理が
終了すると、ウェハ2は加工後ウェハ用カセット15に
収納される。
The wafer 2 which has undergone the back grinding process is transferred to the water cleaning / drying unit 14 by the wafer transfer robot 16. Wafer 2 is washed with this water /
A water washing process and a drying process are performed in the drying unit 14 to remove dust adhering to the surface. When this process is completed, the wafer 2 is stored in the processed wafer cassette 15.

【0050】加工後ウェハ用カセット15に収納された
ウェハ2は、図示しない送り出し装置により、搬送装置
40に送り出される。搬送装置40は、例えばコンベア
ーであり、グラインダ装置10でバックグラインディン
グされたウェハ2を図1における左方向に向け搬送す
る。この搬送装置40は、ウェハ2の搬送速度等を制御
するCPU41を有すると共に、前記したID表示部I
Dを読み取るためのID識別装置54が設けられてい
る。
The wafer 2 housed in the processed wafer cassette 15 is delivered to the transfer device 40 by a delivery device (not shown). The transfer device 40 is, for example, a conveyor, and transfers the wafer 2 back-ground by the grinder device 10 to the left in FIG. The transfer device 40 has a CPU 41 for controlling the transfer speed of the wafer 2 and the like, and has the above-mentioned ID display section I
An ID identification device 54 for reading D is provided.

【0051】ところで、上記のバックグラインディング
処理では、ウェハ2の厚みを半導体素子の所定の厚さま
で研削する態様(以下、この処理を第1の処理モードと
いう)と、半導体素子の所定の厚さとせずに所定の厚み
だけ大きい厚さにととどめておく態様(以下、この処理
を第2の処理モードという)のいずれの態様をも採り得
る構成となっている。
By the way, in the above-described back-grinding processing, a mode in which the thickness of the wafer 2 is ground to a predetermined thickness of the semiconductor element (hereinafter, this processing is referred to as a first processing mode) and a predetermined thickness of the semiconductor element is set. It is configured such that any of the modes (hereinafter, this process is referred to as a second processing mode) in which the thickness is increased by a predetermined thickness without being performed (this process is referred to as a second processing mode).

【0052】例えば所定の半導体素子の厚みを50μm
とした場合、第1の処理モードではバックグラインディ
ング処理のみでウェハ2を50μmまで研削する。これ
に対し、第2の処理モードでは、バックグラインディン
グ処理後でウェハ2を70μm程度の厚さまで研削し、
残る20μmは後述するバックサイドエッチング装置2
0において実施する。この第2の処理モードを実施した
場合には、バックグラインディング処理においてウェハ
2の背面2aに発生した微小なクラックを除去すること
ができる(以下、この第2の処理モードでバックサイド
エッチング装置20により実施される処理をバックサイ
ドエッチング処理という)。
For example, the thickness of a predetermined semiconductor element is 50 μm.
In such a case, in the first processing mode, the wafer 2 is ground to 50 μm only by the back grinding processing. On the other hand, in the second processing mode, the wafer 2 is ground to a thickness of about 70 μm after the back grinding processing,
The remaining 20 μm is the backside etching device 2 described later.
Carry out at 0. When this second processing mode is carried out, it is possible to remove minute cracks generated on the back surface 2a of the wafer 2 in the back grinding process (hereinafter, the backside etching apparatus 20 in this second processing mode will be described). The treatment carried out by is referred to as backside etching treatment).

【0053】このバックサイドエッチング処理は、ドラ
イエッチング,ウェットエッチングのいずれを用いるこ
とも可能である。しかしながら、回路形成面2aの保護
の面からはドライエッチングが望ましく、そのなかでも
プラズマエッチングを用いることが好ましい。
As the back side etching treatment, either dry etching or wet etching can be used. However, dry etching is preferable from the viewpoint of protecting the circuit forming surface 2a, and among them, plasma etching is preferably used.

【0054】また、プラズマエッチングは、ウェハ2の
全体に対して同時にプラズマを照射してエッチングを行
なう一括プラズマエッチングとしてもよく、また部分的
にプラズマ密度を高めて照射するパーシャルプラズマエ
ッチングを用いてもよい。一括プラズマエッチングで
は、ウェハ2の全面に対して同時にエッチングが施され
るため、バックサイドエッチング処理に要する時間(エ
ッチング時間)の短縮に効果がある。
The plasma etching may be batch plasma etching in which the entire wafer 2 is simultaneously irradiated with plasma for etching, or partial plasma etching in which the plasma density is partially increased for irradiation. Good. In the collective plasma etching, the entire surface of the wafer 2 is simultaneously etched, which is effective in reducing the time required for the backside etching process (etching time).

【0055】しかし、一括プラズマエッチングではプラ
ズマの密度がウェハ2の全面に対して一様でない場合が
発生するおそれがあり、この場合にはプラズマの密度に
よりエッチング速度が変化し、ウェハ2に対してバック
サイドエッチング処理が不均一に実施されるおそれがあ
る。しかしながら、パーシャルプラズマエッチングを使
用することにより、ウェハ2の全面にわたって最適なエ
ッチング条件でバックサイドエッチング処理を実施する
ことが可能となる。
However, in the collective plasma etching, the plasma density may not be uniform over the entire surface of the wafer 2. In this case, the etching rate changes depending on the plasma density, and The backside etching process may be unevenly performed. However, by using the partial plasma etching, the backside etching process can be performed over the entire surface of the wafer 2 under optimum etching conditions.

【0056】以下、バックサイドエッチング装置20の
具体的構成について説明する。本実施例に係るバックサ
イドエッチング装置20は、UV照射装置50を一体的
に設けた構成とされている。図5は、バックサイドエッ
チング装置20及びUV照射装置50を拡大して示して
いる。
The specific structure of the backside etching apparatus 20 will be described below. The backside etching apparatus 20 according to the present embodiment has a structure in which a UV irradiation device 50 is integrally provided. FIG. 5 shows the backside etching device 20 and the UV irradiation device 50 in an enlarged manner.

【0057】バックサイドエッチング装置20は、大略
するとチャンバ22、処理ガス導入管24、マグネトロ
ン26、XYZテーブル28、CPU29,及び駆動部
27等を有した構成とされている。チャンバ22は、内
部が所定の減圧環境となるように真空ポンプ等の排気手
段に接続される。載置台としてのXYZテーブル28は
チャンバ22内に設けられ、その上に被処理体であるウ
ェハ2が載置される。XYZテーブル28は、駆動部2
7によりX,Y,Z方向に移動可能に構成されている。
The backside etching apparatus 20 is generally configured to have a chamber 22, a processing gas introducing pipe 24, a magnetron 26, an XYZ table 28, a CPU 29, a drive unit 27 and the like. The chamber 22 is connected to an exhaust means such as a vacuum pump so that the inside of the chamber 22 has a predetermined reduced pressure environment. An XYZ table 28 as a mounting table is provided in the chamber 22 and the wafer 2 as the object to be processed is mounted thereon. The XYZ table 28 is used by the drive unit 2.
7 is configured to be movable in X, Y, and Z directions.

【0058】XYZテーブル28の上方には、ガス導入
管24から延在したノズル25が配置されている。ノズ
ル25の上方の部位はマグネトロン26に接続されてお
り、ガス導入管を流れてきた処理ガスにマグネトロン2
6からの高周波が照射されプラズマが発生する。具体的
には、マグネトロン26から照射されたマイクロ波がノ
ズル25の上部のガス導入管内で原料ガスを活性化さ
せ、この活性化された反応ガスがノズル25よりウェハ
2に局所的に照射されてウェハ2が活性化された反応ガ
スの作用により、部分的にエッチングされる構成になっ
ている。尚、プラズマをウェハ2に直接照射することに
よりウェハ2にダメージが発生するおそれがある場合に
は、マグネトロン26の照射される位置とウェハ2との
距離をプラズマが消滅する距離まで離す(例えば、10
0mm程度)ことにより、ウェハ2にダメージを軽減す
ることができる。
A nozzle 25 extending from the gas introduction pipe 24 is arranged above the XYZ table 28. The upper part of the nozzle 25 is connected to the magnetron 26, and the magnetron 2 is connected to the processing gas flowing through the gas introduction pipe.
The high frequency from 6 is irradiated and plasma is generated. Specifically, the microwave radiated from the magnetron 26 activates the raw material gas in the gas introduction pipe above the nozzle 25, and the activated reaction gas is locally radiated from the nozzle 25 to the wafer 2. The wafer 2 is configured to be partially etched by the action of the activated reaction gas. When the wafer 2 may be damaged by directly irradiating the wafer 2 with the plasma, the distance between the irradiation position of the magnetron 26 and the wafer 2 is separated to the distance at which the plasma disappears (for example, 10
0 mm), the damage to the wafer 2 can be reduced.

【0059】プラズマが照射される部位は、XYZテー
ブル28を駆動部27によりXY方向(水平方向)に駆
動してウェハ2をノズル25に対して相対的に移動する
ことにより変えることができる。また、XYZテーブル
28をZ方向(垂直方向)に移動することにより、ノズ
ル25とウェハ2との間の距離を調整することができ
る。
The portion irradiated with plasma can be changed by driving the XYZ table 28 in the XY directions (horizontal direction) by the driving unit 27 and moving the wafer 2 relative to the nozzle 25. Further, the distance between the nozzle 25 and the wafer 2 can be adjusted by moving the XYZ table 28 in the Z direction (vertical direction).

【0060】更に、CPU29はバックサイドエッチン
グ装置20を構成する各装置26,27,28等を統括
的に制御する。これにより、ウェハ2に対するバックサ
イドエッチング処理を最適な条件で効率よく実施するこ
とができる。
Further, the CPU 29 centrally controls each of the devices 26, 27, 28 and the like which constitute the backside etching device 20. As a result, the backside etching process on the wafer 2 can be efficiently performed under optimum conditions.

【0061】ところで、本実施例に係る半導体製造装置
1は、各装置10,20,30,40,50にそれぞれ
CPU(中央処理装置)19,29,36,41,51
を有した構成とされている。また、各CPU19,2
9,36,41,51は、通信ラインにより接続された
構成とされている。
By the way, in the semiconductor manufacturing apparatus 1 according to this embodiment, CPUs (Central Processing Units) 19, 29, 36, 41, 51 are provided in the respective devices 10, 20, 30, 40, 50.
It is configured to have. In addition, each CPU 19, 2
9, 36, 41 and 51 are connected by a communication line.

【0062】この際、バックサイドエッチング装置20
に設けられたCPU29をマスタCPUとし、他のCP
U19,36,41,51をスレイブCPUとしてい
る。このように、バックサイドエッチング装置20に設
けられたCPU29をマスタCPUとしたのは、バック
サイドエッチング装置20で実施されるバックサイドエ
ッチング処理が、他の装置10,30,40,50で実
施される各処理に比べて処理時間が長いためである。こ
のように、処理時間の長い装置に設けられたCPU29
をメインとすることにより、他の装置10,30,4
0,50との処理速度の調整を容易に図ることができ
る。尚、メインとなるCPUは、バックサイドエッチン
グ装置20に限定されるものではなく、他の装置10,
30,40,50に設けられたCPU19,36,4
1,54のいずれかをメインCPUとすることも可能で
ある。
At this time, the backside etching apparatus 20
The CPU 29 provided in the
U19, 36, 41, 51 are slave CPUs. As described above, the CPU 29 provided in the backside etching apparatus 20 is used as the master CPU because the backside etching process performed by the backside etching apparatus 20 is performed by the other apparatus 10, 30, 40, 50. This is because the processing time is longer than that of each processing. As described above, the CPU 29 provided in the device having a long processing time
By making the main part of the other device 10, 30, 4
It is possible to easily adjust the processing speed between 0 and 50. The main CPU is not limited to the backside etching device 20, but other devices 10,
CPUs 19, 36, 4 provided in 30, 40, 50
It is also possible to use any one of 1 and 54 as the main CPU.

【0063】上記構成とされたバックサイドエッチング
装置20を用い、図3(C)に示すようにウェハ2の背
面2bをバックサイドエッチング処理することにより、
前記したバックグラインディング処理においてウェハ2
の背面2aに発生した微小なクラックを除去することが
できる。尚、図5に示すバックサイドエッチング装置2
0では、ウェハ2をノズル25に対して移動するように
構成しているが、ノズル25に対してウェハ2を移動す
る構成としてもよく、或いは両方を移動する構成として
もよい。
By using the backside etching apparatus 20 having the above structure, the backside 2b of the wafer 2 is backside-etched as shown in FIG.
In the back grinding process described above, the wafer 2
It is possible to remove minute cracks generated on the back surface 2a of the. The backside etching device 2 shown in FIG.
In 0, the wafer 2 is configured to move with respect to the nozzle 25, but the wafer 2 may be moved with respect to the nozzle 25, or both may be moved.

【0064】ところで、前記したように本実施例に係る
半導体製造装置1は、第1の処理モード(バックグライ
ンディング処理で、ウェハ2の厚みを半導体素子の所定
の厚さまで研削するモード)と、第2の処理モード(バ
ックグラインディング処理で半導体素子の所定の厚さま
で研削せず、半導体素子の所定の厚さに対して若干量大
きい厚さとしておくモード)とを選択しうる構成とされ
ている。この第1のモードが選択された場合には、ウェ
ハ2は図2に一点鎖線M1で示す移動を行なう。即ち、
ウェハ2はバックサイドエッチング装置20には搬送さ
れず、よってバックサイドエッチング処理は実施されな
いが、UV照射装置50によるUV照射は実施される。
これに対して第2のモードが選択された場合には、ウェ
ハ2は図2に破線M2で示す移動を行なう。即ち、ウェ
ハ2はバックサイドエッチング装置20に搬送されてバ
ックサイドエッチング処理が実施され、その後にUV照
射装置50においてUV照射が実施される。
By the way, as described above, the semiconductor manufacturing apparatus 1 according to the present embodiment has the first processing mode (the mode in which the thickness of the wafer 2 is ground to the predetermined thickness of the semiconductor element in the back grinding processing), A second processing mode (a mode in which the thickness of the semiconductor element is not ground to a predetermined thickness in the back grinding process but is slightly larger than the predetermined thickness of the semiconductor element) can be selected. There is. When this first mode is selected, the wafer 2 moves as shown by the one-dot chain line M1 in FIG. That is,
The wafer 2 is not transported to the backside etching device 20, and thus the backside etching process is not performed, but the UV irradiation by the UV irradiation device 50 is performed.
On the other hand, when the second mode is selected, the wafer 2 moves as shown by the broken line M2 in FIG. That is, the wafer 2 is transferred to the backside etching apparatus 20 and subjected to backside etching processing, and then UV irradiation is performed in the UV irradiation apparatus 50.

【0065】ここで、UV照射装置50によるウェハ2
へのUV照射は、ウェハ2と保護テープ3を貼着する紫
外線硬化性接着剤に対して行なうものである。UV照射
により、紫外線硬化性接着剤は硬化し、これにより接着
力が低下する。よって、UV照射を紫外線硬化性接着剤
に実施することにより、ウェハ2を保護テープ3から取
り外す(剥がす)処理を容易に行なうことができる。
Here, the wafer 2 by the UV irradiation device 50 is used.
The UV irradiation to the UV curable adhesive is performed on the UV curable adhesive for attaching the wafer 2 and the protective tape 3. UV irradiation cures the UV-curable adhesive, which reduces the adhesive strength. Therefore, by performing UV irradiation on the ultraviolet curable adhesive, the process of removing (peeling) the wafer 2 from the protective tape 3 can be easily performed.

【0066】UV照射装置50は、図5に示すように、
基台56,UV光源57,搬送用ロボット59等により
構成されている。基台56は、搬送装置40によりグラ
インダ装置10から搬送されてくるウェハ2を装着する
部位である。この基台56と対向する上部位置には、U
V光源57が配設されている。また、UV光源57の上
部にはリフレクタ58が配設されており、UV光源57
で発生したUV光がウェハ2に均一に照射されるよう構
成されている。
The UV irradiation device 50, as shown in FIG.
It is composed of a base 56, a UV light source 57, a transfer robot 59, and the like. The base 56 is a part on which the wafer 2 transferred from the grinder device 10 by the transfer device 40 is mounted. At the upper position facing the base 56, U
A V light source 57 is provided. Further, a reflector 58 is provided above the UV light source 57, and the UV light source 57
The UV light generated in 1 is uniformly irradiated onto the wafer 2.

【0067】搬送用ロボット59は、搬送装置40から
ウェハ2を受取り、これを基台56へ装着する。この
際、保護テープ3がUV光源57と対向する向きで、ウ
ェハ2は基台56に装着される。
The transfer robot 59 receives the wafer 2 from the transfer device 40 and mounts it on the base 56. At this time, the wafer 2 is mounted on the base 56 with the protective tape 3 facing the UV light source 57.

【0068】また、基台56の側部には、前記したID
表示部IDを読み取るためのID識別装置53が配設さ
れている。ID識別装置53で読み取られたID情報
は、CPU51に送られる。ここで読み取られたID情
報には、当該ウェハ2が第1の処理モードのものである
か、或いは第2の処理モードのものであるかのデータが
含まれている。よって、CPU51は、このID情報に
より搬入されたウェハ2が第1の処理モード対応のもの
か第2の処理モード対応のものかを判断する。
On the side of the base 56, the above-mentioned ID
An ID identification device 53 for reading the display ID is provided. The ID information read by the ID identification device 53 is sent to the CPU 51. The ID information read here includes data indicating whether the wafer 2 is in the first processing mode or in the second processing mode. Therefore, the CPU 51 determines whether the wafer 2 loaded by this ID information is compatible with the first processing mode or the second processing mode.

【0069】UV光源57によるUV光の照射が終了す
ると、第1の処理モードのウェハ2は、バックサイドエ
ッチング装置20に搬送されることなく、搬送装置40
に戻されて転写装置30に向け搬送される。これに対
し、第2の処理モードのウェハ2は、UV光の照射を行
なった後、搬送用ロボット59によりバックサイドエッ
チング装置20に搬送される。
When the irradiation of the UV light from the UV light source 57 is completed, the wafer 2 in the first processing mode is not transferred to the backside etching apparatus 20, but the transfer apparatus 40.
And is conveyed toward the transfer device 30. On the other hand, the wafer 2 in the second processing mode is transferred to the backside etching apparatus 20 by the transfer robot 59 after being irradiated with UV light.

【0070】UV光源57によるUV光照射は大気雰囲
気下で実施できるが、バックサイドエッチング処理は減
圧環境下で実施される。このため、UV照射装置50と
対向するチャンバ22には搬送用開口61が設けられて
おり、また搬送用開口61にはシャッター駆動装置62
により開閉するシャッター60が設けられている。
The UV light irradiation by the UV light source 57 can be carried out in the atmosphere, but the backside etching process is carried out in a reduced pressure environment. Therefore, the chamber 22 facing the UV irradiation device 50 is provided with a transfer opening 61, and the transfer opening 61 has a shutter driving device 62.
A shutter 60 that opens and closes is provided.

【0071】このシャッター60はCPU29により駆
動制御されており、また搬送用ロボット59はCPU5
1により駆動制御されている。前記のようにCPU19
とCPU29は接続されているため、搬送装置40から
XYZテーブル28上にウェハ2を搬送する際、搬送用
ロボット59によるウェハ2の搬送動作及びシャッター
60の開蓋動作は円滑に行なわれる。また、ウェハ2が
XYZテーブル28に装着されると、シャッター駆動装
置62によりシャッター60は閉蓋され、ウェハ2に対
する前記したバックサイドエッチング処理が実施され
る。
The shutter 60 is driven and controlled by the CPU 29, and the transfer robot 59 is controlled by the CPU 5.
Drive control is performed by 1. CPU 19 as described above
Since the CPU 29 is connected to the CPU 29, when the wafer 2 is transferred from the transfer device 40 to the XYZ table 28, the transfer operation of the wafer 2 by the transfer robot 59 and the opening operation of the shutter 60 are smoothly performed. When the wafer 2 is mounted on the XYZ table 28, the shutter driving device 62 closes the shutter 60, and the backside etching process is performed on the wafer 2.

【0072】このバックサイドエッチング処理が終了す
ると、シャッター駆動装置62によりシャッター60が
再び開蓋し、ウェハ2はバックサイドエッチング装置2
0のXYZテーブル28からUV照射装置50の基台5
6に搬送される。この際、前記したように保護テープ3
がUV光源57と対向するよう、搬送用ロボット59に
よりウェハ2の向きが反転される。
When this backside etching process is completed, the shutter driving device 62 opens the shutter 60 again, and the wafer 2 is backside etched by the backside etching device 2.
0 XYZ table 28 to UV irradiation device 50 base 5
6 is transported. At this time, as described above, the protective tape 3
The direction of the wafer 2 is reversed by the transfer robot 59 so that the wafer 2 faces the UV light source 57.

【0073】基台56に載置されたウェハ2に対して
は、前記したようにUV光源57によるUV照射が行な
われ、熱硬化性接着剤は硬化してその接着力が低減され
る。このUV光源57によるUV光の照射が終了する
と、ウェハ2は搬送装置40に戻されて転写装置30に
向け搬送される。
The wafer 2 mounted on the base 56 is irradiated with UV from the UV light source 57 as described above, and the thermosetting adhesive is cured to reduce its adhesive force. When the irradiation of the UV light by the UV light source 57 is completed, the wafer 2 is returned to the transfer device 40 and transferred toward the transfer device 30.

【0074】上記したように、バックサイドエッチング
装置20では第1の処理モードと、第2の処理モードに
対応できる構成とされている。また、上記した説明から
明らかなように、バックサイドエッチング装置20に対
するウェハ2の装着脱タイミングの適正化を図ることに
より、第1の処理モードと第2の処理モードは平行に実
施することが可能である。また、第2の処理モード適用
のウェハ2であっても、バックサイドエッチング処理と
UV照射処理を平行処理することは可能である。
As described above, the backside etching apparatus 20 is configured to be compatible with the first processing mode and the second processing mode. Further, as is apparent from the above description, the first processing mode and the second processing mode can be performed in parallel by optimizing the mounting / demounting timing of the wafer 2 with respect to the backside etching apparatus 20. Is. Further, even with the wafer 2 to which the second processing mode is applied, the backside etching processing and the UV irradiation processing can be processed in parallel.

【0075】即ち、バックサイドエッチング装置20が
ウェハ2に対してバックサイドエッチング処理を実施し
ている最中に、他のウェハ2をUV照射装置50に搬入
して紫外線照射処理を行なうことは可能である。よっ
て、バックサイドエッチング装置20(UV照射装置5
0)に対し、バックサイドエッチング処理を実施するウ
ェハ2と、実施しないウェハ2を適宜組み合わせて搬入
することにより、またバックサイドエッチング処理とU
V照射処理のタイミングを最適化することにより、バッ
クサイドエッチング装置20及びUV照射装置50全体
としての効率化を図ることができ、ウェハ処理のスルー
プットを向上することができる。
That is, while the backside etching apparatus 20 is performing the backside etching processing on the wafer 2, another wafer 2 can be carried into the UV irradiation apparatus 50 and the ultraviolet irradiation processing can be performed. Is. Therefore, the backside etching device 20 (UV irradiation device 5
0), the wafer 2 to which the backside etching process is performed and the wafer 2 to which the backside etching process is not performed are appropriately combined and carried in.
By optimizing the V irradiation processing timing, the efficiency of the backside etching apparatus 20 and the UV irradiation apparatus 50 as a whole can be improved, and the throughput of wafer processing can be improved.

【0076】続いて、転写装置30について説明する。
転写装置30は、図6に示すように、受けステージ3
1,アライメント装置32,フレームマウント装置3
3,及び保護テープ剥離装置34等により構成されてい
る。これらの各装置31,32,33,34はCPU3
6に接続されており、このCPU36により駆動制御さ
れる構成となっている。また前記したように、CPU3
6はメインCPUとなるCPU29(バックサイドエッ
チング装置20に設けられている)に接続されておりス
レイブCPUとして機能する。
Next, the transfer device 30 will be described.
As shown in FIG. 6, the transfer device 30 includes a receiving stage 3
1, alignment device 32, frame mount device 3
3, and the protective tape peeling device 34 and the like. Each of these devices 31, 32, 33, 34 has a CPU 3
6 and is driven and controlled by the CPU 36. Moreover, as described above, the CPU 3
Reference numeral 6 is connected to a CPU 29 (provided in the backside etching device 20) which serves as a main CPU, and functions as a slave CPU.

【0077】この転写装置30は、図3(D)に示すよ
うに、ウェハ2から保護テープ3を剥離すると共に、ウ
ェハ2をダイシングテープ5に貼着する処理を行なう。
具体的には、バックサイドエッチング装置,UV照射装
置50でUV照射処理のみが、或いはバックサイドエッ
チング処理とUV照射処理の双方が実施され、搬送装置
40により搬送されてきたウェハ2は、先ず受けステー
ジ31に収納される。
As shown in FIG. 3D, the transfer device 30 removes the protective tape 3 from the wafer 2 and attaches the wafer 2 to the dicing tape 5.
Specifically, the backside etching apparatus and the UV irradiation apparatus 50 perform only the UV irradiation processing, or both the backside etching processing and the UV irradiation processing are performed, and the wafer 2 transferred by the transfer apparatus 40 is first received. It is stored on the stage 31.

【0078】受けステージ31に収納されたウェハ2
は、続いてアライメント装置32においてオリフラ/ノ
ッチのアライメント処理(位置決め処理)が実施され
る。また、アライメント装置32にはID識別装置55
が設けられており、アライメント処理に合わせてID表
示部IDの読み取り処理も同時に行なわれる。読み取ら
れたID情報は、転写装置30のCPU36に送信され
る。
Wafer 2 stored in receiving stage 31
Then, the alignment device 32 subsequently performs orientation flat / notch alignment processing (positioning processing). In addition, the alignment device 32 includes an ID identification device 55.
Is provided, and the reading process of the ID display portion ID is simultaneously performed in accordance with the alignment process. The read ID information is transmitted to the CPU 36 of the transfer device 30.

【0079】アライメント装置32でアライメント処理
が行なわれたウェハ2は、フレームマウント装置33に
送られ、ここでフレームマウント処理が行なわれる。フ
レームマウント処理では、予め図3(D)に示されるよ
うなダイシングテープ5(予め熱硬化性接着剤等の接着
剤が塗布されている)を配設した環状のフレーム6を用
意しておき、このダイシングテープ5にウェハ2を貼着
する。このように、ウェハ2をフレーム6に貼り直すの
は、転写処理後に実施されるダイシング工程では、ウェ
ハ2の回路形成面2aを外部に露出させる必要があるか
らである。即ち、ダイシング工程では回路形成面2aに
形成されているアライメントマークを基準としてダイシ
ング処理を実施するため、よってアライメントマークが
形成されている回路形成面2aを上面とする必要があ
る。
The wafer 2 subjected to the alignment process by the alignment device 32 is sent to the frame mount device 33, where the frame mount process is performed. In the frame mounting process, an annular frame 6 on which a dicing tape 5 (adhesive such as a thermosetting adhesive has been applied in advance) as shown in FIG. 3D is prepared in advance, The wafer 2 is attached to the dicing tape 5. The reason why the wafer 2 is reattached to the frame 6 is that the circuit forming surface 2a of the wafer 2 needs to be exposed to the outside in the dicing process performed after the transfer process. That is, in the dicing process, the dicing process is performed using the alignment mark formed on the circuit forming surface 2a as a reference, so that the circuit forming surface 2a on which the alignment mark is formed needs to be the upper surface.

【0080】フレームマウント装置33でダイシングテ
ープ5にウェハ2が貼着されると、ウェハ2が装着され
たフレーム6は保護テープ剥離装置34に送られる。こ
の保護テープ剥離装置34では、図3(D)に示すよう
にウェハ2から保護テープ3が剥離され回路形成面2a
が露出される。この際、本実施例ではUV照射装置50
においてウェハ2と保護テープ3を貼着する紫外線硬化
性接着剤に紫外線照射し、接着力を弱めた上でフレーム
マウント装置33において保護テープ3の剥離処理が行
なわれる。よって、保護テープ剥離装置34における保
護テープ3の剥離処理は、容易に行なうことができる。
When the wafer 2 is attached to the dicing tape 5 by the frame mount device 33, the frame 6 on which the wafer 2 is mounted is sent to the protective tape peeling device 34. In the protective tape peeling device 34, the protective tape 3 is peeled from the wafer 2 as shown in FIG.
Is exposed. At this time, in this embodiment, the UV irradiation device 50
In step 2, the ultraviolet curable adhesive for adhering the wafer 2 and the protective tape 3 is irradiated with ultraviolet rays to weaken the adhesive force, and then the protective tape 3 is peeled off in the frame mount device 33. Therefore, the peeling process of the protective tape 3 in the protective tape peeling device 34 can be easily performed.

【0081】上記のように、転写装置30ではウェハ2
を保護テープ3(第1のテープ)からダイシングテープ
5(第2のテープ)に転写する処理が行なわれる。この
転写処理により、回路形成面2aが露出されたウェハ2
(フレーム6)は、ウェハ収納カセット35に収納され
る。
As described above, the transfer device 30 uses the wafer 2
Is transferred from the protective tape 3 (first tape) to the dicing tape 5 (second tape). The wafer 2 whose circuit formation surface 2a is exposed by this transfer process
The (frame 6) is stored in the wafer storage cassette 35.

【0082】上記した構成とされた半導体製造装置1
は、図1及び図2に示すように、ウェハ2の背面2bを
研削処理するグラインダ装置10と、このグラインダ装
置10で研削された背面2bをバックサイドエッチング
処理するバックサイドエッチング装置20と、ウェハ2
を保護テープ3からダイシングテープ5に転写させる転
写装置30とをインライン化した構成としている。ま
た、各装置10,20,30の配列は、ウェハ2の搬送
方向に対する上流側より、グラインダ装置10、バック
サイドエッチング装置20、転写装置30の順で配置し
た構成としている。
Semiconductor manufacturing apparatus 1 having the above configuration
1 and 2, a grinder apparatus 10 for grinding the back surface 2b of the wafer 2, a backside etching apparatus 20 for backside etching the back surface 2b ground by the grinder apparatus 10, and a wafer. Two
The transfer device 30 that transfers the protective tape 3 to the dicing tape 5 is inline. Further, the respective devices 10, 20, 30 are arranged such that the grinder device 10, the backside etching device 20, and the transfer device 30 are arranged in this order from the upstream side in the transport direction of the wafer 2.

【0083】この構成とすることにより、各装置10,
20,30の全てにウェハ2を保管するカセットを設け
る必要がなくなる。また、ウェハ2を搬送する搬送装置
40も各装置10,20,30で共用することが可能と
なり、半導体製造装置1の全体としての構成を簡単化で
き、またこれに伴い装置コストの低減を図ることができ
る。
With this configuration, each device 10,
It is not necessary to provide a cassette for storing the wafer 2 in all 20 and 30. Further, the transfer device 40 for transferring the wafer 2 can be shared by the respective devices 10, 20 and 30, and the overall configuration of the semiconductor manufacturing apparatus 1 can be simplified, and the apparatus cost can be reduced accordingly. be able to.

【0084】また、グラインダ装置10及びバックサイ
ドエッチング装置20では、バックグラインディング処
理時及びバックサイドエッチング処理時に回路形成面2
aの損傷を防止するため保護テープ3を配設しておく必
要がある。
In the grinder device 10 and the backside etching device 20, the circuit forming surface 2 is used during the back grinding process and the backside etching process.
It is necessary to provide the protective tape 3 in order to prevent the damage of a.

【0085】更に、本実施例に係る半導体製造装置1で
は、各装置10,20,30,40,50にCPU1
9,29,36,41,54を設け、バックサイドエッ
チング装置20に設けられたCPU29をメインCPU
として他のCPU19,36,41,54と接続した構
成としたため、CPU29は各CPU19,36,4
1,54から送信されてくる情報に基づき装置10,2
0,30,40,50を統括的に制御するため、これに
よっても半導体製造装置1全体しての処理効率を高める
ことができる。
Further, in the semiconductor manufacturing apparatus 1 according to this embodiment, the CPU 1 is provided in each of the devices 10, 20, 30, 40 and 50.
9, 29, 36, 41, 54 are provided, and the CPU 29 provided in the backside etching apparatus 20 is used as a main CPU.
Since it is configured to be connected to other CPUs 19, 36, 41, 54,
The device 10, 2 based on the information transmitted from the device 1, 54
Since 0, 30, 40, and 50 are controlled in a centralized manner, the processing efficiency of the semiconductor manufacturing apparatus 1 as a whole can be improved also by this.

【0086】[0086]

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
As described above, according to the present invention, various effects described below can be realized.

【0087】請求項1乃至3記載の発明によれば、各装
置毎に基板を保管するカセットを設ける必要はなくな
り、また基板を搬送する搬送装置も各装置で共用するこ
とができるため、処理装置全体の構成の簡単化及び装置
コストの低減を図ることができる。
According to the first to third aspects of the present invention, it is not necessary to provide a cassette for storing the substrate for each device, and the transporting device for transporting the substrate can be shared by the respective devices. The overall configuration can be simplified and the device cost can be reduced.

【0088】また、基板に対する保護テープの装着脱装
置を各装置毎に設ける必要がなくなるため、処理装置全
体の構成の簡単化及び装置コストの低減を図ることがで
きると共に処理装置全体としての効率化を図ることがで
きる。
Further, since it is not necessary to provide a device for attaching / detaching the protective tape to / from the substrate for each device, the structure of the entire processing device can be simplified and the cost of the device can be reduced and the efficiency of the entire processing device can be improved. Can be achieved.

【0089】また、請求項4記載の発明によれば、制御
装置は各装置における処理状況を考慮して基板の搬送を
行なうことが可能となるため、処理装置全体しての処理
効率を高めることができる。
According to the invention described in claim 4, since the control device can carry the substrate in consideration of the processing situation in each device, the processing efficiency of the entire processing device is improved. You can

【0090】また、請求項5記載の発明によれば、バッ
クサイドエッチ装置に制御装置を設けることにより、他
の装置との処理速度の調整を図ることを容易に行なうこ
とができる。
According to the fifth aspect of the present invention, by providing the backside etching device with the control device, it is possible to easily adjust the processing speed with other devices.

【0091】また、請求項6記載の発明によれば、紫外
線照射により紫外線硬化型接着剤の接着力を弱めた上で
基板を転写装置に送ることができるため、転写装置にお
いて第1のテープから基板を離脱させる処理を容易に行
なうことができる。
According to the sixth aspect of the invention, since the substrate can be sent to the transfer device after weakening the adhesive force of the ultraviolet curable adhesive by the irradiation of ultraviolet rays, the transfer device can transfer the first tape from the first tape. The process of separating the substrate can be easily performed.

【0092】また、請求項7記載の発明によれば、バッ
クサイドエッチ装置に対し、エッチング処理を実施する
基板と実施しない基板を適宜組み合わせて搬入すること
により、処理装置全体としての効率化を図ることがで
き、よって基板処理のスループットを向上することがで
きる。
According to the seventh aspect of the invention, the efficiency of the entire processing apparatus is improved by appropriately carrying in the substrate to be etched and the substrate not to be etched into the backside etching apparatus. Therefore, the throughput of substrate processing can be improved.

【0093】また、請求項8記載の発明によれば、各基
板毎に異なる処理が必要な場合であっても、簡単な構成
で確実に個々の基板に対して既定の処理を実施すること
ができる。
Further, according to the invention described in claim 8, even when different processing is required for each substrate, it is possible to surely perform the predetermined processing on each substrate with a simple structure. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である半導体製造装置(処理
装置)の構成図である。
FIG. 1 is a configuration diagram of a semiconductor manufacturing apparatus (processing apparatus) that is an embodiment of the present invention.

【図2】本発明の一実施例である半導体製造装置におけ
る、2種類のウェハの搬送モードを説明するための図で
ある。
FIG. 2 is a diagram for explaining two types of wafer transfer modes in the semiconductor manufacturing apparatus according to the embodiment of the present invention.

【図3】本発明の一実施例である半導体製造装置におい
て、ウェハに対して実施される処理を纏めて示す図であ
る。
FIG. 3 is a diagram collectively showing processes performed on a wafer in the semiconductor manufacturing apparatus which is an embodiment of the present invention.

【図4】本発明の一実施例である半導体製造装置を構成
するグラインダ装置を拡大して示す平面図である。
FIG. 4 is an enlarged plan view showing a grinder device that constitutes a semiconductor manufacturing apparatus according to an embodiment of the present invention.

【図5】本発明の一実施例である半導体製造装置を構成
するバックサイドエッチング装置を拡大して示す正面図
である。
FIG. 5 is an enlarged front view showing a backside etching apparatus which constitutes a semiconductor manufacturing apparatus according to an embodiment of the present invention.

【図6】本発明の一実施例である半導体製造装置を構成
する転写装置を示す構成図である。
FIG. 6 is a configuration diagram showing a transfer device that constitutes a semiconductor manufacturing apparatus according to an embodiment of the present invention.

【図7】保護テープに配設されたID表示部を説明する
ための図である。
FIG. 7 is a diagram for explaining an ID display unit provided on a protective tape.

【符号の説明】[Explanation of symbols]

1 半導体製造装置 2 ウェハ 2a 回路形成面 3 保護テープ 4 ID表示部 5 ダイシングテープ 6 フレーム 10 グラインダ装置 13 チャックテーブル 13A 粗研削部 13B 仕上げ研削部 13C 研削面ブラシ洗浄部 16 ウェハ搬送ロボット 17 ウェハ保持部 19 CPU 20 バックサイドエッチング装置 24 ガス導入管 25 ノズル 26 マグネトロン 27 駆動部 28 XYZテーブル 29,36,41,51 CPU 30 転写装置 31 受けステージ 32 アライメント装置 33 フレームマウント装置 34 保護テープ剥離装置 35 ウェハ収納カセット 40 搬送装置 50 UV照射装置 1 Semiconductor manufacturing equipment 2 wafers 2a Circuit formation surface 3 protective tape 4 ID display 5 dicing tape 6 frames 10 Grinder equipment 13 Chuck table 13A rough grinding part 13B Finish grinding section 13C Grinding surface brush cleaning section 16 Wafer transfer robot 17 Wafer holder 19 CPU 20 Backside etching equipment 24 gas introduction pipe 25 nozzles 26 magnetron 27 Drive 28 XYZ table 29, 36, 41, 51 CPU 30 transfer device 31 Receiving stage 32 Alignment device 33 Frame mounting device 34 Protective tape peeling device 35 Wafer storage cassette 40 Conveyor 50 UV irradiation device

───────────────────────────────────────────────────── フロントページの続き (72)発明者 本間 孝治 東京都東大和市立野2丁目703番地 株式 会社ケミトロニクス内 Fターム(参考) 5F004 BA20 BB05 BD07 DB01 EA27 EB08 FA08    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Koji Honma             2-703 Tateno, Higashiyamato-shi, Tokyo Stock             Company Chemitronics F-term (reference) 5F004 BA20 BB05 BD07 DB01 EA27                       EB08 FA08

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 回路面側に第1のテープが貼着された基
板の背面を研削処理するグラインダ装置と、 該グラインダ装置で研削された基板背面をエッチング処
理するバックサイドエッチ装置と、 前記基板を前記第1のテープから離脱させ、前記基板を
第2のテープに転写させる転写装置と、をインライン化
した構成としたことを特徴とする処理装置。
1. A grinder device for grinding the back surface of a substrate having a first tape attached to the circuit surface side, a backside etching device for etching the back surface of the substrate ground by the grinder device, and the substrate. And a transfer device that separates the substrate from the first tape and transfers the substrate to the second tape.
【請求項2】 請求項1記載の処理装置において、 前記バックサイドエッチ装置は前記エッチング処理とし
て、プラズマエッチング、ウェットエッチング、化学機
械研磨、及びパーシャルプラズマエッチングのうちのい
ずれかを一の方法を用いていることを特徴とする処理装
置。
2. The processing apparatus according to claim 1, wherein the backside etching apparatus uses any one of plasma etching, wet etching, chemical mechanical polishing, and partial plasma etching as the etching processing. A processing device characterized by being.
【請求項3】 請求項1または2に記載の処理装置にお
いて、 前記基板の搬送方向に対する上流側より、前記グライン
ダ装置、前記バックサイドエッチ装置、前記転写装置の
順で配置することによりインライン化した構成としたこ
とを特徴とする処理装置。
3. The processing apparatus according to claim 1, wherein the grinder device, the backside etching device, and the transfer device are arranged in this order from the upstream side in the transport direction of the substrate, so as to be inlined. A processing device having a configuration.
【請求項4】 請求項1乃至3のいずれか1項に記載の
処理装置において、 前記グラインダ装置、前記バックサイドエッチ装置、前
記転写装置、及び搬送装置の動作を統括的に制御する制
御装置を設けたことを特徴とする処理装置。
4. The processing apparatus according to claim 1, further comprising a control device that integrally controls operations of the grinder device, the backside etching device, the transfer device, and the transfer device. A processing device provided.
【請求項5】 請求項4記載の処理装置において、 前記制御装置は前記バックサイドエッチ装置に設けられ
ていることを特徴とする処理装置。
5. The processing apparatus according to claim 4, wherein the control device is provided in the backside etching device.
【請求項6】 請求項1乃至5のいずれか1項に記載の
処理装置において、 前記第1のテープに前記基板を貼着するに紫外線硬化型
接着剤を用いると共に、 前記バックサイドエッチ装置に、前記第1のテープに配
設された紫外線硬化型接着剤に紫外線を照射する紫外線
照射装置を設けたことを特徴とする処理装置。
6. The processing apparatus according to claim 1, wherein an ultraviolet curable adhesive is used to adhere the substrate to the first tape, and the backside etching apparatus is used. An apparatus for irradiating ultraviolet rays to the ultraviolet-curable adhesive disposed on the first tape is provided.
【請求項7】 請求項6記載の処理装置において、 前記バックサイドエッチ装置は、 基板背面のエッチング処理と、前記紫外線照射装置によ
る前記基板への紫外線照射処理とを共に実施する第1の
処理モードと、 前記紫外線照射装置による前記基板への紫外線照射処理
のみを行ない、基板背面のエッチング処理を実施しない
第2の処理モードとを有することを特徴とする処理装
置。
7. The processing apparatus according to claim 6, wherein the backside etching apparatus performs both the etching processing of the back surface of the substrate and the ultraviolet irradiation processing on the substrate by the ultraviolet irradiation apparatus. And a second processing mode in which only the ultraviolet irradiation processing is performed on the substrate by the ultraviolet irradiation apparatus, and the etching processing on the back surface of the substrate is not performed.
【請求項8】 請求項1乃至7のいずれか1項に記載の
処理装置において、 前記基板に関する情報を前記第1のテープまたは前記基
板に書き込むか、または前記基板に関する情報が予め書
き込まれた前記第1のテープを前記基板に配設すると共
に、前記グラインダ装置、前記バックサイドエッチ装
置、及び前記転写装置に、前記情報を読み込む手段を設
けたことを特徴とする処理装置。
8. The processing apparatus according to claim 1, wherein the information about the substrate is written on the first tape or the substrate, or the information about the substrate is written in advance. A processing apparatus, wherein the first tape is disposed on the substrate, and the grinder device, the backside etching device, and the transfer device are provided with a unit for reading the information.
JP2001377753A 2001-12-11 2001-12-11 Processing apparatus Pending JP2003179023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001377753A JP2003179023A (en) 2001-12-11 2001-12-11 Processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001377753A JP2003179023A (en) 2001-12-11 2001-12-11 Processing apparatus

Publications (1)

Publication Number Publication Date
JP2003179023A true JP2003179023A (en) 2003-06-27

Family

ID=19185641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001377753A Pending JP2003179023A (en) 2001-12-11 2001-12-11 Processing apparatus

Country Status (1)

Country Link
JP (1) JP2003179023A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452787B2 (en) 2003-12-26 2008-11-18 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
JP2010239161A (en) * 2003-12-26 2010-10-21 Renesas Electronics Corp Method of fabricating semiconductor integrated circuit device
JP2020088323A (en) * 2018-11-30 2020-06-04 株式会社ディスコ Wafer manufacturing device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452787B2 (en) 2003-12-26 2008-11-18 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7759224B2 (en) 2003-12-26 2010-07-20 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
JP2010239161A (en) * 2003-12-26 2010-10-21 Renesas Electronics Corp Method of fabricating semiconductor integrated circuit device
JP2020088323A (en) * 2018-11-30 2020-06-04 株式会社ディスコ Wafer manufacturing device

Similar Documents

Publication Publication Date Title
JP4860113B2 (en) Manufacturing method of semiconductor integrated circuit device
TW529095B (en) Method of dividing wafer and manufacture of semiconductor device
US6245677B1 (en) Backside chemical etching and polishing
JP2007235069A (en) Wafer machining method
US6153536A (en) Method for mounting wafer frame at back side grinding (BSG) tool
JP2000306875A (en) Manufacture of semiconductor device
KR100670762B1 (en) Apparatus and method for wafer back lap and tape mount
JP2001044144A (en) Semiconductor chip manufacturing process
JP2007235068A (en) Wafer machining method
JPWO2006008824A1 (en) Manufacturing method of semiconductor integrated circuit device
JP7483069B2 (en) Substrate Transfer System
CN100385630C (en) Method of manufacturing semiconductor wafer
TW201921460A (en) Substrate processing method
JP2022169731A (en) Substrate transfer system and substrate transfer method
JP2010239161A (en) Method of fabricating semiconductor integrated circuit device
JP2018206936A (en) Substrate processing system and substrate processing method
JP2001284303A (en) Polishing apparatus
JP2006303329A (en) Thin plate working method of silicon substrate and working apparatus used for it
JP2003051466A (en) Dicing apparatus and method of semiconductor wafer
JP2003179023A (en) Processing apparatus
JP4427308B2 (en) Method for dividing semiconductor wafer
JP2003347260A (en) Treatment equipment and substrate treatment method
US20030073264A1 (en) Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion
KR20220048932A (en) Processing method of a wafer and grinding apparatus
KR20110055977A (en) Apartus for manufacturing semiconductor package and method for fabricating semiconductor package by using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050707

A131 Notification of reasons for refusal

Effective date: 20050712

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20051108

Free format text: JAPANESE INTERMEDIATE CODE: A02