JP2003178992A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JP2003178992A
JP2003178992A JP2002291517A JP2002291517A JP2003178992A JP 2003178992 A JP2003178992 A JP 2003178992A JP 2002291517 A JP2002291517 A JP 2002291517A JP 2002291517 A JP2002291517 A JP 2002291517A JP 2003178992 A JP2003178992 A JP 2003178992A
Authority
JP
Japan
Prior art keywords
boron
boron trichloride
film
semiconductor device
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002291517A
Other languages
English (en)
Other versions
JP4439796B2 (ja
Inventor
Takaaki Noda
孝暁 野田
Akira Morohashi
明 諸橋
Junji Asahi
順司 朝日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2002291517A priority Critical patent/JP4439796B2/ja
Publication of JP2003178992A publication Critical patent/JP2003178992A/ja
Application granted granted Critical
Publication of JP4439796B2 publication Critical patent/JP4439796B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】モノシランと三塩化ホウ素とを使用し、減圧C
VD法によってボロンドープシリコン膜を成膜する半導
体デバイスの製造方法であって、膜厚面内均一性が良好
なボロンドープシリコン膜の作製を可能とする半導体デ
バイスの製造方法を提供すること。 【解決手段】ヒータ6によって加熱された反応炉10内
のボート3に搭載されたウェハ4に、減圧下、モノシラ
ンと三塩化ホウ素とを含有するガスを作用させて、ウェ
ハ4の表面にボロンドープシリコン膜を堆積させる半導
体デバイスの製造方法において、反応炉10内温度を4
60℃以上600℃未満とすることを特徴とする半導体
デバイスの製造方法を構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体デバイスの製
造方法に関し、特に、CVD法(化学気相堆積法)によ
って、ボロンドープシリコン膜すなわち、ボロンドープ
アモルファスシリコン膜またはボロンドープポリシリコ
ン膜を成膜する半導体デバイスの製造方法に関する。
【0002】
【従来の技術】
【特許文献1】特開平5−62904号公報 IC、LSI等の半導体デバイスを製造する工程におい
ては、CVD法(化学気相堆積法)によって、基板上に
薄膜を成膜することが行われている。そのような成膜方
法の1つとして、減圧CVD法によって、ボロンをドー
プしたシリコン膜を成膜することが実施されている。
【0003】従来、シリコン膜にボロンをドープするの
にジボランが用いられていた。この場合に、反応炉内で
ボートに複数枚のウェハを垂直方向に積層支持した状態
で、炉体下部よりガスを導入し、垂直方向に上昇させ、
そのガスを用いて、熱CVD法により、前記ウェハ上に
薄膜を形成する減圧CVD装置(図1に例示)を用いる
と、CVD装置内のボトム領域(下部領域)からトップ
領域(上部領域)までの全領域において、膜厚および抵
抗率の面内均一性が10〜20%と悪かった。
【0004】また、CVD装置内のボトム領域からトッ
プ領域まで(図1参照)の抵抗率の面間(基板面間)均
一性が温度フラット(均一)な状態で30〜40%と悪
く、この均一性は、成膜温度を下げジボランの分解を抑
えることで改善されるが成膜温度を下げると成膜速度が
低下し、スループットが落ちるといった問題があった。
【0005】上記の膜厚面内均一性は、ジボランに代え
て三塩化ホウ素を用いることによって大幅に改善される
ことが判明している。図2に、ボロンドープポリシリコ
ン膜の膜厚面内均一性を、シリコン源としてモノシラン
を用い、ボロンドープ用にジボランを用いた場合と三塩
化ホウ素を用いた場合とで比較して示す。図中、縦軸は
膜厚面内均一性(ただし、膜厚面内不均一量の百分率で
表しているので、縦軸の数値が小さいほど均一性が良
い)、横軸はウェハ搭載スロット位置(図1参照)であ
る。図2から明らかなように、ジボランを用いた場合よ
りも三塩化ホウ素を用いた場合のほうが、膜厚面内均一
性が大幅に改善していることが分かる。
【0006】また、上記の抵抗率の面間均一性も、上記
のジボランを三塩化ホウ素(BCl )に代えることに
よって、大幅に改善されることが判明している。例え
ば、モノシラン(SiH)と三塩化ホウ素とを用いて
作製したボロンドープポリシリコン膜において、抵抗率
面間均一性は、モノシラン分圧63.4Pa、三塩化ホ
ウ素分圧3.2Paで温度400〜420℃フラットの
状態で約10%である。
【0007】
【発明が解決しようとする課題】しかしながら、ボロン
ドープ用のガスとして三塩化ホウ素を用いた場合におい
ても、ボトム領域(スロット位置No11-36)での
膜厚面内均一性は5〜6%であり、この値は、半導体素
子の製造用としては十分に低い値ではなく、この膜厚面
内均一性をさらに改善することは実用上の重要な課題と
なっている。
【0008】また、抵抗率の面間均一性についても、三
塩化ホウ素を用いた場合においては、ジボランガスでの
結果と比較すると、良い値であるが、生産レベルで考え
た場合は不十分であり、この抵抗率面間均一性は3%以
下であることが要求される。
【0009】抵抗率面間均一性が悪い理由の1つに、三
塩化ホウ素分圧の反応炉内位置による変化が挙げられ
る。リアクター内に導入された三塩化ホウ素ガスは、成
膜によって消費されながらリアクター内を上昇し、排気
されるが、モノシランとの消費率が違うため、炉内位置
によって三塩化ホウ素ガスの分圧が変化していることが
考えられる。そこで、抵抗率を三塩化ホウ素ガス分圧の
変化に左右されずに面間で均一にすることが望ましく、
それを実現するための条件を求めることが実用上重要で
ある。
【0010】本発明の目的は、上記課題を解決し、モノ
シランと三塩化ホウ素とを使用し、CVD法によって基
板上にボロンドープシリコン膜を成膜する半導体デバイ
スの製造方法であって、膜厚面内均一性が良好なボロン
ドープシリコン膜の作製を可能とする半導体デバイスの
製造方法を提供することである。
【0011】また、本発明の他の目的は、上記課題を解
決し、モノシランと三塩化ホウ素とを使用し、CVD法
によって基板上にボロンドープシリコン膜を成膜する半
導体デバイスの製造方法であって、抵抗率面間均一性が
良好なボロンドープシリコン膜の作製を可能とする半導
体デバイスの製造方法を提供することである。
【0012】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、第1の手段として、反応ガスとしてモ
ノシランと三塩化ホウ素とを使用し、反応炉内におい
て、CVD法によって基板上にボロンドープシリコン膜
を成膜する半導体デバイスの製造方法において、前記ボ
ロンドープシリコン膜成膜時における前記反応炉内温度
を460℃以上600℃未満とすることを特徴とする半
導体デバイスの製造方法を構成し、第2の手段として、
前記第1の手段において、前記反応炉内でボートに複数
枚の基板を垂直方向に積層支持した状態で、炉体下部よ
りガスを導入し垂直方向に上昇させ、熱CVD法により
各前記基板上にボロンドープシリコン膜を形成すること
を特徴とする半導体デバイスの製造方法を構成し、第3
の手段として、前記第1の手段において、前記ボロンド
ープシリコン膜成膜時における前記反応炉内温度を48
0℃以上600℃未満とすることを特徴とする半導体デ
バイスの製造方法を構成し、第4の手段として、前記第
1の手段において、前記ボロンドープシリコン膜成膜時
における前記反応炉内温度を520℃以上600℃未満
とすることを特徴とする半導体デバイスの製造方法を構
成し、第5の手段として、前記第1の手段において、前
記ボロンドープシリコン膜成膜時における前記反応炉内
のガスの合計平均流速を3890cm/分以下とするこ
とを特徴とする半導体デバイスの製造方法を構成し、第
6の手段として、前記第3の手段において、前記ボロン
ドープシリコン膜成膜時における前記反応炉内のガスの
合計平均流速を3990cm/分以下とすることを特徴
とする半導体デバイスの製造方法を構成し、第7の手段
として、前記第4の手段において、前記ボロンドープシ
リコン膜成膜時における前記反応炉内のガスの合計平均
流速を4200cm/分以下とすることを特徴とする半
導体デバイスの製造方法を構成し、第8の手段として、
反応ガスとしてモノシランと三塩化ホウ素とを使用し、
反応炉内において、CVD法によって基板上にボロンド
ープシリコン膜を成膜する半導体デバイスの製造方法に
おいて、前記ボロンドープシリコン膜成膜時における前
記反応炉内のガスの合計平均流速を2200cm/分以
下とすることを特徴とする半導体デバイスの製造方法を
構成し、第9の手段として、前記第8の手段において、
前記反応炉内でボートに複数枚の基板を垂直方向に積層
支持した状態で、炉体下部よりガスを導入し垂直方向に
上昇させ、熱CVD法により各前記基板上にボロンドー
プシリコン膜を形成することを特徴とする半導体デバイ
スの製造方法を構成し、第10の手段として、前記第8
の手段において、前記ボロンドープシリコン膜成膜時に
おける前記反応炉内のガスの合計平均流速を1470c
m/分以下とすることを特徴とする半導体デバイスの製
造方法を構成し、第11の手段として、前記第8の手段
において、前記ボロンドープシリコン膜成膜時における
前記反応炉内のガスの合計平均流速を730cm/分以
下とすることを特徴とする半導体デバイスの製造方法を
構成し、第12の手段として、前記第8の手段におい
て、前記ボロンドープシリコン膜成膜時における前記反
応炉内温度を400℃以上600℃未満とすることを特
徴とする半導体デバイスの製造方法を構成し、第13の
手段として、前記第8の手段において、前記ボロンドー
プシリコン膜成膜時における前記反応炉内温度を400
℃以上440℃以下とすることを特徴とする半導体デバ
イスの製造方法を構成し、第14の手段として、反応炉
内でボートに複数枚の基板を垂直方向に積層支持した状
態で、炉体下部より反応ガスとしてモノシランと三塩化
ホウ素とを導入し垂直方向に上昇させ、熱CVD法によ
り各前記基板上にボロンドープシリコン膜を形成する半
導体デバイスの製造方法において、前記ボロンドープシ
リコン膜成膜時における前記反応炉内のガスの合計平均
流速を、各前記基板上に形成される前記ボロンドープシ
リコン膜の膜厚面内均一性が3%以下となるような流速
とすることを特徴とする半導体デバイスの製造方法を構
成し、第15の手段として、反応ガスとしてモノシラン
と三塩化ホウ素とを使用し、反応炉内において、CVD
法によって基板上にボロンドープシリコン膜を成膜する
半導体デバイスの製造方法において、前記ボロンドープ
シリコン膜成膜時における前記反応炉内の三塩化ホウ素
の分圧を0.7Pa以下とすることを特徴とする半導体
デバイスの製造方法を構成し、第16の手段として、ヒ
ータにより加熱された反応炉内において、モノシランと
三塩化ホウ素とを使用し、CVD法によって、基板上に
ボロンドープシリコン膜を形成する半導体デバイスの製
造方法において、前記反応炉内に設置され、前記ヒータ
に対向する部分と、前記反応炉内におけるガス流路の上
流側にガスを放出する噴出口とを有するノズル管を通し
て前記三塩化ホウ素を前記反応炉内に供給することを特
徴とする半導体デバイスの製造方法を構成し、第17の
手段として、内部で基板を処理する反応管と、前記反応
管の外部に設けられ、前記基板を加熱するヒータと、前
記反応管内にモノシランを供給するノズルと、前記反応
管内に三塩化ホウ素を供給するノズル管とを有する基板
処理装置において、前記三塩化ホウ素を供給するノズル
管は、前記反応管内において前記ヒータに対向する部分
と、反応炉内におけるガス流路の上流側に前記三塩化ホ
ウ素を放出する噴出口とを有することを特徴とする基板
処理装置を構成する。
【0013】
【発明の実施の形態】[第1の実施形態]本発明がなさ
れる前の予備的考察において、上記ボトム領域で形成さ
れた膜厚面内均一性が5〜6%のボロンドープポリシリ
コン膜は、ウェハ中心部で厚く、外側にいくほど薄くな
っていく傾向が見られた。これは、ボロンが有する成膜
速度を増加させる触媒効果を考慮すると、ボトム領域ウ
ェハ外側部分では三塩化ホウ素ガスは十分に分解してお
らず、ウェハ内側方向に拡散していく際に除々に分解し
ていることが考えられる。ウェハ面内温度分布による影
響も原因として挙げられるが、成膜前温度安定化時間や
ボトム領域下方ダミーウェハの有無に対する膜厚面内均
一性の依存性が無いことから、それは考えにくい。これ
らの結果から、三塩化ホウ素をボトム領域に達するまで
に十分分解させることが、ボトム領域の膜厚面内均一性
を改善する上で重要であるといえる。本発明は、このよ
うな考察に基づいてなされたものである。
【0014】反応ガスとしてモノシラン(SiH)と
三塩化ホウ素(BCl)とを使用して、反応炉内でボ
ートに複数枚のウェハを垂直方向に積層支持した状態
で、炉体下部よりガスを導入し垂直方向に上昇させ、そ
のガスを用いて、熱CVD法により、前記ウェハ上に、
ボロンドープシリコン薄膜、すなわち、ボロンドープア
モルファスシリコン薄膜またはボロンドープポリシリコ
ン薄膜を形成するホットウォール式のバッチ式縦型減圧
CVD装置の構造概略図を図1に示す。
【0015】ホットウォール炉を構成し、基板としての
ウェハ4を加熱する、4ゾーンに分かれたヒータ6a〜
6dの内側に、反応炉10の外筒である石英製の反応管
すなわちアウターチューブ1およびアウターチューブ1
内部のインナーチューブ2が、軸を垂直にして設置され
ており、この2種のチューブの間をメカニカルブースタ
ポンプ7およびドライポンプ8を用いて真空引きしてい
る。従って、インナーチューブ2内側に導入される反応
ガスは、インナーチューブ2内を垂直に上昇し、2種の
チューブの間を下降して排気される。インナーチューブ
2の全長は約1250〜1260mm、内径は約250
〜270mmであり、アウターチューブ1の全長は約1
270〜1280mm、内径は約290〜310mmで
あり、反応管内容積は約66600cm〜66700
cmである。
【0016】複数枚のウェハ4が中心をそろえて垂直方
向に積層して装填された石英製のボート3はインナーチ
ューブ2内に設置され、反応ガスにさらされた時に、気
相中およびウェハ4表面での反応により、ウェハ4上に
薄膜が形成される。断熱板5は、ウェハ4が存在する位
置範囲内の温度を均一化するためのものである。また、
図1中、9はボート回転軸である。
【0017】なお、ボート3には、ウェハ4を支持する
スロットが合計172個設けられており、一番下のスロ
ットから数えて10スロット目まではダミーのウェハ4
が、11から167スロット目までは製品のウェハ4
が、168から172スロット目まではダミーのウェハ
4が支持される。また、図1中のトップ領域、センタ領
域、ボトム領域とは、それぞれ、129から167スロ
ット目までの製品のウェハ4の存在する領域、37から
128スロット目までの製品のウェハ4の存在する領
域、11から36スロット目までの製品のウェハ4の存
在する領域のことを示している。また、4つに分かれた
ヒータゾーンのうち、一番下のL(Lower)ゾーン(ヒータ
6dに対応)は1スロット目より下側の、ウェハが殆ど
存在しない領域に対応しており、下から二番目のCL(C
enter Lower)ゾーン(ヒータ6cに対応)は2から56ス
ロット目までのダミーのウェハ4と製品のウェハ4とが
混在する領域に対応しており、下から三番目すなわち上
から二番目のCU(Center Upper)ゾーン(ヒータ6bに
対応)は57から172スロット目までの製品のウェハ
4とダミーのウェハ4とが混在する領域に対応してお
り、下から四番目すなわち一番上のU(Upper)ゾーン(ヒ
ータ6aに対応)はそれより上側のウェハの存在しない
領域に対応している。また、三塩化ホウ素ガス(BCl
)を供給する石英ノズルはモノシラン(SiH)を
供給するノズルとともにヒータと対向する領域より下方
であって反応管下方の炉口部(図中、左下)にそれぞれ
設けられている。また、断熱板5はLゾーンに対応する
ヒータ6dよりも下側に設置される。
【0018】成膜手順を図3に示す。まず反応炉10内
を成膜温度に安定化させた後、ウェハ4を装填したボー
ト3を反応炉10内にロード(挿入)する。リアクター
(反応炉10)内を排気し、ボート3やチューブ1、2
に吸着した水分等を脱離させるためにNパージを行な
う。リアクター(反応炉10)内リークチェックを行な
った後、モノシランと三塩化ホウ素の流量を設定し、反
応炉10内にガスを流して圧力を安定化させ、ボロンド
ープシリコン膜、すなわち、ボロンドープアモルファス
シリコン膜またはボロンドープポリシリコン膜の成膜を
行なう。成膜が終了したら配管内をNでサイクルパー
ジし、Nでリアクター内を大気圧まで戻す。大気圧に
戻ったらボート3をアンロードし、ウェハ4を自然冷却
する。最後にウェハ4をボート3から取り出す。
【0019】[実施例1] (成膜温度の高温化)図4にボトム領域膜厚面内均一性
の炉内温度依存性を示す。図中、縦軸は膜厚面内均一性
(ただし、膜厚面内不均一量の百分率で表しているの
で、縦軸の数値が小さいほど均一性が良い)、横軸は炉
内温度である。この場合に、モノシランと三塩化ホウ素
の分圧は、それぞれ、69.3Paと0.7Paであり、
流量は、それぞれ、500sccmと5sccmであ
る。
【0020】図4が示すように、炉内温度を上げること
により三塩化ホウ素の分解が促進され、特に、炉内温度
480℃以上で良好な膜厚面内均一性が得られている。
半導体デバイスの種類によっては、膜厚面内均一性が3
%以下ならば、その膜を利用できる場合もあるので、そ
のような場合には、成膜温度、すなわち炉内温度を46
0℃以上、例えば480℃とすればよい。図4が示すよ
うに、成膜温度を460℃以上とすることにより、ボト
ム領域での膜厚面内均一性を3%以下とすることがで
き、また、成膜温度を480℃以上とすることにより、
ボトム領域での膜厚面内均一性を2%以下とすることが
できる。また、成膜温度を520℃以上とすることによ
り、ボトム領域での膜厚面内均一性を1%以下とするこ
とができる。ただし、成膜温度を600℃以上とする
と、三塩化ホウ素不足による抵抗率の増大や、トップ、
センタ領域の膜厚面内均一性の悪化という問題が生じる
ので、成膜温度は600℃未満であることが望ましい。
【0021】以上のことから、抵抗率を増大させること
なく膜厚面内均一性を良好とするには、成膜温度を46
0℃以上600℃未満とすることが好ましい。また、成
膜温度を480℃以上600℃未満とすると、抵抗率を
増大させることなく膜厚面内均一性をさらに良好にする
ことができるので、より好ましい。
【0022】上記特許文献1においては、シラン(Si
)などのシリコン材と、PH、BClなどのド
ープガスとを用い、枚葉処理方式で、約600℃から約
700℃のウェーハ温度でウェーハ上にドープされたポ
リシリコン層を形成する方法が記載されている。しかし
ながら特許文献1に記載の上記ウェーハ温度範囲は、ド
ープガスとしてPHを用いた場合のものであって、B
Clを用いた場合のものではない。BClを用いた
場合と、PHを用いた場合とでは、反応の仕方が全く
異なるので、ウェーハ温度も当然異なる。本実施例およ
び後述の実施例に示すように、本発明においては、モノ
シランと三塩化ホウ素とを用いて、ボロンをドープされ
たシリコン膜を成膜する場合に、600℃未満の温度を
好ましい成膜温度とする。
【0023】以上に説明したように、成膜温度の高温化
により、ボトム領域での膜厚面内均一性を1%程度まで
低下させて、膜厚面内均一性を改善することができ、こ
れまで膜厚面内均一性が5〜6%と悪くて廃棄してきた
ボトム領域(スロット位置No11〜36)のウェハを
生産ラインに乗せることができるようになるため、生産
性を大幅に向上させることができる。
【0024】[実施例2] (ガス流速の低速化)炉内温度を上げることにより、三
塩化ホウ素の分解が促進されるので、炉内温度高温化に
より膜厚面内均一性を改善する方法が有効であること
は、実施例1で述べた通りである。しかしながら、半導
体デバイスの種類によっては、例えば440℃以下の温
度で成膜しなければならない場合があり、このような場
合、温度を上げることなく三塩化ホウ素の分解を促進す
る必要がある。そこで、本発明者らはガス流速を制御す
ることにより(低速化することにより)、三塩化ホウ素
の分解を促進する方法を見出した。
【0025】図5に膜厚面内均一性のモノシランと三塩
化ホウ素の合計流量依存性を示す。図中、縦軸は膜厚面
内均一性(ただし、膜厚面内不均一量の百分率で表して
いるので、縦軸の数値が小さいほど均一性が良い)、横
軸はモノシランと三塩化ホウ素の合計流量である。この
場合に、三塩化ホウ素の流量を5sccm一定とし、モ
ノシランの流量を500sccmから100sccmま
で減少させ、炉内温度は400〜420℃で成膜してい
る。モノシランと三塩化ホウ素の分圧は、それぞれ、6
0.0〜69.3Paと0.7〜10Pa、合計70Pa
である。
【0026】図5より、条件(C)に対して、ガス流速
を約1/5にすることによって、反応炉10内にガスが
導入されてからボトム領域に達するまでの所要時間を大
きくし、三塩化ホウ素が加熱される時間を延ばして、三
塩化ホウ素の分解を促進させることができ、全領域で1
%程度の膜厚面内均一性を実現させることができる(図
中、(A)で示す)。この時に用いた膜厚モニタのスロッ
ト位置は、ボトム領域がNo11(下から11枚目)、
センタ領域がNo89(下から89枚目)、トップ領域
がNo167(下から167枚目)である。すでに述べ
たように、半導体デバイスの種類によっては、膜厚面内
均一性が3%以下ならば、その膜を利用できる場合もあ
るので、そのような場合には、図中、(B)で示した条件
下で成膜すればよい。すなわち、全領域で3%程度の膜
厚面内均一性が許される場合には、モノシランと三塩化
ホウ素の合計流量を255sccmとすればよい。
【0027】さらに、図5は、合計流量を300scc
m以下とすれば、全領域で膜厚面内均一性が3%以下と
なることを示している。ガス流路の断面積は531cm
であるので、圧力70Pa、温度400〜420℃に
おける流量300sccmは平均流速2200cm/分
となる。すなわち、平均流速2200cm/分以下で成
膜を行えば、全領域で膜厚面内均一性が3%以下である
ようなボロンドープポリシリコン膜が得られることにな
る。
【0028】また、図5は、合計流量を200sccm
以下、100sccm以下とすれば、全領域で膜厚面内
均一性が、それぞれ、2%以下、1%以下となることを
示している。ここで、合計流量が200sccm、10
0sccmのときの、それぞれの平均流速は、1470
cm/分、730cm/分となる。すなわち、平均流速1
470cm/分以下で成膜を行えば、全領域で膜厚面内
均一性が2%以下であるようなボロンドープポリシリコ
ン膜が得られることとなり、平均流速730cm/分以
下で成膜を行えば、全領域で膜厚面内均一性が1%以下
であるようなボロンドープポリシリコン膜が得られるこ
ととなる。
【0029】また、図5より、合計平均流速を、730
cm/分〜2200cm/分として成膜を行えば、全領域
で、膜厚均一性が、1〜3%以下であるようなボロンド
ープシリコン膜が得られることが分かる。
【0030】以上に説明したように、ガス流速の低速化
により、ボトム領域での膜厚面内均一性を1%程度とす
ることが可能となり、膜厚面内均一性を改善することが
でき、これまで膜厚面内均一性が5〜6%と悪くて廃棄
してきたボトム領域(スロット位置No11〜36)の
ウェハを生産ラインに乗せることができるようになるた
め、生産性を大幅に向上させることができる。また、本
方法、すなわちガス流速の低速化では低温プロセスにも
対応することができる。
【0031】なお、炉内温度380〜400℃として、
BCl分圧、全圧、断熱板枚数を変化させて、ボトム
領域膜厚面内均一性の変化を調べたところ、BCl
圧、全圧、断熱板枚数は、何れもボトム領域膜厚面内均
一性に対し依存性はないことが実験により確認された。
これらの実験から、ボトム領域膜厚面内均一性に最も影
響を及ぼすのは、反応ガスの合計平均流速と炉内温度で
あることが判明した。
【0032】実施例1の図4に示した結果を得る際の実
験において、各測定点にける反応ガスの合計平均流速
は、炉内温度が390℃のとき3510cm/分、41
0℃のとき3620cm/分、450℃のとき3830
cm/分、480℃のとき3990cm/分、520℃の
とき4200cm/分である。また同じ条件で炉内温度
を460℃としたときの合計平均流速は3890cm/
分であり、600℃としたときは4630cm/分とな
る。前述のように、ボトム領域膜厚面内均一性に最も影
響を及ぼすのは、反応ガスの合計平均流速と炉内温度で
あり、合計平均流速は低速である方が、また炉内温度は
高い方がボトム領域膜厚面内均一性は良好となる。従っ
て、少なくとも炉内温度を460℃とした場合に、合計
平均流速を3890cm/分以下とすれば、ボトム領域
での膜厚面内均一性を確実に3%以下とすることがで
き、また、少なくとも炉内温度を480℃とした場合
に、合計平均流速を3990cm/分以下とすれば、ボ
トム領域での膜厚面内均一性を確実に2%以下とするこ
とができ、また、少なくとも炉内温度を520℃とした
場合に、合計平均流速を4200cm/分以下とすれ
ば、ボトム領域での膜厚面内均一性を確実に1%以下と
することができる。
【0033】また、実施例2の図5に示した結果を得る
際の実験において、炉内温度を400〜420℃として
行っている。前述のように、ボトム領域膜厚面内均一性
に最も影響を及ぼすのは、反応ガスの合計平均流速と炉
内温度であり、合計平均流速は低速である方が、また炉
内温度は高い方がボトム領域膜厚面内均一性は良好とな
る。従って、少なくとも炉内温度を400℃とした場合
に、合計平均流速を2200cm/分以下とすれば、全
領域で膜厚面内均一性を確実に3%以下とすることがで
き、また、少なくとも炉内温度を400℃とした場合に
おいて、合計平均流速を1470cm/分以下とすれ
ば、全領域で膜厚面内均一性を確実に2%以下とするこ
とができ、少なくとも炉内温度を400℃とした場合に
おいて、合計平均流速を730cm/分以下とすれば、
全領域で膜厚面内均一性を確実に1%以下とすることが
できる。なお、本実施例においても、成膜温度は実施例
1と同様、600℃未満とすることが好ましいが、本実
施例は実施例1よりも低温、例えば440℃以下として
成膜しなければならないような場合にも適用できるとい
う利点がある。
【0034】[実施例3] (三塩化ホウ素の予備加熱)本実施例における基板処理
装置としてのホットウォール式のバッチ式縦型減圧CV
D装置の構造概略図を図6に示す。
【0035】基板処理装置の構成や、この基板処理装置
を用いて半導体デバイス製造の一工程として基板上に成
膜を行う方法については、三塩化ホウ素を供給するノズ
ルとしてリターンノズルを用いる点以外は、前述の実施
例1、2と同等なので、ここでは本実施例の特徴的部分
であるリターンノズルについて主に説明する。なお、図
6中、図1で示したものと同等のものには同符号を付
し、その説明を省略する。
【0036】図6に例示したように、モノシランは、従
来技術と同様に、ヒータと対向する領域より下方であっ
て反応管下方に設けられたノズル13によって反応炉1
0内に供給し、三塩化ホウ素はリターンノズル12を通
して反応炉10内に供給する。リターンノズル12は、
上記第16の手段および第17の手段におけるノズル管
に該当し、反応炉10内において、ヒータ6により加熱
されるよう、ヒータ6と対向する領域より下方であって
反応管下方のボート3の底部の高さからヒータ6と対向
する領域内のボート3の頂部(ボート天板部分)の高さ
までを往復しており、反応炉10内におけるガス流路の
ウエハ4よりも上流側に三塩化ホウ素を放出する噴出口
を有している。すなわち、リターンノズル12は、ヒー
タ6と対向する領域を経由するU字型ノズルとなってい
る。リターンノズル12中を通して反応炉10内に供給
される三塩化ホウ素は加熱された状態で反応炉10内の
上記流路の上流側に供給される。
【0037】図6におけるリターンノズル12として、
U字部分(反応炉10底部からボート天板部分の高さま
での往復部分)の全長が2.6m程度、内径が4mm程
度である石英管を用い、反応炉10内温度390℃、圧
力70Pa、モノシランの流量500sccm、三塩化
ホウ素の流量5sccm、希釈ガス無し、という条件下
で、ウエハ4上にボロンドープポリシリコン膜を形成し
たところ、三塩化ホウ素をノズル13と同様の通常ノズ
ルを通して供給した場合に較べて、膜厚面内均一性を約
10%改善することができた。
【0038】上記の結果は、反応炉10内において加熱
され、しかも長い流路を有するリターンノズル12を使
用することで、三塩化ホウ素が反応炉10内に導入され
てからボトム領域に達するまでの所要時間を大きくし、
三塩化ホウ素がリターンノズル12の管内壁によって加
熱される時間を延ばすことで、三塩化ホウ素を十分に加
熱してから反応炉10内に供給し、反応炉10内におけ
る三塩化ホウ素の分解を促進させたことによると考えら
れる。
【0039】また、リターンノズル12内の三塩化ホウ
素流量を減少させることや、リターンノズル12の管内
径を大きくして管内断面積を増加させることで、ノズル
内の三塩化ホウ素の流速を遅くすることができ、三塩化
ホウ素が加熱される時間を延ばすことで、三塩化ホウ素
の分解を促進させることができる。
【0040】また、図6のリターンノズル12以外に
も、例えば、図7に示したように、W字形(図中の
(a))、波状(図中の(b))あるいは螺旋状(図中
の(c))のノズル管を用いても、上記と同様の膜厚面
内均一性の改善が可能となる。すなわち、これらのノズ
ル管をリターンノズル12に代えて使用した場合に、こ
れらのノズル管は、反応炉10内において、ヒータ6と
対向し、ヒータ6で加熱される部分と、ガス流路のウエ
ハ4よりも上流側に三塩化ホウ素を放出する噴出口とを
有し、従って、通常のノズルよりも長い全長を有してい
るので、このようなノズル管を使用することによって、
ノズル管の多くの部分はヒータ6で加熱され、しかも、
三塩化ホウ素がこのようなノズル管の内壁によって加熱
されるので、三塩化ホウ素を十分に加熱してから反応炉
10内のガス流の上流側に供給することができ、その結
果として、膜厚面内均一性を改善することができる。な
お、図7中、矢印はガスの流れる方向を示し、各ノズル
管の右側の端部が噴出口となっている。また、三塩化ホ
ウ素を放出する噴出口の数は1つであってもよいし、複
数であっても構わない。
【0041】[第2の実施形態]本実施形態における基
板処理装置としてのホットウォール式のバッチ式縦型減
圧CVD装置の構造概略図を図8に示す。基板処理装置
の構成や、この基板処理装置を用いて、半導体デバイス
製造の一工程として基板上に成膜を行う方法について
は、三塩化ホウ素を供給するノズルとして長さの異なる
複数本のノズルを用いる点と、BClの分圧を制御す
る点以外は、前述の第1の実施形態と同等なので、ここ
では本実施形態の特徴的部分である、長さの異なる複数
本のノズルと、BClの分圧を制御する方法について
主に説明する。なお、図8中、図1で示したものと同等
なものには同符号を付し、その説明を省略する。
【0042】インナーチューブ2内側に三塩化ホウ素を
導入するための石英ノズルは、長さの異なるものが複数
本反応炉10内に設置されており、三塩化ホウ素を複数
箇所から途中供給することが可能であり、三塩化ホウ素
ガス(BCl)の分圧を反応炉10内各位置において
制御することができる。また、モノシランを導入するた
めのノズルは反応管下方に設けられている。
【0043】三塩化ホウ素ガス(BCl)を供給する
石英ノズルは合計5本設けられており、1本はモノシラ
ン(SiH)を供給するノズルとともにヒータと対向
する領域より下方であって反応管下方の炉口部(図中、
左下)に設けられており、その他の4本は、前記炉口部
を通り、それぞれの噴出口が30スロット目、70スロ
ット目、110スロット目、150スロット目の位置に
対応するように、それぞれ等間隔に設けられており、三
塩化ホウ素を、反応炉10内の複数箇所から途中供給可
能に構成されている。
【0044】成膜の際、三塩化ホウ素の流量を減少させ
る、あるいは三塩化ホウ素を希釈することで、三塩化ホ
ウ素分圧を低くするよう制御することができ、形成され
るボロンドープシリコン膜の抵抗率面間(ウェハ間)均
一性を改善することができる。また反応炉10内に複数
本設置された石英ノズルからの三塩化ホウ素流量を制御
(三塩化ホウ素分圧を制御)することでも抵抗率面間均
一性を改善することができる。
【0045】[実施例4] (三塩化ホウ素分圧の最適化)図9に上記装置を用いて
上記方法により複数枚のウェハにボロンドープシリコン
膜を形成した際の抵抗率の三塩化ホウ素分圧依存性を示
す。この場合に、モノシランの分圧は60.0〜69.
3Paであり、その流量は500sccmであり、反応
温度は390℃あるいは450℃である。
【0046】図9において、全領域、すなわち、トッ
プ、センタ、ボトム領域(図8に表示、図中のNoはボ
ート3のウェハ搭載スロット位置を示す)において、三
塩化ホウ素分圧が0.7Pa付近あるいはそれ以下の範
囲(例えば、図9中の点0.06Pa、0.2Pa)で
は、抵抗率の三塩化ホウ素分圧に対する変化の度合いは
比較的小さく(図中、各点を結んだ曲線の勾配が比較的
に緩やかであり)、三塩化ホウ素分圧が0.7Paを超
える領域では、抵抗率の三塩化ホウ素分圧に対する変化
の度合いは急激に大きくなる(図中、各点を結んだ曲線
の勾配が急になる)傾向が見られる。すなわち、三塩化
ホウ素分圧を0.7Pa程度以下として成膜を行えば、
反応炉10内で三塩化ホウ素が消費されることにより面
間(ウェハ間)方向(垂直方向)に三塩化ホウ素分圧に
分布ができたとしても、抵抗率の変化は少なく、抵抗率
の面間均一性が良好であると言える。これに対し、三塩
化ホウ素分圧が0.7Paを超える範囲で成膜を行う
と、反応炉10内で三塩化ホウ素が消費されることによ
り面間(ウェハ間)方向(垂直方向)に三塩化ホウ素分
圧に分布ができた場合に、抵抗率の変化は大きくなり、
抵抗率の面間均一性が悪くなることが分かる。
【0047】よって、成膜時における反応炉10内の三
塩化ホウ素の分圧は、0.7Pa以下とするのが好まし
い。
【0048】図9からは、成膜時における反応炉10内
の三塩化ホウ素の分圧を、0.06Pa〜0.7Paと
するのが好ましいことが分かる。
【0049】図10に抵抗率面間均一性の三塩化ホウ素
分圧依存性を示す。ただし、図中、抵抗率面間均一性は
抵抗率面間不均一量の百分率で表されている(縦軸の数
値が小さいほど均一性が良い)。この場合に、モノシラ
ンの分圧は60.0〜69.3Paであり、その流量は1
00〜500sccmであり、反応温度は400〜42
0℃である。
【0050】図10から、抵抗率面間均一性が三塩化ホ
ウ素分圧の低下とともに改善されていくことが分かる。
【0051】上記の2つの結果から、抵抗率の変化が三
塩化ホウ素分圧に対して急峻な領域(三塩化ホウ素分圧
が0.7Paを超える領域)では抵抗率面間均一性が悪
く、抵抗率の変化が三塩化ホウ素分圧に対して緩やかな
領域(0.7Pa以下)まで三塩化ホウ素分圧を低下さ
せることで、抵抗率面間均一性を10%(150枚領
域)から5%以下とすることが可能となり50%以上改
善することができる。抵抗率面間不均一量は、トップ、
センタ、ボトム領域における抵抗率平均値の中の最大値
から最小値を差し引き、全領域での抵抗率平均値の2倍
で割った値を100倍して算出した。
【0052】(反応炉内各位置における三塩化ホウ素分
圧の最適化)反応炉10内に複数本設置された石英ノズ
ルより、複数箇所から、三塩化ホウ素をそれぞれ分圧に
して約0.1Pa分途中供給する(全部で0.7Pa)こ
とで、抵抗率面間均一性を10%(150枚領域)から
4%以下とすることが可能となり60%以上改善するこ
とができる。
【0053】以上に説明したように、抵抗率の変化が三
塩化ホウ素分圧に対して綬やかな領域(0.7Pa以
下)まで三塩化ホウ素分圧を低下させることにより、抵
抗率面間均一性を10%(150枚領域)から5%以下
とすることが可能となり50%以上改善することができ
る。また反応炉10内に複数本設置された石英ノズルか
らの三塩化ホウ素流量を制御(三塩化ホウ素分圧を制
御)することで抵抗率面間均一性をさらに改善すること
ができ、生産性を大幅に向上させることが期待できる。
【0054】
【発明の効果】本発明の実施によって、モノシランと三
塩化ホウ素とを使用し、CVD法によってボロンドープ
ポリシリコン膜を成膜する半導体デバイスの製造方法で
あって、膜厚面内均一性が良好なボロンドープポリシリ
コン膜の作製を可能とする半導体デバイスの製造方法を
提供することができる。
【0055】また、本発明の実施によって、モノシラン
と三塩化ホウ素とを使用し、CVD法によってボロンド
ープシリコン膜を成膜する半導体デバイスの製造方法で
あって、抵抗率面間均一性が良好なボロンドープシリコ
ン膜の作製を可能とする半導体デバイスの製造方法を提
供することができる。
【図面の簡単な説明】
【図1】反応ガスとしてモノシラン(SiH)と三塩
化ホウ素(BCl)とを使用して薄膜を形成する減圧
CVD装置の構造概略図である。
【図2】膜厚面内均一性のウェハスロット位置依存性を
示す図である。
【図3】減圧CVD法による成膜手順を説明する図であ
る。
【図4】ボトム領域膜厚面内均一性の炉内温度依存性を
示す図である。
【図5】膜厚面内均一性のモノシラン、三塩化ホウ素合
計流量依存性を示す図である。
【図6】本発明に係る基板処理装置の実施の形態例であ
る、反応ガスとしてモノシラン(SiH)と三塩化ホ
ウ素(BCl)とを使用して薄膜を形成する減圧CV
D装置の構造概略図である。
【図7】本発明に係るノズル管の形状例を示す図であ
る。
【図8】反応ガスとしてモノシラン(SiH)と三塩
化ホウ素(BCl)とを使用して薄膜を形成する減圧
CVD装置の構造概略図である。
【図9】抵抗率の三塩化ホウ素分圧依存性を示す図であ
る。
【図10】抵抗率面間均一性の三塩化ホウ素分圧依存性
を示す図である。
【符号の説明】
1…アウターチューブ、2…インナーチューブ、3…ボ
ート、4…ウェハ、5…断熱板、6…ヒータ、7…メカ
ニカルブースタポンプ、8…ドライポンプ、9…ボート
回転軸、10…反応炉、11…ステンレス製蓋、12…
リターンノズル、13…ノズル。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願2001−310213(P2001−310213) (32)優先日 平成13年10月5日(2001.10.5) (33)優先権主張国 日本(JP) (72)発明者 朝日 順司 大阪市中央区安土町1丁目8番15号 株式 会社国際電気セミコンダクタサービス大阪 センタ内 Fターム(参考) 4K030 AA03 AA06 AA20 BA26 BA29 BB03 BB05 JA01 JA07 JA10 LA11 5F045 AA03 AB02 AC01 AC03 AD08 AD09 BB01 DP19 DP28 DQ05 EE20 EK26

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】反応ガスとしてモノシランと三塩化ホウ素
    とを使用し、反応炉内において、CVD法によって基板
    上にボロンドープシリコン膜を成膜する半導体デバイス
    の製造方法において、前記ボロンドープシリコン膜成膜
    時における前記反応炉内温度を460℃以上600℃未
    満とすることを特徴とする半導体デバイスの製造方法。
  2. 【請求項2】反応炉内でボートに複数枚の基板を垂直方
    向に積層支持した状態で、炉体下部より反応ガスとして
    モノシランと三塩化ホウ素とを導入し垂直方向に上昇さ
    せ、熱CVD法により各前記基板上にボロンドープシリ
    コン膜を形成する半導体デバイスの製造方法において、
    前記ボロンドープシリコン膜成膜時における前記反応炉
    内のガスの合計平均流速を、各前記基板上に形成される
    前記ボロンドープシリコン膜の膜厚面内均一性が3%以
    下となるような流速とすることを特徴とする半導体デバ
    イスの製造方法。
  3. 【請求項3】反応ガスとしてモノシランと三塩化ホウ素
    とを使用し、反応炉内において、CVD法によって基板
    上にボロンドープシリコン膜を成膜する半導体デバイス
    の製造方法において、前記ボロンドープシリコン膜成膜
    時における前記反応炉内の三塩化ホウ素の分圧を0.7
    Pa以下とすることを特徴とする半導体デバイスの製造
    方法。
JP2002291517A 2001-10-05 2002-10-03 半導体デバイスの製造方法および基板処理装置 Expired - Lifetime JP4439796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002291517A JP4439796B2 (ja) 2001-10-05 2002-10-03 半導体デバイスの製造方法および基板処理装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2001310146 2001-10-05
JP2001-310213 2001-10-05
JP2001310213 2001-10-05
JP2001310201 2001-10-05
JP2001310154 2001-10-05
JP2001-310154 2001-10-05
JP2001-310146 2001-10-05
JP2001-310201 2001-10-05
JP2002291517A JP4439796B2 (ja) 2001-10-05 2002-10-03 半導体デバイスの製造方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2003178992A true JP2003178992A (ja) 2003-06-27
JP4439796B2 JP4439796B2 (ja) 2010-03-24

Family

ID=27532019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002291517A Expired - Lifetime JP4439796B2 (ja) 2001-10-05 2002-10-03 半導体デバイスの製造方法および基板処理装置

Country Status (1)

Country Link
JP (1) JP4439796B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093799A1 (ja) * 2004-03-29 2005-10-06 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置
US7772097B2 (en) 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
JP2013095945A (ja) * 2011-10-28 2013-05-20 Tokyo Electron Ltd シード層の形成方法及びシリコン含有薄膜の成膜方法
JP2014514760A (ja) * 2011-04-04 2014-06-19 オクメティック オーユーイー 1層以上の多結晶シリコン層を基材に堆積する方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093799A1 (ja) * 2004-03-29 2005-10-06 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置
KR100718180B1 (ko) * 2004-03-29 2007-05-15 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
US7556839B2 (en) 2004-03-29 2009-07-07 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and apparatus for processing substrate
JP2012074737A (ja) * 2004-03-29 2012-04-12 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
US8221835B2 (en) 2004-03-29 2012-07-17 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and apparatus for processing substrate
US8227030B2 (en) 2004-03-29 2012-07-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and apparatus for processing substrate
US7772097B2 (en) 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
JP2014514760A (ja) * 2011-04-04 2014-06-19 オクメティック オーユーイー 1層以上の多結晶シリコン層を基材に堆積する方法
JP2017112382A (ja) * 2011-04-04 2017-06-22 オクメティック オーユーイー 1層以上の多結晶シリコン層を基材に堆積する方法
US9728452B2 (en) 2011-04-04 2017-08-08 Okmetic Oyj Method for depositing one or more polycrystalline silicon layers on substrate
JP2013095945A (ja) * 2011-10-28 2013-05-20 Tokyo Electron Ltd シード層の形成方法及びシリコン含有薄膜の成膜方法

Also Published As

Publication number Publication date
JP4439796B2 (ja) 2010-03-24

Similar Documents

Publication Publication Date Title
JP4382750B2 (ja) 被処理基板上にシリコン窒化膜を形成するcvd方法
KR100481441B1 (ko) 반도체 장치의 제조방법 및 반도체 제조장치
US11377730B2 (en) Substrate processing apparatus and furnace opening cover
JP4371425B2 (ja) 半導体装置の製造方法及び基板処理装置
JP3265042B2 (ja) 成膜方法
JP4935687B2 (ja) 成膜方法及び成膜装置
JP2003077845A (ja) 半導体装置の製造方法および基板処理装置
TWI642330B (zh) 電漿生成裝置、基板處理裝置及半導體裝置之製造方法
US10388511B2 (en) Method of forming silicon nitride film, film forming apparatus and storage medium
CN101440482B (zh) 薄膜形成装置及其使用方法
JP2018107255A (ja) 成膜装置、成膜方法及び断熱部材
JP3184000B2 (ja) 薄膜の形成方法およびその装置
US20060121194A1 (en) Method for cleaning a deposition chamber
JP2005123532A (ja) 成膜装置及び成膜方法
US20100317174A1 (en) Manufacturing method of semiconductor device and substrate processing apparatus
US6905963B2 (en) Fabrication of B-doped silicon film by LPCVD method using BCI3 and SiH4 gases
CN111564388A (zh) 基板处理装置、半导体装置的制造方法以及存储介质
KR20190101289A (ko) 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP2003178992A (ja) 半導体デバイスの製造方法
JP2011134781A (ja) 半導体装置の製造方法および基板処理装置
JP2020188237A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP4792180B2 (ja) 半導体デバイスの製造方法、基板処理方法および基板処理装置
JP3904497B2 (ja) 半導体装置の製造方法
US20030175426A1 (en) Heat treatment apparatus and method for processing substrates
JP2005039153A (ja) 基板処理装置および半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4439796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term