JP2003177149A - 静電容量検出回路、静電容量検出装置及びマイクロホン装置 - Google Patents

Abstract

(57)【要約】 【課題】 微小な容量を正確に検出することができ、か
つ、小型化に適した静電容量検出回路を提供する。 【解決手段】 交流電圧発生器１１と、非反転入力端子
が所定の電位（本例では、接地）に接続された第１演算
増幅器１４と、ボルテージフォロワを構成する第２演算
増幅器１６と、交流電圧発生器１１と第１演算増幅器１
４の反転入力端子間に接続される抵抗（Ｒ1）１２と、
第１演算増幅器１４の反転入力端子と第２演算増幅器１
６の出力端子間に接続される抵抗（Ｒ2）１３と、第１
演算増幅器１４の出力端子と第２演算増幅器１６の非反
転入力端子間に接続されるインピーダンス素子（コンデ
ンサ）１５とを備える静電容量検出回路１０であって、
被検出コンデンサ１７は第２演算増幅器１６の非反転入
力端子と所定の電位間に接続され、静電容量検出回路１
０と被検出コンデンサ１７とは隣接した位置に設けられ
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、静電容量を検出す
る回路及び装置等に関し、特に、微小な容量を高い精度
で検出する回路、装置及びマイクロホン装置に関する。

【０００２】

【従来の技術】静電容量検出回路の従来例として、静電
容量式変位計を挙げることができる（例えば、特許文献
１参照）。図８は、この静電容量検出回路を示す回路図
である。この検出回路では、電極９０、９１で形成され
る容量センサ９２が、信号線９３を介して演算増幅器９
５の反転入力端子に接続されている。そしてこの演算増
幅器９５の出力端子と前記反転入力端子との間にコンデ
ンサ９６が接続されるとともに、非反転入力端子に交流
電圧Ｖacが印加されている。また信号線９３はシールド
線９４によって被覆され、外乱ノイズに対して電気的に
遮蔽されている。そしてこのシールド線９４は、演算増
幅器９５の非反転入力端子に接続されている。出力電圧
Ｖｄは、演算増幅器９５の出力端子からトランス９７を
介して取り出される。

【０００３】この検出回路では、演算増幅器９５の反転
入力端子と非反転入力端子とがイマージナリショートの
状態となり、反転入力端子に接続された信号線９３と非
反転入力端子に接続されたシールド線９４とは、互いに
ほぼ同電位となる。これによって、信号線９３はシール
ド線９４によってガーディングされ、つまり、両者９
３、９４間の浮遊容量はキャンセルされ、浮遊容量に影
響されにくい出力電圧Ｖｄが得られるというものであ
る。

【０００４】

【特許文献１】特開平９−２８０８０６号公報（第２
図）

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術によれば、確かに容量センサ９２の容量が
ある程度に大きいときは信号線９３とシールド線９４と
の間の浮遊容量に影響されない正確な出力電圧Ｖｄを得
ることができるものの、数ｐＦあるいはｆＦ（フェムト
ファラッド）オーダー以下の微小な容量の検出において
は、誤差が大きくなってしまうという問題がある。

【０００６】また、印加する交流電圧Ｖacの周波数によ
っては、演算増幅器９５の内部のトラッキングエラー等
により、イマージナリショートの状態にある反転入力端
子と非反転入力端子の電圧間にも結果的に微妙な位相・
振幅のズレが発生し、検出誤差が大きくなってしまうと
いう問題もある。

【０００７】一方、携帯電話機等に代表される軽量・小
型の音声通信機器においては、コンデンサマイクロホン
等の容量センサで検出した音声を、高感度かつ忠実に電
気信号に変換するコンパクトな増幅回路が求められてい
る。数ｐＦあるいはｆＦオーダー以下の微小な容量又は
その変化を正確に検出することができるならば、極めて
高い感度で、かつ、忠実に音声を検出することが可能な
高性能なマイクロホンが実現され、携帯電話機等の音声
通信機器での音声のピックアップにおける性能が飛躍的
に向上される。

【０００８】そこで、この発明は、このような状況に鑑
みてなされたものであり、微小な容量を正確に検出する
ことができ、かつ、軽量・小型の音声通信機器に使用さ
れるコンデンサマイクロホン等の容量センサの容量検出
に適した静電容量検出回路等を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る静電容量検出回路は、被検出コンデン
サの静電容量に対応する検出信号を出力する静電容量検
出回路であって、入力インピーダンスが高く電圧利得が
ほぼ１のボルテージフォロワと、容量性の第１インピー
ダンス素子と、演算増幅器と、前記演算増幅器に交流電
圧を印加する交流電圧発生器と、前記演算増幅器の出力
に接続される信号出力端子とを備え、前記ボルテージフ
ォロワの入力端子には前記被検出コンデンサの一端と前
記第１インピーダンス素子の一端とが接続され、前記演
算増幅器の負帰還路に前記第１インピーダンス素子及び
前記ボルテージフォロワが含まれ、前記被検出コンデン
サと前記静電容量検出回路とは隣接して設けられている
ことを特徴とする。

【００１０】また、本発明に係る静電容量検出回路は、
被検出コンデンサの静電容量に対応する検出信号を出力
する静電容量検出回路であって、入力インピーダンスが
高く電圧利得がほぼ１のボルテージフォロワと、容量性
の第１インピーダンス素子と、演算増幅器と、前記演算
増幅器に交流電圧を印加する交流電圧発生器と、前記演
算増幅器の出力に接続される信号出力端子とを備え、前
記ボルテージフォロワの入力端子には前記被検出コンデ
ンサの一端と前記第１インピーダンス素子の一端とが接
続され、前記演算増幅器の負帰還路に前記第１インピー
ダンス素子及び前記ボルテージフォロワが含まれ、前記
被検出コンデンサと前記第１インピーダンス素子と前記
ボルテージフォロワとが近接して設けられていることを
特徴とする。

【００１１】具体例としては、交流電圧発生器と、非反
転入力端子が所定の電位に接続された第１演算増幅器
と、ボルテージフォロワを構成する第２演算増幅器と、
第１演算増幅器の反転入力端子と第２演算増幅器の出力
端子間に接続される抵抗と、第１演算増幅器の出力端子
と第２演算増幅器の非反転入力端子間に接続されるコン
デンサと（第１インピーダンス素子）を備える静電容量
検出回路を構成し、被検出コンデンサは第２演算増幅器
の非反転入力端子と所定の電位間に接続し、静電容量検
出回路と被検出コンデンサとは隣接、又は、信号線の浮
遊容量が接続される素子の容量の最大の値の１０倍を超
えないように短く近接した位置に設けておく。ここで、
所定の電位とは、ある基準電位、所定の直流電位、接地
電位またはフローティング状態のいずれかを指すもので
あり、実施の態様にあわせて最適なものが選択される。
なお、交流電圧発生器と第１演算増幅器の反転入力端子
間に接続される第２インピーダンス素子（抵抗）がさら
に設けられても良い。

【００１２】このような構成によって、被検出コンデン
サに一定の電圧が印加されるとともに、その被検出コン
デンサに流れる電流のほとんど全てがコンデンサ（第１
インピーダンス素子）に流れ、信号出力端子からは、被
検出コンデンサの静電容量に対応した信号が出力され
る。

【００１３】なお、静電容量検出回路と被検出コンデン
サとを接続する信号線へのノイズの混入や、その信号線
の浮遊容量の発生を低減させるために、被検出コンデン
サと静電容量検出回路とは可能な限り隣接した位置に設
けておく。または、被検出コンデンサと第１インピーダ
ンス素子とボルテージフォロワとが可能な限り近接した
位置に設けておく。ここで、本願明細書において、「近
接する」とは、信号線の浮遊容量が、被検出コンデンサ
の容量値又は容量性の第１インピーダンス素子の容量値
の大きい方の容量値に対して１０倍を超えない状態にあ
ることをいう。これは、信号線の浮遊容量が、接続され
ている素子の容量値の一桁上の数値を超えない容量値と
したときに、本発明の静電容量検出回路は、検出感度の
大幅な悪化を防ぐことができるということが分かったも
のであり、これは経験的に得られたものである。この信
号線の浮遊容量は、被検出コンデンサと、第１インピー
ダンス素子と、ボルテージフォロワとを信号線に接続し
ない状態で、容量測定を行えば測定できる。そして、本
願明細書では、上記の近接した条件で隣り合って接して
いる状態を「隣接」という。

【００１４】ここで、前記静電容量検出回路に加えて、
信号出力端子での信号を反転する反転増幅回路と、ボル
テージフォロワの出力信号と反転増幅回路の出力信号と
を加算する加算回路とを付加してもよい。また、コンデ
ンサ（第１インピーダンス素子）と並列に抵抗を接続し
ておいてもよい。

【００１５】また、本発明の応用として、被検出コンデ
ンサは、容量の変化に応じて物理量を検出する容量型セ
ンサとし、静電容量検出回路は、プリント基板又はシリ
コン基板上に形成し、それら容量型センサと基板とを固
定する、もしくは、一体成形しているものが好ましい。
さらに具体例として、より好ましくは、被検出コンデン
サとして、コンデンサマイクロホンを採用し、静電容量
検出回路についてはＩＣで実現し、それらコンデンサマ
イクとＩＣとを一体化し、携帯電話機等に使用されるマ
イクロホンとして１つの筐体（シールドボックス）に収
めてもよい。このとき、コンデンサマイクロホンとＩＣ
とは隣接した位置に固定し、導電性の板、配線パター
ン、ワイヤボンディング等で接続しておく。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態例につ
いて、図面を用いて詳細に説明する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態における静電容量検出回路１０の回路図である。な
お、本図では、この静電容量検出回路１０に、検出対象
である被検出コンデンサ１７（ここでは、コンデンサマ
イクロホン等、静電容量Ｃsの変化を利用して各種物理
量を検出する容量型センサ）が接続されている。

【００１７】この静電容量検出回路１０は、交流電圧を
発生する交流電圧発生器１１、抵抗（Ｒ1）１２、抵抗
（Ｒ2）１３、第１演算増幅器１４、インピーダンス素
子（ここでは、容量Ｃfのコンデンサ）１５及び第２演
算増幅器１６から構成され、被検出コンデンサ１７の静
電容量に対応する検出信号（電圧Ｖout）を信号出力端
子２０から出力する。

【００１８】交流電圧発生器１１は、一端が所定の電位
（本例では接地）に接続され、他端（出力端子）から一
定の交流電圧（電圧Ｖin、角周波数ω）を発生してい
る。交流電圧発生器１１の出力端子と第１演算増幅器１
４の反転入力端子との間には抵抗（Ｒ1）１２が接続さ
れている。

【００１９】第１演算増幅器１４は、入力インピーダン
ス及び開ループゲインが極めて高い電圧増幅器であり、
ここでは、非反転入力端子が所定の電位（本例では接
地）に接続され、非反転入力端子及び反転入力端子がイ
マージナリショートの状態となっている。この第１演算
増幅器１４の負帰還路、つまり、第１演算増幅器１４の
出力端子から反転入力端子までの間に、コンデンサ１
５、第２演算増幅器１６及び抵抗（Ｒ2）１３がこの順
で直列に接続されている。

【００２０】第２演算増幅器１６は、その反転入力端子
と出力端子とが接続され、入力インピーダンスが極めて
高く、出力インピーダンスが極めて低い、電圧ゲインが
ほぼ１のボルテージフォロワを構成している。この第２
演算増幅器１６の非反転入力端子２１には、信号線又は
プリント基板上の配線パターン等の導電体を介して、被
検出コンデンサ１７の一端が接続され、一方、被検出コ
ンデンサ１７の他端は、所定の電位（本例では接地）に
接続されている。第１演算増幅器１４の出力端子には、
この静電容量検出回路１０の出力信号、つまり、被検出
コンデンサ１７の容量に対応した検出信号を出力するた
めの信号出力端子２０が接続されている。

【００２１】なお、被検出コンデンサ１７と静電容量検
出回路１０との接続について、不要な浮遊容量が検出誤
差として加算されたり、外乱ノイズが混入したりするこ
とを避けるために、可能な限り短い導電体（ケーブル、
銅箔の配線パターン、接続端子など）で接続するのが好
ましい。さらに、可能ならば、外乱ノイズに対する遮蔽
を強化するために、被検出コンデンサ１７及び静電容量
検出回路１０全体を接地されたシールド部材で覆った
り、シールドボックス内に収納するのが好ましい。

【００２２】以上のように構成された静電容量検出回路
１０の動作は以下の通りである。抵抗（Ｒ1）１２、抵
抗（Ｒ2）１３及び第１演算増幅器１４等から構成され
る反転増幅回路に着目すると、第１演算増幅器１４の両
入力端子がイマージナリショートの状態となって同電位
（例えば、０Ｖ）であり、かつ、その入力インピーダン
スが極めて高く、電流が流れないことから、抵抗（Ｒ
1）１２を流れる電流は、Ｖin／Ｒ1となり、その全てが
抵抗（Ｒ2）１３を流れるので、第２演算増幅器１６の
出力電圧をＶ2とすると、 Ｖin／Ｒ1＝−Ｖ2／Ｒ2 が成り立つ。これを整理することにより、第２演算増幅
器１６の出力電圧Ｖ2は、 Ｖ2＝−（Ｒ2／Ｒ1）・Ｖin （式１） となる。また、第２演算増幅器１６はボルテージフォロ
ワを構成し、その両入力端子がイマージナリショートの
状態にあり、入力電圧（非反転入力端子２１の電圧）Ｖ
1と出力電圧（反転入力端子及び出力端子２２での電
圧）Ｖ2は等しくなるので、その入力電圧Ｖ1は、 Ｖ1＝Ｖ2 （式２） が成り立つ。すなわち、第１演算増幅器１４は利得を充
分に取るためのものであり、非反転入力を所定の電位に
接続することにより、その動作の安定性を向上させてい
る。また第２演算増幅器１６の利得は１であり、反転入
力と出力の電圧が決まっているため、非反転入力の電圧
が決定されている。このように、利得を充分に獲得する
ためのアンプと電圧を決定するためのアンプとを分割し
ているために、それぞれの安定性が向上し、演算誤差の
大幅な低減を実現することができている。

【００２３】さて、コンデンサ１５を被検出コンデンサ
１７に向かって流れる電流をｉとすると、第２演算増幅
器１６の入力インピーダンスが極めて高いことから、そ
の電流ｉの全てが被検出コンデンサ１７に流れるので、
電流ｉは、ｊωＣｓ・Ｖ1となり、信号出力端子２０か
ら出力される検出信号の電圧Ｖoutは、 となる。上記式１と式２とから、Ｖ2を消去すると、 Ｖ1＝−（Ｒ2／Ｒ1）・Ｖin （式４） が得られ、このＶ1を上記式３に代入すると、 Ｖout＝−（１＋Ｃs／Ｃf）・（Ｒ2／Ｒ1）・Ｖin （式５） が得られる。

【００２４】この式５から分かるように、静電容量検出
回路１０の信号出力端子２０から出力される検出信号の
電圧Ｖoutは、被検出コンデンサ１７の容量Ｃsに依存し
た値となる。従って、この電圧Ｖoutに対して種々の信
号処理を施すことによって、容量Ｃsを特定することが
できる。また、この式５には角周波数ωが含まれていな
いことから分かるように、この検出信号の電圧Ｖout
は、交流電圧発生器１１からの交流信号Ｖinの周波数及
び被検出コンデンサ１７の周波数の変化に依存しない。
これによって、被検出コンデンサ１７に印加される交流
電圧の周波数に依存することなく、被検出コンデンサ１
７の容量を検出することができる（回路での周波数依存
特性を有しない）静電容量検出回路が実現される。した
がって、コンデンサマイクロホン等、容量値がある周波
数（音声帯域）で変化するような被検出コンデンサ１７
に対して、検出された信号を周波数補正することなく、
その電圧値から直接、容量値を特定することが可能とな
る。

【００２５】また、本実施の形態の静電容量検出回路１
０では、コンデンサ１５及び被検出コンデンサ１７に電
流を供給している第１演算増幅器１４は、その非反転入
力端子が所定の電位に接続され、固定化されている。し
たがって、図８に示される従来の回路における演算増幅
器９５と異なり、第１演算増幅器１４は、入力される交
流信号の周波数等に依存することなく、ノイズの少ない
安定した電流をコンデンサ１５及び被検出コンデンサ１
７に供給するので、被検出コンデンサ１７の微小な容量
の検出が可能となる。

【００２６】なお、本発明に関する実験によれば、図１
の静電容量検出回路において、例えば、Ｃｓ（被検出コ
ンデンサ：本実施の形態ではマイクロホン）の元々の静
電容量が２０ｐＦのときに、信号線の浮遊容量が２００
ｐＦを越すと、かなり検出感度が悪化した。また、前記
Ｃｓについて、いくつかの別の静電容量値で確認したと
ころ、同じ傾向の結果を得た。また、第１インピーダン
ス素子である容量Ｃｆと被検出コンデンサＣｓとは、こ
の回路中ではともに信号線に接続された容量素子であ
り、どちらの素子についてみても計算上は前記と同じ結
果をもたらすものと見られる。これらの実験結果及び経
験から、信号線の浮遊容量が、当該Ｃｓ又はＣｆの容量
値の一桁上の値を越えないように、被検出コンデンサと
第１インピーダンス素子とボルテージフォロワとを近接
させると良好な検出感度が得られることが分かった。

【００２７】（第２の実施の形態）次に、本発明の第２
の実施の形態例における静電容量検出回路について説明
する。図２は、第２の実施の形態における静電容量検出
回路３０の回路図である。この静電容量検出回路３０
は、大きく分けて、図１に示された静電容量検出回路１
０に相当するコア部３１、そのコア部３１の信号出力端
子２０での信号電圧Ｖ01を入力として反転する反転部３
２、及び、その反転部３２の出力端子２３での信号電圧
Ｖ03とコア部３１の交流出力端子２２での信号電圧Ｖ02
とを加算し、出力端子２４に電圧Ｖ04の検出信号を出力
する加算部３３から構成される。

【００２８】コア部３１は、図１に示された静電容量検
出回路１０と同一の回路である。したがって、コア部３
１の信号出力端子２０の電圧Ｖ01は、上記式５より、 Ｖ01＝−（１＋Ｃs／Ｃf）・（Ｒ2／Ｒ1）・Ｖin （式６） となり、コア部３１の交流出力端子２２の電圧Ｖ02は、
上記式１より、 Ｖ02＝−（Ｒ2／Ｒ1）・Ｖin （式７） となる。

【００２９】反転部３２は、可変抵抗（Ｒ4）４０、抵
抗（Ｒ5）４１、可変抵抗（Ｒ6）４２、コンデンサ４３
及び演算増幅器４４を備えた反転増幅回路であり、電圧
利得が−１で、かつ、その出力端子２３での信号Ｖ03の
位相がコア部３１の交流出力端子２２での信号Ｖ02と同
一になるように、可変抵抗（Ｒ4）４０及び可変抵抗
（Ｒ6）４２の抵抗値が調整されている。したがって、
この反転部３２の入力電圧Ｖ01と出力電圧Ｖ03とは、理
想的に以下の関係が成り立っている。 Ｖ03＝−Ｖ01 （式８） 加算部３３は、抵抗値の等しい３つの抵抗（Ｒ7）４
５、抵抗（Ｒ8）４６及び抵抗（Ｒ9）４７が演算増幅器
４８に接続された加算器である。つまり、２つの入力信
号の電圧Ｖ02及びＶ03と、出力電圧Ｖ04とは、以下の関
係が成り立つ。 Ｖ04＝−（Ｖ02＋Ｖ03） （式９） この式９に、上記式８を代入してＶ03を消去した後に、
上記式６及び式７を代入すると、 Ｖ04＝Ｖ01−Ｖ02 ＝−（Ｃs／Ｃf）・（Ｒ2／Ｒ1）・Ｖin （式１０） が成り立つ。つまり、この静電容量検出回路３０の出力
端子２４から出力される検出信号の電圧Ｖ04は、容量値
Ｃsに比例することが分かる。よって、この電圧Ｖ04に
基づいて、種々の信号処理を施すことで、未知の容量値
Ｃｓ又は容量変化を容易に特定することができる。

【００３０】この式１０と第１の実施の形態例における
検出信号の電圧Ｖoutを示す式５とを比較して分かるよ
うに、第２の実施の形態例における静電容量検出回路３
０で得られる検出信号は、第１の実施の形態例と異な
り、被検出コンデンサ１７の容量に比例する成分だけを
含み、不要なオフセット分（被検出コンデンサ１７に依
存しない電圧）を含んでいない。したがって、第２の実
施の形態例における検出信号から被検出コンデンサ１７
の容量又は容量変化を特定する信号処理は、簡易なもの
で済む。なお、本例では、Ｖ03＝−Ｖ01となる例で説明
したが、本発明は、これに限定されるものではない。容
量センサの種類により、Ｖ03＝ｋ・Ｖ01（ｋは反転増幅
部の増幅率）として、出力電圧Ｖ04が、 Ｖ04＝｛ｋ・（Ｃs／Ｃf）＋（ｋ＋１）｝・（Ｒ2／Ｒ
1）・Ｖin となるように設定してもよい。

【００３１】図３は、上記第１及び第２の実施の形態例
における静電容量検出回路の電子機器への応用例を示す
図である。ここでは、コンデンサマイクロホンと静電容
量検出回路とが一体化された、携帯電話機等に用いられ
るマイクロホン５０の断面図が示されている。このマイ
クロホン５０は、音孔５２を有する蓋体５１と、音によ
って振動する振動膜５３と、振動膜５３を固定している
リング５４と、スペーサ５５ａと、スペーサ５５ａを介
して振動膜５３と対抗して設けられた固定電極５６と、
固定電極５６を支持する絶縁板５５ｂと、絶縁板５５ｂ
の裏面に固定された上記施の形態の静電容量検出回路が
形成されたＩＣチップ５８と、ＩＣチップ５８をモール
ドしているＩＣパッケージ５９と、ＩＣチップ５８とワ
イヤボンディング、コンタクトホール等で接続された外
部電極６１ａ、６１ｂ等とから構成される。

【００３２】コンデンサを形成している一方の電極であ
る振動膜５３は、所定の電位（本例では、接地）に接続
され、他方の電極である固定電極５６は、アルミニウム
板やワイヤボンディングコンタクトホール等の導電体を
介してＩＣチップ５８の回路に接続されている。振動膜
５３と固定電極５６とからなるコンデンサの容量又はそ
の変化は、絶縁板５５ｂを介して隣接するＩＣチップ５
８内の静電容量検出回路によって検出され、電気信号に
変換されて、外部電極６１ａ、６１ｂ等から出力され
る。なお、蓋体５１は、アルミニウム等の金属からな
り、絶縁基板６０の上面に形成された導電膜（図示せ
ず）とともに、内部のコンデンサ５３、５６やＩＣチッ
プ５８への外乱ノイズの侵入を遮蔽するシールドボック
スとしての役割を果たしている。また本例では、固定電
極５６と回路とを接続し、振動膜５３を所定の電位に接
続しているが、振動膜５３と回路とを接続し、固定電極
５６を所定の電位に接続してもよい。ただし、経験的に
は前者の方が好ましい。

【００３３】図４は、図３に示されたマイクロホン５０
の概略的な外観図である。図４（ａ）は平面図、図４
（ｂ）は正面図、図４（ｃ）は底面図である。図４
（ａ）、（ｂ）に示された蓋体５１の大きさは、例え
ば、およそφ５ｍｍ×高さ２ｍｍである。図４（ｃ）に
示された４つの外部電極６１ａ〜６１ｄは、例えば、静
電容量検出回路の電源用の２つの端子と、出力信号用の
２つの端子である。

【００３４】このような応用例においては、被検出コン
デンサ（ここでは、コンデンサマイクロホン）と静電容
量検出回路（ここでは、ＩＣチップ）とは隣接して設け
られ、信号線は極めて短く、その浮遊容量がコンデンサ
マイクロホンか回路内の第１インピーダンス素子のいず
れか大きい方の容量値の１０倍を超えないような長さの
導電体によって接続されている。そして、それらの部品
は、金属製の蓋体等のシールド部材で覆われている。し
たがって、このような応用例においては、被検出コンデ
ンサと静電容量検出回路とを接続する信号線（導電体）
に混入する外乱ノイズ等の悪影響については無視するこ
とができると考えられる。

【００３５】つまり、このような小型のマイクロホンに
おいては、被検出コンデンサと静電容量検出回路とは極
めて短い導電体で接続されるので、その間をシールド付
きケーブルで接続したり、そのシールドにガード電圧を
印加するための特殊な回路を設けることは、却って、回
路規模を大きくし、回路のコンパクト化を妨げる。した
がって、被検出コンデンサと静電容量検出回路とは、非
シールドの（シールドされていない）導電板、配線パタ
ーン、ワイヤボンディング、リード線等により、最短経
路を接続するのが好ましい。他のマイクロホンの例とし
て、図５及び図６に、回路を基板にのせたものを示す。
図３の静電容量検出回路が基板６２に搭載された以外は
基本的に同じである。

【００３６】以上、本発明に係る静電容量検出回路につ
いて、２つの実施の形態例及び製品への応用例に基づい
て説明したが、本発明は、これらの実施の形態例及び応
用例に限定されるものではない。

【００３７】例えば、静電容量検出回路１０及び３０に
おいて、被検出コンデンサ１７に流れる電流を検出する
ために、第１演算増幅器１４と第２演算増幅器１６との
間に、コンデンサ１５が接続されたが、抵抗やインダク
タンス等のインピーダンス素子を接続することも考慮可
能である。

【００３８】また、図７に示されるように、上記実施の
形態における静電容量検出回路１０及び３０におけるコ
ンデンサ１５と並列に抵抗１８を付加して接続してもよ
い。これによって、コンデンサ１５と被検出コンデンサ
１７との接続点は、抵抗１８を介して第１演算増幅器１
４の出力端子と接続されることになり、直流的にフロー
ティング状態となることが解消され、電位が固定され
る。

【００３９】また、被検出コンデンサ１７として接続さ
れる容量型センサは、コンデンサマイクロホンだけに限
られず、加速度センサ、地震計、圧力センサ、変位セン
サ、変位計、近接センサ、タッチセンサ、イオンセン
サ、湿度センサ、雨滴センサ、雪センサ、雷センサ、位
置合わせセンサ、接触不良センサ、形状センサ、終点検
出センサ、振動センサ、超音波センサ、角速度センサ、
液量センサ、ガスセンサ、赤外線センサ、放射線セン
サ、水位計、凍結センサ、水分計、振動計、帯電セン
サ、プリント基板検査機等の公知の容量型センサなど、
静電容量の変化を利用して各種物理量を検出する全ての
トランスデューサ（デバイス）が含まれる。

【００４０】

【発明の効果】以上の説明から明らかなように、本発明
に係る静電容量検出回路、静電容量検出装置及びマイク
ロホン装置は、抵抗を介して演算増幅器に交流電圧を印
加し、信号線に被検出コンデンサを接続することで、被
検出コンデンサの容量を検出している。つまり、非反転
入力端子を所定の電位に接続した演算増幅器の出力端子
とボルテージフォロワの入力端子間にコンデンサを接続
するとともに、ボルテージフォロワの入力端子と所定の
電位間に被検出コンデンサを接続している。

【００４１】これによって、被検出コンデンサに流れる
電流の全てがコンデンサに流れ、演算増幅器の出力端子
には被検出コンデンサの容量に対応する正確な信号が出
力されることとなり、数ｐＦあるいはｆＦオーダー以下
の微小な容量の検出が可能となる。

【００４２】そして、演算増幅器の非反転入力端子は所
定の電位に接続され、入力端子の一方の電位が固定され
るので、演算増幅器は安定して動作し、演算誤差が低減
し、検出信号に含まれるノイズが抑制される。

【００４３】また、演算増幅器とボルテージフォロワと
の間にコンデンサが接続されているので、演算増幅器に
印加される交流電圧の周波数に依存せず、被検出コンデ
ンサの容量変化の周波数にも依存しない検出感度が確保
される。さらに、演算増幅器とボルテージフォロワとの
間に抵抗を接続した場合におけるその抵抗からの熱雑音
によるＳ／Ｎ比の劣化という問題も生じない。

【００４４】なお、この静電容量検出回路と被検出コン
デンサとを隣接した位置に設けておくか、又は、信号線
に接続される回路素子を近接して設けることで、この間
を接続するシールドケーブルや、そのケーブルで発生す
る浮遊容量をキャンセルする特殊な回路等は不要とな
る。

【００４５】ここで、前記静電容量検出回路に、信号出
力端子での信号を反転する反転増幅回路と、ボルテージ
フォロワの出力信号と反転増幅回路の出力信号とを加算
する加算回路とを付加してもよい。これによって、静電
容量検出回路の出力信号に含まれる不要なオフセット成
分が除去され、被検出コンデンサの容量に対応する正味
の信号を大きく増幅することができる。

【００４６】また、被検出コンデンサをコンデンサマイ
クロホンとし、静電容量検出回路についてはＩＣで実現
し、それらコンデンサマイクホンとＩＣとを一体化し、
携帯電話機等に使用されるマイクロホンとして１つの筐
体（シールドボックス）に収めることで、コンデンサマ
イクロホンと静電容量検出回路とは極めて隣接した位置
に配置されるので、被検出コンデンサと静電容量検出回
路とを接続するための径の大きなシールドケーブルやガ
ード電圧を印加するための特殊な回路等が不要となる。

【００４７】さらに、本発明に係る静電容量検出回路
は、被検出コンデンサに電流を流すことによって容量を
検出しているので、エレクトレットコンデンサマイクロ
ホン等のように、被検出コンデンサの電極に高分子フィ
ルム等を貼り付けてエレクトレット化する必要がなく、
通常の静電容量型センサに適用することができる。

【００４８】以上のように、本発明により、使用環境の
限定も少なくなり、微小な容量を正確に検出することが
でき、かつ、小型化に適した静電容量検出回路等が実現
され、特に、携帯電話機等の軽量・小型の音声通信機器
の音声性能が飛躍的に向上され、その実用的価値は極め
て高い。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における静電容量検
出回路の回路図である。

【図２】本発明の第２の実施の形態における静電容量検
出回路の回路図である。

【図３】本発明の静電容量検出回路の電子機器への応用
例を示す図（マイクロホンの断面図）である。

【図４】図３に示されたマイクロホンの概略的な外観図
であり、（ａ）は平面図、（ｂ）は正面図、（ｃ）は底
面図である。

【図５】マイクロホンの他の一例の断面図である。

【図６】図５に示されたマイクロホンの概略的な外観図
であり、（ａ）は平面図、（ｂ）は正面図である。

【図７】本発明の他の実施の形態における静電容量検出
回路の回路図である。

【図８】従来の静電容量検出回路の回路図である。

【符号の説明】

１０、３０ 静電容量検出回路 １１ 交流電圧発生器 １２、１３、１８、４１、４５〜４７ 抵抗 １４ 第１演算増幅器 １５ コンデンサ（インピーダンス素子） １６ 第２演算増幅器 １７ 被検出コンデンサ ２０ 信号出力端子 ２１ 第２演算増幅器の非反転入力端子 ２２ 交流出力端子 ２３ 反転部の出力端子 ２４ 静電容量検出回路の出力端子 ３１ コア部 ３２ 反転部 ３３ 加算部 ４０、４２ 可変抵抗 ４３ コンデンサ ４４、４８ 演算増幅器 ５０ マイクロホン ５１ 蓋体 ５２ 音孔 ５３ 振動膜 ５４ リング ５５ａ スペーサ ５５ｂ 絶縁板 ５６ 固定電極 ５８ ＩＣチップ ５９ ＩＣパッケージ ６０ 絶縁基板 ６１ａ〜６１ｄ 外部電極 ６２ 回路基板

Claims (9)

【特許請求の範囲】
1. 【請求項１】 被検出コンデンサの静電容量に対応する
   検出信号を出力する静電容量検出回路であって、 入力インピーダンスが高く電圧利得がほぼ１のボルテー
   ジフォロワと、容量性の第１インピーダンス素子と、演
   算増幅器と、前記演算増幅器に交流電圧を印加する交流
   電圧発生器と、前記演算増幅器の出力に接続される信号
   出力端子とを備え、 前記ボルテージフォロワの入力端子には前記被検出コン
   デンサの一端と前記第１インピーダンス素子の一端とが
   接続され、 前記演算増幅器の負帰還路に前記第１インピーダンス素
   子及び前記ボルテージフォロワが含まれ、 前記被検出コンデンサと前記静電容量検出回路とは隣接
   して設けられていることを特徴とする静電容量検出回
   路。
2. 【請求項２】 被検出コンデンサの静電容量に対応する
   検出信号を出力する静電容量検出回路であって、 入力インピーダンスが高く電圧利得がほぼ１のボルテー
   ジフォロワと、容量性の第１インピーダンス素子と、演
   算増幅器と、前記演算増幅器に交流電圧を印加する交流
   電圧発生器と、前記演算増幅器の出力に接続される信号
   出力端子とを備え、 前記ボルテージフォロワの入力端子には前記被検出コン
   デンサの一端と前記第１インピーダンス素子の一端とが
   接続され、 前記演算増幅器の負帰還路に前記第１インピーダンス素
   子及び前記ボルテージフォロワが含まれ、 前記被検出コンデンサと前記第１インピーダンス素子と
   前記ボルテージフォロワとが近接して設けられているこ
   とを特徴とする静電容量検出回路。
3. 【請求項３】 前記静電容量検出回路は、さらに、前記
   第１インピーダンス素子と並列に接続される抵抗素子を
   含むことを特徴とする請求項１又は２記載の静電容量検
   出回路。
4. 【請求項４】 前記交流電圧発生器と前記演算増幅器と
   の間に備えられる第２インピーダンス素子をさらに含む
   ことを特徴とする請求項１〜３のいずれか１項に記載の
   静電容量検出回路。
5. 【請求項５】 前記静電容量検出回路は、さらに、 前記信号出力端子での信号を反転する反転増幅回路と、 前記ボルテージフォロワの出力信号と前記反転増幅回路
   の出力信号とを加算する加算回路とを備えることを特徴
   とする請求項１〜４のいずれか１項に記載の静電容量検
   出回路。
6. 【請求項６】 前記被検出コンデンサの一端と前記ボル
   テージフォロワの入力端子とは非シールドの導電体で接
   続されることを特徴とする請求項１〜５のいずれか１項
   に記載の静電容量検出回路。
7. 【請求項７】 前記被検出コンデンサ及び前記静電容量
   検出回路は、１つのシールドボックス内に収納されてい
   ることを特徴とする請求項１〜６のいずれか１項に記載
   の静電容量検出回路。
8. 【請求項８】 容量の変化に応じて物理量を検出する前
   記被検出コンデンサとして容量型センサと、 プリント基板又はシリコン基板上に形成され、前記容量
   型センサに固定して設けられている請求項１〜７のいず
   れか１項に記載の静電容量検出回路とを備えることを特
   徴とする静電容量検出装置。
9. 【請求項９】 前記被検出コンデンサとしてのコンデン
   サマイクロホンと、 請求項１〜７のいずれか１項に記載の静電容量検出回路
   とを備えることを特徴とするマイクロホン装置。