JP2003174034A

JP2003174034A - 半導体装置およびその製造方法

Info

Publication number: JP2003174034A
Application number: JP2001374529A
Authority: JP
Inventors: Koichiro Yuki; 康一郎幸
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-12-07
Filing date: 2001-12-07
Publication date: 2003-06-20
Anticipated expiration: 2021-12-07
Also published as: JP3908023B2

Abstract

(57)【要約】【課題】従来のＨＢＴ（ヘテロバイポーラトランジス
タ）の製造方法では、ベース開口部からコレクタ層面に
対して垂直にＳＩＣ（Selectively Ion-Implanted Coll
ector）注入していたため、コレクタ層の充分な領域に
不純物が注入されず、カーク効果のために高周波特性が
低下する一方、コレクタ層全面にＳＩＣ注入するとベー
ス・コレクタ間で発生する寄生容量が増大するという問
題点があり、これを解消する。【解決手段】ベース開口部１１８からＳＩＣ注入する
際に斜めからＳＩＣ注入を行うことにより、コレクタ層
１０８全面にＳＩＣ注入することがないため、ベース・
コレクタ間で発生する寄生容量が低減でき、コレクタ層
１０８の下方ではコレクタ注入領域１２５が拡がるた
め、カーク効果を抑制することができる。これにより、
低電流領域における遮断周波数ｆ_Tおよび最大発振周波
数ｆ_maxなど高周波特性の向上が実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にバイポーラトランジスタのデ
バイス構造およびその製造方法に関するものである。

【０００２】

【従来の技術】近年、シリコンのバイポーラトランジス
タにヘテロ構造を導入することにより、高周波領域の動
作を実現させるヘテロバイポーラトランジスタ（以下、
『ＨＢＴ』と称する。）の開発が進められ、実用化も始
まっている。これまでコストの高い化合物半導体でしか
実現できなかった周波数領域で動作する素子をシリコン
プロセスと親和性のよい材料で形成できるため、コスト
や集積化の面で大きなメリットがある。特に、ＭＯＳト
ランジスタと同時に形成して集積化することにより高性
能なＢｉ−ＣＭＯＳ型ＬＳＩを実現できるため通信用デ
バイスとして有望である。これまでにさまざまな材料を
用いたＨＢＴが提案されているが、なかでもＳｉ／Ｓｉ
_1-xＧｅ_x系（０＜ｘ＜１）はＳｉとＧｅとの全率固溶の
性質のために安定した混晶が得られ、また、ＳｉとＧｅ
の格子定数の違いに起因する歪の効果を用いてバンドギ
ャップを連続的に変えることができるなど有利な点があ
り、実用化が進んでいる。

【０００３】以前に、ベース抵抗を低減することにより
雑音や最大発振周波数などのデバイス特性を向上できる
構造が特開平５−１０２１７１号公報において提案され
ている。これは、内部ベースに対してエミッタをセルフ
アラインに形成するとともに外部ベースを再成長させて
形成することにより、エミッタと外部ベース間の距離を
極限にまで小さくしてベース抵抗を大幅に低減できる構
造を実現している。

【０００４】以下、図１３〜２２および図２３を用い
て、Ｓｉ／Ｓｉ_1-xＧｅ_x系を用いた場合の従来の半導体
装置およびその製造方法について説明する。

【０００５】図１３は従来の技術により形成したＨＢＴ
の断面構成図である。図１３において、１００はシリコ
ン（Ｓｉ）基板、１０１はＮ⁺型埋め込み層、１０２は
Ｎ⁺型コレクタ引き出し層、１０３はディープトレン
チ、１０４は分離用Ｐ⁺型拡散層、１０５は第１の絶縁
体、１０６は第２の絶縁体、１０７はシャロートレン
チ、１０８はＮ^-型コレクタ層、１０９は第４の絶縁
層、１１０はシリコン／シリコン・ゲルマニウム（Ｓｉ
／Ｓｉ_1-xＧｅ_x）層、１１３は第１の絶縁層、１１４は
第１のサイドウォール、１１５は再成長Ｐ⁺型Ｓｉ層、
１１６は第２の絶縁層、１１８はベース開口部、１１９
はエミッタ層、１２０は第２のサイドウォール、１２１
は層間絶縁膜、１２２は金属配線、１２３は（１１１）
ファセット、１２４は（３１１）ファセット、１２５は
コレクタ注入領域、１２８はエミッタ電極、Ｗ１はベー
ス開口幅寸法、Ｗ２は内部ベース幅寸法、Ｗ３は外部ベ
ース間寸法である。図１４から２２においてもこれらの
番号と同じものを使用する。

【０００６】図１３に示すように、ＨＢＴはＮＰＮトラ
ンジスタであり、Ｎ型ドープされたポリシリコンからな
るエミッタ層１１９、Ｓｉ／Ｓｉ_1-xＧｅ_x層１１０から
なる内部ベース、再成長Ｐ⁺型Ｓｉ層１１５からなる外
部ベース、Ｓｉ基板１００にＮ型不純物をドープして形
成したＮ⁺型埋め込み層１０１上にシリコン単結晶をエ
ピタキシャル成長させて形成したＮ^-型コレクタ層１０
８で構成されている。

【０００７】Ｎ^-型コレクタ層１０８の表面付近は、Ｎ
型不純物濃度が１×１０¹⁷／ｃｍ³程度に調整されてお
り、またＮ⁺型埋め込み層１０１およびＮ⁺型コレクタ引
き出し層１０２を介して金属電極１２２に接続されてい
る。

【０００８】内部ベースであるＳｉ／Ｓｉ_1-xＧｅ_x層１
１０に対してエミッタ層１１９はセルフアラインに位置
がずれることなく正確に合わされており、内部ベースか
ら外部ベースまでの距離が第１のサイドウォール１１４
の厚さ（Ｗ３−Ｗ２）／２と等しくて短く設計されてい
るためにベース抵抗が小さい。なお、素子間の分離はシ
ャロートレンチ１０７およびディープトレンチ１０３に
より行われている。

【０００９】また、カーク効果による高周波動作の低下
を抑制するために、Ｎ^-型コレクタ層１０８にＳＩＣ（S
electively Ion-Implanted Collector）注入を行ってい
る。ここで、図２３に示すように、ベース・コレクタ接
合部下の全面にわたってＮ型ドープすることによっても
カーク効果は抑制できるが、ベース・コレクタ間の寄生
容量が大きくなり、かえって電気特性を低下させてしま
うため、ベース開口部１１８に対してセルフアラインで
ＳＩＣ注入を行っている。

【００１０】上記のＳＩＣ注入は、内部ベース直下のコ
レクタ領域に選択的にＮ型不純物を注入してエピタキシ
ャル層よりも濃度の高いコレクタ注入領域を形成するこ
とである。

【００１１】なお、図１３で示した従来の構造では、ベ
ース開口部１１８に対してセルフアラインで開口部に垂
直に上からＳＩＣ注入を行っている。

【００１２】次に、従来の半導体装置の製造方法を図１
４〜２２を用いて説明する。

【００１３】まず、図１４に示すように、Ｓｉ基板１０
０にＡｓ（ヒ素）注入を行うことによりＮ⁺型埋め込み
層１０１を形成した後に、Ｓｉをエピタキシャル成長さ
せることによりＮ^-型コレクタ層１０８を形成する。そ
の後、第１の絶縁体１０５と第２の絶縁体１０６とから
なるディープトレンチ１０３と第１の絶縁体１０５から
なるシャロートレンチ１０７とを素子間分離のためにＮ
^-型コレクタ層１０８およびＮ⁺型埋め込み層１０１を貫
いてＳｉ基板１００に到達するように埋め込む。ここ
で、第２の絶縁体１０６，第１の絶縁体１０５には、例
えばポリシリコンと酸化シリコンが用いられる。また、
リーク電流を抑えるためにディープトレンチ１０３の下
部には分離用Ｐ⁺型拡散層１０４を形成する。その後、
Ｐ（リン）注入によりＮ⁺型コレクタ引き出し層１０２
が形成される。次に、Ｓｉ基板１００上に第４の絶縁層
１０９を形成し、その後に、Ｎ^-型コレクタ層１０８
（ＨＢＴが形成される部分）上の第４の絶縁層１０９の
み除去する。第４の絶縁層１０９には、例えば堆積シリ
コン酸化膜またはポリシリコン膜を用いるが、後の工程
でＳｉ／Ｓｉ_1-xＧｅ_x層１１０（図１５）を成長させて
外部ベース１１５（図１８）を形成するためには、Ｓｉ
_1-xＧｅ_xまたはＳｉの堆積しやすいポリシリコン膜の方
が好ましい。以上がＨＢＴ形成前の工程である。

【００１４】次に、図１５に示すように、ＨＢＴの内部
ベースとなるＳｉ／Ｓｉ_1-xＧｅ_x層１１０をＵＨＶ（Ｕ
ｌｔｒａＨｉｇｈＶａｃｕｕｍ）−ＣＶＤ法によっ
て成長させる。成長前にはＳｉ表面のコンタミネーショ
ンを除去するため、Ｓｉ基板１００の表面を前洗浄し、
さらに、成長直前にＵＨＶ−ＣＶＤチャンバ内で熱処理
してＮ^-型コレクタ層１０８の表面に形成された自然酸
化膜を除去する。

【００１５】また、Ｓｉ／Ｓｉ_1-xＧｅ_x層１１０はＳｉ
_1-xＧｅ_xスペーサ層、Ｓｉ_1-xＧｅ_xベース層、Ｓｉキャ
ップ層からなる。例えば、温度７００℃でジシランとゲ
ルマンの混合ガスを供給してＳｉ_0.15Ｇｅ_0.85スペーサ
層を成長させる。次に、ジシランとゲルマンの混合ガス
にジボランガスを添加して、ボロンを２×１０¹⁸／ｃｍ
³含むＳｉ_0.15Ｇｅ_0.85ベース層を成長させる。さら
に、ジシランだけでＳｉキャップ層を成長させる。な
お、Ｓｉ_0.15Ｇｅ_0.85スペーサ層、Ｓｉ_0.15Ｇｅ_0. ₈₅ベ
ース層、Ｓｉキャップ層の膜厚は、例えば４０ｎｍ，４
０ｎｍ，３０ｎｍである。

【００１６】次に、図１６に示すように、第３の絶縁層
１１２、第１の絶縁層１１３をこの順にＳｉ／Ｓｉ_1-x
Ｇｅ_x層１１０上に重ねて形成する。後で第１の絶縁層
１１３に異方性エッチングにより開口部を設け、第３の
絶縁層１１２をウェットエッチングするために、第３の
絶縁層１１２，第１の絶縁層１１３の材質は、ドライエ
ッチングおよびウェットエッチングに対する選択性を考
慮して選ばなければならない。そのような材質として
は、例えば第３の絶縁層１１２にはシリコン酸化膜が、
第１の絶縁層１１３にはシリコンナイトライド膜が適当
である。第３の絶縁層１１２と第１の絶縁層１１３とは
内部ベースとなる領域の幅（Ｗ２）に合わせてドライエ
ッチングによりパターニングされる。

【００１７】次に、図１７に示すように、絶縁層１１
２，１１３を堆積した後、ドライエッチングによって第
３の絶縁層１１２、第１の絶縁層１１３から構成される
２重の絶縁層の側面にサイドウォール１１４を形成す
る。サイドウォール１１４の材質は、後に第３の絶縁層
１１２をウェットエッチングする際にエッチングされず
に残る材質であることが必要である。そのような材質は
例えばシリコンナイトライド膜がある。

【００１８】次に、図１８に示すように、サイドウォー
ル１１４を形成後、露出しているＳｉ／Ｓｉ_1-xＧｅ_x層
１１０の表面を成長核として、ＵＨＶ−ＣＶＤ法によっ
てＳｉまたはＳｉ_1-xＧｅ_xのエピタキシャル層１１５を
再成長させる。この際、第１の絶縁層１１３，サイドウ
ォール１１４の材質と再成長のＵＨＶ−ＣＶＤの成長条
件によって、Ｓｉ／Ｓｉ_1-xＧｅ_x層１１０上には膜が成
長して（１１１）ファセット１２３、（３１１）ファセ
ット１２４が形成される一方、第１の絶縁層１１３，サ
イドウォール１１４上には成長しない。再成長中にＩｎ
−ｓｉｔｕにＰ型不純物をドーピングしても良いし、後
からイオン注入でドーピングしてもよい。エピタキシャ
ル膜１１５を５００ｎｍ程度に厚く成長させればベース
抵抗が低減できる。なお、Ｉｎ−ｓｉｔｕとは、プロセ
スを実行中の“その場所において”、別の処理（代表的
なものは分析等）を行うことを意味する。

【００１９】このように、再成長により外部ベースとな
るエピタキシャル層１１５を形成して第１のサイドウォ
ール１１４の外側で外部ベースと内部ベースを接続する
ため、マージンを設けることは必要ないのでベースの取
り出しに伴う寄生抵抗は非常に小さく抑えることができ
る。

【００２０】次に、図１９に示すように、第２の絶縁層
１１６を形成する。これはエミッタ電極１２８（図２
２）形成時にベース・エミッタ間を絶縁するためであ
る。第２の絶縁層１１６にはシリコン酸化膜等が用いら
れる。

【００２１】次に、図２０に示すように、ベースの開口
部１１８を形成する。ドライエッチングにより、前記第
２の絶縁層１１６、第１の絶縁層１１３をエッチングし
て第３の絶縁層１１２でエッチストップする。ベース開
口部１１８は、Ｗ２の間に開口されなければならないの
で、リソグラフィの合わせマージンを確保しておく必要
がある。例えば、Ｗ２を０.４μｍとした場合、ベース
開口部１１８のＷ１を０.２μｍとして左右に０.１μｍ
のマージンを確保する。またこのとき、第３の絶縁層１
１２は他の第２の絶縁層１１６および第１の絶縁層１１
３とエッチャントの組み合わせについて十分大きな選択
比が確保されている必要性がある。この後、ドライエッ
チングに用いたレジストマスク（図示せず）を用いて開
口部１１８の垂直上方からＮ型不純物をイオン注入し、
第３の絶縁層１１２およびＳｉ／Ｓｉ_1-xＧｅ_x層１１０
を貫通してＮ^-型コレクタ層１０８にＳＩＣ注入を行う
ことによりコレクタ注入領域１２５を形成する。なお、
ＳＩＣ注入はベース開口部１１８の垂直上方から行われ
ているため、開口部１１８の庇となった部分にはＳＩＣ
注入されない。

【００２２】その後、図２１に示すように、第３の絶縁
層１１２をウェットエッチングで除去してＳｉ／Ｓｉ
_1-xＧｅ_x層１１０を露出させる。この際、第１のサイド
ウォール１１４はエッチングされない材質である必要が
ある。エッチング液がフッ酸である場合には、例えばシ
リコンナイトライドが適当である。

【００２３】次に、図２２に示すように、開口部１１８
を通してＮ⁺型にドープされたポリＳｉを堆積すること
によりエミッタ電極１２８を形成した後、熱処理を施し
てＮ型不純物をＳｉ／ＳｉＧｅ層１１０へ拡散すること
により、キャップＳｉ層中にエミッタ層１１９を形成す
る。その後、配線工程に移り、エミッタ電極、ベース電
極およびコレクタ電極と接続される金属配線１２２を形
成する。なお、エミッタ電極１２８は、ポリＳｉに代え
てＳｉ単結晶も適用可能である。このようにして、従来
の半導体装置が形成される。

【００２４】なお、図２３は、従来の半導体装置におい
て、Ｎ型不純物の注入をベース・コレクタ接合部下の全
体に行ってコレクタ注入領域１２５を形成した場合を示
している。コレクタ注入領域１２５以外の構成は図１３
で説明したものと同じである。

【００２５】

【発明が解決しようとする課題】しかしこのような従来
の技術においては、次のような問題点が存在する。

【００２６】従来のＨＢＴでは、高周波動作時のカーク
効果による特性の低下を抑制するためにＮ^-型コレクタ
層１０８にＳＩＣ注入を行っている。ＳＩＣ注入は余分
な寄生容量の発生を抑制することにより高周波特性の低
下を防ぐために、エミッタ直下のベース・コレクタ接合
付近のみに行うのが理想である。例えば、図２３のよう
にベース・コレクタ接合面全面を覆うようにＳＩＣ注入
を行うと、ベース・コレクタ間で発生する寄生容量が増
加し、これによって高周波特性を低下させてしまう。こ
のため、ＳＩＣ注入はベース開口部１１８に対してセル
フアラインで行われる。

【００２７】このとき、図２１に示すように、Ｗ２の幅
の内部ベース全面にＳＩＣ注入することが理想である
が、内部ベースの幅Ｗ２とベース開口部１１８の幅Ｗ１
との間に差を設けることにより合わせマージンを取った
ため庇ができ、この庇に対応するＮ^-型コレクタ層１０
８の部分にはＳＩＣ注入されず、ベース開口部１１８か
ら第１のサイドウォール１１４までの領域に対応するＮ
^-型コレクタ層１０８の部分はコレクタの不純物濃度が
低い。したがって、ＳＩＣ注入の行われない周辺部分
は、高周波動作時にカーク効果が起こりやすくなり、そ
の結果デバイスの遮断周波数が低下する。

【００２８】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、ベース・エ
ミッタがセルフアラインに形成され、内部ベースに対し
て合わせマージンを見込んで形成されたＨＢＴにおい
て、ベース・コレクタ間の寄生容量を低減するとともに
カーク効果を抑制することにより高周波特性の低下を防
いで高周波特性の向上を図ることである。

【００２９】

【課題を解決するための手段】上記の目的を達成するた
めに請求項１記載の半導体装置は、半導体基板内に形成
されたコレクタ層と、コレクタ層上に形成されたベース
層と、ベース層上に形成されたエミッタ層と、コレクタ
層内に埋め込まれベース層の下に形成されたコレクタ注
入領域とを備えた半導体装置であって、コレクタ注入領
域は、ベース層とコレクタ層とが接合する領域では幅方
向の寸法がエミッタ層の幅方向の寸法以下であり、かつ
コレクタ層の深さ方向へ進行するにしたがって幅方向の
寸法が増加することを特徴とする。

【００３０】請求項１記載の発明によれば、コレクタ注
入領域は、ベース層とコレクタ層とが接合する領域では
幅方向の寸法がエミッタ層の幅方向の寸法以下であり、
かつコレクタ層の深さ方向へ進行するにしたがって幅方
向の寸法が増加するため、ベース層とコレクタ層とが接
合する領域ではベース・コレクタ間の寄生容量が低減さ
れ、また、コレクタ層の下方へ行くにしたがってコレク
タ注入領域が拡がるのでカーク効果が抑制される。その
結果、低電流領域における遮断周波数ｆ_Tおよび最大発
振周波数ｆ_maxなどの高周波特性の低下を防止して高周
波特性の向上を図ることができる。

【００３１】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、エミッタ層上に形成された第
１の絶縁層と、第１の絶縁層を貫通する開口部と、第１
の絶縁層およびエミッタ層の側面を覆う状態にベース層
上に形成されたサイドウォールと、開口部を通じてエミ
ッタ層と接続されたエミッタ導体層と、ベース層からエ
ミッタ導体層よりも外側に引き出されたベース導体層
と、第１の絶縁層およびサイドウォール上に形成され、
エミッタ導体層とベース導体層とを絶縁分離する第２の
絶縁層とを備えている。

【００３２】請求項２記載の発明によれば、請求項１記
載の発明と同様の効果を発揮する。

【００３３】請求項３記載の半導体装置は、請求項２記
載の半導体装置において、コレクタ層は、シリコン単結
晶層であり、ベース層は、シリコン・ゲルマニウムまた
はシリコン・ゲルマニウム・カーボンの混晶層であり、
エミッタ層は、シリコン単結晶層であり、ベース導体層
は、シリコン単結晶層またはシリコン・ゲルマニウムま
たはシリコン・ゲルマニウム・カーボンの混晶層であ
り、エミッタ導体層は、シリコン多結晶層またはシリコ
ン単結晶層である。

【００３４】請求項３記載の発明によれば、請求項２記
載の発明と同様の効果を発揮する。

【００３５】請求項４記載の半導体装置の製造方法は、
コレクタ層が形成された半導体基板を準備する工程と、
コレクタ層上にベース層を形成する工程と、ベース層上
に第３の絶縁層を形成する工程と、第３の絶縁層上に第
１の絶縁層を形成する工程と、第１の絶縁層を貫通する
開口部を形成する工程と、開口部からコレクタ層に不純
物を注入する工程と、第３の絶縁層を除去してエミッタ
層を形成する工程とを含む半導体装置の製造方法であっ
て、注入工程は、半導体基板の垂直方向より所定の角度
を持たせて注入することを特徴とする。

【００３６】請求項４記載の発明によれば、不純物を所
定の角度を持たせて注入するため、ベース層直下では開
口寸法に略対応するコレクタ層の部分にのみ不純物を注
入することができるので、ベース・コレクタ間で発生す
る寄生容量を低減することができ、また、コレクタ層の
下方に行くにしたがって不純物の注入領域が幅方向に拡
がるので、開口寸法が絶縁層（エミッタ層）の幅方向の
寸法より小さく形成されていても開口寸法と絶縁層（エ
ミッタ層）の幅方向寸法との差により生じた庇部分に対
応するコレクタ層の部分に不純物を注入でき、カーク効
果が抑制される。したがって、低電流領域における遮断
周波数ｆ_Tおよび最大発振周波数ｆ_maxなどの高周波特性
の低下を防止して高周波特性の向上を図ることができ
る。

【００３７】請求項５記載の半導体装置の製造方法は、
コレクタ層が形成された半導体基板を準備する工程と、
コレクタ層上にベース層を形成する工程と、ベース層上
に第３の絶縁層を形成する工程と、第３の絶縁層上に第
１の絶縁層を形成する工程と、ベース層上に第３の絶縁
層および第１の絶縁層の側面を覆うようにサイドウォー
ルを形成する工程と、ベース層上のうちサイドウォール
および第３の絶縁層の形成されていない領域上にベース
導体層を形成する工程と、ベース導体層上およびサイド
ウォール上および第１の絶縁層上に第２の絶縁層を形成
する工程と、第１の絶縁層および第２の絶縁層を貫通す
る開口部を形成する工程と、開口部からコレクタ層に不
純物を注入する工程と、第３の絶縁層を除去して開口部
を通じてベース層に接続するように第２の絶縁層上にエ
ミッタ導体層を形成する工程と、エミッタ導体層からベ
ース層に不純物を拡散してエミッタ層を形成する工程と
を含む半導体装置の製造方法であって、注入工程は、半
導体基板の垂直方向より所定の角度を持たせて注入する
ことを特徴とする。

【００３８】請求項５記載の発明によれば、不純物を所
定の角度を持たせて注入するため、ベース層直下では開
口寸法に略対応するコレクタ層の部分にのみ不純物を注
入することができるので、ベース・コレクタ間で発生す
る寄生容量を低減することができ、また、コレクタ層の
下方に行くにしたがって不純物の注入領域が幅方向に拡
がるので、開口寸法が絶縁層（エミッタ層）の幅方向寸
法より小さく形成されていても開口寸法と絶縁層（エミ
ッタ層）の幅方向寸法との差により生じた庇部分に対応
するコレクタ層の部分に不純物を注入でき、カーク効果
が抑制される。したがって、低電流領域における遮断周
波数ｆ_Tおよび最大発振周波数ｆ_maxなどの高周波特性の
低下を防止して高周波特性の向上を図ることができる。

【００３９】請求項６記載の半導体装置の製造方法は、
請求項４または５記載の半導体装置の製造方法におい
て、注入工程は、開口部を形成するのに用いたレジスト
マスクを除去する前であって、かつ第３の絶縁層を除去
する前に行う。

【００４０】請求項６記載の発明によれば、請求項４ま
たは５記載の発明と同様の効果を発揮する。

【００４１】請求項７記載の半導体装置の製造方法は、
請求項４または５記載の半導体装置の製造方法におい
て、注入工程は、開口部を形成するのに用いたレジスト
マスクを除去した後であって、かつ第３の絶縁層を除去
した後、エミッタ層を形成する前に行う。

【００４２】請求項７記載の発明によれば、請求項４ま
たは５記載の発明と同様の効果を発揮する。

【００４３】請求項８記載の半導体装置の製造方法は、
請求項４，５，６または７記載の半導体装置の製造方法
において、所定の角度は変更可能である。

【００４４】請求項８記載の発明によれば、請求項４，
５，６または７記載の発明と同様の効果を発揮する。

【００４５】請求項９記載の半導体装置の製造方法は、
請求項４，５，６，７または８記載の半導体装置の製造
方法において、コレクタ層には、シリコン単結晶層を用
い、ベース層には、シリコン・ゲルマニウムまたはシリ
コン・ゲルマニウム・カーボンの混晶層を用い、エミッ
タ層には、シリコン単結晶層を用い、ベース導体層に
は、シリコン単結晶層またはシリコン・ゲルマニウムま
たはシリコン・ゲルマニウム・カーボンの混晶層を用
い、エミッタ導体層には、シリコン多結晶層またはシリ
コン単結晶層を用い、第３の絶縁層は、シリコン酸化膜
を用い、第１の絶縁層には、シリコン窒化膜を用い、第
２の絶縁層には、シリコン酸化膜を用い、サイドウォー
ルには、シリコン窒化膜を用いる。

【００４６】請求項９記載の発明によれば、請求項４，
５，６，７または８記載の発明と同様の効果を発揮す
る。

【００４７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。

【００４８】（第１の実施の形態）図１は本発明の第１
の実施の形態における半導体装置を示す断面図である。
図１において、従来の技術と対応するものは同じ符号を
使用しており、１００はＳｉ基板、１０１はＮ⁺型埋め
込み層、１０２はＮ⁺型コレクタ引き出し層、１０３は
ディープトレンチ、１０４は分離用Ｐ⁺型拡散層、１０
５は第１の絶縁体、１０６は第２の絶縁体、１０７はシ
ャロートレンチ、１０８はＮ^-型コレクタ層、１０９は
第４の絶縁層、１１０はＳｉ／Ｓｉ_1-xＧｅ_x層、１１３
は第１の絶縁層、１１４は第１のサイドウォール、１１
５は再成長Ｐ⁺型Ｓｉ層、１１６は第２の絶縁層、１１
８はベース開口部、１１９はエミッタ層、１２０は第２
のサイドウォール、１２１は層間絶縁膜、１２２は金属
配線、１２３は（１１１）ファセット、１２４は（３１
１）ファセット、１２５はコレクタ注入領域、１２８は
エミッタ電極、Ｗ１はベース開口幅、Ｗ２は内部ベース
幅、Ｗ３は外部ベース間距離である。なお、これらの符
号は第２の実施の形態および第３の実施の形態において
も対応するものは同じ符号を使用する。図９において１
２７はレジストマスクである。

【００４９】図１では、基本的な構造はほぼ従来の技術
と同じであるが、従来の技術では、コレクタ注入領域１
２５がＳｉ基板１００に対して垂直に分布しているのに
対して、本実施の形態ではＮ^-型コレクタ層１０８表面
から下方に行くにしたがって拡がった形状（台形）をし
ている点が異なる。

【００５０】特に重要なのは、従来の技術では内部ベー
ス直下のＮ^-型コレクタ層１０８においてベース開口幅
寸法Ｗ１でコレクタ注入領域１２５が分布しているのに
対して、本実施の形態ではより広い内部ベース寸法Ｗ２
とほぼ同じ幅寸法でコレクタ注入領域１２５が分布して
いることである。このような不純物分布により、内部ベ
ース周辺部のＮ^-型コレクタ層１０８でカーク効果の発
生を抑制することができる。

【００５１】また、ベース・コレクタ接合部下の全体に
ＳＩＣ注入された図２３のような従来の技術の構造と比
較すると、本実施の形態では内部ベース・コレクタ接合
部付近においてコレクタ注入領域１２５の断面積が小さ
いために、ベース・コレクタ間の寄生容量を低減するこ
とができる。

【００５２】したがって、低電流領域における遮断周波
数ｆ_Tおよび最大発振周波数ｆ_maxなど高周波特性の向上
が実現できる。

【００５３】以下、このようなデバイス構造を形成する
本発明の半導体装置の製造方法について、図２〜１２を
用いて説明する。

【００５４】（第２の実施の形態）図２〜９は本発明の
第２の実施の形態における半導体装置の製造工程を示す
断面図である。なお、図２〜８までは従来の半導体装置
の製造工程と同一であるため、説明を省略する。

【００５５】本実施の形態の特徴は、図９に示すよう
に、従来の技術の製造工程とは異なり、レジストマスク
１２７を用いてベース開口部１１８をドライエッチング
で形成した後、そのレジストマスク１２７を除去せず残
してなおかつ垂直上方からＳＩＣ注入を行わずに斜め上
方からＳＩＣ注入する点である。

【００５６】通常レジストマスク１２７は１μｍ程度と
厚いために注入角度の上限値に与える影響が大きく、注
入角度の上限はベース開口部１１８の幅寸法Ｗ１とレジ
ストマスク１２７の膜厚等によって決まる。したがっ
て、例えば、第３の絶縁層１１２の膜厚を１００ｎｍ、
第１の絶縁層１１３の膜厚を１００ｎｍ、第２の絶縁層
１１６の膜厚を１００ｎｍ、Ｓｉ／Ｓｉ_1-xＧｅ_x層１１
０の膜厚を１００ｎｍ、レジストマスク１２７の膜厚を
１μｍ、ベース開口部１１８の幅寸法Ｗ１を４００ｎｍ
とすると、注入角度１２６のタンジェントが１.２μｍ
（レジストマスク１２７の膜厚１μｍ＋第１の絶縁層１
１３の膜厚０．１μｍ＋第２の絶縁層１１６の膜厚０．
１μｍ）と０.４μｍとの比０.４／１.２≒０.３３とな
って、ベース開口部１１８端よりも最大０.２×０.３３
≒０.０７μｍ外側のＮ^-型コレクタ層１０８にまでＳＩ
Ｃ注入することができる。したがって、リソグラフィの
マージン０.１μｍにほぼ相当する部分にＳＩＣ注入す
ることが可能である。

【００５７】その後、開口部１１８を通してＮ⁺型にド
ープされたポリＳｉを堆積することによりエミッタ電極
１２８を形成した後、熱処理を施してＮ型不純物をＳｉ
／ＳｉＧｅ層１１０へ拡散することにより、キャップＳ
ｉ層中にエミッタ層１１９を形成する。その後、配線工
程に移り、エミッタ電極、ベース電極およびコレクタ電
極と接続される金属配線１２２を形成する工程を経て、
図１２に示すＨＢＴが形成される。なお、エミッタ電極
１２８は、ポリＳｉに代えてＳｉ単結晶も適用可能であ
る。

【００５８】本実施の形態では、以上のような工程を採
用することにより、Ｓｉ／Ｓｉ_1-XＧｅ_X層１１０からな
る内部ベースとベース開口部１１８との合わせマージン
を取るために形成された第１の絶縁層１１３からなる庇
にほぼ対応するＮ^-型コレクタ層１０８の領域にまでイ
オン注入を行うことができるため、ベース・コレクタ間
に発生する寄生容量を低減することができるとともにカ
ーク効果を抑制することのできる半導体装置を製造する
ことができる。したがって、遮断周波数ｆ_Tおよび最大
発振周波数ｆ_maxなど高周波特性の向上が実現できる半
導体装置を製造することができる。

【００５９】（第３の実施の形態）図１０，１１は本発
明の第３の実施の形態における半導体装置の製造工程を
示す断面図である。なお、図１０に示された製造工程の
前までの製造工程は、第２の実施の形態と同様に、従来
の半導体装置の製造工程と同一であり、図２〜８に示さ
れた製造工程によって行われる。第２の実施の形態と異
なる点は、レジストマスク１２７および第２の絶縁層１
１２を除去した後にＳＩＣ注入が行われる点である。

【００６０】第３の実施の形態では、図１０に示すよう
に、ベース開口部１１８を形成した後、ＳＩＣ注入を行
わずにレジストマスク１２７を除去し、次にウェットエ
ッチングを用いて第３の絶縁層１１２をも除去してＳｉ
／Ｓｉ_1-xＧｅ_x層１１０を露出させる。

【００６１】その後、図１１に示すように、注入角度１
２６をもってＳＩＣ注入を斜め上方から行い、コレクタ
注入領域１２５を形成する。

【００６２】レジストマスク１２７が除去されているた
め、第２の実施の形態に比べて注入角度を大きくするこ
とが可能である。絶縁層１１３，１１６の膜厚およびベ
ース開口部１１８幅寸法Ｗ１が第２の実施の形態と同じ
（Ｗ１＝０．４μｍ）場合、ベース開口部１１８端から
最大０.４μｍ外側のＮ^-型コレクタ層１０８に注入する
ことが可能である。ベース開口部１１８の幅寸法Ｗ１が
０.２μｍであっても、最大０.２μｍ外側のＮ^-型コレ
クタ層１０８に注入することが可能である。

【００６３】その後、第２の実施の形態と同様にエミッ
タ電極１２８を埋め込み、エミッタ層１１９を形成する
工程とエミッタ・コレクタ・ベースの各電極と接続する
金属配線１２２を形成する工程を経て、図１２に示すＨ
ＢＴが形成される。

【００６４】本実施の形態では、以上のような工程を採
用することにより、Ｓｉ／Ｓｉ_1-XＧｅ_X層１１０からな
る内部ベースとベース開口部１１８との合わせマージン
を取るために形成された第１の絶縁層１１３からなる庇
にほぼ対応するＮ^-型コレクタ層１０８の領域にまでイ
オン注入を行うことができる。特にベース開口部１１８
の幅寸法Ｗ１が第２の実施の形態より狭い場合でも庇に
ほぼ対応するＮ^-型コレクタ層１０８の領域にまでイオ
ン注入を行うことができるため、ベース・コレクタの寄
生容量を低減することができるとともにカーク効果を抑
制することのできる半導体装置を製造することができ
る。したがって、遮断周波数ｆ_Tおよび最大発振周波数
ｆ_maxなど高周波特性の向上が実現できる半導体装置を
製造することができる。

【００６５】なお、各実施の形態において、ヘテロ構造
を有するバイポーラトランジスタ（ＨＢＴ）に対して実
施したが、通常のバイポーラトランジスタに対しても適
用可能である。

【００６６】また、内部ベースにＳｉＧｅ混晶層を用い
たＨＢＴに対して実施したが、他のＳｉＧｅＣ混晶層を
用いたＨＢＴに対しても適用可能である。

【００６７】

【発明の効果】本発明は、エミッタ層上に形成された開
口部に対してセルフアラインでコレクタ層に不純物を注
入することによりコレクタ注入領域を形成する半導体装
置において、その開口部から不純物を注入する際に角度
を持たせて注入するため、コレクタ注入領域の形状が、
ベース・コレクタ接合部付近ではその断面積が開口寸法
に略対応し、コレクタ層の下方に行くにしたがって幅方
向に広がる形状、すなわち断面形状が台形状となってい
るので、内部ベースの周辺部にもコレクタ注入領域が形
成される。その結果、ベース・コレクタ間の寄生容量が
低減され、かつカーク効果が抑制されるため、低電流領
域における遮断周波数ｆ_Tおよび最大発振周波数ｆ_maxな
どの高周波特性の低下を防止して高周波特性の向上を図
ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における半導体装置
を示す断面構成図

【図２】本発明の第２および第３の実施の形態における
半導体装置の製造工程を示す断面構成図

【図３】本発明の第２および第３の実施の形態における
半導体装置の製造工程を示す断面構成図

【図４】本発明の第２および第３の実施の形態における
半導体装置の製造工程を示す断面構成図

【図５】本発明の第２および第３の実施の形態における
半導体装置の製造工程を示す断面構成図

【図６】本発明の第２および第３の実施の形態における
半導体装置の製造工程を示す断面構成図

【図７】本発明の第２および第３の実施の形態における
半導体装置の製造工程を示す断面構成図

【図８】本発明の第２および第３の実施の形態における
半導体装置の製造工程を示す断面構成図

【図９】本発明の第２の実施の形態における半導体装置
の製造工程を示す断面構成図

【図１０】本発明の第３の実施の形態における半導体装
置の製造工程を示す断面構成図

【図１１】本発明の第３の実施の形態における半導体装
置の製造工程を示す断面構成図

【図１２】本発明の第２および第３の実施の形態におけ
る半導体装置の製造工程を示す断面構成図

【図１３】従来の半導体装置の断面構成図

【図１４】従来の半導体装置の製造工程を示す断面構成
図

【図１５】従来の半導体装置の製造工程を示す断面構成
図

【図１６】従来の半導体装置の製造工程を示す断面構成
図

【図１７】従来の半導体装置の製造工程を示す断面構成
図

【図１８】従来の半導体装置の製造工程を示す断面構成
図

【図１９】従来の半導体装置の製造工程を示す断面構成
図

【図２０】従来の半導体装置の製造工程を示す断面構成
図

【図２１】従来の半導体装置の製造工程を示す断面構成
図

【図２２】従来の半導体装置の製造工程を示す断面構成
図

【図２３】他の従来の半導体装置の断面構成図

【符号の説明】

１００Ｓｉ基板１０１Ｎ⁺型埋め込み層１０２Ｎ⁺型コレクタ引き出し層１０３ディープトレンチ１０４分離用Ｐ⁺型拡散層１０５第１の絶縁体１０６第２の絶縁体１０７シャロートレンチ１０８Ｎ^-型コレクタ層１０９第４の絶縁層１１０Ｓｉ／Ｓｉ_1-xＧｅ_x層１１２第３の絶縁層１１３第１の絶縁層１１４第１のサイドウォール１１５再成長Ｐ⁺型Ｓｉ層１１６第２の絶縁層１１８ベース開口部１１９エミッタ層１２０第２のサイドウォール１２１層間絶縁膜１２２金属配線１２３（１１１）ファセット１２４（３１１）ファセット１２５コレクタ注入領域１２６注入角度１２７レジストマスク１２８エミッタ電極

Claims

【特許請求の範囲】

【請求項１】半導体基板内に形成されたコレクタ層
と、前記コレクタ層上に形成されたベース層と、前記ベ
ース層上に形成されたエミッタ層と、前記コレクタ層内
に埋め込まれ前記ベース層の下に形成されたコレクタ注
入領域とを備えた半導体装置であって、前記コレクタ注入領域は、前記ベース層と前記コレクタ
層とが接合する領域では幅方向の寸法が前記エミッタ層
の幅方向の寸法以下であり、かつ前記コレクタ層の深さ
方向へ進行するにしたがって幅方向の寸法が増加するこ
とを特徴とする半導体装置。
【請求項２】エミッタ層上に形成された第１の絶縁層
と、前記第１の絶縁層を貫通する開口部と、前記第１の絶縁層および前記エミッタ層の側面を覆う状
態にベース層上に形成されたサイドウォールと、前記開口部を通じて前記エミッタ層と接続されたエミッ
タ導体層と、前記ベース層から前記エミッタ導体層よりも外側に引き
出されたベース導体層と、前記第１の絶縁層および前記サイドウォール上に形成さ
れ、前記エミッタ導体層と前記ベース導体層とを絶縁分
離する第２の絶縁層とを備えた請求項１記載の半導体装
置。
【請求項３】コレクタ層は、シリコン単結晶層であ
り、ベース層は、シリコン・ゲルマニウムまたはシリコン・
ゲルマニウム・カーボンの混晶層であり、エミッタ層は、シリコン単結晶層であり、ベース導体層は、シリコン単結晶層またはシリコン・ゲ
ルマニウムまたはシリコン・ゲルマニウム・カーボンの
混晶層であり、エミッタ導体層は、シリコン多結晶層またはシリコン単
結晶層である請求項２記載の半導体装置。
【請求項４】コレクタ層が形成された半導体基板を準
備する工程と、前記コレクタ層上にベース層を形成する
工程と、前記ベース層上に第３の絶縁層を形成する工程
と、前記第３の絶縁層上に第１の絶縁層を形成する工程
と、前記第１の絶縁層を貫通する開口部を形成する工程
と、前記開口部から前記コレクタ層に不純物を注入する
工程と、前記第３の絶縁層を除去してエミッタ層を形成
する工程とを含む半導体装置の製造方法であって、前記注入工程は、前記半導体基板の垂直方向より所定の
角度を持たせて注入することを特徴とする半導体装置の
製造方法。
【請求項５】コレクタ層が形成された半導体基板を準
備する工程と、前記コレクタ層上にベース層を形成する
工程と、前記ベース層上に第３の絶縁層を形成する工程
と、前記第３の絶縁層上に第１の絶縁層を形成する工程
と、ベース層上に前記第３の絶縁層および前記第１の絶
縁層の側面を覆うようにサイドウォールを形成する工程
と、前記ベース層上のうち前記サイドウォールおよび前
記第３の絶縁層の形成されていない領域上にベース導体
層を形成する工程と、前記ベース導体層上および前記サ
イドウォール上および前記第１の絶縁層上に第２の絶縁
層を形成する工程と、前記第１の絶縁層および前記第２
の絶縁層を貫通する開口部を形成する工程と、前記開口
部から前記コレクタ層に不純物を注入する工程と、前記
第３の絶縁層を除去して前記開口部を通じて前記ベース
層に接続するように前記第２の絶縁層上にエミッタ導体
層を形成する工程と、前記エミッタ導体層から前記ベー
ス層に不純物を拡散してエミッタ層を形成する工程とを
含む半導体装置の製造方法であって、前記注入工程は、前記半導体基板の垂直方向より所定の
角度を持たせて注入することを特徴とする半導体装置の
製造方法。
【請求項６】注入工程は、開口部を形成するのに用い
たレジストマスクを除去せず、かつ第３の絶縁層を除去
する前に行う請求項４または５記載の半導体装置の製造
方法。
【請求項７】注入工程は、開口部を形成するのに用い
たレジストマスクを除去した後であって、かつ第３の絶
縁層を除去した後、エミッタ層を形成する前に行う請求
項４または５記載の半導体装置の製造方法。
【請求項８】所定の角度は変更可能である請求項４，
５，６または７記載の半導体装置の製造方法。
【請求項９】コレクタ層には、シリコン単結晶層を用
い、ベース層には、シリコン・ゲルマニウムまたはシリコン
・ゲルマニウム・カーボンの混晶層を用い、エミッタ層には、シリコン単結晶層を用い、ベース導体層には、シリコン単結晶層またはシリコン・
ゲルマニウムまたはシリコン・ゲルマニウム・カーボン
の混晶層を用い、エミッタ導体層には、シリコン多結晶層またはシリコン
単結晶層を用い、第３の絶縁層には、シリコン酸化膜を用い、第１の絶縁層には、シリコン窒化膜を用い、第２の絶縁層には、シリコン酸化膜を用い、サイドウォールには、シリコン窒化膜を用いる請求項
４，５，６，７または８記載の半導体装置の製造方法。