JP2003163344A - Semiconductor device and its fabricating method - Google Patents

Semiconductor device and its fabricating method

Info

Publication number
JP2003163344A
JP2003163344A JP2001360006A JP2001360006A JP2003163344A JP 2003163344 A JP2003163344 A JP 2003163344A JP 2001360006 A JP2001360006 A JP 2001360006A JP 2001360006 A JP2001360006 A JP 2001360006A JP 2003163344 A JP2003163344 A JP 2003163344A
Authority
JP
Japan
Prior art keywords
film
light receiving
diffusion layer
semiconductor substrate
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001360006A
Other languages
Japanese (ja)
Other versions
JP3952752B2 (en
Inventor
Tamotsu Shinohara
保 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001360006A priority Critical patent/JP3952752B2/en
Publication of JP2003163344A publication Critical patent/JP2003163344A/en
Application granted granted Critical
Publication of JP3952752B2 publication Critical patent/JP3952752B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a semiconductor device in which an antireflection film can be protected against damage due to etching and a light receiving window having an antireflection film of a uniform thickness can be formed. <P>SOLUTION: The semiconductor device comprises a semiconductor substrate 1 provided with an impurity diffusion layer for light receiving element, a silicon oxide film 18 and a silicon nitride film 19 provided on the impurity diffusion layer, electrodes 10 and 11 bonded to the impurity diffusion layer penetrating these silicon nitride film and silicon oxide film, a silicon oxide film 23 provided in order to insulate these electrodes, and a light receiving window 17 formed on the impurity diffusion layer while having the silicon oxide film 18 and the silicon nitride film 19 and being surrounded by the silicon oxide film 23, and the like. The silicon oxide film 18 and the silicon nitride film 19 are protected by a silicon nitride film 21, and the like, at the time of opening the silicon oxide film 23 selectively to form the light receiving window 17, and then exposed in the light receiving window 17 by removing the silicon nitride film 21, and the like. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、光信号を電気信
号に光電変換する受光素子と、その他の素子(例えばト
ランジスタ・容量素子・抵抗素子)とを同一半導体基板
に備えた受光素子混載型の半導体集積回路等に適用して
好適な半導体装置及びその製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light receiving element mixed type in which a light receiving element for photoelectrically converting an optical signal into an electric signal and other elements (for example, a transistor, a capacitance element, a resistance element) are provided on the same semiconductor substrate. The present invention relates to a semiconductor device suitable for application to a semiconductor integrated circuit and the like, and a manufacturing method thereof.

【0002】詳しくは、受光素子用の不純物拡散層を形
成した半導体基板面に反射防止用の膜と、保護用の膜を
積層した後、この保護用の膜を形成した半導体基板に不
純物拡散層に至る電極部を形成し、次に、この電極部を
形成した半導体基板に絶縁性の膜を形成し、この絶縁性
の膜を選択的に開口し保護用の膜を露出させて開口部を
形成することによって、反射防止用の膜を保護用の膜で
保護した状態で、電極部と開口部を形成できるように
し、エッチング処理による当該反射防止用の膜への加工
ダメージを阻止できるようにしたものである。
More specifically, after an antireflection film and a protective film are laminated on the surface of a semiconductor substrate on which an impurity diffusion layer for a light receiving element is formed, the impurity diffusion layer is formed on the semiconductor substrate on which the protective film is formed. Electrode part is formed, then an insulating film is formed on the semiconductor substrate on which the electrode part is formed, and the insulating film is selectively opened to expose the protective film to open the opening part. By forming it, the electrode portion and the opening can be formed in a state in which the antireflection film is protected by the protective film, so that the processing damage to the antireflection film due to the etching process can be prevented. It was done.

【0003】[0003]

【従来の技術】近年、光信号を電気信号に光電変換する
受光素子の動作領域は、ますます短波長化が進みつつあ
り、これに伴って、受光素子と他の素子とを混載した半
導体集積回路においては、如何に光電変換効率が良い受
光素子を設計するかが課題となっている。
2. Description of the Related Art In recent years, the operating area of a light-receiving element that photoelectrically converts an optical signal into an electric signal is becoming shorter and shorter, and along with this, a semiconductor integrated circuit in which the light-receiving element and other elements are mixedly mounted. In the circuit, how to design a light receiving element with high photoelectric conversion efficiency has been an issue.

【0004】そして、近年主流となりつつある高容量情
報記憶媒体である光ディスク装置等においては、波長λ
=400[nm]程度の短波長レーザに対応した受光素
子の設計が要求されている。
In an optical disk device or the like, which is a high-capacity information storage medium which has become mainstream in recent years, the wavelength λ
A design of a light receiving element corresponding to a short wavelength laser of about 400 nm is required.

【0005】受光素子の一つの特性として、レーザの入
射光のパワー[W]に対する光電流[A]を表わす受光
感度特性[A/W]がある。この受光感度特性は、レー
ザ光の波長が短くなるにつれて低くなる。また、レーザ
光の波長が短くなるにつれて、出力側の出力向上は技術
的に困難となる。例えば、波長λ=780[nm]程度
の赤色レーザと比べて、短波長レーザは出力の小さい物
しか作成できていない。
One of the characteristics of the light receiving element is the light receiving sensitivity characteristic [A / W] which represents the photocurrent [A] with respect to the power [W] of the incident light of the laser. This light receiving sensitivity characteristic becomes lower as the wavelength of the laser light becomes shorter. Further, as the wavelength of the laser light becomes shorter, it becomes technically difficult to improve the output on the output side. For example, as compared with a red laser having a wavelength of λ = 780 [nm], a short-wavelength laser can only be manufactured with a small output.

【0006】つまり、レーザ光の短波長化に伴って、受
光感度特性とレーザ出力は共に低下してしまうので、受
光感度(光電流)は内因かつ外因により必然的に低くな
ってしまうというという現状がある。そこで、短波長レ
ーザに対応した受光素子を製造できるようにするため
に、受光素子のPIN構造の最適化と、入射光の反射を
防止する反射防止膜の改善が進められている。
That is, as the wavelength of the laser light is shortened, both the light receiving sensitivity characteristic and the laser output are lowered, so that the light receiving sensitivity (photocurrent) is inevitably lowered due to both internal and external factors. There is. Therefore, in order to manufacture a light receiving element compatible with a short wavelength laser, the PIN structure of the light receiving element is optimized and an antireflection film for preventing reflection of incident light is being improved.

【0007】図8〜図11は従来例に係る半導体装置9
0の製造方法(その1〜4)を示す工程図である。この
半導体装置90は、受光素子とMIS(Metal Insulato
r Semiconductor Structure)型の容量素子等を混載し
た受光素子混載型半導体集積回路である。
8 to 11 show a semiconductor device 9 according to a conventional example.
It is process drawing which shows the manufacturing method (No. 1-4) of 0. This semiconductor device 90 includes a light receiving element and a MIS (Metal Insulato).
(r Semiconductor Structure) type capacitive element and the like are mixedly mounted on the light receiving element and the semiconductor integrated circuit.

【0008】図8Aに示すように、まず、半導体基板7
6に第1のシリコン酸化膜77を形成する。そして、こ
のシリコン酸化膜77上に第1のシリコン窒化膜78を
形成する。次に、容量素子形成領域のシリコン窒化膜7
8とシリコン酸化膜77をドライエッチングによって除
去する。
As shown in FIG. 8A, first, the semiconductor substrate 7
A first silicon oxide film 77 is formed at 6. Then, a first silicon nitride film 78 is formed on the silicon oxide film 77. Next, the silicon nitride film 7 in the capacitive element formation region
8 and the silicon oxide film 77 are removed by dry etching.

【0009】そして、図8Bに示すように、半導体基板
76の上方全面に第2のシリコン窒化膜79を形成す
る。このシリコン窒化膜79は、MIS容量素子の絶縁
膜(誘電体膜)であり、受光素子の反射防止膜でもあ
る。このように、受光素子の反射防止膜と容量素子の絶
縁膜とを同時に形成することにより、工程数の削減を果
たしている。図8Bに示すシリコン酸化膜77と、シリ
コン窒化膜78と、シリコン窒化膜79とから、受光素
子の反射防止膜87は構成される。次に、図8Cに示す
ように、受光素子形成領域と容量素子形成領域以外のシ
リコン窒化膜79及び78をドライエッチングにより除
去する。
Then, as shown in FIG. 8B, a second silicon nitride film 79 is formed on the entire upper surface of the semiconductor substrate 76. The silicon nitride film 79 is an insulating film (dielectric film) of the MIS capacitor element and also an antireflection film of the light receiving element. Thus, the number of steps is reduced by simultaneously forming the antireflection film of the light receiving element and the insulating film of the capacitive element. The antireflection film 87 of the light receiving element is composed of the silicon oxide film 77, the silicon nitride film 78, and the silicon nitride film 79 shown in FIG. 8B. Next, as shown in FIG. 8C, the silicon nitride films 79 and 78 other than the light receiving element forming region and the capacitor element forming region are removed by dry etching.

【0010】そして、図9Aに示すように、受光素子の
アノード用電極部を形成する領域にあるシリコン酸化膜
77を除去する。そして、半導体基板76の上方全面に
ポリシリコン膜80を形成する。このポリシリコン膜8
0は、受光素子のアノード用電極部の他に、トランジス
タ(図示せず)や容量素子の電極部、抵抗素子(図示せ
ず)自体等に使用するものである。
Then, as shown in FIG. 9A, the silicon oxide film 77 in the region for forming the anode electrode portion of the light receiving element is removed. Then, a polysilicon film 80 is formed on the entire upper surface of the semiconductor substrate 76. This polysilicon film 8
In addition to the anode electrode portion of the light receiving element, 0 is used for a transistor (not shown), an electrode portion of a capacitive element, a resistance element (not shown) itself, and the like.

【0011】次に、図9Bに示すように、ポリシリコン
膜80に選択的にドライエッチング(プラズマエッチン
グ、又はリアクティブイオンエッチング等)を施して、
当該ポリシリコン膜80を電極形状にする。このとき、
反射防止膜上のポリシリコン膜80を除去する。これ
は、ポリシリコン膜の高反射率が、受光素子の受光感度
低下を招くからである。
Next, as shown in FIG. 9B, the polysilicon film 80 is selectively dry-etched (plasma etching, reactive ion etching or the like),
The polysilicon film 80 is formed into an electrode shape. At this time,
The polysilicon film 80 on the antireflection film is removed. This is because the high reflectance of the polysilicon film lowers the light receiving sensitivity of the light receiving element.

【0012】ポリシリコン膜80を電極形状に加工した
後、図9Cに示すように、第2のシリコン酸化膜81を
形成する。これは、半導体基板76にダブルポリシリコ
ン構造を持つトランジスタ(図示せず)を形成する際
に、ファーストポリシリコンとセカンドポリシリコン膜
との絶縁を保つためである。次に、シリコン酸化膜81
及び77を選択的に除去して、受光素子と、容量素子等
の電極部用の開口部を形成する。
After processing the polysilicon film 80 into an electrode shape, a second silicon oxide film 81 is formed as shown in FIG. 9C. This is to maintain insulation between the first polysilicon film and the second polysilicon film when a transistor (not shown) having a double polysilicon structure is formed on the semiconductor substrate 76. Next, the silicon oxide film 81
And 77 are selectively removed to form a light receiving element and an opening for an electrode portion such as a capacitor.

【0013】次に、図10Aに示す半導体基板76の上
方全面にAl化合物82を形成し、当該Al化合物82
に選択的にエッチング処理を施す。これにより、受光素
子のカソード電極等を形成する。
Next, an Al compound 82 is formed on the entire upper surface of the semiconductor substrate 76 shown in FIG. 10A, and the Al compound 82 is formed.
Is selectively etched. As a result, the cathode electrode and the like of the light receiving element are formed.

【0014】Al化合物82を形成した後、図10Bに
示すように、上層配線との配線層間膜として第3のシリ
コン酸化膜83を形成する。図10Bにおいて、反射防
止膜87上のシリコン酸化膜81及び83の膜厚は、合
わせて1μm程度である。
After forming the Al compound 82, as shown in FIG. 10B, a third silicon oxide film 83 is formed as a wiring interlayer film with the upper wiring. In FIG. 10B, the total thickness of the silicon oxide films 81 and 83 on the antireflection film 87 is about 1 μm.

【0015】次に、図10Cに示すように、パシベーシ
ョン膜となる第3のシリコン窒化膜84を形成する。そ
して、図11Aに示すように、このシリコン窒化膜84
を選択的にドライエッチングして下地のシリコン酸化膜
83を露出させ、受光素子の受光領域に開口部85を形
成する。
Next, as shown in FIG. 10C, a third silicon nitride film 84 to be a passivation film is formed. Then, as shown in FIG. 11A, this silicon nitride film 84
Is selectively dry-etched to expose the underlying silicon oxide film 83, and an opening 85 is formed in the light receiving region of the light receiving element.

【0016】次に、図11Bに示すように、受光素子の
受光領域を開口するようにして、シリコン窒化膜84上
にレジストパターン86を形成する。このとき、受光領
域に形成した開口部85の内壁をレジストパターン86
で覆う。図11Bにおいて、開口部85の内壁からその
中心方向へ延出するレジストパターン86の幅h’は、
数μm程度である。この幅h’は、後工程でシリコン酸
化膜83及び81をウエットエッチングして受光窓部8
8(図11C参照)を形成する際の、サイドエッチング
量に応じて設定する。
Next, as shown in FIG. 11B, a resist pattern 86 is formed on the silicon nitride film 84 so as to open the light receiving region of the light receiving element. At this time, the resist pattern 86 is formed on the inner wall of the opening 85 formed in the light receiving region.
Cover with. In FIG. 11B, the width h ′ of the resist pattern 86 extending from the inner wall of the opening 85 toward the center thereof is
It is about several μm. This width h ′ is obtained by wet-etching the silicon oxide films 83 and 81 in a post process and receiving the light receiving window portion 8
8 (see FIG. 11C) is set in accordance with the side etching amount.

【0017】そして、このレジストパターン86をマス
クにして、図11Cに示すように、1μm程度のシリコ
ン酸化膜83及び81をエッチングして除去する。この
シリコン酸化膜83及び81のエッチングは、ドライエ
ッチングではなく、ウエットエッチングで行う。これ
は、下地の反射防止膜87へのエッチングダメージを回
避するためである。
Then, using this resist pattern 86 as a mask, the silicon oxide films 83 and 81 of about 1 μm are etched and removed as shown in FIG. 11C. The etching of the silicon oxide films 83 and 81 is performed by wet etching instead of dry etching. This is to avoid etching damage to the underlying antireflection film 87.

【0018】また、ウエットエッチングを採用したこと
により、シリコン酸化膜83及び81は、図11Cの実
線矢印で示すように、数μm程度サイドエッチングされ
てしまう。しかしながら、このサイドエッチング量に応
じて、レジストパターン86の幅h’(図11B参照)
の値を予め設定しておくことにより、シリコン窒化膜8
4下方までのサイドエッチングの進行を防止できる。
Further, by adopting the wet etching, the silicon oxide films 83 and 81 are side-etched by about several μm as shown by the solid arrow in FIG. 11C. However, depending on this side etching amount, the width h ′ of the resist pattern 86 (see FIG. 11B).
By previously setting the value of
4 It is possible to prevent the progress of the side etching down to below.

【0019】このようにして、受光素子の受光領域に受
光窓部(受光部)88を形成する。受光窓部88を形成
した後、レジストパターン86を除去して、受光素子
と、MIS型の容量素子等を混載した半導体装置90を
完成する。
In this way, the light receiving window portion (light receiving portion) 88 is formed in the light receiving region of the light receiving element. After forming the light receiving window portion 88, the resist pattern 86 is removed to complete the semiconductor device 90 in which the light receiving element and the MIS type capacitance element and the like are mounted together.

【0020】[0020]

【発明が解決しようとする課題】ところで、従来方式に
係る半導体装置90の製造方法によれば、図12Aに示
すように、受光素子形成領域の反射防止膜87上にポリ
シリコン膜80を形成した後、当該ポリシリコン膜80
を選択的にドライエッチングして除去していた。
By the way, according to the method of manufacturing the semiconductor device 90 according to the conventional method, as shown in FIG. 12A, the polysilicon film 80 is formed on the antireflection film 87 in the light receiving element formation region. After that, the polysilicon film 80
Were selectively removed by dry etching.

【0021】このため、ポリシリコン膜80を除去する
際に、下地の反射防止膜87がオーバエッチングされて
しまい、当該反射防止膜87の膜厚が半導体基板(ウェ
ハ)の面内やロット内で不均一になってしまうおそれが
あった。
Therefore, when the polysilicon film 80 is removed, the underlying antireflection film 87 is over-etched, and the thickness of the antireflection film 87 is within the plane of the semiconductor substrate (wafer) or within the lot. There was a risk of becoming uneven.

【0022】例えば、シリコン窒化膜84等を成膜する
減圧CVD(Chemical Vapor Deposition)装置の成膜
ばらつきはウェハ面内で3%程度であるのに対し、ドラ
イエッチング装置のエッチング量のばらつきはウェハ面
内で数10%もある。
For example, a low pressure CVD (Chemical Vapor Deposition) apparatus for forming a silicon nitride film 84 or the like has a film-forming variation of about 3% within the wafer surface, whereas a dry etching apparatus has a variation of etching amount on the wafer. There are several 10% in the plane.

【0023】このように、反射防止膜87の膜厚が不均
一になってしまうと、受光窓部88へ入射する光の反射
率、屈折率、吸収率等が異なってしまい、ウェハ面内や
ロット内のチップ(集積回路)間で、受光素子の受光感
度が異なってしまうという問題があった。
As described above, if the film thickness of the antireflection film 87 becomes uneven, the reflectance, the refractive index, the absorptivity, etc. of the light incident on the light receiving window portion 88 will be different, and thus the in-plane or the wafer surface will be different. There is a problem that the light receiving sensitivity of the light receiving element is different among the chips (integrated circuits) in the lot.

【0024】また、上述した反射防止膜(以下で、反射
防止用の膜ともいう)87へのドライエッチングを回避
するために、図11Cに示す受光窓部88を形成する際
には、シリコン酸化膜83及び81をウエットエッチン
グして除去していた。このため、図12Bに示すよう
に、受光窓部88には数μm程度の幅を有するテーパ部
89A及び89Bが形成されてしまい、チップ面積のさ
らなる縮小化が困難であるという問題があった。
In order to avoid the dry etching of the antireflection film (hereinafter, also referred to as antireflection film) 87, the silicon oxide film is formed when the light receiving window portion 88 shown in FIG. 11C is formed. The films 83 and 81 were removed by wet etching. For this reason, as shown in FIG. 12B, the light receiving window portion 88 has taper portions 89A and 89B having a width of about several μm, which makes it difficult to further reduce the chip area.

【0025】そこで、この発明はこのような問題を解決
したものであって、エッチング処理による反射防止用の
膜への加工ダメージを阻止できるようにすると共に、膜
厚の均一な反射防止用の膜を有した受光窓部を形成でき
るようにした半導体装置及びその製造方法の提供を目的
とする。
Therefore, the present invention solves such a problem by making it possible to prevent the processing damage to the antireflection film due to the etching process and to prevent the antireflection film from having a uniform film thickness. It is an object of the present invention to provide a semiconductor device capable of forming a light receiving window portion having a groove and a manufacturing method thereof.

【0026】[0026]

【課題を解決するための手段】上述した課題は、受光素
子を有する半導体装置において、この受光素子用の不純
物拡散層が設けられた半導体基板と、この半導体基板の
不純物拡散層上に設けられた反射防止用の膜と、この反
射防止用の膜を貫いて不純物拡散層に接合された電極部
と、この電極部を絶縁するために設けられた絶縁性の膜
と、不純物拡散層上に反射防止用の膜を有して絶縁性の
膜に囲まれた受光窓部とを備え、反射防止用の膜は、絶
縁性の膜を選択的に開口して受光窓部を形成する際には
保護用の膜により保護され、その後、この保護用の膜を
除去することにより受光窓部内に露出して成ることを特
徴とする半導体装置によって解決される。
In the semiconductor device having a light receiving element, the above-mentioned problems are provided in a semiconductor substrate provided with an impurity diffusion layer for the light receiving element, and provided on the impurity diffusion layer of the semiconductor substrate. An antireflection film, an electrode part that penetrates the antireflection film and is joined to the impurity diffusion layer, an insulating film provided to insulate the electrode part, and a reflection on the impurity diffusion layer. And a light receiving window portion surrounded by an insulating film having an anti-reflection film, and the anti-reflection film is formed when the light receiving window portion is formed by selectively opening the insulating film. This is solved by a semiconductor device, which is protected by a protective film and then exposed in the light receiving window portion by removing the protective film.

【0027】本発明に係る半導体装置によれば、膜厚の
均一な反射防止用の膜を有した受光窓部を形成すること
ができる。本発明に係る半導体装置の製造方法は、半導
体基板に受光素子を含む半導体装置を製造する方法であ
って、この半導体基板に受光素子用の不純物拡散層を形
成する工程と、この不純物拡散層を形成した半導体基板
面に反射防止用の膜を形成する工程と、この反射防止用
の膜上に保護用の膜を形成する工程と、この保護用の膜
を形成した半導体基板に不純物拡散層に至る電極部を形
成する工程と、この電極部を形成した半導体基板に絶縁
性の膜を形成する工程と、この絶縁性の膜を選択的に開
口し保護用の膜を露出させて、開口部を形成する工程
と、この開口部から露出した保護用の膜を除去して受光
窓部を形成する工程とを有することを特徴とするもので
ある。
According to the semiconductor device of the present invention, it is possible to form the light receiving window portion having the antireflection film having a uniform film thickness. A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device including a light receiving element on a semiconductor substrate, which comprises a step of forming an impurity diffusion layer for the light receiving element on the semiconductor substrate, and a step of forming the impurity diffusion layer. A step of forming an antireflection film on the surface of the formed semiconductor substrate, a step of forming a protective film on the antireflection film, and an impurity diffusion layer on the semiconductor substrate on which the protective film is formed. The step of forming the electrode part reaching the electrode part, the step of forming an insulating film on the semiconductor substrate on which the electrode part is formed, and selectively opening the insulating film to expose the protective film to form the opening part. And a step of removing the protective film exposed from the opening to form the light receiving window.

【0028】本発明に係る半導体装置の製造方法によれ
ば、反射防止用の膜を保護用の膜で保護した状態で、電
極部と開口部を形成できるので、エッチング処理による
当該反射防止用の膜への加工ダメージを阻止できる。従
って、この開口部から露出した保護用の膜を除去するこ
とにより、膜厚の均一な反射防止用の膜を有した受光窓
部を形成することができる。
According to the method of manufacturing a semiconductor device of the present invention, the electrode portion and the opening can be formed in a state in which the antireflection film is protected by the protective film. Prevents processing damage to the film. Therefore, by removing the protective film exposed from the opening, it is possible to form the light receiving window having the antireflection film having a uniform thickness.

【0029】[0029]

【発明の実施の形態】以下図面を参照しながら、この発
明の実施形態に係る半導体装置及びその製造方法、半導
体製造装置について説明する。図1は本発明の実施形態
に係る半導体装置100の構成例を示す断面図である。
BEST MODE FOR CARRYING OUT THE INVENTION A semiconductor device, a method for manufacturing the same, and a semiconductor manufacturing apparatus according to embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a configuration example of a semiconductor device 100 according to an embodiment of the present invention.

【0030】この実施形態では、受光素子用の不純物拡
散層を形成した半導体基板面に反射防止用の膜と、保護
用の膜を積層した後、この保護用の膜を形成した半導体
基板に不純物拡散層に至る電極部を形成し、次に、この
電極部を形成した半導体基板に絶縁性の膜を形成し、こ
の絶縁性の膜を選択的に開口し保護用の膜を露出させて
開口部を形成し、反射防止用の膜を保護用の膜で保護し
た状態で、電極部と開口部を形成できるようにし、エッ
チング処理による当該反射防止用の膜への加工ダメージ
を阻止できるようにすると共に、この開口部から露出し
た保護用の膜を除去して、膜厚の均一な反射防止用の膜
を有した受光窓部を形成できるようにしたものである。
In this embodiment, an antireflection film and a protective film are laminated on the surface of the semiconductor substrate on which the impurity diffusion layer for the light receiving element is formed, and then the semiconductor substrate on which the protective film is formed has impurities. An electrode part is formed to reach the diffusion layer, then an insulating film is formed on the semiconductor substrate on which the electrode part is formed, and the insulating film is selectively opened to expose the protective film and open. Part and the antireflection film is protected by the protection film so that the electrode part and the opening can be formed so that the processing damage to the antireflection film due to the etching process can be prevented. At the same time, the protective film exposed from the opening can be removed to form the light receiving window having the antireflection film having a uniform film thickness.

【0031】始めに、この半導体装置100について説
明する。図1に示すように、この半導体装置100は、
受光信号を電気信号に光電変換する受光素子(フォトダ
イオード)60と、MIS型の容量素子(以下で、容量
素子ともいう)70と、バイポーラ素子(図示せず)
と、抵抗素子(図示せず)等を同一半導体基板に混載し
た受光素子混載型の半導体集積回路である。
First, the semiconductor device 100 will be described. As shown in FIG. 1, the semiconductor device 100 is
A light-receiving element (photodiode) 60 that photoelectrically converts a light-receiving signal into an electric signal, a MIS-type capacitance element (hereinafter, also referred to as a capacitance element) 70, and a bipolar element (not shown)
And a resistance element (not shown) and the like are mixedly mounted on the same semiconductor substrate.

【0032】まず、この半導体装置100は、半導体基
板1を備えている。この半導体基板1は、例えばP型シ
リコン等からなる半導体ウェハであるである。この半導
体基板1の受光素子60を含む一方の領域には、図1に
示すような不純物拡散層の一例となるPIN構造、即
ち、受光領域の表面を占めるp+(p型不純物)拡散層
6と、このp+拡散層6を囲むi(低不純物)層7と、
このi層をさらに囲むn+(n型不純物)拡散層8とが
設けられている。また、この半導体基板1の容量素子を
含む他方の領域には、n+拡散層12が設けられてい
る。このn+拡散層12は、容量素子70の下部電極と
して機能するものである。
First, the semiconductor device 100 includes a semiconductor substrate 1. The semiconductor substrate 1 is a semiconductor wafer made of, for example, P-type silicon. In one region including the light receiving element 60 of the semiconductor substrate 1, a PIN structure as an example of the impurity diffusion layer as shown in FIG. 1, that is, a p + (p-type impurity) diffusion layer 6 occupying the surface of the light receiving region 6 is formed. And an i (low impurity) layer 7 surrounding the p + diffusion layer 6,
An n + (n-type impurity) diffusion layer 8 further surrounding the i layer is provided. An n + diffusion layer 12 is provided in the other region of the semiconductor substrate 1 including the capacitive element. The n + diffusion layer 12 functions as a lower electrode of the capacitive element 70.

【0033】この半導体基板1には、上述したp+拡散
層6を覆うようにして反射防止用の膜(以下で、反射防
止膜ともいう)が設けられている。この反射防止膜は、
第1のシリコン酸化膜18と、この第1のシリコン酸化
膜18上に設けられた第1のシリコン窒化膜19とから
なる積層構造を有している。この反射防止膜は、受光素
子の受光窓部(受光部)へ入射した光の反射を抑えて、
当該光をp+拡散層6まで到達させる機能を有するもの
である。
The semiconductor substrate 1 is provided with an antireflection film (hereinafter also referred to as an antireflection film) so as to cover the above-mentioned p + diffusion layer 6. This antireflection film is
It has a laminated structure composed of a first silicon oxide film 18 and a first silicon nitride film 19 provided on the first silicon oxide film 18. This antireflection film suppresses the reflection of light incident on the light receiving window portion (light receiving portion) of the light receiving element,
It has a function of allowing the light to reach the p + diffusion layer 6.

【0034】図1において、シリコン酸化膜18の厚さ
は、例えば、50nm程度であり、シリコン窒化膜19
の厚さは、例えば、30nm程度である。また、反射防
止膜を構成する膜の種類と、各々の膜厚等は、受光窓部
へ入射する光の波長と、光量等に応じて任意に設定可能
である。
In FIG. 1, the thickness of the silicon oxide film 18 is, for example, about 50 nm, and the silicon nitride film 19 is used.
Has a thickness of, for example, about 30 nm. In addition, the type of film forming the antireflection film, the film thickness of each film, and the like can be arbitrarily set according to the wavelength of light entering the light receiving window portion, the amount of light, and the like.

【0035】次に、受光窓部を除くシリコン窒化膜19
上には、下地膜の一例となる第2のシリコン酸化膜20
が設けられている。このシリコン酸化膜20の膜厚は、
例えば、100nm程度である。さらに、このシリコン
酸化膜20上には保護用の膜の一例となる第2のシリコ
ン窒化膜21が設けられている。このシリコン窒化膜2
1の膜厚は、例えば、50nm程度である。これらのシ
リコン酸化膜20及びシリコン窒化膜21については、
後で説明する。
Next, the silicon nitride film 19 excluding the light receiving window portion
A second silicon oxide film 20 as an example of a base film is formed on the upper surface.
Is provided. The film thickness of the silicon oxide film 20 is
For example, it is about 100 nm. Further, a second silicon nitride film 21 which is an example of a protective film is provided on the silicon oxide film 20. This silicon nitride film 2
The film thickness of 1 is, for example, about 50 nm. Regarding the silicon oxide film 20 and the silicon nitride film 21,
I will explain later.

【0036】そして、このシリコン窒化膜21上には、
第3のシリコン酸化膜22が設けられている。このシリ
コン酸化膜22は、ダブルポリシリコン構造を持つトラ
ンジスタ(図示せず)のファーストポリシリコンとセカ
ンドポリシリコン間を絶縁する機能を有する膜である。
従って、ダブルポリシリコン構造を持つトランジスタ等
を半導体基板1に混載しない場合には、当該シリコン酸
化膜22を省略することもできる。
Then, on the silicon nitride film 21,
A third silicon oxide film 22 is provided. The silicon oxide film 22 is a film having a function of insulating between first polysilicon and second polysilicon of a transistor (not shown) having a double polysilicon structure.
Therefore, when a transistor or the like having a double polysilicon structure is not mounted on the semiconductor substrate 1, the silicon oxide film 22 can be omitted.

【0037】また、半導体基板1のp+拡散層6上と、
+拡散層8上には、上述した反射防止膜と、シリコン
酸化膜20と、シリコン窒化膜21と、シリコン酸化膜
22を貫くコンタクトホールが設けられている。
On the p + diffusion layer 6 of the semiconductor substrate 1,
On the n + diffusion layer 8, the above-described antireflection film, the silicon oxide film 20, the silicon nitride film 21, and the contact hole penetrating the silicon oxide film 22 are provided.

【0038】このp+拡散層6上のコンタクトホールに
は、例えば、カソード用の電極部11が設けられてい
る。この電極部11は、Al化合物膜からなるものであ
る。また、n+拡散層8上のコンタクトホールには、例
えば、アノード用の電極部10が設けられている。この
電極部10は、例えば、ポリシリコン膜と、Al化合物
膜とからなる積層構造を有している。
In the contact hole on the p + diffusion layer 6, for example, an electrode portion 11 for the cathode is provided. The electrode portion 11 is made of an Al compound film. Further, in the contact hole on the n + diffusion layer 8, for example, an electrode portion 10 for an anode is provided. The electrode portion 10 has a laminated structure including, for example, a polysilicon film and an Al compound film.

【0039】図1において、電極部11に負電圧(−)
を印加してi層7を空乏層化させ、この状態で受光窓部
へ光信号を入射させると、入射した光信号は該空乏層で
電気信号(正孔と電子)に光電変換される。そして、発
生した電子は電極部10に流れ、正孔は電極部11に流
れる。
In FIG. 1, a negative voltage (-) is applied to the electrode portion 11.
Is applied to deplete the i layer 7 and an optical signal is made incident on the light receiving window portion in this state, the incident optical signal is photoelectrically converted into an electric signal (hole and electron) in the depletion layer. Then, the generated electrons flow to the electrode portion 10, and the holes flow to the electrode portion 11.

【0040】一方、半導体基板1のn+拡散層12上に
も、反射防止膜と、シリコン酸化膜20と、シリコン窒
化膜21と、シリコン酸化膜22を貫くコンタクトホー
ルが設けられており、当該コンタクトホールには下部電
極(n+拡散層)と接続された電極部27が設けられて
いる。この電極部27は、Al化合物膜からなるもので
ある。
On the other hand, a contact hole penetrating the antireflection film, the silicon oxide film 20, the silicon nitride film 21, and the silicon oxide film 22 is also provided on the n + diffusion layer 12 of the semiconductor substrate 1. An electrode portion 27 connected to the lower electrode (n + diffusion layer) is provided in the contact hole. The electrode portion 27 is made of an Al compound film.

【0041】また、n+拡散層12上の反射防止膜には
所定面積の開口部が設けられており、当該開口部には絶
縁性のシリコン窒化膜21が設けられている。容量素子
70では、このシリコン窒化膜21が誘電体膜となる。
さらに、この誘電体膜としてのシリコン窒化膜21上に
は、上部電極となる電極部29が設けられている。この
電極部29は、例えば、ポリシリコン膜と、Al化合物
膜とからなる積層構造を有している。
The antireflection film on the n + diffusion layer 12 is provided with an opening having a predetermined area, and the insulating silicon nitride film 21 is provided in the opening. In the capacitive element 70, the silicon nitride film 21 serves as a dielectric film.
Further, an electrode portion 29 serving as an upper electrode is provided on the silicon nitride film 21 as the dielectric film. The electrode portion 29 has a laminated structure including, for example, a polysilicon film and an Al compound film.

【0042】図1において、上部電極となる電極部29
に正電圧(+)を印加し、かつ、n +拡散層12と接続
する電極部27に負電圧(−)を印加することによっ
て、印加電圧に応じた電荷を容量素子70に蓄積でき
る。
In FIG. 1, an electrode portion 29 serving as an upper electrode
Positive voltage (+) is applied to +Connection with diffusion layer 12
By applying a negative voltage (-) to the electrode section 27
Therefore, the electric charge according to the applied voltage can be stored in the capacitor 70.
It

【0043】そして、これらの電極部27及び29等を
覆うようにして、受光窓部を除く半導体基板1の上方に
は、絶縁性の膜の一例となる第4のシリコン酸化膜23
が設けられている。このシリコン酸化膜23によって、
上述した電極や、配線パターン間は十分に絶縁されてい
る。このシリコン酸化膜23の膜厚は、例えば、900
nm程度である。
A fourth silicon oxide film 23, which is an example of an insulating film, is formed above the semiconductor substrate 1 except the light receiving window so as to cover these electrode portions 27 and 29 and the like.
Is provided. With this silicon oxide film 23,
The electrodes and the wiring patterns described above are sufficiently insulated. The film thickness of the silicon oxide film 23 is, for example, 900
It is about nm.

【0044】また、このシリコン酸化膜23には、第3
のシリコン窒化膜24が設けられている。このシリコン
窒化膜24は、いわゆるパシベーション膜であり、当該
半導体装置100を水分、パッケージ(図示せず)によ
る応力等から保護するためのものである。このシリコン
窒化膜24の膜厚は、例えば、1μm程度である。ま
た、図1に示す半導体装置100では、上述したシリコ
ン酸化膜18、20、22、23とシリコン窒化膜1
9、21、24に囲まれたp+拡散層6上に受光窓部1
7が設けられている。
The silicon oxide film 23 has a third
Of the silicon nitride film 24. The silicon nitride film 24 is a so-called passivation film, and is for protecting the semiconductor device 100 from moisture, stress due to a package (not shown), and the like. The film thickness of the silicon nitride film 24 is, for example, about 1 μm. In the semiconductor device 100 shown in FIG. 1, the silicon oxide films 18, 20, 22, 23 and the silicon nitride film 1 described above are used.
The light receiving window portion 1 is formed on the p + diffusion layer 6 surrounded by 9, 21, and 24.
7 is provided.

【0045】ところで、この半導体装置100では、図
7Bに示すシリコン窒化膜21とn +拡散層12間に
は、実線矢印で示すように、第1のシリコン酸化膜18
と、第1のシリコン窒化膜19と、第2のシリコン酸化
膜20とが設けられている。即ち、従来方式の半導体装
置90と比べて、当該間に100nm程度の厚さを有し
たシリコン酸化膜20が追加されている。従って、誘電
体膜として使用部分以外のシリコン窒化膜21とn+
散層12間の離隔距離を増大できるので、容量素子70
の寄生容量を確実に低減できる。
By the way, in the semiconductor device 100, as shown in FIG.
7B and silicon nitride film 21 and n +Between the diffusion layers 12
Is the first silicon oxide film 18 as indicated by the solid arrow.
And a first silicon nitride film 19 and a second silicon oxide film.
A membrane 20 is provided. That is, the conventional semiconductor device
Compared with the device 90, it has a thickness of about 100 nm between them.
A silicon oxide film 20 is added. Therefore, dielectric
The silicon nitride film 21 and n other than the portion used as the body film+Expansion
Since the separation distance between the diffusion layers 12 can be increased, the capacitive element 70
The parasitic capacitance of can be reliably reduced.

【0046】次に、本発明に係る半導体装置の製造方法
について説明する。図2〜図6は半導体装置100の製
造方法(その1〜5)を示す工程図である。ここでは、
上述した半導体装置100を製造する場合を想定する。
Next, a method of manufacturing the semiconductor device according to the present invention will be described. 2 to 6 are process diagrams showing a method of manufacturing the semiconductor device 100 (Nos. 1 to 5). here,
It is assumed that the semiconductor device 100 described above is manufactured.

【0047】まず、図2Aに示すように、上述したp+
拡散層6、i層7、n+拡散層8、n +拡散層12等の不
純物拡散層を半導体基板1に形成する。これらの形成
は、イオン注入や、熱拡散等の周知の製造技術によって
行う。
First, as shown in FIG. 2A, the above-mentioned p+
Diffusion layer 6, i layer 7, n+Diffusion layer 8, n +Diffusion layer 12 etc.
A pure substance diffusion layer is formed on the semiconductor substrate 1. Formation of these
Is produced by well-known manufacturing techniques such as ion implantation and thermal diffusion.
To do.

【0048】次に、この半導体基板1上に、反射防止用
の膜の一例となる、第1のシリコン酸化膜18と第1の
シリコン窒化膜19を順次形成する。このシリコン酸化
膜18の形成は、例えば、半導体基板1を熱酸化して行
う。また、シリコン窒化膜19の形成は、LP(Low Pr
essure)CVD等によって行う。反射防止膜を形成した
後、当該膜上に下地膜の一例となる第2のシリコン酸化
膜20を形成する。このシリコン酸化膜20の形成方法
は、例えば、CVD法である。
Next, on the semiconductor substrate 1, a first silicon oxide film 18 and a first silicon nitride film 19, which are an example of an antireflection film, are sequentially formed. The silicon oxide film 18 is formed, for example, by thermally oxidizing the semiconductor substrate 1. The formation of the silicon nitride film 19 is performed by LP (Low Pr
essure) CVD or the like. After forming the antireflection film, a second silicon oxide film 20 as an example of a base film is formed on the film. The method of forming the silicon oxide film 20 is, for example, the CVD method.

【0049】次に、MIS型の容量素子70(図1参
照)を形成する領域(以下で、容量素子形成領域ともい
う)を開口するレジストパターン(図示せず)を、シリ
コン酸化膜20上に形成する。このレジストパターンの
形成は、例えば、フォトリソグラフィによって行う。
Next, a resist pattern (not shown) for opening a region (hereinafter, also referred to as a capacitive element forming region) where the MIS type capacitive element 70 (see FIG. 1) is formed is formed on the silicon oxide film 20. Form. The resist pattern is formed by, for example, photolithography.

【0050】そして、このレジストパターンをマスクに
して、シリコン酸化膜20と、シリコン窒化膜19と、
シリコン酸化膜18とを順次エッチングして除去する。
このエッチング処理は、例えば、CF4等のF系ガスを
用いたドライエッチングによって行う。上述したエッチ
ング処理を完了した後、周知の製造技術であるアッシン
グによって、レジストパターンを除去する。
Then, using this resist pattern as a mask, the silicon oxide film 20, the silicon nitride film 19, and the
The silicon oxide film 18 and the silicon oxide film 18 are sequentially etched and removed.
This etching process is performed by, for example, dry etching using an F-based gas such as CF 4 . After the etching process described above is completed, the resist pattern is removed by ashing which is a well-known manufacturing technique.

【0051】そして、図2Bに示すように、容量素子形
成領域のn+拡散層12と接するようにして、保護用の
膜の一例となる第2のシリコン窒化膜21を半導体基板
1の上方全面に形成する。このシリコン窒化膜21は、
容量素子の誘電体膜として機能するものである。
Then, as shown in FIG. 2B, a second silicon nitride film 21, which is an example of a protective film, is formed on the entire upper surface of the semiconductor substrate 1 so as to be in contact with the n + diffusion layer 12 in the capacitive element formation region. To form. This silicon nitride film 21 is
It functions as a dielectric film of a capacitive element.

【0052】次に、受光素子を形成する領域(以下で、
受光素子形成領域ともいう)のp+拡散層6上と、容量
素子形成領域を覆うレジストパターン(図示せず)をシ
リコン窒化膜21上に形成する。そして、このレジスト
パターンをマスクにして、第2シリコン窒化膜にドライ
エッチング処理を施す。これにより、図2Cに示すよ
う、n+拡散層6上と容量素子形成領域を除いて、シリ
コン窒化膜21を除去する。
Next, a region for forming a light receiving element (hereinafter,
A resist pattern (not shown) covering the p + diffusion layer 6 of the light receiving element forming region) and the capacitor element forming region is formed on the silicon nitride film 21. Then, using this resist pattern as a mask, the second silicon nitride film is dry-etched. As a result, as shown in FIG. 2C, the silicon nitride film 21 is removed except on the n + diffusion layer 6 and the capacitive element formation region.

【0053】このレジストパターンをアッシングして除
去した後、図3Aに示すように、電極部11(図1参
照)形成する領域を開口したレジストパターン35を形
成する。そして、このレジストパターン35をマスクに
して、シリコン酸化膜20と、シリコン窒化膜19と、
シリコン酸化膜18を順次エッチングして除去し、n+
拡散層8を露出させる。このエッチング処理は、ドライ
エッチングによって行う。
After removing this resist pattern by ashing, as shown in FIG. 3A, a resist pattern 35 having an opening in a region where the electrode portion 11 (see FIG. 1) is formed is formed. Then, using the resist pattern 35 as a mask, the silicon oxide film 20, the silicon nitride film 19, and
The silicon oxide film 18 is sequentially removed by etching, and n +
The diffusion layer 8 is exposed. This etching process is performed by dry etching.

【0054】次に、レジストパターン35をアッシング
して除去する。そして、図3Bに示すように、半導体基
板1の上方全面にポリシリコン膜32を形成する。この
ポリシリコン膜32は、上述した受光素子60の電極部
や、容量素子70の電極部に使用すると共に、トランジ
スタ(図示せず)の電極部や、抵抗素子(図示せず)本
体としても使用するものである。このポリシリコン膜3
2の形成は、例えば、LPCVD等によって行う。
Next, the resist pattern 35 is removed by ashing. Then, as shown in FIG. 3B, a polysilicon film 32 is formed on the entire upper surface of the semiconductor substrate 1. The polysilicon film 32 is used not only for the electrode portion of the light receiving element 60 and the electrode portion of the capacitive element 70 described above, but also for the electrode portion of the transistor (not shown) and the main body of the resistance element (not shown). To do. This polysilicon film 3
The formation of 2 is performed, for example, by LPCVD.

【0055】ポリシリコン膜32を形成した後、POC
3ガス等を使用して、当該ポリシリコン膜32にリン
をドーピングする。これにより、ポリシリコン膜32に
導電性を持たせることができる。
After forming the polysilicon film 32, the POC is formed.
The polysilicon film 32 is doped with phosphorus using l 3 gas or the like. As a result, the polysilicon film 32 can have conductivity.

【0056】次に、受光素子の電極部10(図1参照)
を形成する領域、及び容量素子形成領域を覆うレジスト
パターン(図示せず)を、ポリシリコン膜32上に形成
する。
Next, the electrode portion 10 of the light receiving element (see FIG. 1)
A resist pattern (not shown) is formed on the polysilicon film 32 so as to cover the region for forming the capacitor and the region for forming the capacitive element.

【0057】そして、このレジストパターンをマスクに
して、ポリシリコン膜32をドライエッチングする。こ
れにより、図3Cに示すように、受光素子の電極部11
(図1参照)下層部と、容量素子の電極部29(図1参
照)下層部とを形成できる。また、このレジストパター
ンの形状を、上述したトランジスタ等のゲート電極や、
抵抗素子本体等の形状と、形成領域にも対応させてお
く。これにより、ポリシリコン膜32から、トランジス
タの電極部や、抵抗素子本体等を形成できる。このドラ
イエッチングには、例えば、CF4や、CF4−O2等の
エッチングガスを使用する。
Then, using this resist pattern as a mask, the polysilicon film 32 is dry-etched. As a result, as shown in FIG. 3C, the electrode portion 11 of the light receiving element is formed.
(See FIG. 1) A lower layer portion and an electrode portion 29 (see FIG. 1) lower layer portion of the capacitive element can be formed. In addition, the shape of this resist pattern, the gate electrode of the transistor or the like described above,
The shape of the resistive element body and the like and the formation region are also made to correspond. As a result, the electrode portion of the transistor, the resistance element body, and the like can be formed from the polysilicon film 32. For this dry etching, an etching gas such as CF 4 or CF 4 —O 2 is used.

【0058】ところで、受光素子においては、ポリシリ
コン膜の高反射率が受光感度の低下を招くので、p+
散層6上方のポリシリコン膜32を除去する必要があ
る。このとき、反射防止膜を構成するシリコン窒化膜1
9上には、シリコン酸化膜20と、シリコン窒化膜21
が設けられている。
In the light receiving element, the high reflectance of the polysilicon film causes a decrease in light receiving sensitivity, and therefore the polysilicon film 32 above the p + diffusion layer 6 must be removed. At this time, the silicon nitride film 1 forming the antireflection film
A silicon oxide film 20 and a silicon nitride film 21 are formed on the substrate 9.
Is provided.

【0059】従って、ポリシリコン膜32をオーバーエ
ッチングしても、反射防止膜をシリコン窒化膜21で保
護できるので、該反射防止膜へのエッチングダメージを
阻止できる。これにより、反射防止膜の膜減りを回避で
きるので、半導体基板(ウェハ)面内、もしくはロット
内での反射防止膜の膜厚変動を阻止できる。それゆえ、
従来方式と比べて、反射防止膜の品質を確実に向上でき
る。
Therefore, even if the polysilicon film 32 is over-etched, the antireflection film can be protected by the silicon nitride film 21, so that etching damage to the antireflection film can be prevented. As a result, it is possible to prevent the film thickness of the antireflection film from being reduced, so that it is possible to prevent the film thickness of the antireflection film from varying within the surface of the semiconductor substrate (wafer) or within the lot. therefore,
Compared with the conventional method, the quality of the antireflection film can be surely improved.

【0060】次に、図4Aに示すように、半導体基板1
の上方全面に第3のシリコン酸化膜22を100nm程
度の厚さに形成する。そして、このシリコン酸化膜22
と、シリコン窒化膜21と、シリコン酸化膜20と、シ
リコン窒化膜19と、シリコン酸化膜18を順次選択的
にエッチングして、半導体基板1に形成したp+拡散層
6に至るコンタクトホールを形成する。また、このコン
タクトホールの形成と平行して、ポリシリコン膜32に
至るヴィアホールを形成する。
Next, as shown in FIG. 4A, the semiconductor substrate 1
A third silicon oxide film 22 having a thickness of about 100 nm is formed on the entire surface above. Then, this silicon oxide film 22
Then, the silicon nitride film 21, the silicon oxide film 20, the silicon nitride film 19, and the silicon oxide film 18 are selectively etched in order to form a contact hole reaching the p + diffusion layer 6 formed in the semiconductor substrate 1. To do. Further, a via hole reaching the polysilicon film 32 is formed in parallel with the formation of this contact hole.

【0061】そして、コンタクトホール及びヴィアホー
ルを形成した半導体基板1の上方全面にAl化合物膜1
4を堆積し、当該Al化合物膜14をパターニングす
る。これにより、図4Bに示す電極部10及び11、及
びMIS型の容量素子70の電極部29(図1参照)等
を形成できる。
Then, the Al compound film 1 is formed on the entire upper surface of the semiconductor substrate 1 in which the contact hole and the via hole are formed.
4 is deposited and the Al compound film 14 is patterned. Thereby, the electrode portions 10 and 11 shown in FIG. 4B, the electrode portion 29 (see FIG. 1) of the MIS type capacitance element 70, and the like can be formed.

【0062】次に、電極を形成した半導体基板1の上方
全面に絶縁性の膜の一例となる第4のシリコン酸化膜2
3を形成する。このシリコン酸化膜23は、電極部や、
配線パターン間を絶縁するための配線層間絶縁膜であ
る。このシリコン酸化膜23の堆積は、例えばO3−T
EOSによって行う。
Next, a fourth silicon oxide film 2 as an example of an insulating film is formed on the entire upper surface of the semiconductor substrate 1 on which the electrodes are formed.
3 is formed. This silicon oxide film 23 is
It is a wiring interlayer insulating film for insulating between wiring patterns. The deposition of the silicon oxide film 23 is performed by, for example, O 3 -T
Performed by EOS.

【0063】さらに、このシリコン酸化膜上に第3のシ
リコン窒化膜24を形成する。このシリコン窒化膜は、
半導体装置100を水分・パッケージ応力等から保護す
る機能を有するものである。このシリコン窒化膜24の
形成は、例えば、P(Plasma)−CVDによって行う。
Further, a third silicon nitride film 24 is formed on this silicon oxide film. This silicon nitride film is
It has a function of protecting the semiconductor device 100 from moisture, package stress, and the like. The silicon nitride film 24 is formed by, for example, P (Plasma) -CVD.

【0064】次に、図4Cに示すように、p+拡散層6
の上方を選択的に開口するレジストパターン37をシリ
コン窒化膜24上に形成する。そして、このレジストパ
ターン37をマスクにして、シリコン窒化膜24をドラ
イエッチングする。これにより、シリコン窒化膜24に
受光用の開口部を形成できる。また、各電極部上にレジ
ストパターン37の開口部(図示せず)を設けておくこ
とにより、当該電極上に外部の端子と電荷の授受を行う
パッド部を画定することもできる。
Next, as shown in FIG. 4C, the p + diffusion layer 6 is formed.
A resist pattern 37 that selectively opens above is formed on the silicon nitride film 24. Then, using the resist pattern 37 as a mask, the silicon nitride film 24 is dry-etched. As a result, an opening for receiving light can be formed in the silicon nitride film 24. Further, by providing an opening (not shown) of the resist pattern 37 on each electrode portion, a pad portion for exchanging charges with external terminals can be defined on the electrode.

【0065】次に、レジストパターン37をアッシング
して除去する。そして、図5Aに示すように、シリコン
窒化膜24に設けられた開口部の内壁を覆い、かつ、p
+拡散層6の上方を選択的に開口するレジストパターン
39を当該シリコン窒化膜24上に形成する。
Next, the resist pattern 37 is removed by ashing. Then, as shown in FIG. 5A, the inner wall of the opening provided in the silicon nitride film 24 is covered, and p
+ A resist pattern 39 that selectively opens above the diffusion layer 6 is formed on the silicon nitride film 24.

【0066】そして、図5Bに示すように、このレジス
トパターン39をマスクにして、シリコン酸化膜23
と、シリコン酸化膜22とをドライエッチングして除去
して、受光用の開口部を形成する。
Then, as shown in FIG. 5B, the silicon oxide film 23 is formed using the resist pattern 39 as a mask.
And the silicon oxide film 22 are removed by dry etching to form a light receiving opening.

【0067】このドライエッチングには、シリコン酸化
膜に対するエッチング速度が、シリコン窒化膜に対する
エッチング速度よりも高いエッチング条件を選択する。
このエッチング条件は、例えば、シリコン酸化膜とシリ
コン窒化膜とのエッチングの選択比が高いCF4−H2
を使用したリアクティブイオンエッチングである。これ
により、シリコン窒化膜21上のシリコン酸化膜を高選
択に除去できる。
For this dry etching, an etching condition is selected in which the etching rate for the silicon oxide film is higher than the etching rate for the silicon nitride film.
This etching condition is, for example, reactive ion etching using CF 4 —H 2 or the like, which has a high etching selection ratio between the silicon oxide film and the silicon nitride film. As a result, the silicon oxide film on the silicon nitride film 21 can be removed with high selectivity.

【0068】次に、図5Cに示すように、シリコン酸化
膜23及び22から露出したシリコン窒化膜21をドラ
イエッチングして除去する。このドライエッチングに
は、シリコン窒化膜に対するエッチング速度が、シリコ
ン酸化膜に対するエッチング速度よりも高いエッチング
条件、例えば、CF4−O2等を使用したプラズマエッチ
ングを選択する。これにより、シリコン酸化膜20上の
シリコン窒化膜21を高選択に除去できる。
Next, as shown in FIG. 5C, the silicon nitride film 21 exposed from the silicon oxide films 23 and 22 is removed by dry etching. For this dry etching, etching conditions in which the etching rate for the silicon nitride film is higher than the etching rate for the silicon oxide film, for example, plasma etching using CF 4 —O 2 or the like is selected. As a result, the silicon nitride film 21 on the silicon oxide film 20 can be removed with high selectivity.

【0069】次に、図6Aに示すように、シリコン酸化
膜23及び22と、シリコン窒化膜21をドライエッチ
ングした際に、マスクとして使用したレジストパターン
をアッシングして除去する。次に、図6Bに示すよう
に、シリコン酸化膜23及び22と、シリコン窒化膜2
1に設けられた開口部43の内壁を覆い、かつ、p+
散層6の上方を選択的に開口するレジストパターン41
を半導体基板1の上方に形成する。このとき、開口部4
3の内壁からその中心方向へ延出するレジストパターン
41の幅hは、例えば、数百nm程度である。この幅h
は、後工程でシリコン酸化膜20をウエットエッチング
して受光窓部17(図6C参照)を形成する際の、サイ
ドエッチング量に応じて設定する。
Next, as shown in FIG. 6A, when the silicon oxide films 23 and 22 and the silicon nitride film 21 are dry-etched, the resist pattern used as a mask is removed by ashing. Next, as shown in FIG. 6B, the silicon oxide films 23 and 22 and the silicon nitride film 2 are formed.
Resist pattern 41 that covers the inner wall of the opening 43 provided in the No. 1 and selectively opens above the p + diffusion layer 6
Are formed above the semiconductor substrate 1. At this time, the opening 4
The width h of the resist pattern 41 extending from the inner wall of 3 toward the center thereof is, for example, about several hundred nm. This width h
Is set according to the side etching amount when the silicon oxide film 20 is wet-etched to form the light receiving window portion 17 (see FIG. 6C) in a later step.

【0070】そして、図6Cに示すように、このレジス
トパターン41をマスクにして、シリコン酸化膜20を
ウエットエッチングして除去し、受光窓部17を形成す
る。このウエットエッチングに使用する薬液は、例え
ば、フッ酸水溶液である。
Then, as shown in FIG. 6C, the silicon oxide film 20 is removed by wet etching using the resist pattern 41 as a mask to form the light receiving window portion 17. The chemical solution used for this wet etching is, for example, a hydrofluoric acid aqueous solution.

【0071】シリコン酸化膜20をウエットエッチング
で除去するので、下地のシリコン窒化膜19に結晶構造
を損傷させるようなエッチングダメージを与えずに済
む。また、このフッ酸水溶液のシリコン酸化膜20に対
するエッチング速度は、シリコン窒化膜19に対するエ
ッチング速度よりも大きいので、シリコン窒化膜19を
膜減りさせることもない。
Since the silicon oxide film 20 is removed by wet etching, the underlying silicon nitride film 19 can be prevented from being damaged by etching which may damage the crystal structure. Further, since the etching rate of the hydrofluoric acid aqueous solution with respect to the silicon oxide film 20 is higher than the etching rate with respect to the silicon nitride film 19, the silicon nitride film 19 is not thinned.

【0072】さらに、図7Aに示すように、従来方式と
比べて、ウエットエッチングするシリコン酸化膜の膜厚
は薄いので、この膜厚差に応じてサイドエッチング量も
減少させることができる。例えば、図7Aに示す受光窓
部17のテーパ部45A及び45Bの幅は数百μm程度
である。従って、チップ面積をより一層縮小できる。
Further, as shown in FIG. 7A, since the thickness of the silicon oxide film to be wet-etched is smaller than that in the conventional method, the side etching amount can be reduced according to the difference in the thickness. For example, the width of the taper portions 45A and 45B of the light receiving window portion 17 shown in FIG. 7A is about several hundred μm. Therefore, the chip area can be further reduced.

【0073】このように、本発明に係る半導体装置の製
造方法によれば、受光素子60を半導体基板1に形成す
る際に、p+拡散層6と、i層7と、n+拡散層8とを形
成した半導体基板1にシリコン酸化膜18及びシリコン
窒化膜19と、シリコン酸化膜20と、シリコン窒化膜
21を積層した後、このシリコン窒化膜21を形成した
半導体基板1にn+拡散層8と、p+拡散層6にそれぞれ
至る電極部10及び11を形成し、次に、この電極部1
0及び11を形成した半導体基板1にシリコン酸化膜2
2及び23を形成し、これらのシリコン酸化膜23及び
22を選択的に開口しシリコン窒化膜21を露出させて
開口部43を形成するようになされる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, when the light receiving element 60 is formed on the semiconductor substrate 1, the p + diffusion layer 6, the i layer 7, and the n + diffusion layer 8 are formed. After the silicon oxide film 18 and the silicon nitride film 19, the silicon oxide film 20, and the silicon nitride film 21 are laminated on the semiconductor substrate 1 on which the silicon nitride film 21 is formed, the n + diffusion layer is formed on the semiconductor substrate 1 on which the silicon nitride film 21 is formed. 8 and the electrode portions 10 and 11 reaching the p + diffusion layer 6 respectively, and then the electrode portion 1
The silicon oxide film 2 is formed on the semiconductor substrate 1 on which 0 and 11 are formed.
2 and 23 are formed, and the silicon oxide films 23 and 22 are selectively opened to expose the silicon nitride film 21 to form the opening 43.

【0074】従って、シリコン窒化膜19をシリコン酸
化膜20及びシリコン窒化膜21で保護した状態で、電
極部10及び11と開口部43を形成できるので、ドラ
イエッチング処理等による当該シリコン窒化膜19への
加工ダメージを阻止できる。
Therefore, since the electrode portions 10 and 11 and the opening portion 43 can be formed in a state in which the silicon nitride film 19 is protected by the silicon oxide film 20 and the silicon nitride film 21, the silicon nitride film 19 can be formed by dry etching or the like. The processing damage of can be prevented.

【0075】さらに、開口部43から露出したシリコン
窒化膜21をドライエッチングで除去し、その後、シリ
コン酸化膜20をウエットエッチングで除去することに
より、膜厚の均一なシリコン窒化膜19を有した受光窓
部17を形成することができる。
Further, the silicon nitride film 21 exposed from the opening 43 is removed by dry etching, and then the silicon oxide film 20 is removed by wet etching, so that the light receiving portion having the silicon nitride film 19 having a uniform thickness is obtained. The window portion 17 can be formed.

【0076】それゆえ、半導体基板(ウェハ)面内やロ
ット内のチップ間で、受光窓部17へ入射する光の反射
率、屈折率、吸収率等を略均一にすることができ、受光
素子60の受光感度を安定化させることができる。
Therefore, the reflectance, the refractive index, the absorptivity, etc. of the light incident on the light receiving window 17 can be made substantially uniform between the chips in the surface of the semiconductor substrate (wafer) or in the lot. The light receiving sensitivity of 60 can be stabilized.

【0077】[0077]

【発明の効果】本発明に係る半導体装置によれば、受光
素子用の不純物拡散層上に反射防止用の膜を有して絶縁
性の膜に囲まれた受光窓部を備え、この反射防止用の膜
は、絶縁性の膜を選択的に開口して受光窓部を形成する
際には保護用の膜により保護され、その後、この保護用
の膜を除去することにより受光窓部内に露出して成るも
のである。
According to the semiconductor device of the present invention, a light receiving window portion surrounded by an insulating film having a reflection preventing film on an impurity diffusion layer for a light receiving element is provided. The protective film is protected by the protective film when the insulating film is selectively opened to form the light receiving window, and then the protective film is removed to expose the inside of the light receiving window. It consists of

【0078】この構造によって、膜厚の均一な反射防止
用の膜を有した受光窓部を形成することができる。従っ
て、受光特性を安定化した受光素子を有する半導体装置
を提供できる。
With this structure, it is possible to form the light receiving window portion having the antireflection film having a uniform film thickness. Therefore, it is possible to provide a semiconductor device having a light receiving element with stabilized light receiving characteristics.

【0079】また、本発明に係る半導体装置の製造方法
によれば、受光素子を半導体基板に形成する際に、受光
素子用の不純物拡散層を形成した半導体基板面に反射防
止用の膜と、保護用の膜を積層した後、この保護用の膜
を形成した半導体基板に不純物拡散層に至る電極部を形
成し、次に、この電極部を形成した半導体基板に絶縁性
の膜を形成し、この絶縁性の膜を選択的に開口し保護用
の膜を露出させて開口部を形成するようになされる。
Further, according to the method for manufacturing a semiconductor device of the present invention, when the light receiving element is formed on the semiconductor substrate, an antireflection film is formed on the surface of the semiconductor substrate on which the impurity diffusion layer for the light receiving element is formed, After laminating the protective film, an electrode portion reaching the impurity diffusion layer is formed on the semiconductor substrate on which the protective film is formed, and then an insulating film is formed on the semiconductor substrate on which the electrode portion is formed. The insulating film is selectively opened to expose the protective film to form an opening.

【0080】この構成によって、反射防止用の膜を保護
用の膜で保護した状態で、電極部と開口部を形成できる
ので、エッチング処理による当該反射防止用の膜への加
工ダメージを阻止できる。
With this structure, the electrode portion and the opening can be formed in a state in which the antireflection film is protected by the protection film, so that the processing damage to the antireflection film due to the etching process can be prevented.

【0081】従って、この開口部から露出した保護用の
膜を除去することにより、膜厚の均一な反射防止用の膜
を有した受光窓部を形成することができる。しかも、反
射防止用の膜の膜厚を均一化できるので、受光特性の安
定した受光素子を半導体基板に信頼性高く、かつ再現性
良く形成できる。
Therefore, by removing the protective film exposed from the opening, it is possible to form the light receiving window having the antireflection film having a uniform film thickness. Moreover, since the film thickness of the antireflection film can be made uniform, a light receiving element having stable light receiving characteristics can be formed on the semiconductor substrate with high reliability and good reproducibility.

【0082】この発明は、光信号を電気信号に光電変換
する受光素子と、容量素子等を同一半導体基板に備えた
受光素子混載型の半導体集積回路等に適用して極めて好
適である。
The present invention is extremely suitable for application to a light receiving element-mixed type semiconductor integrated circuit in which a light receiving element for photoelectrically converting an optical signal into an electric signal and a capacitive element and the like are provided on the same semiconductor substrate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態に係る半導体装置100の構
成例を示す断面図である。
FIG. 1 is a cross-sectional view showing a configuration example of a semiconductor device 100 according to an embodiment of the present invention.

【図2】A〜Cは半導体装置100の製造方法(その
1)を示す工程図である。
2A to 2C are process diagrams showing a manufacturing method (1) of the semiconductor device 100. FIG.

【図3】A〜Cは半導体装置100の製造方法(その
2)を示す工程図である。
3A to 3C are process diagrams showing a manufacturing method (No. 2) of the semiconductor device 100.

【図4】A〜Cは半導体装置100の製造方法(その
3)を示す工程図である。
4A to 4C are process diagrams showing a manufacturing method (3) of the semiconductor device 100.

【図5】A〜Cは半導体装置100の製造方法(その
4)を示す工程図である。
5A to 5C are process diagrams showing a manufacturing method (4) of the semiconductor device 100.

【図6】A〜Cは半導体装置100の製造方法(その
5)を示す工程図である。
6A to 6C are process diagrams showing a manufacturing method (5) of the semiconductor device 100.

【図7】A及びBは受光素子60及び容量素子70の構
成例を示す断面図である。
7A and 7B are cross-sectional views showing configuration examples of a light receiving element 60 and a capacitive element 70.

【図8】A〜Cは従来例に係る半導体装置90の製造方
法(その1)を示す工程図である。
8A to 8C are process drawings showing a manufacturing method (1) of a semiconductor device 90 according to a conventional example.

【図9】A〜Cは半導体装置90の製造方法(その2)
を示す工程図である。
9A to 9C are manufacturing methods of a semiconductor device 90 (No. 2).
FIG.

【図10】A〜Cは半導体装置90の製造方法(その
3)を示す工程図である。
10A to 10C are process diagrams showing a manufacturing method (3) of the semiconductor device 90.

【図11】A〜Cは半導体装置90の製造方法(その
4)を示す工程図である。
11A to 11C are process diagrams showing a manufacturing method (4) of the semiconductor device 90.

【図12】A及びBは半導体装置90の問題点を示す断
面図である。
12A and 12B are cross-sectional views showing a problem of the semiconductor device 90.

【符号の説明】[Explanation of symbols]

1・・・半導体基板、17・・・受光窓部、18,2
0,22,23・・・シリコン酸化膜、19,21,2
4・・・シリコン窒化膜、32・・・ポリシリコン膜、
60・・・受光素子、70・・・容量素子、100・・
・半導体装置
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 17 ... Light receiving window part, 18, 2
0, 22, 23 ... Silicon oxide film, 19, 21, 2
4 ... Silicon nitride film, 32 ... Polysilicon film,
60 ... Light receiving element, 70 ... Capacitance element, 100 ...
・ Semiconductor device

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 受光素子を有する半導体装置において、 前記受光素子用の不純物拡散層が設けられた半導体基板
と、 前記半導体基板の不純物拡散層上に設けられた反射防止
用の膜と、 前記反射防止用の膜を貫いて前記不純物拡散層に接合さ
れた電極部と、 前記電極部を絶縁するために設けられた絶縁性の膜と、 前記不純物拡散層上に反射防止用の膜を有して前記絶縁
性の膜に囲まれた受光窓部とを備え、 前記反射防止用の膜は、 前記絶縁性の膜を選択的に開口して前記受光窓部を形成
する際には保護用の膜により保護され、その後、前記保
護用の膜を除去することにより前記受光窓部内に露出し
て成ることを特徴とする半導体装置。
1. A semiconductor device having a light-receiving element, a semiconductor substrate having an impurity diffusion layer for the light-receiving element, an antireflection film provided on the impurity diffusion layer of the semiconductor substrate, and the reflection. An electrode portion that penetrates the prevention film and is joined to the impurity diffusion layer; an insulating film provided to insulate the electrode portion; and an antireflection film on the impurity diffusion layer. And a light receiving window portion surrounded by the insulating film, and the antireflection film is a protective film when the insulating film is selectively opened to form the light receiving window portion. A semiconductor device, which is protected by a film, and is then exposed in the light receiving window portion by removing the protective film.
【請求項2】 半導体基板に受光素子を含む半導体装置
を製造する方法であって、 前記半導体基板に受光素子用の不純物拡散層を形成する
工程と、 前記不純物拡散層を形成した半導体基板面に反射防止用
の膜を形成する工程と、 前記反射防止用の膜上に保護用の膜を形成する工程と、 前記保護用の膜を形成した半導体基板に前記不純物拡散
層に至る電極部を形成する工程と、 前記電極部を形成した半導体基板に絶縁性の膜を形成す
る工程と、 前記絶縁性の膜を選択的に開口し前記保護用の膜を露出
させて、開口部を形成する工程と、 前記開口部から露出した保護用の膜を除去して受光窓部
を形成する工程とを有することを特徴とする半導体装置
の製造方法。
2. A method of manufacturing a semiconductor device including a light receiving element on a semiconductor substrate, comprising: forming an impurity diffusion layer for the light receiving element on the semiconductor substrate; and forming a surface of the semiconductor substrate on which the impurity diffusion layer is formed. Forming an antireflection film, forming a protective film on the antireflection film, and forming an electrode portion reaching the impurity diffusion layer on the semiconductor substrate on which the protective film is formed. And a step of forming an insulating film on the semiconductor substrate having the electrode portion formed thereon, and a step of selectively opening the insulating film to expose the protective film to form an opening. And a step of removing the protective film exposed from the opening to form a light receiving window portion, the method for manufacturing a semiconductor device.
【請求項3】 前記絶縁性の膜に対するエッチング速度
が前記保護用の膜に対するエッチング速度よりも高いエ
ッチング条件で、 前記絶縁性の膜を選択的に開口し前記保護用の膜を露出
させて、開口部を形成することを特徴とする請求項2に
記載の半導体装置の製造方法。
3. The insulating film is selectively opened to expose the protective film under an etching condition in which an etching rate for the insulating film is higher than an etching rate for the protective film, The method of manufacturing a semiconductor device according to claim 2, wherein an opening is formed.
【請求項4】 前記不純物拡散層を形成した半導体基板
面に反射防止用の膜を形成した後、 前記反射防止用の膜上に下地膜を形成し、当該下地膜上
に前記保護用の膜を形成し、 前記保護用の膜を形成した半導体基板に前記不純物拡散
層に至る電極部を形成し、 前記電極部を形成した半導体基板に絶縁性の膜を形成
し、 前記絶縁性の膜を選択的に開口し前記保護用の膜を露出
させて、開口部を形成し、その後、 前記保護用の膜に対するエッチング速度が前記下地膜に
対するエッチング速度よりも高いエッチング条件で、 前記開口部から露出した保護用の膜を除去して前記下地
膜を露出させ、さらに、 露出した前記下地膜にウエットエッチング処理を施し当
該下地膜を除去して、受光窓部を形成することを特徴と
する請求項2に記載の半導体装置の製造方法。
4. An antireflection film is formed on the surface of the semiconductor substrate on which the impurity diffusion layer is formed, a base film is formed on the antireflection film, and the protection film is formed on the base film. And forming an electrode portion reaching the impurity diffusion layer on the semiconductor substrate on which the protective film is formed, forming an insulating film on the semiconductor substrate on which the electrode portion is formed, and forming the insulating film. The opening is formed by selectively opening the protective film to expose the protective film, and then exposing from the opening under an etching condition in which an etching rate for the protective film is higher than an etching rate for the base film. The light receiving window is formed by removing the protective film to expose the base film, and further performing wet etching on the exposed base film to remove the base film. The semiconductor described in 2. Method of manufacturing location.
【請求項5】 前記半導体基板に前記受光素子と容量素
子とを混載した半導体装置を製造する際に、 前記保護用の膜を前記容量素子の誘電体膜に使用するこ
とを特徴とする請求項2に記載の半導体装置の製造方
法。
5. The protective film is used as a dielectric film of the capacitive element when manufacturing a semiconductor device in which the light receiving element and the capacitive element are mixedly mounted on the semiconductor substrate. 2. The method for manufacturing a semiconductor device according to 2.
JP2001360006A 2001-11-26 2001-11-26 Manufacturing method of semiconductor device Expired - Fee Related JP3952752B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001360006A JP3952752B2 (en) 2001-11-26 2001-11-26 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001360006A JP3952752B2 (en) 2001-11-26 2001-11-26 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2003163344A true JP2003163344A (en) 2003-06-06
JP3952752B2 JP3952752B2 (en) 2007-08-01

Family

ID=19170902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001360006A Expired - Fee Related JP3952752B2 (en) 2001-11-26 2001-11-26 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3952752B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179581A (en) * 2004-12-21 2006-07-06 Fuji Film Microdevices Co Ltd Solid-state imaging device and its manufacturing method
US7190012B2 (en) 2003-12-17 2007-03-13 Samsung Electronics Co., Ltd. Photodiode and method of manufacturing the same
US7485486B2 (en) 2005-03-18 2009-02-03 Intersil Americas Inc. Photodiode for multiple wavelength operation
JP2009277862A (en) * 2008-05-14 2009-11-26 Sony Corp Light receiving element, optical pickup apparatus, optical disk apparatus, and light receiving apparatus
JP2010056173A (en) * 2008-08-26 2010-03-11 Opnext Japan Inc Rear surface incident type photodetector and manufacturing method thereof
US8492699B2 (en) 2009-09-22 2013-07-23 Intersil Americas Inc. Photodetectors useful as ambient light sensors having an optical filter rejecting a portion of infrared light
US8779542B2 (en) 2012-11-21 2014-07-15 Intersil Americas LLC Photodetectors useful as ambient light sensors and methods for use in manufacturing the same
CN115483313A (en) * 2022-09-20 2022-12-16 滁州捷泰新能源科技有限公司 Battery and preparation method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190012B2 (en) 2003-12-17 2007-03-13 Samsung Electronics Co., Ltd. Photodiode and method of manufacturing the same
JP2006179581A (en) * 2004-12-21 2006-07-06 Fuji Film Microdevices Co Ltd Solid-state imaging device and its manufacturing method
US7485486B2 (en) 2005-03-18 2009-02-03 Intersil Americas Inc. Photodiode for multiple wavelength operation
US7956432B2 (en) 2005-03-18 2011-06-07 Intersil Americas Inc. Photodiode for multiple wavelength operation
JP2009277862A (en) * 2008-05-14 2009-11-26 Sony Corp Light receiving element, optical pickup apparatus, optical disk apparatus, and light receiving apparatus
JP2010056173A (en) * 2008-08-26 2010-03-11 Opnext Japan Inc Rear surface incident type photodetector and manufacturing method thereof
US8492699B2 (en) 2009-09-22 2013-07-23 Intersil Americas Inc. Photodetectors useful as ambient light sensors having an optical filter rejecting a portion of infrared light
US8779542B2 (en) 2012-11-21 2014-07-15 Intersil Americas LLC Photodetectors useful as ambient light sensors and methods for use in manufacturing the same
USRE47503E1 (en) 2012-11-21 2019-07-09 Intersil Americas LLC Photodetectors useful as ambient light sensors and methods for use in manufacturing the same
CN115483313A (en) * 2022-09-20 2022-12-16 滁州捷泰新能源科技有限公司 Battery and preparation method thereof

Also Published As

Publication number Publication date
JP3952752B2 (en) 2007-08-01

Similar Documents

Publication Publication Date Title
US7476598B2 (en) Photodiode and method of manufacturing the same
TWI225309B (en) Semiconductor device with built-in light receiving element, production method thereof, and optical pickup incorporating the same
US8722502B2 (en) Chip-stacked semiconductor device and manufacturing method thereof
JP2002231805A (en) Integrated circuit having shallow trench isolation structure and its manufacturing method
TWI304633B (en) Semiconductor device and fabricating method thereof
US20070080336A1 (en) Image sensors and methods of manufacturing the same
US8163639B2 (en) Photo diode and method for manufacturing the same
US7473945B2 (en) Optical semiconductor integrated circuit device
JP3952752B2 (en) Manufacturing method of semiconductor device
JP4338490B2 (en) Manufacturing method of optical semiconductor integrated circuit device
GB2381657A (en) Borderless contact structure
JP2973948B2 (en) Method for manufacturing semiconductor device
US20050218469A1 (en) Optical semiconductor integrated circuit device
JP2739965B2 (en) Semiconductor memory device and method of manufacturing the same
US6991951B2 (en) Solid-state imaging device production method and solid-state imaging device
US7566594B2 (en) Fabricating method of semiconductor device
CN116744780A (en) Capacitor and method for manufacturing the same
JPH0669152A (en) Semiconductor device and fabrication thereof
KR20010039179A (en) Method for fabricating a cylindrical capacitor storage node in a semiconductor device
JPH08139304A (en) Ccd image pickup and its manufacture
JP2008244315A (en) Fabrication process of optical semiconductor device
JP2001257332A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041018

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070423

LAPS Cancellation because of no payment of annual fees