JP2003162702A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same

Info

Publication number
JP2003162702A
JP2003162702A JP2001358751A JP2001358751A JP2003162702A JP 2003162702 A JP2003162702 A JP 2003162702A JP 2001358751 A JP2001358751 A JP 2001358751A JP 2001358751 A JP2001358751 A JP 2001358751A JP 2003162702 A JP2003162702 A JP 2003162702A
Authority
JP
Japan
Prior art keywords
terminal
wiring board
plating
main surface
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001358751A
Other languages
Japanese (ja)
Other versions
JP2003162702A5 (en
Inventor
Tamaki Wada
環 和田
Masachika Masuda
正親 増田
Toshihiko Ota
敏彦 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2001358751A priority Critical patent/JP2003162702A/en
Publication of JP2003162702A publication Critical patent/JP2003162702A/en
Publication of JP2003162702A5 publication Critical patent/JP2003162702A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

<P>PROBLEM TO BE SOLVED: To improve the loadability/unloadability of a card type semiconductor device for a socket. <P>SOLUTION: This semiconductor device is constituted of a wiring board 2 equipped with a surface 2a on which a semiconductor chip 3 is mounted and a back face 2b, a terminal 2c for bonding formed on the surface 2a of the wiring board 2, whose surface 2f is formed with soft gold plating 2g, a terminal 2d for external connection formed on the back face 2b of the wiring board 2, whose surface 2f is formed with hard gold plating 2h, wires 4 for connecting the terminal 2c for bonding to an electrode pad 3b of the semiconductor chip 3, and a cap 5 for covering a resin sealing part 6 for sealing the semiconductor chip 3 or those wires 4. The metallic plating of the surface 2f of the terminal 2d for external connection of a memory card 1 is made harder than or equivalent to the metallic plating of a surface 7b of a terminal 7a of a socket 7 so that the contact resistance of the terminal 2d for external connection of the memory card 1 to the terminal 7a of the socket 7 can be reduced. Thus, the loadability/unloadability of the memory card 1 for the socket 7 can be improved. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、半導体メモリカード(以
降、単にメモリカードという)に適用して有効な技術に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly to a technique effectively applied to a semiconductor memory card (hereinafter simply referred to as a memory card).

【0002】[0002]

【従来の技術】マルチメディアカード(米サンディスク
社)やSD(Security Device)カード(パナソニック、
東芝、サンディスク)などのようなメモリカードは、そ
の内部の半導体メモリチップに情報を記憶する外部記憶
装置の1つである。このメモリカードでは、半導体メモ
リチップに形成された不揮発性メモリに対して情報を直
接的、かつ電気的にアクセスすることから、機械系の制
御が無い分、他の外部記憶装置に比べて書き込み、読み
出しの時間が速い上、記憶媒体の交換が可能である。
2. Description of the Related Art Multimedia cards (Sandisk, Inc.) and SD (Security Device) cards (Panasonic,
A memory card such as Toshiba and SanDisk) is one of external storage devices that stores information in a semiconductor memory chip inside. In this memory card, since information is directly and electrically accessed to the nonvolatile memory formed in the semiconductor memory chip, there is no control of the mechanical system, so writing is performed as compared with other external storage devices. The read time is fast and the storage medium can be replaced.

【0003】また、小型で軽いことから、主に、携帯型
パーソナルコンピュータ、携帯電話またはデジタルカメ
ラなどのような可搬性が要求される機器の補助記憶装置
として使用されている。
Since it is small and light, it is mainly used as an auxiliary storage device for portable personal computers, mobile phones, digital cameras, and other devices requiring portability.

【0004】なお、前記マルチメディアカードでは、半
導体メモリチップは、薄型の配線基板に搭載され、配線
基板の端子とワイヤボンディングによって電気的に接続
されており、この半導体メモリチップと複数のワイヤが
樹脂モールドやキャップなどによって封止されている。
In the multimedia card, the semiconductor memory chip is mounted on a thin wiring board and electrically connected to the terminals of the wiring board by wire bonding. The semiconductor memory chip and a plurality of wires are made of resin. It is sealed with a mold or cap.

【0005】このような構造のメモリカードでは、両面
配線の配線基板を用いており、配線基板における一方の
面にワイヤボンディング用の端子が設けられ、その反対
側の面にソケットの端子と接触するための端子が設けら
れている。
In the memory card having such a structure, a wiring board having double-sided wiring is used. A terminal for wire bonding is provided on one surface of the wiring board, and a terminal on the opposite side is in contact with a terminal of a socket. Terminals are provided.

【0006】そこで、配線基板の一方の面に設けられた
ワイヤボンディング用の端子は、金線でのワイヤボンデ
ィングの接合性を良好にするため、表面に硬度の低い柔
らかな金めっき(以降、この金めっきをソフトめっきと
いう)の形成が必要となり、その際、配線基板の製造と
しては、両面同時にめっきを行うため、配線基板のソケ
ットの端子と接触する端子の表面にも金のソフトめっき
が形成される。
Therefore, in order to improve the bondability of wire bonding with a gold wire, the terminal for wire bonding provided on one surface of the wiring board has a soft gold plating with a low hardness (hereinafter, referred to as "this"). (Gold plating is called soft plating) is required. When manufacturing wiring boards, both sides are plated at the same time, so soft gold plating is also formed on the surface of the terminals that come into contact with the socket terminals of the wiring boards. To be done.

【0007】なお、種々のメモリカードについては、例
えば、日経BP社、1998年9月21日発行、「NE
日経エレクトロニクス9月21日号」、148〜155
頁にその記載がある。
As for various memory cards, for example, "NE Co. Ltd.," issued on September 21, 1998, "NE
Nikkei Electronics September 21st ", 148-155
The description is on the page.

【0008】[0008]

【発明が解決しようとする課題】ところが、前記した技
術のマルチメディアカードなどのメモリカードでは、プ
ッシュ−プッシュタイプのソケット(取り出す際に再度
カードを押すとカードが飛び出すタイプのソケット)に
メモリカードを挿着して使用した後、これを取り出す際
にメモリカードが抜けにくいという問題が起こる。
However, in the memory card such as the multimedia card of the above-mentioned technology, the memory card is inserted in the push-push type socket (the socket in which the card pops out when the card is pushed again when the card is taken out). After inserting and using, there is a problem that the memory card is difficult to pull out when taking it out.

【0009】これは、ソケットの端子に接触するメモリ
カードの端子の表面がソフトめっきで柔らかいため、接
触抵抗が高く引っ掛かり易いことが原因と思われる。
It is considered that this is because the surface of the terminal of the memory card which comes into contact with the terminal of the socket is soft and soft, so that the contact resistance is high and it is easily caught.

【0010】なお、接触抵抗が高い状態でメモリカード
の抜き差しを続けると、表面のめっきが削れて接触不良
を引き起こすことが問題となる。
If the memory card is continuously inserted and removed while the contact resistance is high, there is a problem that the plating on the surface is scraped to cause a contact failure.

【0011】さらに、メモリカードの着脱性(抜き差し
性)を向上させるために、カード組み立て後の工程に、
メモリカードの端子部に封孔材(潤滑材)を塗布する工
程を追加しているが、TAT(Turn Around Time) が長
くなることや、封孔材が塗布されているか確認をする作
業が困難なことなどの問題が生じる。
Further, in order to improve the attachability / detachability (removability) of the memory card, the steps after the card assembly are
Although the process of applying the sealing material (lubricant) to the terminal part of the memory card is added, it is difficult to confirm that the TAT (Turn Around Time) is long and that the sealing material is applied. Problems such as nasty things occur.

【0012】本発明の目的は、着脱性の向上を図る半導
体装置およびその製造方法を提供することにある。
An object of the present invention is to provide a semiconductor device and a method of manufacturing the same for improving the detachability.

【0013】さらに、本発明のその他の目的は、組み立
て工程の短縮化を図る半導体装置およびその製造方法を
提供することにある。
Still another object of the present invention is to provide a semiconductor device and a method of manufacturing the semiconductor device that can shorten the assembly process.

【0014】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0015】[0015]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0016】すなわち、本発明は、配線基板の第1の主
面に設けられ、表面に第1の金属めっきが形成された第
1の端子部と、前記配線基板の第2の主面に設けられ、
表面に第2の金属めっきが形成された第2の端子部と、
前記第1の端子部の第1の金属めっきと半導体チップの
表面電極とを接続するワイヤとを有するものであり、前
記第2の端子部の第2の金属めっきの硬度が、前記第2
の端子部と接触するソケットの端子の表面の金属めっき
と同じかまたはそれ以上である。
That is, according to the present invention, the first main surface of the wiring board is provided with the first terminal portion having the first metal plating formed on the surface and the second main surface of the wiring board. The
A second terminal portion having a second metal plating formed on its surface;
A wire for connecting the first metal plating of the first terminal portion and the surface electrode of the semiconductor chip, and the hardness of the second metal plating of the second terminal portion is the second metal plating.
The same or more than the metal plating on the surface of the terminal of the socket that comes into contact with the terminal portion of.

【0017】また、本発明は、第1の金属めっきが表面
に形成された第1の端子部と、係合するソケットの端子
の表面の金属めっきと同じかまたはそれ以上の硬度の第
2の金属めっきが表面に形成された第2の端子部とを有
する配線基板を準備する工程と、前記配線基板の第1の
端子部が設けられた第1の主面に半導体チップを搭載す
る工程と、前記半導体チップの表面電極と前記配線基板
の第1の主面の第1の端子部とをワイヤボンディングに
よって接続する工程と、前記ワイヤボンディングによっ
て接続された複数のワイヤおよび前記半導体チップを封
止する工程とを有するものである。
Further, according to the present invention, the first terminal portion having the first metal plating formed on the surface thereof and the second terminal having a hardness equal to or higher than that of the metal plating on the surface of the terminal of the socket to be engaged therewith. A step of preparing a wiring board having a second terminal portion on the surface of which metal plating is formed, and a step of mounting a semiconductor chip on the first main surface of the wiring board on which the first terminal portion is provided. Connecting the front surface electrode of the semiconductor chip and the first terminal portion of the first main surface of the wiring board by wire bonding, and sealing the plurality of wires and the semiconductor chip connected by the wire bonding And a step of performing.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. In all the drawings for explaining the embodiments, members having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.

【0019】図1は本発明の実施の形態の半導体装置の
一例であるメモリカードの構造を示す平面図、図2は図
1に示すメモリカードの構造を示す底面図、図3は図1
に示すメモリカードに組み込まれる配線基板の構造の一
例を示す平面図、図4は図3に示す配線基板の構造の一
例を示す底面図、図5は図3のA−A線に沿う断面の構
造の一例を示す拡大部分断面図、図6は図4のB−B線
に沿う断面の構造の一例を示す拡大部分断面図、図7は
図1に示すメモリカードの組み立てにおけるワイヤボン
ディング終了後の構造の一例を示す平面図、図8は図1
に示すメモリカードと係合するソケットの構造の一例を
示す平面図、図9は図8に示すソケットの構造の一例を
示す底面図、図10は図1に示すメモリカードを図8に
示すソケットに挿着した際の構造の一例を示す平面図、
図11は図10に示すメモリカード挿着状態の構造の一
例を示す底面図、図12は図11のC−C線に沿う断面
の構造の一例を示す拡大部分断面図である。
FIG. 1 is a plan view showing the structure of a memory card which is an example of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a bottom view showing the structure of the memory card shown in FIG. 1, and FIG.
4 is a plan view showing an example of the structure of the wiring board incorporated in the memory card shown in FIG. 4, FIG. 4 is a bottom view showing an example of the structure of the wiring board shown in FIG. 3, and FIG. 5 is a sectional view taken along line AA of FIG. FIG. 6 is an enlarged partial sectional view showing an example of the structure, FIG. 6 is an enlarged partial sectional view showing an example of the structure of a section taken along line BB in FIG. 4, and FIG. 7 is a view after wire bonding is completed in assembling the memory card shown in FIG. 1 is a plan view showing an example of the structure of FIG.
FIG. 9 is a plan view showing an example of the structure of a socket that engages with the memory card shown in FIG. 9, FIG. 9 is a bottom view showing an example of the structure of the socket shown in FIG. 8, and FIG. 10 is a socket showing the memory card shown in FIG. A plan view showing an example of the structure when it is attached to the
11 is a bottom view showing an example of the structure of the memory card inserted state shown in FIG. 10, and FIG. 12 is an enlarged partial sectional view showing an example of the structure of the section taken along the line CC of FIG.

【0020】図1および図2に示す本実施の形態の半導
体装置は、例えば、携帯電話やデジタル・カメラなどの
ような小型の電子装置の外部記憶装置として使用可能な
マルチメディアカード(米サンディスク社)やSDカー
ド(パナソニック、東芝、サンディスク)などと呼ばれ
るメモリカード1である。
The semiconductor device of the present embodiment shown in FIGS. 1 and 2 is a multimedia card (Sandisk, Inc.) that can be used as an external storage device of a small electronic device such as a mobile phone or a digital camera. Company) and SD cards (Panasonic, Toshiba, Sandisk) and other memory cards 1.

【0021】このメモリカード1は、平面矩形状の小さ
な薄板からなり、その厚さは、例えば、1.4mm程度で
ある。
The memory card 1 is composed of a small flat plate having a rectangular shape in plan view, and its thickness is, for example, about 1.4 mm.

【0022】メモリカード1の構成について説明する
と、半導体チップ3が搭載された第1の主面である表面
2aおよびその反対側の第2の主面である裏面2bを備
えた配線基板2と、配線基板2の表面2aに設けられ、
かつ表面2fに第1の金めっきであるソフト金めっき2
gが形成されたボンディング用端子(第1の端子部)2
cと、配線基板2の裏面2bに設けられ、かつ表面2f
に第2の金めっきであるハード金めっき2hが形成され
た外部接続用端子(第2の端子部)2dと、ボンディン
グ用端子2cのソフト金めっき2gと図12に示す半導
体チップ3の電極パッド(表面電極)3bとを接続する
金線(ワイヤ)4と、半導体チップ3や複数の金線4を
封止する樹脂封止部6を覆うキャップ5とからなる。
Explaining the structure of the memory card 1, a wiring board 2 having a front surface 2a as a first main surface on which the semiconductor chip 3 is mounted and a back surface 2b as a second main surface on the opposite side, Provided on the surface 2a of the wiring board 2,
And the soft gold plating 2 which is the first gold plating on the surface 2f
Bonding terminal (first terminal portion) 2 on which g is formed
c and the front surface 2f provided on the back surface 2b of the wiring board 2.
The external connection terminal (second terminal portion) 2d on which the hard gold plating 2h which is the second gold plating is formed, the soft gold plating 2g of the bonding terminal 2c, and the electrode pad of the semiconductor chip 3 shown in FIG. It comprises a gold wire (wire) 4 connecting to the (surface electrode) 3b, and a cap 5 covering the semiconductor chip 3 and the resin sealing portion 6 sealing the plurality of gold wires 4.

【0023】さらに、本実施の形態のメモリカード1で
は、裏面2bの外部接続用端子2dのハード金めっき2
hの硬度が、図12に示す外部接続用端子2dと接触す
るソケット7の端子7aの表面7bの金属めっきと同じ
かもしくはそれ以上であるとともに、ソフト金めっき2
gより高くなっている。
Further, in the memory card 1 of this embodiment, the hard gold plating 2 of the external connection terminal 2d on the back surface 2b is used.
The hardness of h is equal to or higher than the metal plating of the surface 7b of the terminal 7a of the socket 7 that contacts the external connection terminal 2d shown in FIG.
It is higher than g.

【0024】すなわち、メモリカード1の裏面2bの外
部接続用端子2dの表面2fの金属めっきを、メモリカ
ード1を差し込むソケット7の端子7aの表面7bの金
属めっきより硬くするか、もしくは同等にして、メモリ
カード1の外部接続用端子2dと、この外部接続用端子
2dと電気的に接続するソケット7の端子7aとの接触
抵抗を少なくし、メモリカード1のソケット7に対して
の着脱性(抜き差し性)を向上させるものである。
That is, the metal plating on the front surface 2f of the external connection terminal 2d on the back surface 2b of the memory card 1 is made harder than the metal plating on the surface 7b of the terminal 7a of the socket 7 into which the memory card 1 is inserted, or is made equivalent. , The contact resistance between the external connection terminal 2d of the memory card 1 and the terminal 7a of the socket 7 electrically connected to the external connection terminal 2d is reduced, and the detachability of the external connection terminal 2d with respect to the socket 7 of the memory card 1 ( (Removability) is improved.

【0025】そこで、本実施の形態では、ソケット7の
端子7aの表面7bがハード金めっき2hの場合を取り
上げて説明する。
Therefore, in this embodiment, the case where the surface 7b of the terminal 7a of the socket 7 is the hard gold plating 2h will be described.

【0026】なお、ハード金めっき2hは、一般的に、
例えば、モジュール基板やパーソナルコンピュータのメ
イン基板などの端子部に採用されているものであり、信
頼性も高いものである。ハード金めっき2hの硬度は、
例えば、ビッカース硬さ180〜200(Hv)であ
り、さらに、金の純度が99.8〜99.9%のものであ
る。
The hard gold plating 2h is generally
For example, it is used for a terminal portion such as a module substrate or a main substrate of a personal computer, and has high reliability. The hardness of hard gold plating 2h is
For example, the Vickers hardness is 180 to 200 (Hv), and the purity of gold is 99.8 to 99.9%.

【0027】一方、ソフト金めっき2gは、ハード金め
っき2hに比べて遥かに柔らかく、ワイヤボンディング
の金線4と接続可能なものであり、その硬度は、例え
ば、ビッカース硬さ100(Hv)程度であるととも
に、金の純度が99.99%以上のものである。
On the other hand, the soft gold plating 2g is much softer than the hard gold plating 2h and can be connected to the gold wire 4 for wire bonding, and its hardness is, for example, about Vickers hardness 100 (Hv). In addition, the purity of gold is 99.99% or more.

【0028】なお、メモリカード1は、半導体チップ3
が、金線4を用いたワイヤボンディングによって電気的
に接続されるものであるため、半導体チップ3が搭載さ
れる表面2a側のボンディング用端子2cの表面2f
は、金線4と接続可能なソフト金めっき2gでなければ
ならない。
The memory card 1 includes the semiconductor chip 3
However, since they are electrically connected by wire bonding using the gold wire 4, the surface 2f of the bonding terminal 2c on the surface 2a side on which the semiconductor chip 3 is mounted is mounted.
Must be 2 g of soft gold plating that can be connected to the gold wire 4.

【0029】ここで、メモリカード1の配線基板2に設
けられた図3に示す表面2aのボンディング用端子2c
と、図4に示す裏面2bの外部接続用端子2dのそれぞ
れの組成について説明すると、図5に示すように、ボン
ディング用端子2cは、3層構造であり、基材2k側か
ら順に、最下層がCu箔(Cuめっきを含む)2i、中
間層がNiめっき2j、最上層がソフト金めっき2gと
なっている。
Here, the bonding terminal 2c provided on the wiring board 2 of the memory card 1 on the surface 2a shown in FIG.
The composition of each of the external connection terminals 2d on the back surface 2b shown in FIG. 4 will be described. As shown in FIG. 5, the bonding terminals 2c have a three-layer structure, and the bottom layer is formed in order from the base material 2k side. Is Cu foil (including Cu plating) 2i, the intermediate layer is Ni plating 2j, and the uppermost layer is soft gold plating 2g.

【0030】最上層がソフト金めっき2gであるため、
金線4によるワイヤボンディングが可能となる。
Since the uppermost layer is 2 g of soft gold plating,
Wire bonding with the gold wire 4 is possible.

【0031】また、図6に示すように、外部接続用端子
2dは、最下層がCu箔(Cuめっきを含む)2i、第
1中間層がNiめっき2j、第2中間層がソフト金めっ
き2g、最上層がハード金めっき2hとなっている。
As shown in FIG. 6, in the external connection terminal 2d, the lowermost layer is Cu foil (including Cu plating) 2i, the first intermediate layer is Ni plating 2j, and the second intermediate layer is soft gold plating 2g. The uppermost layer is hard gold plating 2h.

【0032】最上層がハード金めっき2hであるため、
ソケット7の端子7aの表面7bのハード金めっき2h
と同じであり、したがって、メモリカード1の外部接続
用端子2dとこれに電気的に接続するソケット7の端子
7aとの接触抵抗を少なくできる。
Since the uppermost layer is hard gold plating 2h,
Hard gold plating 2h on surface 7b of terminal 7a of socket 7
Therefore, the contact resistance between the external connection terminal 2d of the memory card 1 and the terminal 7a of the socket 7 electrically connected thereto can be reduced.

【0033】なお、表裏面の各めっきの厚さは、例え
ば、Cu箔2iが約20μm、Niめっき2jが約8μ
m、ソフト金めっき2gが0.1〜0.8μm、ハード金め
っき2hが0.1〜0.8μm程度であるが、これらの数値
は、一例であり、これらの数値に限定されるものではな
い。
The thickness of each plating on the front and back surfaces is, for example, about 20 μm for the Cu foil 2i and about 8 μ for the Ni plating 2j.
m, soft gold plating 2g is about 0.1 to 0.8 μm, and hard gold plating 2h is about 0.1 to 0.8 μm, but these numerical values are examples and are not limited to these numerical values. Absent.

【0034】また、本実施の形態のメモリカード1に搭
載された半導体チップ3には、例えば、フラッシュメモ
リ(EEPROM(Electrically Erasable Programmab
le Read Only Memory))が形成されており、図7に示す
ように、その主面(素子形成面)3aを上に向けた状態
で配線基板2の表面2aのチップ搭載部2eに実装され
ている。
Further, the semiconductor chip 3 mounted on the memory card 1 of the present embodiment may include, for example, a flash memory (EEPROM (Electrically Erasable Programmable Program)).
le Read Only Memory)) and is mounted on the chip mounting portion 2e of the front surface 2a of the wiring board 2 with its main surface (element formation surface) 3a facing upward as shown in FIG. There is.

【0035】なお、配線基板2は、例えば、薄型のガラ
ス入りエポキシ基板などであり、図5や図6に示す基材
2k上には、図12に示すような絶縁性のソルダレジス
ト2lが形成されている。
The wiring substrate 2 is, for example, a thin glass-filled epoxy substrate, and the insulating solder resist 2l as shown in FIG. 12 is formed on the base material 2k shown in FIGS. 5 and 6. Has been done.

【0036】また、メモリカード1が差し込まれる(係
合する)ソケット7は、図8、図9に示すように、メモ
リカード1の抜き差しを行うための開口部7cを有して
いる。さらに、内部に、メモリカード1の外部接続用端
子2dと接触する端子7aが設けられており、この端子
7aは、その表面7bが、ハード金めっき2hとなって
いる。
The socket 7 into which the memory card 1 is inserted (engaged) has an opening 7c for inserting and removing the memory card 1, as shown in FIGS. Further, a terminal 7a that comes into contact with the external connection terminal 2d of the memory card 1 is provided inside, and the surface 7b of the terminal 7a is hard gold plating 2h.

【0037】なお、図8および図9に示すソケット7
は、プッシュ−プッシュタイプのソケット7であり、挿
着したメモリカード1を取り出す際に、再度カードを押
すとメモリカード1が飛び出すタイプのものである。
The socket 7 shown in FIG. 8 and FIG.
Is a push-push type socket 7 in which the memory card 1 pops out when the inserted memory card 1 is taken out again when the card is pushed out.

【0038】図10〜図12は、メモリカード1がソケ
ット7に挿着された状態を示す図であり、メモリカード
1の外部接続用端子2dとソケット7の端子7aとが接
触して電気的に接続された状態となっている。
10 to 12 are views showing a state in which the memory card 1 is inserted into the socket 7, and the external connection terminal 2d of the memory card 1 and the terminal 7a of the socket 7 are in contact with each other and electrically connected. Is connected to.

【0039】次に、本実施の形態のメモリカード1の製
造方法について説明する。
Next, a method of manufacturing the memory card 1 of this embodiment will be described.

【0040】まず、図5に示すようにソフト金めっき2
gが表面2fに形成されたボンディング用端子2cを半
導体チップ搭載側の面に有し、かつ、係合するソケット
7の端子7aの表面7bのハード金めっき2hと同じハ
ード金めっき2hが図6に示すように表面2fに形成さ
れた外部接続用端子2dを有する図3および図4に示す
配線基板2を準備する。
First, as shown in FIG. 5, soft gold plating 2
6 has a bonding terminal 2c formed on the surface 2f on the surface on which the semiconductor chip is mounted, and the same hard gold plating 2h as the hard gold plating 2h on the surface 7b of the terminal 7a of the socket 7 to be engaged is shown in FIG. The wiring board 2 shown in FIGS. 3 and 4 having the external connection terminals 2d formed on the surface 2f as shown in FIG.

【0041】なお、配線基板2の表面2aのボンディン
グ用端子2cと裏面2bの外部接続用端子2dにおい
て、基材2k側から順に、Cu箔2i、Niめっき2
j、ソフト金めっき2gを形成していくが、表裏面のそ
れぞれ同一めっきについては同一工程で形成してもよい
し、別々の工程で形成してもよい。
In the bonding terminals 2c on the front surface 2a of the wiring board 2 and the external connection terminals 2d on the rear surface 2b, the Cu foil 2i and the Ni plating 2 are sequentially arranged from the base material 2k side.
j, the soft gold plating 2g is formed, but the same plating on the front and back surfaces may be formed in the same step or may be formed in different steps.

【0042】その後、配線基板2のボンディング用端子
2cが設けられた表面2aのチップ搭載部2eに半導体
チップ3を搭載する。
Thereafter, the semiconductor chip 3 is mounted on the chip mounting portion 2e on the surface 2a of the wiring board 2 on which the bonding terminals 2c are provided.

【0043】さらに、図7および図12に示すように半
導体チップ3の電極パッド3bと、配線基板2の表面2
aのボンディング用端子2cとを金線4を用いたワイヤ
ボンディングによって電気的に接続する。
Further, as shown in FIGS. 7 and 12, the electrode pads 3b of the semiconductor chip 3 and the surface 2 of the wiring board 2 are formed.
The bonding terminal 2c of a is electrically connected by wire bonding using the gold wire 4.

【0044】その後、ワイヤボンディングによって接続
された複数の金線4および半導体チップ3を樹脂モール
ドによって封止して樹脂封止部6を形成し、さらに樹脂
封止部6をキャップ5によって覆う。
Thereafter, the plurality of gold wires 4 and the semiconductor chip 3 connected by wire bonding are sealed by resin molding to form a resin sealing portion 6, and the resin sealing portion 6 is covered with the cap 5.

【0045】なお、キャップ5は、例えば、接着剤など
で固定する。
The cap 5 is fixed with, for example, an adhesive.

【0046】これにより、図1および図2に示すような
カード型の半導体装置であるメモリカード1を組み立て
ることができる。
As a result, the memory card 1 which is a card type semiconductor device as shown in FIGS. 1 and 2 can be assembled.

【0047】本実施の形態のメモリカード1およびその
製造方法では、メモリカード1のソケット7と係合する
外部接続用端子2dの表面2fの金属めっきの硬度をソ
ケット7の端子7aの表面7bの金属めっきの硬度と同
等にすることにより、メモリカード1の外部接続用端子
2dとソケット7の端子7aとの接触抵抗を低くするこ
とができ、メモリカード1をソケット7から引き抜く際
にも滑らかに容易に引き抜くことができる。
In the memory card 1 and the method of manufacturing the same according to the present embodiment, the hardness of the metal plating on the surface 2f of the external connection terminal 2d engaging with the socket 7 of the memory card 1 is set to the surface 7b of the terminal 7a of the socket 7. By making the hardness equal to that of the metal plating, the contact resistance between the external connection terminal 2d of the memory card 1 and the terminal 7a of the socket 7 can be lowered, and the memory card 1 can be smoothly pulled out from the socket 7. Can be easily pulled out.

【0048】これにより、メモリカード1の着脱性を向
上できる。
As a result, the detachability of the memory card 1 can be improved.

【0049】また、メモリカード1とソケット7の接触
抵抗が低くなるため、金属めっきの削れも少なくでき、
接触不良の発生を防ぐことができる。
Further, since the contact resistance between the memory card 1 and the socket 7 is low, the scraping of the metal plating can be reduced,
It is possible to prevent contact failure.

【0050】さらに、メモリカード1のソケット7との
接続信頼性を向上できる。
Further, the connection reliability with the socket 7 of the memory card 1 can be improved.

【0051】また、メモリカード1とソケット7の接触
抵抗を低くできるため、メモリカード1の組み立てにお
ける封孔材(潤滑材)塗布工程を削除することができ
る。
Further, since the contact resistance between the memory card 1 and the socket 7 can be reduced, the sealing material (lubricant) applying step in the assembly of the memory card 1 can be omitted.

【0052】これにより、メモリカード1の組み立て工
程を短縮してTAT(製品が完全に仕上がるまでに要す
る時間)を短くすることができる。
As a result, the process of assembling the memory card 1 can be shortened to shorten TAT (time required for the product to be completely finished).

【0053】さらに、封孔材の塗布を行わないため、封
孔材が塗布されているか否かの外観検査を行わなくて済
み、したがって、メモリカード1の検査作業の簡略化を
図ることができる。
Furthermore, since the sealing material is not applied, it is not necessary to perform a visual inspection to see if the sealing material is applied, and therefore the inspection work of the memory card 1 can be simplified. .

【0054】また、封孔材の有無の検査に代えて配線基
板2のボンディング用端子2cや外部接続用端子2dの
めっき厚の測定による検査を実施することにより、基板
メーカでの配線基板出荷時と半導体メーカでの配線基板
納入時とで2回のめっき厚の測定検査を行えるため、不
良品の配線基板2を組み立て工程に流してしまうことを
低減できる。
Further, instead of the inspection of the presence or absence of the sealing material, the inspection is performed by measuring the plating thickness of the bonding terminals 2c and the external connection terminals 2d of the wiring board 2, so that the wiring board is shipped by the board maker. Since the measurement and inspection of the plating thickness can be performed twice when the wiring board is delivered to the semiconductor manufacturer, it is possible to reduce the flow of defective wiring board 2 into the assembly process.

【0055】すなわち、メモリカード1の組み立て工程
での不良ポテンシャルを低減でき、製造コストを低減す
ることができる。
That is, the defective potential in the process of assembling the memory card 1 can be reduced, and the manufacturing cost can be reduced.

【0056】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
Although the invention made by the present inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the embodiments of the present invention, and does not depart from the scope of the invention. It goes without saying that various changes can be made with.

【0057】例えば、前記実施の形態では、メモリカー
ド1の裏面2bの外部接続用端子2dの表面2fをハー
ド金めっき2hにする場合を説明したが、前記ハード金
めっき2hの代わりとして、金よりも硬度が高いパラジ
ウム(Pd)めっきを用いてもよい。
For example, in the above-described embodiment, the case where the front surface 2f of the external connection terminal 2d on the back surface 2b of the memory card 1 is the hard gold plating 2h has been described, but instead of the hard gold plating 2h, gold is used instead. Alternatively, palladium (Pd) plating having high hardness may be used.

【0058】すなわち、メモリカード1の外部接続用端
子2dの表面2fの金属めっきは、ソケット7の端子7
aの表面7bの金属めっきに比較して硬度が同等かまた
はそれ以上であればハード金めっき2h以外のパラジウ
ム(Pd)めっきなどの他の金属めっきであってもよ
い。
That is, the metal plating on the surface 2f of the external connection terminal 2d of the memory card 1 is the same as the terminal 7 of the socket 7.
Other metal plating such as palladium (Pd) plating other than the hard gold plating 2h may be used as long as it has hardness equal to or higher than that of the metal plating on the surface 7b of a.

【0059】さらに、ハード金めっき2hの代わりとし
て、まず、パラジウム(Pd)めっきを形成し、その上
層に厚さ0.05μm以下のソフト金めっき2gを形成し
てもよく、この場合、外部接続用端子2dとしての硬度
はパラジウム(Pd)めっきの硬度と同等とすることが
でき、さらに、外観上は金めっきとすることができる。
Further, instead of the hard gold plating 2h, first, palladium (Pd) plating may be formed, and then the soft gold plating 2g having a thickness of 0.05 μm or less may be formed on the upper layer thereof. In this case, external connection is performed. The hardness of the use terminal 2d can be made equal to the hardness of palladium (Pd) plating, and can be gold plated in appearance.

【0060】なお、メモリカード1のボンディング用端
子2cの表面2fの金属めっきは、ワイヤボンディング
によるワイヤとの接続が良好な金属めっきでなければな
らず、前記実施の形態のように、ワイヤが金線4である
場合には、ソフト金めっき2gを採用することが好まし
い。
The metal plating on the surface 2f of the bonding terminal 2c of the memory card 1 must be a metal plating that is well connected to the wire by wire bonding, and the wire is gold as in the above-described embodiment. In the case of the wire 4, it is preferable to adopt 2 g of soft gold plating.

【0061】また、前記実施の形態では、フラッシュメ
モリ(EEPROM)を内蔵するメモリカード1に適用
した場合について説明したが、それに限定されるもので
はなく、例えば、SRAM(Static Random Access Memo
ry) 、FRAM(Ferroelectric Random Access Memory)
またはMRAM(Magnetic Random Access Memory) など
のような他のメモリ回路を内蔵するメモリカード1にも
適用できる。
Further, in the above-described embodiment, the case where the flash memory (EEPROM) is applied to the built-in memory card 1 has been described. However, the present invention is not limited to this. For example, SRAM (Static Random Access Memory) is used.
ry), FRAM (Ferroelectric Random Access Memory)
Alternatively, the present invention can be applied to the memory card 1 including another memory circuit such as MRAM (Magnetic Random Access Memory).

【0062】さらに、メモリ回路を有していないIC
(Integrated Circuit)カードにも適用することができ
る。
Further, an IC having no memory circuit
It can also be applied to (Integrated Circuit) cards.

【0063】[0063]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
The effects obtained by the typical ones of the inventions disclosed in this application will be briefly described as follows.
It is as follows.

【0064】カード型の半導体装置において、ソケット
と係合する端子の表面の金属めっきの硬度をソケットの
端子の表面の金属めっきの硬度と同じかそれより高くす
ることにより、両端子間の接触抵抗を低くすることがで
き、半導体装置をソケットから引き抜く際にも滑らかに
容易に引き抜くことができる。これにより、半導体装置
の着脱性を向上できる。
In the card-type semiconductor device, the hardness of the metal plating on the surface of the terminal engaging with the socket is set to be equal to or higher than the hardness of the metal plating on the surface of the terminal of the socket, so that the contact resistance between both terminals is increased. Therefore, the semiconductor device can be pulled out smoothly and easily even when the semiconductor device is pulled out from the socket. Thereby, the detachability of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態の半導体装置の一例である
メモリカードの構造を示す平面図である。
FIG. 1 is a plan view showing a structure of a memory card which is an example of a semiconductor device according to an embodiment of the present invention.

【図2】図1に示すメモリカードの構造を示す底面図で
ある。
FIG. 2 is a bottom view showing the structure of the memory card shown in FIG.

【図3】図1に示すメモリカードに組み込まれる配線基
板の構造の一例を示す平面図である。
FIG. 3 is a plan view showing an example of a structure of a wiring board incorporated in the memory card shown in FIG.

【図4】図3に示す配線基板の構造の一例を示す底面図
である。
FIG. 4 is a bottom view showing an example of the structure of the wiring board shown in FIG.

【図5】図3のA−A線に沿う断面の構造の一例を示す
拡大部分断面図である。
5 is an enlarged partial cross-sectional view showing an example of the structure of a cross section taken along the line AA of FIG.

【図6】図4のB−B線に沿う断面の構造の一例を示す
拡大部分断面図である。
6 is an enlarged partial cross-sectional view showing an example of a structure of a cross section taken along the line BB of FIG.

【図7】図1に示すメモリカードの組み立てにおけるワ
イヤボンディング終了後の構造の一例を示す平面図であ
る。
7 is a plan view showing an example of a structure after completion of wire bonding in assembling the memory card shown in FIG. 1. FIG.

【図8】図1に示すメモリカードと係合するソケットの
構造の一例を示す平面図である。
8 is a plan view showing an example of the structure of a socket that engages with the memory card shown in FIG. 1. FIG.

【図9】図8に示すソケットの構造の一例を示す底面図
である。
9 is a bottom view showing an example of the structure of the socket shown in FIG.

【図10】図1に示すメモリカードを図8に示すソケッ
トに挿着した際の構造の一例を示す平面図である。
10 is a plan view showing an example of a structure when the memory card shown in FIG. 1 is inserted into the socket shown in FIG.

【図11】図10に示すメモリカード挿着状態の構造の
一例を示す底面図である。
11 is a bottom view showing an example of the structure of the memory card inserted state shown in FIG.

【図12】図11のC−C線に沿う断面の構造の一例を
示す拡大部分断面図である。
12 is an enlarged partial cross-sectional view showing an example of the structure of a cross section taken along the line CC of FIG.

【符号の説明】[Explanation of symbols]

1 メモリカード(半導体装置) 2 配線基板 2a 表面(第1の主面) 2b 裏面(第2の主面) 2c ボンディング用端子(第1の端子部) 2d 外部接続用端子(第2の端子部) 2e チップ搭載部 2f 表面 2g ソフト金めっき(第1の金属めっき) 2h ハード金めっき(第2の金属めっき) 2i Cu箔 2j Niめっき 2k 基材 2l ソルダレジスト 3 半導体チップ 3a 主面 3b 電極パッド(表面電極) 4 金線(ワイヤ) 5 キャップ 6 樹脂封止部 7 ソケット 7a 端子 7b 表面 7c 開口部 1 Memory card (semiconductor device) 2 wiring board 2a surface (first main surface) 2b Back surface (second main surface) 2c Bonding terminal (first terminal part) 2d External connection terminal (second terminal part) 2e Chip mounting part 2f surface 2g Soft gold plating (first metal plating) 2h Hard gold plating (second metal plating) 2i Cu foil 2j Ni plating 2k base material 2l solder resist 3 semiconductor chips 3a Main surface 3b Electrode pad (surface electrode) 4 gold wire 5 caps 6 Resin sealing part 7 socket 7a terminal 7b surface 7c opening

───────────────────────────────────────────────────── フロントページの続き (72)発明者 和田 環 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 増田 正親 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 太田 敏彦 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5B035 AA07 AA08 BA00 BB09 CA02 CA03    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Tamaki Wada             5-22-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Stock             Ceremony Company Hitachi Cho-LS System             Within (72) Inventor Masachika Masuda             5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Stock             Ceremony Company within Hitachi Semiconductor Group (72) Inventor Toshihiko Ota             5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo Stock             Ceremony Company within Hitachi Semiconductor Group F term (reference) 5B035 AA07 AA08 BA00 BB09 CA02                       CA03

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップが搭載された第1の主面と
その反対側の第2の主面とを備えた配線基板を有し、前
記半導体チップがワイヤボンディングによって接続され
た半導体装置であって、 前記配線基板の第1の主面に設けられ、表面に第1の金
属めっきが形成された第1の端子部と、 前記配線基板の第2の主面に設けられ、表面に第2の金
属めっきが形成された第2の端子部と、 前記第1の端子部の第1の金属めっきと前記半導体チッ
プの表面電極とを接続するワイヤとを有し、 前記第2の端子部の第2の金属めっきの硬度が、前記第
2の端子部と接触するソケットの端子の表面の金属めっ
きと同じかまたはそれ以上であることを特徴とする半導
体装置。
1. A semiconductor device comprising a wiring board having a first main surface on which a semiconductor chip is mounted and a second main surface opposite to the first main surface, the semiconductor chip being connected by wire bonding. A first terminal portion provided on the first main surface of the wiring board and having a first metal plating formed on the surface, and a second terminal surface provided on the second main surface of the wiring board. Of the second terminal portion, and a wire connecting the first metal plating of the first terminal portion and the surface electrode of the semiconductor chip, A semiconductor device, wherein the hardness of the second metal plating is equal to or higher than that of the metal plating on the surface of the terminal of the socket that comes into contact with the second terminal portion.
【請求項2】 半導体チップが搭載された第1の主面と
その反対側の第2の主面とを備えた配線基板を有し、前
記半導体チップがワイヤボンディングによって接続され
た半導体装置であって、 前記配線基板の第1の主面に設けられ、表面に第1の金
属めっきが形成された第1の端子部と、 前記配線基板の第2の主面に設けられ、表面に第2の金
属めっきが形成された第2の端子部と、 前記第1の端子部の第1の金属めっきと前記半導体チッ
プの表面電極とを接続するワイヤとを有し、 前記第2の端子部の第2の金属めっきの硬度が、前記第
2の端子部と接触するソケットの端子の表面の金属めっ
きと同じかまたはそれ以上であるとともに、前記第1の
金属めっきより高いことを特徴とする半導体装置。
2. A semiconductor device having a wiring board having a first main surface on which a semiconductor chip is mounted and a second main surface opposite to the first main surface, the semiconductor chip being connected by wire bonding. A first terminal portion provided on the first main surface of the wiring board and having a first metal plating formed on the surface, and a second terminal surface provided on the second main surface of the wiring board. Of the second terminal portion, and a wire connecting the first metal plating of the first terminal portion and the surface electrode of the semiconductor chip, The hardness of the second metal plating is equal to or higher than the metal plating on the surface of the terminal of the socket that comes into contact with the second terminal portion, and is higher than that of the first metal plating. apparatus.
【請求項3】 半導体チップが搭載された第1の主面と
その反対側の第2の主面とを備えた配線基板を有し、前
記半導体チップがワイヤボンディングによって接続され
た半導体装置であって、 前記配線基板の第1の主面に設けられ、表面に第1の金
めっきが形成された第1の端子部と、 前記配線基板の第2の主面に設けられ、表面に第2の金
めっきが形成された第2の端子部と、 前記第1の端子部の第1の金めっきと前記半導体チップ
の表面電極とを接続する金線とを有し、 前記第2の端子部の第2の金めっきの硬度が、前記第2
の端子部と接触するソケットの端子の表面の金属めっき
と同じかまたはそれ以上であるとともに、前記第1の金
めっきより高いことを特徴とする半導体装置。
3. A semiconductor device having a wiring board having a first main surface on which a semiconductor chip is mounted and a second main surface opposite to the first main surface, the semiconductor chip being connected by wire bonding. A first terminal portion provided on the first main surface of the wiring board and having a first gold plating formed on the surface, and a second terminal surface provided on the second main surface of the wiring board. And a gold wire connecting the first gold plating of the first terminal portion and the front surface electrode of the semiconductor chip, the second terminal portion The hardness of the second gold plating of the
The same or higher than the metal plating on the surface of the terminal of the socket contacting the terminal portion of the above, and higher than the first gold plating.
【請求項4】 半導体チップが搭載された第1の主面と
その反対側の第2の主面とを備えた配線基板を有した半
導体装置であって、 前記配線基板の第1の主面に設けられ、ワイヤボンディ
ング用の金線と接続可能な第1の金めっきが表面に形成
された第1の端子部と、 前記配線基板の第2の主面に設けられるとともに、係合
するソケットの端子の表面の金めっきと同じかまたはそ
れ以上の硬度で、かつ前記第1の金めっきより高い硬度
の第2の金めっきが表面に形成された第2の端子部と、 前記第1の端子部と前記半導体チップの表面電極とを接
続する前記金線とを有し、 カード型に形成されていることを特徴とする半導体装
置。
4. A semiconductor device having a wiring board having a first main surface on which a semiconductor chip is mounted and a second main surface opposite to the first main surface, the first main surface of the wiring board. And a socket provided on the second main surface of the wiring board and engaging with a first terminal portion on the surface of which a first gold plating capable of connecting to a gold wire for wire bonding is formed. A second terminal portion on the surface of which a second gold plating having a hardness equal to or higher than that of the gold plating on the surface of the terminal and higher than that of the first gold plating is formed on the surface; A semiconductor device, characterized in that it is formed in a card shape and has the gold wire connecting a terminal portion and a surface electrode of the semiconductor chip.
【請求項5】 第1の金属めっきが表面に形成された第
1の端子部と、係合するソケットの端子の表面の金属め
っきと同じかまたはそれ以上の硬度の第2の金属めっき
が表面に形成された第2の端子部とを有する配線基板を
準備する工程と、 前記配線基板の第1の端子部が設けられた第1の主面に
半導体チップを搭載する工程と、 前記半導体チップの表面電極と前記配線基板の第1の主
面の前記第1の端子部とをワイヤボンディングによって
接続する工程と、 前記ワイヤボンディングによって接続された複数のワイ
ヤおよび前記半導体チップを封止する工程とを有するこ
とにより、カード型の半導体装置を組み立てることを特
徴とする半導体装置の製造方法。
5. The surface of the first terminal portion having the first metal plating formed on the surface thereof, and the surface of the second metal plating having hardness equal to or higher than that of the metal plating on the surface of the terminal of the socket to be engaged. A step of preparing a wiring board having a second terminal portion formed on the wiring board; a step of mounting a semiconductor chip on a first main surface of the wiring board on which the first terminal portion is provided; Connecting the front surface electrode and the first terminal portion of the first main surface of the wiring board by wire bonding, and sealing a plurality of wires and the semiconductor chip connected by the wire bonding. A method of manufacturing a semiconductor device, characterized by comprising assembling a card-type semiconductor device.
JP2001358751A 2001-11-26 2001-11-26 Semiconductor device and method for manufacturing the same Pending JP2003162702A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001358751A JP2003162702A (en) 2001-11-26 2001-11-26 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001358751A JP2003162702A (en) 2001-11-26 2001-11-26 Semiconductor device and method for manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006270489A Division JP2007058870A (en) 2006-10-02 2006-10-02 Method of manufacturing memory card

Publications (2)

Publication Number Publication Date
JP2003162702A true JP2003162702A (en) 2003-06-06
JP2003162702A5 JP2003162702A5 (en) 2005-07-07

Family

ID=19169878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001358751A Pending JP2003162702A (en) 2001-11-26 2001-11-26 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2003162702A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200457484Y1 (en) 2009-10-01 2011-12-22 오리엔트 세미컨덕터 일렉트로닉스 리미티드 Package for electronic storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200457484Y1 (en) 2009-10-01 2011-12-22 오리엔트 세미컨덕터 일렉트로닉스 리미티드 Package for electronic storage device

Similar Documents

Publication Publication Date Title
CN101252115B (en) Semiconductor package and manufacture method thereof as well as electric system and manufacture method thereof
US6843421B2 (en) Molded memory module and method of making the module absent a substrate support
JP4171246B2 (en) Memory card and manufacturing method thereof
TWI302314B (en)
CN101471270B (en) Low profile wire bonded USB device
US7608787B2 (en) Semiconductor memory device and USB memory device using the same
KR100280170B1 (en) Substrate for semiconductor device and manufacturing method thereof, semiconductor device, card type module and information storage device
JP2001338274A (en) Memory card
JP2006252390A (en) Ic card manufacturing method and ic card
US8810019B2 (en) Integrated circuit package system with stacked die
KR100266071B1 (en) Printed circuit board and chip on board package using the same
KR20090091114A (en) Methods of forming a single layer substrate for high capacity memory cards
KR100843274B1 (en) Memory card having double sided contact pad and method making that
JP2005122657A (en) Ic card
US6963135B2 (en) Semiconductor package for memory chips
JP2007128953A (en) Semiconductor device and memory card using same
JP2003162702A (en) Semiconductor device and method for manufacturing the same
KR100610144B1 (en) manufacturing method of chip-on-board package having flip chip assembly structure
JP2005100293A (en) Ic card and manufacturing method for it
JP2007058870A (en) Method of manufacturing memory card
US20080256293A1 (en) Carrier for manufacturing a memory device, method using the same, memory device using the same and manufacturing method of a memory device using the same
JP3351711B2 (en) Semiconductor device substrate and method of manufacturing the same, and semiconductor device, card type module, and information storage device
JP2007005443A (en) Semiconductor device and its manufacturing method
JP5184951B2 (en) Semiconductor package
JP2004349396A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070622

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080613