JP2003161852A - Method for manufacturing dielectric waveguide - Google Patents
Method for manufacturing dielectric waveguideInfo
- Publication number
- JP2003161852A JP2003161852A JP2001360288A JP2001360288A JP2003161852A JP 2003161852 A JP2003161852 A JP 2003161852A JP 2001360288 A JP2001360288 A JP 2001360288A JP 2001360288 A JP2001360288 A JP 2001360288A JP 2003161852 A JP2003161852 A JP 2003161852A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- mask
- groove
- substrate
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、誘電体導波路の製
造方法に関し、より具体的には、埋め込み型誘電体導波
路の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a dielectric waveguide, and more particularly to a method for manufacturing a buried dielectric waveguide.
【０００２】[0002]
【従来の技術】従来の埋め込み型誘電体導波路の作成方
法として、２つの方法が知られている。第１の方法で
は、下部クラッドとなるガラス又はＳｉ等の基板上にガ
ラスをイオン化蒸着法、ＣＶＤ法又は火炎加水分解堆積
法にて堆積し、その上にコアとなる屈折率の高いガラス
を堆積する。表面にマスクを配置し、ＲＩＥエッチング
によりエッチングすることでコア形状を作製する。その
後、イオン化蒸着法、ＣＶＤ法又は火炎加水分解堆積法
により上部クラッドを堆積する。この方法は、例えば、
特開平１０−３１１９２２号公報、Ｊｏｕｎａｌ ｏｆ
Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌｏｇｙ Ｖｏ
ｌ．６ Ｎｏ．６，Ｊｕｎｅ １９８８，“Ｓｉｌｉｃ
ａ−Ｂａｓｅｄ Ｓｉｎｇｌｅ−Ｍｏｄｅ Ｗａｖｅｇ
ｕｉｄｅｓ ｏｎ Ｓｉｌｉｃｏｎ ａｎｄ ｔｈｅｉ
ｒ Ａｐｐｌｉｃａｔｉｏｎ ｔｏ Ｇｕｉｄｅｄ−Ｗ
ａｖｅ Ｏｐｔｉｃａｌ Ｉｎｔｅｒｆｅｒｏｍｅｔｅ
ｒｓ”に記載されている。2. Description of the Related Art There are two known methods for forming a conventional buried dielectric waveguide. In the first method, glass is deposited on the lower clad glass or a substrate such as Si by an ionization vapor deposition method, a CVD method or a flame hydrolysis deposition method, and a high-refractive-index glass serving as a core is deposited on the glass. To do. A mask is arranged on the surface and etching is performed by RIE etching to form a core shape. After that, the upper clad is deposited by the ionization vapor deposition method, the CVD method or the flame hydrolysis deposition method. This method, for example,
Japanese Unexamined Patent Publication No. 10-311922, Journal of
Lightwave Technology Vo
l. 6 No. 6, June 1988, "Silic
a-Based Single-Mode Wave
guides on Silicon and thei
r Application to Guided-W
ave Optical Interferomete
rs ".
【０００３】第２の方法では、下部クラッドとなるガラ
ス基板に溝を形成し、イオン化蒸着法、プラズマＣＶＤ
法又は火炎加水分解堆積法によりコアの屈折率を有する
膜を堆積する。その後、基板の表面まで化学的機械的研
魔法などにより研磨して全体を平坦化すると共に、溝内
にのみコア材料が残るようにする。その上に上部クラッ
ド膜を作成する。方法は、例えば、特願平１０−２９４
１８３号公報に記載されている。In the second method, a groove is formed in the glass substrate which will be the lower clad, and the ionization deposition method and plasma CVD are used.
Method or flame hydrolysis deposition method to deposit a film having the refractive index of the core. Then, the surface of the substrate is polished by chemical mechanical polishing magic to planarize the entire surface, and the core material remains only in the grooves. An upper clad film is formed on it. The method is, for example, Japanese Patent Application No. 10-294.
No. 183.
【０００４】[0004]
【発明が解決しようとする課題】第１の従来方法では、
上部クラッドが一般的に盛り上がるので、上部クラッド
を平坦化する研磨等の作業工程が必要となる。また、上
部クラッドの厚みの制御は、機械的精度に依存する。SUMMARY OF THE INVENTION In the first conventional method,
Since the upper clad is generally raised, a work process such as polishing for flattening the upper clad is required. The control of the thickness of the upper clad depends on the mechanical accuracy.
【０００５】第１の従来方法では、二つのコアを同じ面
上で近接配置する場合、コア間の狭いギャップに上部ク
ラッドのガラス材料を埋めるのに高度が技術が必要にな
る。このギャップを完全に埋めるには、狭ギャップの高
さを狭ギャップの幅を除算して定義されるアスペクト比
で２〜３以下が限界である。即ち、２つの導波路間隔を
狭くするのにも限界がある。In the first conventional method, when two cores are arranged close to each other on the same surface, a high level of skill is required to fill the glass material of the upper cladding in the narrow gap between the cores. In order to completely fill this gap, there is a limit of 2-3 or less in the aspect ratio defined by dividing the height of the narrow gap by the width of the narrow gap. That is, there is a limit to narrowing the distance between the two waveguides.
【０００６】第２の従来方法では、溝内にコアを形成す
ることから、二つのコアを極めて近接させることが、第
１の従来方法と比べて容易である。しかし、コア以外の
部分にも不要な誘電体膜が形成されるので、それを除去
する研磨作業等が不可避である。また、コアとなる部位
の直前で研磨を終了することは難しく、想定したコアの
寸法と異なってしまう可能性が高い。In the second conventional method, since the core is formed in the groove, it is easier to bring the two cores very close to each other as compared with the first conventional method. However, since an unnecessary dielectric film is formed on the portion other than the core, it is unavoidable to carry out polishing work for removing it. Further, it is difficult to finish the polishing just before the portion to be the core, and there is a high possibility that the size of the core will be different from the assumed size.
【０００７】本発明は、コアを近接配置できる誘電体導
波路の製造方法を提示することを目的とする。It is an object of the present invention to provide a method for manufacturing a dielectric waveguide in which cores can be arranged close to each other.
【０００８】本発明はまた、上部クラッドを平坦化する
ための研磨作業が不要な誘電体導波路の製造方法を提示
することを目的とする。Another object of the present invention is to provide a method of manufacturing a dielectric waveguide which does not require a polishing operation for flattening the upper clad.
【０００９】[0009]
【課題を解決するための手段】本発明に係る誘電体導波
路の製造方法は、誘電体基板上に所定パターンのマスク
を形成するマスク形成工程と、当該基板をエッチング
し、所定深さの溝を形成する溝形成工程と、当該基板の
屈折率より高い屈折率の第１の誘電体材料を堆積して、
当該溝を埋める第１誘電体材料堆積工程と、当該マスク
上の当該第１の誘電体材料と共に、当該マスクを除去す
るマスク除去工程とを具備することを特徴とする。A method of manufacturing a dielectric waveguide according to the present invention comprises a mask forming step of forming a mask having a predetermined pattern on a dielectric substrate, and etching the substrate to form a groove having a predetermined depth. And a groove forming step of forming a first dielectric material having a refractive index higher than that of the substrate,
It is characterized by comprising a first dielectric material deposition step of filling the groove, and a mask removing step of removing the mask together with the first dielectric material on the mask.
【００１０】基板の溝をコアとなる第１の誘電体材料で
埋めた後に、マスク上の第１の誘電体材料をマスクと共
に除去するので、マスク除去後の表面は平坦又はほとん
ど平坦になる。その上に上部クラッドを堆積した場合に
も、上部クラッドの表面は平坦になる。即ち、本発明で
は、平坦化研磨も、余分な層を除去するための研磨も不
要である。Since the first dielectric material on the mask is removed together with the mask after filling the groove of the substrate with the first dielectric material serving as the core, the surface after removing the mask becomes flat or almost flat. When the upper clad is deposited on it, the surface of the upper clad becomes flat. That is, in the present invention, neither flattening polishing nor polishing for removing an extra layer is necessary.
【００１１】これにより、水平方向に導波路を積層する
場合、及び、水平方向に複数の導波路を近接配置する場
合のどちらでも、コア間の間隙を従来よりも狭く、例え
ば、１μｍ程度にすることが可能になる。As a result, the gap between the cores is narrower than before, for example, about 1 μm, in both cases of stacking the waveguides in the horizontal direction and arranging a plurality of the waveguides in the horizontal direction close to each other. It will be possible.
【００１２】好ましくは、本発明の方法は更に、当該溝
内の当該第１の誘電体材料を被うように当該第１の誘電
体材料の屈折率よりも低い屈折率の第２の誘電体材料を
堆積する第２誘電体材料堆積工程を具備する。第２の誘
電体材料の層が上部クラッドとなる。Preferably, the method of the present invention further comprises a second dielectric having a refractive index lower than that of the first dielectric material so as to cover the first dielectric material in the groove. A second dielectric material deposition step of depositing material is provided. The second layer of dielectric material becomes the upper cladding.
【００１３】好ましくは、当該マスク除去工程が、マス
クが全く露出していない場合に、当該第１の誘電体材料
を当該マスクの一部が露出するまでエッチングするエッ
チング工程を具備する。これにより、マスクの除去が容
易になる。Preferably, the mask removing step comprises an etching step of etching the first dielectric material until a part of the mask is exposed when the mask is not exposed at all. This facilitates removal of the mask.
【００１４】好ましくは、当該第１誘電体堆積工程は、
当該基板の平坦部分とエッジ部分で堆積速度の異なる方
法、例えばスパッタリング法又は誘導結合プラズマＣＶ
Ｄ（ＩＣＰ−ＣＶＤ）法で当該第１の誘電体材料を堆積
する。これにより、基板の溝を均等に埋めることがで
き、平坦な表面を得ることができる。Preferably, the first dielectric deposition step is
A method in which the deposition rate is different between the flat portion and the edge portion of the substrate, for example, the sputtering method or the inductively coupled plasma CV.
The first dielectric material is deposited by the D (ICP-CVD) method. Thereby, the groove of the substrate can be evenly filled, and a flat surface can be obtained.
【００１５】[0015]
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。理解を容易にするために、図面の縦横の
寸法は比例せず、部分的に誇張して図示されている。Embodiments of the present invention will now be described in detail with reference to the drawings. For easy understanding, the vertical and horizontal dimensions in the drawings are not proportional and are partially exaggerated.
【００１６】（第１実施例）図１（ａ）〜（ｅ）は、本
発明の第１実施例の各プロセスにおける断面図を示す。
図１（ａ）に示すように、屈折率１．４４５のガラス基
板１０上に、６μｍの間隔を開けて、厚さ０．５μｍの
マスク１２，１４を配置する。マスク１２，１４は、例
えば、Ｃｒ又はＷＳｉ（タングステンシリサイド）等か
らなる。そして、リアクティブイオンエッチング（ＲＩ
Ｅ）法により、深さ６μｍだけ基板１０をエッチングす
る。図１（ｂ）は、エッチング後の断面図を示す。この
エッチングにより、図１（ｂ）に示すように、矩形の溝
１６が形成される。(First Embodiment) FIGS. 1 (a) to 1 (e) are sectional views showing respective processes of the first embodiment of the present invention.
As shown in FIG. 1A, masks 12 and 14 having a thickness of 0.5 μm are arranged on a glass substrate 10 having a refractive index of 1.445 at intervals of 6 μm. The masks 12 and 14 are made of, for example, Cr or WSi (tungsten silicide). Then, reactive ion etching (RI
By the method E), the substrate 10 is etched to a depth of 6 μm. FIG. 1B shows a sectional view after etching. By this etching, a rectangular groove 16 is formed as shown in FIG.
【００１７】この後、ＩＣＰ−ＣＶＤ（誘導結合プラズ
マＣＶＤ）装置により、正ケイ酸化エチル（ＴＥＯＳ）
及び酸素Ｏ２を原料として、図１（ｃ）に示すように、
屈折率１．４５６のガラスを６μｍ堆積する。このと
き、同時にテトラメトキシゲルマニウム（ＴＭＯＧ）、
即ちＧｅ（ＯＣＨ３）４を使用して、Ｇｅ原始を添加す
ることにより、屈折率を上げることができる。これによ
り、溝１６がガラス１８で埋められ、マスク１２，１４
上にも６μｍ厚のガラス層２０，２２がそれぞれ形成さ
れる。溝１６内のガラス１８が、誘電体導波路のコアと
なる。After that, an ICP-CVD (inductively coupled plasma CVD) apparatus is used to form positive ethyl silicooxide (TEOS).
And oxygen O 2 as raw materials, as shown in FIG.
Glass having a refractive index of 1.456 is deposited to a thickness of 6 μm. At this time, at the same time, tetramethoxy germanium (TMOG),
That is, the refractive index can be increased by using Ge (OCH 3 ) 4 and adding Ge primitive. As a result, the groove 16 is filled with the glass 18 and the masks 12, 14 are formed.
Glass layers 20 and 22 each having a thickness of 6 μm are also formed on the upper surface. The glass 18 in the groove 16 serves as the core of the dielectric waveguide.
【００１８】図１（ｃ）は、マスク１２，１４上のガラ
ス２０，２２が、溝１６内のガラス１８とつながってい
ない程度でガラス１８，２０，２２の堆積を止めた場合
を示す。マスク１２，１４上のガラス２０、２２が、溝
１６内のガラス１８とつながるまで、ガラス１８，２
０，２２を堆積すると、図２に示すような断面形状にな
る。FIG. 1 (c) shows the case where the deposition of the glass 18, 20, 22 is stopped to the extent that the glass 20, 22 on the mask 12, 14 is not connected to the glass 18 in the groove 16. Until the glass 20, 22 on the mask 12, 14 is connected to the glass 18 in the groove 16, the glass 18, 2
When 0 and 22 are deposited, the cross-sectional shape shown in FIG. 2 is obtained.
【００１９】ＩＣＰ−ＣＶＤ法では、平面部とエッジ付
近とでは膜生成速度が著しく異なる。即ち、溝１６内及
びマスク１２，１４の平面部分では、膜が生成される
が、エッジ付近では、スパッタ効果により成長が著しく
遅い。また、マスク１２，１４の溝１６に隣接するエッ
ジ部分２４がスパッタ効果によりエッチングされ、斜め
にカットされたようになる。In the ICP-CVD method, the film formation rate is significantly different between the flat surface portion and the vicinity of the edge. That is, a film is formed in the groove 16 and in the plane portions of the masks 12 and 14, but the growth is extremely slow near the edge due to the sputtering effect. Further, the edge portions 24 of the masks 12 and 14 adjacent to the groove 16 are etched by the sputtering effect and are cut obliquely.
【００２０】このように、平面部とエッジ付近とでは膜
生成速度が著しく異なる方法を使用することで、溝１６
を均等に埋めることができ、平坦な表面を得ることがで
きる。As described above, by using the method in which the film formation rate is significantly different between the flat surface portion and the vicinity of the edge, the groove 16 is formed.
Can be evenly filled, and a flat surface can be obtained.
【００２１】ＩＰＣ−ＣＶＤ装置以外に、通常のスパッ
タ装置を使用しても、同様に溝１６内にコアとなるガラ
スを埋め込み、その表面を平坦に仕上げることができ
る。Even if a normal sputtering apparatus is used in addition to the IPC-CVD apparatus, the glass as the core can be similarly embedded in the groove 16 and the surface thereof can be finished flat.
【００２２】図２に示すような断面形状になった場合、
コアとなるガラス１８とガラス２０，２２が分離するよ
うに、ガラス２０，２２をエッチングする。これによ
り、実質的には、図１（ｃ）に示す断面形状に加工す
る。When the cross-sectional shape shown in FIG. 2 is obtained,
The glass 20 and 22 are etched so that the glass 18 and the glass 20 and 22 which become the core are separated. As a result, substantially the cross-sectional shape shown in FIG.
【００２３】なお、エッジに対するスパッタ効果が小さ
い場合、例外的に、マスク１２、１４のエッジ部分がエ
ッチングされずに、図３に示すように、コアとなるガラ
ス１８がマスク１２、１４の表面にまで到達してしまう
ことがある。When the effect of sputtering on the edges is small, exceptionally, the edge portions of the masks 12 and 14 are not etched, and the glass 18 serving as the core is formed on the surfaces of the masks 12 and 14 as shown in FIG. May reach up to.
【００２４】従って、溝１６をガラス１８で埋めた段階
では、一般的には、図１（ｃ）に示す断面形状が得ら
れ、例外的に、図３に示す断面形状が得られることにな
る。この後、マスク１２，１４をウエットエッチングに
より除去する。この結果、マスク１２，１４上に堆積し
たガラス２０，２２が、マスク１２，１４と共に除去さ
れる。マスク１２，１４を除去した後の断面図を図１
（ｄ）に示す。図１（ｄ）から、溝１６を埋めるガラス
１８（コア）と基板１０の表面を研磨しなくて良いこと
は明らかである。勿論、研磨しても良い。Therefore, when the groove 16 is filled with the glass 18, the cross-sectional shape shown in FIG. 1C is generally obtained, and exceptionally, the cross-sectional shape shown in FIG. 3 is obtained. . After that, the masks 12 and 14 are removed by wet etching. As a result, the glasses 20 and 22 deposited on the masks 12 and 14 are removed together with the masks 12 and 14. A cross-sectional view after removing the masks 12 and 14 is shown in FIG.
It shows in (d). From FIG. 1D, it is clear that the glass 18 (core) filling the groove 16 and the surface of the substrate 10 need not be polished. Of course, you may grind.
【００２５】図３に示す断面形状でマスク１２，１４を
除去すると、図４に示すような断面形状になる。即ち、
コア（ガラス１８）の表面に微小突起２６が形成され
る。しかし、その微小突起２６の高さは、せいぜいマス
ク１２，１４の厚み程度、即ち０．５μｍ程度であり、
導波路寸法に比べ微小であることので、問題とならな
い。以後の説明では、微小突起２６を無視する。When the masks 12 and 14 are removed in the sectional shape shown in FIG. 3, the sectional shape shown in FIG. 4 is obtained. That is,
Minute protrusions 26 are formed on the surface of the core (glass 18). However, the height of the minute projections 26 is at most about the thickness of the masks 12 and 14, that is, about 0.5 μm,
Since the size is smaller than the waveguide size, there is no problem. In the following description, the minute protrusions 26 will be ignored.
【００２６】マスク１２，１４の除去後に、図１（ｅ）
に示すように、上部クラッドとなるガラス層２８を堆積
する。ガラス層２８が平坦に形成され得ることは、明ら
かである。After removing the masks 12 and 14, FIG.
As shown in, a glass layer 28 to be the upper clad is deposited. It is clear that the glass layer 28 can be formed flat.
【００２７】膜生成が終了したら、酸素雰囲気中で熱処
理する。上述の屈折率は、この熱処理後の値である。After the film formation is completed, heat treatment is performed in an oxygen atmosphere. The above-mentioned refractive index is a value after this heat treatment.
【００２８】（第２実施例）次に、垂直方向に２つの導
波路を積層する第２実施例を説明する。図５（ａ）及び
（ｂ）は、第２実施例の各プロセスにおける断面図を示
す。第１実施例と同様のプロセスで、基板１０の溝１６
内にコアとなるガラス１８を埋め込んだ導波路構造を形
成し、その上に、図５（ａ）に示すように、屈折率１．
４４５のガラス３０を７μｍ厚に積層する。ガラス３０
はクラッド層となる。(Second Embodiment) Next, a second embodiment in which two waveguides are laminated in the vertical direction will be described. 5A and 5B are cross-sectional views in each process of the second embodiment. The groove 16 of the substrate 10 is processed by the same process as in the first embodiment.
A waveguide structure having a core glass 18 embedded therein is formed, and a refractive index of 1. is formed on the waveguide structure, as shown in FIG.
445 glass 30 is laminated to a thickness of 7 μm. Glass 30
Becomes a clad layer.
【００２９】クラッド層３０を基板と見做して第１実施
例と同じプロセスを適用し、クラッド層３０の幅と深さ
が６μｍの溝３２内にコアとなるガラス３４を埋め込
み、コア３４の表面をクラッド層３６で被った導波路構
造を形成する。図５（ｂ）は、完成した導波路構造の断
面図を示す。The clad layer 30 is regarded as a substrate, and the same process as that of the first embodiment is applied. The clad layer 30 is filled with a glass 34 serving as a core in a groove 32 having a width and a depth of 6 μm. A waveguide structure whose surface is covered with the cladding layer 36 is formed. FIG. 5B shows a sectional view of the completed waveguide structure.
【００３０】コア間隔１６とコア３４の間隔は１μｍと
なる。即ち、１μｍのコア間隔で２つの導波路を積層し
た導波路構造を実現できる。The spacing between the core spacing 16 and the core 34 is 1 μm. That is, it is possible to realize a waveguide structure in which two waveguides are stacked with a core interval of 1 μm.
【００３１】クラッド３０の厚さを１μｍとし、その上
に従来の方法で導波路を形成しても良い。第１実施例の
方法では、溝１６に埋め込まれたコア１８の表面が実質
的に平坦であるので、その上の第２の導波路を従来の方
法で積層することが可能になる。The cladding 30 may have a thickness of 1 μm and a waveguide may be formed thereon by a conventional method. In the method of the first embodiment, since the surface of the core 18 embedded in the groove 16 is substantially flat, it is possible to stack the second waveguide on the core 18 by a conventional method.
【００３２】（第３実施例）同じ水平面内に複数の導波
路を隣接して配置することも容易である。図６（ａ）及
び（ｂ）は、第３実施例の各プロセスにおける断面図を
示す。(Third Embodiment) It is easy to arrange a plurality of waveguides adjacent to each other in the same horizontal plane. 6A and 6B are cross-sectional views in each process of the third embodiment.
【００３３】図６（ａ）に示すように、屈折率１．４４
５のガラス基板４０上に、６μｍの間隔を開けて、厚さ
０．５μｍのマスク４２，４４，４６，４８を配置す
る。マスク４４，４６の幅は１μｍである。第１実施例
と同様の手順で、基板４０に深さ６μｍの溝５０，５
２，５４を形成し、その溝５０，５２，５４内にコアと
なるガラスを埋め込み、マスク４２，４４，４６，４８
を除去し、その後に上部クラッド層５６を堆積する。図
６（ｂ）は、完成した導波路の断面形状を示す。図６
（ｂ）から分かるように、本実施例では、容易に水平方
向に１μｍの間隙で複数のコアを配置できる。As shown in FIG. 6A, the refractive index is 1.44.
On the glass substrate 40 of No. 5, the masks 42, 44, 46 and 48 having a thickness of 0.5 μm are arranged at intervals of 6 μm. The width of the masks 44 and 46 is 1 μm. In the same procedure as in the first embodiment, the groove 50, 5 having a depth of 6 μm is formed on the substrate 40.
2, 54 are formed, glass to be a core is embedded in the grooves 50, 52, 54, and masks 42, 44, 46, 48 are formed.
Is removed, and then the upper cladding layer 56 is deposited. FIG. 6B shows a sectional shape of the completed waveguide. Figure 6
As can be seen from (b), in this embodiment, a plurality of cores can be easily arranged in the horizontal direction with a gap of 1 μm.
【００３４】[0034]
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、不要な層の除去のための研磨又は
表面を平坦するにための研磨を省略できる。上部クラッ
ドの表面が基本的に平面になるので、導波路を積層する
のも容易である。また、複雑な工程無しに、狭い間隔で
複数の導波路を配置できる。As can be easily understood from the above description, according to the present invention, polishing for removing unnecessary layers or polishing for flattening the surface can be omitted. Since the surface of the upper clad is basically flat, it is easy to stack the waveguides. Moreover, a plurality of waveguides can be arranged at a narrow interval without complicated steps.
【図１】 本発明の第１実施例の各プロセスでの断面図
である。FIG. 1 is a sectional view in each process of a first embodiment of the present invention.
【図２】 溝１６を埋めた後の第２の断面形状例の断面
図である。FIG. 2 is a cross-sectional view of a second cross-sectional shape example after filling a groove 16.
【図３】 溝１６を埋めた後の第３の断面形状例の断面
図である。FIG. 3 is a cross-sectional view of a third cross-sectional shape example after filling the groove 16.
【図４】 図３に示す断面形状に対しマスク１２，１４
を除去した後の断面形状の断面図である。FIG. 4 is a cross-sectional view of the masks 12 and 14 shown in FIG.
It is sectional drawing of the cross-sectional shape after removing.
【図５】 本発明の第２実施例の各プロセスでの断面図
である。FIG. 5 is a sectional view in each process of the second embodiment of the present invention.
【図６】 本発明の第３実施例の各プロセスでの断面図
である。FIG. 6 is a sectional view in each process of the third embodiment of the present invention.
１０：基板 １２，１４：マスク １６：溝 １８：コアとなるガラス ２０，２２：ガラス ２４：エッチングされたエッジ部分 ２６：微小突起 ２８：上部クラッドとなるガラス層 ３０：クラッド層となるガラス ３２：溝 ３４：コアとなるガラス ３６：クラッド層 ４０：基板 ４２，４４，４６，４８：マスク ５０，５２，５４：溝 ５６：クラッド層 10: substrate 12, 14: Mask 16: groove 18: Glass to be the core 20, 22: Glass 24: Etched edge part 26: Small protrusion 28: Glass layer to be the upper clad 30: Glass to be the clad layer 32: groove 34: Glass to be the core 36: Clad layer 40: substrate 42,44,46,48: Mask 50, 52, 54: groove 56: Clad layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 公佐 埼玉県上福岡市大原二丁目１番15号株式会 社ケイディーディーアイ研究所内 Ｆターム(参考） 2H047 KA03 PA05 PA21 PA24 TA44 TA47 4K029 AA09 AA29 BA46 BC07 BD00 CA05 EA01 EA02 GA02 4K030 AA06 AA09 AA14 BA44 DA08 FA04 JA01 JA12 LA01 LA11 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Komura Nishimura 2-15 Ohara Stock Exchange, Kamifukuoka City, Saitama Prefecture Company KDI Research Institute F term (reference) 2H047 KA03 PA05 PA21 PA24 TA44 TA47 4K029 AA09 AA29 BA46 BC07 BD00 CA05 EA01 EA02 GA02 4K030 AA06 AA09 AA14 BA44 DA08 FA04 JA01 JA12 LA01 LA11
Claims (5)
形成するマスク形成工程と、 当該基板をエッチングし、所定深さの溝を形成する溝形
成工程と、 当該基板の屈折率より高い屈折率の第１の誘電体材料を
堆積して、当該溝を埋める第１誘電体材料堆積工程と、 当該マスク上の当該第１の誘電体材料と共に、当該マス
クを除去するマスク除去工程とを具備することを特徴と
する誘電体導波路の製造方法。1. A mask forming step of forming a mask of a predetermined pattern on a dielectric substrate, a groove forming step of etching the substrate to form a groove having a predetermined depth, and a refractive index higher than the refractive index of the substrate. A first dielectric material deposition step of depositing the first dielectric material and filling the groove, and a mask removing step of removing the mask together with the first dielectric material on the mask. A method of manufacturing a dielectric waveguide, comprising:
を被うように当該第１の誘電体材料の屈折率よりも低い
屈折率の第２の誘電体材料を堆積する第２誘電体材料堆
積工程を具備する請求項１に記載の誘電体導波路の製造
方法。2. A second deposition of a second dielectric material having a refractive index lower than that of the first dielectric material so as to cover the first dielectric material in the groove. The method of manufacturing a dielectric waveguide according to claim 1, further comprising a dielectric material deposition step.
出していない場合に、当該第１の誘電体材料を当該マス
クの一部が露出するまでエッチングするエッチング工程
を具備する請求項１に記載の誘電体導波路の製造方法。3. The mask removing step comprises an etching step of etching the first dielectric material until a part of the mask is exposed when the mask is not exposed at all. Manufacturing method of dielectric waveguide of.
平坦部分とエッジ部分で堆積速度の異なる方法で当該第
１の誘電体材料を堆積する請求項１に記載の誘電体導波
路の製造方法。4. The dielectric waveguide according to claim 1, wherein the first dielectric deposition step deposits the first dielectric material by a method in which a deposition rate is different between a flat portion and an edge portion of the substrate. Production method.
速度の異なる方法が、スパッタリング法及び誘導結合プ
ラズマＣＶＤ（ＩＣＰ−ＣＶＤ）法の何れかである請求
項４に記載の誘電体導波路の製造方法。5. The dielectric waveguide according to claim 4, wherein the method of making the deposition rate different between the flat portion and the edge portion of the substrate is any one of the sputtering method and the inductively coupled plasma CVD (ICP-CVD) method. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001360288A JP2003161852A (en) | 2001-11-27 | 2001-11-27 | Method for manufacturing dielectric waveguide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001360288A JP2003161852A (en) | 2001-11-27 | 2001-11-27 | Method for manufacturing dielectric waveguide |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003161852A true JP2003161852A (en) | 2003-06-06 |
Family
ID=19171136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001360288A Pending JP2003161852A (en) | 2001-11-27 | 2001-11-27 | Method for manufacturing dielectric waveguide |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003161852A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257843A (en) * | 2004-03-10 | 2005-09-22 | Nippon Telegr & Teleph Corp <Ntt> | Method for manufacturing optical waveguide |
| US7228045B2 (en) | 2004-03-26 | 2007-06-05 | Sumitomo Electric Industries, Ltd. | Optical waveguide device and method of manufacturing same |
-
2001
- 2001-11-27 JP JP2001360288A patent/JP2003161852A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257843A (en) * | 2004-03-10 | 2005-09-22 | Nippon Telegr & Teleph Corp <Ntt> | Method for manufacturing optical waveguide |
| US7228045B2 (en) | 2004-03-26 | 2007-06-05 | Sumitomo Electric Industries, Ltd. | Optical waveguide device and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1576399B1 (en) | Process for fabrication of optical waveguides | |
| CN110459464B (en) | Preparation method of thick film silicon nitride by regional grooving | |
| JP2000503135A (en) | Waveguide pair with cladding | |
| US20030052082A1 (en) | Method of forming optical waveguides in a semiconductor substrate | |
| US6775454B2 (en) | Silica-based optical waveguide circuit and fabrication method thereof | |
| CN105223646B (en) | Low-loss three-dimensional silica waveguide chi structure and preparation method thereof | |
| US7228045B2 (en) | Optical waveguide device and method of manufacturing same | |
| JP2003161852A (en) | Method for manufacturing dielectric waveguide | |
| EP1560046A1 (en) | Optical waveguide and method of fabricating the same | |
| JP2004286959A (en) | Method of manufacturing optical waveguide and optical waveguide | |
| JP3196797B2 (en) | Manufacturing method of laminated quartz optical waveguide | |
| JP2000121859A (en) | Production of buried optical fiber | |
| KR100439749B1 (en) | Method for fabricating optical waveguide on fused silica substrates using inductively coupled plasma etcher | |
| KR100459490B1 (en) | planar light waveguide and method thereof | |
| JP2004295043A (en) | Optical waveguide | |
| JP2001215352A (en) | Method for manufacturing quartz base glass waveguide having three-dimensional core waveguide | |
| JP2003075670A (en) | Manufacturing method for reflector | |
| WO2020129664A1 (en) | Optical waveguide and method for manufacturing same | |
| JP4111110B2 (en) | Manufacturing method of optical waveguide | |
| JP2001091775A (en) | Manufacturing of laminated type quartz system waveguide | |
| JP2001074959A (en) | Embedded type optical waveguide and its production | |
| JP2001201647A (en) | Optical waveguide circuit and its manufacturing method | |
| KR20020089871A (en) | An optical waveguide device and fabrication method therefor | |
| KR100277362B1 (en) | Optical waveguide forming method having dummy layer and optical waveguide by the method | |
| KR20040036759A (en) | FABRICATION METHOD FOR PLANAR LIGHTWAVEGUIDE USING OF Si ETCHING |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051207 |