JP2003158078A - Method for forming silicon semiconductor - Google Patents

Method for forming silicon semiconductor

Info

Publication number
JP2003158078A
JP2003158078A JP2001354425A JP2001354425A JP2003158078A JP 2003158078 A JP2003158078 A JP 2003158078A JP 2001354425 A JP2001354425 A JP 2001354425A JP 2001354425 A JP2001354425 A JP 2001354425A JP 2003158078 A JP2003158078 A JP 2003158078A
Authority
JP
Japan
Prior art keywords
substrate
film
forming
amorphous silicon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001354425A
Other languages
Japanese (ja)
Inventor
Hiroyuki Sonobe
裕之 園部
Yoshiaki Takeuchi
良昭 竹内
Kazuyoshi Tsujita
和義 辻田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2001354425A priority Critical patent/JP2003158078A/en
Publication of JP2003158078A publication Critical patent/JP2003158078A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Abstract

PROBLEM TO BE SOLVED: To provide a method for forming a silicon semiconductor film of a low crystal defect density at a high speed in order to obtain an amorphous silicon solar battery with less optical degradation conversion efficiency. SOLUTION: In forming an (i) layer amorphous silicon film to be a power generation layer, a substrate surface heating heater is arranged between a substrate disposed inside a reaction container and a ladder antenna electrode generating glow discharge plasma, a surface temperature of the substrate is controlled by heating the substrate surface heating heater while making a reactant gas composed of gaseous silane diluted in gaseous hydrogen flow into a reaction chamber, and the amorphous silicon semiconductor film is formed while heating the reactant gas. It is appropriate to turn a mixing ratio of the gaseous hydrogen and the gaseous silane to 1:1 to 10, preferably 1:2 to 7, and more preferably 1:3 to 5. In order to maintain a film formation speed, a super high frequency current of 30 to 100 MHz is used for a power source for plasma generation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】 本発明は、シリコ
ン半導体、特にアモルファスシリコン太陽電池に使用さ
れるi層シリコン半導体の製造方法に関するものであ
る。
TECHNICAL FIELD The present invention relates to a method for manufacturing a silicon semiconductor, particularly an i-layer silicon semiconductor used for an amorphous silicon solar cell.

【0002】[0002]

【従来の技術】太陽の光から直接電気を得ることができ
る太陽電池(光起電力装置)は、半永久的で無公害の新
たなエネルギー源として実用化されつつある。最近では
太陽光をいかにして効率よく電気エネルギーに変換する
か、また、いかにして発電コストを下げるかを中心に研
究開発が進められている。その中でアモルファスシリコ
ン(a−Si:非晶質シリコン)太陽電池が大量普及型
の太陽電池として注目されている。アモルファスシリコ
ン太陽電池は結晶シリコン太陽電池に比べ、発電効率の
点では多少劣るものの、プラズマCVD( Chemical Va
por Deposition:化学気相析出)法により製造するため
大量生産に適しており、200℃程度の比較的低温プロ
セスで製造できるので製造エネルギー消費量が少ないこ
と、基板の種類に限定されないこと等の利点を有してい
て将来の普及型太陽電池として最も期待されている。
2. Description of the Related Art Solar cells (photovoltaic devices) that can directly obtain electricity from the light of the sun are being put to practical use as new energy sources that are semi-permanent and pollution-free. Recently, research and development have been carried out focusing on how to efficiently convert sunlight into electric energy and how to reduce power generation costs. Among them, amorphous silicon (a-Si: amorphous silicon) solar cells have been attracting attention as mass-spread solar cells. Amorphous silicon solar cells are slightly inferior to crystalline silicon solar cells in terms of power generation efficiency, but plasma CVD (Chemical Vapor
por Deposition: suitable for mass production because it is manufactured by the chemical vapor deposition method, and it can be manufactured by a relatively low temperature process of about 200 ° C, so it consumes less energy for manufacturing and is not limited by the type of substrate. Therefore, it is most expected as a popular solar cell in the future.

【0003】図1にアモルファスシリコン太陽電池の基
本構造を示す。図1に示すとおりアモルファスシリコン
太陽電池は、ガラス基板1上に真性アモルファスシリコ
ン膜(以下、i層と呼ぶ)4をp層アモルファスシリコ
ン(以下、p層と呼ぶ)膜3とn層アモルファスシリコ
ン(以下、n層と呼ぶ)膜5で挟んだpin構造の半導
体膜6を設け、この半導体膜6に電流を取り出すための
透明電極2と金属電極7とを設けた構造をとっている。
このような積層構造体に太陽光が入射すると、光電効果
により電子−正孔対が発生し、電子−正孔対はpin接
合でi層内部に形成された電界によって、電子はn層側
へ、正孔はp層側へ移動する。この時透明電極膜2と金
属電極膜7間に外部負荷Rを接続すると外部回路に電流
が流れて発電が行われる仕組みになっている。
FIG. 1 shows the basic structure of an amorphous silicon solar cell. As shown in FIG. 1, in an amorphous silicon solar cell, an intrinsic amorphous silicon film (hereinafter, referred to as i layer) 4 on a glass substrate 1 is a p layer amorphous silicon (hereinafter, referred to as p layer) film 3 and an n layer amorphous silicon (hereinafter referred to as p layer). Hereinafter, a semiconductor film 6 having a pin structure sandwiched between films 5 is provided, and a transparent electrode 2 and a metal electrode 7 for taking out a current are provided in the semiconductor film 6.
When sunlight is incident on such a laminated structure, an electron-hole pair is generated due to a photoelectric effect, and the electron-hole pair is moved to the n-layer side by an electric field formed inside the i-layer by a pin junction. , The holes move to the p-layer side. At this time, if an external load R is connected between the transparent electrode film 2 and the metal electrode film 7, a current flows through an external circuit to generate power.

【0004】上述の通りアモルファスシリコン太陽電池
においては、光を吸収して発電するのはi層であるから
i層の膜質が発電効率を左右するので、いかにして高品
質のi層をつくるかが重要な課題となっている。十分な
変換効率を達成するためにはi層の膜厚は通常数百nm
でありp層、n層の膜厚(通常数十nm)の数十倍必要
である。従って、生産性を上げてコストを下げるために
は、i層の膜厚をできる限り薄くしてしかも成膜速度を
できる限り高めることが重要となる。しかし、成膜速度
を上げていくと良質な半導体膜が得られ難くなる難点が
ある。近年、i層の膜厚は次第に薄くなってきており、
十分な光を吸収して電子−正孔対を発生させるためのi
層の膜厚は、通常300〜600nm程度とされてい
る。
As described above, in an amorphous silicon solar cell, since it is the i-layer that absorbs light to generate power, the film quality of the i-layer affects the power generation efficiency. Therefore, how to create a high-quality i-layer Is an important issue. In order to achieve sufficient conversion efficiency, the thickness of the i layer is usually several hundreds nm
Therefore, it is necessary to have several tens of times the film thickness of the p layer and the n layer (normally several tens nm). Therefore, in order to increase the productivity and reduce the cost, it is important to reduce the film thickness of the i layer as much as possible and increase the film formation rate as much as possible. However, if the film formation rate is increased, it becomes difficult to obtain a good quality semiconductor film. In recent years, the thickness of the i-layer has been gradually reduced,
I for absorbing sufficient light to generate electron-hole pairs
The layer thickness is usually about 300 to 600 nm.

【0005】i層に入射した太陽光により発生した電子
−正孔対が全て発電に寄与するわけではなく、発生した
キャリアの一部は再結合して消滅する。特に、i層成膜
中に形成されるダングリングボンドはキャリアのトラッ
プとなり、出力電流の低下を招く。従ってこのような結
晶欠陥を極力低くしたi層を形成しなければならない。
これらの半導体膜6は通常熱CVD法やプラズマCVD
法によって形成されている。また、i層4の結晶欠陥を
低減させるためには、i層4を形成する際に微量の水素
を添加する方法(特開平11−214717参照)や、
p層3とi層4との間にバッファ層を設け、p層3から
の不純物の拡散を防止する方法(特開2000−164
904参照)が知られている。
Not all electron-hole pairs generated by the sunlight incident on the i layer contribute to power generation, and some of the generated carriers recombine and disappear. In particular, dangling bonds formed during the formation of the i layer serve as carrier traps, resulting in a decrease in output current. Therefore, it is necessary to form the i layer in which such crystal defects are minimized.
These semiconductor films 6 are usually formed by thermal CVD method or plasma CVD method.
Formed by the law. Further, in order to reduce crystal defects in the i layer 4, a method of adding a slight amount of hydrogen when forming the i layer 4 (see Japanese Patent Laid-Open No. 11-214717),
A method of providing a buffer layer between the p layer 3 and the i layer 4 to prevent diffusion of impurities from the p layer 3 (JP 2000-164A).
904) is known.

【0006】さらに本出願人は、先にプラズマCVD装
置においてグロー放電プラズマを発生させる電極として
ラーダーアンテナ型電極を採用し、基板と該ラーダーア
ンテナ型電極との間に、上記基板の表面を加熱するため
に、棒状の所定間隔を有する線材により構成された基板
表面加熱ヒーターを設けた、アモルファス半導体薄膜の
製造装置を提案した(特開平10−321525号公報
参照)。このような装置を使用して、基板表面加熱ヒー
ターにより基板表面温度を精密に制御し、かつシラン
(SiH4 )等の反応ガスのプラズマ化過程で発生する
長寿命で拡散長の長いラジカルのみが基板表面に堆積し
易くすれば、結晶欠陥密度が1014個/cm3 台の結晶
欠陥が少ない良質のシリコン半導体膜を形成することが
可能となり、このようにして得たアモルファスシリコン
膜を太陽電池のi層として使用すれば高性能な太陽電池
を得ることができる。
Further, the present applicant has previously adopted a ladder antenna type electrode as an electrode for generating glow discharge plasma in a plasma CVD apparatus, and heats the surface of the substrate between the substrate and the ladder antenna type electrode. Therefore, an apparatus for manufacturing an amorphous semiconductor thin film has been proposed, which is provided with a substrate surface heating heater composed of rod-shaped wires having a predetermined interval (see Japanese Patent Laid-Open No. 10-321525). Using such a device, the substrate surface temperature is precisely controlled by the substrate surface heating heater, and only long-lived and long-diffusion radicals generated in the process of plasma reaction gas such as silane (SiH 4 ) are generated. By facilitating the deposition on the surface of the substrate, it becomes possible to form a high-quality silicon semiconductor film with few crystal defects with a crystal defect density of 10 14 / cm 3 , and the amorphous silicon film thus obtained is used for solar cells. A high-performance solar cell can be obtained by using it as the i layer.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記の
装置を使用して結晶欠陥の少ない良質のシリコン半導体
膜を形成して太陽電池を構成しても、時間の経過ととも
に変換効率が低下するいわゆる光劣化が生じ、太陽電池
としての性能が低下する。従ってさらに一層の光劣化の
抑制が望まれている。また、太陽電池の普及に向けて一
層のコストダウンが要求され、結晶欠陥の少ない良質の
シリコン半導体膜の成膜速度を高めて、光劣化の少ない
高性能デバイスを高い生産性の下に得ることが求められ
ている。本発明はこのような事情に鑑みなされたもので
あって、アモルファスシリコン太陽電池の光劣化が主と
してi層の結晶欠陥密度に起因することから、より一層
結晶欠陥密度の低いシリコン半導体を高速度で形成する
方法を提供しようとするものである。
However, even if a high-quality silicon semiconductor film with few crystal defects is formed using the above-mentioned device to form a solar cell, the so-called light conversion efficiency decreases with the passage of time. Deterioration occurs and the performance as a solar cell deteriorates. Therefore, further suppression of photodegradation is desired. Further, further cost reduction is required for the spread of solar cells, and it is necessary to increase the deposition rate of a high-quality silicon semiconductor film with few crystal defects to obtain a high-performance device with less photodegradation at high productivity. Is required. The present invention has been made in view of such circumstances, and since the photodegradation of an amorphous silicon solar cell is mainly due to the crystal defect density of the i layer, a silicon semiconductor having a further lower crystal defect density can be produced at a high speed. It is intended to provide a method of forming.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に、本発明ではプラズマCVD気相成長法により基板上
にアモルファスシリコン薄膜を形成する方法において、
反応容器内に配設された基板とグロー放電プラズマを発
生させるラダーアンテナ型電極との間に基板表面加熱ヒ
ーターを配置し、反応室中に水素ガスに希釈したシラン
ガスからなる反応ガスを流しつつ、該基板表面加熱ヒー
ターで上記基板を表面から加熱し、基板の表面温度を精
密に制御するとともに、前記基板表面加熱ヒーターで反
応ガスを加熱してエネルギーを補給しながら成膜するシ
リコン半導体の形成方法を採用した。本発明において
は、前記反応ガスのシランガスと水素ガスとの混合比を
1対1〜10、より好ましくは1対2〜7、さらに好ま
しくは1対3〜5とするのが適当である。
In order to solve the above problems, the present invention provides a method for forming an amorphous silicon thin film on a substrate by plasma CVD vapor phase epitaxy,
A substrate surface heating heater is arranged between the substrate arranged in the reaction vessel and a ladder antenna type electrode for generating glow discharge plasma, while flowing a reaction gas consisting of silane gas diluted in hydrogen gas into the reaction chamber, A method for forming a silicon semiconductor, in which the substrate surface heating heater heats the substrate from the surface to precisely control the substrate surface temperature, and at the same time, the substrate surface heating heater heats a reaction gas to supply energy while supplying energy. It was adopted. In the present invention, it is suitable that the mixing ratio of the silane gas and the hydrogen gas as the reaction gas is 1 to 1 to 10, more preferably 1 to 2 to 7, and further preferably 1 to 3 to 5.

【0009】このような方法を採用すれば、シリコン半
導体膜の成膜過程で気相中の前駆体にエネルギーを与え
て前駆体の拡散長を十分長くすることができ、しかも余
分な未結合手を水素と結合させる機会を十分与えて、前
駆体の未結合手をシリコン半導体膜中に取り込むのを抑
制することが可能となり、その結果、結晶欠陥密度の低
い良質のシリコン半導体膜を高い成膜速度で得ることが
できる。
If such a method is adopted, energy can be applied to the precursor in the vapor phase during the film formation process of the silicon semiconductor film to sufficiently lengthen the diffusion length of the precursor, and an extra unbonded hand is used. It is possible to give a sufficient opportunity to bond hydrogen with hydrogen to suppress the incorporation of unbound bonds of the precursor into the silicon semiconductor film, and as a result, to form a high-quality silicon semiconductor film with a low crystal defect density. Can be obtained at speed.

【0010】また、本発明のシリコン半導体の形成方法
では、前記基板の表面温度を140℃〜220℃に制御
することが好ましい。基板の表面温度を140℃〜22
0℃に制御するためには、基板の大きさや装置の構造に
もよるが、例えば前記基板表面加熱ヒーターの温度を7
5℃〜400℃に制御することにより達成できる。基板
の表面温度を適正温度に保てば、結晶欠陥の少ない良質
な半導体結晶を得易くなるからである。
In the method for forming a silicon semiconductor according to the present invention, it is preferable that the surface temperature of the substrate is controlled to 140 ° C to 220 ° C. Substrate surface temperature 140 ℃ ~ 22
In order to control the temperature at 0 ° C., it depends on the size of the substrate and the structure of the apparatus, but for example, the temperature of the substrate surface heating heater is set to 7 ° C.
It can be achieved by controlling at 5 ° C to 400 ° C. This is because if the surface temperature of the substrate is kept at an appropriate temperature, it becomes easy to obtain a good quality semiconductor crystal with few crystal defects.

【0011】[0011]

【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法の実施の形態を説明するが、本発明はこれに限
定されるものではない。先ず、本発明で使用する半導体
装置の製造装置について説明する。本発明で使用する半
導体製造装置の概略図を図2ないし図4に示す。図2
は、本発明で使用するプラズマCVD装置の構成を示す
概略断面図である。図3は、本発明で使用する基板とラ
ダーアンテナ型電極との間に配置する、表面を加熱する
ための基板表面加熱ヒーターの概略図を示す。図4は、
図2に示すプラズマCVD装置に用いられるラダーアン
テナ型電極の概略図を示す。図2に示すように、反応容
器11内には、内部に加熱ヒーター12を有する基板加
熱ヒーター本体13が配設されており、該基板加熱ヒー
ター本体13の上に載置された基板14を直接加熱する
ようにしている。
BEST MODE FOR CARRYING OUT THE INVENTION The embodiments of the method for manufacturing a semiconductor device according to the present invention will be described below, but the present invention is not limited thereto. First, a semiconductor device manufacturing apparatus used in the present invention will be described. 2 to 4 are schematic views of a semiconductor manufacturing apparatus used in the present invention. Figure 2
FIG. 3 is a schematic sectional view showing the structure of a plasma CVD apparatus used in the present invention. FIG. 3 shows a schematic view of a substrate surface heater for heating the surface, which is arranged between the substrate used in the present invention and the ladder antenna type electrode. Figure 4
FIG. 3 is a schematic diagram of a ladder antenna type electrode used in the plasma CVD apparatus shown in FIG. 2. As shown in FIG. 2, a substrate heater body 13 having a heater 12 therein is arranged in the reaction vessel 11, and a substrate 14 placed on the substrate heater body 13 is directly attached to the substrate heater body 13. I try to heat it.

【0012】また、該基板14の図中上面側のラダーア
ンテナ型電極23との間には、基板表面加熱ヒーター1
5が配設されており、基板14の上方から基板表面を加
熱するようにしてある。上記基板表面加熱ヒーター15
は、図3に示すように、一本の線材により同一平面内で
ヒーターを構成するものであり、直線ヒーター部分16
aとU字ヒーター部分16bとを連結して線材ヒーター
16を形成してなるものである。基板表面加熱ヒーター
15に使用する線材ヒーター16の太さ(d)は0.2
〜0.3mm、線材ヒーター16の間隔(g)は2〜2
0mmとするのが適当である。基板表面加熱ヒーター1
5をこのように構成すれば、開口率が80%以上確保で
きるので基板表面に到達するラジカル流も充分となり、
成膜速度の成膜時間依存性を無くすることができる。該
線材ヒーター16の両端部には、電力供給線17a,1
7b及び電流導入端子18a,18bを介して基板表面
加熱用電源19より電力が供給される。このような基板
表面加熱ヒーター15を使用することにより、基板表面
の温度を最適温度に制御でき、また、反応ガス中のラジ
カルにエネルギーを付与することが可能となるので、結
晶欠陥の少ない半導体膜を得ることが可能となる。
Further, the substrate surface heater 1 is provided between the ladder antenna type electrode 23 on the upper surface side of the substrate 14 in the figure.
5 is provided so that the substrate surface is heated from above the substrate 14. The substrate surface heating heater 15
As shown in FIG. 3, the heater is constituted by one wire in the same plane.
The wire heater 16 is formed by connecting a and the U-shaped heater portion 16b. The thickness (d) of the wire heater 16 used for the substrate surface heater 15 is 0.2.
~ 0.3 mm, the spacing (g) between the wire heaters 16 is 2 to 2
It is suitable to set it to 0 mm. Substrate surface heating heater 1
If 5 is configured in this way, an aperture ratio of 80% or more can be secured, so that the radical flow reaching the substrate surface is sufficient,
It is possible to eliminate the dependency of the deposition rate on the deposition time. Power supply lines 17a, 1 are provided on both ends of the wire heater 16.
Electric power is supplied from the substrate surface heating power source 19 via 7b and the current introduction terminals 18a and 18b. By using such a substrate surface heater 15, the temperature of the substrate surface can be controlled to an optimum temperature, and energy can be imparted to the radicals in the reaction gas, so that a semiconductor film with few crystal defects can be obtained. Can be obtained.

【0013】一方、図2に示すように、反応容器11内
の上方側には、ガス混合箱20が配設されており、外部
よりガス導入管21を介して反応ガス(SiH4 とH2
との混合ガス)22を導入している。該ガス混合箱20
には、該ガス混合箱20の基板14に面する側に開口部
20aが形成されており、該開口部20aを覆うように
(或いは塞ぐように)グロー放電プラズマを発生させる
ラダーアンテナ型電極23が配置されている。供給され
る反応ガス22をグロー放電プラズマ化している。これ
により、供給される反応ガス22がすべて上記ラダーア
ンテナ型電極23の間を通過するようになり、効率的な
反応が可能となる。上記ラダーアンテナ型電極23は、
図4に示すように、2本の棒状の枠材24と該枠材24
に直交する方向に設けたハシゴ状のラダー部材25とか
ら電極23を構成してなり、該電極23の電力供給点2
6a,26bには、電力供給線27a,27b及び電流
導入端子28a,28bを介して、高周波電源29及び
インピーダンス整合器30により、周波数30〜100
MHzの超高周波電力を供給することができるようにな
っている。
On the other hand, as shown in FIG. 2, a gas mixing box 20 is arranged on the upper side in the reaction vessel 11, and the reaction gas (SiH 4 and H 2 is supplied from the outside through a gas introducing pipe 21.
Mixed gas) 22 is introduced. The gas mixing box 20
Has an opening 20a formed on the side of the gas mixing box 20 facing the substrate 14, and a ladder antenna type electrode 23 for generating glow discharge plasma so as to cover (or close) the opening 20a. Are arranged. The supplied reaction gas 22 is made into glow discharge plasma. As a result, all of the supplied reaction gas 22 passes between the ladder antenna type electrodes 23, and an efficient reaction becomes possible. The ladder antenna type electrode 23 is
As shown in FIG. 4, two rod-shaped frame members 24 and the frame members 24 are provided.
An electrode 23 is composed of a ladder-shaped ladder member 25 provided in a direction orthogonal to the power supply point 2 of the electrode 23.
6a and 26b are connected to the power supply lines 27a and 27b and the current introduction terminals 28a and 28b by the high frequency power source 29 and the impedance matching device 30 and the frequencies of 30 to 100.
Ultra high frequency power of MHz can be supplied.

【0014】上記反応ガス導入管21は、図示してない
反応ガス供給装置及び反応ガス混合箱20と組み合わせ
て使用することにより、任意の希釈比率と流量の反応ガ
スをラダーアンテナ型電極23の方へ吐出するようにな
っている。なお、上記反応容器11内のガスは、排気口
11aを通して図示しない真空ポンプにより外部に排気
されている。
The reaction gas introduction pipe 21 is used in combination with a reaction gas supply device (not shown) and the reaction gas mixing box 20, so that the reaction gas having an arbitrary dilution ratio and flow rate can be supplied to the ladder antenna type electrode 23. It is designed to discharge. The gas in the reaction container 11 is exhausted to the outside through a vacuum pump (not shown) through the exhaust port 11a.

【0015】また、上記製造装置を使用してシリコン半
導体を製造する際には、反応ガスのグロー放電プラズマ
化によって該基板の表面に例えばアモルファスシリコン
系の薄膜が形成されるが、該基板表面の温度は、該薄膜
の物性値を大きく左右する要因となるので、温度計によ
って監視して基板温度を制御することが重要である。こ
こで、図2に示すように、上記基板加熱ヒーター本体1
3は、その内部に配置された加熱ヒーター12及び冷却
管31、並びに予め該ヒーター本体の内部に設置されて
いる第1の温度計(例えば熱電対方式温度計)32と組
み合わせて用いることにより、後述する基板14の温度
を任意の値に制御することができる。また、基板14の
表面の温度は、該基板表面に予め設置された第2の温度
計(例えば熱電対方式温度計)33で測定されている。
Further, when a silicon semiconductor is manufactured using the above manufacturing apparatus, a thin film of, for example, amorphous silicon is formed on the surface of the substrate by glow plasma conversion of the reaction gas. Since the temperature greatly affects the physical property value of the thin film, it is important to monitor the temperature with a thermometer to control the substrate temperature. Here, as shown in FIG. 2, the substrate heater body 1
3 is used in combination with the heater 12 and the cooling pipe 31 arranged inside thereof, and the first thermometer (for example, thermocouple type thermometer) 32 installed inside the heater body in advance, The temperature of the substrate 14 described later can be controlled to an arbitrary value. The temperature of the surface of the substrate 14 is measured by a second thermometer (for example, thermocouple type thermometer) 33 installed in advance on the substrate surface.

【0016】基板表面加熱用電源には、直流電源,商用
周波数電源(50Hz,60Hz)及び半波,全波整流
器を内蔵した電源等を適宜使用することができる。ま
た、上記基板表面加熱ヒーター15には、上記ラダーア
ンテナ型電極23が発生する電界・磁界により誘導され
た高周波数(例えば13.56MHz)の電圧(誘導ノ
イズ)が発生するので、高周波数の電圧を接地する回路
に高周波除去コンデンサ(例えば13.56MHzのと
き、600pF)34を介在させて誘導ノイズを除去し
ている。
As the power source for heating the substrate surface, a direct current power source, a commercial frequency power source (50 Hz, 60 Hz) and a power source having a built-in half-wave or full-wave rectifier can be appropriately used. In addition, since a high frequency (for example, 13.56 MHz) voltage (induction noise) induced by the electric field / magnetic field generated by the ladder antenna type electrode 23 is generated in the substrate surface heater 15, a high frequency voltage is generated. The induction noise is removed by interposing a high-frequency removal capacitor (for example, 600 pF at 13.56 MHz) 34 in the circuit grounding.

【0017】次に、図2に示した装置を用いて、高品質
アモルファスシリコン膜を製造する場合の成膜方法を説
明する。反応容器中にシラン(SiH4 )を水素(H
2 )に希釈した混合ガスを供給する。シランと水素との
混合割合は1〜10倍(シラン1に対して水素1〜1
0)とするのが適当である。シランと水素との混合割合
は好ましくは2〜7倍、さらに好ましくは3〜5倍とす
るのが適当である。シランの分解によるシリコン膜の成
長過程では、気相中のラジカル(前駆体)が成長表面の
水素を引き抜く反応と、この水素の引き抜かれた未結合
手に別のラジカルが結合して膜が成長するという二つの
過程がある。未結合手は結晶欠陥となるため、結晶欠陥
の少ない半導体膜を得るにはこの未結合手を確実にラジ
カルと結合させることが重要である。基板表面加熱ヒー
ターを使用して、原料ガスの分解後にラジカルにさらに
エネルギーを与えることにより、成長表面でのラジカル
の拡散距離を長くして、確実に未結合手と結合すること
を可能にする。また、反応ガス中の多量の水素は、余分
な未結合手と結合して未結合手として残存させない作用
を発揮する。
Next, a film forming method for producing a high quality amorphous silicon film using the apparatus shown in FIG. 2 will be described. Silane (SiH 4 ) was added to hydrogen (H
Supply the diluted mixed gas to 2 ). The mixing ratio of silane and hydrogen is 1 to 10 times (1 to 1 hydrogen for 1 silane).
0) is suitable. The mixing ratio of silane and hydrogen is preferably 2 to 7 times, more preferably 3 to 5 times. In the process of silicon film growth due to the decomposition of silane, a radical (precursor) in the vapor phase abstracts hydrogen on the growth surface, and another radical binds to the unbonded hand from which hydrogen has been abstracted to grow the film. There are two processes to do. Since the dangling bonds become crystal defects, it is important to surely bond the dangling bonds with radicals in order to obtain a semiconductor film with few crystal defects. The substrate surface heating heater is used to further give energy to the radicals after the decomposition of the raw material gas, thereby extending the diffusion distance of the radicals on the growth surface and making it possible to reliably bond with the dangling bonds. In addition, a large amount of hydrogen in the reaction gas exhibits an action of bonding with excess dangling bonds and leaving them as dangling bonds.

【0018】反応ガス中のシラン濃度を低くして水素濃
度を高くしていくと余分な未結合手を除去する効果があ
る反面、成膜速度が低下して生産性が低くなる。従って
シランと水素の希釈割合には適正範囲があり、シランと
水素との混合割合は1〜10倍、好ましくは2〜7倍、
さらに好ましくは3〜5倍とするのが適当である。シラ
ンと水素との混合割合が1倍より小さいと、形成される
アモルファスシリコン半導体中の結晶欠陥密度を低くす
ることができず、また、シランと水素との混合割合が1
0倍を越えるほど希釈してしまうと、成膜速度が低下し
生産性が低下するので好ましくない。反応ガスの供給量
は、シランガス量として500〜800sccm程度と
し、図示しない圧力計にて圧力を0.03〜1Torr
とする。
When the silane concentration in the reaction gas is lowered and the hydrogen concentration is raised, the effect of removing excess dangling bonds is obtained, but on the other hand, the film formation rate is lowered and the productivity is lowered. Therefore, the dilution ratio of silane and hydrogen has an appropriate range, and the mixing ratio of silane and hydrogen is 1 to 10 times, preferably 2 to 7 times,
More preferably, it is 3 to 5 times. When the mixing ratio of silane and hydrogen is less than 1 time, the crystal defect density in the formed amorphous silicon semiconductor cannot be lowered, and the mixing ratio of silane and hydrogen is 1 or less.
If it is diluted more than 0 times, it is not preferable because the film forming rate is lowered and the productivity is lowered. The supply amount of the reaction gas is about 500 to 800 sccm as the amount of silane gas, and the pressure is 0.03 to 1 Torr with a pressure gauge (not shown).
And

【0019】結晶欠陥の少ない良質のシリコン膜を得る
ためには、成膜時の基板温度は極めて重要である。成膜
時の基板の堆積面の温度は140〜220℃に制御する
必要がある。基板温度は図2に示すプラズマCVD装置
においては、主に基板加熱ヒーター本体13によって堆
積面の裏側から加熱されて基板14が高温に保たれる
が、0.3Torr程度のシランと水素の混合雰囲気中
では、シリコン基板の大きさにもよるがシリコン基板の
表面と裏面とでは約30℃程度の温度差が生じる。この
ため基板の堆積面の温度が適正温度から外れることがあ
り、良質のシリコン膜が得られなくなる。本発明では堆
積面の裏側から基板を加熱すると同時に、基板表面加熱
ヒーターを使用して基板の堆積面側から基板を加熱し
て、基板の堆積面の温度を精密に制御することとした。
基板の堆積面の温度管理には、図2に示すプラズマCV
D装置においては、第2の温度計33を使用して、14
0〜220℃の範囲に精密に制御することができる。装
置の大きさにもよるが、基板の表面温度を140〜22
0℃の範囲に制御するには、例えば高周波電流を使用し
て基板表面加熱ヒーターを75〜400℃に制御すれば
良い。
In order to obtain a good quality silicon film with few crystal defects, the substrate temperature during film formation is extremely important. It is necessary to control the temperature of the deposition surface of the substrate during film formation to 140 to 220 ° C. In the plasma CVD apparatus shown in FIG. 2, the substrate temperature is heated mainly by the substrate heater body 13 from the back side of the deposition surface to keep the substrate 14 at a high temperature, but a mixed atmosphere of silane and hydrogen of about 0.3 Torr is used. Among them, depending on the size of the silicon substrate, a temperature difference of about 30 ° C. occurs between the front surface and the back surface of the silicon substrate. Therefore, the temperature of the deposition surface of the substrate may deviate from the proper temperature, and a good quality silicon film cannot be obtained. In the present invention, the substrate is heated from the back side of the deposition surface, and at the same time, the substrate surface heating heater is used to heat the substrate from the deposition surface side of the substrate to precisely control the temperature of the deposition surface of the substrate.
For controlling the temperature of the deposition surface of the substrate, the plasma CV shown in FIG. 2 is used.
In the D device, the second thermometer 33 is used to
It can be precisely controlled in the range of 0 to 220 ° C. Depending on the size of the device, the surface temperature of the substrate should be 140-22
In order to control the temperature in the range of 0 ° C., for example, a high frequency current may be used to control the heater for heating the substrate surface at 75 to 400 ° C.

【0020】本発明のシリコン半導体の形成方法では、
原料として水素で希釈したシランガスを使用するため、
水素ラジカルのエッチング効果により成膜速度が低下す
る結果となる。成膜速度の低下を回復させるためには、
グロー放電プラズマを発生させるための高周波電流の周
波数を高めて、出力を増大させることにより、従来の
0.27nm/秒から実用上支障のない0.7nm/秒
程度の成膜速度を確保することが可能である。すなわ
ち、高周波電流の周波数は従来は13.56MHzが多
用されていたが、本発明では30〜100MHzの超高
周波電流を使用することができる。また、グロー放電プ
ラズマを発生させるラダーアンテナ型電極に印荷する電
力も、従来の0.04W/cm2 程度から0.2W/c
2 程度に増大させることが可能である。
According to the method for forming a silicon semiconductor of the present invention,
Since silane gas diluted with hydrogen is used as a raw material,
As a result, the etching rate of hydrogen radicals lowers the deposition rate. In order to recover the decrease in film formation speed,
By increasing the frequency of the high-frequency current for generating glow discharge plasma and increasing the output, a film deposition rate of about 0.7 nm / sec, which does not hinder practical use, is secured from the conventional 0.27 nm / sec. Is possible. That is, as the frequency of the high frequency current, 13.56 MHz has been frequently used in the past, but in the present invention, an ultra high frequency current of 30 to 100 MHz can be used. In addition, the electric power applied to the ladder antenna type electrode for generating glow discharge plasma is about 0.04 W / cm 2 to 0.2 W / c.
It can be increased to about m 2 .

【0021】[0021]

【実施例】以下実施例と比較例を用いて本発明をより具
体的に説明する。 (実施例1)ガラス基板上に熱CVD装置を用いて透明
電極膜としてSnO2 からなる透明電極膜を厚さ700
nmに成膜した。続いてpin接合構造のアモルファス
シリコンの半導体薄膜をプラズマCVD装置を用いて基
板全面に形成した。p層アモルファスシリコン膜はシラ
ンガス(SiH4 )、メタンガス(CH4 )及びp層不
純物元素ドーピング用のジボランガス(B26)を使用
したグロー放電分解により形成した。膜厚は15nmと
した。続いて図2に示したプラズマCVD装置を用いて
i層アモルファスシリコン膜を形成した。反応ガスとし
てはシラン(SiH4 )800sccmと水素(H2
2400sccmの混合ガスを使用した。すなわち、シ
ランの水素キャリアガスへの希釈倍率は3倍ということ
になる。その他の成膜条件は基板表面温度170℃、成
膜圧力は0.4Torr、ラダーアンテナ型電極には周
波数60MHzの超高周波電流を0.2W/cm2 で印
荷した。基板表面加熱ヒーターは線径0.23mmのヒ
ーター線を2mm間隔で配置して形成し、13.56M
Hzの高周波電流を0.35W/cm2 で印荷した。成
膜速度は0.5nm/secとし、成膜するi層アモル
ファスシリコン膜の厚さは300nmとした。得られた
i層アモルファスシリコン膜を一定光電流測定装置(C
PM)にかけ、膜中の結晶欠陥密度を測定した結果、結
晶欠陥密度は4×1014個/cm3 であった。続いて再
びプラズマCVD装置を用いてシランガス(SiH
4 )、水素ガス(H2 )及びn型不純物元素ドーピング
用のホスフィンガス(PH3 )を用いて厚さ35nmの
n層アモルファスシリコン膜を成膜した。
EXAMPLES The present invention will be described more specifically with reference to the following examples and comparative examples. Example 1 A transparent electrode film made of SnO 2 having a thickness of 700 is formed as a transparent electrode film on a glass substrate by using a thermal CVD apparatus.
The film was formed to a thickness of nm. Then, a semiconductor thin film of amorphous silicon having a pin junction structure was formed on the entire surface of the substrate by using a plasma CVD apparatus. The p-layer amorphous silicon film was formed by glow discharge decomposition using silane gas (SiH 4 ), methane gas (CH 4 ) and diborane gas (B 2 H 6 ) for p-layer impurity element doping. The film thickness was 15 nm. Then, the i-layer amorphous silicon film was formed using the plasma CVD apparatus shown in FIG. As reaction gas, silane (SiH 4 ) 800 sccm and hydrogen (H 2 )
A mixed gas of 2400 sccm was used. That is, the dilution ratio of silane to the hydrogen carrier gas is 3 times. Other film forming conditions were a substrate surface temperature of 170 ° C., a film forming pressure of 0.4 Torr, and an ultra high frequency current having a frequency of 60 MHz was applied to the ladder antenna type electrode at 0.2 W / cm 2 . The substrate surface heating heater is formed by arranging heater wires having a wire diameter of 0.23 mm at intervals of 2 mm.
A high frequency current of Hz was applied at 0.35 W / cm 2 . The deposition rate was 0.5 nm / sec, and the thickness of the i-layer amorphous silicon film to be deposited was 300 nm. The obtained i-layer amorphous silicon film was measured with a constant photocurrent measuring device (C
Then, the crystal defect density in the film was measured, and the crystal defect density was 4 × 10 14 defects / cm 3 . Then, the silane gas (SiH
4 ), hydrogen gas (H 2 ) and phosphine gas (PH 3 ) for n-type impurity element doping were used to form an n-layer amorphous silicon film having a thickness of 35 nm.

【0022】続いて、透明電極膜を成膜した後、金属電
極膜となる厚さ400nmの銀(Ag)膜を基板全面に
真空蒸着して形成した。以上の工程により図1に示す積
層構造のアモルファスシリコン太陽電池を形成した。こ
のようにして得られたアモルファスシリコン太陽電池に
ついて、初期効率と劣化率の関係を求めた。ここで劣化
率とは、5sunによる10時間劣化後の光電力変換効
率を、初期の光電力変換効率で除した値である。結果を
図5に示す。
Then, after forming a transparent electrode film, a silver (Ag) film having a thickness of 400 nm to be a metal electrode film was vacuum-deposited on the entire surface of the substrate. Through the above steps, the amorphous silicon solar cell having the laminated structure shown in FIG. 1 was formed. The relationship between the initial efficiency and the deterioration rate of the thus obtained amorphous silicon solar cell was obtained. Here, the deterioration rate is a value obtained by dividing the optical power conversion efficiency after 10 hours deterioration by 5 sun by the initial optical power conversion efficiency. Results are shown in FIG.

【0023】(比較例1)比較のため、実施例1と同様
にガラス基板上に透明導電膜とp層を形成した後、基板
表面加熱ヒーターを使用せずに、また反応ガスとしてシ
ラン(SiH4 )600sccmと水素(H2 )300
0sccmの混合ガス、すなわちシランの水素キャリア
ガスへの希釈倍率を5倍とした反応ガスを使用してi層
アモルファスシリコン膜を成膜した。基板表面加熱ヒー
ターが無いことによりプラズマ中に微粉末が発生しやす
くなるので、シランと水素の希釈比を高くした。さらに
成膜速度を同じにするため、ラダーアンテナ型電極に印
荷するパワーを低くし、周波数60MHzの超高周波電
流を0.06W/cm2 で印荷した。他の成膜条件は実
施例1と同様とした。得られたi層アモルファスシリコ
ン膜を一定光電流測定装置(CPM)にかけ、膜中の結
晶欠陥密度を測定した結果、結晶欠陥密度は10×10
14個/cm3であった。
Comparative Example 1 For comparison, after forming a transparent conductive film and a p-layer on a glass substrate in the same manner as in Example 1, silane (SiH) was used as a reaction gas without using a heater for heating the substrate surface. 4 ) 600 sccm and hydrogen (H 2 ) 300
An i-layer amorphous silicon film was formed using a mixed gas of 0 sccm, that is, a reaction gas in which the dilution ratio of silane to the hydrogen carrier gas was 5 times. Since the fine powder is easily generated in the plasma without the substrate surface heating heater, the dilution ratio of silane and hydrogen was increased. Further, in order to make the film formation rates the same, the power applied to the ladder antenna type electrode was lowered, and an ultra high frequency current having a frequency of 60 MHz was applied at 0.06 W / cm 2 . Other film forming conditions were the same as in Example 1. The obtained i-layer amorphous silicon film was subjected to a constant photocurrent measuring device (CPM) and the crystal defect density in the film was measured. As a result, the crystal defect density was 10 × 10.
It was 14 pieces / cm 3 .

【0024】続いて、実施例1と同様に透明電極膜を成
膜した後、金属電極膜となる厚さ400nmの銀(A
g)膜を基板全面に真空蒸着して形成した。以上の工程
により図1に示す積層構造のアモルファスシリコン太陽
電池を形成した。このようにして得られたアモルファス
シリコン太陽電池について、実施例1と同様にして初期
効率と劣化率の関係を求めた。結果を図5に併記して示
す。
Then, after forming a transparent electrode film in the same manner as in Example 1, silver (A) having a thickness of 400 nm to be a metal electrode film is formed.
g) A film was formed on the entire surface of the substrate by vacuum evaporation. Through the above steps, the amorphous silicon solar cell having the laminated structure shown in FIG. 1 was formed. For the amorphous silicon solar cell thus obtained, the relationship between the initial efficiency and the deterioration rate was obtained in the same manner as in Example 1. The results are also shown in FIG.

【0025】(比較例2)さらに比較のため、実施例1
と同様にガラス基板上に透明導電膜とp層を形成した
後、反応ガスとしてシラン(SiH4 )のみを80sc
cmで供給し、基板表面加熱ヒーターを使用してi層ア
モルファスシリコン膜を成膜した。i層アモルファスシ
リコン膜の他の成膜条件は実施例1と同様とした。得ら
れたi層アモルファスシリコン膜を一定光電流測定装置
(CPM)にかけ、膜中の欠陥密度を測定した結果、欠
陥密度は1×1014個/cm3 であった。さらに、実施
例1と同様に透明電極膜及び金属電極膜を形成してアモ
ルファスシリコン太陽電池を形成した。このアモルファ
スシリコン太陽電池の10時間劣化後の劣化率は0.9
0であった。以上の実施例と比較例のi層アモルファス
シリコン膜の成膜条件と結晶欠陥密度、及びアモルファ
スシリコン太陽電池の10時間劣化後の劣化率を表1に
まとめて示す。
(Comparative Example 2) For comparison, Example 1 was used.
After forming a transparent conductive film and a p-layer on a glass substrate in the same manner as described above, only silane (SiH 4 ) was used as a reaction gas at 80 sc.
cm, and an i-layer amorphous silicon film was formed by using a substrate surface heater. The other film forming conditions for the i-layer amorphous silicon film were the same as in Example 1. The obtained i-layer amorphous silicon film was subjected to a constant photocurrent measuring device (CPM) and the defect density in the film was measured. As a result, the defect density was 1 × 10 14 defects / cm 3 . Further, a transparent electrode film and a metal electrode film were formed in the same manner as in Example 1 to form an amorphous silicon solar cell. The deterioration rate of this amorphous silicon solar cell after being deteriorated for 10 hours is 0.9.
It was 0. Table 1 collectively shows the film forming conditions and the crystal defect density of the i-layer amorphous silicon film of the above-described Examples and Comparative Examples, and the deterioration rate of the amorphous silicon solar cell after 10 hours of deterioration.

【0026】[0026]

【表1】 [Table 1]

【0027】表1の結果から、本発明の方法によりi層
を形成してアモルファスシリコン太陽電池を構成すれ
ば、i層アモルファスシリコン膜中の結晶欠陥密度を1
14個/cm3 台前半にすることが可能となるため、1
0時間劣化後の劣化率を0.85以上に維持することが
可能となり、光劣化が大幅に抑制できることが明らかで
ある。しかも、高い成膜速度で成膜できるので、高い生
産性を維持することができる。
From the results shown in Table 1, when an i layer is formed by the method of the present invention to form an amorphous silicon solar cell, the crystal defect density in the i layer amorphous silicon film is 1
0 14 pieces / cm 3 It is possible to set the first half, so 1
It is clear that the deterioration rate after 0-hour deterioration can be maintained at 0.85 or more, and the light deterioration can be significantly suppressed. Moreover, since the film can be formed at a high film forming speed, high productivity can be maintained.

【0028】[0028]

【発明の効果】以上詳細に説明したように、本発明のシ
リコン半導体の形成方法によれば、結晶欠陥密度の低い
良質のアモルファスシリコン半導体膜が得られるので、
これをi層として利用してpin構造のアモルファスシ
リコン太陽電池を構成すれば、光劣化を大幅に抑制する
ことができる。また、高い成膜速度を維持し、生産性良
くアモルファスシリコン太陽電池を製造することができ
るので、コストダウンに寄与するところが大きい。
As described in detail above, according to the method for forming a silicon semiconductor of the present invention, a high quality amorphous silicon semiconductor film having a low crystal defect density can be obtained.
If this is used as an i layer to form a pin structure amorphous silicon solar cell, photodegradation can be significantly suppressed. In addition, since it is possible to manufacture an amorphous silicon solar cell with high productivity while maintaining a high film formation rate, it greatly contributes to cost reduction.

【図面の簡単な説明】[Brief description of drawings]

【図1】アモルファスシリコン太陽電池の単位セルの断
面構造を示す図である。
FIG. 1 is a diagram showing a cross-sectional structure of a unit cell of an amorphous silicon solar cell.

【図2】本発明で使用するプラズマCVD装置の構成を
示す概略断面図である。
FIG. 2 is a schematic cross-sectional view showing the configuration of a plasma CVD apparatus used in the present invention.

【図3】図2に示すプラズマCVD装置に用いられる基
板表面加熱ヒーターの概略図である。
FIG. 3 is a schematic view of a substrate surface heating heater used in the plasma CVD apparatus shown in FIG.

【図4】図2に示すプラズマCVD装置に用いられるラ
ダーアンテナ型電極の概略図である。
FIG. 4 is a schematic view of a ladder antenna type electrode used in the plasma CVD apparatus shown in FIG.

【図5】本発明を使用して構成したアモルファスシリコ
ン太陽電池の、初期効率と10時間劣化後の劣化率の関
係を示す図である。
FIG. 5 is a diagram showing a relationship between an initial efficiency and a deterioration rate after 10 hours of deterioration of an amorphous silicon solar cell configured by using the present invention.

【符号の説明】[Explanation of symbols]

1・・・・・・ガラス基板、2・・・・・・透明電極膜、3・・・・・・p
層アモルファスシリコン膜、4・・・・・・i層アモルファス
シリコン膜、5・・・・・・n層アモルファスシリコン膜、6
・・・・・・半導体膜、7・・・・・・金属電極膜、10・・・・・・単位
セル、11・・・・・・反応容器、12・・・・・・加熱ヒーター、
13・・・・・・加熱ヒーター本体、14・・・・・・基板、15・・
・・・・基板表面加熱ヒーター、16・・・・・・線材ヒーター、
19・・・・・・基板表面加熱用電源、20・・・・・・ガス混合
箱、21・・・・・・ガス導入管、22・・・・・・反応ガス、23
・・・・・・ラダーアンテナ型電極、24・・・・・・枠材、25・・
・・・・ラダー部材、29・・・・・・高周波電源、30・・・・・・イ
ンピーダンス整合器
1 ... Glass substrate, 2 ... Transparent electrode film, 3 ... p
Layer amorphous silicon film, 4 i layer amorphous silicon film, 5 n layer amorphous silicon film, 6
・ ・ ・ ・ Semiconductor film, 7 ・ ・ ・ ・ Metal electrode film, 10 ・ ・ ・ ・ ・ ・ Unit cell, 11 ・ ・ ・ ・ ・ ・ Reaction vessel, 12 ・ ・ ・ ・ Heating heater,
13: Heater main body, 14: Substrate, 15:
.... Substrate surface heating heater, 16 ... Wire heater
19 ... ・ Power source for heating the substrate surface, 20 ... Gas mixing box, 21 ... Gas introduction tube, 22 ... Reaction gas, 23
.... Ladder antenna type electrode, 24 ... Frame material, 25 ...
.... Ladder member, 29 ... High-frequency power source, 30 ... Impedance matching device

───────────────────────────────────────────────────── フロントページの続き (72)発明者 辻田 和義 長崎県長崎市深堀町五丁目717番1号 三 菱重工業株式会社長崎研究所内 Fターム(参考) 4K030 AA06 AA10 AA17 BA29 BA30 CA06 FA03 FA10 HA01 JA06 JA10 JA18 LA16 5F045 AA08 AB04 AC01 AD04 AD05 AD06 AD07 AE19 BB09 BB12 BB16 CA13 DA67 DP03 EB02 EE12 EF05 EH04 EH19 EK07 EK22 GB05 5F051 AA05 CA16 CA36 CA37    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kazuyoshi Tsujida             3-5-1, 717-1, Fukahori-cho, Nagasaki-shi, Nagasaki             Hishi Heavy Industries Ltd. Nagasaki Research Center F-term (reference) 4K030 AA06 AA10 AA17 BA29 BA30                       CA06 FA03 FA10 HA01 JA06                       JA10 JA18 LA16                 5F045 AA08 AB04 AC01 AD04 AD05                       AD06 AD07 AE19 BB09 BB12                       BB16 CA13 DA67 DP03 EB02                       EE12 EF05 EH04 EH19 EK07                       EK22 GB05                 5F051 AA05 CA16 CA36 CA37

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 プラズマCVD気相成長法により基板上
にアモルファスシリコン薄膜を形成する方法であって、
反応容器内に配設された基板とグロー放電プラズマを発
生させるラダーアンテナ型電極との間に基板表面加熱ヒ
ーターを配置し、反応室中に水素ガスに希釈したシラン
ガスからなる反応ガスを流しつつ、該基板表面加熱ヒー
ターで上記基板の表面温度を制御するとともに、前記基
板表面加熱ヒーターで反応ガスを加熱しながら成膜する
ことを特徴とするシリコン半導体の形成方法。
1. A method of forming an amorphous silicon thin film on a substrate by a plasma CVD vapor deposition method, comprising:
A substrate surface heating heater is arranged between the substrate arranged in the reaction vessel and a ladder antenna type electrode for generating glow discharge plasma, while flowing a reaction gas consisting of silane gas diluted in hydrogen gas into the reaction chamber, A method for forming a silicon semiconductor, wherein the substrate surface heating heater is used to control the surface temperature of the substrate, and the substrate surface heating heater is used to heat the reaction gas to form a film.
【請求項2】 前記反応ガスの水素ガスとシランガスと
の混合比が1対1〜10であることを特徴とする請求項
1に記載のシリコン半導体の形成方法。
2. The method for forming a silicon semiconductor according to claim 1, wherein a mixing ratio of hydrogen gas and silane gas of the reaction gas is 1 to 1-10.
【請求項3】 前記反応ガスの水素ガスとシランガスと
の混合比が1対2〜7であることを特徴とする請求項1
に記載のシリコン半導体の形成方法。
3. The mixing ratio of hydrogen gas and silane gas of the reaction gas is 1: 2 to 7.
A method of forming a silicon semiconductor according to claim 1.
【請求項4】 前記反応ガスの水素ガスとシランガスと
の混合比が1対3〜5であることを特徴とする請求項1
に記載のシリコン半導体の形成方法。
4. The mixing ratio of hydrogen gas and silane gas of the reaction gas is 1: 3-5.
A method of forming a silicon semiconductor according to claim 1.
【請求項5】 前記基板の表面温度を140℃〜220
℃に制御することを特徴とする請求項1に記載のシリコ
ン半導体の形成方法。
5. The surface temperature of the substrate is 140.degree.
The method for forming a silicon semiconductor according to claim 1, wherein the temperature is controlled to be ° C.
【請求項6】 前記基板表面加熱ヒーターの温度を75
℃〜400℃に制御することを特徴とする請求項1に記
載のシリコン半導体の形成方法。
6. The temperature of the substrate surface heating heater is set to 75.
The method for forming a silicon semiconductor according to claim 1, wherein the temperature is controlled to be in the range of ℃ to 400 ℃.
【請求項7】 前記ラダーアンテナ型電極に印荷する高
周波電源電流の周波数を30〜100MHzとすること
を特徴とする請求項1に記載のシリコン半導体の形成方
法。
7. The method for forming a silicon semiconductor according to claim 1, wherein the frequency of the high frequency power source current applied to the ladder antenna type electrode is 30 to 100 MHz.
JP2001354425A 2001-11-20 2001-11-20 Method for forming silicon semiconductor Pending JP2003158078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001354425A JP2003158078A (en) 2001-11-20 2001-11-20 Method for forming silicon semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001354425A JP2003158078A (en) 2001-11-20 2001-11-20 Method for forming silicon semiconductor

Publications (1)

Publication Number Publication Date
JP2003158078A true JP2003158078A (en) 2003-05-30

Family

ID=19166287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001354425A Pending JP2003158078A (en) 2001-11-20 2001-11-20 Method for forming silicon semiconductor

Country Status (1)

Country Link
JP (1) JP2003158078A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103635A (en) * 2005-10-04 2007-04-19 Mitsubishi Heavy Ind Ltd Film forming apparatus, and film forming method
JP2007266093A (en) * 2006-03-27 2007-10-11 Mitsubishi Heavy Ind Ltd Production device for optoelectric transducer, and manufacturing method for the optoelectric transducer
JP2012517663A (en) * 2009-02-10 2012-08-02 ヘリッセン,サール Large area plasma processing equipment
US8859887B2 (en) 2008-10-31 2014-10-14 Mitsubishi Heavy Industries, Ltd. Photovoltaic device and process for producing photovoltaic device
US20180204737A1 (en) * 2017-01-17 2018-07-19 Lg Electronics Inc. Method of manufacturng solar cell

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103635A (en) * 2005-10-04 2007-04-19 Mitsubishi Heavy Ind Ltd Film forming apparatus, and film forming method
JP4625394B2 (en) * 2005-10-04 2011-02-02 三菱重工業株式会社 Film forming apparatus and film forming method
JP2007266093A (en) * 2006-03-27 2007-10-11 Mitsubishi Heavy Ind Ltd Production device for optoelectric transducer, and manufacturing method for the optoelectric transducer
US8859887B2 (en) 2008-10-31 2014-10-14 Mitsubishi Heavy Industries, Ltd. Photovoltaic device and process for producing photovoltaic device
JP2012517663A (en) * 2009-02-10 2012-08-02 ヘリッセン,サール Large area plasma processing equipment
US20180204737A1 (en) * 2017-01-17 2018-07-19 Lg Electronics Inc. Method of manufacturng solar cell
JP2018117124A (en) * 2017-01-17 2018-07-26 エルジー エレクトロニクス インコーポレイティド Manufacturing method for solar battery
US10593558B2 (en) 2017-01-17 2020-03-17 Lg Electronics Inc. Method of manufacturing solar cell

Similar Documents

Publication Publication Date Title
JP3571785B2 (en) Method and apparatus for forming deposited film
EP1020931A1 (en) Amorphous silicon solar cell
JP2616929B2 (en) Method for manufacturing microcrystalline silicon carbide semiconductor film
JP2003298077A (en) Solar cell
JP4183688B2 (en) Method for manufacturing photoelectric conversion device and photoelectric conversion device
CN101609796A (en) The manufacture method of film formation method and thin-film solar cells
JP2002305315A (en) Method of forming semiconductor element, and semiconductor element
JP4780931B2 (en) Photoelectric conversion device and photovoltaic power generation device
JP2003158078A (en) Method for forming silicon semiconductor
CN112030143A (en) Preparation method of high-efficiency amorphous silicon passivation film for a-Si/c-Si heterojunction solar cell
CN114725239B (en) Preparation method of heterojunction battery
JP2006216624A (en) Solar cell and its production process
WO2011114551A1 (en) Solar cell and method for manufacturing same
JP2003188400A (en) Crystalline silicon carbide film and manufacturing method thereof, and solar cell
JP2989055B2 (en) Solar cell manufacturing method
JP3274099B2 (en) Solar cell manufacturing method
JP2003142712A (en) Solar battery and method for manufacturing the same
JP4463375B2 (en) Method for manufacturing photoelectric conversion device
JP3746711B2 (en) Method for manufacturing microcrystalline silicon solar cell
JPS6357777A (en) Deposited film forming device
EP1463125A2 (en) Stacked photovoltaic element and current balance adjustment method
TWI407578B (en) Chemical vapor deposition process
CN205428969U (en) A silica -based heterogeneous solar cell that connects
JPH05275354A (en) Manufacture of silicon film
TWI436493B (en) Solar cell with simple electrode design and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802