JP2003153086A - Solid-state image pickup device and its drive method - Google Patents
Solid-state image pickup device and its drive methodInfo
- Publication number
- JP2003153086A JP2003153086A JP2001349822A JP2001349822A JP2003153086A JP 2003153086 A JP2003153086 A JP 2003153086A JP 2001349822 A JP2001349822 A JP 2001349822A JP 2001349822 A JP2001349822 A JP 2001349822A JP 2003153086 A JP2003153086 A JP 2003153086A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- solid
- horizontal
- register
- signal charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、デジタルスチルカ
メラやデジタルビデオカメラ等の撮像デバイスとして用
いられる固体撮像装置とその駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image pickup device used as an image pickup device such as a digital still camera and a digital video camera, and a driving method thereof.
【0002】[0002]
【従来の技術】近年、デジタルスチルカメラの高画質化
が急速に進んでおり、100万画素以上の画素数を有す
る固体撮像装置、特にCCDイメージセンサが、広く使
われるようになっている。これらのCCDイメージセン
サは、概ね、スチルモード、モニタリングモード、オート
フォーカスモードの3つの駆動方法で用いられる。スチ
ルモードは、全画素の信号電荷を独立に読み出すことに
よって静止画を得る駆動モード、モニタリングモード
は、液晶モニター等に動画を映し出す駆動モード、オー
トフォーカスモードは、CCDイメージセンサの信号の
一部を用いてオートフォーカスや露出の制御等を行なう
駆動モードである。2. Description of the Related Art In recent years, image quality of digital still cameras has been rapidly advanced, and solid-state image pickup devices having a pixel number of 1 million pixels or more, particularly CCD image sensors, have been widely used. These CCD image sensors are generally used in three driving methods of a still mode, a monitoring mode, and an autofocus mode. The still mode is a drive mode in which a still image is obtained by reading out the signal charges of all pixels independently, the monitoring mode is a drive mode in which a moving image is displayed on a liquid crystal monitor, etc., and the autofocus mode is a part of the signal of the CCD image sensor. This is a drive mode in which auto focus and exposure control are performed using the same.
【0003】モニタリングモードで駆動するには、毎秒
30枚程度のフレームレートが必要である。しかし、全
フォトダイオードからの信号電荷をモニタ液晶に表示す
ると、多画素化が著しいCCDイメージセンサに駆動周
波数の限界があり、低消費電力化の要請があることか
ら、モニタリングモードにおけるフレームレートが低下
する。そこで一般に、100万画素以上の画素数を有す
るCCDイメージセンサでは、総ての行でなく、特定の
行上のフォトダイオードからの信号電荷のみを読み出し
てライン数を間引いて表示することによって、フレーム
レートを向上させている。また、オートフォーカスモー
ドの駆動では、主に中央部のフォトダイオードからの信
号電荷が制御処理に用いられ、かつ迅速な応答が要求さ
れる。そのため、モニタリングモードの場合と同様、中
央部の特定行上のフォトダイオードからの信号電荷のみ
を読み出すことによって、高速処理を図っている。To drive in the monitoring mode, a frame rate of about 30 frames per second is required. However, when the signal charges from all the photodiodes are displayed on the monitor liquid crystal, the CCD image sensor, which has a large number of pixels, has a limitation on the driving frequency, and there is a demand for low power consumption. Therefore, the frame rate in the monitoring mode decreases. To do. Therefore, in general, in a CCD image sensor having a pixel number of 1 million pixels or more, not only all the rows but only the signal charges from the photodiodes on a specific row are read out and the number of lines is thinned out to display a frame. The rate is improving. In driving in the autofocus mode, the signal charge from the photodiode in the central portion is mainly used for control processing, and quick response is required. Therefore, as in the case of the monitoring mode, high-speed processing is achieved by reading out only the signal charges from the photodiodes on the specific row in the central portion.
【0004】図12は、CCDイメージセンサの駆動方
法の従来例を示す概略図である。このCCDイメージセ
ンサは、4相駆動垂直レジスタをもつプログレッシブス
キャン方式を採用し、フォトダイオード51、トランス
ファゲート52、垂直レジスタ53および水平レジスタ
54を備えるとともに、電荷排出部57に接続されて不
要な電荷を行単位で排出するドレイン56と電荷の排出
を制御するコントロールゲート55を、垂直レジスタ5
3と水平レジスタ54との境界部に設けて、フレームレ
ートを向上させている。なお、58は、水平レジスタ5
4から出力される信号電荷を検出する電荷検出部であ
る。他の従来例として、上記ドレイン56とコントロー
ルゲート55を、水平レジスタ54に下縁に隣接して設
けたCCDイメージセンサや、不要な電荷を排出するド
レインとコントロールゲートを、特定の垂直列の端部と
水平レジスタとの間に設け、垂直レジスタから水平レジ
スタへの信号電荷の転送を禁止し、列単位で画素を間引
いて、フレームレートを向上させるCCDイメージセン
サがある。FIG. 12 is a schematic diagram showing a conventional example of a driving method of a CCD image sensor. This CCD image sensor adopts a progressive scan method having a four-phase driving vertical register, is equipped with a photodiode 51, a transfer gate 52, a vertical register 53 and a horizontal register 54, and is connected to a charge discharging section 57 to eliminate unnecessary charges. The drain 56 for discharging each row and the control gate 55 for controlling the discharge of electric charges,
3 is provided at the boundary between the horizontal register 54 and the horizontal register 54 to improve the frame rate. In addition, 58 is a horizontal register 5
4 is a charge detection unit that detects the signal charge output from 4. As another conventional example, a CCD image sensor having the drain 56 and the control gate 55 provided adjacent to the lower edge of the horizontal register 54, and a drain and a control gate for discharging unnecessary charges are provided at a specific vertical column end. There is a CCD image sensor that is provided between the vertical section and the horizontal register, prohibits the transfer of signal charges from the vertical register to the horizontal register, and thins out pixels in column units to improve the frame rate.
【0005】[0005]
【発明が解決しようとする課題】上記従来のCCDイメ
ージセンサの駆動方法は、マトリックス状に配置された
フォトダイオード51,51,…からの信号電荷を行単位
では高い自由度で間引くことができる。ところが、フォ
トダイオードからの信号電荷を列単位で間引こうとする
と、不要な電荷を排出するドレインと電荷の排出を制御
するコントロールゲートを、間引くべき信号電荷に対応
したフォトダイオード列の下端に設ける必要がある。換
言すれば、不要電荷排出用のドレインおよびコントロー
ルゲートのための電極形成用パターンを、間引くべき列
の位置に合わせて変更して設ける必要があり、このよう
なパターン形成位置の変更は、CCDイメージセンサの
製造工程の初期に行なわなければならない。従って、間
引くべき列が異なる場合、その列の位置に応じてドレイ
ンとコントロールゲートを設けた専用のCCDイメージ
センサが必要となり、逆に、専用のCCDイメージセン
サでは、間引かれる列が固定されていて変更できないと
いう問題がある。In the conventional driving method of the CCD image sensor described above, the signal charges from the photodiodes 51, 51, ... Arranged in a matrix can be thinned out in a high degree of freedom in units of rows. However, if the signal charges from the photodiodes are to be thinned out in columns, a drain for discharging unnecessary charges and a control gate for controlling the discharge of charges are provided at the lower end of the photodiode column corresponding to the signal charges to be thinned out. There is a need. In other words, it is necessary to change and provide the electrode forming pattern for the drain for discharging the unnecessary charges and the control gate in accordance with the position of the column to be thinned out. It must be done early in the sensor manufacturing process. Therefore, when the columns to be thinned out are different, a dedicated CCD image sensor provided with a drain and a control gate is required according to the position of the column, and conversely, in the dedicated CCD image sensor, the columns to be thinned out are fixed. There is a problem that it can not be changed.
【0006】そこで、本発明の目的は、信号電荷の間引
きの方法に応じてドレインおよびコントロールゲートの
位置を変更することなく、工程の僅かな変更と駆動タイ
ミングの変更のみで、任意の箇所と任意の数で信号電荷
を間引くことができ、多彩な読み出しモードとフレーム
レートを実現できる自由度の高い読み出しを行なうこと
ができる固体撮像装置およびその駆動方法を提供するこ
とにある。Therefore, an object of the present invention is to change the positions of the drain and the control gate according to the method of thinning out the signal charge, and to change an arbitrary position and an arbitrary position by only slightly changing the process and changing the driving timing. It is an object of the present invention to provide a solid-state imaging device capable of thinning out signal charges by the number of, and capable of performing a variety of reading modes and frame rates and performing reading with a high degree of freedom, and a driving method thereof.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するた
め、本発明の固体撮像装置は、半導体基板上にマトリッ
クス状に形成された複数の受光部と、この受光部から読
み出された信号電荷を垂直方向に転送する複数の垂直レ
ジスタと、この複数の垂直レジスタによって転送された
信号電荷を水平方向へ転送するため、第1の相と第2の
相の電極が交互に繰り返し配列された水平レジスタを有
する固体撮像装置において、上記複数の垂直レジスタの
中を転送される信号電荷を、行単位および列単位で排出
することが可能な電荷排出手段と、この電荷排出手段で
信号電荷が列単位で排出された行のうちの信号電荷が排
出された列以外の残る列の信号電荷を読み出す電荷読み
出し手段を備えたことを特徴とする。このような構成に
より、間引きの方法に応じてドレインとコントロールゲ
ートの位置を変えることなく、駆動タイミングの変更の
みで、読み出すべき行および列の位置と数を任意に変更
でき、多彩な読み出しモードと種々のフレームレートを
実現でき、自由度の高い間引き読み出しが可能になる。
一実施形態では、上記電荷排出手段は、垂直レジスタ終
端部付近に隣接して配置されたドレインとゲートで構成
され、水平レジスタの第2の相の電極と上記ゲートが接
続されている。また、一実施形態では、上記電荷読み出
し手段は、第1の相の電極で形成された水平レジスタで
ある。また、一実施形態では、上記電荷排出手段および
上記電荷読み出し手段は、水平レジスタの第1の相およ
び第2の相の電極の電圧によって機能する。また、一実
施形態では、上記水平レジスタの第1の相および第2の
相の電極を1組として、複数組の電極を有し、この複数
組の電極は、独立に駆動可能に配線されている。このよ
うな構成により、間引きの方法に応じてドレインとコン
トロールゲートの位置を変えることなく、駆動タイミン
グの変更のみで、読み出すべき行および列の位置と数を
任意に変更でき、多彩な読み出しモードと種々のフレー
ムレートを実現でき、自由度の高い間引き読み出しが可
能になる。In order to achieve the above object, a solid-state image pickup device according to the present invention comprises a plurality of light receiving portions formed in a matrix on a semiconductor substrate, and signal charges read from the light receiving portions. A plurality of vertical registers for transferring the signal charges in the vertical direction and a horizontal direction in which the electrodes of the first phase and the second phase are alternately arranged in order to transfer the signal charges transferred by the plurality of vertical registers in the horizontal direction. In a solid-state imaging device having a register, a charge discharging unit capable of discharging the signal charges transferred in the plurality of vertical registers in row units and column units, and the signal discharging unit discharges the signal charges in column units. It is characterized in that it is provided with a charge reading means for reading out the signal charges in the remaining columns other than the columns from which the signal charges have been discharged in the row discharged in step 1. With this configuration, the position and number of rows and columns to be read can be arbitrarily changed without changing the positions of the drain and the control gate according to the thinning method, and only by changing the drive timing. Various frame rates can be realized, and thinning readout with a high degree of freedom becomes possible.
In one embodiment, the charge discharging means is composed of a drain and a gate that are arranged adjacent to each other near the end of the vertical register, and the second phase electrode of the horizontal register is connected to the gate. Further, in one embodiment, the charge reading means is a horizontal register formed of electrodes of the first phase. Further, in one embodiment, the charge discharging unit and the charge reading unit function according to the voltage of the electrodes of the first phase and the second phase of the horizontal register. Further, in one embodiment, the first and second phase electrodes of the horizontal register are set as one set, and a plurality of sets of electrodes are provided, and the plurality of sets of electrodes are wired so as to be independently drivable. There is. With this configuration, the position and number of rows and columns to be read can be arbitrarily changed without changing the positions of the drain and the control gate according to the thinning method, and only by changing the drive timing. Various frame rates can be realized, and thinning readout with a high degree of freedom becomes possible.
【0008】一実施形態では、上記複数組の第1の相お
よび第2の相の電極は、電極と配線を接続するコンタク
トの形成箇所を変えることにより、水平レジスタ内での
位置を任意に変更できる。これにより、間引きの方法に
応じた工程の僅かな変更のみで、任意の列単位の間引き
が可能なCCDイメージセンサを実現することができ
る。In one embodiment, the positions of the electrodes of the first phase and the second phase of the plurality of sets are arbitrarily changed in the horizontal register by changing the formation position of the contact connecting the electrode and the wiring. it can. As a result, it is possible to realize a CCD image sensor capable of thinning out any column unit with only a slight change in the process depending on the thinning method.
【0009】本発明の固体撮像装置の駆動方法は、上記
固体撮像装置の駆動方法であって、上記信号電荷が上記
垂直レジスタの中を転送される間、水平レジスタの第1
の相および第2の相の電極において、第1の相の電極が
ハイレベル、第2の相の電極がローレベルのとき、信号
電荷は行単位で水平レジスタに読み出され、第1の相の
電極がローレベル、第2の相の電極がハイレベルのと
き、信号電荷は行単位で上記電荷排出手段のドレインへ
排出されることを特徴とする。また、一実施形態の駆動
方法は、上記複数組の水平レジスタの第1の相および第
2の相の電極を独立に駆動することにより、信号電荷が
所定の列単位で排出される。このような駆動方法によ
り、間引きの方法に応じてドレインとコントロールゲー
トの位置を変更することなく、駆動タイミングの変更の
みで、読み出すべき行および列の箇所や数を変更でき、
多彩な読み出しモードと種々のフレームレートを実現で
き、自由度の高い間引き読み出しが可能になる。A solid-state image pickup device driving method according to the present invention is the solid-state image pickup device driving method, wherein the first horizontal register is provided while the signal charges are transferred in the vertical register.
When the electrode of the first phase is at the high level and the electrode of the second phase is at the low level in the phase and the second phase electrodes, the signal charges are read out to the horizontal register row by row, and the first phase When the electrode of 1 is at the low level and the electrode of the second phase is at the high level, the signal charges are discharged to the drain of the charge discharging means in units of rows. Further, in the driving method according to the embodiment, the signal charges are discharged in a predetermined column unit by independently driving the electrodes of the first phase and the second phase of the plurality of sets of horizontal registers. With such a driving method, it is possible to change the location and the number of rows and columns to be read by only changing the driving timing without changing the positions of the drain and the control gate according to the thinning method.
Various readout modes and various frame rates can be realized, and thinning readout with a high degree of freedom becomes possible.
【0010】[0010]
【発明の実施の形態】以下、本発明を図示の実施の形態
により詳細に説明する。図1は、本発明の固体撮像装置
としてのCCDイメージセンサの第1の実施形態を示す
概略構成図である。このCCDイメージセンサは、4相
駆動垂直レジスタを有し、プログレッシブスキャン方式
を採用したインターライン転送型のもので、マトリック
ス状に配置された受光部としてのフォトダイオード1、
このフォトダイオード1からの信号電荷を伝えるトラン
スファゲート2と、トランスファゲート2を介して受け
た信号電荷を垂直方向に転送する垂直レジスタ3と、第
1の相φH1A,φH1Bの電極10a,b;10e,fと第2の相φ
H2A(φH1Aの反転パルス),φH2B(φH1B反転パルス)の電
極10c,d;10g,hが交互に繰り返し配列されてなり、
垂直レジスタ3から受けた信号電荷を水平方向へ転送す
る水平レジスタ4を備えている。なお、本実施形態で
は、便宜上7行6列に配置されたフォトダイオード1,
1,…について説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in detail below with reference to the embodiments shown in the drawings. FIG. 1 is a schematic configuration diagram showing a first embodiment of a CCD image sensor as a solid-state imaging device of the present invention. This CCD image sensor is an interline transfer type having a four-phase driving vertical register and adopting a progressive scan system, and photodiodes 1 as light receiving portions arranged in a matrix,
A transfer gate 2 for transmitting the signal charge from the photodiode 1, a vertical register 3 for vertically transferring the signal charge received via the transfer gate 2, and electrodes 10a, b; 10e of the first phases φH1A, φH1B. , f and the second phase φ
H2A (φH1A inversion pulse), φH2B (φH1B inversion pulse) electrodes 10c, d; 10g, h are arranged alternately and repeatedly,
The horizontal register 4 is provided for horizontally transferring the signal charges received from the vertical register 3. In the present embodiment, for the sake of convenience, the photodiodes 1 arranged in 7 rows and 6 columns are
1, ... will be described.
【0011】上記垂直レジスタ3は、垂直転送クロック
φV1〜φV4が入力される4つの垂直転送電極9a〜9d
(図2参照)からなり、クロックφV1が入力される垂直転
送電極9aは、トランスファゲート2を兼ねている。そ
して、図3の時刻t0で垂直転送クロックφV1に読出し
パルスVHが立つと、総てのフォトダイオード1から信号
電荷がトランスファゲート2を経て垂直レジスタ3に読
み出され、図3の時刻t1〜t2に示される波形とタイミ
ングで垂直転送クロックφV1〜φV4が入力されると、読
み出された各信号電荷が垂直レジスタ3中を垂直下方へ
1段転送されるようになっている。The vertical register 3 has four vertical transfer electrodes 9a to 9d to which the vertical transfer clocks .phi.V1 to .phi.V4 are input.
(See FIG. 2) and the vertical transfer electrode 9a to which the clock φV1 is input also serves as the transfer gate 2. Then, when a read pulse V H rises in the vertical transfer clock φV1 at time t0 in FIG. 3, signal charges are read out from all the photodiodes 1 to the vertical register 3 via the transfer gates 2, and from time t1 in FIG. When the vertical transfer clocks .phi.V1 to .phi.V4 are input with the waveform and timing shown at t2, the read signal charges are transferred one stage vertically downward in the vertical register 3.
【0012】上記水平レジスタ4は、2相の水平転送ク
ロックφH1,φH2(φH1の反転パルス)により2端子で駆
動されていた図12の従来例と異なり、2相の水平転送
クロックφH1A,φH2A;φH1B,φH2Bにより4端子で駆動
され、図3の時刻t2直後に各水平転送クロックが反転
すると、1行分の信号電荷を水平左方へ転送し、転送さ
れた信号電荷は、電荷検出部8によって順次信号電圧に
変換されて、図示しない信号処理回路などに出力され
る。第1の相φH1A,φH1Bの水平転送クロックが入力さ
れる水平転送電極10a,b;10e,fは、請求項1,3,4
の電荷読み出し手段を構成し、上記水平転送電極10a,
b;10e,fと第2の相φH2A,φH2Bが入力される水平転送
電極10c,d;10g,hとは、請求項5に記載のように配
線されている。上述の信号電荷の1段垂直転送と1行分
の水平転送が、図3に示すように、フォトダイオード1
の行数だけ(本実施形態では7回)繰り返されて、1フレ
ーム分の信号電圧が得られる。The horizontal register 4 is driven by two terminals by two-phase horizontal transfer clocks φH1 and φH2 (inversion pulse of φH1), which is different from the conventional example shown in FIG. 12, and the two-phase horizontal transfer clocks φH1A and φH2A; Driven by 4 terminals by φH1B and φH2B, and when each horizontal transfer clock is inverted immediately after time t2 in FIG. 3, the signal charges for one row are transferred horizontally to the left, and the transferred signal charges are transferred to the charge detection unit 8 Are sequentially converted into a signal voltage by and output to a signal processing circuit (not shown) or the like. The horizontal transfer electrodes 10a, b; 10e, f to which the horizontal transfer clocks of the first phases φH1A, φH1B are input are defined by claims 1, 3, 4
Of the horizontal transfer electrodes 10a,
b; 10e, f and the horizontal transfer electrodes 10c, d; 10g, h to which the second phases φH2A, φH2B are input are wired as described in claim 5. As described above, the one-stage vertical transfer of signal charges and the horizontal transfer of one row are performed by the photodiode 1 as shown in FIG.
Is repeated for the number of rows (7 times in this embodiment) to obtain a signal voltage for one frame.
【0013】各垂直レジスタ3と水平レジスタ4の間に
は、図1に示すように、垂直レジスタ3の中を転送され
る信号電荷を行単位および列単位で排出する電荷排出手
段としてのゲート5とドレイン6とを備えた電荷排出部
7が設けられている。各ゲート5は、第2の相φH2A;φ
H2B;…が入力される夫々の水平転送電極10c,d;10g,
h;…に接続される。垂直レジスタ3からの信号電荷は、
請求項7に記載のように、第1の相φH1A,φH1Bの電極
10a,b;10e,fがハイレベル(Hレベル)で、第2の相φ
H2A,φH2Bの電極10c,d;10g,hがローレベル(Lレベ
ル)の場合、水平レジスタ4へ転送され、逆に、第1の
相φH1A,φH1Bの電極10a,b;10e,fがLレベルで、第
2の相φH2A,φH2Bの電極10c,d;10g,hがHレベルの
場合、ドレイン6へ排出されるようになっている。Between each vertical register 3 and horizontal register 4, as shown in FIG. 1, a gate 5 as a charge discharging means for discharging the signal charges transferred in the vertical register 3 in units of rows and columns. A charge discharging unit 7 having a drain and a drain 6 is provided. Each gate 5 has a second phase φH2A; φ
Each of the horizontal transfer electrodes 10c, d; 10g, to which H2B;
connected to h; ... The signal charge from the vertical register 3 is
As described in claim 7, the electrodes 10a, b; 10e, f of the first phases φH1A, φH1B are at high level (H level), and the second phase φ
When the electrodes 10c, d; 10g, h of H2A, φH2B are low level (L level), they are transferred to the horizontal register 4, and conversely, the electrodes 10a, b; 10e, f of the first phases φH1A, φH1B are L level. At the level, when the electrodes 10c, d; 10g, h of the second phases φH2A, φH2B are at the H level, they are discharged to the drain 6.
【0014】図2は、電荷排出部7の具体的な構造例を
示す平面図である。図2において、垂直レジスタ3上に
は、4相の垂直転送クロックφV1〜φV4が印加される垂
直転送電極9a〜9dが、垂直レジスタ3に直交する方向
に上下に配置されている。垂直転送クロックφV2,φV4
が印加される垂直転送電極9b,9d(図中の一点鎖線で示
す)は、1層目のポリシリコンで、垂直転送クロックφV
3が印加される垂直転送電極9c(図中の二点鎖線で示す)
は、2層目のポリシリコンで、垂直転送クロックφV1が
印加される垂直転送電極9a(図中の実線で示す)は、3
層目のポリシリコンで夫々形成される。FIG. 2 is a plan view showing a specific structural example of the charge discharging section 7. In FIG. 2, vertical transfer electrodes 9 a to 9 d to which four-phase vertical transfer clocks φV 1 to φV 4 are applied are vertically arranged on the vertical register 3 in a direction orthogonal to the vertical register 3. Vertical transfer clock φV2, φV4
The vertical transfer electrodes 9b and 9d (shown by the alternate long and short dash line in the figure) to which is applied are polysilicon of the first layer, and the vertical transfer clock φV
Vertical transfer electrode 9c to which 3 is applied (shown by a chain double-dashed line in the figure)
Is the second layer of polysilicon, and the vertical transfer electrode 9a (shown by the solid line in the figure) to which the vertical transfer clock φV1 is applied is 3
Each of the layers is made of polysilicon.
【0015】一方、水平レジスタ4は、各垂直レジスタ
3に連結される夫々4つの水平転送電極で構成され、図
中左端の垂直レジスタ3には水平転送電極10a,10b,
10c,10dが、右隣の垂直レジスタ3には水平転送電
極10e,10f,10g,10hが、夫々連結される。ま
た、水平転送電極10a,10b(図1の10a,b)には、第
1の第1の相の水平転送クロックφH1Aが、水平転送電
極10c,10d(図1の10c,d)には、その反転クロック
である第1の第2の相の水平転送クロックφH2Aが、水
平転送電極10e,10f(図1の10e,f)には、第2の第
1の相の水平転送クロックφH1Bが、水平転送電極10
g,10h(図1の10g,h)には、その反転クロックである
第2の第2の相の水平転送クロックφH2Bが夫々入力さ
れる。図中の二点鎖線で示す水平転送電極10a,10c,
10e,10gは、2層目のポリシリコンで形成され、そ
の下方のチャネルをN型転送チャネルとする一方、図中
の実線で示す水平転送電極10b,10d,10f,10h
は、3層目のポリシリコンで形成され、その下方のチャ
ネルをN−型チャネルとして、各転送クロックのゲート
下ポテンシャルに段差を設けて2相駆動できるようにし
ている。On the other hand, the horizontal register 4 is composed of four horizontal transfer electrodes each connected to each vertical register 3, and the vertical register 3 at the left end in the figure has horizontal transfer electrodes 10a, 10b ,.
Horizontal transfer electrodes 10e, 10f, 10g, and 10h are connected to the vertical register 3 on the right, respectively. Further, the horizontal transfer clock φH1A of the first first phase is applied to the horizontal transfer electrodes 10a, 10b (10a, b in FIG. 1), and the horizontal transfer electrodes 10c, 10d (10c, d in FIG. 1) are applied to the horizontal transfer electrodes 10c, 10d. The horizontal transfer clock φH2A of the first and second phases, which is the inverted clock thereof, is supplied to the horizontal transfer electrodes 10e and 10f (10e and f of FIG. 1) by the horizontal transfer clock φH1B of the second first phase. Horizontal transfer electrode 10
The horizontal transfer clock φH2B of the second second phase, which is the inverted clock thereof, is input to g and 10h (10g and h in FIG. 1). Horizontal transfer electrodes 10a, 10c, which are indicated by two-dot chain lines in the figure,
10e and 10g are formed of the second layer of polysilicon, and the channel therebelow is used as an N-type transfer channel, while the horizontal transfer electrodes 10b, 10d, 10f and 10h shown by the solid lines in the figure are used.
Is formed of polysilicon of the third layer, and a channel below it is an N − type channel, and a step is provided in the potential under the gate of each transfer clock so that two-phase driving can be performed.
【0016】ゲート5とドレイン6とからなる上記電荷
排出部7(図中の破線で示す)は、各垂直レジスタ3を転
送されてきた行方向に並ぶ信号電荷を選択的に間引いて
排出する。なお、フォトダイオード1は、図1に示すよ
うに、カラーフィルタで一般的な原色ベイヤ配列で配置
されている。図1,2に示す例では、各垂直レジスタ3
の下端に行方向に並ぶ信号電荷を3画素ごとに2画素、
間引くため、残すべき画素に対応する左端列の垂直レジ
スタ3に連結する水平転送電極10a,10b,10c,10
dには、第1の第1,第2の相の水平転送クロックφH1A,
φH2Aを入力し、排出すべき画素に対応する隣の2列の
垂直レジスタに連結する水平転送電極10e,10f,10
g,10h;…には、第2の第1,第2の相の水平転送クロ
ックφH1B,φH2Bを入力している。各ゲート5は、請求
項6に記載のように、図2の示す如く垂直転送電極9d
に開口(ヴィアホール)を設けることによってドレイン6
に接続されるとともに、同じポリシリコン層で一体に形
成され、水平転送クロックφH2Aが入力される水平転送電
極10d,…に接続される。各ドレイン6には、そのポテ
ンシャルが垂直レジスタ3のポテンシャルよりも深くな
るように電圧VDが印加される。The charge discharging section 7 (shown by a broken line in the figure) including the gate 5 and the drain 6 selectively thins and discharges the signal charges transferred in the row direction transferred from each vertical register 3. As shown in FIG. 1, the photodiodes 1 are arranged in a primary color Bayer array which is a general color filter. In the example shown in FIGS. 1 and 2, each vertical register 3
The signal charges arranged in the row direction at the lower end of the
In order to thin out, horizontal transfer electrodes 10a, 10b, 10c, 10 connected to the vertical register 3 in the leftmost column corresponding to the pixels to be left
d is the horizontal transfer clock φH1A for the first and second phases,
Inputting φH2A, the horizontal transfer electrodes 10e, 10f, 10 connected to the adjacent two columns of vertical registers corresponding to the pixels to be discharged.
The horizontal transfer clocks φH1B and φH2B of the second first and second phases are input to g, 10h; Each gate 5 has a vertical transfer electrode 9d as shown in FIG.
Drain 6 by providing an opening (via hole) in
Is connected to the horizontal transfer electrodes 10d, ... Which are integrally formed of the same polysilicon layer and to which the horizontal transfer clock φH2A is input. A voltage VD is applied to each drain 6 so that its potential becomes deeper than the potential of the vertical register 3.
【0017】上記ゲート5には、水平転送電極10dを
介して水平転送クロックφH2A(φH2B)が印加されるが、
この水平転送クロックφH2A(φH2B)の電圧が“L”レベ
ル、水平転送電極10a,10bに印加される水平転送ク
ロックφH1A(φH1B)の電圧が“H”レベルのとき、ゲー
ト5のポテンシャルが垂直レジスタ3のポテンシャルよ
りも浅くなり、水平転送電極10b,10fのポテンシャ
ルが垂直レジスタ3のポテンシャルよりも深くなること
により、垂直レジスタ3を転送されてきた信号電荷は、
そのまま水平レジスタ4へ転送される。一方、水平転送
電極10d(10h)に印加される水平転送クロックφH2A
(φH2B)の電圧が“H”レベル、水平転送電極10a,1
0bに印加される水平転送クロックφH1A(φH1B)の電圧
が“L”レベルのときは、ゲート5のポテンシャルが垂
直レジスタ3のポテンシャルよりも深くなり、水平転送
電極10b,10fのポテンシャルが垂直レジスタ3のポ
テンシャルよりも浅くなることにより、垂直レジスタ3
を転送されてきた信号電荷は、ゲート5よりもさらに深
いポテンシャルになっているドレイン6へ排出される。
こうして、第1の相の水平転送クロックφH1A(φH1B)と
第2の相の水平転送クロックφH2A(φH2B)の電圧レベル
の“H”,“L”に応じて画素に対応する信号電荷を垂
直列単位で選択的に間引くことができるのである。本実
施形態では、行方向に並ぶ信号電荷を、3列ごとに1列
選んで水平レジスタ4へ転送し、残る2列についてはド
レイン6へ排出することができる。The horizontal transfer clock φH2A (φH2B) is applied to the gate 5 through the horizontal transfer electrode 10d.
When the voltage of the horizontal transfer clock φH2A (φH2B) is “L” level and the voltage of the horizontal transfer clock φH1A (φH1B) applied to the horizontal transfer electrodes 10a and 10b is “H” level, the potential of the gate 5 is a vertical register. Since the potential of the horizontal transfer electrodes 10b and 10f becomes deeper than the potential of the vertical register 3, the signal charge transferred to the vertical register 3 becomes
It is directly transferred to the horizontal register 4. On the other hand, the horizontal transfer clock φH2A applied to the horizontal transfer electrode 10d (10h)
(φH2B) voltage is "H" level, horizontal transfer electrodes 10a, 1
When the voltage of the horizontal transfer clock φH1A (φH1B) applied to 0b is at the “L” level, the potential of the gate 5 becomes deeper than the potential of the vertical register 3, and the potentials of the horizontal transfer electrodes 10b and 10f become vertical. It becomes shallower than the potential of the vertical register 3
Is transferred to the drain 6 having a potential deeper than that of the gate 5.
In this way, the signal charges corresponding to the pixels are vertically arrayed according to the voltage levels “H” and “L” of the first phase horizontal transfer clock φH1A (φH1B) and the second phase horizontal transfer clock φH2A (φH2B). It can be selectively thinned out in units. In the present embodiment, the signal charges arranged in the row direction can be selected for every three columns and transferred to the horizontal register 4, and the remaining two columns can be discharged to the drain 6.
【0018】図1,2で述べたCCDイメージセンサの
駆動方法を、全画素読み出し(スチルモード)と画素間引
きの2つのモードについて、図3〜図5のタイミングチ
ャートを参照しつつ説明する。全画素読み出しモードの
駆動タイミングを示す図3において、時刻t0で垂直転
送クロックφV1に“H”の読み出しパルスVHが印加さ
れると、全画素のフォトダイオード1から信号電荷が垂
直レジスタ3に読み出される。時刻t1〜t2で一連の垂
直転送クロックφV1〜φV4が印加されると、信号電荷は
垂直レジスタ3を1段下方へ転送されるが、このとき、
水平転送クロックの第1の相φH1A,φH1Bは“H”レベ
ル、第2の相φH2A,φH2Bは“L”レベルなので、1行目
の信号電荷は、水平方向に間引かれることなく水平レジ
スタ4に総て転送される。The driving method of the CCD image sensor described with reference to FIGS. 1 and 2 will be described with reference to the timing charts of FIGS. 3 to 5 for two modes of all-pixel reading (still mode) and pixel thinning. In FIG. 3 showing the driving timing of the all-pixels reading mode, when the reading pulse V H of “H” is applied to the vertical transfer clock φV1 at time t0, the signal charges are read out from the photodiodes 1 of all the pixels to the vertical register 3. Be done. When a series of vertical transfer clocks .phi.V1 to .phi.V4 are applied at times t1 to t2, the signal charges are transferred downward in the vertical register 3 by one stage.
Since the first phases φH1A and φH1B of the horizontal transfer clock are at “H” level and the second phases φH2A and φH2B are at “L” level, the signal charges in the first row are not thinned out in the horizontal direction and the horizontal register 4 Are all transferred to.
【0019】次に、時刻t2〜t3で水平転送クロックの
第1,第2の相のレベルが反転すると、1行分の信号電
荷は水平に転送されて、電荷検出部8から信号電圧にな
って出力される。さらに、時刻t3〜t4で、時刻t1〜
t2と同じパターンの垂直,水平転送信号φV1〜φV4,φH
1A〜φH2Bが印加されて、2行目の信号電荷が、垂直レ
ジスタ3から水平レジスタ4に行方向に間引かれること
なく転送され、時刻t4〜t5で、時刻t2〜t3と同じパ
ターンの垂直,水平転送信号の印加により電荷検出部8
から信号電圧となって出力される。このような信号電荷
の転送を、フォトダイオードアレイの行数(本実施形態
では7回)だけ繰り返すことによって、全画素の信号電
荷が読み出される。Next, when the levels of the first and second phases of the horizontal transfer clock are inverted at times t2 to t3, the signal charges for one row are transferred horizontally and become a signal voltage from the charge detection unit 8. Is output. Further, from time t3 to t4, from time t1 to
Vertical and horizontal transfer signals of the same pattern as t2 φV1 to φV4, φH
By applying 1A to φH2B, the signal charges of the second row are transferred from the vertical register 3 to the horizontal register 4 without being thinned out in the row direction, and at the times t4 to t5, the vertical pattern of the same pattern as the times t2 to t3 is applied. By applying the horizontal transfer signal, the charge detection unit 8
Is output as a signal voltage. By repeating such transfer of signal charges for the number of rows of the photodiode array (7 times in this embodiment), the signal charges of all pixels are read out.
【0020】図4は、画素間引き読み出しモードの駆動
タイミングを示し、図5(A)は、その際の画素のカラー
フィルタ配列と水平レジスタの電極構成を、図5(a)〜
(k)は、水平レジスタのポテンシャル図を夫々示してい
る。図4において、時刻t0で垂直転送信号φV1に読み
出しパルスVHが印加されると、全画素のフォトダイオ
ード1から信号電荷が垂直レジスタ3に読み出される。
時刻t1〜t2で、図3の時刻t1〜t2と同じパターンの
一連の垂直転送クロックφV1〜φV4が印加されると、信
号電荷は垂直レジスタ3を1段下方へ転送されるが、こ
のとき、図3の場合に対して、水平転送クロックφH1A
は“H”レベル,φH2Aは“L”レベルで同じであるが、
水平転送クロックφH1Bが“L”レベル,φH2Bが“H”
レベルに反転している。従って、図5(A)に示す1行目
の信号電荷のうちR11,G14は水平レジスタ4に転送さ
れるが、他の信号電荷G12,R13,R15,G16はドレイン
6に排出される。FIG. 4 shows the drive timing in the pixel thinning readout mode, and FIG. 5A shows the pixel color filter array and the horizontal register electrode configuration at that time as shown in FIGS.
(k) shows potential diagrams of the horizontal registers, respectively. In FIG. 4, when a read pulse V H is applied to the vertical transfer signal φV1 at time t0, signal charges are read out from the photodiodes 1 of all pixels to the vertical register 3.
At time t1 to t2, when a series of vertical transfer clocks φV1 to φV4 having the same pattern as that at time t1 to t2 in FIG. 3 is applied, the signal charges are transferred downward in the vertical register 3 by one stage. Compared to the case of Fig. 3, the horizontal transfer clock φH1A
Is the same at "H" level and φH2A is at "L" level.
Horizontal transfer clock φH1B is “L” level, φH2B is “H”
Inverted to the level. Therefore, among the signal charges in the first row shown in FIG. 5A, R11 and G14 are transferred to the horizontal register 4, but the other signal charges G12, R13, R15 and G16 are discharged to the drain 6.
【0021】図4の時刻t3で、φH1Aが“L”レベル,
φH2Aが“H”レベルに夫々反転すると、水平レジスタ
4に転送された信号電荷のR11,G14は水平方向に半ビ
ットシフトされるとともに、垂直レジスタ3の下端にあ
る1行分の信号電荷を、総てドレイン6へ排出する準備
ができる。次に、時刻t3〜t4で、水平転送クロックの
レベルを維持したまま、時刻t1〜t2と同じパターンの
一連の垂直転送クロックφV1〜φV4を2回印加して、垂
直レジスタ中の信号電荷を下方へ2段転送するととも
に、これら2,3行目の2行分の画素に相当する信号電
荷を総てドレイン6へ排出する。時刻t4で、φH1Aが
“H”レベル,φH2Aが“L”レベルに戻ると、時刻t1
と同じクロック状態となり、時刻t1〜t2と同じパター
ンの一連の垂直転送クロックの印加が終わる時刻t5で
は、4行目の信号電荷のうちG41,B44は水平レジスタ
4に転送され、他の信号電荷B42,G43,G45,B46はド
レイン6に排出される。At time t3 in FIG. 4, φH1A is at "L" level,
When φH2A is inverted to the “H” level, R11 and G14 of the signal charges transferred to the horizontal register 4 are horizontally shifted by half a bit, and the signal charges for one row at the lower end of the vertical register 3 are All are ready to be drained. Next, from time t3 to t4, while maintaining the level of the horizontal transfer clock, a series of vertical transfer clocks φV1 to φV4 having the same pattern as those at times t1 to t2 are applied twice to lower the signal charge in the vertical register. And the signal charges corresponding to the pixels in the second and third rows for two rows are all discharged to the drain 6. When φH1A returns to “H” level and φH2A returns to “L” level at time t4, time t1
At the time t5 when the application of a series of vertical transfer clocks of the same pattern as the times t1 to t2 ends, G41 and B44 of the signal charges in the fourth row are transferred to the horizontal register 4 and other signal charges are transferred. B42, G43, G45 and B46 are discharged to the drain 6.
【0022】時刻t6で、φH1Bが“H”レベル,φH2Bが
“L”レベルに夫々反転すると、水平レジスタ4中の信
号電荷R11,G14が、図5(e)に示すように半ビットシフ
トし、時刻t7で、再びφH1Bが“L”レベル,φH2Bが
“H”レベルに戻り、かつ、φH1Aφが“L”レベル,H2
Aが“H”レベルに夫々反転すると、水平レジスタ4中
の信号電荷R11,G41,G14,B44が、図5(f)に示すよう
に更に半ビットシフトするとともに、垂直レジスタ3の
下端にある1行分の信号電荷を総てドレイン6へ排出す
る準備ができる。以下、時刻t7〜t11では、時刻t3〜
t7と同じ動作が行なわれ、まず時刻t7〜t8の2段垂
直転送で、5行目,6行目の信号電荷が、総てドレイン
6へ排出され、次いで時刻t8〜t11で、7行目の信号
電荷のうちR71,G74のみが、図5(h)に示すように、水
平レジスタ4に転送された後、水平レジスタ4中の信号
電荷R11,G41,G14,B44が、図5(i)に示すように半ビ
ットシフトし、更に水平レジスタ4中の信号電荷R11,
G41,R71,G14,B44,G74が、図5(j)に示すように半
ビットシフトする。この一連の動作で時刻t12に至る
と、図5(k)に示すように、水平レジスタ4には、3列
ごとに1列選ばれた列上で行方向に並ぶ信号電荷から3
画素ごとに1画素選ばれた6つの信号電荷が、R11,G4
1,R71,G14,B44,G74と順に並び、時刻t12〜t13
で、図示の垂直,水平転送クロックが印加されると、上
記信号電荷が、1行分の水平転送によって電荷検出部8
へ出力され、電圧信号に変換される。以降、垂直、水平
方向の信号電荷の間引きおよび転送の動作が1フレーム
単位、つまり7行ごとに繰り返される。At time t6, when φH1B is inverted to the “H” level and φH2B is inverted to the “L” level, the signal charges R11 and G14 in the horizontal register 4 are shifted by half a bit as shown in FIG. 5 (e). , At time t7, φH1B returns to “L” level, φH2B returns to “H” level, and φH1Aφ returns to “L” level, H2.
When A is inverted to the "H" level, the signal charges R11, G41, G14, B44 in the horizontal register 4 are further shifted by half a bit as shown in FIG. It is ready to discharge all the signal charges for one row to the drain 6. Below, from time t7 to t11, from time t3 to
The same operation as t7 is performed. First, in the two-stage vertical transfer from time t7 to t8, all the signal charges of the fifth and sixth rows are discharged to the drain 6, and then from time t8 to t11, the seventh row. Only R71 and G74 of the signal charges of FIG. 5 are transferred to the horizontal register 4 and then the signal charges R11, G41, G14 and B44 in the horizontal register 4 are transferred to the horizontal register 4 as shown in FIG. ), The signal charge R11,
G41, R71, G14, B44 and G74 are half-bit shifted as shown in FIG. 5 (j). At time t12 in this series of operations, as shown in FIG. 5 (k), in the horizontal register 4, the number of signal charges arranged in the row direction on the column selected every three columns becomes 3
Six signal charges selected for each pixel are R11, G4
1, R71, G14, B44, G74 are arranged in order, and time t12 to t13
Then, when the vertical and horizontal transfer clocks shown in the figure are applied, the signal charges are transferred by the charge detection unit 8 by horizontal transfer for one row.
Is output to and converted into a voltage signal. After that, the operation of thinning and transferring the signal charges in the vertical and horizontal directions is repeated for each frame, that is, for every 7 rows.
【0023】上述の画素間引き読み出しモードでは、画
素間引きにより行方向に1/3、列方向に1/3の率で
画素を読み出すことにより、フレームレートを全画素読
み出しモードの約9倍に上げることができる。上記実施
形態のCCDイメージセンサの構成によれば、垂直,水
平転送電極の駆動タイミングを切り替えるだけで、全画
素読み出しモードと画素間引き読み出しモードを選択で
き、画素間引き読み出しモードで高いフレームレートを
実現することができる。In the pixel thinning-out reading mode described above, pixels are read out at a rate of 1/3 in the row direction and 1/3 in the column direction by pixel thinning, thereby increasing the frame rate to about 9 times that in the all-pixel reading mode. You can According to the configuration of the CCD image sensor of the above embodiment, the all-pixel reading mode and the pixel thinning reading mode can be selected by switching the driving timing of the vertical and horizontal transfer electrodes, and a high frame rate is realized in the pixel thinning reading mode. be able to.
【0024】図6は、本発明のCCDイメージセンサの
第2の実施形態を示す概略構成図である。このCCDイ
メージセンサは、行方向に並ぶ水平転送電極の5つごと
に1つの電極に水平転送クロックφH1A,φH2Aを印加
し、残る5つの電極には、水平転送クロックφH1B,φH2
Bを印加するようにした点が図1で述べた第1実施形態
と異なる。図6の例では、左端およびそれから5つ目の
水平電極に、水平転送クロックφH1A,φH2Aが印加され
ている。FIG. 6 is a schematic configuration diagram showing a second embodiment of the CCD image sensor of the present invention. In this CCD image sensor, horizontal transfer clocks φH1A and φH2A are applied to one electrode for every five horizontal transfer electrodes arranged in the row direction, and horizontal transfer clocks φH1B and φH2 are applied to the remaining five electrodes.
The point that B is applied is different from the first embodiment described in FIG. In the example of FIG. 6, the horizontal transfer clocks φH1A and φH2A are applied to the left end and the fifth horizontal electrode from the left end.
【0025】全画素読み出しモードの駆動タイミング
は、図3で示した第1実施形態の場合と全く同じであ
り、時刻t0の読み出しパルスVHの印加に続いて、時刻
t1〜t2の垂直転送と時刻t2〜t3の水平転送が交互に
7回繰り返されて、1フレーム分の信号電荷が得られ
る。図7は、図6のCCDイメージセンサにおける画素
間引き読み出しモードの駆動タイミングを示している。
この駆動タイミングが図4で述べた第1実施形態のそれ
と異なるのは、図4の時刻t4〜t8と同じパターンの一
連の垂直,水平転送動作の繰り返しが、時刻t12〜t16,
t16〜t20で示すように2回増えている点だけである。
従って、本実施形態の画素間引き読み出しモードでは、
第1実施形態で述べたと同じ動作によって、間引きによ
って列方向に1/3、行方向に1/5の率で画素が選び
出され、1行分の信号電荷として電荷検出部8に送られ
るから、フレームレートを全画素読み出しモードの約1
5倍に上げることができる。また、図示しないが、時刻
t3〜t4,t7〜t8,t11〜t12,t15〜t16,t19〜t20
における各垂直転送クロックφV1〜φV4のパルス数を2
つから4つにすることによって、間引きによって列方向
に1/5、行方向に1/5の率で画素を読み出して、全
画素読み出しモードの約25倍にフレームレートを上げ
ることができる。The drive timing of the all-pixel read mode is exactly the same as that of the first embodiment shown in FIG. 3, and the application of the read pulse V H at time t0 is followed by the vertical transfer from time t1 to t2. The horizontal transfer from time t2 to t3 is alternately repeated seven times to obtain the signal charge for one frame. FIG. 7 shows the drive timing in the pixel thinning readout mode in the CCD image sensor of FIG.
This drive timing is different from that of the first embodiment described with reference to FIG. 4 in that a series of vertical and horizontal transfer operations of the same pattern as times t4 to t8 in FIG. 4 is repeated at times t12 to t16.
The only difference is that it is increased twice as shown at t16 to t20.
Therefore, in the pixel thinning readout mode of the present embodiment,
By the same operation as described in the first embodiment, pixels are selected at a rate of ⅓ in the column direction and ⅕ in the row direction by thinning and are sent to the charge detection unit 8 as signal charges for one row. , Frame rate is about 1 in all pixel readout mode
It can be increased 5 times. Although not shown, times t3 to t4, t7 to t8, t11 to t12, t15 to t16, t19 to t20.
The number of pulses of each vertical transfer clock φV1 to φV4 in
By changing the number from four to four, pixels can be read out at a rate of ⅕ in the column direction and ⅕ in the row direction by thinning, and the frame rate can be increased to about 25 times that in the all-pixel reading mode.
【0026】このように、水平転送電極への水平転送ク
ロックの印加形態を、例えばCCDイメージセンサの製
造中のコンタクト工程の変更等で変更することによっ
て、行方向の間引きの形態を自由に変え、印加すべき水
平転送クロックと垂直転送クロックのタイミングの組み
合わせを変更するだけで、列方向の間引きの形態を自由
に変えることができる。As described above, by changing the form of application of the horizontal transfer clock to the horizontal transfer electrodes by, for example, changing the contact process during manufacturing of the CCD image sensor, the thinning-out form in the row direction can be freely changed. The thinning mode in the column direction can be freely changed only by changing the combination of the timings of the horizontal transfer clock and the vertical transfer clock to be applied.
【0027】図8は、本発明のCCDイメージセンサの
第3の実施形態を示す概略構成図である。このCCDイ
メージセンサは、オートフォーカスや露出の制御のモー
ドにおいて、画素領域の中央部などの1部のみから信号
電荷を読み出す場合に用いられる。上記CCDイメージ
センサは、行方向に並ぶ水平転送電極の中央の2つに
は、水平転送クロックφH1A,φH2Aを印加する一方、そ
の両側の各2つには、水平転送クロックφH1B,φH2Bを
印加するようにした点が図1の第1実施形態と異なる。FIG. 8 is a schematic configuration diagram showing a third embodiment of the CCD image sensor of the present invention. This CCD image sensor is used when the signal charges are read from only one part such as the central part of the pixel area in the modes of autofocus and exposure control. In the CCD image sensor, horizontal transfer clocks φH1A and φH2A are applied to the center two horizontal transfer electrodes φH1A and φH2A, and horizontal transfer clocks φH1B and φH2B are applied to each two of the two horizontal electrodes. This is the difference from the first embodiment shown in FIG.
【0028】全画素読み出しモードの駆動タイミング
は、図3で示した第1実施形態の場合と全く同じである
ので、説明を省略する。図9は、図8のCCDイメージ
センサにおける画素間引き読み出しモードの駆動タイミ
ングを示し、図10(A)は、その際の画素のカラーフィ
ルタ配列と水平レジスタの電極構造を、図10(a)〜(j)
は、水平レジスタのポテンシャル図を夫々示している。
図9において、時刻t0で垂直転送信号φV1に読み出し
パルスVHが印加されると、全画素のフォトダイオード
1から信号電荷が垂直レジスタ3に読み出される。時刻
t1〜t2で、図3の時刻t1〜t3と同じパターンの垂直
転送クロックφV1〜φV4が2回印加されると、信号電荷
は垂直レジスタ3を2段下方へ転送されるが、このと
き、水平転送クロックφH2A,φH2Bが“H”レベル、水
平転送クロックφH1A,φH1Bが“L”レベルであるの
で、図8の対をなす各水平転送電極の左側電極が総て
“L”レベルになって、1行目と2行目の画素の信号電
荷は総てドレイン6へ排出される。Since the driving timing of the all-pixels reading mode is exactly the same as that of the first embodiment shown in FIG. 3, its explanation is omitted. FIG. 9 shows the drive timing of the pixel thinning readout mode in the CCD image sensor of FIG. 8, and FIG. 10 (A) shows the color filter array of the pixels and the electrode structure of the horizontal register at that time as shown in FIGS. (j)
Shows the potential diagrams of the horizontal registers, respectively.
In FIG. 9, when the read pulse V H is applied to the vertical transfer signal φV1 at time t0, the signal charges are read from the photodiodes 1 of all the pixels to the vertical register 3. At times t1 to t2, when the vertical transfer clocks φV1 to φV4 having the same pattern as at times t1 to t3 in FIG. 3 are applied twice, the signal charges are transferred downward in the vertical register 3 by two stages. Since the horizontal transfer clocks φH2A, φH2B are at “H” level and the horizontal transfer clocks φH1A, φH1B are at “L” level, all the left electrodes of the horizontal transfer electrodes forming a pair in FIG. 8 are at “L” level. All the signal charges of the pixels in the first row and the second row are discharged to the drain 6.
【0029】図9の時刻t3で、φH1Aが“H”レベル,
φH2Aが“L”レベルに夫々反転し、時刻t3〜t4で、
一連の垂直転送クロックφV1〜φV4が1回印加される
と、垂直レジスタ3の下端にある3行目の信号電荷は、
水平レジスタ4に対しては左側電極が“H”レベルであ
る中央の2対の水平転送電極に対応する信号電荷R33,
G34のみが、図10(a)に示すように転送され、左側電
極が“L”レベルである他の水平転送電極対に対応する
信号電荷R31,G32,R35,G36は、総てドレイン6へ排
出される。時刻t4〜t6で、水平転送電極に、図9に示
す各水平転送クロックφH1A〜φH2Bのレベルが3回反転
すると、水平レジスタ4中の信号電荷R33,G34が、図
10(a)〜(c)に示すように1ビット半シフトし、時刻t
7で、φH1Aが“H”レベル,φH2Aが“L”レベルに反転
し、時刻t7〜t8で、一連の垂直転クロックφV1〜φV4
が1回印加されると、4行目の信号電荷のうち中央部の
信号電荷G43,B44のみが、図10(d)に示すように水平
レジスタ4に転送され、他の信号電荷G41,B42,G45,
B46は、ドレイン6に排出される。At time t3 in FIG. 9, φH1A is at "H" level,
φH2A is inverted to the “L” level, and from time t3 to t4,
When a series of vertical transfer clocks φV1 to φV4 is applied once, the signal charges in the third row at the lower end of the vertical register 3 are
With respect to the horizontal register 4, the signal charge R33 corresponding to the center two pairs of horizontal transfer electrodes whose left electrode is at "H" level,
Only G34 is transferred as shown in FIG. 10 (a), and the signal charges R31, G32, R35, G36 corresponding to the other horizontal transfer electrode pairs whose left electrodes are at "L" level are all transferred to the drain 6. Is discharged. At times t4 to t6, when the levels of the horizontal transfer clocks φH1A to φH2B shown in FIG. 9 are inverted three times on the horizontal transfer electrodes, the signal charges R33 and G34 in the horizontal register 4 are transferred to the horizontal transfer electrodes shown in FIGS. ), Shifts one bit and a half, and
At 7, φH1A is inverted to "H" level, and φH2A is inverted to "L" level, and from time t7 to t8, a series of vertical clocks φV1 to φV4
Is applied once, among the signal charges in the fourth row, only the signal charges G43 and B44 in the central portion are transferred to the horizontal register 4 as shown in FIG. 10D, and the other signal charges G41 and B42. , G45,
B46 is discharged to the drain 6.
【0030】時刻t9で、水平転送クロックφH1Bが
“H”レベル,φH2Bが“L”レベルに反転すると、水平
レジスタ4中の信号電荷R33,G34が、図10(e)に示す
ように水平方向に半ビットシフトし、次いで、時刻t10
までに各水平転送クロックφH1A〜φH2Bのレベルが3回
反転すると、水平レジスタ4中の信号電荷R33,G34,G
43,B44が、図10(f)に示すように水平方向へ1ビット
半シフトする。そして、時刻t11で、φH1Aが“H”レ
ベル,φH2Aが“L”レベルに反転し、時刻t12までに一
連の垂直転クロックφV1〜φV4が1回印加されると、垂
直レジスタ3を1段下方へ転送される5行目の信号電荷
のうち中央部の信号電荷R53,G54のみが、図10(g)に
示すように水平レジスタ4に転送され、他の信号電荷R
51,G52,R55,G56はドレイン6に排出される。そし
て、時刻t13で、水平転送クロックφH1B,φH2Bが反転
すると、水平レジスタ4中の信号電荷R33,G34,G43,
B44は、図10(h)に示すように水平方向に半ビットシ
フトし、時刻t14までに、各水平転送クロックφH1A〜
φH2Bが反転を3回繰り返すと、水平レジスタ4中の信
号電荷R33,G34,G43,B44,R53,G54gが、図10(i)
に示すように水平方向に1ビット半シフトする。At time t9, when the horizontal transfer clock φH1B is inverted to the “H” level and φH2B is inverted to the “L” level, the signal charges R33 and G34 in the horizontal register 4 move in the horizontal direction as shown in FIG. A half bit shift to, then at time t10
By the time the level of each horizontal transfer clock φH1A to φH2B is inverted three times, the signal charges R33, G34, G in the horizontal register 4 are
43 and B44 are shifted by one and a half bits in the horizontal direction as shown in FIG. Then, at time t11, φH1A is inverted to the “H” level and φH2A is inverted to the “L” level, and when a series of vertical rotation clocks φV1 to φV4 is applied once by time t12, the vertical register 3 is moved down one stage. Of the signal charges on the fifth row transferred to the horizontal register 4, only the central signal charges R53 and G54 are transferred to the horizontal register 4 as shown in FIG.
51, G52, R55 and G56 are discharged to the drain 6. When the horizontal transfer clocks φH1B and φH2B are inverted at time t13, the signal charges R33, G34, G43, in the horizontal register 4 are inverted.
B44 is shifted by half a bit in the horizontal direction as shown in FIG. 10 (h), and each horizontal transfer clock φH1A to
When φH2B repeats inversion three times, the signal charges R33, G34, G43, B44, R53, G54g in the horizontal register 4 become as shown in FIG.
One half bit shift is performed in the horizontal direction as shown in FIG.
【0031】次に、時刻t14〜t15で、一連の垂直転ク
ロックφV1〜φV4が2回印加されると、垂直レジスタ3
を2段下方へ転送される6行目,7行目の信号電荷は、
水平転送クロックφH2A〜φH2Bのレベルが時刻t1〜t2
と同じなので、総てドレイン6へ排出される。以上の読
み出し動作により、時刻t15で、水平レジスタ4には図
10(j)に示すように、図8の画素のうち中央3行2列
からの信号電荷R33,G34,G43,B44,R53,G54が順に
配列されている。最後に、時刻t15〜t16で、通常の水
平転送が行なわれ、画素の中央部の上記3行2列の信号
電荷が、電荷検出部8を経て1ラインの転送時間内で出
力される。この実施形態の間引き読み出しモードでは、
全画素読み出しモードの約7倍のフレームレートで画素
部の中央部3行2列の信号を出力することができる。こ
のように、上記CCDイメージセンサの構成によれば、
駆動タイミングを切り替えるだけで、全画素読み出しモ
ードと画素部中央部の読み出しモードを選択できる。C
CDイメージセンサの信号を用いてオートフォーカスや
露出の制御を行う場合、主として画素中央部の電荷信号
が処理に用いられるので、上記画素中央部の読み出しモ
ードにより、高い応答速度でオートフォーカスや露出の
制御を行なうことができる。Next, at times t14 to t15, when a series of vertical clocks φV1 to φV4 are applied twice, the vertical register 3
The signal charges on the 6th and 7th rows transferred downward by two stages are
The level of the horizontal transfer clocks φH2A to φH2B changes from time t1 to t2.
Therefore, all are discharged to the drain 6. By the above read operation, at time t15, as shown in FIG. 10 (j), the signal charges R33, G34, G43, B44, R53, from the central 3 rows and 2 columns of the pixels of FIG. 8 are stored in the horizontal register 4. G54 is arranged in order. Finally, from time t15 to t16, normal horizontal transfer is performed, and the signal charges of the above-described 3 rows and 2 columns in the central portion of the pixel are output through the charge detection unit 8 within the transfer time of one line. In the thinned-out read mode of this embodiment,
It is possible to output a signal in the central part 3 rows 2 columns of the pixel portion at a frame rate about 7 times as high as that in the all pixel reading mode. Thus, according to the configuration of the CCD image sensor,
Only by switching the drive timing, the all-pixel reading mode or the reading mode of the central portion of the pixel portion can be selected. C
When controlling the autofocus and the exposure by using the signal of the CD image sensor, the charge signal of the central portion of the pixel is mainly used for the processing. Therefore, the readout mode of the central portion of the pixel allows the autofocus and the exposure at a high response speed. Control can be performed.
【0032】図11は、本発明のCCDイメージセンサ
の第4の実施形態を示す概略構成図である。このCCD
イメージセンサは、既述の実施形態1と3を組み合わせ
て、駆動タイミングを切り替えるだけで、全画素読み出
しモード、間引き読み出しモード、中央部読み出しモード
の3種類の読み出しを可能にしている。上記CCDイメ
ージセンサは、図示のように水平転送クロックをφH1C,
H2C,φH1D,φH2D,φH1E,φH2E,φH1F,φH2Fの4組に分
けた点が図1の第1実施形態と異なる。FIG. 11 is a schematic block diagram showing a fourth embodiment of the CCD image sensor of the present invention. This CCD
The image sensor is a combination of the above-described first and third embodiments, and only by switching the drive timing, it is possible to perform three types of reading, that is, the all-pixel reading mode, the thinning-out reading mode, and the central reading mode. The CCD image sensor has a horizontal transfer clock of φH1C,
It differs from the first embodiment in FIG. 1 in that it is divided into four sets of H2C, φH1D, φH2D, φH1E, φH2E, φH1F, and φH2F.
【0033】上記CCDイメージセンサにおいて、全画
素読み出しモードは、図11の水平転送パルスφH1C,φ
H1D,φH1E,φH1Fに、第1実施形態の図3の水平転送パ
ルスφH1Aと同じ駆動パルスを与え、図11の水平転送
パルスφH2C,φH2D,φH2E,φH2Fに図3の水平転送パル
スφH2Aと同じ駆動パルスを与えることによって行なわ
る。間引き読み出しモードは、図11のφH1C,φH1Eに
図4のφH1Aと、図11のφH2C,φH2Eに図4のφH2A
と、図11のφH1D,φH1Fに図4のφH1Bと、図11のφ
H2D,φH2Fに図4のφH2Bと夫々同じ駆動パルスを与える
ことによって行なわれる。これによって、列方向に1/
3、行方向に1/3の画素を間引くことができ、全画素
読み出しモードの約9倍にフレームレートを上げること
ができる。また、中央部読み出しモードは、図11のφ
H1E,φH1Fに図9のφH1Aと、図11のφH2E,φH2Fに図
9のφH2Aと、図11のφH1C,φH1Dに図9のφH1Bと、
図11のφH2C,φH2DにφH2Bと夫々同じ駆動パルスを与
えることによって行なわれ、これによって、全画素読み
出しモードの約7倍のフレームレートで画素中央部の3
行2列の信号を出力することができる。In the above-mentioned CCD image sensor, the all-pixel reading mode is the horizontal transfer pulse φH1C, φ shown in FIG.
The same drive pulse as the horizontal transfer pulse φH1A of FIG. 3 of the first embodiment is applied to H1D, φH1E, and φH1F, and the same drive pulse as the horizontal transfer pulse φH2A of FIG. 3 is applied to the horizontal transfer pulses φH2C, φH2D, φH2E, and φH2F of FIG. This is done by giving a pulse. In the thinning readout mode, φH1C and φH1E in FIG. 11 have φH1A in FIG. 4, and φH2C and φH2E in FIG. 11 have φH2A in FIG.
, ΦH1D and φH1F in FIG. 11, φH1B in FIG. 4, and φ in FIG.
This is performed by applying the same drive pulse to H2D and φH2F as that of φH2B in FIG. By this, 1 / in the column direction
3, 1/3 pixels can be thinned out in the row direction, and the frame rate can be increased to about 9 times that in the all-pixel reading mode. Further, the central reading mode is φ in FIG.
H1E and φH1F are φH1A shown in FIG. 9, φH2E and φH2F are φH2A shown in FIG. 9, φH1C and φH1D are φH1B shown in FIG.
The same driving pulse as that of φH2B is applied to φH2C and φH2D of FIG.
It is possible to output signals in rows and columns.
【0034】上記構成のCCDイメージセンサによれ
ば、駆動タイミングを切り替えることによって、読み出
しモードとして、全画素読み出し、間引き読み出し、画素
中央部読み出しの3つを選択できる。例えば、デジタル
スチルカメラにおいてこの3種類の読み出しモードを用
いれば、全画素の信号電荷を独立に読み出して静止画を
得るスチルモード駆動、液晶モニター等に動画を映し出
すモニタリングモード駆動、オートフォーカスや露出の
制御を行う場合のオートフォーカスモード駆動を容易に
使い分けることができる。According to the CCD image sensor having the above-described structure, by switching the driving timing, it is possible to select three reading modes, that is, all-pixel reading, thinning-out reading, and pixel-center-reading. For example, if these three types of read modes are used in a digital still camera, still mode drive that independently reads the signal charges of all pixels to obtain a still image, monitoring mode drive that displays a moving image on a liquid crystal monitor, autofocus and exposure It is possible to easily select and use the auto focus mode drive for controlling.
【0035】なお、上記実施形態では、一般的なカラー
フィルタ配列の一つである原色ベイヤ配列について本発
明を説明したが、本発明は、2行2列以外の繰り返しで
配列されたフィルタにも適用できる。また、本発明は、
上記実施形態で述べた4相駆動垂直レジスタをもつプロ
グレッシブスキャン方式のインターライン転送型CCD
イメージセンサに限らず、4相駆動垂直レジスタ以外、
あるいはインターライン転送型以外のCCDイメージセ
ンサにも適用できる。さらに、プログレッシブスキャン
方式に限らずインターレース方式のCCDイメージセン
サについても、フレームを構成する各フィールドに本発
明を適用することによって同じ効果が得られる。本発明
は、上記実施形態で述べた以外の電荷排出手段やCCD
イメージセンサ駆動方法を適用することもできる。In the above embodiment, the present invention has been described with respect to the primary color Bayer array, which is one of the general color filter arrays, but the present invention also applies to filters arranged in a repetition other than 2 rows and 2 columns. Applicable. Further, the present invention is
Progressive scan type interline transfer CCD having the 4-phase drive vertical register described in the above embodiment
Not limited to image sensors, other than 4-phase drive vertical registers,
Alternatively, it can be applied to CCD image sensors other than the interline transfer type. Further, the same effect can be obtained by applying the present invention to each field constituting a frame not only for the progressive scan method but also for the interlaced method CCD image sensor. The present invention is directed to charge discharging means and CCDs other than those described in the above embodiments.
An image sensor driving method can also be applied.
【0036】[0036]
【発明の効果】以上の説明で明らかなように、本発明の
固体撮像装置およびその駆動方法によれば、受光部から
の信号電荷の間引きの方法に応じてドレインとコントロ
ールゲートの構成を変えることなく、製造工程の僅かな
変更と駆動タイミングの変更のみによって、列方向の読
み出しライン数、行方向の読み出し画素数または読み出
し位置を変更でき、多彩な読み出しモードとフレームレ
ートを選択できる自由度の高い固体撮像装置を実現する
ことができる。As is apparent from the above description, according to the solid-state image pickup device and its driving method of the present invention, the configurations of the drain and the control gate are changed according to the method of thinning out the signal charges from the light receiving portion. Instead, the number of read lines in the column direction, the number of read pixels in the row direction, or the read position can be changed by only a slight change in the manufacturing process and the drive timing, and there is a high degree of freedom in selecting various read modes and frame rates. It is possible to realize a solid-state imaging device.
【図1】 本発明の第1実施形態のCCDイメージセン
サを示す概略構成図である。FIG. 1 is a schematic configuration diagram showing a CCD image sensor according to a first embodiment of the present invention.
【図2】 上記第1実施形態のCCDイメージセンサの
水平レジスタ近傍の詳細図である。FIG. 2 is a detailed view of the vicinity of a horizontal register of the CCD image sensor of the first embodiment.
【図3】 上記第1実施形態のCCDイメージセンサの
全画素読み出しモードにおける駆動タイミング図であ
る。FIG. 3 is a drive timing chart in the all-pixel reading mode of the CCD image sensor of the first embodiment.
【図4】 上記第1実施形態のCCDイメージセンサの
間引き読み出しモードにおける駆動タイミング図であ
る。FIG. 4 is a driving timing chart in a thinning-out reading mode of the CCD image sensor of the first embodiment.
【図5】 上記第1実施形態のCCDイメージセンサの
間引き読み出しモードを説明するCCDイメージセンサ
の概略構成図およびポテンシャル図である。5A and 5B are a schematic configuration diagram and a potential diagram of the CCD image sensor for explaining a thinning-out reading mode of the CCD image sensor of the first embodiment.
【図6】 本発明の第2実施形態のCCDイメージセン
サを示す概略構成図である。FIG. 6 is a schematic configuration diagram showing a CCD image sensor according to a second embodiment of the present invention.
【図7】 上記第2実施形態のCCDイメージセンサの
間引き読み出しモードにおける駆動タイミング図であ
る。FIG. 7 is a drive timing chart in a thinning-out reading mode of the CCD image sensor of the second embodiment.
【図8】 本発明の第3実施形態のCCDイメージセン
サを示す概略構成図である。FIG. 8 is a schematic configuration diagram showing a CCD image sensor according to a third embodiment of the present invention.
【図9】 上記第3実施形態のCCDイメージセンサの
中央部読み出しモードにおける駆動タイミング図であ
る。FIG. 9 is a drive timing chart in the central portion readout mode of the CCD image sensor of the third embodiment.
【図10】 上記第3実施形態のCCDイメージセンサ
の中央部読み出しモードを説明するCCDイメージセン
サの概略構成図およびポテンシャル図である。FIG. 10 is a schematic configuration diagram and a potential diagram of a CCD image sensor for explaining a central reading mode of the CCD image sensor of the third embodiment.
【図11】 本発明の第4実施形態のCCDイメージセ
ンサを示す概略構成図である。FIG. 11 is a schematic configuration diagram showing a CCD image sensor according to a fourth embodiment of the present invention.
【図12】 従来のCCDイメージセンサを示す概略構
成図である。FIG. 12 is a schematic configuration diagram showing a conventional CCD image sensor.
1 フォトダイオード 2 トランスファゲート 3 垂直レジスタ 4 水平レジスタ 5 ゲート 6 ドレイン 7 電荷排出部 8 電荷検出部 9a〜9d 垂直転送電極 10a,b〜10g,h 水平転送電極 φV1〜φV4 垂直転送クロック φH1A〜φH2B 水平転送クロック 1 Photodiode 2 transfer gates 3 Vertical register 4 Horizontal register 5 gates 6 drain 7 Charge discharging section 8 Charge detector 9a-9d Vertical transfer electrodes 10a, b-10g, h Horizontal transfer electrode φV1 to φV4 Vertical transfer clock φH1A to φH2B Horizontal transfer clock
Claims (8)
れた複数の受光部と、この受光部から読み出された信号
電荷を垂直方向に転送する複数の垂直レジスタと、この
複数の垂直レジスタによって転送された信号電荷を水平
方向へ転送するため、第1の相と第2の相の電極が交互
に繰り返し配列された水平レジスタを有する固体撮像装
置において、 上記複数の垂直レジスタの中を転送される信号電荷を、
行単位および列単位で排出することが可能な電荷排出手
段と、この電荷排出手段で信号電荷が列単位で排出され
た行のうちの信号電荷が排出された列以外の残る列の信
号電荷を読み出す電荷読み出し手段を備えたことを特徴
とする固体撮像装置。1. A plurality of light receiving portions formed in a matrix on a semiconductor substrate, a plurality of vertical registers for vertically transferring signal charges read from the light receiving portions, and a plurality of vertical registers for transferring the signal charges. In the solid-state imaging device having a horizontal register in which electrodes of the first phase and the electrodes of the second phase are alternately and repeatedly arranged to transfer the generated signal charges in the horizontal direction, the signal charges are transferred through the plurality of vertical registers. Signal charge,
The charge discharging means capable of discharging the row-by-row and the column-by-column units, and the signal charges of the remaining columns other than the columns in which the signal charges are discharged among the rows in which the signal charges are discharged by the charge-discharging means in the unit of column. A solid-state image pickup device comprising a charge reading means for reading.
て、上記電荷排出手段は、上記垂直レジスタ終端部付近
に隣接して配置されたドレインとゲートで構成され、上
記水平レジスタの第2の相の電極と上記ゲートが接続さ
れていることを特徴とする固体撮像装置。2. The solid-state imaging device according to claim 1, wherein the charge discharging unit includes a drain and a gate that are arranged adjacent to each other near the end of the vertical register, and the second phase of the horizontal register. The solid-state imaging device, wherein the electrode of the above is connected to the gate.
て、上記電荷読み出し手段は、上記第1の相の電極で形
成された水平レジスタであることを特徴とする固体撮像
装置。3. The solid-state imaging device according to claim 1, wherein the charge reading means is a horizontal register formed by the electrodes of the first phase.
において、上記電荷排出手段および上記電荷読み出し手
段は、上記水平レジスタの第1の相および第2の相の電
極の電圧によって機能することを特徴とする固体撮像装
置。4. The solid-state image pickup device according to claim 2, wherein the charge discharging unit and the charge reading unit function according to the voltages of the electrodes of the first phase and the second phase of the horizontal register. A solid-state image pickup device comprising:
固体撮像装置において、上記水平レジスタの第1の相お
よび第2の相の電極を1組として、複数組の電極を有
し、この複数組の電極は、独立に駆動可能に配線されて
いることを特徴とする固体撮像装置。5. The solid-state imaging device according to claim 2, further comprising a plurality of sets of electrodes, with one set of electrodes of the first phase and the second phase of the horizontal register. The solid-state imaging device is characterized in that the plurality of sets of electrodes are wired so as to be independently drivable.
固体撮像装置において、上記複数組の第1の相および第
2の相の電極は、電極と配線を接続するコンタクトの形
成箇所を変えることにより、水平レジスタ内での位置を
任意に変更できることを特徴とする固体撮像装置。6. The solid-state imaging device according to claim 2, wherein the plurality of sets of electrodes of the first phase and the second phase are contact formation points for connecting the electrodes and wirings. A solid-state image pickup device characterized in that the position in the horizontal register can be arbitrarily changed by changing the.
固体撮像装置の駆動方法であって、 上記信号電荷が上記垂直レジスタの中を転送される間、
上記水平レジスタの第1の相および第2の相の電極にお
いて、第1の相の電極がハイレベル、第2の相の電極が
ローレベルのとき、信号電荷は行単位で水平レジスタに
読み出され、第1の相の電極がローレベル、第2の相の
電極がハイレベルのとき、信号電荷は行単位で上記電荷
排出手段のドレインへ排出されることを特徴とする固体
撮像装置の駆動方法。7. The method for driving a solid-state imaging device according to claim 2, wherein the signal charge is transferred in the vertical register.
In the first phase electrode and the second phase electrode of the horizontal register, when the first phase electrode is at a high level and the second phase electrode is at a low level, the signal charges are read out to the horizontal register row by row. When the electrode of the first phase is at the low level and the electrode of the second phase is at the high level, the signal charge is discharged to the drain of the charge discharging means in units of rows, which drives the solid-state imaging device. Method.
法であって、 上記複数組の水平レジスタの第1の相および第2の相の
電極を独立に駆動することにより、信号電荷が所定の列
単位で排出されることを特徴とする固体撮像装置の駆動
方法。8. The method for driving a solid-state imaging device according to claim 5, wherein the signal charges are generated by independently driving the electrodes of the first phase and the second phase of the plurality of sets of horizontal registers. A method for driving a solid-state imaging device, wherein the solid-state imaging device is discharged in a predetermined column unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001349822A JP4022054B2 (en) | 2001-11-15 | 2001-11-15 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001349822A JP4022054B2 (en) | 2001-11-15 | 2001-11-15 | Solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003153086A true JP2003153086A (en) | 2003-05-23 |
JP4022054B2 JP4022054B2 (en) | 2007-12-12 |
Family
ID=19162434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001349822A Expired - Fee Related JP4022054B2 (en) | 2001-11-15 | 2001-11-15 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4022054B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007013292A (en) * | 2005-06-28 | 2007-01-18 | Olympus Corp | Imaging apparatus |
US7315330B2 (en) * | 2000-02-23 | 2008-01-01 | Sony Corporation | Solid-state image pickup element including a thinning method to discharge unnecessary image data |
-
2001
- 2001-11-15 JP JP2001349822A patent/JP4022054B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7315330B2 (en) * | 2000-02-23 | 2008-01-01 | Sony Corporation | Solid-state image pickup element including a thinning method to discharge unnecessary image data |
US7944495B2 (en) | 2000-02-23 | 2011-05-17 | Sony Corporation | Solid-state image pickup element including a thinning method to discharge unnecessary image data |
JP2007013292A (en) * | 2005-06-28 | 2007-01-18 | Olympus Corp | Imaging apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4022054B2 (en) | 2007-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7315330B2 (en) | Solid-state image pickup element including a thinning method to discharge unnecessary image data | |
US7002630B1 (en) | Method of driving solid-state imaging device, solid-state imaging device and camera | |
JP3800673B2 (en) | Solid-state imaging device and driving method thereof | |
JPH11234688A (en) | Drive method for solid-state image pickup device, solid-state image pickup element and camera | |
US7148524B2 (en) | Solid-state imaging device and method for driving the same | |
JPH1154741A (en) | Solid-state image sensing device and driving method thereof | |
JPH05276448A (en) | Charge transferring method, device therefor and solid-state image pickup device using the same | |
US20060164532A1 (en) | Solid state imaging apparatus and driving method for the solid stateimaging apparatus | |
JP2001053267A (en) | Solid-state image sensing element and its driving method and camera system | |
JP2003153086A (en) | Solid-state image pickup device and its drive method | |
JPH10191168A (en) | Ccd image pickup element | |
US6785027B1 (en) | Method for driving a CCD solid-state imaging device | |
JP4321620B2 (en) | Solid-state imaging device and driving method of solid-state imaging device | |
JP2005191943A (en) | Solid-state imaging device and camera equipped with the same | |
JP2000134540A (en) | Solid-state image pickup device and its driving method | |
JP4303950B2 (en) | Method for driving charge transfer device and method for driving solid-state imaging device | |
US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
JPH09298755A (en) | Solid-state image pickup element | |
JPH10200819A (en) | Solid-state image pickup device, and its driving method and camera | |
JP3868466B2 (en) | Solid-state imaging device, camera provided with the same, and driving method of solid-state imaging device | |
JPH08125158A (en) | Solid state image sensor | |
JP4377909B2 (en) | Solid-state imaging device and camera equipped with the same | |
JP3866243B2 (en) | Solid-state imaging device and driving method thereof | |
JPH11331706A (en) | Solid-state image-pickup element, its drive method and camera system | |
JPH10107252A (en) | Solid image pickup device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |