JP2003152003A - Structure and method for mounting by using the same - Google Patents

Structure and method for mounting by using the same

Info

Publication number
JP2003152003A
JP2003152003A JP2001348865A JP2001348865A JP2003152003A JP 2003152003 A JP2003152003 A JP 2003152003A JP 2001348865 A JP2001348865 A JP 2001348865A JP 2001348865 A JP2001348865 A JP 2001348865A JP 2003152003 A JP2003152003 A JP 2003152003A
Authority
JP
Japan
Prior art keywords
solder
spacer
metal
land
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001348865A
Other languages
Japanese (ja)
Other versions
JP3913531B2 (en
Inventor
Satoshi Ohama
聡 大浜
Kiyohito Endou
貴代仁 遠藤
Shuhei Yamamoto
修平 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OPUTEKU KK
Seiko Instruments Inc
Optech Co Ltd
Original Assignee
OPUTEKU KK
Seiko Instruments Inc
Optech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OPUTEKU KK, Seiko Instruments Inc, Optech Co Ltd filed Critical OPUTEKU KK
Priority to JP2001348865A priority Critical patent/JP3913531B2/en
Publication of JP2003152003A publication Critical patent/JP2003152003A/en
Application granted granted Critical
Publication of JP3913531B2 publication Critical patent/JP3913531B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a structure which supports a multi-pin of a BGA package and ensures soldering property in the area mounting with high density. SOLUTION: A structure 5 has a base material 1 and a through hole 2 in which holes penetrating into the base material 1 are arranged in a grid array. As a mounting process of soldering a solder bump 8 formed in a BGA package 6 to a land 10 wired in a printed circuit substrate 11, a mask is mounted on the printed circuit substrate 11, and a solder paste is coated from on the mask, whereby the solder paste is printed on the land wired on the printed circuit substrate 11 from an opening part of a hole opened in the mask plate. The structure is adhered to the printed wiring substrate in a state that a position of the land 10 that the solder paste is printed is aligned with a position of the through hole 2. The BGA package is loaded in a state that the position of the through hole 2 is aligned with a position of each solder bump formed on the BGA package 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高密度かつ小型化
が要求される半導体のパッケージング、高性能且つ高機
能化及び小型携帯化が急速に進んでいる携帯電話、およ
び、ビデオカメラ等のモバイル電子機器に関し、詳しく
は、これらからの要求によりさらなる高密度で軽薄短小
なエリア実装技術及びエリア実装装置など広範なニーズ
に対応可能な構造体及びその構造体を用いた実装方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor packaging, which is required to have a high density and a small size, a high performance and a high function, and a mobile phone, which is rapidly being miniaturized, and a video camera. More specifically, the present invention relates to a structure which can meet a wide range of needs such as a high density, light, thin, short, and small area mounting technology and an area mounting apparatus, and a mounting method using the structure, in response to demands from these.

【0002】[0002]

【従来の技術】従来のエリア実装方式の一種であるリフ
ロー実装について図6に基づき説明する。図6(a)の
ように、プリント回路基板101上には、半導体パッケ
ージの一種であるBGAパッケージ106(Ball・
Grid・Array)のソルダーバンプ105に対応
するようにランド102が形成されている。BGAパッ
ケージのソルダーバンプ105とプリント回路基板上の
ランド102を半田接合させるエリア実装では、初め
に、マスクを用いたスクリーン印刷によって、マスクの
開口部から半田ペースト103がランド102の上部に
印刷される。
2. Description of the Related Art Reflow mounting, which is a type of conventional area mounting method, will be described with reference to FIG. As shown in FIG. 6A, on the printed circuit board 101, a BGA package 106 (Ball.
The land 102 is formed so as to correspond to the solder bump 105 of the grid / array. In the area mounting in which the solder bumps 105 of the BGA package and the lands 102 on the printed circuit board are soldered, first, the solder paste 103 is printed on the lands 102 from the openings of the mask by screen printing using a mask. .

【0003】この時、半田ペースト103の印刷量はマ
スクの開口部の形状、マスク厚さ、及び半田ペースト1
03を印刷するスキージ速度の管理などでコントロール
しているが、安定且つ定量的に半田ペースト103の印
刷量を保つまでには至っていない。次工程での半田接合
不良の発生は、半田ペースト103の印刷状態に起因す
る為、半田ペースト103を印刷した後で、その印刷状
態を外観的に検査する必要がある。このような外観検査
は、BGAパッケージ106がプリント回路基板101
に実装された時、半田接合部分がBGAパッケージ10
1の裏側に隠れてしまうような場合、すなわち、実装後
に半田接合の不良を外観で発見することが困難な場合に
特に必要になる。
At this time, the printing amount of the solder paste 103 is the shape of the opening of the mask, the mask thickness, and the solder paste 1.
Although it is controlled by controlling the squeegee speed for printing No. 03, etc., it has not reached the point where the printing amount of the solder paste 103 is stably and quantitatively maintained. Since the occurrence of solder joint failure in the next step is caused by the printed state of the solder paste 103, it is necessary to visually inspect the printed state after printing the solder paste 103. For such a visual inspection, the BGA package 106 is mounted on the printed circuit board 101.
When mounted on, the solder joint part is BGA package 10
This is especially necessary in the case where it is hidden behind the back side of No. 1, that is, when it is difficult to visually detect a defective solder joint after mounting.

【0004】図7(a)は、半田ペースト103の印刷
量にバラツキが発生した時の半田接合不良の第1の状態
図である。半田ペースト103がランド102上に印刷
された形状が高さ方向にて十分でなく、且つ半田ペース
ト103印刷量が足りないために半田接合が不十分にな
り、導通不良が発生する。
FIG. 7A is a first state diagram of a solder joint failure when the print amount of the solder paste 103 varies. The shape in which the solder paste 103 is printed on the land 102 is not sufficient in the height direction, and since the printing amount of the solder paste 103 is insufficient, solder joint becomes insufficient and conduction failure occurs.

【0005】これは、プリント回路基板101上のラン
ド102形状を小さくすると同時にマスクの開口寸法を
小さくする為、印刷形状が円錐形状となりランド102
に対する印刷面積は良品と同程度であっても半田ペース
ト103印刷量が不十分になることからソルダーバンプ
105とランド102間が導通不良になる。
This is because the size of the land 102 on the printed circuit board 101 is made small and at the same time the opening size of the mask is made small, so that the printed shape becomes a conical shape.
Even if the printed area is similar to that of the non-defective product, the printed amount of the solder paste 103 becomes insufficient, resulting in poor conduction between the solder bump 105 and the land 102.

【0006】上記の導通不良は、全ランド102の印刷
状態の中で、ある一部のランド102だけに発生するた
め検出が困難である。
The above-mentioned conduction failure is difficult to detect because it occurs only in a certain part of the lands 102 in the printing state of all the lands 102.

【0007】さらに半田接合が不十分な状態にて、プリ
ント回路基板101に何らかの外的衝撃が加わった時
に、半田接合部分が破断して二次的な導通不良を発生さ
せる。
Further, when some external shock is applied to the printed circuit board 101 in a state where the solder joint is insufficient, the solder joint portion is broken to cause a secondary conduction failure.

【0008】図7(b)は、半田ペースト103の印刷
量のバラツキにより生じる半田接合不良を示す状態図で
ある。ランド102の面積に対して半田ペースト103
を多めに印刷したために、ランド102から半田ペース
ト103がはみ出した状態になり、隣接するランド10
2間にてショートし導通不良になる。量産作業では、半
田ペースト103印刷量が安定しない要因として使用さ
れているマスクとスキージの繰り返し作業による接触部
での磨耗現象によるものである。よって、マスク開口形
状及びスキージ形状が変形し、印圧が変化する事で半田
ペースト103印刷量が安定しなくなる。さらに、半田
ペースト103印刷量が安定しない要因として、半田ペ
ースト103の印刷工程を繰り返し実施していくと、マ
スク開口部に半田ペースト103が付着、残存し、やが
て固着してしまう為である。よって、マスク開口部とラ
ンドとの密着性が損なわれて半田ペースト103印刷量
が安定しない。上記の要因は、微細なランド102への
半田ペースト103印刷であるほど発生する。よって、
微細なランド102の半田ペースト103印刷にはスキ
ージ速度の管理及びマスク開口部からの半田ペースト1
03の抜け性を確保する必要がある。
FIG. 7 (b) is a state diagram showing a solder joint failure caused by a variation in the printing amount of the solder paste 103. Solder paste 103 with respect to the area of land 102
Since the solder paste 103 is printed in a large amount, the solder paste 103 protrudes from the land 102, and the adjacent land 10
Short-circuiting between the two causes poor conduction. In mass production work, this is due to the phenomenon of wear at the contact portion due to repeated work of the mask and squeegee, which is used as a factor that the printed amount of the solder paste 103 becomes unstable. Therefore, the mask opening shape and the squeegee shape are deformed, and the printing pressure is changed, so that the printing amount of the solder paste 103 becomes unstable. Further, the reason why the printing amount of the solder paste 103 is not stable is that when the printing process of the solder paste 103 is repeatedly performed, the solder paste 103 adheres to and remains in the mask opening portion, and is eventually fixed. Therefore, the adhesion between the mask opening and the land is impaired, and the printed amount of the solder paste 103 is not stable. The above factors occur as the solder paste 103 is printed on the fine lands 102. Therefore,
For printing the solder paste 103 on the fine land 102, the squeegee speed is controlled and the solder paste 1 from the mask opening is used.
It is necessary to secure the missing property of 03.

【0009】図7(c)は、半田ペースト103の印刷
量にバラツキが発生した時の半田接合不良を示す状態図
である。BGAパッケージ106の接合端子のピッチが
従来の0.8mmから0.5mm、0.3mm、さらにそれ以下にフ
ァイン化されると半田ペースト103の印刷量を確保す
るために、半田粒子も同様に小径に推移せざるを得な
い。これは、微細なマスク開口部に対して半田ペースト
103の抜け性を確保し、安定的に半田ペースト103
量を印刷するためである。
FIG. 7C is a state diagram showing a solder joint failure when the print amount of the solder paste 103 varies. When the pitch of the joining terminals of the BGA package 106 is made finer than the conventional 0.8 mm to 0.5 mm, 0.3 mm, or smaller, in order to secure the printing amount of the solder paste 103, the solder particles also change to a small diameter. I have no choice. This secures the detachability of the solder paste 103 with respect to the fine mask opening, and enables stable solder paste 103.
This is because the quantity is printed.

【0010】尚、半田ペースト103の抜け性は、マス
ク開口部の面積に対して半田粒子が最低5粒子並ぶ位を
目安としている。半田粒度を小さくすることは、半田粒
子の充填密度が上がり総粒子の表面積は、大きくなるた
め粒子一個当りのフラックス量は減少する事となる。よ
って、半田粒子及びフラックスの酸化は従来よりも速く
なる。酸化された半田粒子と被酸化半田粒子とが混在し
た状態にて半田接合を実施した場合、半田粒子個々の溶
融温度にバラツキが発生し、フィレット形成が出来なか
った半田粒子がソルダーボール108として発生する。
この固着していないソルダーボール108がプリント回
路基板101のランド102周辺に発生することによ
り、隣接するランド102間にてショートされ導通不良
となる。
The dropout property of the solder paste 103 is set so that at least 5 solder particles are aligned with respect to the area of the mask opening. When the solder particle size is reduced, the packing density of the solder particles increases and the surface area of the total particles increases, so that the amount of flux per particle decreases. Therefore, the oxidation of the solder particles and the flux becomes faster than before. When soldering is performed in a state where the oxidized solder particles and the oxidizable solder particles are mixed, the melting temperature of each solder particle varies, and the solder particles that cannot form the fillet are generated as the solder balls 108. To do.
When the solder balls 108 that are not fixed are generated around the lands 102 of the printed circuit board 101, short-circuiting occurs between the adjacent lands 102, resulting in poor conduction.

【0011】図6(b)のように、BGAパッケージ1
06のグリットアレイ形状に配列された端子104上に
ソルダーバンプ105が形成されている。ソルダーバン
プ105と半田ペースト103を印刷したプリント回路
基板101のランド102とを位置合わせしながら載せ
る。尚、BGAパッケージの端子104径とプリント回
路基板101のランド102径の関係は、1:1にて対
応するのが通常となっている。
As shown in FIG. 6B, the BGA package 1
The solder bumps 105 are formed on the terminals 104 arranged in a grid array shape of No. 06. The solder bumps 105 and the lands 102 of the printed circuit board 101 on which the solder paste 103 is printed are aligned and placed. The relationship between the diameter of the terminal 104 of the BGA package and the diameter of the land 102 of the printed circuit board 101 is usually 1: 1.

【0012】図8(a)は、ソルダーバンプ105とラ
ンド102の搭載のバラツキによる半田接合不良の第1
の状態図である。これは、BGAパッケージ106を搭
載した時に、BGAパッケージの端子104であるソル
ダーバンプ105が所定のランド102と位置がずれ
て、搭載された場合を示す。この時、ソルダーバンプ1
05とランド102の位置ズレによって、隣接するラン
ド102間にてショートされ導通不良となる。
FIG. 8A shows the first solder joint failure due to variations in mounting of the solder bump 105 and the land 102.
FIG. This shows a case where the solder bump 105, which is the terminal 104 of the BGA package, is displaced from the predetermined land 102 when the BGA package 106 is mounted, and the solder bump 105 is mounted. At this time, solder bump 1
Due to the positional deviation between 05 and the land 102, a short circuit occurs between the adjacent lands 102, resulting in poor conduction.

【0013】図8(b)は、ソルダーバンプ105とラ
ンド102の搭載のバラツキによる半田接合不良の第2
の状態図である。これは、ランド102上の半田ペース
ト103量が多い場合、BGAパッケージ106を搭載
した時の衝撃力にて塗布されていた半田ペースト103
が飛び散ることによりソルダーボール108が発生す
る。この原因によって、隣接するランド102間にてシ
ョートされ導通不良となる。
FIG. 8B shows the second solder joint failure due to variations in mounting of the solder bump 105 and the land 102.
FIG. This is because when the amount of the solder paste 103 on the land 102 is large, the solder paste 103 applied by the impact force when the BGA package 106 is mounted.
Are scattered to generate solder balls 108. Due to this cause, short-circuiting occurs between the adjacent lands 102, resulting in poor conduction.

【0014】次に図6(c)のように、ソルダーバンプ
105とプリント回路基板101のランド102とが接
触された状態にて、リフロー装置に流動される。リフロ
ー装置内にて、ソルダーバンプ105とランド102上
の半田ペースト103とが溶融化され半田接合される。
通常のリフロー半田接合方式としては、まずリフロー装
置を一定温度まで上昇させる。さらに、プリヒート工程
にてプリント回路基板101及びBGAパッケージ10
6の表面温度を均一化させる。上記のプリヒートの加熱
時間を必要以上に実施した場合は、図8(b)のような
ソルダーボール108が発生する。また、プリヒートの
温度を急激に上昇させた場合も同様にソルダーボール1
08等の実装不良が発生する。その後、半田溶融温度ま
で加熱させ、半田が溶融化する。その際、ソルダーバン
プ105及び半田ペースト103が溶融化した状態に
て、半田自身の表面張力がセルフアライメント効果を発
生させ所定のランド102へ半田接合することができ
る。
Next, as shown in FIG. 6 (c), the solder bumps 105 and the lands 102 of the printed circuit board 101 are in contact with each other and flowed to the reflow device. In the reflow apparatus, the solder bump 105 and the solder paste 103 on the land 102 are melted and soldered.
In a normal reflow solder bonding method, first, the reflow device is heated to a constant temperature. Further, the printed circuit board 101 and the BGA package 10 are preheated.
The surface temperature of 6 is made uniform. When the heating time of the preheat is performed more than necessary, the solder balls 108 as shown in FIG. 8B are generated. Also, when the preheat temperature is rapidly increased, the solder ball 1
A mounting defect such as 08 occurs. After that, the solder is melted by heating to the solder melting temperature. At that time, in a state where the solder bump 105 and the solder paste 103 are melted, the surface tension of the solder itself generates a self-alignment effect, and the solder can be bonded to a predetermined land 102.

【0015】BGAパッケージ106の表面温度とソル
ダーバンプ105の温度は、BGAパッケージ106の
サイズによって差が生じるため、BGAパッケージ10
6のサイズ違いを混載実装する場合には、各BGAパッ
ケージ106の耐熱温度範囲内で十分な半田接合性が得
られるような半田接合条件を設定する必要がある。ま
た、近年、鉛レス半田が採用され、その半田組成は単一
金属がその成分の90%を占めており、従来のSn-Pb半
田よりも半田流動性が劣っており、前記セルフアライメ
ント効果が低下する。さらにまた、鉛レス半田は、従来
の半田温度では溶融接合できない高温域での接合条件と
なる為、BGAパッケージ106の端子及び他電子部品
等の耐熱性が問題となる。その為、鉛レス半田の溶融温
度と部品耐熱温度の範囲内にて半田接合性を確保する必
要がある。
Since the surface temperature of the BGA package 106 and the temperature of the solder bump 105 differ depending on the size of the BGA package 106, the BGA package 10
In the case of mixed mounting of 6 different sizes, it is necessary to set the solder joint conditions such that sufficient solder joint properties can be obtained within the heat resistant temperature range of each BGA package 106. Further, in recent years, lead-free solder has been adopted, and in the solder composition, a single metal occupies 90% of the component, and the solder fluidity is inferior to the conventional Sn-Pb solder, and the self-alignment effect is descend. Furthermore, since the lead-free solder has a joining condition in a high temperature region where the conventional soldering temperature cannot be used for fusion joining, heat resistance of the terminals of the BGA package 106 and other electronic components becomes a problem. Therefore, it is necessary to secure the solder bondability within the range of the melting temperature of the leadless solder and the heat resistant temperature of the component.

【0016】次に図6(d)のように、BGAパッケー
ジ106とプリント回路基板101との隙間に、アンダ
ーフィル材107と称される樹脂材を流し込む。上記の
アンダーフィル材107を塗布することにより、外部か
らの応力等が半田接合部に加わった場合に半田接合部の
不良を発生させないための応力緩和及び保護を目的とす
る。その後、流し込まれるアンダーフィル材107に
は、熱硬化型の樹脂を使用するのが一般的であり、その
熱硬化に適した加熱条件にて処理させることにより、樹
脂が硬化される。今後のBGAパッケージ106は、小
面積且つ要求仕様を満足させるための入出力端子の多ピ
ン化及びそれに対応した端子のファインピッチ化の方向
に進んでいる。上記のBGAパッケージ106の要求に
対し、エリア実装専用のリフロー装置が必要となってく
る。
Next, as shown in FIG. 6D, a resin material called an underfill material 107 is poured into the gap between the BGA package 106 and the printed circuit board 101. By applying the above-mentioned underfill material 107, the purpose is to alleviate stress and protect the solder joint portion from causing defects when external stress or the like is applied to the solder joint portion. After that, a thermosetting resin is generally used for the underfill material 107 that is poured in, and the resin is cured by processing under heating conditions suitable for the thermosetting. The BGA package 106 in the future is in the direction of increasing the number of input / output terminals and satisfying the requirements for finer pitches in order to satisfy the required specifications with a small area. In response to the above request of the BGA package 106, a reflow device dedicated to area mounting becomes necessary.

【0017】[0017]

【発明が解決しようとする課題】従来のBGAパッケー
ジによるエリア実装においては、下記の課題があった。 (1)半田ペーストの印刷精度のバラツキが、半田接合
性に影響し実装不良となる。 (2)半田ペースト印刷工程を量産した時に、マスク開
口部に半田ペーストが固着していくため、ランドとマス
ク開口部との密着性が損なわれる。 (3)半田粒子を小さくすることにより酸化する速度が
速くなる。この酸化の影響により、ソルダーボールが発
生する。 (4)鉛レス半田の採用により、限られた温度範囲内に
て半田接合性を確保する必要がある。
The area mounting by the conventional BGA package has the following problems. (1) Variations in the printing accuracy of the solder paste affect the solder bondability, resulting in mounting failure. (2) When the solder paste printing process is mass-produced, the solder paste adheres to the mask opening, so that the adhesion between the land and the mask opening is impaired. (3) By reducing the size of the solder particles, the speed of oxidation increases. Solder balls are generated under the influence of this oxidation. (4) It is necessary to secure solder bondability within a limited temperature range by adopting leadless solder.

【0018】そこで、本発明はこれらの課題を解決し
て、下記を実現しようとするものである。 (1)BGAパッケージの多ピンに対応した高密度のエ
リア実装の半田接合性を確保する。 (2)半田ペーストの印刷精度に影響さらずに、半田接
合性を確保する。 (3)半田粒子の酸化が発生しにくいプロセスにて、半
田接合性を確保する。 (4)半田接合部を封止することにより、外部応力等に
よる半田不具合を緩和及び保護させる。
Therefore, the present invention intends to solve these problems and realize the following. (1) To secure solder bondability of high-density area mounting corresponding to multiple pins of BGA package. (2) The solder bondability is ensured without affecting the printing accuracy of the solder paste. (3) Solder bondability is ensured in a process in which oxidation of solder particles is less likely to occur. (4) By sealing the solder joint portion, solder defects due to external stress or the like are alleviated and protected.

【0019】[0019]

【課題を解決するための手段】上記課題を解決するため
に、本発明の構造体は、素子のソルダーバンプと回路基
板との間に設けられる構造体であって、加熱によりアン
ダーフィル機能の役割をする基材を備え、前記基材には
素子に設けられたソルダーバンプの配置に対応するよう
に貫通孔が設けられることとした。また、本発明による
実装方法は、回路基板に設けられたランドの上に半田ペ
ーストを設ける工程と、素子に設けられたソルダーバン
プと、ソルダーバンプと対応する位置に貫通孔が設けら
れたスペーサーと、ランドとの位置が合うように貼り合
せる工程と、ソルダーバンプを加熱することにより、ソ
ルダーバンプを溶かしてランド上の半田ペーストと溶融
一体化する工程とを有することとした。また、回路基板
に設けられたランドの上に半田ペーストを設ける工程
と、素子に設けられたソルダーバンプと、ソルダーバン
プと対応する位置に貫通孔が設けられるとともに貫通孔
の少なくとも一部に金属が設けられたスペーサーと、回
路基板を、貫通孔の金属と前記ソルダーバンプが接触す
るように位置を合わせて貼り合せる工程と、ソルダーバ
ンプを加熱することにより、前記ソルダーバンプを溶か
して金属及び半田ペーストを溶融一体化する工程と、を
備える実装方法とした。さらに、スペーサーを加熱する
ことによりスペーサーを溶かして半田接合箇所に流れ出
させる工程と、スペーサーを熱硬化する工程とを有する
ことにより、ソルダーバンプとランドの半田接合箇所を
封止することとした。
In order to solve the above problems, a structure of the present invention is a structure provided between a solder bump of an element and a circuit board, and has a role of an underfill function by heating. And a through hole is provided in the base material so as to correspond to the arrangement of the solder bumps provided on the element. Further, the mounting method according to the present invention includes a step of providing a solder paste on a land provided on a circuit board, a solder bump provided on an element, and a spacer having a through hole provided at a position corresponding to the solder bump. , And a step of bonding the lands so that they are aligned with each other, and a step of heating the solder bumps to melt the solder bumps and melt-integrate with the solder paste on the lands. In addition, a step of providing a solder paste on the land provided on the circuit board, a solder bump provided on the element, a through hole is provided at a position corresponding to the solder bump, and a metal is provided on at least a part of the through hole. A step of bonding the provided spacer and the circuit board in such a manner that the metal of the through hole and the solder bump are brought into contact with each other, and the solder bump is melted by heating the solder bump, thereby forming a metal and solder paste. And a step of melt-integrating. Further, it is decided to seal the solder joints of the solder bumps and the lands by including a step of melting the spacers by heating the spacers to flow out to the solder joints and a step of thermally curing the spacers.

【0020】本発明の構造体の第1の構成として、基材
と該基材に半導体素子のパッケージであるBGAパッケ
ージのソルダーバンプの配置にホールを貫通させた貫通
孔にて構成されたスペーサーを該ソルダーバンプとプリ
ント回路基板の間に挟み込むことにより該スペーサーが
該ソルダーバンプのマスク機能を果たし、且つ加熱する
ことによりアンダーフィル機能の役割をする構造体とし
た。
As a first structure of the structure of the present invention, a spacer composed of a base material and a through hole having a hole formed in the base material and a solder bump of a BGA package which is a package of a semiconductor device is arranged on the base material. The spacer functions as a mask for the solder bumps by being sandwiched between the solder bumps and the printed circuit board, and a structure that functions as an underfill function by being heated.

【0021】この発明の構造体の第2の構成として、前
記第1の構成の構造体の前記貫通孔の少なくとも一部分
に金属が塗布される構造体とした。
As a second structure of the structure of the present invention, a structure is such that a metal is applied to at least a part of the through hole of the structure of the first structure.

【0022】この発明の構造体の第3の構成として、前
記第2の構成の構造体の前記金属として、金属有機化合
物を有する構造体とした。
As a third structure of the structure of the present invention, a structure having a metal organic compound as the metal of the structure of the second structure is used.

【0023】この発明は、前記第1の構成の構造体を用
いた、BGAパッケージのソルダーバンプとプリント回
路基板に配線されたランドとを接続させる実装方法とし
て、該ランド上にスクリーン印刷法を用いて半田ペース
トを印刷する工程と、次に貫通孔及びプリント回路基板
に配線されたランド及びソルダーバンプを位置を合せて
貼り合せる工程と、更に該ソルダーバンプに熱源を供給
させる工程と、加熱により該ソルダーバンプが溶かさ
れ、該ランド上の半田ペーストと溶融一体化する工程と
を有する実装方法とした。
The present invention uses a screen printing method on the land as a mounting method for connecting the solder bump of the BGA package and the land wired on the printed circuit board using the structure of the first structure. A step of printing a solder paste with a solder paste, a step of aligning the land and the solder bump wired on the through hole and the printed circuit board, and a step of further supplying a heat source to the solder bump, The mounting method includes a step of melting the solder bump and melting and integrating with the solder paste on the land.

【0024】この発明は、第1の構成の構造体を用いた
実装手段であって更に、ソルダーバンプとランドの半田
接合箇所を封止する実装方法として、該スペーサーに熱
源を供給させる工程と、加熱によりスペーサーが溶けて
前記半田接合箇所に流れ出す工程と、該スペーサーが熱
硬化される工程とを有する実装方法とした。
The present invention is a mounting means using the structure of the first structure, further comprising a step of supplying a heat source to the spacer as a mounting method for sealing the solder joint portion of the solder bump and the land, The mounting method includes a step of melting the spacer by heating and flowing out to the solder joint portion, and a step of thermally curing the spacer.

【0025】この発明は、前記第2〜3の構成の構造体
を用いた、BGAパッケージのソルダーバンプとプリン
ト回路基板に配線されたランドとを接続させる実装方法
の第1手段として、該ランド上にスクリーン印刷法を用
いて半田ペーストを印刷する工程と、次に貫通孔内の金
属塗布箇所とソルダーバンプが接触状態にて、プリント
回路基板に配線されたランドと位置を合せて貼り合せる
工程と、更に該ソルダーバンプに熱源を供給させる工程
と、加熱によりソルダーバンプが溶かされ金属及び該ラ
ンド上の半田ペーストとが溶融一体化する工程とを有す
る実装方法とした。
According to the present invention, as a first means of a mounting method for connecting a solder bump of a BGA package and a land wired on a printed circuit board using the structure having the second to third structures, the structure is provided on the land. And a step of printing a solder paste using a screen printing method, and then a step of aligning and bonding the land applied to the printed circuit board with the land on the printed circuit board in a state where the metal application point in the through hole and the solder bump are in contact with each other. The mounting method further includes a step of supplying a heat source to the solder bumps, and a step of melting the solder bumps by heating to melt and integrate the metal and the solder paste on the land.

【0026】この発明は、第2〜3の構成の構造体を用
いた実装手段であって更に、ソルダーバンプとランドの
半田接合箇所を封止する実装方法として、該スペーサー
に熱源を供給させる工程と、加熱によりスペーサーが溶
けて前記半田接合箇所に流れ出す工程と、該スペーサー
が熱硬化される工程とを有する実装方法とした。
The present invention is a mounting means using the structures of the second to third structures, and further a step of supplying a heat source to the spacer as a mounting method for sealing the solder joint portion of the solder bump and the land. The mounting method includes a step of melting the spacer by heating and flowing out to the solder joint portion, and a step of thermally curing the spacer.

【0027】この発明は、第1〜3の構成の構造体を用
いた実装手段であって更に、ソルダーバンプとランドの
半田接合箇所を封止する実装方法として、BGAパッケ
ージとプリント回路基板との隙間にアンダーフィル材を
塗布する工程と、アンダーフィル剤が熱硬化される工程
とを有する実装方法とした。
The present invention is a mounting means using the structures of the first to third structures, and further, as a mounting method for sealing the solder joint portion of the solder bump and the land, a BGA package and a printed circuit board are used. The mounting method has a step of applying an underfill material to the gap and a step of thermally curing the underfill material.

【0028】[0028]

【発明の実施の形態】本発明の構造体は、基材と該基材
に半導体素子のパッケージであるBGAパッケージのソ
ルダーバンプの配置にホールを貫通させた貫通孔にて構
成されたスペーサーである。このスペーサーを使用し
て、BGAパッケージに形成されているソルダーバンプ
とプリント回路基板に配線されたランドとを半田接合さ
せる実装プロセスとしては、マスクをプリント回路基板
上に装着し、該マスクの上から半田ペーストを塗り込ま
せることにより、マスクに開けた穴の開口部よりプリン
ト回路基板に配線されたランド上に半田ペーストが印刷
される。次に、半田ペーストが印刷された該ランドの位
置と、本発明であるスペーサーに設けられた貫通孔の位
置とが合わさった状態にて本発明品のスペーサーをプリ
ント配線基板に貼り合せる。さらに、貫通孔の位置と、
BGAパッケージに形成されている各ソルダーバンプの
位置とが合わさった状態にてスペーサー上にBGAパッ
ケージを搭載する。BGAパッケージの上部より加圧す
ることにより、ソルダーバンプがスペーサーの貫通孔内
輪に挿入された図2(b)のような状態になる。
BEST MODE FOR CARRYING OUT THE INVENTION The structure of the present invention is a spacer composed of a base material and a through hole having a hole formed in the base material and a solder bump of a BGA package which is a semiconductor device package. . As a mounting process for solder-bonding the solder bumps formed on the BGA package to the lands wired on the printed circuit board using this spacer, a mask is mounted on the printed circuit board, and the mask is mounted on the mask. By applying the solder paste, the solder paste is printed on the lands wired on the printed circuit board through the openings of the holes formed in the mask. Next, the spacer of the present invention is bonded to the printed wiring board in a state where the position of the land printed with the solder paste and the position of the through hole provided in the spacer of the present invention are aligned. Furthermore, the position of the through hole,
The BGA package is mounted on the spacer in a state where the positions of the solder bumps formed on the BGA package are aligned. By applying pressure from the upper portion of the BGA package, the solder bumps are inserted into the inner holes of the through holes of the spacers, as shown in FIG. 2B.

【0029】本発明のスペーサーは、微細形状の貫通孔
が個々のランドに分断させる枠組みの役割を果たす。要
するに、ランド上の半田ペーストが個々に隔離され、該
スペーサーの上にBGAパッケージ端子のソルダーバン
プを存在させることで半田接合の為の閉ざされた空間を
確立する事ができる。
The spacer of the present invention functions as a framework for dividing the fine through holes into individual lands. In short, the solder paste on the land is individually isolated, and the solder bump of the BGA package terminal is present on the spacer to establish a closed space for solder bonding.

【0030】次に、上記の貼り合わさった状態にてリフ
ロー装置内に流動し、プリヒートによりBGAパッケー
ジ及びプリント回路基板を加熱させる。この時、BGA
パッケージに形成されている端子を介してソルダーバン
プも加熱され、尚且つプリント回路基板のランドを介し
て半田ペーストも加熱される。リフロー装置の温度設定
は、ソルダーバンプが溶融する温度まで上昇させる。溶
融温度にて加熱されたソルダーバンプは溶融化され、前
記スペーサーの貫通孔の内部にてランド上の半田ペース
トと接触し、溶融一体化される。本発明によるスペーサ
ーの貫通孔の範囲内にて半田接合されるため、隣接して
いるランドから隔離でき、確実な半田接合を実施するこ
とが出来る。
Next, the BGA package and the printed circuit board are heated by preheating by flowing in the reflow apparatus in the above-mentioned bonded state. At this time, BGA
The solder bumps are also heated via the terminals formed on the package, and the solder paste is also heated via the lands of the printed circuit board. The temperature of the reflow device is set to a temperature at which the solder bump melts. The solder bumps heated at the melting temperature are melted and contact with the solder paste on the lands inside the through holes of the spacers to be melted and integrated. Since the solder bonding is performed within the through hole of the spacer according to the present invention, the solder can be separated from the adjacent land, and reliable solder bonding can be performed.

【0031】次に、リフロー装置を該スペーサーが溶解
する温度まで上昇させる。半田溶融温度にて加熱された
該スペーサーは溶解化し、その後に熱硬化する。本発明
のスペーサーは、外部からの応力等が半田接合部に加わ
った場合に半田接合部の不良を発生させないための応力
緩和及び保護を目的とする。これは、プリント回路基板
を搭載した製品が落下により衝撃ストレスを受けた場
合、このストレスはBGAパッケージとその半田接合部
に集中することになる。BGAパッケージの半田接合部
は、QFPパッケージのようなリードフレームを持たな
いため、一番弱い箇所に応力が集中し接合部周辺で破壊
が発生する。要するに、半田接合部の周辺を本発明のス
ペーサーにて固定させ保護することにより、強度アップ
が図れる。さらに、本発明のスペーサー自体がアンダー
フィル材の役割を兼ね備えているので、製造工程への負
担が減少できる。上述のスペーサーの貫通孔のグリット
アレイ配列に関しては、BGAパッケージのソルダーバ
ンプの配列によって決定される。BGAパッケージのソ
ルダーバンプの配列は、入出力仕様及びサイズ等により
端子数が異なり、限られた面積内に多くの端子を配列さ
せている。よって、本発明のスペーサーの貫通孔をBG
Aパッケージの仕様に合わせて配列させることにより、
多品種なBGAパッケージに使用することができる。
Next, the reflow device is heated to a temperature at which the spacer melts. The spacer heated at the solder melting temperature is melted and then thermoset. The spacer of the present invention is intended for stress relaxation and protection so as not to cause a defect in the solder joint when external stress or the like is applied to the solder joint. This means that when a product mounted with a printed circuit board receives an impact stress due to being dropped, this stress is concentrated on the BGA package and its solder joint. Since the solder joint portion of the BGA package does not have a lead frame as in the QFP package, stress concentrates on the weakest portion and breakage occurs around the joint portion. In short, the strength can be increased by fixing and protecting the periphery of the solder joint with the spacer of the present invention. Furthermore, since the spacer itself of the present invention also serves as an underfill material, the burden on the manufacturing process can be reduced. The grid array arrangement of the through holes of the spacer is determined by the arrangement of the solder bumps of the BGA package. The number of terminals in the solder bump array of the BGA package varies depending on the input / output specifications and size, and many terminals are arrayed within a limited area. Therefore, the through hole of the spacer of the present invention is
By arranging according to the specifications of the A package,
It can be used for a wide variety of BGA packages.

【0032】さらに、本発明のスペーサーを使用した半
田接合プロセスに於いて、貫通孔の開口率とソルダーバ
ンプとの関係は非常に重要である。要するに、貫通孔の
開口率で枠取りされた範囲内にて、ソルダーバンプを半
田接合させる実装プロセスである。上記のような第2構
成の構造体に於いては、該貫通孔の内輪部の少なくとも
一部分に金属が塗布した構成のスペーサーである。この
スペーサーを用いて、BGAパッケージに形成されてい
るソルダーバンプとプリント回路基板に配線されたラン
ドとを半田接合させる。
Further, in the solder joining process using the spacer of the present invention, the relationship between the aperture ratio of the through hole and the solder bump is very important. In short, it is a mounting process of solder-bonding the solder bumps within the range framed by the aperture ratio of the through holes. In the structure having the second structure as described above, the spacer has a structure in which metal is applied to at least a part of the inner ring portion of the through hole. By using this spacer, the solder bump formed on the BGA package and the land wired on the printed circuit board are solder-bonded.

【0033】実装プロセスとしては、マスクをプリント
回路基板上に装着し、該マスクの上から半田ペーストを
塗り込ませることにより、マスク板に開けた穴の開口部
よりプリント回路基板に配線されたランド上に半田ペー
ストが印刷される。
As a mounting process, a mask is mounted on a printed circuit board, and a solder paste is applied on the mask, so that a land wired on the printed circuit board through an opening of a hole formed in the mask plate. The solder paste is printed on top.

【0034】次に、半田ペーストが印刷された該ランド
の位置と、本発明であるスペーサーに設けられた貫通孔
の内輪に形成されている金属の位置とが合わさった状態
にて本発明品のスペーサーをプリント配線基板に貼り合
せる。さらに、前記貫通孔の金属の位置と、BGAパッ
ケージに形成されているソルダーバンプの位置とが合わ
さった状態にてスペーサー上にBGAパッケージを搭載
する。
Next, in a state where the position of the land printed with the solder paste and the position of the metal formed on the inner ring of the through hole provided in the spacer of the present invention are aligned, Attach the spacer to the printed wiring board. Further, the BGA package is mounted on the spacer with the position of the metal of the through hole and the position of the solder bump formed on the BGA package being matched.

【0035】本発明のスペーサーは、微細形状の貫通孔
が個々のランドに分断させる枠組みの役割を果たす。要
するに、ランド上の半田ペーストが個々に隔離され、該
スペーサーの上にBGAパッケージ端子のソルダーバン
プを存在させることで半田接合の為の閉ざされた空間を
確立することができる。
The spacer of the present invention serves as a framework for dividing the fine-shaped through hole into individual lands. In short, the solder paste on the land is individually isolated, and the solder bump of the BGA package terminal is present on the spacer to establish a closed space for solder bonding.

【0036】さらに、前記BGAパッケージの上部より
加圧することにより、該ソルダーバンプが該スペーサー
の貫通孔内輪に形成されている金属部が接触された状態
になる。本発明のスペーサー内の該金属と前記ソルダー
バンプとを接触させることにより、個々の表面に形成さ
れている酸化膜を破壊することになる。よって、該金属
と該ソルダーバンプとの接触部分は、導通性及び熱伝導
性が良くなって、確実な半田接合を実施することが出来
る。
Further, by pressing from above the BGA package, the solder bump is brought into contact with the metal portion formed in the inner ring of the through hole of the spacer. By bringing the metal in the spacer of the present invention into contact with the solder bump, the oxide film formed on each surface is destroyed. Therefore, the contact portion between the metal and the solder bump has good conductivity and thermal conductivity, and reliable solder bonding can be performed.

【0037】次に、貼り合わさった状態にてリフロー装
置内に流動し、プリヒートによりBGAパッケージ及び
プリント回路基板を加熱させる。この時、BGAパッケ
ージに形成されている端子を介してソルダーバンプも加
熱され、さらにプリント回路基板のランドを介して半田
ペーストも加熱される。リフロー装置の温度設定をソル
ダーバンプが溶融する温度まで上昇させる。溶融温度に
て加熱されたソルダーバンプは溶融化され、スペーサー
の貫通孔内輪の金属と合金化反応を起し、ソルダーバン
プと金属は金属溶融接合される。さらに、金属溶融接合
されたソルダーバンプ及び金属は、スペーサーの貫通孔
内部にてランド上の半田ペーストと接触し、溶融一体化
される。本発明によるスペーサーの貫通孔の範囲内にて
半田接合されるため、隣接しているランドから隔離で
き、確実な半田接合を実施することが出来る。これは、
貫通孔の限られた範囲にて半田接合を実施する事は、余
分な半田ペーストが隣接するランドに流れ込むことを防
ぐの都合がよい。
Next, it flows into the reflow apparatus in the state of being stuck together, and the BGA package and the printed circuit board are heated by preheating. At this time, the solder bumps are also heated via the terminals formed on the BGA package, and the solder paste is also heated via the lands of the printed circuit board. Raise the temperature setting of the reflow equipment to the temperature at which the solder bumps melt. The solder bump heated at the melting temperature is melted and causes an alloying reaction with the metal in the inner ring of the through hole of the spacer, and the solder bump and the metal are melt-bonded to each other. Further, the solder bump and the metal melt-bonded are brought into contact with the solder paste on the land inside the through hole of the spacer to be melted and integrated. Since the solder bonding is performed within the through hole of the spacer according to the present invention, the solder can be separated from the adjacent land, and reliable solder bonding can be performed. this is,
It is convenient to carry out solder joining in a limited range of the through holes to prevent excess solder paste from flowing into adjacent lands.

【0038】さらに、半田ペースト内のフラックスは、
スペーサーによって個々にランドとソルダーボールを一
対で隔離している為、環境温度が上昇する事で確実にソ
ルダーボールに付着することができる。
Further, the flux in the solder paste is
Since the lands and the solder balls are individually separated by a pair by the spacer, they can be reliably attached to the solder balls when the environmental temperature rises.

【0039】よって、環境温度が上がることにより、プ
リント回路基板上のランドに熱が伝わって半田ペースト
の活性化が良くなり、確実な半田接合を実施することが
出来る。環境温度を上げる手段としては、プリント回路
基板側から加熱する方法があるが、本発明のスペーサー
を使用することにより同様の効果を得られることとな
る。次に、リフロー装置を該スペーサーが溶解する温度
まで上昇させる。半田溶融温度にて加熱された該スペー
サーは溶解し、その後に熱硬化する。本発明のスペーサ
ーは、外部からの応力等が半田接合部に加わった場合
に、半田接合部の不良を発生させないための応力緩和及
び保護を目的とする。さらに、本発明のスペーサー自体
がアンダーフィル材の役割を兼ね備えているので、製造
工程への負担が減少できる。
Therefore, as the environmental temperature rises, heat is transferred to the lands on the printed circuit board, the activation of the solder paste is improved, and reliable solder joining can be performed. As a means for raising the environmental temperature, there is a method of heating from the printed circuit board side, but the same effect can be obtained by using the spacer of the present invention. Next, the reflow device is raised to a temperature at which the spacer melts. The spacer heated at the solder melting temperature is melted and then thermoset. The spacer of the present invention is intended for stress relaxation and protection so as not to cause a defect in the solder joint when external stress or the like is applied to the solder joint. Furthermore, since the spacer itself of the present invention also serves as an underfill material, the burden on the manufacturing process can be reduced.

【0040】本発明のスペーサーに形成する金属を薄膜
形状にすることにより、該ソルダーバンプと金属部の接
触範囲が安定する。それにより、接触部分の導電性及び
熱伝導性が安定的に良くなり、確実な半田接合を実施す
ることが出来る。
By forming the metal formed on the spacer of the present invention into a thin film, the contact range between the solder bump and the metal portion is stabilized. As a result, the electrical conductivity and thermal conductivity of the contact portion are stably improved, and reliable solder bonding can be performed.

【0041】さらに、従来技術にて半田接合不良の原因
であった、半田ペーストの印刷量のバラツキを改善する
ために、半田溶融化する金属の厚みにてランド面積に対
する半田量を代用して、半田ペースト側は予備半田程度
に抑えることにより、確実な半田接合を実施することが
出来る。
Further, in order to improve the variation in the printing amount of the solder paste, which was the cause of the solder joint failure in the prior art, the thickness of the metal to be melted is used as a substitute for the solder amount with respect to the land area. By controlling the solder paste side to the extent of preliminary soldering, reliable soldering can be performed.

【0042】さらに、図4は貫通孔の内輪に金属及び該
金属上に半田フラックスを塗布した構成のスペーサーで
ある。金属の内輪にフラックスを塗布することにより、
金属の酸化防止及び半田塗れ性の維持などの役割を果た
す。プリント回路基板のランド表面にプリフラックッス
を塗布することにより、ランドの酸化防止及び半田塗れ
性の維持などの役割を果たす。さらにまた、本発明の実
装プロセスにて、ランド上の表面状態のバラツキは非常
に重要であり、プリフラックスを塗布させることにより
ソルダーボールの防止、及び、ランド上の半田接合性を
確保するための補助手段になる。さらに、金属はBGA
パッケージの耐熱温度より低く溶融する材質にする必要
がある。要するに、実装プロセスに於いてリフロー装置
内でBGAパッケージの樹脂が加熱される環境が発生た
めに、金属部分が溶融される温度をBGAパッケージの
耐熱温度より低く設定する必要がある。よって、本発明
の実装プロセスの最大加熱温度を、BGAパッケージの
耐熱温度以下とする。
Further, FIG. 4 shows a spacer having a structure in which the inner ring of the through hole is coated with metal and solder flux on the metal. By applying flux to the inner ring of metal,
It plays a role in preventing metal oxidation and maintaining solder wettability. By applying pre-flux to the land surface of the printed circuit board, it plays a role of preventing oxidation of the land and maintaining solder wettability. Furthermore, in the mounting process of the present invention, the variation of the surface state on the land is very important, and by applying the pre-flux, it is possible to prevent the solder ball and to secure the solder bondability on the land. It becomes an auxiliary means. Furthermore, the metal is BGA
It is necessary to use a material that melts below the heat resistant temperature of the package. In short, in the mounting process, the environment in which the resin of the BGA package is heated in the reflow device is generated, so that the temperature at which the metal part is melted needs to be set lower than the heat resistant temperature of the BGA package. Therefore, the maximum heating temperature of the mounting process of the present invention is set to be equal to or lower than the heat resistant temperature of the BGA package.

【0043】上述した第3構成の構造体に於いては、金
属として、金属有機化合物を焼成させて形成した金属化
合物及び金属単体を使用する構成のスペーサーである。
本発明の実装プロセスで要求される金属の特徴として
は、半田ペースト及びソルダーバンプとの溶融性が良好
で且つ半田と同一成分が含まれていること。本発明の金
属としては、スズ、銀、亜鉛、銅、ビスマス等を主成分
とした金属化合物及び金属単体である。さらに、上記構
造体に於いては、前記基材に方向性の意味を持ったアラ
イメントマークを形成する必要がある。本発明の実装プ
ロセスに於いて、BGAパッケージ及びスペーサー及び
プリント回路基板との方向性を考慮しなければならな
い。よって、基材にスペーサーの方向性を持たせたアラ
イメントマークを取り付けることで、位置ズレ等を防止
することが可能となる。
The structure of the third structure described above is a spacer having a structure in which a metal compound formed by firing a metal organic compound and a metal simple substance are used as the metal.
A feature of the metal required in the mounting process of the present invention is that it has good meltability with the solder paste and the solder bump and contains the same component as the solder. The metal of the present invention is a metal compound containing tin, silver, zinc, copper, bismuth or the like as a main component, or a simple metal. Further, in the above structure, it is necessary to form an alignment mark having directional meaning on the base material. In the mounting process of the present invention, the orientation of the BGA package, the spacer, and the printed circuit board must be taken into consideration. Therefore, it is possible to prevent misalignment or the like by attaching the alignment mark having the directionality of the spacer to the base material.

【0044】[0044]

【実施例】以下図面に基づいて本発明の実施例を説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

【0045】本発明による第1〜3構成のスペーサー5
の断面構成を図1に示す。スペーサー5は、基材1に貫
通孔2が設けられた構造である。貫通孔2は半導体素子
のパッケージであるBGAパッケージのソルダーバンプ
8の配置に対応するように基材1に設けられている。基
材1は熱硬化性の樹脂であり、熱及び湿度による膨張
性、収縮性が少なく吸湿性が低い特性を持っている。さ
らに基材1は、加熱されることにより接着力が増す特徴
を持っている。図1(a)は基材1の構成の断面構成図
である。
Spacers 5 of the first to third configurations according to the present invention
The cross-sectional structure of is shown in FIG. The spacer 5 has a structure in which a through hole 2 is provided in the base material 1. The through holes 2 are provided in the base material 1 so as to correspond to the arrangement of the solder bumps 8 of the BGA package which is a semiconductor element package. The base material 1 is a thermosetting resin, and has a property that it has low expandability and shrinkage due to heat and humidity and low hygroscopicity. Further, the base material 1 has a feature that its adhesive strength is increased by being heated. FIG. 1A is a sectional configuration diagram of the configuration of the base material 1.

【0046】図1(b)は、基材1が、ポリイミド等を
ベースに前述の特徴を持つ熱硬化性樹脂を背面処理した
構成である場合を示している。貫通孔2は、基材1に対
して円錐形状のホールを開けたものである。貫通孔2の
配列は、グリットアレイ形状に構成されている。貫通孔
2の加工手段としては、メカニカルに貫通させる手段ま
たは溶剤により溶かす手段さらにレーザー加工手段があ
る。貫通孔のグリットアレイの配列としては、ソルダー
バンプ8配列の座標を元にして、基材1に貫通孔2を設
けることにより多品種なBGAパッケージ6にスペーサ
ー5を活用できる。貫通孔2の開口率としては、ソルダ
ーバンプ8の球径によって違いがある。BGAパッケー
ジ6に形成されているソルダーバンプ8は、限られたパ
ッケージエリアに多ピンの入出力信号を配線している。
FIG. 1B shows a case where the base material 1 has a constitution in which the thermosetting resin having the above-mentioned characteristics is back-treated on the basis of polyimide or the like. The through hole 2 is formed by forming a conical hole in the base material 1. The through holes 2 are arranged in a grid array shape. As a processing means for the through-hole 2, there are a means for mechanically penetrating, a means for melting with a solvent, and a laser processing means. As the arrangement of the grid array of the through holes, the spacers 5 can be utilized for various kinds of BGA packages 6 by providing the through holes 2 in the base material 1 based on the coordinates of the arrangement of the solder bumps 8. The aperture ratio of the through hole 2 varies depending on the spherical diameter of the solder bump 8. The solder bumps 8 formed on the BGA package 6 have multi-pin input / output signals wired in a limited package area.

【0047】ソルダーバンプ8の球径に合わせて貫通孔
2の開口率を決定することにより多品種なBGAパッケ
ージ6にスペーサー5を活用できる。本発明の第2構成
のスペーサーとして、該貫通孔2の内輪部の少なくとも
一部分に金属が塗布した構成になっている。金属4を貫
通孔2に塗布させる手段として、ディスペンサーにより
金属4を個々の貫通孔2に対して塗布する。その後、ス
ペーサー5全体を焼成することにより、貫通孔2の少な
くとも一部分に金属4が塗布される。この時、金属が焼
成されることにより有機成分が乾燥され、貫通孔2の内
輪部分に薄膜形状に塗布される事となる。さらに、貫通
孔2に対して金属4を塗布後にフラックッス材14を塗
布する構成がある。
By determining the aperture ratio of the through hole 2 in accordance with the ball diameter of the solder bump 8, the spacer 5 can be used in a wide variety of BGA packages 6. As the spacer of the second structure of the present invention, a metal is applied to at least a part of the inner ring portion of the through hole 2. As a means for applying the metal 4 to the through holes 2, the metal 4 is applied to each through hole 2 by a dispenser. After that, the entire spacer 5 is baked to apply the metal 4 to at least a part of the through hole 2. At this time, the organic component is dried by baking the metal and applied in a thin film shape to the inner ring portion of the through hole 2. Further, there is a configuration in which the metal 4 is applied to the through hole 2 and then the flux material 14 is applied.

【0048】図4(a)のように、スペーサー5に形成
する金属4の内輪にフラックス14を塗布することによ
り、金属4の酸化防止及び半田塗れ性の維持などの役割
を果たす。
As shown in FIG. 4A, by applying the flux 14 to the inner ring of the metal 4 formed on the spacer 5, the metal 4 plays a role of preventing oxidation of the metal 4 and maintaining solder wettability.

【0049】図4(b)のように、プリント回路基板1
1のランド10表面にプリフラックッス15を塗布する
ことにより、ランド10の酸化防止及び半田塗れ性の維
持などの役割を果たす。ランド10上の表面状態のバラ
ツキは非常に重要であり、プリフラックス15を塗布す
ることによりソルダーボールの防止、及び、ランド10
上の半田接合性の確保するための補助手段になる。金属
4の溶融化する温度として、BGAパッケージ6表面が
加熱され、表面樹脂の形状変化が発生する耐熱温度より
低い溶融温度にて溶融化する材質を選定することによ
り、多品種なBGAパッケージ6にスペーサー5を活用
できる。
As shown in FIG. 4B, the printed circuit board 1
By applying the pre-flux 15 to the surface of the land 10 of No. 1, it plays a role of preventing oxidation of the land 10 and maintaining solder wettability. The variation of the surface condition on the land 10 is very important, and by applying the pre-flux 15, the solder ball is prevented and the land 10 is prevented.
It serves as an auxiliary means for ensuring the solder bondability above. As the temperature at which the metal 4 is melted, by selecting a material that melts at a melting temperature lower than the heat resistant temperature at which the surface of the BGA package 6 is heated and the shape change of the surface resin occurs, a wide variety of BGA packages 6 can be obtained. The spacer 5 can be utilized.

【0050】本発明の第3構成のスペーサーとして、金
属4を金属有機化合物から焼成させて形成した金属化合
物及び金属単体を使用する構成となっている。金属4と
しては、スズ、銀、亜鉛、銅、ビスマス等を主成分とし
た金属化合物及び金属単体である。金属4の主成分とし
ては、半田ペースト材9と同等の溶融温度特性をもって
いるのが好ましい。さらに、図1のように、スペーサー
5の一角に切り欠きを設けることにより、BGAパッケ
ージ6及びプリント回路基板11との搭載する向きを合
わせることが可能となる。本発明の第1構成のスペーサ
ー5を使用した実装プロセスの第1の実施例を以下に記
載する。
As the spacer of the third structure of the present invention, a metal compound formed by firing a metal 4 from a metal organic compound and a metal simple substance are used. The metal 4 is a metal compound containing tin, silver, zinc, copper, bismuth or the like as a main component, or a simple metal. It is preferable that the main component of the metal 4 has a melting temperature characteristic equivalent to that of the solder paste material 9. Further, as shown in FIG. 1, by providing a notch at one corner of the spacer 5, the mounting directions of the BGA package 6 and the printed circuit board 11 can be matched. A first example of the mounting process using the spacer 5 having the first structure of the present invention will be described below.

【0051】図5(a)のように、プリント回路基板1
1とマスク16を張り合わせ、マスク16上の半田ペー
スト9をスキージ17により矢印18方向に移動させる
ことにより、マスク16の開口部より半田ペースト9が
押し出され、プリント回路基板11に配線されているラ
ンド10上に印刷される。
As shown in FIG. 5A, the printed circuit board 1
1 and the mask 16 are bonded to each other, and the solder paste 9 on the mask 16 is moved in the direction of the arrow 18 by the squeegee 17, so that the solder paste 9 is extruded from the opening of the mask 16 and wired to the printed circuit board 11. Printed on 10.

【0052】次に、図5(b)のように、スペーサー5
に設けられたアライメントマーク3を、アライメントマ
ーク認識手段19により読み取ってスペーサー5とプリ
ント回路基板11とを貼り合せる。この時、半田ペース
ト9が印刷されたランド10の位置と、スペーサー5に
設けられた貫通孔2の位置とが合わさった状態にて貼り
合せる。さらに、スペーサー5に設けられたアライメン
トマーク3を、アライメントマーク認識手段19により
読み取ってスペーサー5とBGAパッケージ6を貼り合
せる。
Next, as shown in FIG. 5B, the spacer 5
The alignment mark 3 provided on the substrate is read by the alignment mark recognition means 19 and the spacer 5 and the printed circuit board 11 are bonded together. At this time, the land 10 on which the solder paste 9 is printed and the position of the through hole 2 provided on the spacer 5 are bonded together. Furthermore, the alignment mark 3 provided on the spacer 5 is read by the alignment mark recognition means 19 and the spacer 5 and the BGA package 6 are bonded together.

【0053】図2(a)は、本発明の第1構成のスペー
サー5の状態図である。上記の工程にて、BGAパッケ
ージ6とスペーサー5及びプリント回路基板11が貼り
合わさった状態である。この時のスペーサー5は、微細
形状の貫通孔2が個々のランド10に分断させる枠組み
の役割を果たす。
FIG. 2A is a state diagram of the spacer 5 of the first constitution of the present invention. In the above process, the BGA package 6, the spacer 5 and the printed circuit board 11 are bonded together. At this time, the spacer 5 serves as a framework for dividing the fine through-hole 2 into individual lands 10.

【0054】次に、図5(c)で示すように、加圧手段
20により矢印21方向に加圧することにより、ソルダ
ーバンプ8がスペーサー5の貫通孔2内輪に挿入された
状態になる。
Next, as shown in FIG. 5C, the pressure is applied in the direction of the arrow 21 by the pressure applying means 20 so that the solder bump 8 is inserted into the inner ring of the through hole 2 of the spacer 5.

【0055】図2(b)は、本発明の第1構成のスペー
サー5の状態図である。上記の工程にて、ランド10上
の半田ペースト9が個々に隔離され、スペーサー5の上
にBGAパッケージ端子7のソルダーバンプ8を存在さ
せることで半田接合の為の閉ざされた空間の形態を確立
できる。
FIG. 2B is a state diagram of the spacer 5 of the first constitution of the present invention. In the above process, the solder paste 9 on the land 10 is individually isolated, and the solder bump 8 of the BGA package terminal 7 is present on the spacer 5 to establish the form of the closed space for solder joining. it can.

【0056】次に、図5(d)のように、BGAパッケ
ージ6とスペーサー5及びプリント回路基板11が貼り
合わさった状態で、搬送手段25により加熱手段22に
流動される。さらに、加熱温度制御手段23によりプリ
ヒートの温度まで上昇させ、BGAパッケージ6及びプ
リント回路基板11を加熱させる。加熱手段22として
は、リフロー炉に流動させ環境温度を上昇させる方式及
びリフロー炉に流動させスポット的にエアーを吹付ける
エアーリフロー方式及び温風を直接吹付ける温風供給方
式がある。
Next, as shown in FIG. 5 (d), the BGA package 6, the spacer 5 and the printed circuit board 11 are attached to each other, and are conveyed to the heating means 22 by the conveying means 25. Further, the heating temperature control means 23 raises the temperature to preheat to heat the BGA package 6 and the printed circuit board 11. As the heating means 22, there are a method of flowing in a reflow furnace to raise the environmental temperature, an air reflow method of flowing in the reflow furnace and blowing air spotwise, and a hot air supply method of directly blowing warm air.

【0057】図2(c)は、本発明の第1構成のスペー
サー5の状態図である。上記の工程にて、BGAパッケ
ージ端子7を介してソルダーバンプ8も加熱され、尚且
つプリント回路基板11のランド10を介して半田ペー
スト9も加熱される。次に、加熱温度制御手段23によ
って、ソルダーバンプ8が溶融する温度まで上昇させ
る。
FIG. 2C is a state diagram of the spacer 5 having the first structure according to the present invention. In the above process, the solder bumps 8 are also heated via the BGA package terminals 7, and the solder paste 9 is also heated via the lands 10 of the printed circuit board 11. Next, the heating temperature control means 23 raises the temperature to a temperature at which the solder bumps 8 melt.

【0058】図2(d)は、本発明の第1構成のスペー
サー5の状態図である。上記の工程にて、溶融温度にて
加熱されたソルダーバンプ8は溶融化され、スペーサー
5の貫通孔2の内部にてランド10上の半田ペースト9
と接触し、溶融一体化される。スペーサー5の貫通孔2
の範囲内にて半田接合されるため、隣接しているランド
10から隔離でき、確実な半田接合を実施することが出
来る。
FIG. 2D is a state diagram of the spacer 5 of the first constitution of the present invention. In the above process, the solder bumps 8 heated at the melting temperature are melted, and the solder paste 9 on the lands 10 inside the through holes 2 of the spacer 5 is melted.
It comes into contact with and is melted and integrated. Through hole 2 of spacer 5
Since the solder bonding is performed within the range, the adjacent lands 10 can be separated from each other, and reliable solder bonding can be performed.

【0059】次に、図5(e)のように、加熱温度制御
手段23によって、スペーサー5が溶融する温度まで上
昇させる。
Next, as shown in FIG. 5 (e), the heating temperature control means 23 raises the temperature to a temperature at which the spacer 5 melts.

【0060】図2(e)は、本発明の第1構成のスペー
サー5の状態図である。上記の工程にて、溶融温度に加
熱されたスペーサー5は熱容量に反応してマスク形状を
崩しながら、BGAパッケージ6とプリント回路基板1
1の空間に流れ込み、その後に熱硬化する。スペーサー
5は、外部からの応力等が半田接合部に加わった場合に
半田接合部の不良を発生させないための応力緩和及び保
護を目的とする。さらに、スペーサー5自体がアンダー
フィル材の役割を兼ね備えているので、製造工程への負
担が減少できる。尚、図2(d)の状態から、アンダー
フィル材をBGAパッケージ6の周辺に塗布し、再度熱
処理を実施し、硬化させる方法も好ましい。
FIG. 2 (e) is a state diagram of the spacer 5 of the first constitution of the present invention. In the above process, the spacer 5 heated to the melting temperature reacts to the heat capacity and collapses the mask shape, and the BGA package 6 and the printed circuit board 1
It flows into the space of No. 1 and is then thermoset. The spacer 5 is for the purpose of stress relaxation and protection so as not to cause defects in the solder joint portion when external stress or the like is applied to the solder joint portion. Further, since the spacer 5 itself also serves as an underfill material, the load on the manufacturing process can be reduced. In addition, a method of applying an underfill material around the BGA package 6 from the state of FIG. 2D and performing heat treatment again to cure the underfill material is also preferable.

【0061】本発明の第2および第3構成のスペーサー
5を使用した実装プロセスの第2の実施例を以下に記載
する。図5(a)のように、プリント回路基板11とマ
スク16を張り合わせ、マスク16上の半田ペースト9
をスキージ17により矢印18方向に移動させることに
より、マスク16の開口部より半田ペースト9が押し出
され、プリント回路基板11に配線されているランド1
0上に印刷される。次に、図5(b)のように、スペー
サー5に設けられたアライメントマーク3を、アライメ
ントマーク認識手段19により読み取ってスペーサー5
とプリント回路基板11とを貼り合せる。この時、半田
ペースト9が印刷されたランド10の位置と、スペーサ
ー5に設けられた貫通孔2の内輪に形成されている金属
4の位置とが合わさった状態にて貼り合せる。この時、
半田ペースト9が印刷されたランド10の位置と、スペ
ーサー5に設けられた貫通孔2の位置とが合わさった状
態にて貼り合せる。さらに、スペーサー5に設けられた
アライメントマーク3を、アライメントマーク認識手段
19により読み取ってスペーサー5とBGAパッケージ
6を貼り合せる。
A second embodiment of the mounting process using the spacers 5 of the second and third configurations of the present invention will be described below. As shown in FIG. 5A, the printed circuit board 11 and the mask 16 are attached to each other, and the solder paste 9 on the mask 16 is attached.
By moving the squeegee 17 in the direction of the arrow 18, the solder paste 9 is extruded from the opening of the mask 16 and the land 1 wired on the printed circuit board 11 is ejected.
Printed on top of zero. Next, as shown in FIG. 5B, the alignment mark 3 provided on the spacer 5 is read by the alignment mark recognition means 19 and the spacer 5 is read.
And the printed circuit board 11 are bonded together. At this time, the bonding is performed in a state where the position of the land 10 on which the solder paste 9 is printed and the position of the metal 4 formed on the inner ring of the through hole 2 provided in the spacer 5 are combined. At this time,
The lands 10 on which the solder paste 9 is printed and the positions of the through holes 2 provided in the spacer 5 are attached together. Furthermore, the alignment mark 3 provided on the spacer 5 is read by the alignment mark recognition means 19 and the spacer 5 and the BGA package 6 are bonded together.

【0062】図3(a)は、本発明の第2〜3構成のス
ペーサー5の状態図である。上記の工程にて、BGAパ
ッケージ6とスペーサー5及びプリント回路基板11が
貼り合わさった状態である。この時のスペーサー5は、
微細形状の貫通孔2が個々のランド10に分断させる枠
組みの役割を果たす。次に、図5(c)のように、加圧
手段20により矢印21方向に加圧することにより、ソ
ルダーバンプ8がスペーサー5の貫通孔2内輪に挿入さ
れた状態になる。
FIG. 3A is a state diagram of the spacer 5 having the second to third constructions of the present invention. In the above process, the BGA package 6, the spacer 5 and the printed circuit board 11 are bonded together. The spacer 5 at this time is
The fine-shaped through hole 2 serves as a framework for dividing the land 10 into individual lands. Next, as shown in FIG. 5C, the solder bumps 8 are inserted into the inner holes of the through holes 2 of the spacer 5 by applying pressure in the direction of arrow 21 by the pressurizing means 20.

【0063】図3(b)は、本発明の第2〜3構成のス
ペーサー5の状態図である。上記の工程にて、ランド1
0上の半田ペースト9が個々に隔離され、スペーサー5
の上にBGAパッケージ端子7のソルダーバンプ8を存
在させることで半田接合の為の閉ざされた空間を確立す
る事ができる。さらに、BGAパッケージ6の上部より
加圧することにより、ソルダーバンプ8がスペーサー5
の貫通孔2内輪に形成されている金属4部が接触された
状態になる。スペーサー5内の金属4とソルダーバンプ
8とを接触させることにより、個々の表面に形成されて
いる酸化膜を破壊することになる。よって、金属4とソ
ルダーバンプ8との接触部分は、導通性及び熱伝導性が
良くなって、確実な半田接合を実施することが出来る。
次に、図5(d)のように、BGAパッケージ6とスペ
ーサー5及びプリント回路基板11が貼り合わさった状
態で、搬送手段25により加熱手段22に流動される。
さらに、加熱温度制御手段23によりプリヒートの温度
まで上昇させ、BGAパッケージ6及びプリント回路基
板11を加熱させる。
FIG. 3B is a state diagram of the spacer 5 of the second to third constructions of the present invention. In the above process, land 1
0 solder paste 9 is individually isolated, spacer 5
The presence of the solder bump 8 of the BGA package terminal 7 on the top of the BGA package terminal 7 can establish a closed space for soldering. Further, by applying pressure from above the BGA package 6, the solder bumps 8 become the spacers 5.
The metal 4 portion formed on the inner ring of the through hole 2 is in a contact state. By bringing the metal 4 in the spacer 5 into contact with the solder bump 8, the oxide film formed on each surface is destroyed. Therefore, the contact portion between the metal 4 and the solder bump 8 has good conductivity and thermal conductivity, and reliable solder bonding can be performed.
Next, as shown in FIG. 5D, the BGA package 6, the spacer 5 and the printed circuit board 11 are attached to each other, and then the carrier means 25 causes the heating means 22 to flow.
Further, the heating temperature control means 23 raises the temperature to preheat to heat the BGA package 6 and the printed circuit board 11.

【0064】図3(c)は、本発明の第2〜3構成のス
ペーサー5の状態図である。上記の工程にて、BGAパ
ッケージ端子7を介してソルダーバンプ8も加熱され、
尚且つプリント回路基板11のランド10を介して半田
ペースト9も加熱される。
FIG. 3C is a state diagram of the spacer 5 of the second to third structures of the present invention. In the above process, the solder bumps 8 are also heated via the BGA package terminals 7,
Furthermore, the solder paste 9 is also heated via the land 10 of the printed circuit board 11.

【0065】次に、加熱温度制御手段23によって、ソ
ルダーバンプ8が溶融する温度まで温度を上昇させる。
溶融温度にて加熱されたソルダーバンプ8は溶融化さ
れ、スペーサー5の貫通孔2内輪の金属4と合金化反応
を起し、ソルダーバンプ8と金属4は金属溶融接合され
る。さらに、金属溶融接合されたソルダーバンプ8及び
金属4は、スペーサー5の貫通孔2内部にてランド10
上の半田ペースト9と接触し、溶融一体化される。スペ
ーサー5の貫通孔2の範囲内にて半田接合されるため、
隣接しているランド10から隔離でき、確実な半田接合
を実施することが出来る。これは、貫通孔2の限られた
範囲にて半田接合を実施するため、環境温度を封じ込め
る役割を果たし、プリント回路基板11上のランド10
に熱が伝わって半田ペースト9の活性化が良くなり、確
実な半田接合を実施することが出来る。次に図5(e)
のように、加熱温度制御手段23によって、スペーサー
5が溶融する温度まで上昇させる。
Next, the heating temperature control means 23 raises the temperature to a temperature at which the solder bumps 8 melt.
The solder bumps 8 heated at the melting temperature are melted and cause an alloying reaction with the metal 4 in the inner ring of the through hole 2 of the spacer 5, and the solder bumps 8 and the metal 4 are metal-melt bonded. Further, the metal bumps and the solder bumps 8 and the metal 4 which are fusion-bonded to each other are land 10 inside the through hole 2 of the spacer 5.
It contacts the upper solder paste 9 and is melted and integrated. Since solder bonding is performed within the range of the through hole 2 of the spacer 5,
The adjacent lands 10 can be separated from each other, and reliable soldering can be performed. Since the solder bonding is performed in the limited area of the through hole 2, the environment temperature is confined and the land 10 on the printed circuit board 11 is sealed.
The heat is conducted to the solder paste 9 and the activation of the solder paste 9 is improved, so that reliable solder joining can be performed. Next, FIG. 5 (e)
As described above, the heating temperature control means 23 raises the temperature to the temperature at which the spacer 5 melts.

【0066】図3(d)は、本発明の第2〜3構成のス
ペーサー5の状態図である。上記の工程にて、溶融温度
に加熱されたスペーサー5は熱容量に反応してマスク形
状を崩しながら、BGAパッケージ6とプリント回路基
板11の空間に流れ込み、その後に熱硬化する。スペー
サー5は、外部からの応力等が半田接合部に加わった場
合に半田接合部の不良を発生させないための応力緩和及
び保護を目的とする。さらに、スペーサー5自体がアン
ダーフィル材の役割を兼ね備えているので、製造工程へ
の負担が減少できる。
FIG. 3D is a state diagram of the spacer 5 of the second to third constructions of the present invention. In the above process, the spacer 5 heated to the melting temperature flows into the space between the BGA package 6 and the printed circuit board 11 while destroying the mask shape in response to the heat capacity, and then thermoset. The spacer 5 is for the purpose of stress relaxation and protection so as not to cause defects in the solder joint portion when external stress or the like is applied to the solder joint portion. Further, since the spacer 5 itself also serves as an underfill material, the load on the manufacturing process can be reduced.

【0067】尚、図3(c)の状態から、アンダーフィ
ル材をBGAパッケージ6の周辺に塗布し、再度熱処理
を実施し、硬化させる方法も好ましい。
It is also preferable to apply an underfill material around the BGA package 6 from the state of FIG. 3C, heat-treat it again, and cure it.

【0068】[0068]

【発明の効果】この発明は、以上説明したように、スペ
ーサーの第1構成を基材と該基材に半導体素子のパッケ
ージであるBGAパッケージのソルダーバンプの配置に
ホールを貫通させた貫通孔にて構成されたスペーサーを
該ソルダーバンプとプリント回路基板の間に挟み込むこ
とにより該スペーサーが該ソルダーバンプのマスク機能
を果たし、且つ加熱することによりアンダーフィル機能
の役割をする構造体とした。
As described above, according to the present invention, the first structure of the spacer is formed in the base material and the through hole in which the base material and the solder bump of the BGA package which is a package of the semiconductor device are arranged on the base material. By sandwiching the spacer configured as described above between the solder bump and the printed circuit board, the spacer functions as a mask for the solder bump, and by heating, the structure has a role of an underfill function.

【0069】この発明の構造体の第2の構成として、前
記第1の構成の構造体の前記貫通孔の少なくとも一部分
に金属が塗布される構造体とした。
As the second structure of the structure of the present invention, the structure of the first structure is such that at least a part of the through hole is coated with a metal.

【0070】この発明の構造体の第3の構成として、前
記第2の構成の構造体の前記金属として、金属有機化合
物を有する構造体とした。
As a third structure of the structure of the present invention, a structure having a metal organic compound as the metal of the structure of the second structure is used.

【0071】これにより、次のような効果が得られる。As a result, the following effects can be obtained.

【0072】貫通孔の配列をBGAパッケージの仕様に
合わせることにより多品種なBGAパッケージに本発明
のスペーサーを活用することができる。
By adjusting the arrangement of the through holes to the specifications of the BGA package, the spacer of the present invention can be used for various types of BGA packages.

【0073】さらに、貫通孔の開口率をソルダーバンプ
の球径に合わせて決定させることにより多品種なBGA
パッケージに本発明のスペーサーを活用することができ
る。
Furthermore, by determining the aperture ratio of the through hole according to the ball diameter of the solder bump, various types of BGA can be obtained.
The spacer of the present invention can be utilized in a package.

【0074】さらにまた、ランド上の半田ペーストが個
々に隔離され、本発明のスペーサー上にBGAパッケー
ジ端子のソルダーバンプを存在させることで半田接合の
為の閉ざされた空間の形態を確立する事ができる。
Furthermore, the solder paste on the lands is individually isolated, and the solder bumps of the BGA package terminals are present on the spacers of the present invention to establish the form of the closed space for solder joining. it can.

【0075】さらに、本発明のスペーサー内の金属とソ
ルダーバンプとを接触させることにより、個々の表面に
形成されている酸化膜を破壊することになり、接触部分
が導通性及び熱伝導性が良くなって、確実な半田接合を
実施できる。さらに、半田ペーストの印刷量のバラツキ
を改善するために、半田溶融化する金属の厚みにてラン
ド面積に対する半田量を代用して、半田ペースト側は予
備半田程度に抑えることにより、確実な半田接合を実施
できる。
Further, by bringing the metal in the spacer of the present invention into contact with the solder bump, the oxide film formed on each surface is destroyed, and the contact portion has good conductivity and thermal conductivity. As a result, reliable soldering can be performed. Furthermore, in order to improve the variation in the printing amount of the solder paste, the thickness of the metal that melts the solder is used as a substitute for the amount of solder for the land area, and the solder paste side is suppressed to the extent of preliminary soldering to ensure reliable solder joining. Can be implemented.

【0076】本発明によるスペーサーの貫通孔の範囲内
にて半田接合されるため、隣接しているランドから隔離
でき、確実な半田接合を実施できる。
Since the solder bonding is performed within the range of the through hole of the spacer according to the present invention, it is possible to separate from the adjacent land, and it is possible to carry out the reliable solder bonding.

【0077】BGAパッケージの半田接合部は、QFP
パッケージのようなリードフレームを持たないため、一
番弱い箇所に応力が集中し接合部周辺で破壊が発生する
よって、半田接合部の周辺を本発明のスペーサーにて固
定させ保護することにより、強度アップがはかれる。
The solder joint portion of the BGA package is QFP.
Since the package does not have a lead frame, stress concentrates on the weakest points and damage occurs around the joint.By fixing and protecting the periphery of the solder joint with the spacer of the present invention, the strength is improved. It is up.

【0078】さらに、本発明のスペーサー自体がアンダ
ーフィル材の役割を兼ね備えているので、製造工程への
負担が減少できる。
Furthermore, since the spacer itself of the present invention also serves as an underfill material, the burden on the manufacturing process can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるスペーサーの構成を示す断面図で
ある。
FIG. 1 is a cross-sectional view showing a structure of a spacer according to the present invention.

【図2】本発明によるスペーサーを用いてパッケージと
回路基板を実装する、本発明における工程を模式的に示
す状態図である。
FIG. 2 is a state diagram schematically showing a process in the present invention for mounting a package and a circuit board using the spacer according to the present invention.

【図3】本発明によるスペーサーを用いてパッケージと
回路基板を実装する、本発明における工程を模式的に示
す状態図である。
FIG. 3 is a state diagram schematically showing a process in the present invention for mounting a package and a circuit board using the spacer according to the present invention.

【図4】貫通孔の内輪に金属、及び、フラックスが設け
られたスペーサーを用いて実装する場合を模式的に示す
状態図である。
FIG. 4 is a state diagram schematically showing a case where the inner ring of the through hole is mounted using a spacer provided with metal and flux.

【図5】本発明の実装プロセスを模式的に示す工程図で
ある。
FIG. 5 is a process chart schematically showing a mounting process of the present invention.

【図6】従来の実装プロセスを模式的に示す工程図であ
る。
FIG. 6 is a process chart schematically showing a conventional mounting process.

【図7】従来技術に於ける半田ペースト印刷量にバラツ
キが発生した時の半田接合不良を説明する状態図であ
る。
FIG. 7 is a state diagram for explaining a solder joint failure when the amount of printed solder paste varies in the related art.

【図8】従来技術に於けるソルダーバンプとランドの搭
載のバラツキによる半田接合不良を説明する状態図であ
る。
FIG. 8 is a state diagram for explaining a solder joint failure due to variations in mounting of solder bumps and lands in the prior art.

【符号の説明】[Explanation of symbols]

1 基材 2 貫通孔 4 金属 5 スペーサー 6 BGAパッケージ 8 ソルダーバンプ 10 ランド 11 回路基板 1 base material 2 through holes 4 metal 5 spacers 6 BGA package 8 Solder bump 10 lands 11 circuit board

フロントページの続き (72)発明者 遠藤 貴代仁 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 (72)発明者 山本 修平 千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内 Fターム(参考) 5E319 AA03 AC01 BB05 CC02 CC22 GG01 GG05 5E336 AA04 CC32 DD22 DD32 EE02 EE05 GG06 GG10 GG16 5F044 LL13 LL17 RR18 RR19 5F061 AA01 BA04 CA26 Continued front page    (72) Inventor Takahito Endo             1-8 Nakase, Nakase, Mihama-ku, Chiba City, Chiba Prefecture             Ico Instruments Co., Ltd. (72) Inventor Shuhei Yamamoto             1-8 Nakase, Nakase, Mihama-ku, Chiba City, Chiba Prefecture             Ico Instruments Co., Ltd. F term (reference) 5E319 AA03 AC01 BB05 CC02 CC22                       GG01 GG05                 5E336 AA04 CC32 DD22 DD32 EE02                       EE05 GG06 GG10 GG16                 5F044 LL13 LL17 RR18 RR19                 5F061 AA01 BA04 CA26

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 素子のソルダーバンプと回路基板との間
に設けられる構造体であって、加熱によりアンダーフィ
ル機能の役割をする基材を備え、前記基材には素子に設
けられたソルダーバンプの配置に対応するように貫通孔
が設けられたことを特徴とする構造体。
1. A structure provided between a solder bump of an element and a circuit board, comprising a base material that plays a role of an underfill function by heating, and the base material has a solder bump provided on the element. A structure provided with through holes corresponding to the arrangement of.
【請求項2】 前記貫通孔の少なくとも一部分に金属が
塗布されることを特徴とする請求項1に記載の構造体。
2. The structure according to claim 1, wherein a metal is applied to at least a part of the through hole.
【請求項3】 前記金属として、金属有機化合物を有す
ることを特徴とする請求項2に記載の構造体。
3. The structure according to claim 2, wherein the metal has a metal organic compound.
【請求項4】 回路基板に設けられたランドの上に半田
ペーストを設ける工程と、 素子に設けられたソルダーバンプと、前記ソルダーバン
プと対応する位置に貫通孔が設けられたスペーサーと、
前記ランドとの位置が合うように貼り合せる工程と、 前記ソルダーバンプを加熱することにより、前記ソルダ
ーバンプを溶かして前記ランド上の半田ペーストと溶融
一体化する工程とを有することにより、ソルダーバンプ
とランドを半田接合させることを特徴とする実装方法。
4. A step of providing a solder paste on a land provided on a circuit board, a solder bump provided on an element, and a spacer provided with a through hole at a position corresponding to the solder bump,
By including a step of attaching the lands so that they are aligned with each other, and a step of heating the solder bumps to melt the solder bumps and melt-integrate with the solder paste on the lands. A mounting method characterized in that lands are solder-bonded.
【請求項5】 回路基板に設けられたランドの上に半田
ペーストを設ける工程と、 素子に設けられたソルダーバンプと、前記ソルダーバン
プと対応する位置に貫通孔が設けられるとともに前記貫
通孔の少なくとも一部に金属が設けられたスペーサー
と、前記回路基板とを、前記貫通孔の金属と前記ソルダ
ーバンプが接触するように位置を合わせて貼り合せる工
程と、 前記ソルダーバンプを加熱することにより、前記ソルダ
ーバンプを溶かして前記金属、及び、前記半田ペースト
を溶融一体化する工程と、を備えることにより前記ソル
ダーバンプと前記ランドが半田接合することを特徴とす
る実装方法。
5. A step of providing a solder paste on a land provided on a circuit board, a solder bump provided on an element, a through hole provided at a position corresponding to the solder bump, and at least the through hole. A step in which the spacer provided with a metal partly and the circuit board are bonded together by aligning the positions of the metal of the through hole and the solder bump so that the solder bump is in contact, And a step of melting the solder bumps to melt and integrate the metal and the solder paste, whereby the solder bumps and the lands are solder-joined.
【請求項6】 前記スペーサーを加熱することによりス
ペーサーを溶かして半田接合箇所に流れ出させる工程
と、前記スペーサーを熱硬化する工程とを有することに
より、ソルダーバンプとランドの半田接合箇所を封止す
ることを特徴とする請求項4または請求項5に記載の実
装方法。
6. The step of melting the spacer by heating the spacer to flow out to the solder joint portion, and the step of thermally curing the spacer, thereby sealing the solder joint portion of the solder bump and the land. 6. The mounting method according to claim 4 or 5, wherein:
【請求項7】 BGAパッケージとプリント回路基板と
の隙間にアンダーフィル材を塗布する工程と、アンダー
フィル剤が熱硬化される工程とを有することを特徴とす
る請求項4〜6のいずれか一項に記載の実装方法。
7. The method according to claim 4, further comprising: a step of applying an underfill material in a gap between the BGA package and the printed circuit board; and a step of thermally curing the underfill material. Implementation method described in section.
JP2001348865A 2001-11-14 2001-11-14 Spacer and mounting method using the same Expired - Fee Related JP3913531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001348865A JP3913531B2 (en) 2001-11-14 2001-11-14 Spacer and mounting method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001348865A JP3913531B2 (en) 2001-11-14 2001-11-14 Spacer and mounting method using the same

Publications (2)

Publication Number Publication Date
JP2003152003A true JP2003152003A (en) 2003-05-23
JP3913531B2 JP3913531B2 (en) 2007-05-09

Family

ID=19161618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001348865A Expired - Fee Related JP3913531B2 (en) 2001-11-14 2001-11-14 Spacer and mounting method using the same

Country Status (1)

Country Link
JP (1) JP3913531B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723529B1 (en) 2006-05-10 2007-05-30 삼성전자주식회사 Circuit board including solder ball land having hole and semiconductor package having the board
JP2011077195A (en) * 2009-09-29 2011-04-14 Dainippon Printing Co Ltd Component mounting substrate and method of manufacturing component mounting substrate
JP2014060279A (en) * 2012-09-18 2014-04-03 Nec Corp Semiconductor package inspection method, and mounting method and mounting structure using the same
WO2023125455A1 (en) * 2021-12-27 2023-07-06 深圳中科四合科技有限公司 Bga element self-alignment structure and alignment method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723529B1 (en) 2006-05-10 2007-05-30 삼성전자주식회사 Circuit board including solder ball land having hole and semiconductor package having the board
JP2011077195A (en) * 2009-09-29 2011-04-14 Dainippon Printing Co Ltd Component mounting substrate and method of manufacturing component mounting substrate
JP2014060279A (en) * 2012-09-18 2014-04-03 Nec Corp Semiconductor package inspection method, and mounting method and mounting structure using the same
WO2023125455A1 (en) * 2021-12-27 2023-07-06 深圳中科四合科技有限公司 Bga element self-alignment structure and alignment method

Also Published As

Publication number Publication date
JP3913531B2 (en) 2007-05-09

Similar Documents

Publication Publication Date Title
US7368817B2 (en) Bump-on-lead flip chip interconnection
US9545013B2 (en) Flip chip interconnect solder mask
KR101140518B1 (en) Wiring b0ard and semic0nduct0r device
CN107872922B (en) Printed circuit board, electronic device, and method for manufacturing printed circuit board
JPH0888245A (en) Semiconductor device
US20110140256A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPH04192596A (en) Mounting structure of electronic component
JP4356581B2 (en) Electronic component mounting method
US11342259B2 (en) Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device
JP4051570B2 (en) Manufacturing method of semiconductor device
JP3913531B2 (en) Spacer and mounting method using the same
JP2005340450A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2003046230A (en) Structure and mounting method using the same
JP2000151086A (en) Printed circuit unit and its manufacture
JP3178401B2 (en) Method of forming and connecting BGA type electrode of package
KR101607675B1 (en) Method for bonding package
KR100702449B1 (en) Method for manufacturing light emitting device
JP2007266640A (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus
JP2741611B2 (en) Substrate for flip chip bonding
JPH09326412A (en) Mounting solder ball
JP2019220679A (en) Electronic module, electronic apparatus, method for manufacturing electronic module, and method for manufacturing electronic apparatus
JP2006005208A (en) Semiconductor device and its mounting method
JP2006049695A (en) Semiconductor device and its mounting method
JPH0750480A (en) Soldering method for electronic component
JP2017152652A (en) Mounting structure of semiconductor component

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040419

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040621

RD01 Notification of change of attorney

Effective date: 20040628

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A521 Written amendment

Effective date: 20040713

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Effective date: 20061113

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070131

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20100209

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees