JP2003151856A - Laminated electronic component and method of manufacturing the same - Google Patents

Laminated electronic component and method of manufacturing the same

Info

Publication number
JP2003151856A
JP2003151856A JP2001351661A JP2001351661A JP2003151856A JP 2003151856 A JP2003151856 A JP 2003151856A JP 2001351661 A JP2001351661 A JP 2001351661A JP 2001351661 A JP2001351661 A JP 2001351661A JP 2003151856 A JP2003151856 A JP 2003151856A
Authority
JP
Japan
Prior art keywords
laminated
laminated electronic
electronic component
terminal electrodes
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001351661A
Other languages
Japanese (ja)
Inventor
Kazutoshi Tsuyutani
和俊 露谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2001351661A priority Critical patent/JP2003151856A/en
Publication of JP2003151856A publication Critical patent/JP2003151856A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminated electronic component of a structure used for a high frequency range which can reduce an interval between terminal electrodes in order to obtain reduction in size thereof. SOLUTION: Insulators and conductors are laminated to form an element at the inside thereof, and a plurality of terminal electrodes T1 to T11 and GND are provided at the side surface thereof. Concave areas 9 are provided between the terminal electrodes T1 to T11 at the side surface and the GND to alleviate coupling between the adjacent terminal electrodes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高周波用の積層電
子部品に係り、特に携帯電話などの移動体通信機器を構
成する部品として用いる場合に好適なものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency laminated electronic component, and more particularly to a component suitable for use as a component constituting a mobile communication device such as a mobile phone.

【0002】[0002]

【従来の技術】マルチバンド方式の高周波スイッチモジ
ュール(フロントエンドモジュール)として、アンテナ
に接続される分波用ダイプレクサと、比較的高周波側
と、比較的低周波側の回路において、送受切換えをそれ
ぞれ行う高周波スイッチとを1つの積層電子部品である
チップ内に構成して小型化したものがある。
2. Description of the Related Art As a multi-band high-frequency switch module (front-end module), transmission / reception switching is performed in a branching diplexer connected to an antenna, a relatively high-frequency circuit, and a relatively low-frequency circuit. There is a miniaturized one in which a high frequency switch and a high frequency switch are configured in a chip which is one laminated electronic component.

【0003】[0003]

【発明が解決しようとする課題】上記従来のモジュール
においては、これがGHz近傍またはそれ以上の高周波
領域で使用されるため、非常に小さな容量でも特性に大
きな影響を与える。そのため不要な結合は極力小さくす
る必要があり、特に挿入損失等については特に厳しい制
約がある。従って、端子電極間でのわずかな結合等も許
されず、それを抑えるために端子電極間に十分に間隔を
設ける必要があり、小型化することが困難であるという
問題点があった。
In the above-mentioned conventional module, since it is used in the high frequency region near GHz or higher, even a very small capacitance has a great influence on the characteristics. Therefore, it is necessary to make unnecessary coupling as small as possible, and there are particularly severe restrictions on insertion loss and the like. Therefore, even a slight coupling between the terminal electrodes is not allowed, and in order to suppress it, it is necessary to provide a sufficient space between the terminal electrodes, which makes it difficult to reduce the size.

【0004】本発明は、上記従来技術の問題点に鑑み、
高周波領域で用いられる積層電子部品において、端子電
極間の間隔を小さくすることができ、もって小型化が図
れる構造の積層電子部品を提供することを目的とする。
The present invention has been made in view of the above problems of the prior art.
It is an object of the present invention to provide a laminated electronic component having a structure in which a space between terminal electrodes can be made small in a laminated electronic component used in a high frequency region, and thus a size can be reduced.

【0005】[0005]

【課題を解決するための手段】請求項1の積層電子部品
は、絶縁体と導電体とを積層して内部に素子を形成し、
かつ側面に複数の端子電極を設けてなる積層電子部品で
あって、前記側面の端子電極間に、隣接する端子電極間
の結合を軽減する凹部を設けたことを特徴とする。
According to another aspect of the laminated electronic component of the present invention, an insulator and a conductor are laminated to form an element inside,
Further, the laminated electronic component has a plurality of terminal electrodes provided on its side surface, characterized in that a concave portion is provided between the terminal electrodes on the side surface to reduce coupling between adjacent terminal electrodes.

【0006】このように、側面の端子電極間に凹部を設
ければ、端子電極間が誘電率の低い空気層を介して結合
されることになるので、端子電極間のアイソレーション
が高められ、端子電極間を従来よりも小さくすることが
でき、小型化を図ることができる。
As described above, when the concave portions are provided between the terminal electrodes on the side surfaces, the terminal electrodes are coupled to each other through the air layer having a low dielectric constant, so that the isolation between the terminal electrodes is enhanced. The distance between the terminal electrodes can be made smaller than before, and the size can be reduced.

【0007】請求項2の積層電子部品は、請求項1にお
いて、前記絶縁体が樹脂または樹脂と機能材料粉末を混
合した複合材料によって構成されることを特徴とする。
According to a second aspect of the present invention, there is provided the laminated electronic component according to the first aspect, wherein the insulator is made of resin or a composite material obtained by mixing resin and functional material powder.

【0008】このように、絶縁体すなわち基体を樹脂ま
たは複合材料を用いれば、基体としてセラミックチップ
よりも低い誘電率のものが得やすいため、内部回路とし
て容量成分の小さい高周波に適した回路を得ることが容
易となり、かつ端子電極間の容量結合もセラミックによ
る場合よりも小さくなり、小型化がより容易となる。
As described above, when a resin or a composite material is used as the insulator, that is, the base material, it is easy to obtain a base material having a lower dielectric constant than that of the ceramic chip. Therefore, an internal circuit suitable for high frequency with a small capacitance component is obtained. In addition, the capacitive coupling between the terminal electrodes becomes smaller than that of the case of using ceramics, and the miniaturization becomes easier.

【0009】請求項3の積層電子部品の製造方法は、樹
脂または樹脂と機能材料粉末とを混合した複合材料でな
るシートと導電体と積層して内部に複数個の積層電子部
品分の素子を縦横に配列して積層基板を形成する工程
と、該工程の後に個々の積層電子部品への切断線に相当
する箇所に沿って前記積層基板に端子電極形成用の第1
のスルーホールを形成する工程と、該各第1のスルーホ
ールに端子電極用導体を付着させる工程と、該導体付着
後に前記切断線に相当する箇所に沿い、かつ前記端子電
極の間に位置する箇所に第2のスルーホールを形成する
工程と、前記積層基板を前記切断線に沿い、かつ前記第
1、第2のスルーホールの中央に沿って個々の積層電子
部品に切断することにより、前記第1のスルーホールの
残留部分の端子電極用導体を端子電極として形成し、か
つ前記第2のスルーホールの残留部分を端子電極間の凹
部として形成する工程とを含むことを特徴とする。
According to a third aspect of the present invention, there is provided a laminated electronic component manufacturing method, wherein a sheet made of resin or a composite material obtained by mixing resin and functional material powder is laminated with a conductor, and a plurality of elements for the laminated electronic component are internally provided. A step of arranging vertically and horizontally to form a laminated substrate, and a first step for forming a terminal electrode on the laminated substrate along a position corresponding to a cutting line to each laminated electronic component after the step.
Forming a through hole, attaching a terminal electrode conductor to each of the first through holes, and after the attachment of the conductor, along a portion corresponding to the cutting line and located between the terminal electrodes. The step of forming a second through hole at a location, and cutting the laminated substrate into individual laminated electronic components along the cutting line and along the centers of the first and second through holes, A step of forming the terminal electrode conductor in the remaining portion of the first through hole as a terminal electrode and forming the remaining portion of the second through hole as a recess between the terminal electrodes.

【0010】このような方法により、切断と同時に積層
電子部品の側面に端子電極間の凹部が形成され、前記小
型化が可能な積層電子部品が得られる。
By such a method, a recess between the terminal electrodes is formed on the side surface of the laminated electronic component at the same time as cutting, and the laminated electronic component which can be miniaturized is obtained.

【0011】請求項4の積層電子部品の製造方法は、素
子用導体パターンを形成したセラミックグリーンシート
を複数枚積層する工程と、該積層工程の後に前記セラミ
ックグリーンシートを圧着する工程と、圧着後の積層シ
ートの個々の積層電子部品への切断線に相当する箇所に
沿ってスルーホールを形成する工程と、該圧着した積層
シートを前記切断線に沿って切断することにより、前記
スルーホールの部分が凹部として積層電子部品の側面に
残るように個々の積層電子部品を得る工程と、個々の積
層電子部品を焼成する工程と、焼成後の積層電子部品の
側面に、前記凹部を挟むように端子電極を設ける工程と
を含むことを特徴とする。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a laminated electronic component, comprising a step of laminating a plurality of ceramic green sheets each having a conductor pattern for an element, a step of pressure-bonding the ceramic green sheets after the layering step, and a step of pressure-bonding the ceramic green sheets. Forming a through hole along a portion of the laminated sheet corresponding to a cutting line to each laminated electronic component, and cutting the crimped laminated sheet along the cutting line to form a portion of the through hole. A step of obtaining individual laminated electronic components so that the concave portions remain on the side surfaces of the laminated electronic component, a step of firing the individual laminated electronic components, and a terminal that sandwiches the concave portion on the side surface of the laminated electronic component after firing. And a step of providing an electrode.

【0012】このような方法はセラミックスを積層電子
部品の基体として得る場合の製造方法であり、この方法
により、切断と同時に積層電子部品の側面に端子電極間
の凹部が形成され、前記小型化が可能な積層電子部品が
得られる。
[0012] Such a method is a manufacturing method for obtaining ceramics as a base body of a laminated electronic component. By this method, a recess between terminal electrodes is formed on a side surface of the laminated electronic component at the same time as cutting, thereby reducing the size. A possible laminated electronic component is obtained.

【0013】[0013]

【発明の実施の形態】図1は本発明を適用するフロント
エンドモジュールの一例を示すブロック回路図である。
本実施の形態は、GSM方式(900MHz帯)とDC
S方式(1.8GHz帯)に兼用されるもので、フロン
トエンドモジュールを構成する例を示す。図1におい
て、1はフロントエンドモジュール、2はアンテナ、T
1、T5はそれぞれGSM方式の送信回路、受信回路に
接続される端子電極、T11、T7はそれぞれDCS方式
の送信回路、受信回路に接続される端子電極である。矢
印は各方式の信号の流れを示す。
1 is a block circuit diagram showing an example of a front end module to which the present invention is applied.
In this embodiment, the GSM system (900 MHz band) and DC
This is also used for the S system (1.8 GHz band), and an example of configuring a front end module is shown. In FIG. 1, 1 is a front end module, 2 is an antenna, T
Reference numerals 1 and T5 are terminal electrodes connected to the GSM transmission circuit and the reception circuit, respectively, and T11 and T7 are terminal electrodes connected to the DCS transmission circuit and the reception circuit, respectively. Arrows indicate the signal flow of each system.

【0014】3、4はそれぞれDCS方式、GSM方式
の送信信号中に含まれる高調波を除去するローパスフィ
ルタ、5はDCS方式の送受切換え用スイッチ、6はG
SM方式の送受切換え用スイッチ、7はDCS方式の信
号とGSM方式の信号を分離する分波回路として設けら
れたダイプレクサである。
Reference numerals 3 and 4 are low-pass filters for removing harmonics contained in DCS and GSM transmission signals, 5 is a DCS transmission / reception switch, and 6 is G.
An SM system transmission / reception switching switch 7 is a diplexer provided as a demultiplexing circuit for separating a DCS system signal and a GSM system signal.

【0015】図2は前記フロントエンドモジュール1の
回路構成を説明する回路図である。図2において、T1
〜T11は後述の積層体8(図3参照)の外側に設けら
れる端子電極である。端子電極T9はアンテナへの端子
電極であり、インダクタL1、L2、L11とコンデン
サC1、C11、C12は分波回路である前記ダイプレ
クサ7を構成する。
FIG. 2 is a circuit diagram for explaining the circuit configuration of the front end module 1. In FIG. 2, T1
˜T11 are terminal electrodes provided on the outside of a laminated body 8 (see FIG. 3) described later. The terminal electrode T9 is a terminal electrode to the antenna, and the inductors L1, L2, L11 and the capacitors C1, C11, C12 configure the diplexer 7 which is a demultiplexing circuit.

【0016】ここで、ダイプレクサ7は2つのノッチ回
路を構成する。つまり、インダクタL11とコンデンサ
C11とで一方のノッチ回路を構成し、インダクタL1
とコンデンサC1とで他方のノッチ回路を構成してい
る。そして、前記一方のノッチ回路は、コンデンサC1
2、C15を介して接地される。この2つのコンデンサ
C12、C15は分波特性のローパスフィルタ特性を向
上させる目的で接続されている。また、前記他方のノッ
チ回路には、直列に接続されたインダクタL2とコンデ
ンサC4を介してグランドに接地される。このインダク
タL2とコンデンサC4は分波特性のハイパスフィルタ
特性を向上させる目的で接続されている。
Here, the diplexer 7 constitutes two notch circuits. That is, one notch circuit is formed by the inductor L11 and the capacitor C11, and the inductor L1
And the capacitor C1 constitute the other notch circuit. The one notch circuit is the capacitor C1.
2, grounded via C15. The two capacitors C12 and C15 are connected for the purpose of improving the low-pass filter characteristic of the branching characteristic. The other notch circuit is grounded via an inductor L2 and a capacitor C4 connected in series. The inductor L2 and the capacitor C4 are connected for the purpose of improving the high-pass filter characteristic of the branching characteristic.

【0017】前記インダクタL1とコンデンサC1から
端子電極T11に至る側の回路(図面上、右側の回路)
がDCS方式に対応する回路である。インダクタL11
とコンデンサC11から端子電極T1に至る回路(図面
上、左側の回路)がGSM方式に対応する回路である。
A circuit on the side from the inductor L1 and the capacitor C1 to the terminal electrode T11 (the circuit on the right side in the drawing).
Is a circuit corresponding to the DCS system. Inductor L11
The circuit from the capacitor C11 to the terminal electrode T1 (the circuit on the left side in the drawing) is a circuit compatible with the GSM system.

【0018】右側のDCS方式に対応する回路におい
て、T11はDCS方式の送信回路に接続される端子電
極である。T7はDCS方式の受信回路に接続される端
子電極である。T8、T10はDCS方式の送受切換え
を行うための制御信号を加える端子電極である。インダ
クタL6とコンデンサC6〜C8は前記ローパスフィル
タ3を構成する。ダイオードD1、D2と、インダクタ
L3、L4、チョークコイルL5と、コンデンサC2〜
C5、C9は送受信切換えスイッチ5を構成する。
In the circuit corresponding to the DCS system on the right side, T11 is a terminal electrode connected to the DCS system transmission circuit. T7 is a terminal electrode connected to the DCS type receiving circuit. T8 and T10 are terminal electrodes to which a control signal for switching the DCS transmission / reception is applied. The inductor L6 and the capacitors C6 to C8 form the low pass filter 3. Diodes D1 and D2, inductors L3 and L4, choke coil L5, and capacitors C2 to C2.
C5 and C9 constitute the transmission / reception changeover switch 5.

【0019】また、左側のGSM方式に対応する回路に
おいて、T1はGSM方式の送信回路に接続される端子
電極である。T5はGSM方式の受信回路に接続される
端子電極である。T2、T4はGSM方式の送受切換え
を行うための制御信号を加える端子電極である。インダ
クタL14とコンデンサC17〜C19はローパスフィ
ルタ4を構成する。また、ダイオードD11、D12と
インダクタL12とチョークコイルL13とコンデンサ
C13〜C16は送受信切換えスイッチ6を構成する。
In the circuit corresponding to the GSM system on the left side, T1 is a terminal electrode connected to the GSM system transmission circuit. T5 is a terminal electrode connected to the GSM type receiving circuit. T2 and T4 are terminal electrodes for applying a control signal for switching transmission / reception of the GSM system. The inductor L14 and the capacitors C17 to C19 form the low pass filter 4. The diodes D11 and D12, the inductor L12, the choke coil L13, and the capacitors C13 to C16 form the transmission / reception changeover switch 6.

【0020】このフロントエンドモジュールにおいて、
スイッチ6(5)を用いて送信を行う場合、端子電極T
2(T10)に正のバイアス電圧を印加し、端子電極T
4(T8)には負のバイアス電圧を印加する。この電圧
は、ダイオードD11(D1)、D12(D2)に対し
て順方向のバイアス電圧として働くため、ダイオードD
11(D1)、D12(D2)をオンにする。このと
き、コンデンサC13〜C16、C18、C19(C2
〜C4、C7〜C9)によって直流分がカットされ、ダ
イオードD11(D1)、D12(D2)を含む回路に
のみ端子電極T2(T10)、T4(T8)に加えられ
た電圧が印加される。従ってインダクタL12(L4)
がダイオードD12(D2)により接地されて送信周波
数で共振し、インピーダンスがほぼ無限大となるため、
送信回路GSM/TX(DCS/TX)から端子電極T
1(T11)を経た送信信号は、端子電極T5(T7)
を経る受信回路GSM/RX(DCS/RX)側にはほ
とんど伝送されることなく、ダイオードD11(D1)
を経てダイプレクサ7に伝送される。なお、チョークコ
イルL13(L5)はコンデンサC16(C9)を介し
て接地されているため、送信周波数で共振し、インピー
ダンスがほぼ無限大となり、送信信号がグランド側に漏
れることを防止している。
In this front end module,
When transmitting using the switch 6 (5), the terminal electrode T
2 (T10) by applying a positive bias voltage to the terminal electrode T
A negative bias voltage is applied to 4 (T8). This voltage acts as a forward bias voltage with respect to the diodes D11 (D1) and D12 (D2).
11 (D1) and D12 (D2) are turned on. At this time, the capacitors C13 to C16, C18, C19 (C2
-C4, C7-C9) cuts the direct current component, and the voltage applied to the terminal electrodes T2 (T10) and T4 (T8) is applied only to the circuit including the diodes D11 (D1) and D12 (D2). Therefore, inductor L12 (L4)
Is grounded by the diode D12 (D2) and resonates at the transmission frequency, and the impedance becomes almost infinite.
From the transmission circuit GSM / TX (DCS / TX) to the terminal electrode T
The transmission signal passed through 1 (T11) is the terminal electrode T5 (T7).
There is almost no transmission to the receiving circuit GSM / RX (DCS / RX) side through the diode D11 (D1).
And transmitted to the diplexer 7. Since the choke coil L13 (L5) is grounded via the capacitor C16 (C9), it resonates at the transmission frequency, the impedance becomes almost infinite, and the transmission signal is prevented from leaking to the ground side.

【0021】一方、受信時には、端子電極T2(T1
0)に負のバイアス電圧を印加し、端子電極T4(T
8)には正のバイアス電圧を印加する。この電圧は、ダ
イオードD11(D1)、D12(D2)に対して逆方
向のバイアス電圧として働くため、ダイオードD11
(D1)、D12(D2)はオフ状態となり、アンテナ
2からの受信信号は、インダクタL12(L4)および
端子電極T5(T7)を経て受信回路GSM/RX(D
CS/RX)に伝送され、端子電極T1(T11)の送
信回路GSM/TX(DCS/TX)側には伝送されな
い。
On the other hand, during reception, the terminal electrode T2 (T1
0) by applying a negative bias voltage to the terminal electrode T4 (T
A positive bias voltage is applied to 8). This voltage acts as a bias voltage in the reverse direction with respect to the diodes D11 (D1) and D12 (D2).
(D1) and D12 (D2) are turned off, and the reception signal from the antenna 2 passes through the inductor L12 (L4) and the terminal electrode T5 (T7) and the reception circuit GSM / RX (D
CS / RX) but not to the transmission circuit GSM / TX (DCS / TX) side of the terminal electrode T1 (T11).

【0022】このように、スイッチ6(5)は端子電極
T2、T4(T8、T10)に印加するバイアス電圧を
制御することにより、信号の送受切換えを行うことがで
きる。
In this way, the switch 6 (5) can switch the signal transmission / reception by controlling the bias voltage applied to the terminal electrodes T2, T4 (T8, T10).

【0023】なお、インダクタL3とコンデンサC5の
直列回路は、コンデンサC5と、オフ時のダイオードD
1の合成静電容量と、インダクタL3の値とで共振する
共振回路を構成し、かつその共振周波数を受信信号の周
波数と一致させた周波数で共振させることにより、ダイ
オードD1のオフ時のインダクタL3との接続点のイン
ピーダンスを増加させ、挿入損失や反射損失を低減させ
るのに用いられる。
The series circuit of the inductor L3 and the capacitor C5 is composed of the capacitor C5 and the diode D when it is off.
By configuring a resonance circuit that resonates with the combined capacitance of No. 1 and the value of the inductor L3, and resonating the resonance circuit at a frequency that matches the frequency of the received signal, the inductor L3 when the diode D1 is off. It is used to increase the impedance at the connection point with and to reduce insertion loss and reflection loss.

【0024】図3(A)は本発明の一実施の形態の積層
電子部品(フロントエンドモジュール)の全体構成を示
す斜視図、図3(B)は該モジュールの層構造図であ
る。該フロントエンドモジュールは、図3(A)に示す
ように、絶縁体と導体との積層構造をなす積層体8と、
該積層体8上に搭載した前記ダイオードD1、D2、D
11、D12、抵抗R1、R11、インダクタL3、お
よびコンデンサC5とからなる。
FIG. 3A is a perspective view showing the overall structure of a laminated electronic component (front end module) according to an embodiment of the present invention, and FIG. 3B is a layer structure diagram of the module. As shown in FIG. 3 (A), the front-end module includes a laminated body 8 having a laminated structure of an insulator and a conductor,
The diodes D1, D2, D mounted on the laminated body 8
11, D12, resistors R1 and R11, an inductor L3, and a capacitor C5.

【0025】積層体8の両端の側面にはグランド端子電
極GNDが形成され、これらの側面に直交する側面には
それぞれ5個ずつ端子電極T1〜T10およびグランド
端子電極GNDが形成される。また、これらの端子電極
T1〜T10やグランド端子電極GNDのうち隣接する
ものどうしの間には、これらの間の寄生容量による結合
を防止するための凹部9が設けてある。
Ground terminal electrodes GND are formed on both side surfaces of the laminated body 8, and five terminal electrodes T1 to T10 and ground terminal electrodes GND are formed on the side surfaces orthogonal to these side surfaces. Further, between the adjacent ones of the terminal electrodes T1 to T10 and the ground terminal electrode GND, there is provided a recess 9 for preventing coupling due to parasitic capacitance between them.

【0026】積層体8は、図3(B)に示すように、必
要に応じてガラスクロスを埋設した樹脂または樹脂に誘
電体粉末を混合した誘電体層10a〜10k(これらの
層の誘電率を変えたり、磁性体層を設ける場合もある)
と、各層間および表裏面に形成されたインダクタ導体1
1やコンデンサ電極12とを一体に積層してなる。13
は前記搭載部品を固着する配線パターン、14は積層体
8の底面に形成したグランド電極である。これらインダ
クタ導体11、コンデンサ電極12、配線パターン1
3、グランド電極14からなる導体パターン15a〜1
5kの別の例を図4に示す。
As shown in FIG. 3B, the laminated body 8 has dielectric layers 10a to 10k (dielectric constants of these layers) in which a resin in which glass cloth is buried or a resin is mixed with a dielectric powder as required. May be changed or a magnetic layer may be provided)
And the inductor conductor 1 formed on each layer and on the front and back surfaces.
1 and the capacitor electrode 12 are integrally laminated. Thirteen
Is a wiring pattern for fixing the mounted parts, and 14 is a ground electrode formed on the bottom surface of the laminated body 8. These inductor conductor 11, capacitor electrode 12, wiring pattern 1
3, conductor patterns 15a to 1 including the ground electrode 14
Another example of 5k is shown in FIG.

【0027】この積層体8は一般的には次のように作製
される。中央の層10fをコア基板とし、その表裏面に
エッチングにより一般的な工法で導体パターン15f、
15gを形成する。そして該導体パターンを形成した層
10fの表裏面に層10e、10gとなるプリプレグを
重ね、さらにこれらの上下に導体パターン15e、15
hを形成するための銅箔を重ねて熱プレスにより半硬化
させて貼付ける。その後、上下の銅箔を前記同様にエッ
チングによりパターニングする。このような作業を表
面、裏面の層10a、10kに至るまで行う。このよう
な工程により、層10b〜10fの表裏面のコンデンサ
電極12により、前記コンデンサC1〜C19のうち、
C5を除くコンデンサが形成される。また、層10g〜
10iの下面にインダクタ(チョークコイルを含む)L
1〜L6、L11〜L14のうち、L3を除くインダク
タを形成する。
This laminated body 8 is generally manufactured as follows. The central layer 10f is used as a core substrate, and the conductor patterns 15f are formed on the front and back surfaces thereof by a general method by etching.
Form 15 g. Then, prepregs to be the layers 10e and 10g are superposed on the front and back surfaces of the layer 10f on which the conductor pattern is formed, and the conductor patterns 15e and 15 are formed above and below them.
The copper foils for forming h are superposed, semi-cured by hot pressing, and attached. After that, the upper and lower copper foils are patterned by etching as described above. Such work is performed up to the front and back layers 10a and 10k. By such a process, by the capacitor electrodes 12 on the front and back surfaces of the layers 10b to 10f, among the capacitors C1 to C19,
A capacitor is formed except for C5. In addition, the layer 10g ~
Inductor (including choke coil) L on the bottom surface of 10i
Among L1 to L6 and L11 to L14, inductors other than L3 are formed.

【0028】このように積層した樹脂基板において、図
5(A)に示す基板(図5(A)は縦横に形成される複
数の導体パターンの一部を示す)の表裏面の導体パター
ンをマスクし、縦横の切断線16、17に相当する箇所
に沿って、前記端子電極T1〜T11やグランド端子電
極GNDを形成するための第1のスルーホール19をダ
イサー、ドリルあるいはレーザーにより設ける。その
後、第1のスルーホール19にメッキ等により導体膜を
付着させて前記端子電極T1〜T11、GNDとなる導
体膜を第1のスルーホール19の内壁に形成する。その
後、レジストを除去し、このレジスト除去の前または後
に、図5(B)に示すように、切断線17に相当する箇
所に沿って前記凹部9(図3(A)に示す)となる第2
のスルーホール20をダイサー、ドリルあるいはレーザ
ーにより開ける。ここで、該第2のスルーホール20
は、切断線17の幅を考慮して、図示のような長孔とす
ることが好ましい。
In the resin substrate thus laminated, the conductor patterns on the front and back surfaces of the substrate shown in FIG. 5A (FIG. 5A shows a part of a plurality of conductor patterns formed vertically and horizontally) are masked. Then, a first through hole 19 for forming the terminal electrodes T1 to T11 and the ground terminal electrode GND is provided by a dicer, a drill or a laser along the portions corresponding to the vertical and horizontal cutting lines 16 and 17. After that, a conductor film is attached to the first through hole 19 by plating or the like to form a conductor film to be the terminal electrodes T1 to T11 and GND on the inner wall of the first through hole 19. After that, the resist is removed, and before or after this resist removal, as shown in FIG. 5 (B), the concave portion 9 (shown in FIG. 3 (A)) is formed along the portion corresponding to the cutting line 17. Two
The through hole 20 is opened by a dicer, a drill or a laser. Here, the second through hole 20
Considering the width of the cutting line 17, it is preferable to make the slot as shown.

【0029】その後、前記ダイオードD1、D2、D1
1、D12その他の電子部品の搭載部を搭載した後、切
断線16、17に沿って切断することにより、個々のチ
ップを得る。
Then, the diodes D1, D2, D1
After mounting the mounting parts of 1, D12 and other electronic components, cutting is performed along cutting lines 16 and 17 to obtain individual chips.

【0030】このようにして得られた積層電子部品(フ
ロントエンドモジュール)は、側面の端子電極間に凹部
9を有するため、この部分の比誘電率が1となり、寄生
容量による端子電極間の結合を軽減することができる。
Since the laminated electronic component (front-end module) thus obtained has the concave portion 9 between the terminal electrodes on the side surface, the relative dielectric constant of this portion becomes 1 and the coupling between the terminal electrodes due to the parasitic capacitance. Can be reduced.

【0031】図6は積層電子部品の誘電体層にビニルベ
ンジル樹脂を用い、トータルの厚さが800μm、端子
電極となるスルーホール19の直径が400μm、端子
電極の中心間の間隔を1mmとし、端子電極間に400
μmの幅の凹部9を設けた場合と設けない場合の伝送特
性の結果を、横軸を周波数(GHz)、縦軸をアイソレ
ーション(dB)で示す。図6から分かるように、凹部
9が無い場合、高周波になればなる程アイソレーション
がとれないことが分かる。一方、凹部9を設けると、減
衰度合を約10dB改善することができ、アイソレーシ
ョンを高めることができる。このことにより、凹部9を
端子電極間に設ければ、端子電極の間隔を従来より狭め
ても、端子電極間の結合を減少させることができるの
で、これにより積層電子部品を小型化することができ
る。
In FIG. 6, vinyl benzyl resin is used for the dielectric layer of the laminated electronic component, the total thickness is 800 μm, the diameter of the through hole 19 serving as the terminal electrode is 400 μm, and the distance between the centers of the terminal electrodes is 1 mm. 400 between terminal electrodes
The results of the transmission characteristics with and without the concave portion 9 having a width of μm are shown by the frequency (GHz) on the horizontal axis and the isolation (dB) on the vertical axis. As can be seen from FIG. 6, in the absence of the recessed portion 9, the higher the frequency, the more the isolation cannot be obtained. On the other hand, when the concave portion 9 is provided, the attenuation degree can be improved by about 10 dB and the isolation can be improved. Thus, if the recesses 9 are provided between the terminal electrodes, the coupling between the terminal electrodes can be reduced even if the distance between the terminal electrodes is narrower than in the conventional case, so that the laminated electronic component can be miniaturized. it can.

【0032】なお、前記各層10a〜10kを形成する
樹脂としては、ガラスクロスを埋設したまたは埋設しな
いビニルベンジル樹脂の他、エポキシ樹脂、フェノール
樹脂、ビスマレイミドトリアジン樹脂(BTレジン)、
ポリフェニレンエーテル樹脂(PPE)等が用いられ
る。また、これらの樹脂に混合する機能材料粉末として
は、BaTiO系、CaTiO系、SrTiO
系、BaTiO−BaZrO系、BaO−TiO
−Nd系、BaO−4TiO系、アルミナ系
等のセラミック誘電体粉末や、誘電体単結晶粉末、誘電
体皮膜を有する金属粉末等が用いられる。勿論本発明に
おいて用いる誘電体粉末、樹脂はこれらの材質のものに
限定されない。
As the resin forming each of the layers 10a to 10k, a vinylbenzyl resin with or without glass cloth embedded therein, an epoxy resin, a phenol resin, a bismaleimide triazine resin (BT resin),
Polyphenylene ether resin (PPE) or the like is used. Further, as the functional material powder mixed with these resins, BaTiO 3 system, CaTiO 3 system, SrTiO 3 system is used.
3 series, BaTiO 3 —BaZrO 3 series, BaO—TiO
A ceramic dielectric powder such as a 2- Nd 2 O 3 system, a BaO-4TiO 2 system, an alumina system, a dielectric single crystal powder, a metal powder having a dielectric film, or the like is used. Of course, the dielectric powder and resin used in the present invention are not limited to those materials.

【0033】また、インダクタ形成部分には磁性体粉末
を樹脂に混合した磁性層を構成してもよく、樹脂に混合
する磁性体粉末としては、Mn−Mg−Zn系、Ni−
Zn系等のフェライト粉末、金属磁性粉末、磁性単結晶
粉末、絶縁皮膜を有する磁性金属粉末等が用いられる。
Further, a magnetic layer in which magnetic powder is mixed with resin may be formed in the inductor forming portion, and the magnetic powder mixed with resin may be Mn-Mg-Zn system or Ni-.
A Zn-based ferrite powder, a metal magnetic powder, a magnetic single crystal powder, a magnetic metal powder having an insulating film, or the like is used.

【0034】また、導体パターン15a〜15kに用い
る導体としては、銅以外に、銀、ニッケル、錫、亜鉛、
アルミニウムなどを用いることができる。
The conductors used for the conductor patterns 15a to 15k include silver, nickel, tin, zinc, in addition to copper.
Aluminum or the like can be used.

【0035】本発明は、セラミックグリーンシートを積
層するシート法によっても実施することができる。図7
はそのシート法を用いる場合の前記凹部9形成のための
グリーンシートのスルーホール21の配置図である。こ
のシート法を用いる場合は、複数の積層電子部品分の導
体パターンを縦横に配列形成した各セラミックグリーン
シート22を複数枚積層し、圧着する。該圧着した積層
シートの前記切断線17に相当する箇所に沿って長孔か
らなるスルーホール21をドリルやレーザーによって設
ける。その後、切断線16、17に沿って切断すること
により、前記スルーホール21の部分が凹部9として積
層電子部品の側面に残るように個々の積層電子部品を得
る。そしてこれを焼成した後、端子電極を焼き付け、メ
ッキにより形成する。
The present invention can also be carried out by a sheet method of laminating ceramic green sheets. Figure 7
FIG. 7 is a layout view of through holes 21 of a green sheet for forming the recess 9 when the sheet method is used. When this sheet method is used, a plurality of ceramic green sheets 22 in which conductor patterns for a plurality of laminated electronic components are vertically and horizontally arranged are laminated and pressure-bonded. A through hole 21 formed of a long hole is provided by a drill or a laser along the portion corresponding to the cutting line 17 of the pressure-bonded laminated sheet. After that, by cutting along the cutting lines 16 and 17, individual laminated electronic components are obtained such that the portions of the through holes 21 remain as concave portions 9 on the side surfaces of the laminated electronic components. Then, after baking this, the terminal electrode is baked and formed by plating.

【0036】このように、セラミックにより積層電子部
品を構成すれば、セラミックチップは吸湿性が低く、こ
のため経年変化が少なく、特性が安定するという利点は
あるものの、誘電率の低いものが得難いが、凹部9を設
けることにより、端子間の結合を減少させることができ
る。一方樹脂または樹脂と機能材料粉末との積層構造で
積層電子部品を実現すれば、誘電率の低いものが容易に
得られるので、高周波において素子間や端子電極間の結
合を小さくしたものが得易く、凹部9を設けたこととの
相乗効果により、端子間の結合を減少させることができ
る上、積層焼結体に比較してそりやクラックが生じにく
く、歩留りが向上する。
As described above, when the laminated electronic component is made of ceramics, the ceramic chip has a low hygroscopic property, and therefore, there is an advantage that the deterioration over time is small and the characteristics are stable, but it is difficult to obtain a low dielectric constant. By providing the recesses 9, the coupling between the terminals can be reduced. On the other hand, if a laminated electronic component is realized with a resin or a laminated structure of resin and functional material powder, one with a low dielectric constant can be easily obtained, so it is easy to obtain one with a small coupling between elements or terminal electrodes at high frequencies. By the synergistic effect of providing the concave portion 9, the coupling between the terminals can be reduced, and warpage and cracks are less likely to occur as compared with the laminated sintered body, and the yield is improved.

【0037】本発明は、使用する周波数が0.8GHz
以上の高周波で使用する積層電子部品に好適であり、具
体的には、電圧制御発振器、パワーアンプモジュール、
高周波重畳モジュール、PLLモジュール、発振器モジ
ュール、高周波ユニット、アンテナ-フロントエンドモ
ジュール、パワーアンプ-アイソレータモジュール、チ
ューナユニット、DC-DCコンバータ等のモジュール
や、各種フィルタ、バルントランス、カプラ、アンテ
ナ、トランス等の受動素子部品にも適用することができ
る。
In the present invention, the frequency used is 0.8 GHz.
Suitable for laminated electronic components used at the above high frequencies, specifically, voltage controlled oscillator, power amplifier module,
Modules such as high frequency superposition module, PLL module, oscillator module, high frequency unit, antenna-front end module, power amplifier-isolator module, tuner unit, DC-DC converter, various filters, balun transformers, couplers, antennas, transformers, etc. It can also be applied to passive element components.

【0038】[0038]

【発明の効果】本発明によれば、高周波領域で用いられ
る積層電子部品において、側面に設けられる端子電極間
に凹部を設けたので、端子電極間の容量結合を低減する
ことができる。このため、端子電極間の間隔を小さくす
ることも可能となり、もって積層電子部品の小型化が達
成できる。
According to the present invention, in the laminated electronic component used in the high frequency region, since the recess is provided between the terminal electrodes provided on the side surfaces, it is possible to reduce the capacitive coupling between the terminal electrodes. Therefore, it is possible to reduce the distance between the terminal electrodes, and thus it is possible to reduce the size of the laminated electronic component.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用する積層電子部品の一例である移
動体通信機器用モジュールのブロック図である。
FIG. 1 is a block diagram of a mobile communication device module which is an example of a laminated electronic component to which the present invention is applied.

【図2】図1の移動体通信機器用モジュールを実現する
等価回路の一例図である。
FIG. 2 is an example diagram of an equivalent circuit for realizing the module for mobile communication devices of FIG.

【図3】(A)は本実施の形態のモジュールの全体構成
を示す斜視図、(B)は該モジュールの層構造図であ
る。
FIG. 3A is a perspective view showing the overall configuration of the module of the present embodiment, and FIG. 3B is a layer structure diagram of the module.

【図4】本モジュールの各層の導体パターンの別の例を
示す図である。
FIG. 4 is a diagram showing another example of the conductor pattern of each layer of the present module.

【図5】(A)、(B)は本実施の形態における端子電
極および凹部形成のため工程図である。
5A and 5B are process diagrams for forming a terminal electrode and a recess in the present embodiment.

【図6】端子電極間に凹部を設けた場合と設けない場合
の伝送特性の比較図である。
FIG. 6 is a comparison diagram of transmission characteristics with and without a recess provided between terminal electrodes.

【図7】シート法を用い場合の前記凹部形成のための説
明図である。
FIG. 7 is an explanatory diagram for forming the recess when the sheet method is used.

【符号の説明】[Explanation of symbols]

1:フロントエンドモジュール、2:アンテナ、3、
4:ローパスフィルタ、5、6:スイッチ、7:ダイプ
レクサ、8:積層体、9:凹部、10a〜10k:誘電
体層、11:インダクタ導体、12:コンデンサ電極、
13:配線パターン、14:グランド電極、15a〜1
5k:導体パターン、16、17:切断線、19:第1
のスルーホール、20:第2のスルーホール、21:ス
ルーホール、22:グリーンシート
1: front end module, 2: antenna, 3,
4: low pass filter, 5, 6: switch, 7: diplexer, 8: laminated body, 9: concave portion, 10a to 10k: dielectric layer, 11: inductor conductor, 12: capacitor electrode,
13: wiring pattern, 14: ground electrode, 15a-1
5k: conductor pattern, 16 and 17: cutting line, 19: first
Through hole, 20: second through hole, 21: through hole, 22: green sheet

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】絶縁体と導電体とを積層して内部に素子を
形成し、かつ側面に複数の端子電極を設けてなる積層電
子部品であって、 前記側面の端子電極間に、隣接する端子電極間の結合を
軽減する凹部を設けたことを特徴とする積層電子部品。
1. A laminated electronic component in which an insulator and a conductor are laminated to form an element inside and a plurality of terminal electrodes are provided on a side surface of the electronic component, which are adjacent to each other between the terminal electrodes on the side surface. A laminated electronic component having a recess for reducing coupling between terminal electrodes.
【請求項2】請求項1に記載の積層電子部品において、 前記絶縁体が樹脂または樹脂と機能材料粉末を混合した
複合材料によって構成されることを特徴とする積層電子
部品。
2. The laminated electronic component according to claim 1, wherein the insulator is made of resin or a composite material obtained by mixing resin and functional material powder.
【請求項3】樹脂または樹脂と機能材料粉末とを混合し
た複合材料でなるシートと導電体と積層して内部に複数
個の積層電子部品分の素子を縦横に配列して積層基板を
形成する工程と、 該工程の後に個々の積層電子部品への切断線に相当する
箇所に沿って前記積層基板に端子電極形成用の第1のス
ルーホールを形成する工程と、 該各第1のスルーホールに端子電極用導体を付着させる
工程と、 該導体付着後に前記切断線に相当する箇所に沿い、かつ
前記端子電極の間に位置する箇所に第2のスルーホール
を形成する工程と、 前記積層基板を前記切断線に沿い、かつ前記第1、第2
のスルーホールの中央に沿って個々の積層電子部品に切
断することにより、前記第1のスルーホールの残留部分
の端子電極用導体を端子電極として形成し、かつ前記第
2のスルーホールの残留部分を端子電極間の凹部として
形成する工程とを含むことを特徴とする積層電子部品の
製造方法。
3. A laminated substrate is formed by laminating a sheet made of a resin or a composite material in which a resin and a functional material powder are mixed and a conductor, and arranging a plurality of elements for laminated electronic components vertically and horizontally inside. A step of forming a first through hole for forming a terminal electrode in the laminated board along a position corresponding to a cutting line to each laminated electronic component after the step, and each of the first through holes Attaching a conductor for a terminal electrode to the substrate, forming a second through hole along a portion corresponding to the cutting line after attaching the conductor, and at a portion located between the terminal electrodes; Along the cutting line, and the first and second
By cutting into individual laminated electronic components along the center of the through hole, the conductor for terminal electrode in the remaining portion of the first through hole is formed as a terminal electrode, and the remaining portion of the second through hole is formed. Forming a recess between the terminal electrodes.
【請求項4】素子用導体パターンを形成したセラミック
グリーンシートを複数枚積層する工程と、 該積層工程の後に前記セラミックグリーンシートを圧着
する工程と、 圧着後の積層シートの個々の積層電子部品への切断線に
相当する箇所に沿ってスルーホールを形成する工程と、 該圧着した積層シートを前記切断線に沿って切断するこ
とにより、前記スルーホールの部分が凹部として積層電
子部品の側面に残るように個々の積層電子部品を得る工
程と、 個々の積層電子部品を焼成する工程と、 焼成後の積層電子部品の側面に、前記凹部を挟むように
端子電極を設ける工程とを含むことを特徴とする積層電
子部品の製造方法。
4. A step of laminating a plurality of ceramic green sheets on which a conductor pattern for an element is formed, a step of crimping the ceramic green sheets after the laminating step, and a step of pressing the laminated sheets to individual laminated electronic components. A step of forming a through hole along a portion corresponding to the cutting line, and by cutting the pressure-bonded laminated sheet along the cutting line, the portion of the through hole remains as a recess on the side surface of the laminated electronic component. As described above, including a step of obtaining individual laminated electronic components, a step of firing the individual laminated electronic components, and a step of providing terminal electrodes so as to sandwich the recesses on the side surfaces of the laminated electronic components after firing. And a method for manufacturing a laminated electronic component.
JP2001351661A 2001-11-16 2001-11-16 Laminated electronic component and method of manufacturing the same Pending JP2003151856A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001351661A JP2003151856A (en) 2001-11-16 2001-11-16 Laminated electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001351661A JP2003151856A (en) 2001-11-16 2001-11-16 Laminated electronic component and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2003151856A true JP2003151856A (en) 2003-05-23

Family

ID=19163943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001351661A Pending JP2003151856A (en) 2001-11-16 2001-11-16 Laminated electronic component and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2003151856A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211096A (en) * 2014-04-25 2015-11-24 京セラ株式会社 Element mounting board and mounting structure
WO2016017574A1 (en) * 2014-07-30 2016-02-04 京セラ株式会社 Package for housing electronic components and electronic device comprising same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211096A (en) * 2014-04-25 2015-11-24 京セラ株式会社 Element mounting board and mounting structure
WO2016017574A1 (en) * 2014-07-30 2016-02-04 京セラ株式会社 Package for housing electronic components and electronic device comprising same
CN106463464A (en) * 2014-07-30 2017-02-22 京瓷株式会社 Package for housing electronic components and electronic device comprising same
JPWO2016017574A1 (en) * 2014-07-30 2017-04-27 京セラ株式会社 Electronic component storage package and electronic device including the same
US9922925B2 (en) 2014-07-30 2018-03-20 Kyocera Corporation Electronic component housing package, and electronic device comprising same
CN106463464B (en) * 2014-07-30 2019-02-22 京瓷株式会社 Electronic component storage packaging part and the electronic device for having it

Similar Documents

Publication Publication Date Title
JP3800504B2 (en) Front-end module
KR101492268B1 (en) An inductor for a semiconductor device, a method of manufacturing an inductor, and a method of forming a semiconductor device
JP3903456B2 (en) High frequency switch module for multiband
KR20040041088A (en) High-frequency module board device
US7064630B2 (en) High-frequency module and its manufacturing method
JP2004289760A (en) Wiring board with built-in low-pass filter
JP2004254257A (en) Wiring board with built-in low-pass filter
US6856213B2 (en) High frequency composite switch module
KR20090067324A (en) Front end module and manufacturing method for it
JP2004096388A (en) High frequency lamination device
JP3925771B2 (en) High frequency switch module
JP3858852B2 (en) 2-port isolator and communication device
CN106450630B (en) Miniaturized high-inhibition multilayer balun
JP2003151856A (en) Laminated electronic component and method of manufacturing the same
JP3750796B2 (en) Module for mobile communication equipment
JP4038714B2 (en) High-frequency switch circuit and multi-band high-frequency switch module
JP2004260498A (en) Laminated hybrid electronic component
JP2002111317A (en) Multilayer wiring board comprising a plurality of filters
JP2001177434A (en) Front end module for mobile communication device
JP2000223906A (en) High-pass filter and circuit board equipped with same
JP2000341005A (en) High pass filter and printed circuit board
JP2002064401A (en) High-frequency switch module
JPH11274876A (en) Low-pass filter and circuit board
JP2004282175A (en) Diplexer incorporating wiring board
JP2002280926A (en) High-frequency switch module for multiband

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061005