JP2003151829A - Chip inductor - Google Patents
Chip inductorInfo
- Publication number
- JP2003151829A JP2003151829A JP2001348653A JP2001348653A JP2003151829A JP 2003151829 A JP2003151829 A JP 2003151829A JP 2001348653 A JP2001348653 A JP 2001348653A JP 2001348653 A JP2001348653 A JP 2001348653A JP 2003151829 A JP2003151829 A JP 2003151829A
- Authority
- JP
- Japan
- Prior art keywords
- chip inductor
- coil
- substrate
- magnetic
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、基板上に導体パ
ターンによるコイルを形成したチップインダクタであっ
て、とくに、ＳＭＤ（表面実装素子）としての使用に適
合させられたものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip inductor having a coil formed of a conductor pattern on a substrate, which is particularly suitable for use as an SMD (Surface Mount Device).
【０００２】[0002]
【従来の技術】チップインダクタ（チップ型インダクタ
ンス素子）は回路基板への表面実装に多く使われてい
る。このチップインダクタには種々の構造タイプのもの
があるが、基板上に導体パターンによるコイルを形成す
るタイプは、フォトリゾグラフィなどの微細加工技術を
利用して小形化および低コスト化するのに適している。2. Description of the Related Art Chip inductors (chip type inductance elements) are often used for surface mounting on a circuit board. There are various types of structure for this chip inductor, but the type that forms a coil with a conductor pattern on the substrate is suitable for downsizing and cost reduction by using fine processing technology such as photolithography. ing.
【０００３】図１０は従来のチップインダクタの構成例
を示す。このチップインダクタ１０’は、同図の（ａ）
に示すように、絶縁基板６１の上側面（表面）６１ａに
導体パターン２０によるコイルＬ１が形成されていると
ともに、その基板６１の両端部に一対の電極３１，３１
が形成されている。FIG. 10 shows a configuration example of a conventional chip inductor. This chip inductor 10 'is shown in FIG.
As shown in FIG. 5, the coil L1 of the conductor pattern 20 is formed on the upper side surface (front surface) 61a of the insulating substrate 61, and the pair of electrodes 31, 31 is provided at both ends of the substrate 61.
Are formed.
【０００４】導体パターン２０は、単層または絶縁層を
挟みながら多層に形成されることにより、基板６１上に
て所定インダクタンスのコイルＬ１を形成する。電極３
１，３１は基板６１の上側面６１ａと下側面（裏面）６
１ｂに跨って形成されることにより、表面実装に適合す
る端子構造をなしている。The conductor pattern 20 is formed in a single layer or in multiple layers with an insulating layer sandwiched therebetween to form a coil L1 having a predetermined inductance on the substrate 61. Electrode 3
Reference numerals 1 and 31 denote an upper side surface 61a and a lower side surface (back surface) 6 of the substrate 61.
By being formed over 1b, a terminal structure suitable for surface mounting is formed.
【０００５】上述したチップインダクタ１０’は、基板
６１の上側面６１ａに導体パターン２０によるコイルＬ
１を形成するとともに、そのコイルＬ１の端子を基板６
１の下側面６１ｂから取り出せるようにした電極３１，
３１を形成することにより、図１０の（ｂ）に示すよう
に、回路基板９１の導体ランド９２上にハンダ付けして
表面実装することができる。The above-mentioned chip inductor 10 'has a coil L formed by the conductor pattern 20 on the upper side surface 61a of the substrate 61.
1 is formed and the terminals of the coil L1 are connected to the substrate 6
1. The electrode 31, which can be taken out from the lower side surface 61b of 1,
By forming 31, the surface mounting can be performed by soldering on the conductor land 92 of the circuit board 91 as shown in FIG. 10B.
【０００６】[0006]
【発明が解決しようとする課題】たとえば携帯電話機等
の電子機器では、半導体デバイスの進歩すなわち主要電
子回路のＩＣ化（半導体集積回路化）によって大幅な小
形化および低コスト化が行われている。しかし、このＩ
Ｃ化による小形化および低コスト化をさらに推進させよ
うとすると、そのＩＣ化が困難な外付けデバイスとくに
コイル部品がネックとなる場合が多い。このため、上述
したチップインダクタについても、一層の小形化および
低コスト化が強く望まれている。For example, in electronic equipment such as a mobile phone, due to the progress of semiconductor devices, that is, IC integration of a main electronic circuit (semiconductor integrated circuit), the size and cost have been drastically reduced. But this I
When it is attempted to further miniaturize and reduce the cost by using C, it is often the case that an external device, especially a coil component, whose IC is difficult to implement becomes a bottleneck. Therefore, further downsizing and cost reduction of the above-mentioned chip inductor are strongly desired.
【０００７】また、回路基板９１への実装密度を高める
ためには、図１０の（ｂ）に示すように、複数個のチッ
プインダクタ１０’，１０’を互いに近接させて高密度
配置する必要も生じるが、各インダクタ１０’，１０’
のコイルＬ１，Ｌ２間にて磁気的な誘導干渉が生じる恐
れがあるため、両者をあまり近接させることはできなか
った。Further, in order to increase the mounting density on the circuit board 91, it is also necessary to arrange a plurality of chip inductors 10 ', 10' close to each other and densely arranged as shown in FIG. 10 (b). Occurs, but each inductor 10 ', 10'
Since there is a risk of magnetically induced interference between the coils L1 and L2, it was not possible to bring them close to each other.
【０００８】この発明は以上のような背景を鑑みてなさ
れたものであって、その目的は、回路基板に実装される
コイル部品の実効サイズを大幅に縮小化するとともに、
回路基板でのチップ配置密度も高められるようにしたチ
ップインダクタを提供することにある。The present invention has been made in view of the above background, and an object thereof is to significantly reduce the effective size of a coil component mounted on a circuit board, and
An object of the present invention is to provide a chip inductor capable of increasing the chip arrangement density on a circuit board.
【０００９】[0009]
【課題を解決するための手段】本発明による解決手段
は、基板上に導体パターンによるコイルと、そのコイル
の端子を回路基板の導体ランドに表面実装状態で接続す
るための電極を形成したチップインダクタにおいて、上
記基板を軟磁性体で形成するとともに、この磁性基板の
両面にそれぞれ上記コイルを形成したことを特徴とす
る。この手段により、回路基板に実装されるコイル部品
の実効サイズを大幅に縮小化するとともに、回路基板で
のチップ配置密度も大幅に高めることができる。The solution according to the present invention is a chip inductor in which a coil having a conductor pattern is formed on a substrate and electrodes for connecting terminals of the coil to a conductor land of a circuit board in a surface mounting state. In the above, the substrate is formed of a soft magnetic material, and the coils are formed on both surfaces of the magnetic substrate. By this means, the effective size of the coil component mounted on the circuit board can be significantly reduced, and the chip arrangement density on the circuit board can be significantly increased.
【００１０】上記手段において、上記基板が矩形の輪郭
形状を有する板状である場合は、その矩形の４隅にコイ
ルの電極を形成するのが好適である。In the above means, when the substrate is a plate having a rectangular contour shape, it is preferable to form coil electrodes at the four corners of the rectangle.
【００１１】コイルを形成する導体パターンを銅または
銅を主とする導電材料で形成すれば、低コスト化をはか
ることができる。また、その導体パターンを銀または銀
を主とする導電材料で形成すれば、コイルの特性向上た
とえば低損失化をはかることができる。If the conductor pattern forming the coil is made of copper or a conductive material mainly containing copper, the cost can be reduced. If the conductor pattern is made of silver or a conductive material mainly containing silver, the characteristics of the coil can be improved, for example, loss can be reduced.
【００１２】また、上記基板に形成されるコイル部の高
さよりも、その基板に形成される電極の高さを大きくす
ることで、コイル部と導体ランド間に所定の間隙スペー
スを確保して、両者間に電磁的な干渉が生じるのを防止
することができる。この場合、電極の高さは、実装時に
回路基板側となる面の部分だけ、その面側にて形成され
ているコイル部の高さよりも選択的に大きくすることに
より、厚膜の形成の必要部分を少なくして低コスト化を
はかることができる。Further, the height of the electrode formed on the substrate is made larger than the height of the coil portion formed on the substrate to secure a predetermined gap space between the coil portion and the conductor land. It is possible to prevent electromagnetic interference between the two. In this case, it is necessary to form a thick film by selectively increasing the height of the electrode only on the surface portion on the circuit board side during mounting, which is higher than the height of the coil portion formed on the surface side. The cost can be reduced by reducing the number of parts.
【００１３】上記コイル部を絶縁塗料等の絶縁保護材で
被覆およびモールドすることにより、コイルが傷つきや
腐食等によって断線あるいは特性劣化するのを防ぐ効果
を得ることができる。By covering and molding the coil portion with an insulating protective material such as an insulating paint, it is possible to obtain an effect of preventing the coil from being broken or deteriorated in characteristics due to damage or corrosion.
【００１４】また、上記磁性基板の表面に絶縁被覆層を
形成し、この被覆層の上に前記コイルを形成することに
より、次（１）〜（３）のような効果が得られる。
（１）基板の表面をコーティング（被覆）によって平坦
化することができる。この平坦化により導電パターンの
形成が行いやすくなる。（２）コイルと磁性基板との間
に磁気的な間隙スペースを介在させることができる。
（３）基板が合金磁性体であって電気絶縁の必要がある
場合は、その絶縁を確保することができる。By forming an insulating coating layer on the surface of the magnetic substrate and forming the coil on the coating layer, the following effects (1) to (3) can be obtained.
(1) The surface of the substrate can be planarized by coating. This flattening facilitates the formation of the conductive pattern. (2) A magnetic gap space can be interposed between the coil and the magnetic substrate.
(3) When the substrate is an alloy magnetic material and needs to be electrically insulated, the insulation can be secured.
【００１５】上記コイルと電極が形成された基板の両面
凹部をそれぞれ充填材で埋めて、その充填材の表面が電
極の表面と同一面をなすように構成すれば、コイルが傷
つきや腐食等によって断線あるいは特性劣化するのを防
ぐ効果と、吸引チャック（真空吸着チャック）によるハ
ンドリング性を向上させる効果を得ることができる。If the recesses on both sides of the substrate on which the coil and the electrode are formed are filled with a filler and the surface of the filler is flush with the surface of the electrode, the coil may be damaged or corroded. It is possible to obtain an effect of preventing disconnection or characteristic deterioration and an effect of improving the handling property by the suction chuck (vacuum suction chuck).
【００１６】さらに、上記充填材に軟磁性を持たせるこ
とにより、コイルのインダクタンスを上げること、磁気
的な誘導ノイズ等を低減させることが、それぞれできる
ようになる。上記軟磁性は、たとえば、充填材に軟磁性
材を均一な分散状態で混入することにより持たせること
ができる。Furthermore, by giving the above-mentioned filling material soft magnetism, it becomes possible to increase the inductance of the coil and to reduce magnetic induction noise and the like. The soft magnetism can be provided, for example, by mixing the soft magnetic material in the filler in a uniformly dispersed state.
【００１７】上記充填材で平坦化された面には光学表示
マークを設けることができる。この光学表示マークとし
て、チップインダクタの所定方向に並ぶ複数本の直線状
着色帯により構成されるカラーコードを設ければ、光学
読取装置による機械的な読み取りを容易に行わせること
ができる。その容易に行わせることができる機械的読み
取りには、チップインダクタの姿勢なども含まれる。上
記カラーコードは、複数本の着色帯の色の組合せにより
インダクタンス値を表現することができる。An optical display mark may be provided on the surface flattened with the above-mentioned filling material. If a color code composed of a plurality of linear colored bands arranged in a predetermined direction of the chip inductor is provided as the optical display mark, mechanical reading by the optical reading device can be easily performed. The mechanical reading that can be easily performed includes the attitude of the chip inductor and the like. The color code can express an inductance value by a combination of colors of a plurality of colored bands.
【００１８】上記磁性基板は、絶縁性基板の両面に軟磁
性板を積層した複合型の磁性基板であってもよい。この
場合、磁性板による磁気的なシールド効果が二重に得ら
れることにより、両面に形成された２つのコイル間の磁
気的分離をさらに確実にすることができる。The magnetic substrate may be a composite type magnetic substrate in which soft magnetic plates are laminated on both sides of an insulating substrate. In this case, since the magnetic shield effect is doubled by the magnetic plate, the magnetic separation between the two coils formed on both surfaces can be further ensured.
【００１９】[0019]
【発明の実施の形態】図１は本発明によるチップインダ
クタの第１実施例を平面図と断面図で示す。まず、同図
の（ａ）に示すように、本発明のチップインダクタ１０
は、基板１１の上側面（表面）１１ａと下側面（裏面）
１１ｂにそれぞれ導体パターン２０によるコイルＬ１，
ｌ２が形成されている。これとともに、その基板１１の
端部に各コイルＬ１，Ｌ２の端子となる電極３１，３
１，３２，３２が形成されている。1 is a plan view and a sectional view of a first embodiment of a chip inductor according to the present invention. First, as shown in (a) of FIG.
Is the upper surface (front surface) 11a and the lower surface (back surface) of the substrate 11.
11b includes coils L1 and conductor patterns 20 respectively.
12 is formed. At the same time, electrodes 31 and 3 to be terminals of the coils L1 and L2 are provided at the end of the substrate 11.
1, 32, 32 are formed.
【００２０】基板１１は矩形の輪郭形状を有する板状で
あって、高透磁率の軟磁性体たとえばフェライト磁性体
によって形成されている。そして、この磁性基板１１の
両面（１１ａ，１１ｂ）にそれぞれ導体パターン２０に
よるコイルＬ１，Ｌ２が形成されている。各コイルＬ
１，Ｌ２の端子はそれぞれ、基板１１の４隅に形成され
た電極３１，３１，３２，３２に端子ごとに独立して接
続されている。The substrate 11 is a plate having a rectangular contour shape, and is formed of a high magnetic permeability soft magnetic material such as a ferrite magnetic material. Then, the coils L1 and L2 by the conductor pattern 20 are formed on both surfaces (11a, 11b) of the magnetic substrate 11, respectively. Each coil L
The terminals L1 and L2 are independently connected to the electrodes 31, 31, 32, and 32 formed at the four corners of the substrate 11, respectively.
【００２１】導体パターン２０は、図では理解のために
単純模式化して示してあるが、単層または層間絶縁層を
挟みながら多層に形成されることにより、所定のインダ
クタンスを持つコイルＬ１，Ｌ２を形成する。この導体
パターン２０は、蒸着メッキ等によって形成された薄膜
導電層あるいはスパッタリング等によって形成された薄
膜または厚膜導電層を、フォトリゾグラフィ技術などに
よってパターニングすることにより形成される。この導
体パターン２０は、銅または銀などの導電材料を用いて
形成される。低コスト化のためには、銅または銅を主と
する導電材料の使用が有効である。コイルＬ１，Ｌ２の
特性向上、たとえば低損失化のためには、銀または銀を
主とする導電材料の使用が有効である。Although the conductor pattern 20 is shown in a simplified schematic form for understanding in the drawing, the coils L1 and L2 having a predetermined inductance are formed by forming a single layer or multiple layers with an interlayer insulating layer sandwiched therebetween. Form. The conductor pattern 20 is formed by patterning a thin film conductive layer formed by vapor deposition plating or a thin film or thick film conductive layer formed by sputtering or the like by a photolithography technique or the like. The conductor pattern 20 is formed using a conductive material such as copper or silver. In order to reduce the cost, it is effective to use copper or a conductive material mainly containing copper. In order to improve the characteristics of the coils L1 and L2, for example, to reduce the loss, it is effective to use silver or a conductive material mainly containing silver.
【００２２】電極３１，３１，３２，３２はそれぞれ、
基板１１の上側面１１ａと下側面（裏面）１１ｂに跨っ
て形成されることにより、図１の（ｂ）に示すように、
表面実装に適合する端子構造をなしている。つまり、基
板１１の両面（１１ａ，１１ｂ）に振り分けて形成され
た各コイルＬ１，Ｌ２は共に、基板１１の同一側面すな
わち下側面１１ｂに位置する電極部が回路基板９１の導
体ランド９２上に着座する表面実装状態でハンダ付けさ
れるようになっている。The electrodes 31, 31, 32, 32 are respectively
By being formed over the upper side surface 11a and the lower side surface (back surface) 11b of the substrate 11, as shown in FIG.
The terminal structure is suitable for surface mounting. That is, in each of the coils L1 and L2 formed by being distributed to both surfaces (11a, 11b) of the board 11, the electrode portion located on the same side surface of the board 11, that is, the lower side surface 11b is seated on the conductor land 92 of the circuit board 91. It is designed to be soldered in a surface mounted state.
【００２３】電極３１，３２は導体パターン２０と同時
に形成することもできるが、導体パターン２０とは別に
成膜される厚膜導電体の使用が適している。この電極３
１，３２も、銅または銀などの導電材料を用いて形成す
る。そして、この場合も、低コスト化のためには、銅ま
たは銅を主とする導電材料の使用が有効である。また、
特性向上たとえば低損失化には、銀または銀を主とする
導電材料の使用が有効である。さらに、この電極３１，
３２は回路基板９１の導体ランド９２にハンダ付けされ
る部分なので、表面だけを防錆性とハンダ接合性にすぐ
れた別の金属材料で形成（メッキ）するようにしてもよ
い。The electrodes 31 and 32 can be formed simultaneously with the conductor pattern 20, but it is suitable to use a thick film conductor formed separately from the conductor pattern 20. This electrode 3
1, 32 are also formed using a conductive material such as copper or silver. Also in this case, the use of copper or a conductive material mainly containing copper is effective for cost reduction. Also,
The use of silver or a conductive material mainly containing silver is effective for improving the characteristics, for example, for reducing the loss. Furthermore, this electrode 31,
Since 32 is a portion to be soldered to the conductor land 92 of the circuit board 91, only the surface may be formed (plated) with another metal material excellent in rust prevention and solder jointability.
【００２４】上述したチップインダクタ１０は、基板１
１を挟んで２つのコイルＬ１，Ｌ２が形成されている
が、両コイルＬ１，Ｌ２は基板１１が上述した磁性体で
あることにより、互いに磁気的に遮蔽（磁気シールド）
される。これにより、両コイルＬ１，Ｌ２は互いに誘導
干渉することなく、それぞれに独立したコイル部品とし
て機能することができる。すなわち、一つの基板１１に
２つの独立したコイルＬ１，Ｌ２部品を形成することが
でき、これにより、回路基板に実装されるコイル部品の
実効サイズを大幅に縮小化することができる。The chip inductor 10 described above is the substrate 1
Although two coils L1 and L2 are formed with the coil 1 interposed therebetween, the coils 11 and L2 are magnetically shielded from each other (magnetic shield) because the substrate 11 is the above-mentioned magnetic material.
To be done. Thus, the coils L1 and L2 can function as independent coil components without inductive interference with each other. That is, it is possible to form two independent coil components L1 and L2 on one board 11 and thereby to significantly reduce the effective size of the coil component mounted on the circuit board.
【００２５】さらに、上述したチップインダクタ１０
は、コイルＬ１，Ｌ２が磁性基板１１上に形成されてい
ることにより、そのコイルＬ１，Ｌ２からの磁束Ｂが磁
性基板１１に拘束されるようになって、外部への磁束漏
洩が低減される。これにより、複数個のチップインダク
タ１０を互いに近接配置しても、チップ間での磁気的な
誘導干渉が生じにくく、したがって、回路基板上でのチ
ップ配置密度を高めることができる。Further, the above-mentioned chip inductor 10
Since the coils L1 and L2 are formed on the magnetic substrate 11, the magnetic flux B from the coils L1 and L2 is restricted by the magnetic substrate 11, and the magnetic flux leakage to the outside is reduced. . As a result, even if a plurality of chip inductors 10 are arranged close to each other, magnetically induced interference between chips is unlikely to occur, so that the chip arrangement density on the circuit board can be increased.
【００２６】図２は本発明によるチップインダクタ１０
の第２実施例を示す。同図に示すチップインダクタ１０
では、磁性基板１１面に形成されるコイルＬ１，Ｌ２部
の高さｓよりも、その基板１１の端部に形成される電極
３１，３２の高さｈが大きくなるようにしてしている
（ｈ＞ｓ）。これにより、チップインダクタ１０を回路
基板９１の導体ランド９２にハンダ付け実装した際に、
コイルＬ２部と導体ランド９２間に所定の間隙スペース
が確保されるようになって、両者（Ｌ２と９２）間に電
磁的な干渉が生じるのを防止することができる。電極３
１，３２は、その電極３１，３２を形成する導電膜の増
厚により必要な高さｈ（ｈ＞ｓ）に持っていくことがで
きる。FIG. 2 shows a chip inductor 10 according to the present invention.
2nd Example of is shown. Chip inductor 10 shown in FIG.
Then, the height h of the electrodes 31, 32 formed at the end of the substrate 11 is made larger than the height s of the coils L1, L2 formed on the surface of the magnetic substrate 11 (( h> s). As a result, when the chip inductor 10 is mounted on the conductor land 92 of the circuit board 91 by soldering,
A predetermined gap space is secured between the coil L2 portion and the conductor land 92, so that electromagnetic interference between them (L2 and 92) can be prevented. Electrode 3
1, 32 can be brought to a required height h (h> s) by increasing the thickness of the conductive film forming the electrodes 31, 32.
【００２７】図３は本発明によるチップインダクタ１０
の第３実施例を示す。上記第２実施例において、基板１
１下側のコイルＬ２部と回路基板９１の導体ランド９２
間での電磁的な干渉を防止するためには、この第３実施
例のように、電極３１，３２のうち、基板１１の下側面
１１ａに位置する部分の高さｈだけを、コイルＬ２部の
高さｓよりも選択的に大きくするようにしてもよい。こ
うすれば、電極３１，３２は、基板１１の下側に位置す
る部分だけを選択的に増厚すればよく、これにより、厚
膜の形成の必要部分を少なくして低コスト化をはかるこ
とができる。FIG. 3 shows a chip inductor 10 according to the present invention.
3rd Example of this is shown. In the second embodiment, the substrate 1
1 lower coil L2 part and conductor land 92 of circuit board 91
In order to prevent electromagnetic interference between them, only the height h of the portion of the electrodes 31 and 32 located on the lower side surface 11a of the substrate 11 is set to the coil L2 portion as in the third embodiment. The height may be selectively larger than the height s. In this way, the electrodes 31 and 32 need only be selectively thickened in the portion located below the substrate 11, thereby reducing the required portion for forming a thick film and reducing the cost. You can
【００２８】図４は本発明によるチップインダクタ１０
の第４実施例を示す。上述したチップインダクタ１０
は、同図に示すように、コイルＬ１，Ｌ２部を絶縁塗料
等の絶縁保護材４１で被覆およびモールドすることによ
り、そのコイルＬ１，Ｌ２が傷つきや腐食等によって断
線あるいは特性劣化するのを防ぐ効果を得ることができ
る。FIG. 4 shows a chip inductor 10 according to the present invention.
4th Example of this is shown. Chip inductor 10 described above
As shown in the figure, by covering and molding the coils L1 and L2 with an insulating protective material 41 such as insulating paint, the coils L1 and L2 are prevented from being broken or deteriorated in characteristics due to damage or corrosion. The effect can be obtained.
【００２９】図５は本発明によるチップインダクタ１０
の第５実施例を示す。この第５実施例のチップインダク
タ１０では、基板１１の両面に絶縁被覆層１２，１２が
形成され、この絶縁被覆層１２，１２の上にコイルＬ
１，Ｌ２が形成されている。この絶縁被覆層１２は、次
（１）〜（３）のような効果を期待できる。（１）基板
１１の表面をコーティング（被覆）によって平坦化する
ことができる。この平坦化により導電パターン２０の形
成が行いやすくなる。（２）コイルＬ１，Ｌ２と磁性基
板１１との間に磁気的な間隙スペースを介在させること
ができる。（３）基板１１が合金磁性体であって電気絶
縁の必要がある場合は、その絶縁を確保することができ
る。FIG. 5 shows a chip inductor 10 according to the present invention.
5th Example of is shown. In the chip inductor 10 of the fifth embodiment, the insulating coating layers 12 and 12 are formed on both surfaces of the substrate 11, and the coil L is formed on the insulating coating layers 12 and 12.
1, L2 are formed. The insulating coating layer 12 can be expected to have the following effects (1) to (3). (1) The surface of the substrate 11 can be planarized by coating. This flattening facilitates formation of the conductive pattern 20. (2) A magnetic gap space can be interposed between the coils L1 and L2 and the magnetic substrate 11. (3) When the substrate 11 is an alloy magnetic body and needs to be electrically insulated, the insulation can be secured.
【００３０】図６は本発明によるチップインダクタ１０
の第６実施例を示す。同図に示すチップインダクタ１０
は、コイルＬ１，Ｌ２と電極３１，３２が形成された基
板１１の両面凹部をそれぞれ充填材４２で埋めて、その
充填材４２の表面が電極３１，３２の表面と同一面をな
すようにしている。これにより、コイルＬ１，Ｌ２が傷
つきや腐食等によって断線あるいは特性劣化するのを防
ぐ効果を得ることができる。また、チップインダクタ１
０の表面が充填材４２で同一面化されていることによ
り、吸引チャック（真空吸着チャック）によるハンドリ
ング性を向上させる効果を得ることができる。FIG. 6 shows a chip inductor 10 according to the present invention.
6th Example of is shown. Chip inductor 10 shown in FIG.
Fills the concave portions on both sides of the substrate 11 on which the coils L1 and L2 and the electrodes 31 and 32 are formed with the filling material 42 so that the surface of the filling material 42 is flush with the surfaces of the electrodes 31 and 32. There is. As a result, it is possible to obtain an effect of preventing the coils L1 and L2 from being broken or being deteriorated in characteristics due to damage or corrosion. Also, chip inductor 1
Since the surface of No. 0 is made flush with the filler 42, it is possible to obtain the effect of improving the handling property by the suction chuck (vacuum suction chuck).
【００３１】さらに、上記充填材４２に軟磁性材を均一
な分散状態で混入して軟磁性を持たせることにより、そ
の充填材４２がコイルＬ１，Ｌ２の閉磁路（図中矢印で
示す）を形成し、これにより、コイルＬ１，Ｌ２のイン
ダクタンスを上げることができる。また、閉磁路の形成
により、コイルＬ１，Ｌ２の磁束漏洩が少なくなるの
で、磁気的な誘導ノイズ等も低減させることができる。
この磁性充填材４２の比透磁率としては、たとえば１０
程度でよい。Further, the soft magnetic material is mixed in the filler 42 in a uniformly dispersed state so as to have soft magnetism, so that the filler 42 forms a closed magnetic path (indicated by an arrow in the figure) of the coils L1 and L2. It is possible to increase the inductance of the coils L1 and L2. Further, since the magnetic flux leakage of the coils L1 and L2 is reduced by forming the closed magnetic path, magnetic induction noise and the like can be reduced.
The relative permeability of the magnetic filler 42 is, for example, 10
The degree is enough.
【００３２】さらに、図６に示したチップインダクタ１
０では、充填材４２によって平坦化された表面を利用す
ることにより、インダクタンス値や形態などの光学表示
マークを印刷することが容易になるという利点も得られ
る。Further, the chip inductor 1 shown in FIG.
At 0, there is also an advantage that it becomes easy to print an optical display mark such as an inductance value or a shape by using the surface flattened by the filling material 42.
【００３３】図７は本発明の第７実施例を示す。この実
施例は、上記第６実施例において、基板１１の両面に絶
縁被覆層１２，１２を形成し、この絶縁被覆層１２，１
２の上にコイルＬ１，Ｌ２を形成したものであって、前
述した第５実施例（図５）と同様、次（１）〜（３）の
ような効果を期待できる。（１）基板１１の表面をコー
ティング（被覆）によって平坦化することができる。こ
の平坦化により導電パターン２０の形成が行いやすくな
る。（２）コイルＬ１，Ｌ２と磁性基板１１との間に磁
気的な間隙スペースを介在させることができる。（３）
基板１１が合金磁性体であって電気絶縁の必要がある場
合は、その絶縁を確保することができる。FIG. 7 shows a seventh embodiment of the present invention. In this embodiment, the insulating coating layers 12 and 12 are formed on both surfaces of the substrate 11 in the sixth embodiment, and the insulating coating layers 12 and 1 are formed.
The coils L1 and L2 are formed on the second coil, and like the above-described fifth embodiment (FIG. 5), the following effects (1) to (3) can be expected. (1) The surface of the substrate 11 can be planarized by coating. This flattening facilitates formation of the conductive pattern 20. (2) A magnetic gap space can be interposed between the coils L1 and L2 and the magnetic substrate 11. (3)
When the substrate 11 is an alloy magnetic body and needs to be electrically insulated, the insulation can be secured.
【００３４】図８は本発明の第８実施例を示す。この実
施例では上述した本発明のチップインダクタ１０に光学
表示マーク（５１）を付してある。この光学表示マーク
（５１）は上記充填材４２で平坦化された面に印刷され
ている。この光学表示マークは、チップインダクタ１０
の所定方向に並ぶ複数本（たとえば４本）の直線状着色
帯Ｃ１〜Ｃ４により構成されるカラーコード５１であっ
て、その着色帯Ｃ１〜Ｃ４の色の組合せでインダクタン
ス値や形態を表現する。たとえば、１本目と２本目の着
色帯Ｃ１，Ｃ２の色でインダクタンス値の仮数部を表現
し、３本面の着色帯Ｃ３でその指数部を表現することに
より、広範囲のインダクタンス値を可視表示することが
できる。４本目はたとえばインダクタンス値の精度やチ
ップインダクタの品種／グレードなどの形態を表現する
のに使うことができる。FIG. 8 shows an eighth embodiment of the present invention. In this embodiment, the above-mentioned chip inductor 10 of the present invention is provided with an optical display mark (51). The optical display mark (51) is printed on the surface flattened by the filling material 42. This optical display mark is for the chip inductor 10.
The color code 51 includes a plurality of (for example, four) linear colored bands C1 to C4 arranged in the predetermined direction, and the inductance value and the form are expressed by a combination of colors of the colored bands C1 to C4. For example, the mantissa part of the inductance value is represented by the colors of the first and second colored bands C1 and C2, and the exponent part thereof is represented by the colored band C3 of the three sides, thereby visually displaying a wide range of inductance values. be able to. The fourth line can be used, for example, to express the form of the precision of the inductance value and the type / grade of the chip inductor.
【００３５】上述したカラーコード５１（Ｃ１〜Ｃ４）
は、光学読取装置によって機械的に読み取らせるのに適
している。また、着色帯Ｃ１〜Ｃ４の走向からチップイ
ンダクタ１０の姿勢も機械的に読み取って識別させるこ
とができる。これにより、検査や実装等の自動化度を容
易に高めることができるようになる。Color code 51 (C1 to C4) described above
Are suitable for being mechanically read by an optical reader. The attitude of the chip inductor 10 can also be mechanically read and identified from the strikes of the colored bands C1 to C4. As a result, the degree of automation of inspection and mounting can be easily increased.
【００３６】図９は本発明の第９実施例を示す。本発明
のチップインダクタ１０は、同図に示すように、電気絶
縁性基板１４の両面に軟磁性板１３を積層した複合型の
磁性基板１１を用いて構成することが可能である。この
複合型の基板１１では、磁性板１４，１４による磁気的
なシールド効果が二重に得られることにより、両面に形
成された２つのコイルＬ１，Ｌ２間の磁気的分離がさら
に確実になるという効果が得られる。FIG. 9 shows a ninth embodiment of the present invention. As shown in the figure, the chip inductor 10 of the present invention can be configured using a composite type magnetic substrate 11 in which soft magnetic plates 13 are laminated on both surfaces of an electrically insulating substrate 14. In this composite type substrate 11, the magnetic shield effect is doubled by the magnetic plates 14 and 14, so that the magnetic separation between the two coils L1 and L2 formed on both surfaces is further ensured. The effect is obtained.
【００３７】以上、本発明をその代表的な実施例に基づ
いて説明したが、本発明は上述した以外にも種々の態様
が可能である。たとえば、上述した実施例では２つのコ
イルＬ１，Ｌ２にそれぞれ２端子ずつ計４端子分を設け
たが、一部の端子を共通化して３端子分だけ設けるよう
にしてもよい。また、上述した光学表示マークは上記カ
ラーコード５１以外の光学パターンであってもよい。Although the present invention has been described above based on its typical embodiment, the present invention can have various modes other than those described above. For example, in the above-described embodiment, the two coils L1 and L2 are provided with two terminals each for a total of four terminals, but some terminals may be shared and only three terminals may be provided. The optical display mark described above may be an optical pattern other than the color code 51.
【００３８】[0038]
【発明の効果】本発明によれば、基板上に導体パターン
によるコイルを形成したチップインダクタにおいて、回
路基板に実装されるコイル部品の実効サイズを大幅に縮
小化するとともに、回路基板でのチップ配置密度も大幅
に高めることができる。According to the present invention, in a chip inductor having a coil formed of a conductor pattern on a board, the effective size of a coil component mounted on the circuit board can be significantly reduced, and the chip layout on the circuit board can be reduced. The density can also be increased significantly.
【図１】本発明によるチップインダクタの第１実施例を
示す平面図および断面図である。FIG. 1 is a plan view and a cross-sectional view showing a first embodiment of a chip inductor according to the present invention.
【図２】本発明によるチップインダクタの第２実施例を
示す断面図である。FIG. 2 is a sectional view showing a second embodiment of the chip inductor according to the present invention.
【図３】本発明によるチップインダクタの第３実施例を
示す断面図である。FIG. 3 is a sectional view showing a third embodiment of the chip inductor according to the present invention.
【図４】本発明によるチップインダクタの第４実施例を
示す断面図である。FIG. 4 is a sectional view showing a fourth embodiment of the chip inductor according to the present invention.
【図５】本発明によるチップインダクタの第５実施例を
示す断面図である。FIG. 5 is a sectional view showing a fifth embodiment of the chip inductor according to the present invention.
【図６】本発明によるチップインダクタの第６実施例を
示す断面図である。FIG. 6 is a sectional view showing a sixth embodiment of the chip inductor according to the present invention.
【図７】本発明によるチップインダクタの第７実施例を
示す斜視図である。FIG. 7 is a perspective view showing a seventh embodiment of the chip inductor according to the present invention.
【図８】本発明によるチップインダクタの第８実施例を
示す斜視図である。FIG. 8 is a perspective view showing an eighth embodiment of the chip inductor according to the present invention.
【図９】本発明によるチップインダクタの第９実施例を
示す斜視図である。FIG. 9 is a perspective view showing a ninth embodiment of the chip inductor according to the present invention.
【図１０】本発明に先立って検討された従来のチップイ
ンダクタの構成を示す平面図および断面図である。FIG. 10 is a plan view and a sectional view showing a configuration of a conventional chip inductor examined prior to the present invention.
１０ チップインダクタ（本発明） １０’ チップインダクタ（従来） １１ 磁性基板 １１ａ 上側面（表面） １１ｂ 下側面（裏面） １２ 絶縁被覆層 １３ 軟磁性板 １４ 非磁性基板 ２０ 導体パターン Ｌ１ コイル（基板の上面側） Ｌ２ コイル（基板の下面側） ３０ 電極 ３１ コイルＬ１の電極 ３２ コイルＬ２の電極 ４１ 絶縁被保護材 ４２ 充填材（磁性） ５１ カラーコード（光学表示マーク） Ｃ１〜Ｃ４ 着色帯 ６１ 基板（従来） ６１ａ 上側面（表面） ６１ｂ 下側面（裏面） ９１ 回路基板 ９２ 導体ランド ｓ コイル部の高さ ｈ 電極の高さ 10 Chip inductor (present invention) 10 'chip inductor (conventional) 11 Magnetic substrate 11a Upper surface (front surface) 11b Lower surface (back surface) 12 Insulation coating layer 13 Soft magnetic plate 14 Non-magnetic substrate 20 conductor pattern L1 coil (top side of substrate) L2 coil (bottom side of substrate) 30 electrodes 31 coil L1 electrode 32 electrode of coil L2 41 Insulated material 42 Filling material (magnetic) 51 color code (optical display mark) C1-C4 colored band 61 Substrate (conventional) 61a Upper side surface (front surface) 61b Lower surface (back surface) 91 circuit board 92 Conductor land s coil height h Electrode height
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清宮 照夫 東京都港区新橋５丁目36番11号 エフ・デ ィー・ケイ株式会社内 (72)発明者 松尾 良夫 東京都港区新橋５丁目36番11号 エフ・デ ィー・ケイ株式会社内 Ｆターム(参考） 5E070 AA01 BB10 CB06 CB12 DA12 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Teruo Kiyomiya F-de, 5-36-1 Shimbashi, Minato-ku, Tokyo K.K Co., Ltd. (72) Inventor Yoshio Matsuo F-de, 5-36-1 Shimbashi, Minato-ku, Tokyo K.K Co., Ltd. F term (reference) 5E070 AA01 BB10 CB06 CB12 DA12
Claims (15)
そのコイルの端子を回路基板の導体ランドに表面実装状
態で接続するための電極を形成したチップインダクタに
おいて、上記基板を軟磁性体で形成するとともに、この
磁性基板の両面にそれぞれ上記コイルを形成したことを
特徴とするチップインダクタ。1. A coil having a conductor pattern on a substrate,
In a chip inductor having electrodes for connecting the terminals of the coil to conductor lands of a circuit board in a surface-mounted state, the board is formed of a soft magnetic material, and the coils are formed on both surfaces of the magnetic board. A chip inductor characterized in that
形の輪郭形状を有する板状であって、その矩形の４隅に
前記コイルの電極が形成されていることを特徴とするチ
ップインダクタ。2. The chip inductor according to claim 1, wherein the substrate is a plate having a rectangular contour shape, and electrodes of the coil are formed at four corners of the rectangle.
コイルを形成する導体パターンを、銅または銅を主とす
る導電材料で形成したことを特徴とするチップインダク
タ。3. The chip inductor according to claim 1 or 2, wherein the conductor pattern forming the coil is formed of copper or a conductive material mainly containing copper.
て、前記コイルを形成する導体パターンを、銀または銀
を主とする導電材料で形成したことを特徴とするチップ
インダクタ。4. The chip inductor according to claim 1, wherein the conductor pattern forming the coil is made of silver or a conductive material mainly containing silver.
て、前記基板に形成されるコイル部の高さよりも、その
基板に形成される前記電極の高さを大きくしたことを特
徴とするチップインダクタ。5. The chip according to claim 1, wherein the height of the electrode formed on the substrate is larger than the height of the coil portion formed on the substrate. Inductor.
さは、実装時に回路基板側となる面の部分だけ、その面
側にて形成されているコイル部の高さよりも選択的に大
きくしたことを特徴とするチップインダクタ。6. The invention according to claim 5, wherein the height of the electrode is selectively larger than the height of the coil portion formed on the surface side only on the surface side that becomes the circuit board side during mounting. Chip inductor characterized by
て、前記コイル部を絶縁塗料等の絶縁保護材で被覆およ
びモールドしたことを特徴とするチップインダクタ。7. The chip inductor according to any one of claims 1 to 6, wherein the coil portion is covered and molded with an insulating protective material such as insulating paint.
て、前記磁性基板の表面に絶縁被覆層を形成し、この被
覆層の上に前記コイルを形成したことを特徴とするチッ
プインダクタ。8. A chip inductor according to claim 1, wherein an insulating coating layer is formed on a surface of the magnetic substrate, and the coil is formed on the coating layer.
て、前記コイルと電極が形成された基板の両面凹部をそ
れぞれ充填材で埋めて、その充填材の表面が電極の表面
と同一面をなすようにしたことを特徴とするチップイン
ダクタ。9. The invention according to any one of claims 1 to 8, wherein recesses on both sides of the substrate on which the coil and the electrode are formed are each filled with a filler, and the surface of the filler is flush with the surface of the electrode. A chip inductor characterized by the fact that it is made.
に軟磁性を持たせたことを特徴とするチップインダク
タ。10. The chip inductor according to claim 9, wherein the filling material has soft magnetism.
前記充填材に軟磁性材を均一な分散状態で混入して軟磁
性を持たせたことを特徴とするチップインダクタ。11. The invention according to claim 9 or 10,
A chip inductor characterized in that a soft magnetic material is mixed in the filler in a uniformly dispersed state so as to have soft magnetism.
おいて、前記充填材で平坦化された面に光学表示マーク
を付したことを特徴とするチップインダクタ。12. The chip inductor according to any one of claims 9 to 11, wherein an optical display mark is provided on a surface flattened by the filling material.
表示マークは、チップインダクタの所定方向に並ぶ複数
本の直線状着色帯により構成されるカラーコードである
ことを特徴とするチップインダクタ。13. The chip inductor according to claim 12, wherein the optical display mark is a color code composed of a plurality of linear colored bands arranged in a predetermined direction of the chip inductor.
ーコードは、複数本の着色帯の色の組合せによってイン
ダクタンス値を表現していることを特徴とするチップイ
ンダクタ。14. The chip inductor according to claim 13, wherein the color code expresses an inductance value by a combination of colors of a plurality of colored bands.
いて、前記磁性基板は絶縁性基板の両面に軟磁性板を積
層した複合型の磁性基板であることを特徴とするチップ
インダクタ。15. The chip inductor according to claim 1, wherein the magnetic substrate is a composite type magnetic substrate in which soft magnetic plates are laminated on both surfaces of an insulating substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001348653A JP2003151829A (en) | 2001-11-14 | 2001-11-14 | Chip inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001348653A JP2003151829A (en) | 2001-11-14 | 2001-11-14 | Chip inductor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003151829A true JP2003151829A (en) | 2003-05-23 |
Family
ID=19161443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001348653A Pending JP2003151829A (en) | 2001-11-14 | 2001-11-14 | Chip inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003151829A (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008061236A (en) * | 2006-08-28 | 2008-03-13 | Avago Technologies General Ip (Singapore) Private Ltd | Improved galvanic isolator |
| US7852186B2 (en) | 2006-08-28 | 2010-12-14 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics |
| US7948067B2 (en) | 2009-06-30 | 2011-05-24 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Coil transducer isolator packages |
| US8061017B2 (en) | 2006-08-28 | 2011-11-22 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Methods of making coil transducers |
| US8093983B2 (en) | 2006-08-28 | 2012-01-10 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Narrowbody coil isolator |
| US8237534B2 (en) | 2007-05-10 | 2012-08-07 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Miniature transformers adapted for use in galvanic isolators and the like |
| US8258911B2 (en) | 2008-03-31 | 2012-09-04 | Avago Technologies ECBU IP (Singapor) Pte. Ltd. | Compact power transformer components, devices, systems and methods |
| US8385043B2 (en) | 2006-08-28 | 2013-02-26 | Avago Technologies ECBU IP (Singapoare) Pte. Ltd. | Galvanic isolator |
| US8427844B2 (en) | 2006-08-28 | 2013-04-23 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Widebody coil isolators |
| US20140145812A1 (en) * | 2012-11-23 | 2014-05-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer inductor and method for manufacturing the same |
| US9019057B2 (en) | 2006-08-28 | 2015-04-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolators and coil transducers |
| US9105391B2 (en) | 2006-08-28 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High voltage hold-off coil transducer |
| JP2016009862A (en) * | 2014-06-24 | 2016-01-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Chip electronic component and manufacturing method of the same and mounting substrate of the same |
| US10607765B2 (en) | 2015-11-19 | 2020-03-31 | Samsung Electro-Mechanics Co., Ltd. | Coil component and board having the same |
| JP2020057804A (en) * | 2014-09-11 | 2020-04-09 | モダ−イノチップス シーオー エルティディー | Power inductor |
| WO2023145106A1 (en) * | 2022-01-27 | 2023-08-03 | Tdk株式会社 | Coil component and circuit board provided with same |
-
2001
- 2001-11-14 JP JP2001348653A patent/JP2003151829A/en active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8093983B2 (en) | 2006-08-28 | 2012-01-10 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Narrowbody coil isolator |
| JP2008061236A (en) * | 2006-08-28 | 2008-03-13 | Avago Technologies General Ip (Singapore) Private Ltd | Improved galvanic isolator |
| US7852186B2 (en) | 2006-08-28 | 2010-12-14 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics |
| JP4654228B2 (en) * | 2006-08-28 | 2011-03-16 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | Improved galvanic isolator |
| US9105391B2 (en) | 2006-08-28 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High voltage hold-off coil transducer |
| US8061017B2 (en) | 2006-08-28 | 2011-11-22 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Methods of making coil transducers |
| US7791900B2 (en) * | 2006-08-28 | 2010-09-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolator |
| US9019057B2 (en) | 2006-08-28 | 2015-04-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolators and coil transducers |
| US8385043B2 (en) | 2006-08-28 | 2013-02-26 | Avago Technologies ECBU IP (Singapoare) Pte. Ltd. | Galvanic isolator |
| US8385028B2 (en) | 2006-08-28 | 2013-02-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolator |
| US8427844B2 (en) | 2006-08-28 | 2013-04-23 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Widebody coil isolators |
| US8237534B2 (en) | 2007-05-10 | 2012-08-07 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Miniature transformers adapted for use in galvanic isolators and the like |
| US8258911B2 (en) | 2008-03-31 | 2012-09-04 | Avago Technologies ECBU IP (Singapor) Pte. Ltd. | Compact power transformer components, devices, systems and methods |
| US7948067B2 (en) | 2009-06-30 | 2011-05-24 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Coil transducer isolator packages |
| US20140145812A1 (en) * | 2012-11-23 | 2014-05-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer inductor and method for manufacturing the same |
| KR101420525B1 (en) * | 2012-11-23 | 2014-07-16 | 삼성전기주식회사 | Multilayer inductor and method for preparing thereof |
| US9035738B2 (en) | 2012-11-23 | 2015-05-19 | Samsung Electro-Mechanics Co., Ltd. | Multilayer inductor and method for manufacturing the same |
| JP2014107548A (en) * | 2012-11-23 | 2014-06-09 | Samsung Electro-Mechanics Co Ltd | Multilayer inductor and method for manufacturing the same |
| JP2016009862A (en) * | 2014-06-24 | 2016-01-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Chip electronic component and manufacturing method of the same and mounting substrate of the same |
| CN105280336A (en) * | 2014-06-24 | 2016-01-27 | 三星电机株式会社 | Chip electronic component, manufacturing method thereof and board having the same mounted thereon |
| JP2016219828A (en) * | 2014-06-24 | 2016-12-22 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Chip electronic component, manufacturing method thereof and mounting board therefor |
| JP2020057804A (en) * | 2014-09-11 | 2020-04-09 | モダ−イノチップス シーオー エルティディー | Power inductor |
| US10607765B2 (en) | 2015-11-19 | 2020-03-31 | Samsung Electro-Mechanics Co., Ltd. | Coil component and board having the same |
| WO2023145106A1 (en) * | 2022-01-27 | 2023-08-03 | Tdk株式会社 | Coil component and circuit board provided with same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11735353B2 (en) | Inductor component and method of manufacturing same | |
| US9349522B2 (en) | Coil component | |
| US8050045B2 (en) | Electronic component and method of manufacturing the same | |
| EP1538638B1 (en) | Method of manufacturing multilayered electronic component and multilayered component | |
| JP4376493B2 (en) | Printed circuit board | |
| KR102632343B1 (en) | Inductor array component and board for mounting the same | |
| JP2003151829A (en) | Chip inductor | |
| US9736942B2 (en) | Coil component, its manufacturing method, and circuit substrate provided with the coil component | |
| US10560066B2 (en) | Electronic component | |
| JP6919194B2 (en) | Coil parts and circuit boards equipped with them | |
| US11646273B2 (en) | Module | |
| JPH11238634A (en) | Planar mounting type coil component | |
| US11887764B2 (en) | Laminated electronic component | |
| US11011291B2 (en) | Laminated electronic component | |
| US20220102044A1 (en) | Coil component | |
| JP5617614B2 (en) | Coil built-in board | |
| JP2002270429A (en) | Inductor component | |
| CN112466597A (en) | Inductor component | |
| CN112786280B (en) | Inductor array component | |
| US20210204456A1 (en) | Module | |
| US11557425B2 (en) | Coil component | |
| US20230317351A1 (en) | Electronic component | |
| CN217114072U (en) | Circuit structure | |
| US11804448B2 (en) | Module | |
| JP7411590B2 (en) | Inductor parts and their manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070319 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070319 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |