JP2003149668A - Signal driving device for displaying image - Google Patents
Signal driving device for displaying imageInfo
- Publication number
- JP2003149668A JP2003149668A JP2001351818A JP2001351818A JP2003149668A JP 2003149668 A JP2003149668 A JP 2003149668A JP 2001351818 A JP2001351818 A JP 2001351818A JP 2001351818 A JP2001351818 A JP 2001351818A JP 2003149668 A JP2003149668 A JP 2003149668A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- image display
- bus
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＡＶ・ＯＡ機器な
どの平面ディスプレイとして用いることのできる液晶表
示装置（Liquid Crystal Display：略してＬＣＤ）等
の画像表示装置に関するものであり、特にポリシリコン
薄膜トランジスタを用いた周辺駆動回路を内蔵したもの
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device such as a liquid crystal display (Liquid Crystal Display: LCD for short) which can be used as a flat display for AV / OA equipment and the like, and particularly to a polysilicon thin film transistor. The present invention relates to a device having a built-in peripheral drive circuit.
【０００２】[0002]
【従来の技術】現在ＬＣＤは、ビデオカメラのビューフ
ァインダーやポケットテレビさらには高精細投写型テレ
ビ、パソコン、ワープロなどの情報表示端末など種々の
分野で応用されてきており、開発、商品化が活発に行わ
れている。特にスイッチング素子としてＴＦＴを用いた
アクティブマトリックス型ＬＣＤの開発は、近年、半導
体材料としてポリシリコン薄膜を用いることにより、画
素のドライバー回路を同一基板上に内蔵する方向に進ん
でいる。一般に、ポリシリコン薄膜トランジスタはアモ
ルファスシリコン薄膜トランジスタよりもキャリア移動
度が大きく、また、ソース・ドレイン領域をゲート電極
と自己整合的に形成することで微細化やゲート・ドレイ
ン間の寄生容量の縮小化を図れるため、高速ドライバー
回路の形成が可能である。そのため、画素とドライバー
回路を一体形成することができ、ＬＣＤの低コスト化と
高精細化を実現できる。2. Description of the Related Art Currently, LCDs have been applied in various fields such as viewfinders for video cameras, pocket TVs, high-definition projection TVs, personal computers, information display terminals such as word processors, and are actively being developed and commercialized. Has been done in. In particular, the development of an active matrix type LCD using a TFT as a switching element has been progressing in recent years to incorporate a driver circuit of a pixel on the same substrate by using a polysilicon thin film as a semiconductor material. Generally, a polysilicon thin film transistor has a higher carrier mobility than an amorphous silicon thin film transistor, and by forming the source / drain regions in a self-aligned manner with the gate electrode, miniaturization and reduction of parasitic capacitance between the gate and drain can be achieved. Therefore, a high speed driver circuit can be formed. Therefore, the pixel and the driver circuit can be integrally formed, and cost reduction and high definition of the LCD can be realized.
【０００３】ポリシリコン薄膜トランジスタを用いた周
辺駆動回路を内蔵した液晶表示装置用回路基板の構成図
の一例を図５に示す。同図中、１は走査信号線、２は映
像信号線で、表示画面部分にはマトリックス状に画素ト
ランジスタ３と画素電極４、図中には示していないが蓄
積容量等が配置されている。走査信号線１は走査線駆動
回路５（回路は一部のみ図示）に接続されているが、こ
こでは走査線駆動回路５の内部構成等の説明は省略す
る。FIG. 5 shows an example of a block diagram of a circuit board for a liquid crystal display device having a built-in peripheral drive circuit using a polysilicon thin film transistor. In the figure, 1 is a scanning signal line, 2 is a video signal line, and pixel transistors 3 and pixel electrodes 4 are arranged in a matrix on the display screen portion, and storage capacitors and the like, which are not shown, are arranged. The scanning signal line 1 is connected to the scanning line driving circuit 5 (only a part of the circuit is shown), but the description of the internal configuration of the scanning line driving circuit 5 is omitted here.
【０００４】一方、映像信号線２は信号線駆動回路６に
接続されている。映像信号線２は、映像信号書き込みト
ランジスタであるトランスファゲートトランジスタ７ａ
に接続され、シフトレジスタ部８からの制御信号によ
り、トランスファゲートトランジスタ７ａが動作し、信
号配線７ｂからの映像信号が映像信号線２に書き込まれ
る構成になっている。信号配線７ｂは白黒表示パネルで
は図４に示したように１本であるが、カラー表示パネル
ではＲ，Ｇ，Ｂの３色に対応した３本の信号配線が必要
である。シフトレジスタ部８にはバス配線９ａ，９ｂ
と、これに接続された薄膜トランジスタ１０を有してい
る。On the other hand, the video signal line 2 is connected to the signal line drive circuit 6. The video signal line 2 is a transfer gate transistor 7a which is a video signal writing transistor.
The transfer gate transistor 7a is operated by the control signal from the shift register section 8 and the video signal from the signal wiring 7b is written to the video signal line 2. In the monochrome display panel, there is one signal wiring 7b as shown in FIG. 4, but in the color display panel, three signal wirings corresponding to three colors of R, G and B are required. The shift register unit 8 has bus wirings 9a and 9b.
And a thin film transistor 10 connected thereto.
【０００５】このような薄膜トランジスタに信号を入力
するバス配線は、シフトレジスタ部８の他にも、走査線
駆動回路５に接続されるバス配線９ｃ，９ｄ、プリチャ
ージ回路１１に接続されるバス配線９ｅ，９ｆ等の周辺
回路に多数存在している。これらのバス配線は、表示画
面部分を囲むように配線されているので、配線長が長
く、面積が大きい配線となっている。Bus wirings for inputting signals to such thin film transistors include, in addition to the shift register section 8, bus wirings 9c and 9d connected to the scanning line driving circuit 5 and bus wirings connected to the precharge circuit 11. There are many peripheral circuits such as 9e and 9f. Since these bus wirings are wired so as to surround the display screen portion, the wirings have a long wiring length and a large area.
【０００６】一方、バス配線９ａ〜９ｆ等は、外部入力
端子１２を通して、入力信号を整形する外部回路部１３
に接続されている。以上のような薄膜トランジスタ回路
基板に、液晶、対向電極、バックライト及び偏光板等の
周辺部材を加えて、液晶表示装置が構成される。On the other hand, the bus wirings 9a to 9f and the like pass through the external input terminal 12 and the external circuit portion 13 for shaping the input signal.
It is connected to the. A liquid crystal display device is configured by adding peripheral members such as a liquid crystal, a counter electrode, a backlight and a polarizing plate to the thin film transistor circuit substrate as described above.
【０００７】図６は、図５における従来の外部入力端子
１２からシフトレジスタ部８を構成する薄膜トランジス
タ１０までのバス配線９ａ，９ｂの構成を説明する平面
レイアウト図である。図６に示したように、バス配線９
ａは外部入力端子１２から薄膜トランジスタのゲート電
極１４までを直接接続している。また、バス配線９ｂは
外部入力端子１２から薄膜トランジスタのソース電極１
５までを直接接続している。なお、ここでは外部入力端
子１２からシフトレジスタ部８を構成する薄膜トランジ
スタ１０までのバス配線９ａ，９ｂの構成を図示した
が、走査信号回路５に接続されるバス配線９ｃ，９ｄ、
プリチャージ回路１１に接続されるバス配線９ｅ，９ｆ
等についても、同様の構成になっている。FIG. 6 is a plan layout diagram for explaining the structure of the bus lines 9a and 9b from the conventional external input terminal 12 to the thin film transistor 10 forming the shift register section 8 in FIG. As shown in FIG. 6, the bus wiring 9
a directly connects the external input terminal 12 to the gate electrode 14 of the thin film transistor. Further, the bus line 9b is connected to the source electrode 1 of the thin film transistor from the external input terminal 12.
Up to 5 are directly connected. Although the configuration of the bus wirings 9a and 9b from the external input terminal 12 to the thin film transistor 10 included in the shift register unit 8 is illustrated here, the bus wirings 9c and 9d connected to the scanning signal circuit 5 are illustrated.
Bus wirings 9e and 9f connected to the precharge circuit 11
Etc. have the same configuration.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、前記の
ような液晶表示装置では、外部入力端子１２と薄膜トラ
ンジスタのゲート電極１４とをバス配線９ａにて直接接
続し、外部入力端子１２と薄膜トランジスタのソース電
極１５とをバス配線９ｂにて直接接続することにより、
配線抵抗を下げることができるという利点がある反面、
基板に半導体のＳｉ基板よりも比抵抗が非常に大きい透
光性ガラス基板等の絶縁性基板を用いるため、静電気に
よる破壊が多発し、歩留まりが極端に悪くなるという課
題があった。However, in the liquid crystal display device as described above, the external input terminal 12 and the gate electrode 14 of the thin film transistor are directly connected by the bus wiring 9a, and the external input terminal 12 and the source electrode of the thin film transistor are connected. By directly connecting 15 with the bus wiring 9b,
While there is an advantage that wiring resistance can be reduced,
Since an insulating substrate such as a translucent glass substrate having a resistivity much higher than that of a semiconductor Si substrate is used as the substrate, there is a problem that breakdown due to static electricity frequently occurs and the yield is extremely deteriorated.
【０００９】特に最近は、液晶表示装置用に数十ｃｍク
ラスの大型基板を用いるため、基板搬送の際に静電気が
誘起されてしまう。各工程で金属プレート間を基板が搬
送される際、プレートと基板の接触、分離を繰り返して
いるうちに剥離帯電が発生しているのである。Particularly, recently, since a large substrate of several tens of cm class is used for a liquid crystal display device, static electricity is induced when the substrate is transported. When the substrate is transported between the metal plates in each step, peeling electrification occurs during repeated contact and separation between the plate and the substrate.
【００１０】この他にも、ドライエッチング工程等のプ
ラズマ工程中のチャージアップ等によっても帯電が発生
している。このように静電気が発生すると、バス配線の
ような配線長が長く面積が大きいパターンはチャージア
ップされやすく、ディスチャージの際にバス配線と薄膜
トランジスタや外部入力端子との間で放電し、素子破壊
を起こしたり、配線の交差部での絶縁破壊によるショー
ト不良等が多発するため、大きな問題となっていた。ま
た、素子が完全に破壊しない場合でも、素子の寿命信頼
性が著しく短くなるという問題が発生した。In addition to this, charging is also generated by charge-up during a plasma process such as a dry etching process. When static electricity is generated in this way, a pattern with a long wire length and a large area such as a bus wire is easily charged up, and when discharged, it is discharged between the bus wire and the thin film transistor or the external input terminal, causing element destruction. In addition, short-circuit defects and the like frequently occur due to dielectric breakdown at the intersections of wirings, which has been a serious problem. Further, even when the element is not completely destroyed, there is a problem that the life reliability of the element is significantly shortened.
【００１１】本発明は、上記の問題を解決するためにな
されたものであり、製造工程における静電破壊を回避
し、歩留まりを向上させることのできる画像表示用信号
駆動装置および画像表示装置を得ることを目的とする。The present invention has been made to solve the above problems, and obtains an image display signal driving device and an image display device capable of avoiding electrostatic breakdown in the manufacturing process and improving the yield. The purpose is to
【００１２】[0012]
【課題を解決するための手段】上記の目的を達成するた
めに、第１の本発明（請求項１に対応）は、絶縁性基板
上に形成された薄膜トランジスタを少なくとも有する駆
動回路と、前記薄膜トランジスタに信号入力を与える外
部回路と前記薄膜トランジスタとを接続するバス配線
と、前記バス配線上に、前記薄膜トランジスタと並列接
続するように設けられ、前記バス配線を伝播する静電気
を放電させる静電保護手段とを備えた画像表示用信号駆
動装置である。In order to achieve the above object, a first invention (corresponding to claim 1) is a drive circuit having at least a thin film transistor formed on an insulating substrate, and the thin film transistor. A bus line connecting the thin film transistor and an external circuit for applying a signal input to the thin film transistor; and an electrostatic protection unit provided on the bus line so as to be connected in parallel with the thin film transistor and discharging static electricity propagating through the bus line. An image display signal drive device including:
【００１３】また、第２の本発明（請求項２に対応）
は、前記静電保護手段は、前記静電気を前記駆動回路の
正および／または負の電源電圧側に放電させる第１の本
発明の画像表示用信号駆動装置である。A second aspect of the present invention (corresponding to claim 2)
Is the image display signal drive device according to the first aspect of the present invention, wherein the electrostatic protection means discharges the static electricity to the positive and / or negative power supply voltage side of the drive circuit.
【００１４】また、第３の本発明（請求項３に対応）
は、前記静電保護手段は、前記駆動回路の正および／ま
たは負の電源電圧と接続している電源電圧線を放電用に
用い、前記電源電圧線は、画像表示領域の周囲に設けら
れたループ状の形状を有している第２の本発明の画像表
示用信号駆動装置である。A third aspect of the present invention (corresponding to claim 3)
The electrostatic protection means uses a power supply voltage line connected to the positive and / or negative power supply voltage of the drive circuit for discharging, and the power supply voltage line is provided around the image display region. It is a signal drive device for image display of the second invention having a loop shape.
【００１５】また、第４の本発明（請求項４に対応）
は、前記静電保護手段は、抵抗素子を有する第１から第
３のいずれかの本発明の画像表示用信号駆動装置であ
る。A fourth invention (corresponding to claim 4)
The electrostatic protection means is the image display signal drive device according to any one of the first to third aspects of the present invention, which has a resistance element.
【００１６】また、第５の本発明（請求項５に対応）
は、前記静電保護手段は、ＴＦＴダイオードを有する第
１から第３のいずれかの本発明の画像表示用信号駆動装
置である。The fifth invention (corresponding to claim 5)
The electrostatic protection means is the image display signal drive device according to any one of the first to third aspects of the present invention, which has a TFT diode.
【００１７】また、第６の本発明（請求項６に対応）
は、前記バス配線に入力される信号は、周波数が３０ｋ
Ｈｚ以下の信号である第１から第３のいずれかの本発明
の画像表示用信号駆動装置である。A sixth aspect of the present invention (corresponding to claim 6)
The signal input to the bus line has a frequency of 30k.
The image display signal driving device according to any one of the first to third aspects of the present invention, which is a signal of Hz or less.
【００１８】また、第７の本発明（請求項７に対応）
は、前記バス配線に入力される信号は、直流電圧信号で
ある第１から第３のいずれかの本発明の画像表示用信号
駆動装置である。A seventh aspect of the present invention (corresponding to claim 7)
The signal input to the bus line is the image display signal driving device according to any one of the first to third aspects of the present invention, which is a DC voltage signal.
【００１９】また、第８の本発明（請求項８に対応）
は、前記バス配線の総面積と、前記バス配線に接続され
る前記薄膜トランジスタのゲート電極と半導体層との重
畳部分の面積の比が、１：１００より大きい第１から第
３のいずれかの本発明の画像表示用信号駆動装置であ
る。The eighth aspect of the present invention (corresponding to claim 8)
Is a book in which the ratio of the total area of the bus wiring to the area of the overlapping portion of the gate electrode of the thin film transistor connected to the bus wiring and the semiconductor layer is larger than 1: 100. It is a signal drive device for image display of the invention.
【００２０】また、第９の本発明（請求項９に対応）
は、前記薄膜トランジスタが、ポリシリコン薄膜トラン
ジスタである第１から第３のいずれかの本発明の画像表
示用信号駆動装置である。The ninth invention (corresponding to claim 9)
Is the image display signal drive device according to any one of the first to third aspects of the present invention, wherein the thin film transistor is a polysilicon thin film transistor.
【００２１】また、第１０の本発明（請求項１０に対
応）は、第１から第９のいずれか本発明の画像表示用信
号駆動装置と、前記画像表示用装置によって画像を表示
する表示パネルとを備えた画像表示装置である。A tenth aspect of the present invention (corresponding to claim 10) is the image display signal driving apparatus according to any one of the first to ninth aspects of the present invention, and a display panel for displaying an image by the image display apparatus. And an image display device including.
【００２２】本発明によれば、製造工程中の静電気起因
の薄膜トランジスタ素子破壊等を防止することができる
ので、画像表示装置の歩留まりを向上させることがで
き、寿命信頼性も向上させることができる。According to the present invention, it is possible to prevent destruction of thin film transistor elements due to static electricity during the manufacturing process, so that the yield of the image display device can be improved and the life reliability can be improved.
【００２３】また、以上のような本発明は、その一例と
して、薄膜トランジスタは、ポリシリコン薄膜トランジ
スタから成ることが望ましい。また、前記液晶表示装置
においては、静電保護素子として作用する駆動回路が、
抵抗素子から成ることが望ましい。また、前記液晶表示
装置においては、静電保護素子として作用する駆動回路
が、複数のＴＦＴダイオードから成ることが望ましい。
また、前記液晶表示装置においては、バス配線が、電源
線の接続に用いる電源用端子を除いた外部入力端子と周
辺駆動回路の薄膜トランジスタとを接続する配線である
ことが望ましい。また、前記液晶表示装置においては、
バス配線に入力される信号が、直流電圧信号であること
が望ましい。また、前記液晶表示装置においては、バス
配線に入力される信号が、周波数が３０ｋＨｚ以下の信
号であることが望ましい。また、前記液晶表示装置にお
いては、バス配線の総面積と、前記バス配線に接続され
る薄膜トランジスタのゲート電極と半導体層との重畳部
分の面積の比が１００倍以上であることが望ましい。Further, in the present invention as described above, as an example thereof, it is desirable that the thin film transistor is a polysilicon thin film transistor. Further, in the liquid crystal display device, the drive circuit acting as an electrostatic protection element,
It is preferably composed of a resistance element. Further, in the liquid crystal display device, it is desirable that the drive circuit acting as an electrostatic protection element is composed of a plurality of TFT diodes.
Further, in the liquid crystal display device, it is preferable that the bus wiring is a wiring that connects the external input terminal except the power supply terminal used for connecting the power supply line and the thin film transistor of the peripheral drive circuit. In the liquid crystal display device,
It is desirable that the signal input to the bus line be a DC voltage signal. Further, in the liquid crystal display device, it is desirable that the signal input to the bus line is a signal having a frequency of 30 kHz or less. Further, in the liquid crystal display device, it is desirable that the ratio of the total area of the bus wiring to the area of the overlapping portion of the gate electrode of the thin film transistor connected to the bus wiring and the semiconductor layer is 100 times or more.
【００２４】[0024]
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図１〜図４を用いて説明する。図１及び図３は、そ
れぞれ、実施の形態１及び実施の形態２を説明するため
の簡単な回路図であり、図２及び図４は、それぞれ実施
の形態１及び実施の形態２の静電気保護回路部の拡大図
であり、全図を通して同一符号は同一対象物を示すもの
とする。なお、周辺駆動回路を内蔵した液晶表示装置の
構成は、従来例と同じであるので、説明は省略する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIGS. 1 and 3 are simple circuit diagrams for explaining Embodiment 1 and Embodiment 2, respectively, and FIGS. 2 and 4 are electrostatic protection of Embodiment 1 and Embodiment 2, respectively. It is an enlarged view of a circuit portion, and the same reference numerals denote the same objects throughout the drawings. The configuration of the liquid crystal display device incorporating the peripheral drive circuit is the same as that of the conventional example, and thus the description thereof is omitted.
【００２５】（実施の形態１）以下に、本発明の実施の
形態１について説明する。(Embodiment 1) Embodiment 1 of the present invention will be described below.
【００２６】図１は、液晶表示パネルを有する液晶表示
装置において、外部入力端子１２から信号線駆動回路９
までの構成を説明する回路図であり、図２はその一部を
示す拡大図である。FIG. 1 shows a liquid crystal display device having a liquid crystal display panel, from an external input terminal 12 to a signal line drive circuit 9.
FIG. 2 is a circuit diagram for explaining the configuration up to, and FIG. 2 is an enlarged view showing a part thereof.
【００２７】まず、図１について説明する。同図中、６
は信号線駆動回路、８は信号線駆動回路６を構成するシ
フトレジスタ部、１２は入力信号を整形する外部回路部
１３からの信号を受け取る外部入力端子、９ａ，９ｂは
外部入力端子１２とシフトレジスタ部８を構成する、ポ
リシリコン薄膜トランジスタである薄膜トランジスタ１
０へ所望の信号を入力するためのバス配線、９ｇは外部
入力端子からシフトレジスタ部８や走査線駆動回路やプ
リチャージ回路等の周辺駆動回路部（図中には示してい
ない）へ負電源電圧を供給するためのバス配線であり、
負電源電圧を供給するためのバス配線９ｇは、表示領域
の外周を囲むように、ループ上に設けられている。First, FIG. 1 will be described. 6 in the figure
Is a signal line drive circuit, 8 is a shift register unit that constitutes the signal line drive circuit 6, 12 is an external input terminal that receives a signal from the external circuit unit 13 that shapes the input signal, and 9a and 9b are shifted with the external input terminal 12 A thin film transistor 1 which is a polysilicon thin film transistor and which constitutes the register unit 8
Bus wiring for inputting a desired signal to 0, 9g is a negative power source from the external input terminal to the shift register unit 8 and the peripheral drive circuit units (not shown in the figure) such as the scanning line drive circuit and the precharge circuit. Bus wiring for supplying voltage,
The bus wiring 9g for supplying the negative power supply voltage is provided on the loop so as to surround the outer periphery of the display area.
【００２８】また、バス配線９ａ，９ｂ上であって、シ
フトレジスタ部８と外部入力端子１２との間には、薄膜
トランジスタ１０に対する静電保護素子として作用する
静電気保護回路１６ａが接続されている。この負電源電
圧は、特に制限されないが、０〜―６Ｖ程度の負の電源
電圧とされる。An electrostatic protection circuit 16a, which functions as an electrostatic protection element for the thin film transistor 10, is connected between the shift register section 8 and the external input terminal 12 on the bus lines 9a and 9b. The negative power supply voltage is not particularly limited, but is a negative power supply voltage of about 0 to -6V.
【００２９】したがって、外部回路部１３からの外部入
力端子１２へ入力された信号は、バス配線９ａ，９ｂを
通して薄膜トランジスタのゲート電極１４及びソース電
極１５へ直接入力されるのではなく、入力手前で静電気
保護回路１６ａを介して入力される構成になっている。Therefore, the signal input to the external input terminal 12 from the external circuit section 13 is not directly input to the gate electrode 14 and the source electrode 15 of the thin film transistor through the bus wirings 9a and 9b, but static electricity is input before the input. The input is made via the protection circuit 16a.
【００３０】また、外部入力端子１２に対して、薄膜ト
ランジスタ１０と、静電気保護回路１６ａとは並列接続
した構成を有している。The thin film transistor 10 and the electrostatic protection circuit 16a are connected in parallel to the external input terminal 12.
【００３１】次に、図２について説明する。図２は、静
電気保護回路１６ａの構成を示す拡大図である。同図
中、１７ａ及び１７ｂは入力端子１８ａ，１８ｂ及び出
力端子１９ａ，１９ｂを備えた、所望の抵抗値を有する
２端子の抵抗素子である。抵抗素子１７ａの出力端子１
９ａは薄膜トランジスタ１０のゲート電極１４とバス配
線９ａの間に接続され、抵抗素子１７ｂの出力端子１９
ｂは薄膜トランジスタ１０のソース電極１５とバス配線
９ｂの間に接続され、抵抗素子１７ａ及び１７ｂの入力
端子１８ａ，１８ｂは、シフトレジスタ部８に負電源電
圧を供給するためのバス配線９ｇに接続された構成とな
っている。Next, FIG. 2 will be described. FIG. 2 is an enlarged view showing the configuration of the electrostatic protection circuit 16a. In the figure, 17a and 17b are two-terminal resistance elements having input terminals 18a and 18b and output terminals 19a and 19b and having a desired resistance value. Output terminal 1 of resistance element 17a
9a is connected between the gate electrode 14 of the thin film transistor 10 and the bus line 9a, and is connected to the output terminal 19 of the resistance element 17b.
b is connected between the source electrode 15 of the thin film transistor 10 and the bus line 9b, and the input terminals 18a and 18b of the resistance elements 17a and 17b are connected to the bus line 9g for supplying the negative power supply voltage to the shift register section 8. It has been configured.
【００３２】本実施の形態により、静電気起因の素子破
壊が大幅に低減され、液晶表示装置の歩留まり及び素子
の寿命信頼性を大幅に向上させることができる。このこ
とは、下記の理由によるものである。According to the present embodiment, the breakdown of elements due to static electricity can be greatly reduced, and the yield of the liquid crystal display device and the reliability of life of the elements can be greatly improved. This is due to the following reasons.
【００３３】信号線駆動回路６のシフトレジスタ部８を
構成する薄膜トランジスタと、外部入力端子とシフトレ
ジスタ部の薄膜トランジスタとを接続するバス配線の間
に静電気保護回路となる抵抗素子を挿入したことによ
り、薄膜トランジスタ回路基板の製造工程中に、外部入
力端子とシフトレジスタ部の薄膜トランジスタを接続す
るバス配線上に侵入した静電気は、抵抗素子１７ａ、１
７ｂを通して負電源電圧線の方へ放電され、ここで吸収
される。By inserting a resistance element serving as an electrostatic protection circuit between the thin film transistor forming the shift register section 8 of the signal line driving circuit 6 and the bus wiring connecting the external input terminal and the thin film transistor of the shift register section, During the manufacturing process of the thin film transistor circuit board, static electricity that has entered on the bus wiring connecting the external input terminal and the thin film transistor of the shift register section is generated by the resistance elements 17a and 1a.
It is discharged to the negative power supply voltage line through 7b and absorbed there.
【００３４】このとき、抵抗素子１７ａ、１７ｂと薄膜
トランジスタ１０とは並列接続されているため、静電気
の電圧は、抵抗素子１７ａ、１７ｂと薄膜トランジスタ
１０の形成する入力容量との両方に印加されるが、抵抗
素子１７ａ、１７ｂを通して急速に放電される。静電気
が侵入したことにより、瞬間的に印加される高電圧が、
抵抗素子１７ａ、１７ｂを通して放電され、通常動作時
の電圧レベルに戻るのに要する時間が数μ秒のオーダー
であるのに対し、薄膜トランジスタ１０が静電破壊され
るのに要する時間は数分のオーダーであるので、薄膜ト
ランジスタ１０のゲート等が静電破壊されることはな
い。At this time, since the resistance elements 17a and 17b and the thin film transistor 10 are connected in parallel, the electrostatic voltage is applied to both the resistance elements 17a and 17b and the input capacitance formed by the thin film transistor 10. It is rapidly discharged through the resistance elements 17a and 17b. The high voltage applied momentarily due to the invasion of static electricity
The time required for discharging through the resistance elements 17a and 17b and returning to the voltage level during normal operation is of the order of several microseconds, whereas the time required for electrostatic breakdown of the thin film transistor 10 is of the order of minutes. Therefore, the gate or the like of the thin film transistor 10 is not electrostatically destroyed.
【００３５】また、負電源電圧を供給するためのバス配
線９ｇは、表示領域の外周部を囲むように設けられた配
線であるので、静電気が薄膜トランジスタ回路基板上の
配線に侵入し、抵抗素子１７ａ、１７ｂから放電されて
きた場合、これを分散，吸収する。Further, since the bus wiring 9g for supplying the negative power supply voltage is a wiring provided so as to surround the outer peripheral portion of the display area, static electricity enters the wiring on the thin film transistor circuit substrate, and the resistance element 17a. , 17b, it is dispersed and absorbed.
【００３６】また、薄膜トランジスタ回路基板の外部入
力端子にプローブを当てて検査する工程においても、例
えばバス配線９ｇ（負電源電圧線）に０Ｖの電圧を印加
しておけば、外部入力端子とシフトレジスタ部８の薄膜
トランジスタ１０を接続するバス配線９ａ、９ｂ上に静
電気が侵入しても、抵抗素子１７ａ、１７ｂを介して、
バス配線９ｇから負電源電圧側へ静電気が吸収される。Also, in the step of inspecting by applying a probe to the external input terminal of the thin film transistor circuit substrate, if a voltage of 0 V is applied to the bus wiring 9g (negative power supply voltage line), for example, the external input terminal and the shift register Even if static electricity enters on the bus wirings 9a and 9b connecting the thin film transistor 10 of the part 8, the resistance elements 17a and 17b are used to
Static electricity is absorbed from the bus wiring 9g to the negative power supply voltage side.
【００３７】一方、製造工程が終了し、実際に外部入力
端子１２から、信号電圧が供給される場合、外部入力端
子１２に接続されたバス配線９ａ、９ｂの配線抵抗と、
抵抗素子１７ａ、１７ｂの抵抗との抵抗値の比は、１：
１０5程度であるため、外部入力端子１２から信号電圧
が供給される場合、抵抗素子１７ａ、１７ｂによる電圧
降下はほとんど生じず、信号電圧は薄膜トランジスタ１
０に安定して供給される。On the other hand, when the manufacturing process is completed and the signal voltage is actually supplied from the external input terminal 12, the wiring resistances of the bus wirings 9a and 9b connected to the external input terminal 12,
The ratio of the resistance value to the resistance of the resistance elements 17a and 17b is 1:
Since it is about 10 5 , when the signal voltage is supplied from the external input terminal 12, the voltage drop due to the resistance elements 17a and 17b hardly occurs, and the signal voltage is the thin film transistor 1
Stable supply to 0.
【００３８】以上により、シフトレジスタ部の薄膜トラ
ンジスタのしきい値電圧の変動による動作不良やシフト
レジスタ部の配線の交差部での絶縁破壊によるショート
不良等の問題は、すべて解決される。As described above, all the problems such as a malfunction due to the fluctuation of the threshold voltage of the thin film transistor in the shift register section and a short circuit failure due to the dielectric breakdown at the intersection of the shift register section wiring can be solved.
【００３９】なお、本実施の形態では、静電気保護回路
を、シフトレジスタ部の薄膜トランジスタとバス配線の
間に挿入したが、薄膜トランジスタと並列回路を形成で
きるのであれば、外部入力端子１２からシフトレジスタ
部８までのバス配線上のどの場所に形成してもよい。ま
た、本実施の形態では、静電気保護回路として抵抗素子
を用いたが、これに限るものではなく、後述のＴＦＴダ
イオード等を用いても、ＴＦＴダイオードと抵抗素子を
組み合わせて用いてもかまわない。In this embodiment, the electrostatic protection circuit is inserted between the thin film transistor of the shift register section and the bus wiring. However, if a parallel circuit can be formed with the thin film transistor, the shift register section is connected from the external input terminal 12. It may be formed anywhere on the bus wiring up to 8. In addition, although the resistance element is used as the electrostatic protection circuit in the present embodiment, the present invention is not limited to this, and a TFT diode described later or the like, or a combination of the TFT diode and the resistance element may be used.
【００４０】また、ループ状のバス配線９ｇは負電源電
圧側の電源電圧線であるとして説明を行ったが、正の電
源電圧側の電源電圧線であってもよい。Although the loop-shaped bus line 9g is described as the power supply voltage line on the negative power supply voltage side, it may be a power supply voltage line on the positive power supply voltage side.
【００４１】（実施の形態２）以下に、本発明の実施の
形態２について説明する。(Second Embodiment) A second embodiment of the present invention will be described below.
【００４２】図３は、液晶表示パネルを有する液晶表示
装置において、外部入力端子から信号線駆動回路までの
構成を説明する回路図であり、図４はその一部を示す拡
大図である。FIG. 3 is a circuit diagram for explaining the configuration from the external input terminal to the signal line drive circuit in a liquid crystal display device having a liquid crystal display panel, and FIG. 4 is an enlarged view showing a part thereof.
【００４３】まず、図３について説明する。同図中、６
は信号線駆動回路、８は信号線駆動回路６を構成するシ
フトレジスタ部、１２は入力信号を整形する外部回路部
１３からの信号を受け取る外部入力端子、９ａ，９ｂは
外部入力端子１２とシフトレジスタ部８へ所望の信号を
入力するためのバス配線、９ｇ，９ｈはそれぞれ外部入
力端子からシフトレジスタ部８や（図中には示していな
いが）走査線駆動回路やプリチャージ回路等の周辺駆動
回路部へ負電源電圧，正電源電圧を供給するためのバス
配線であり、バス配線９ｇ、９ｈは、それぞれ表示領域
の外周部を囲むようにループ状に設けられている。First, FIG. 3 will be described. 6 in the figure
Is a signal line drive circuit, 8 is a shift register unit that constitutes the signal line drive circuit 6, 12 is an external input terminal that receives a signal from the external circuit unit 13 that shapes the input signal, and 9a and 9b are shifted with the external input terminal 12 Bus wirings for inputting a desired signal to the register unit 8, 9g and 9h are respectively provided from the external input terminals to the periphery of the shift register unit 8 and the scanning line drive circuit (not shown) and the precharge circuit. Bus wirings 9g and 9h are bus wirings for supplying a negative power supply voltage and a positive power supply voltage to the drive circuit portion, and are provided in a loop shape so as to surround the outer peripheral portion of the display area.
【００４４】また、バス配線９ａ，９ｂ，９ｇ，９ｈと
外部入力端子１２の間には、外部入力端子１２に対する
静電保護素子として作用する静電気保護回路１６ｂが接
続されている。この負電源電圧及び正電源電圧は、特に
制限されないが、それぞれ０〜―６Ｖ及び＋９〜１２Ｖ
程度の負及び正の電源電圧とされる。外部回路部１３か
らの外部入力端子１２へ入力された信号は、バス配線９
ａ，９ｂ側へ直接入力されるのではなく、入力手前で静
電気保護回路１６ｂを介して入力される構成になってい
る。Further, an electrostatic protection circuit 16b which acts as an electrostatic protection element for the external input terminal 12 is connected between the bus wirings 9a, 9b, 9g, 9h and the external input terminal 12. The negative power supply voltage and the positive power supply voltage are not particularly limited, but are 0 to -6V and +9 to 12V, respectively.
Negative and positive power supply voltages are used. The signal input from the external circuit section 13 to the external input terminal 12 is transferred to the bus wiring 9
The input is not directly input to the a and 9b sides, but is input via the electrostatic protection circuit 16b before the input.
【００４５】また、外部入力端子１２からみて、薄膜ト
ランジスタと静電気保護回路１６ｂとは並列接続した構
成を有している。なお、本実施の形態において、信号線
駆動回路６の構成は、実施の形態１と同様である。Further, as viewed from the external input terminal 12, the thin film transistor and the electrostatic protection circuit 16b are connected in parallel. In the present embodiment, the configuration of the signal line drive circuit 6 is the same as that of the first embodiment.
【００４６】次に、図４について説明する。図４は、静
電気保護回路１６ｂの構成を示す拡大図である。同図
中、２０ａ及び２０ｂはＴＦＴダイオードであり、外部
入力端子１２と負電源電圧及び正電源電圧を供給するた
めのバス配線９ｇ及び９ｈとの間に設けられている。Next, FIG. 4 will be described. FIG. 4 is an enlarged view showing the configuration of the electrostatic protection circuit 16b. In the figure, 20a and 20b are TFT diodes, which are provided between the external input terminal 12 and the bus wirings 9g and 9h for supplying the negative power supply voltage and the positive power supply voltage.
【００４７】ＴＦＴダイオード２０ａは、バス配線９
ｈ、バス配線９ｇ、およびシフトレジスタ部８へ所望の
信号を入力するためのバス配線９ａと接続しており、Ｔ
ＦＴダイオード２０ｂは、バス配線９ｈ、バス配線９ｇ
およびシフトレジスタ部８へ所望の信号を入力するため
のバス配線９ｂと接続している。The TFT diode 20a is connected to the bus wiring 9
h, the bus wiring 9g, and the bus wiring 9a for inputting a desired signal to the shift register unit 8,
The FT diode 20b has a bus wiring 9h and a bus wiring 9g.
And a bus line 9b for inputting a desired signal to the shift register section 8.
【００４８】ＴＦＴダイオード２０ａ、２０ｂは、ゲー
ト及びソースが共通結合されるダイオード形態とされる
２個の２端子動作ＰチャネルＭＯＳＴＦＴによって構成
され、外部入力端子１２とシフトレジスタ部８へ所望の
信号を入力するためのバス配線９ａ，９ｂ上に印加され
る高電圧を吸収する。The TFT diodes 20a and 20b are composed of two two-terminal operation P-channel MOSTFTs in the form of a diode in which the gate and the source are commonly coupled, and a desired signal is supplied to the external input terminal 12 and the shift register section 8. It absorbs the high voltage applied on the bus lines 9a and 9b for input.
【００４９】本実施の形態を採用することにより、静電
気起因の素子破壊が大幅に低減され、液晶表示装置の歩
留まり及び素子の寿命信頼性を大幅に向上させることが
できる。By adopting this embodiment, the breakdown of elements due to static electricity can be greatly reduced, and the yield of the liquid crystal display device and the reliability of the life of the elements can be greatly improved.
【００５０】このことは、下記の理由によるものであ
る。外部入力端子１２と、信号線駆動回路６のシフトレ
ジスタ部８とを接続するバス配線９ａ、９ｂに静電気保
護回路となるＴＦＴダイオードを挿入し、負電源電圧線
と接続したバス配線９ｇ、正電源電圧線と接続したバス
配線９ｈにそれぞれ接続したことにより、薄膜トランジ
スタ回路基板の製造工程中に、外部入力端子１２と信号
線駆動回路６のシフトレジスタ部８を接続するバス配線
９ａ、９ｂに侵入した静電気のうち、バス配線９ａに侵
入したものは、ＴＦＴダイオード２０ａによってバス配
線９ｇまたはバス配線９ｈを介して負電源側または正電
源側に放電され、バス配線９ｂに侵入したものは、ＴＦ
Ｔダイオード２０ｂによってバス配線９ｈまたはバス配
線９９を介して正電源側または負電源側の方へ放電さ
れ、ここで吸収される。This is because of the following reasons. A bus wiring 9g, in which a TFT diode serving as an electrostatic protection circuit is inserted into the bus wirings 9a and 9b connecting the external input terminal 12 and the shift register section 8 of the signal line driving circuit 6 and connected to the negative power supply voltage line, a positive power supply By connecting to the bus lines 9h connected to the voltage lines respectively, the bus lines 9a and 9b connecting the external input terminal 12 and the shift register portion 8 of the signal line drive circuit 6 are invaded during the manufacturing process of the thin film transistor circuit board. The static electricity that has entered the bus wiring 9a is discharged by the TFT diode 20a to the negative power supply side or the positive power supply side through the bus wiring 9g or the bus wiring 9h, and the static electricity that has entered the bus wiring 9b is TF.
The T diode 20b discharges toward the positive power supply side or the negative power supply side through the bus wiring 9h or the bus wiring 99 and is absorbed there.
【００５１】このとき、ＴＦＴダイオード２０ａ、２０
ｂと薄膜トランジスタとは並列接続されているため、静
電気の電圧は、ＴＦＴダイオード２０ａ、２０ｂと薄膜
トランジスタの形成する入力容量との両方に印加される
が、ＴＦＴダイオード２０ａ、２０ｂを通して急速に放
電される。静電気が侵入したことにより瞬間的に印加さ
れる高電圧は、ＴＦＴダイオード２０ａ、２０ｂを通し
て放電され、通常動作の電圧レベルにもどるのに要する
時間が数μ秒のオーダーであるのに対し、薄膜トランジ
スタが静電破壊されるのに要する時間は数分のオーダー
であるので、薄膜トランジスタのゲート等が静電破壊さ
れることはない。At this time, the TFT diodes 20a, 20
Since b and the thin film transistor are connected in parallel, the electrostatic voltage is applied to both the TFT diodes 20a and 20b and the input capacitance formed by the thin film transistor, but is rapidly discharged through the TFT diodes 20a and 20b. The high voltage that is instantaneously applied due to the invasion of static electricity is discharged through the TFT diodes 20a and 20b, and the time required to return to the voltage level of normal operation is on the order of several microseconds. Since the time required for electrostatic breakdown is of the order of several minutes, the gate of the thin film transistor and the like are not electrostatically destroyed.
【００５２】また、負電源電圧及び正電源電圧を供給す
るバス配線９ｇ、９ｈは、表示領域の外周部を囲むよう
に、ループ状に設けられた配線であるので、静電気が薄
膜トランジスタ回路基板上の配線に侵入し、ＴＦＴダイ
オード２０ａ、２０ｂから放電されてきた静電気を分
散，吸収する。Further, since the bus wirings 9g and 9h for supplying the negative power supply voltage and the positive power supply voltage are wirings provided in a loop shape so as to surround the outer peripheral portion of the display area, static electricity is generated on the thin film transistor circuit substrate. The static electricity that has entered the wiring and discharged from the TFT diodes 20a and 20b is dispersed and absorbed.
【００５３】また、薄膜トランジスタ回路基板の外部入
力端子にプローブを当てて検査する工程においても、例
えばバス配線９ｇ（負電源電圧線）に０Ｖ、バス配線９
ｈ（正電源電圧線）に＋９Ｖの電圧を印加しておけば、
外部入力端子１２と信号線駆動回路のシフトレジスタ部
８を接続するバス配線上に静電気が侵入しても、これら
バス配線より、負電源電圧側または正電源電圧側へ静電
気が吸収される。以上により、外部入力端子の静電破壊
等の問題は解決される。Also, in the step of inspecting by applying a probe to the external input terminal of the thin film transistor circuit board, for example, 0V is applied to the bus wiring 9g (negative power supply voltage line),
If a voltage of + 9V is applied to h (positive power supply voltage line),
Even if static electricity enters the bus wiring that connects the external input terminal 12 and the shift register unit 8 of the signal line drive circuit, the static electricity is absorbed by these bus wirings to the negative power supply voltage side or the positive power supply voltage side. From the above, problems such as electrostatic breakdown of the external input terminal are solved.
【００５４】一方、製造完了後の動作は、実施の形態１
と同様に行われ、外部入力端子１２から信号電圧が供給
される場合、ＴＦＴダイオード２０ａ、２０ｂは、信号
電圧程度の通常動作範囲内ではほとんど電流が流れない
ので、ＴＦＴダイオード２０ａ、２０ｂによる電圧降下
はほとんど生じず、信号電圧は薄膜トランジスタ１０に
安定して供給される。On the other hand, the operation after the manufacture is completed is the same as in the first embodiment.
When the signal voltage is supplied from the external input terminal 12, the TFT diodes 20a and 20b hardly flow a current within the normal operating range of the signal voltage. Hardly occurs, and the signal voltage is stably supplied to the thin film transistor 10.
【００５５】なお、本実施の形態では、静電気保護回路
１６ｂを、外部入力端子１２と信号線駆動回路６のシフ
トレジスタ部８を接続するバス配線９ａ、９ｂと、正負
の電源電圧側のバス配線９ｇ、９ｈとの間に挿入した
が、薄膜トランジスタと並列回路を形成できるのであれ
ば、外部入力端子１２から信号線駆動回路６のシフトレ
ジスタ部８までのバス配線上のどの場所に形成してもよ
い。In the present embodiment, the electrostatic protection circuit 16b is connected to the external input terminal 12 and the bus wirings 9a and 9b connecting the shift register section 8 of the signal line drive circuit 6, and the positive and negative power supply voltage side bus wirings. Although it is inserted between 9g and 9h, if it is possible to form a parallel circuit with a thin film transistor, it may be formed anywhere on the bus wiring from the external input terminal 12 to the shift register section 8 of the signal line drive circuit 6. Good.
【００５６】また、本実施の形態では、静電気保護回路
１６ｂとして、２個のＰＭＯＳＴＦＴダイオードを用い
たが、２個に限ったものではなく、所望の抵抗値が得ら
れ、レイアウト的に制約がなければ、いくつでもかまわ
ない。また、ＰチャネルＭＯＳＴＦＴに限らず、Ｎチャ
ネルＭＯＳＴＦＴを用いても良く、またＮチャネルＭＯ
ＳＴＦＴとＰチャネルＭＯＳＴＦＴの混存でもかまわな
い。一般的にＰチャネルＭＯＳＴＦＴの方が寿命信頼性
が良好なため、ＰチャネルＭＯＳＴＦＴで構成すると、
より望ましい。Further, in the present embodiment, two PMOSTFT diodes are used as the electrostatic protection circuit 16b, but the number is not limited to two, and a desired resistance value can be obtained and there is no restriction in layout. You can use any number. Further, not limited to P-channel MOSTFT, N-channel MOSTFT may be used, and N-channel MOTFT
The STFT and the P-channel MOSTFT may be mixed. Generally, the P-channel MOSTFT has a better life reliability, so if the P-channel MOSTFT is used,
More desirable.
【００５７】また、本実施の形態では、静電気保護回路
１６ｂとしてＴＦＴダイオードを用いたが、これに限る
ものではなく、前述の抵抗素子等を用いても、ＴＦＴダ
イオードと抵抗素子を組み合わせて用いても、同様の効
果が得られる。Further, although the TFT diode is used as the electrostatic protection circuit 16b in the present embodiment, the present invention is not limited to this, and even if the above-mentioned resistance element or the like is used, the TFT diode and the resistance element are used in combination. Also has the same effect.
【００５８】また、上記の各実施の形態において、信号
線駆動回路６は、本発明の駆動回路の一例であり、バス
配線９ａ、９ｂは本発明のバス配線の一例であり、バス
配線９ｇ、９ｈは本発明の電源電圧線の一例であり、静
電気保護回路１６ａ、１６ｂは本発明の静電保護手段の
一例である。In each of the above embodiments, the signal line drive circuit 6 is an example of the drive circuit of the present invention, the bus wirings 9a and 9b are an example of the bus wiring of the present invention, and the bus wiring 9g, 9h is an example of the power supply voltage line of the present invention, and the electrostatic protection circuits 16a and 16b are an example of electrostatic protection means of the present invention.
【００５９】ただし、上記の各実施の形態では、外部入
力端子から信号線駆動回路のシフトレジスタ部までのバ
ス配線について説明したが、これに限るものではなく、
本発明の駆動回路は、外部入力端子からバス配線を介し
て接続され、薄膜トランジスタを有するものであればよ
く、走査線駆動回路やプリチャージ回路等の周辺駆動回
路であってよい。また、上記の実施の形態において、本
発明の薄膜トランジスタの一例として、ポリシリコン薄
膜トランジスタを上げて説明を行ったが、アモルファス
シリコン薄膜トランジスタや、ポリシリコンとアモルフ
ァスシリコンの中間状態の半導体（微結晶シリコン）
や、ＣＧＳ（連続粒界シリコン）を用いた薄膜トランジ
スタなど、他の薄膜トランジスタを用いてもよい。However, in each of the above-mentioned embodiments, the bus wiring from the external input terminal to the shift register portion of the signal line drive circuit has been described, but the present invention is not limited to this.
The drive circuit of the present invention may be any peripheral drive circuit such as a scanning line drive circuit or a precharge circuit, as long as it has a thin film transistor and is connected from an external input terminal through a bus line. Further, in the above-described embodiment, the description has been made by raising the polysilicon thin film transistor as an example of the thin film transistor of the present invention. However, an amorphous silicon thin film transistor or a semiconductor in the intermediate state between polysilicon and amorphous silicon (microcrystalline silicon)
Alternatively, another thin film transistor such as a thin film transistor using CGS (continuous grain boundary silicon) may be used.
【００６０】また、上記の各実施の形態のバス配線は、
配線長が長い（面積が大きい）配線であるが、バス配線
の総面積と前記バス配線に接続される薄膜トランジスタ
のゲート電極と半導体層との重畳部分の面積の比が１０
０倍以上である場合、本発明を適用することが望まし
い。また、上記実施の形態のバス配線に限らず、個々の
薄膜トランジスタ素子のゲート電極と半導体層との重畳
部分の面積とこれに直接接続される配線の面積比が１０
０倍を越えるような場合には、この配線を本発明のバス
配線として、本発明を適用することが望ましい。The bus wiring of each of the above embodiments is
Although the wiring has a long wiring length (large area), the ratio of the total area of the bus wiring to the area of the overlapping portion of the gate electrode of the thin film transistor connected to the bus wiring and the semiconductor layer is 10
When it is 0 times or more, it is desirable to apply the present invention. Further, the area of the overlapping portion of the gate electrode of each thin film transistor element and the semiconductor layer and the area ratio of the wiring directly connected thereto are not limited to the bus wiring of the above-described embodiment.
In the case where it exceeds 0 times, it is desirable to apply the present invention by using this wiring as the bus wiring of the present invention.
【００６１】また、バス配線に入力される信号は、直流
電圧信号か、周波数が３０ｋＨｚ以下の信号であること
が望ましいが、他の信号であってもよい。The signal input to the bus line is preferably a DC voltage signal or a signal having a frequency of 30 kHz or less, but it may be another signal.
【００６２】また、本発明は、液晶パネルを備えた液晶
表示装置に対して用いるものとして説明を行ったが、本
発明は、画像表示を行う装置であれば、プラズマディス
プレイ、ＥＬディスプレイ等の表示装置に対して用いる
ものであってもよい。Further, although the present invention has been described as being applied to a liquid crystal display device having a liquid crystal panel, the present invention is a device such as a plasma display or an EL display as long as it is an image display device. It may be used for a device.
【００６３】[0063]
【発明の効果】以上のように、本発明によれば、薄膜ト
ランジスタ回路基板の製造工程中の静電気起因の素子破
壊を大幅に低減し、液晶表示装置の歩留まり及び素子の
寿命信頼性を大幅に向上させることができる。As described above, according to the present invention, the breakdown of elements due to static electricity during the manufacturing process of the thin film transistor circuit substrate is significantly reduced, and the yield of the liquid crystal display device and the reliability of the lifetime of the elements are significantly improved. Can be made.
【図１】本発明の実施の形態１を説明する外部入力端子
から信号線駆動回路までの回路図FIG. 1 is a circuit diagram from an external input terminal to a signal line driving circuit for explaining a first embodiment of the present invention.
【図２】本発明の実施の形態１を説明する静電気保護回
路部の拡大図FIG. 2 is an enlarged view of an electrostatic protection circuit section for explaining the first embodiment of the present invention.
【図３】本発明の実施の形態２を説明する外部入力端子
から信号線駆動回路までの回路図FIG. 3 is a circuit diagram from an external input terminal to a signal line driving circuit for explaining a second embodiment of the present invention.
【図４】本発明の実施の形態２を説明するデ静電気保護
回路部の拡大図FIG. 4 is an enlarged view of a de-electrostatic protection circuit section for explaining the second embodiment of the present invention.
【図５】周辺駆動回路を内蔵した液晶表示装置用の薄膜
トランジスタ回路基板の一例を示す構成図FIG. 5 is a configuration diagram showing an example of a thin film transistor circuit substrate for a liquid crystal display device including a peripheral drive circuit.
【図６】従来の外部入力端子からシフトレジスタ部を構
成する薄膜トランジスタまでのバス配線の構成を説明す
る平面レイアウト図FIG. 6 is a plan layout diagram illustrating a configuration of a bus line from a conventional external input terminal to a thin film transistor that constitutes a shift register section.
【符号の説明】 ５ 走査線駆動回路 ６ 信号線駆動回路 ９ａ〜９ｈ バス配線 １０ 薄膜トランジスタ １１ プリチャージ回路 １２ 外部入力端子 １３ 外部回路部 １６ａ，１６ｂ 静電気保護回路 １７ａ，１７ｂ 抵抗素子 ２０ａ，２０ｂ ＴＦＴダイオード[Explanation of symbols] 5 Scan line drive circuit 6 Signal line drive circuit 9a-9h Bus wiring 10 thin film transistor 11 Precharge circuit 12 External input terminal 13 External circuit section 16a, 16b electrostatic protection circuit 17a, 17b Resistance element 20a, 20b TFT diode
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｊ ５Ｆ１１０ ６２１Ｍ ５Ｇ４３５ ６７０ ６７０Ｚ ６８０ ６８０Ｇ 3/36 3/36 Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｈ 27/04 29/78 ６２３Ａ 29/786 ６１２Ｂ (72)発明者 大友 哲哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA64 JB79 5C006 BB16 BC02 BC11 BC20 BF03 BF34 BF36 EB01 EB04 GA03 5C080 AA10 BB05 DD15 DD19 DD29 DD30 FF11 JJ02 JJ03 JJ06 5C094 AA42 AA43 AA60 BA03 BA43 CA19 EA04 EA07 GB10 5F038 BH02 BH04 BH13 EZ06 EZ20 5F110 AA22 BB02 BB04 EE25 GG02 GG11 GG13 GG14 GG15 NN71 5G435 AA14 AA17 BB12 CC09 KK05 KK09 KK10 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 621 G09G 3/20 621J 5F110 621M 5G435 670 670Z 680 680G 3/36 3/36 H01L 21/822 H01L 27 / 04 H 27/04 29/78 623A 29/786 612B (72) Inventor Tetsuya Otomo 1006 Daimon Kadoma, Kadoma City, Osaka Prefecture F-term inside Matsushita Electric Industrial Co., Ltd. (reference) 2H092 GA64 JB79 5C006 BB16 BC02 BC11 BC20 BF03 BF34 BF36 EB01 EB04 GA03 5C080 AA10 BB05 DD15 DD19 DD29 DD30 FF11 JJ02 JJ03 JJ06 5C094 AA42 AA43 AA60 BA03 BA43 CA19 EA04 EA07 GB10 5F038 BH02 BH04 BH13 KK15 BB15A15 BB15A15 GG15A17 BB02 GG02 GG02 GG02 BB02 GG02 GG02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02 BB02
Claims (10)
スタを少なくとも有する駆動回路と、 前記薄膜トランジスタに信号入力を与える外部回路と前
記薄膜トランジスタとを接続するバス配線と、 前記バス配線上に、前記薄膜トランジスタと並列接続す
るように設けられ、前記バス配線を伝播する静電気を放
電させる静電保護手段とを備えた画像表示用信号駆動装
置。1. A drive circuit having at least a thin film transistor formed on an insulating substrate, a bus wiring connecting an external circuit for applying a signal input to the thin film transistor and the thin film transistor, and the thin film transistor on the bus wiring. An image display signal drive device, which is provided so as to be connected in parallel and includes an electrostatic protection unit that discharges static electricity propagating through the bus wiring.
駆動回路の正および／または負の電源電圧側に放電させ
る請求項１に記載の画像表示用信号駆動装置。2. The image display signal drive device according to claim 1, wherein the electrostatic protection unit discharges the static electricity to the positive and / or negative power supply voltage side of the drive circuit.
および／または負の電源電圧と接続している電源電圧線
を放電用に用い、 前記電源電圧線は、画像表示領域の周囲に設けられたル
ープ状の形状を有している請求項２に記載の画像表示用
信号駆動装置。3. The electrostatic protection means uses a power supply voltage line connected to a positive and / or negative power supply voltage of the drive circuit for discharging, and the power supply voltage line is provided around an image display region. The image display signal driving device according to claim 2, wherein the image display signal driving device has a loop shape.
請求項１から３のいずれかに記載の画像表示用信号駆動
装置。4. The image display signal drive device according to claim 1, wherein the electrostatic protection means includes a resistance element.
を有する請求項１から３のいずれかに記載の画像表示用
信号駆動装置。5. The image display signal drive device according to claim 1, wherein the electrostatic protection means includes a TFT diode.
数が３０ｋＨｚ以下の信号である請求項１から３のいず
れかに記載の画像表示用信号駆動装置。6. The image display signal driving device according to claim 1, wherein the signal input to the bus line has a frequency of 30 kHz or less.
電圧信号である請求項１から３のいずれかに記載の画像
表示用信号駆動装置。7. The image display signal drive device according to claim 1, wherein the signal input to the bus line is a DC voltage signal.
に接続される前記薄膜トランジスタのゲート電極と半導
体層との重畳部分の面積の比が、１：１００より大きい
請求項１から３のいずれかに記載の画像表示用信号駆動
装置。8. The ratio of the total area of the bus wiring to the area of the overlapping portion of the gate electrode of the thin film transistor connected to the bus wiring and the semiconductor layer is larger than 1: 100. An image display signal driving device described in (1).
薄膜トランジスタである請求項１から３のいずれかに記
載の画像表示用信号駆動装置。9. The image display signal drive device according to claim 1, wherein the thin film transistor is a polysilicon thin film transistor.
像表示用信号駆動装置と、 前記画像表示用装置によって画像を表示する表示パネル
とを備えた画像表示装置。10. An image display device comprising: the image display signal drive device according to claim 1; and a display panel for displaying an image by the image display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351818A JP2003149668A (en) | 2001-11-16 | 2001-11-16 | Signal driving device for displaying image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351818A JP2003149668A (en) | 2001-11-16 | 2001-11-16 | Signal driving device for displaying image |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003149668A true JP2003149668A (en) | 2003-05-21 |
Family
ID=19164079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001351818A Pending JP2003149668A (en) | 2001-11-16 | 2001-11-16 | Signal driving device for displaying image |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003149668A (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005049637A (en) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | Driving circuit and protection method therefor, electro-optical device, and electronic equipment |
| JP2005274932A (en) * | 2004-03-24 | 2005-10-06 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP2006154000A (en) * | 2004-11-25 | 2006-06-15 | Sharp Corp | Wiring substrate and reflective liquid crystal display |
| JP2006215480A (en) * | 2005-02-07 | 2006-08-17 | Casio Comput Co Ltd | Transistor array panel |
| JP2007322502A (en) * | 2006-05-30 | 2007-12-13 | Canon Inc | Liquid crystal display device and liquid crystal projector device |
| CN100399170C (en) * | 2004-02-17 | 2008-07-02 | 友达光电股份有限公司 | Interconnector structure and forming method |
| JP2008216997A (en) * | 2007-02-08 | 2008-09-18 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display |
| WO2009104306A1 (en) * | 2008-02-19 | 2009-08-27 | シャープ株式会社 | Display device and method for driving display device |
| US7876302B2 (en) | 2004-07-26 | 2011-01-25 | Seiko Epson Corporation | Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device |
| US7903186B2 (en) | 2005-02-17 | 2011-03-08 | Seiko Epson Corporation | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
| WO2017028299A1 (en) * | 2015-08-18 | 2017-02-23 | 深圳市华星光电技术有限公司 | Liquid crystal display panel |
| JP2021060499A (en) * | 2019-10-07 | 2021-04-15 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| CN115547196A (en) * | 2022-09-27 | 2022-12-30 | 武汉天马微电子有限公司 | Display panel and display device |
-
2001
- 2001-11-16 JP JP2001351818A patent/JP2003149668A/en active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005049637A (en) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | Driving circuit and protection method therefor, electro-optical device, and electronic equipment |
| US7408535B2 (en) | 2003-07-29 | 2008-08-05 | Seiko Epson Corporation | Driving circuit, method for protecting the same, electro-optical apparatus, and electronic apparatus |
| CN100399170C (en) * | 2004-02-17 | 2008-07-02 | 友达光电股份有限公司 | Interconnector structure and forming method |
| JP2005274932A (en) * | 2004-03-24 | 2005-10-06 | Seiko Epson Corp | Electro-optical device and electronic equipment |
| JP4547957B2 (en) * | 2004-03-24 | 2010-09-22 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| US7876302B2 (en) | 2004-07-26 | 2011-01-25 | Seiko Epson Corporation | Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device |
| JP4593246B2 (en) * | 2004-11-25 | 2010-12-08 | シャープ株式会社 | Wiring board and reflective liquid crystal display device |
| JP2006154000A (en) * | 2004-11-25 | 2006-06-15 | Sharp Corp | Wiring substrate and reflective liquid crystal display |
| JP2006215480A (en) * | 2005-02-07 | 2006-08-17 | Casio Comput Co Ltd | Transistor array panel |
| US7903186B2 (en) | 2005-02-17 | 2011-03-08 | Seiko Epson Corporation | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
| JP2007322502A (en) * | 2006-05-30 | 2007-12-13 | Canon Inc | Liquid crystal display device and liquid crystal projector device |
| US8068189B2 (en) | 2006-05-30 | 2011-11-29 | Canon Kabushiki Kaisha | Liquid crystal display and liquid crystal projector |
| JP2008216997A (en) * | 2007-02-08 | 2008-09-18 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display |
| WO2009104306A1 (en) * | 2008-02-19 | 2009-08-27 | シャープ株式会社 | Display device and method for driving display device |
| CN101939777B (en) * | 2008-02-19 | 2013-03-20 | 夏普株式会社 | Display device and method for driving display |
| WO2017028299A1 (en) * | 2015-08-18 | 2017-02-23 | 深圳市华星光电技术有限公司 | Liquid crystal display panel |
| JP2021060499A (en) * | 2019-10-07 | 2021-04-15 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| JP7375439B2 (en) | 2019-10-07 | 2023-11-08 | セイコーエプソン株式会社 | Electro-optical devices and electronic equipment |
| CN115547196A (en) * | 2022-09-27 | 2022-12-30 | 武汉天马微电子有限公司 | Display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8022918B2 (en) | Gate switch apparatus for amorphous silicon LCD | |
| JP3290772B2 (en) | Display device | |
| US7733312B2 (en) | Liquid crystal display with a structure for reducing corrosion of display signal lines | |
| US6633359B1 (en) | Liquid crystal display having signal lines on substrate intermittently extending and its manufacture | |
| US5657139A (en) | Array substrate for a flat-display device including surge protection circuits and short circuit line or lines | |
| JP4691387B2 (en) | DRIVE DEVICE FOR DISPLAY DEVICE AND DISPLAY PANEL | |
| US6847083B2 (en) | Semiconductor device, electro-optic device, and electronic instrument | |
| US8576154B2 (en) | Display device having dummy gate line for a uniform brightness | |
| US7440069B2 (en) | Display device and panel therefor | |
| JP2003149668A (en) | Signal driving device for displaying image | |
| JPH11101986A (en) | Display device and large substrate for display device | |
| US5596342A (en) | Display device having separate short circuit wires for data and gate lines for protection against static discharges | |
| JP3459560B2 (en) | Semiconductor device and display device | |
| JPH1039277A (en) | Liquid crystal display device, and driving method therefor | |
| US7957110B2 (en) | Display apparatus current discharging method | |
| JP2003315817A (en) | Display device | |
| JPH09265110A (en) | Active matrix panel | |
| JP3656179B2 (en) | Active matrix type liquid crystal display element and driving method thereof | |
| JP2003084304A (en) | Liquid crystal display device | |
| US20060018065A1 (en) | Display device and protection circuits thereof | |
| JPH1090668A (en) | Display device | |
| JP2003107524A (en) | Liquid crystal display device | |
| JP2002090708A (en) | Circuit board and flat display device | |
| JP2002296617A (en) | Display device and liquid crystal display device | |
| JPH11202289A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |