JP2003133560A - Method of manufacturing thin film transistor - Google Patents

Method of manufacturing thin film transistor

Info

Publication number
JP2003133560A
JP2003133560A JP2001331921A JP2001331921A JP2003133560A JP 2003133560 A JP2003133560 A JP 2003133560A JP 2001331921 A JP2001331921 A JP 2001331921A JP 2001331921 A JP2001331921 A JP 2001331921A JP 2003133560 A JP2003133560 A JP 2003133560A
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
polysilicon film
periodicity
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001331921A
Other languages
Japanese (ja)
Inventor
Masato Takatoku
真人 高徳
Nobuhiro Aida
信弘 合田
Hiroshi Komatsu
博志 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
ST Liquid Crystal Display Corp
Original Assignee
Sony Corp
ST Liquid Crystal Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ST Liquid Crystal Display Corp filed Critical Sony Corp
Priority to JP2001331921A priority Critical patent/JP2003133560A/en
Publication of JP2003133560A publication Critical patent/JP2003133560A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To surely obtain an evaluation result at the time of evaluating the crystal condition of a polysilicon film formed by a low temperature polycrystallization process. SOLUTION: After an amorphous silicon film 6a is formed on a substrate 2, the substrate 2 is cleaned in a cleaning process. In more practical, a pre- process to form a surface oxide layer 6s on the amorphous silicon film 6a with a solution including ozone and a post-process to remove the surface oxide layer 6s with a solution including fluoric acid are performed. Thereafter, an oxide film 6t is formed on the surface of the cleaned amorphous silicon film 6a. Next, a polysilicon film 6 which becomes the channel layer of a thin film transistor is formed by performing a laser annealing process to the amorphous silicon film 6a. In this case, the linearity and/or periodicity of the space structure of the film surface of the polysilicon film 6 is detected and the condition of the polysilicon film 6 is evaluated based on the detection result of the linearity and/or periodicity.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、低温多結晶化プロ
セスによって形成されるポリシリコンをチャネル層に用
いた薄膜トランジスタ及びその製造方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor using polysilicon formed by a low temperature polycrystallization process as a channel layer and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、チャネル層にポリシリコンを用い
た薄膜トランジスタの実用化が進んでる。チャネル層に
ポリシリコンを用いた場合薄膜トランジスタの電界移動
度が非常に高くなるため、例えば液晶ディスプレイ等の
駆動回路として用いた場合には、ディスプレイの高精細
化、高速化、小型化、低消費電力化を実現することがで
きる。
2. Description of the Related Art In recent years, a thin film transistor using polysilicon for a channel layer has been put into practical use. When polysilicon is used for the channel layer, the electric field mobility of the thin film transistor becomes very high. Therefore, when it is used as a drive circuit for a liquid crystal display, for example, the display becomes high definition, high speed, small size, and low power consumption. Can be realized.

【0003】また、エキシマレーザアニール装置により
アモルファスシリコンを熱処理してポリシリコン膜を形
成する、いわゆる低温多結晶シリコンプロセスも近年実
用化が進んでいる。このような低温多結晶プロセスを薄
膜トランジスタの製造プロセスに適用することによっ
て、ガラス基板への熱損傷が少くなり、耐熱性の大面積
で安価なガラス基板を用いることができる。
In addition, a so-called low temperature polycrystalline silicon process, in which amorphous silicon is heat-treated by an excimer laser annealing apparatus to form a polysilicon film, has been put into practical use in recent years. By applying such a low temperature polycrystal process to a manufacturing process of a thin film transistor, heat damage to a glass substrate is reduced, and a heat-resistant large-area and inexpensive glass substrate can be used.

【0004】ところで、低温多結晶シリコンプロセスに
おいて用いられるエキシマレーザアニール装置はその出
力パワーが不安定であるため、形成されるポリシリコン
のグレインサイズが大きく変動する。そのため、エキシ
マレーザアニール装置を用いて形成されたポリシリコン
膜は常に良好なグレインサイズとはならず、品質不良を
もたらす。そのため一般にこのようなエキシマレーザア
ニール装置を用いてアニール処理を行う場合は、エネル
ギー照射によって生じたポリシリコン膜の表面状態をエ
キシマレーザアニール装置にフィードバックして、最適
なレーザのエネルギー密度に設定する操作が行われる。
By the way, since the output power of the excimer laser annealing apparatus used in the low temperature polycrystal silicon process is unstable, the grain size of the polysilicon to be formed varies greatly. Therefore, the polysilicon film formed by using the excimer laser annealing apparatus does not always have a good grain size, resulting in poor quality. Therefore, in general, when performing an annealing process using such an excimer laser annealing device, an operation of feeding back the surface state of the polysilicon film generated by energy irradiation to the excimer laser annealing device to set the optimum laser energy density Is done.

【0005】例えば、低温多結晶シリコンプロセスを用
いて形成したポリシリコン膜の状態を客観的且つ自動的
に評価して、その情報に基づきレーザアニール装置から
照射されるレーザのエネルギー密度の最適化を図る薄膜
トランジスタ製造システムが、特開2001−1964
30号公報、特開2001−196592号公報、特開
2001−196593号公報等に提案されている。こ
れらはアモルファスシリコン膜に対してエキシマレーザ
アニール処理を行って、ポリシリコン膜を形成したとき
に、ポリシリコン膜表面の凹凸空間構造を画像処理を行
い評価することによりポリシリコン膜の状態を判別し、
その結果をエキシマレーザのエネルギー密度の設定にフ
ィードバックするようにした薄膜トランジスタの製造シ
ステムである。
For example, the state of a polysilicon film formed by using a low temperature polycrystalline silicon process is objectively and automatically evaluated, and the energy density of a laser irradiated from a laser annealing apparatus is optimized based on the information. A thin film transistor manufacturing system aimed at is disclosed in Japanese Patent Application Laid-Open No. 2001-1964.
No. 30, JP 2001-196592 A, JP 2001-19693 A, etc. are proposed. In these cases, when the polysilicon film is formed by performing excimer laser annealing treatment on the amorphous silicon film, the state of the polysilicon film is determined by performing image processing and evaluating the uneven spatial structure on the surface of the polysilicon film. ,
This is a thin film transistor manufacturing system in which the result is fed back to the setting of the energy density of the excimer laser.

【0006】[0006]

【発明が解決しようとする課題】ところで、薄膜トラン
ジスタの製造プロセスでは、アモルファスシリコン成膜
後にアモルファスシリコン膜表面に付着した不純物が、
トランジスタ特性や、その均一性に影響を与えることが
知られている。この対策として、アモルファスシリコン
膜に対してレーザアニール処理を行う前に、付着した不
純物を例えばフッ酸が含まれた溶液を用い、アモルファ
スシリコン上の自然酸化膜とともに除去することが望ま
しい。
By the way, in the process of manufacturing a thin film transistor, impurities deposited on the surface of the amorphous silicon film after the amorphous silicon film is formed are
It is known to affect transistor characteristics and its uniformity. As a countermeasure against this, it is desirable to remove the attached impurities together with the native oxide film on the amorphous silicon by using a solution containing hydrofluoric acid, for example, before performing the laser annealing process on the amorphous silicon film.

【0007】しかしながら、特開平11−354801
号公報にあるように、フッ酸が含まれた溶液により不純
物除去を行った後に、レーザアニール処理を行った場
合、ポリシリコン膜表面の凹凸が減少することが知られ
ている。この結果、フッ酸が含まれた溶液により不純物
除去を行った後にレーザアニール処理を行った場合、上
述した結晶評価を行うことが困難であった。よって、こ
れまでは、トランジスタ特性やその均一性に影響をあた
えるアモルファスシリコン上の不純物を除去する工程
と、結晶性を正確に評価する工程を両立することが困難
であるという課題が有った。
However, JP-A-11-354801
As disclosed in Japanese Patent Laid-Open Publication No. 2004-242242, it is known that when a laser annealing process is performed after removing impurities with a solution containing hydrofluoric acid, irregularities on the surface of the polysilicon film are reduced. As a result, it was difficult to perform the above-described crystal evaluation when the laser annealing treatment was performed after the impurities were removed by the solution containing hydrofluoric acid. Therefore, there has been a problem that it is difficult to achieve both the step of removing impurities on amorphous silicon that affects the transistor characteristics and the uniformity thereof and the step of accurately evaluating crystallinity.

【0008】[0008]

【課題を解決するための手段】上移した従来の技術の課
題を解決する為に、以下の手段を講じた。即ち、本発明
は、基板上にアモルファスシリコン膜を成膜する成膜工
程と、上記アモルファスシリコン膜が成膜された基板を
洗浄する洗浄工程と、上記洗浄工程により洗浄された基
板のアモルファスシリコン膜の表面に酸化膜を形成する
酸化膜形成工程と、アモルファスシリコン膜に対してレ
ーザアニール処理することによって薄膜トランジスタの
チャネル層となるポリシリコン膜を生成するレーザアニ
ール工程と、形成した上記ポリシリコン膜の膜表面の空
間構造の直線性及び/又は周期性を検出し、この直線性
及び/又は周期性の検出結果に基づき上記ポリシリコン
膜の状態を評価する評価工程とを行なう薄膜トランジス
タの製造方法であって、前記洗浄工程は、オゾンを含む
溶液またはオゾンを含むガス雰囲気で該アモルファスシ
リコン膜に表面酸化層を形成する前処理と、フッ酸を含
む溶液で該アモルファスシリコン膜上に形成された表面
酸化層を除去する後処理からなることを特徴とする。或
いは、前記洗浄工程は、フッ酸を含む溶液で該アモルフ
ァスシリコン膜の表面を処理し不要な表面酸化層を除去
することを特徴とする。或いは、前記洗浄工程は、フッ
素ガスを含むプラズマを用いて該アモルファスシリコン
膜の表面を処理し、不要な表面酸化層を除去することを
特徴とする。
[Means for Solving the Problems] In order to solve the problems of the prior art, which have been transferred, the following measures have been taken. That is, the present invention provides a film forming step of forming an amorphous silicon film on a substrate, a cleaning step of cleaning the substrate on which the amorphous silicon film is formed, and an amorphous silicon film of the substrate cleaned by the cleaning step. An oxide film forming step of forming an oxide film on the surface of the film, a laser annealing step of forming a polysilicon film to be a channel layer of the thin film transistor by performing a laser annealing process on the amorphous silicon film, A method of manufacturing a thin film transistor, which comprises performing an evaluation step of detecting linearity and / or periodicity of a spatial structure of a film surface and evaluating the state of the polysilicon film based on the detection result of the linearity and / or periodicity. In the cleaning step, the amorphous silicon is used in a solution containing ozone or a gas atmosphere containing ozone. A pretreatment to form a surface oxide layer on the film, characterized by comprising the post-treatment to remove surface oxide layer formed on the amorphous silicon film with a solution containing hydrofluoric acid. Alternatively, the cleaning step is characterized in that the surface of the amorphous silicon film is treated with a solution containing hydrofluoric acid to remove an unnecessary surface oxide layer. Alternatively, the cleaning step is characterized in that the surface of the amorphous silicon film is treated with plasma containing fluorine gas to remove an unnecessary surface oxide layer.

【0009】好ましくは、前記酸化膜形成工程は、オゾ
ンを含む溶液またはオゾンを含むガス雰囲気で該アモル
ファスシリコン膜に酸化膜を形成する。或いは、前記酸
化膜形成工程は、酸素を含むプラズマ雰囲気で該アモル
ファスシリコン膜に酸化膜を形成しても良い。又、前記
評価工程は、レーザアニールにより形成されたポリシリ
コン膜に対して、集光した紫外光を照射し、その反射光
を検出し、検出した上記反射光を撮像し、上記ポリシリ
コン膜の表面空間構造を評価し、これに基づき上記ポリ
シリコン膜の状態を評価する。
Preferably, in the oxide film forming step, an oxide film is formed on the amorphous silicon film in a solution containing ozone or a gas atmosphere containing ozone. Alternatively, in the oxide film forming step, an oxide film may be formed on the amorphous silicon film in a plasma atmosphere containing oxygen. In the evaluation step, the polysilicon film formed by laser annealing is irradiated with focused ultraviolet light, the reflected light thereof is detected, and the detected reflected light is imaged to obtain the polysilicon film. The surface space structure is evaluated, and the state of the polysilicon film is evaluated based on the evaluation.

【0010】本発明によれば、レーザ光の照射に先立っ
て、洗浄工程を行ないアモルファスシリコン膜の表面か
ら不純物を含有した表面酸化層を除去している。具体的
には、オゾンを含む溶液またはオゾンを含むガス雰囲気
でアモルファスシリコン膜に表面酸化層を形成する前処
理と、フッ酸を含む溶液でアモルファスシリコン膜上に
形成された表面酸化層を除去する後処理とを行なう。或
いは、単にフッ酸を含む溶液でアモルファスシリコン膜
の表面を処理し不要な表面酸化層を除去しても良い。或
いは、フッ素ガスを含むプラズマを用いてアモルファス
シリコン膜の表面を処理し、不要な表面酸化層を除去し
ても良い。この後続いて酸化膜形成工程を行ない、表面
酸化層が除かれて清浄化されたアモルファスシリコン膜
の表面に、改めて酸化膜を形成する。この酸化膜を介し
てレーザアニールを行なう事で、結晶状態の評価が可能
となる。この様に、洗浄工程とレーザアニール工程の間
に、酸化膜形成工程を入れる事で、トランジスタ特性や
その均一性に影響をあたえるアモルファスシリコン上の
不純物を除去するプロセスと、結晶性を正確に評価する
プロセスを両立させることが可能になる。
According to the present invention, the surface oxide layer containing impurities is removed from the surface of the amorphous silicon film by performing the cleaning step prior to the irradiation of the laser beam. Specifically, pretreatment for forming a surface oxide layer on the amorphous silicon film in a solution containing ozone or a gas atmosphere containing ozone, and removing the surface oxide layer formed on the amorphous silicon film with a solution containing hydrofluoric acid. Perform post-processing. Alternatively, the surface of the amorphous silicon film may be simply treated with a solution containing hydrofluoric acid to remove the unnecessary surface oxide layer. Alternatively, the surface of the amorphous silicon film may be treated with plasma containing fluorine gas to remove the unnecessary surface oxide layer. This subsequent oxide film formation step is performed to form an oxide film again on the surface of the cleaned amorphous silicon film by removing the surface oxide layer. By performing laser annealing through this oxide film, the crystalline state can be evaluated. In this way, by inserting the oxide film formation step between the cleaning step and the laser annealing step, the process of removing impurities on amorphous silicon that affects the transistor characteristics and its uniformity, and the crystallinity are accurately evaluated. It becomes possible to make both processes compatible.

【0011】[0011]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図1は、本発明に係る薄膜
トランジスタの製造方法を示す工程図である。なお、こ
こでは、代表例として、ボトムゲート型トランジスタ用
の薄膜多結晶シリコンの作成方法を示す。ここでは、ボ
トムゲート型トランジスタを例にあげるが、本発明はト
ップゲート型トランジスタに用いてもよい。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. 1A to 1C are process diagrams showing a method of manufacturing a thin film transistor according to the present invention. Here, as a typical example, a method for forming thin film polycrystalline silicon for a bottom gate type transistor will be shown. Here, a bottom gate type transistor is taken as an example, but the present invention may be used for a top gate type transistor.

【0012】先ず、ステップ(1)で、ガラスなどの絶
縁基板2上に例えばスパッタ法等により、ゲート電極3
となるMoなどの高融点金属をl00nm程度成膜し、
リソグラフィー技術と、ドライエッチング若しくはウエ
ットエッチングで所定の形状に加工する。続いて、基板
2に減圧化学気相成長法(LP−CVD法)、プラズマ
CVD法、スパッタ法等により、ゲート絶縁膜となるシ
リコン窒化膜4やシリコン酸化膜5をl00nm程度成
膜し、次に薄膜トランジスタ(TFT)の活性層となる
非晶質又は比較的結晶粒の小さいシリコン膜6aを40
nm程度堆積させる。
First, in step (1), a gate electrode 3 is formed on an insulating substrate 2 such as glass by, for example, a sputtering method.
A high-melting point metal such as Mo is deposited to a thickness of about 100 nm,
It is processed into a predetermined shape by a lithography technique and dry etching or wet etching. Then, a silicon nitride film 4 and a silicon oxide film 5 to be a gate insulating film are formed on the substrate 2 by a low pressure chemical vapor deposition method (LP-CVD method), a plasma CVD method, a sputtering method or the like to a thickness of about 100 nm. An amorphous silicon film 6a having a relatively small crystal grain is used as an active layer of a thin film transistor (TFT).
Deposit about nm.

【0013】ステップ(2)で、非晶質又は比較的結晶
粒の小さいシリコン膜6aの表面を、例えばオゾンを1
5ppm程度含む溶液で洗浄する。これによりシリコン
膜6a上の不純物はオゾン洗浄で形成されたシリコン膜
6a上の表面酸化層6sに取り込まれる。
In step (2), the surface of the amorphous or relatively small crystal grain silicon film 6a is exposed to, for example, ozone.
Wash with a solution containing about 5 ppm. As a result, the impurities on the silicon film 6a are incorporated into the surface oxide layer 6s on the silicon film 6a formed by ozone cleaning.

【0014】ステップ(3)で、オゾンにより非晶質又
は比較的結晶粒径の小さいシリコン膜6a上に堆積した
表面酸化層6sを例えば1%程度のフッ酸を含む溶液で
除去することにより、非晶質シリコン膜6aの表面を清
浄化する。或いは、これに代えてフッ素ガスを含むプラ
ズマを用いてアモルファスシリコン膜6aの表面を処理
し、不要な表面酸化層6sを除去しても良い。場合によ
っては、ステップ(2)を省略し、単にフッ酸を含む溶
液でアモルファスシリコン膜6aの表面を処理し不要な
自然酸化膜などの表面酸化層を除去しても良い。或い
は、単にフッ素ガスを含むプラズマを用いてアモルファ
スシリコン膜6aの表面を処理し、自然酸化膜など不純
物で汚染された不要な表面酸化層を除去しても良い。
In step (3), the surface oxide layer 6s deposited on the silicon film 6a which is amorphous or has a relatively small crystal grain size by ozone is removed by a solution containing, for example, about 1% hydrofluoric acid. The surface of the amorphous silicon film 6a is cleaned. Alternatively, instead of this, the surface of the amorphous silicon film 6a may be treated with plasma containing fluorine gas to remove the unnecessary surface oxide layer 6s. In some cases, step (2) may be omitted, and the surface of the amorphous silicon film 6a may be simply treated with a solution containing hydrofluoric acid to remove unnecessary surface oxide layers such as natural oxide films. Alternatively, the surface of the amorphous silicon film 6a may be simply treated using plasma containing fluorine gas to remove an unnecessary surface oxide layer contaminated with impurities such as a natural oxide film.

【0015】ステップ(4)で、清浄化された非晶質又
は比較的結晶粒の小さいシリコン膜6a上に、例えばオ
ゾンを15ppm程度含む溶液に基板を晒すことによ
り、酸化膜6tを2nm程度形成する。これにより、結
晶評価が可能となる。場合によっては、オゾンを含むガ
ス雰囲気でアモルファスシリコン膜6aに酸化膜6tを
形成しても良い。或いは、酸素を含むプラズマ雰囲気で
アモルファスシリコン膜6aに酸化膜6tを形成しても
良い。
In step (4), an oxide film 6t of about 2 nm is formed on the cleaned amorphous or relatively small crystal grain silicon film 6a by exposing the substrate to a solution containing ozone of about 15 ppm, for example. To do. This enables crystal evaluation. In some cases, the oxide film 6t may be formed on the amorphous silicon film 6a in a gas atmosphere containing ozone. Alternatively, the oxide film 6t may be formed on the amorphous silicon film 6a in a plasma atmosphere containing oxygen.

【0016】ステップ(5)で、エキシマレーザパルス
アニールにより、シリコン薄膜6aを所定の大きさのグ
レインサイズに結晶成長させ、ポリシリコン膜6に転換
する。
In step (5), the silicon thin film 6a is crystal-grown to a grain size of a predetermined size by excimer laser pulse annealing, and converted into the polysilicon film 6.

【0017】ステップ(6)で、レーザアニールにより
形成されたポリシリコン膜6に対して、集光した紫外光
を照射し、その反射膜を検出し、検出した反射光をCC
Dカメラなどで撮像し、ポリシリコン膜6の表面凹凸6
pの空間構造を解析し、ポリシリコン膜6の結晶性を判
別する。これに基づきステップ(5)で照射するレーザ
パルスエネルギー密度の最適条件を算出し、次のレーザ
アニールに使う照射エネルギー密度にフィードバックす
る。以上に記述したガラス基板2上にできたゲー卜電極
3、ゲート絶縁膜4,5、多結晶シリコン薄膜6を用い
て、薄膜トランジスタを作成することにより、安定した
特性を示す薄膜ポリシリコシトランジスタが得られる。
In step (6), the polysilicon film 6 formed by laser annealing is irradiated with focused ultraviolet light, the reflective film is detected, and the detected reflected light is CC-reflected.
The surface unevenness 6 of the polysilicon film 6 is picked up by a D camera or the like.
The spatial structure of p is analyzed to determine the crystallinity of the polysilicon film 6. Based on this, the optimum condition of the laser pulse energy density for irradiation in step (5) is calculated and fed back to the irradiation energy density used for the next laser annealing. By forming a thin film transistor using the gate electrode 3, the gate insulating films 4 and 5, and the polycrystalline silicon thin film 6 formed on the glass substrate 2 described above, a thin film poly silicon transistor showing stable characteristics is obtained. can get.

【0018】続いて、本発明を適用したポリシリコン膜
の評価装置並びに評価方法について説明する。以下説明
を行うポリシリコン膜の評価装置は、例えば、ボトムゲ
ート構造を有する薄膜トランジスタ(ボトムゲート型T
FT)の製造工程中に形成されるポリシリコン膜の検査
に用いられる。ボトムゲート型TFTは、図1を参照し
て説明したように、例えばガラス基板上に、ゲート電
極、ゲート絶縁膜、ポリシリコン膜(チャネル層)が下
から順に積層された構成とされた薄膜トランジスタであ
る。すなわち、ボトムゲート型TFTは、チャネル層と
なるポリシリコン膜とガラス基板との間に、ゲート電極
が形成されている構成のTFTである。なお、ここで
は、ボトムゲート型TFTを評価する評価装置を例にと
って説明をするが、本発明はこのようなボトムゲート型
TFTに限らず、ガラス基板上にポリシリコン膜(チャ
ネル層)が形成された後、その上層にゲート電極を設け
たいわゆるトップゲート型TFTに適用することも可能
である。
Next, a polysilicon film evaluation apparatus and an evaluation method to which the present invention is applied will be described. A polysilicon film evaluation apparatus to be described below is, for example, a thin film transistor (bottom gate type TFT) having a bottom gate structure.
It is used to inspect the polysilicon film formed during the manufacturing process of FT). As described with reference to FIG. 1, the bottom gate type TFT is a thin film transistor having a structure in which a gate electrode, a gate insulating film, and a polysilicon film (channel layer) are sequentially stacked from the bottom on a glass substrate, for example. is there. That is, the bottom gate type TFT is a TFT having a structure in which the gate electrode is formed between the polysilicon film which becomes the channel layer and the glass substrate. Although an evaluation device for evaluating a bottom gate type TFT will be described here as an example, the present invention is not limited to such a bottom gate type TFT, and a polysilicon film (channel layer) is formed on a glass substrate. After that, it is also possible to apply to a so-called top gate type TFT in which a gate electrode is provided on the upper layer.

【0019】ボトムゲート型TFTの構造 まず、ボトムゲート型TFTの具体的な構成例について
図2を用いて説明する。ボトムゲート型TFT1は、図
2に示すように、0.7mm厚のガラス基板2上に、ゲ
ート電極3、第1のゲート絶縁膜4、第2のゲート絶縁
膜5、ポリシリコン膜6、ストッパ7、第1の層間絶縁
膜8、第2の層間絶縁膜9、配線10、平坦化膜11、
透明導電膜12が積層されて構成されている。
Structure of Bottom Gate Type TFT First, a specific configuration example of the bottom gate type TFT will be described with reference to FIG. As shown in FIG. 2, the bottom gate type TFT 1 includes a gate electrode 3, a first gate insulating film 4, a second gate insulating film 5, a polysilicon film 6 and a stopper on a glass substrate 2 having a thickness of 0.7 mm. 7, first interlayer insulating film 8, second interlayer insulating film 9, wiring 10, planarizing film 11,
The transparent conductive film 12 is laminated and configured.

【0020】ゲート電極3は、ガラス基板2上に100
〜200nmのモリブデン(Mo)を成膜した後、異方
性エッチングによりパターニングされて形成されてい
る。
The gate electrode 3 is formed on the glass substrate 2 by 100
A molybdenum (Mo) film having a thickness of up to 200 nm is formed and then patterned by anisotropic etching.

【0021】第1のゲート絶縁膜4は、例えば膜厚が5
0nmの窒化シリコン(SiN)からなる。窒化シリ
コン(SiN)は、このゲート電極3が形成されたガ
ラス基板2上に積層されて形成されている。
The first gate insulating film 4 has a film thickness of 5 for example.
It is made of 0 nm silicon nitride (SiN x ). Silicon nitride (SiN x ) is laminated and formed on the glass substrate 2 on which the gate electrode 3 is formed.

【0022】第2のゲート絶縁膜5は、例えば膜厚が2
00nmの二酸化シリコン(SiO )からなり、この
二酸化シリコン(SiO)が、第1のゲート絶縁膜4
上に積層されて形成されている。
The second gate insulating film 5 has, for example, a film thickness of 2
00nm silicon dioxide (SiO Two) Consists of this
Silicon dioxide (SiOTwo) Is the first gate insulating film 4
It is formed by being stacked on top.

【0023】ポリシリコン膜6は、例えば膜厚が30〜
80nmのポリシリコン(p−Si)からなる。このポ
リシリコン膜6は、第2のゲート絶縁膜5上に積層され
て形成されている。このポリシリコン膜6は、当該ボト
ムゲート型TFT1のチャネル層として機能する。この
ポリシリコン膜6は、例えば、LPCVD法等によって
30〜80nmのアモルファスシリコン(a−Si)が
成膜された後、このアモルファスシリコンに対してアニ
ール処理を行うことにより多結晶化され形成される。ポ
リシリコン膜6の多結晶化工程においては、紫外線レー
ザであるエキシマレーザを用いたレーザアニール処理が
用いられる。このエキシマレーザアニール処理は、その
照射面が線状とされたパルスのレーザビームを出射し、
パルスビームの照射領域を移動させながら、アモルファ
スシリコンをポリシリコンに多結晶化させるものであ
る。レーザビームは、その照射面の形状が、例えば長手
方向の長さが20cm、短辺方向の長さが400μmと
され、パルスの周波数が300Hzとされている。エキ
シマレーザアニール処理を行う際のレーザビームの走査
方向は、線状レーザの照射面の長手方向と直交する方向
(すなわち、短辺方向)に行われる。
The polysilicon film 6 has a film thickness of, for example, 30 to 30.
It is made of 80 nm polysilicon (p-Si). The polysilicon film 6 is formed by being laminated on the second gate insulating film 5. The polysilicon film 6 functions as a channel layer of the bottom gate type TFT 1. The polysilicon film 6 is formed, for example, by forming an amorphous silicon (a-Si) film having a thickness of 30 to 80 nm by the LPCVD method or the like and then annealing the amorphous silicon to polycrystallize it. . In the step of polycrystallizing the polysilicon film 6, a laser annealing process using an excimer laser which is an ultraviolet laser is used. This excimer laser annealing process emits a pulsed laser beam whose irradiation surface is linear,
Amorphous silicon is polycrystallized into polysilicon while moving the irradiation region of the pulse beam. The irradiation surface of the laser beam has a length in the longitudinal direction of 20 cm, a length in the short side direction of 400 μm, and a pulse frequency of 300 Hz. The scanning direction of the laser beam at the time of performing the excimer laser annealing treatment is the direction orthogonal to the longitudinal direction of the irradiation surface of the linear laser (that is, the short side direction).

【0024】そして、このポリシリコン膜6は、エキシ
マレーザアニールによって多結晶化されたのち、ソース
/ドレイン領域を形成するために、不純物がイオンドー
ピングされる。このイオンドーピングは、ゲート電極3
上の部分のポリシリコン膜6に不純物が注入されないよ
うに、このゲート電極3に対応する位置にストッパ7が
形成された後に行われる。このストッパ7は、例えば膜
厚200nmの二酸化シリコン(SiO)からなり、
ゲート電極3を形成したときに用いたマスク等を用いて
形成されている。
Then, this polysilicon film 6 is polycrystallized by excimer laser annealing, and thereafter, impurities are ion-doped to form source / drain regions. This ion doping is performed on the gate electrode 3
This is performed after the stopper 7 is formed at a position corresponding to the gate electrode 3 so that impurities are not implanted into the upper polysilicon film 6. The stopper 7 is made of, for example, silicon dioxide (SiO 2 ) having a film thickness of 200 nm,
It is formed by using the mask or the like used when forming the gate electrode 3.

【0025】第1の層間絶縁膜8は、例えば膜厚が30
0nmの窒化シリコン(SiN)からなり、この窒化
シリコン(SiN)が、ポリシリコン膜6上に積層さ
れて形成されている。
The first interlayer insulating film 8 has a film thickness of, for example, 30.
It is made of 0 nm silicon nitride (SiN x ), and this silicon nitride (SiN x ) is laminated and formed on the polysilicon film 6.

【0026】第2の層間絶縁膜9は、例えば膜厚が15
0nmの二酸化シリコン(SiO)からなり、この二
酸化シリコン(SiO)が、第1の層間絶縁膜8上に
積層されて形成されている。
The second interlayer insulating film 9 has a film thickness of 15 for example.
It is made of 0 nm silicon dioxide (SiO 2 ), and this silicon dioxide (SiO 2 ) is laminated and formed on the first interlayer insulating film 8.

【0027】配線10は、ポリシリコン膜6のソース/
ドレイン領域を接続するためのコンタクトホールが、第
1の層間絶縁膜8及び第2の層間絶縁膜9のソース/ド
レイン領域に対応する位置に開口された後、アルミニウ
ム(Al)及びチタン(Ti)を成膜し、エッチングに
よってパターニングして形成されている。この配線10
は、ポリシリコン膜6上に形成された各トランジスタの
ソース/ドレイン領域を接続して、基板上の所定の回路
パターンを形成する。
The wiring 10 is the source / source of the polysilicon film 6.
Contact holes for connecting the drain regions are opened at positions corresponding to the source / drain regions of the first interlayer insulating film 8 and the second interlayer insulating film 9, and then aluminum (Al) and titanium (Ti) are formed. Is formed and patterned by etching. This wiring 10
Connects the source / drain regions of each transistor formed on the polysilicon film 6 to form a predetermined circuit pattern on the substrate.

【0028】平坦化膜11は、当該ボトムゲート型TF
T1の表面を平坦化するための膜で、配線10が形成さ
れたのち成膜され、その膜厚が2〜3μmとされてい
る。
The flattening film 11 is formed of the bottom gate type TF.
A film for flattening the surface of T1 is formed after the wiring 10 is formed and has a film thickness of 2 to 3 μm.

【0029】透明導電膜12は、例えば、ITO等から
なる透明導電材料からなり、配線10と当該ボトムゲー
ト型TFT1の外部に存在する外部素子や外部配線とを
接続するための導電線である。この透明導電膜12は、
コンタクトホールが平坦化膜11に開口された後に、平
坦化膜11上に形成される。
The transparent conductive film 12 is made of, for example, a transparent conductive material such as ITO, and is a conductive line for connecting the wiring 10 to an external element or an external wiring existing outside the bottom gate type TFT 1. This transparent conductive film 12 is
After the contact hole is opened in the flattening film 11, it is formed on the flattening film 11.

【0030】以上のようなボトムゲート型TFT1で
は、チャネル層にポリシリコンを用いているため、チャ
ネル層の電界移動度が非常に高くなる。そのため、例え
ば液晶ディスプレイ等の駆動回路として用いた場合に
は、ディスプレイの高精細化、高速化、小型化等を実現
することができる。また、以上のようなボトムゲート型
TFT1では、エキシマレーザアニールを用いてアモル
ファスシリコンを熱処理することによってポリシリコン
膜6を形成する、いわゆる低温多結晶化プロセスが用い
られている。そのため、多結晶化プロセスでのガラス基
板2への熱損傷が少なくなり、大面積で安価なガラス基
板を用いることが可能となる。
In the bottom gate type TFT 1 as described above, since the channel layer is made of polysilicon, the electric field mobility of the channel layer becomes very high. Therefore, when it is used as a drive circuit for a liquid crystal display, for example, it is possible to realize high definition, high speed, downsizing of the display. Further, in the bottom gate type TFT 1 as described above, a so-called low temperature polycrystallization process is used in which the polysilicon film 6 is formed by heat-treating amorphous silicon using excimer laser annealing. Therefore, heat damage to the glass substrate 2 in the polycrystallization process is reduced, and a large-area and inexpensive glass substrate can be used.

【0031】ポリシリコン膜の検査の必要性 ところで、ポリシリコン膜6の電界移動度を決定する重
要な要素は、ポリシリコンのグレインサイズであるとい
われている。そのグレインサイズは、エキシマレーザア
ニール処理時においてポリシリコン膜6に与えられるエ
ネルギーに大きく依存する。そのため、エキシマレーザ
アニール処理時におけるレーザのエネルギー密度の制御
やその安定化が、完成したボトムゲート型TFT1の特
性や歩留まりに大きく影響することとなる。
Necessity of Inspection of Polysilicon Film By the way, it is said that an important factor for determining the electric field mobility of the polysilicon film 6 is the grain size of polysilicon. The grain size greatly depends on the energy given to the polysilicon film 6 during the excimer laser annealing process. Therefore, the control and stabilization of the energy density of the laser during the excimer laser annealing process greatly affects the characteristics and yield of the completed bottom gate type TFT 1.

【0032】しかしながら、エキシマレーザアニール処
理において用いられるエキシマレーザアニール装置は、
出射するレーザのエネルギー密度の出力変動が比較的大
きい。そのため、エキシマレーザアニール装置を用いて
エキシマレーザアニールを行った場合、良好なグレイン
サイズが得られるエネルギーの許容範囲(ポリシリコン
膜6の製造マージン)に対して、ポリシリコン膜6に与
えるエネルギーの変動が大きくなってしまい、ポリシリ
コン膜6を安定的に製造することが難しい。
However, the excimer laser annealing apparatus used in the excimer laser annealing treatment is
The output variation of the energy density of the emitted laser is relatively large. Therefore, when excimer laser annealing is performed using the excimer laser annealing apparatus, fluctuations in energy given to the polysilicon film 6 with respect to the energy allowable range (manufacturing margin of the polysilicon film 6) at which a good grain size can be obtained. Becomes large and it is difficult to stably manufacture the polysilicon film 6.

【0033】したがって、同一の条件でエキシマレーザ
アニールを行った場合でも、ポリシリコン膜6のグレイ
ンサイズが大きく変動し、例えばレーザのエネルギーが
大きくなりすぎた場合には、シリコン結晶が微結晶化し
てしまい、また、レーザのエネルギーが小さくなりすぎ
た場合には、十分大きなグレインサイズが得られない為
に、いづれも十分な電界移動度が得られなくなってしま
い不良となってしまう。
Therefore, even when the excimer laser annealing is performed under the same conditions, the grain size of the polysilicon film 6 largely changes, and, for example, when the laser energy becomes too large, the silicon crystal is microcrystallized. In addition, if the laser energy becomes too small, a sufficiently large grain size cannot be obtained, and in each case sufficient electric field mobility cannot be obtained, resulting in a defect.

【0034】上述したようにエキシマレーザアニール装
置は、出射するレーザのエネルギー密度の出力変動が比
較的大きい。したがって、ポリシリコン膜6のグレイン
サイズが良好なサイズとなるように、そのレーザのエネ
ルギー密度を制御することは難しい。
As described above, in the excimer laser annealing apparatus, the output fluctuation of the energy density of the emitted laser is relatively large. Therefore, it is difficult to control the energy density of the laser so that the grain size of the polysilicon film 6 becomes a good size.

【0035】そこで、一般に、このようなエキシマレー
ザアニール装置を用いてアニール処理を行う場合には、
例えば、図3(A)に示すようなポリシリコン膜6の多
結晶化工程が終了した段階で、その最表面に形成されて
いるポリシリコン膜6の結晶の状態を全数検査したり、
或いは、製品を無作為に抜き取って結晶の状態を検査し
たりして、製造した製品がこの段階で不良品であるか否
かを判断したり、また、エキシマレーザアニール装置に
ポリシリコン膜6へ与えたエネルギー情報をフィードバ
ックしてレーザのエネルギー密度の設定が行われる。
Therefore, in general, when performing an annealing process using such an excimer laser annealing apparatus,
For example, when the polycrystallizing step of the polysilicon film 6 as shown in FIG. 3A is completed, 100% inspection of the crystal state of the polysilicon film 6 formed on the outermost surface thereof,
Alternatively, the product is randomly extracted and the crystal state is inspected to determine whether or not the manufactured product is defective at this stage, or the excimer laser annealing device is used to apply the polysilicon film 6 to the polysilicon film 6. The energy density of the laser is set by feeding back the given energy information.

【0036】ポリシリコン膜評価装置は、例えば、この
ようなポリシリコン膜6の多結晶化工程が終了した段階
で、形成したポリシリコン膜6の評価を行い、製造した
製品がこの段階で不良品であるか否かを判断したり、ま
た、エキシマレーザアニール装置へ情報をフィードバッ
クしてレーザエネルギーの設定を行ったりする際に用い
るものである。
The polysilicon film evaluation apparatus evaluates the formed polysilicon film 6 at the stage when the polycrystallizing step of the polysilicon film 6 is completed, and the manufactured product is a defective product at this stage. It is used when determining whether or not the value is satisfied, and when setting the laser energy by feeding back information to the excimer laser annealing apparatus.

【0037】ポリシリコン膜の評価原理と評価手法 (1) まず、上述したエキシマレーザアニールにより
形成されたポリシリコン膜の評価原理について説明す
る。
Evaluation Principle of Polysilicon Film and Evaluation Method (1) First, the evaluation principle of the polysilicon film formed by the above-mentioned excimer laser annealing will be described.

【0038】上述したように製造した薄膜トランジスタ
の移動度は、ポリシリコンのグレインサイズが大きく影
響する。充分な移動度を得るためには、ポリシリコンの
グレインサイズは、大きい方が望ましい。
The mobility of the thin film transistor manufactured as described above is greatly affected by the grain size of polysilicon. In order to obtain sufficient mobility, it is desirable that the grain size of polysilicon is large.

【0039】ポリシリコン膜のグレインサイズは、エキ
シマレーザアニールで与えられたエネルギーに大きく依
存する。ポリシリコン膜のグレインサイズは、図3
(B)に示すように、与えられたエネルギーが増大する
とそれに伴い増大するが、ある所定のエネルギー(図中
Lの位置:このときのエネルギーを許容最低エネルギー
Lとする。)以上になるとグレインサイズが十分大きく
なり、その後変化が少なくなり安定化する。さらにエネ
ルギーを増大させていくと、ある位置(図中Hの位置。
このときのエネルギーを許容最高エネルギーHとする)
から、グレインサイズの変化が大きくなり、そして、あ
る臨界点を境としてポリシリコンが微結晶粒となってし
まう。
The grain size of the polysilicon film largely depends on the energy given by the excimer laser annealing. The grain size of the polysilicon film is shown in FIG.
As shown in (B), when the given energy increases, it increases with it, but when it exceeds a certain predetermined energy (position L in the figure: the energy at this time is the allowable minimum energy L), the grain size is increased. Becomes large enough and then changes little and stabilizes. When the energy is further increased, a certain position (position H in the figure.
The energy at this time is the maximum allowable energy H)
Therefore, the change in grain size becomes large, and polysilicon becomes fine crystal grains at a certain critical point.

【0040】したがって、通常、エキシマレーザアニー
ルを行う場合には、図3(B)で示したグレインサイズ
が十分大きくなった許容最低エネルギーLから、微結晶
粒となる手前の許容最高エネルギーHの範囲となるよう
に、照射するレーザのエネルギー密度を制御することに
よって、充分な大きさのグレインサイズを得るようにす
る。そして、このような範囲のエネルギーを与えるレー
ザ光をアモルファスシリコン膜に照射することによっ
て、完成した薄膜トランジスタの移動度を十分大きくす
ることが可能となる。
Therefore, normally, when excimer laser annealing is performed, the range from the allowable minimum energy L shown in FIG. 3 (B) where the grain size is sufficiently large to the allowable maximum energy H before the fine crystal grains are formed. By controlling the energy density of the laser to be irradiated, a sufficiently large grain size is obtained. By irradiating the amorphous silicon film with laser light that gives energy in such a range, the mobility of the completed thin film transistor can be sufficiently increased.

【0041】(2) 次に、レーザのエネルギー密度を
最適値としてエキシマレーザアニールを行ったときのポ
リシリコン膜の膜表面の画像と、最適値よりも少ないエ
ネルギー密度としたときのポリシリコン膜の膜表面の画
像と、最適値よりも大きいエネルギー密度としたときの
ポリシリコン膜の膜表面の画像とを比較する。図4に、
それぞれの場合の画像を示す。図4(A)が最適値より
も少ないエネルギー密度としたときのポリシリコン膜の
膜表面の画像を示す図で、図4(B)が最適値のエネル
ギー密度としたときのポリシリコン膜の膜表面の画像を
示す図で、図4(C)が最適値よりも大きいエネルギー
密度としたときのポリシリコン膜の膜表面の画像を示す
図である。なお、図4に示す各画像は、紫外線光を用い
た顕微鏡装置により撮像した画像であるが、この顕微鏡
装置についての詳細は後述する。
(2) Next, an image of the film surface of the polysilicon film when the excimer laser annealing is performed with the laser energy density being the optimum value, and the polysilicon film when the energy density is smaller than the optimum value. An image of the film surface is compared with an image of the film surface of the polysilicon film when the energy density is larger than the optimum value. In Figure 4,
The image in each case is shown. FIG. 4A is a diagram showing an image of the film surface of the polysilicon film when the energy density is lower than the optimum value, and FIG. 4B is a film of the polysilicon film when the energy density is the optimum value. It is a figure which shows the image of a surface, and is a figure which shows the image of the film | membrane surface of a polysilicon film when FIG.4 (C) makes an energy density larger than an optimal value. Each image shown in FIG. 4 is an image picked up by a microscope device using ultraviolet light, and details of this microscope device will be described later.

【0042】図4において、エキシマレーザアニールの
レーザの走査方向は、図中X方向となっている。なお、
アモルファスシリコン膜には、上述したように、照射面
が線状とされたレーザビームが照射され、その走査方向
は、レーザビームの照射面形状の長手方向に直交する方
向である。
In FIG. 4, the scanning direction of the laser in the excimer laser annealing is the X direction in the figure. In addition,
As described above, the amorphous silicon film is irradiated with the laser beam whose irradiation surface is linear, and the scanning direction is a direction orthogonal to the longitudinal direction of the irradiation surface shape of the laser beam.

【0043】ここで、エキシマレーザアニール時におけ
るエネルギー密度を最適値としたときの図4(B)の画
像と、図4(A)及び図4(C)に示すそれ以外の画像
とを比較すると、以下のような特徴が現れている。
Here, comparing the image of FIG. 4 (B) when the energy density during excimer laser annealing is set to the optimum value with the other images shown in FIGS. 4 (A) and 4 (C), , The following features have appeared.

【0044】まず、エネルギー密度を最適値としたとき
のポリシリコン膜の表面画像(図4(B))は、エネル
ギー密度が最適とされていないポリシリコン膜の表面画
像(図4(A)及び図4(C))と比較して、直線性が
現れた画像となっている。具体的には、レーザの走査方
向(図4中X方向)に対して、直線性が現れた画像とな
っている。すなわち、エネルギー密度を最適値としたと
きのポリシリコン膜の表面は、その空間構造に直線性が
現れる規則的な形状となる特徴がある。
First, the surface image of the polysilicon film when the energy density is set to the optimum value (FIG. 4B) shows the surface image of the polysilicon film in which the energy density is not optimum (FIG. 4A and FIG. The image has linearity as compared with FIG. 4C. Specifically, the image shows linearity in the laser scanning direction (X direction in FIG. 4). That is, the surface of the polysilicon film when the energy density is set to the optimum value is characterized by a regular shape in which linearity appears in its spatial structure.

【0045】また、エネルギー密度を最適値としたとき
のポリシリコン膜の表面画像(図4(B))は、エネル
ギー密度が最適とされていないポリシリコン膜の表面画
像(図4(A)及び図4(C))と比較して、周期性が
現れた画像となっている。具体的には、レーザの走査方
向と直交する方向(図4中Y方向)に、周期性が現れた
画像となっている。すなわち、エネルギー密度を最適値
としたときのポリシリコン膜の表面は、その空間構造に
周期性が現れる規則的な形状となる特徴がある。
The surface image of the polysilicon film when the energy density is set to the optimum value (FIG. 4B) shows the surface image of the polysilicon film in which the energy density is not optimum (FIG. 4A and FIG. The image has periodicity as compared with FIG. 4C. Specifically, the image has periodicity in a direction orthogonal to the laser scanning direction (Y direction in FIG. 4). That is, when the energy density is set to the optimum value, the surface of the polysilicon film is characterized by having a regular shape in which the spatial structure has periodicity.

【0046】したがって、本発明の実施の形態のポリシ
リコン膜の評価装置では、以上のような特徴を利用し
て、ポリシリコン膜の状態を検査する。すなわち、本発
明の実施の形態のポリシリコン膜の評価装置では、エキ
シマレーザアニールを行った後のポリシリコン膜の表面
画像を数値解析して、ポリシリコン膜の表面空間構造に
直線性が現れているか、或いは、ポリシリコン膜の表面
空間構造に周期性が現れているか、或いは、ポリシリコ
ン膜の表面空間構造に直線性及び周期性が現れているか
を評価して、ポリシリコン膜の状態を検査する。
Therefore, in the polysilicon film evaluation apparatus according to the embodiment of the present invention, the state of the polysilicon film is inspected by utilizing the above characteristics. That is, in the polysilicon film evaluation apparatus of the embodiment of the present invention, the surface image of the polysilicon film after the excimer laser annealing is numerically analyzed, and linearity appears in the surface spatial structure of the polysilicon film. Whether the surface spatial structure of the polysilicon film has periodicity, or whether the surface spatial structure of the polysilicon film has linearity and periodicity, the state of the polysilicon film is inspected. To do.

【0047】なお、エネルギー密度を良好な値としてエ
キシマレーザアニールを行った後のポリシリコン膜の膜
表面の画像が、直線性及び周期性が現れた画像となるの
は、図5(A)のように、アモルファスシリコン膜の上
層に自然酸化膜(SiO)が形成されている影響であ
ると考えられる。この自然酸化膜の膜厚は、2〜3nm
となっていると考えられる。また、この自然酸化膜は、
一定の膜厚までで酸化が停止し、ある一定以上の膜厚に
はならないと考えられる。
The image of the film surface of the polysilicon film after the excimer laser annealing is performed with the energy density set to a good value is an image showing linearity and periodicity in FIG. 5 (A). As described above, this is considered to be due to the formation of the natural oxide film (SiO 2 ) on the upper layer of the amorphous silicon film. The thickness of this natural oxide film is 2-3 nm.
It is thought that it has become. Also, this natural oxide film
It is considered that the oxidation stops until the film thickness reaches a certain value and the film thickness does not exceed a certain value.

【0048】そして、この自然酸化膜が形成されたアモ
ルファスシリコンに対してエキシマレーザを用いてアニ
ール処理を行うと、図5(B)のように、この自然酸化
膜(SiO)が隆起すると考えられる。この隆起の形
状は、エキシマレーザアニールのエネルギー密度が良好
であると、エキシマレーザの走査方向に平行な複数の直
線状の凸部が形成され、さらに各直線が等間隔に周期性
を有したものになる。そのため、ポリシリコン膜の膜表
面画像を紫外光を用いた顕微鏡装置で撮像した場合、こ
の直線状の凸部による反射回折光の影響から、図4
(B)に示したような縞状の画像が参照できるものと考
えられる。なお、例えば、自然酸化膜の膜厚が2〜3n
mで、XeClエキシマレーザのエネルギー密度が30
0〜400mJ/cmであれば、この直線状の凸部の
間隔は、0.3μm程度となる。この間隔は、アニール
用レーザ光源の波長程度となる。
When the amorphous silicon having the natural oxide film formed thereon is annealed by using an excimer laser, it is considered that the natural oxide film (SiO 2 ) rises as shown in FIG. 5B. To be If the energy density of the excimer laser annealing is good, the shape of this ridge is such that a plurality of linear convex portions parallel to the scanning direction of the excimer laser are formed, and each straight line has a periodicity at equal intervals. become. Therefore, when a film surface image of the polysilicon film is imaged by a microscope device using ultraviolet light, the influence of the reflected diffracted light by the linear convex portion causes
It is considered that the striped image as shown in (B) can be referred to. Note that, for example, the thickness of the natural oxide film is 2 to 3n.
m, the energy density of the XeCl excimer laser is 30
If it is 0 to 400 mJ / cm 2 , the interval between the linear convex portions is about 0.3 μm. This interval is approximately the wavelength of the annealing laser light source.

【0049】また、この自然酸化膜は、エキシマレーザ
アニールで与えられるエネルギー密度やアモルファスシ
リコン膜の膜厚の違い等の要因によって、図5(C)に
示すように、アニール後の形状が変化するものと考えら
れる。例えば、エキシマレーザアニールのエネルギー密
度が良好でない場合には、隆起の形状の直線性及び周期
性が崩れていくものと考えられる。また、同一の膜面上
の異なる場所でも、膜厚の違い等の多々の要因によっ
て、直線性や周期性が一定の値とならない場合がある。
The shape of this natural oxide film after annealing changes as shown in FIG. 5C due to factors such as the energy density given by excimer laser annealing and the difference in film thickness of the amorphous silicon film. It is considered to be a thing. For example, when the energy density of the excimer laser annealing is not good, it is considered that the linearity and periodicity of the shape of the ridges are broken. Further, even at different locations on the same film surface, linearity and periodicity may not be constant values due to various factors such as a difference in film thickness.

【0050】(3) ここで、通常、薄膜トランジスタ
の製造プロセスでは、希フッ化水素水溶液(希HF)に
よる不純物元素除去工程が設けられる。上述したボトム
ゲート型TFT1の製造工程でも、通常、アモルファス
シリコン膜を形成した後、レーザアニール処理を行う前
に、希HFによる不純物除去が行われる。
(3) Usually, in the manufacturing process of a thin film transistor, an impurity element removing step using a dilute hydrogen fluoride aqueous solution (dilute HF) is provided. Also in the manufacturing process of the bottom gate type TFT 1 described above, usually, after the amorphous silicon film is formed, the impurities are removed by dilute HF before the laser annealing process.

【0051】しかしながら、アモルファスシリコン膜を
形成した後に、基板を希HFで洗浄した場合、不純物と
ともにアモルファスシリコン膜上に形成されている自然
酸化膜が溶解してしまう。そのため、その後にレーザア
ニール処理をしたとしても、ポリシリコン膜の表面に、
図5(B)に示すような、自然酸化膜の隆起形状が形成
されない。従って、ポリシリコン膜の膜表面の画像に直
線性及び周期性が現れず、ポリシリコン膜の状態を評価
することができなくなってしまう。
However, if the substrate is washed with diluted HF after forming the amorphous silicon film, the natural oxide film formed on the amorphous silicon film is dissolved together with the impurities. Therefore, even if laser annealing is performed after that, the surface of the polysilicon film is
The raised shape of the natural oxide film as shown in FIG. 5B is not formed. Therefore, the linearity and periodicity do not appear in the image of the film surface of the polysilicon film, and the state of the polysilicon film cannot be evaluated.

【0052】そのため、ポリシリコン膜の状態を評価可
能とするために、図6に示すように、レーザアニール処
理を行う前工程として、本発明に従い表面洗浄処理及び
表面酸化処理を行うようにする。すなわち、アモルファ
スシリコン膜の表面に自然酸化膜(SiO)が形成さ
れている状態(状態1)から、希HF洗浄をして不純物
除去をする。その際、希HF洗浄に先立って、オゾン水
に基板を浸してアモルファスシリコン膜の表面を積極的
に酸化させてもよい。希HF洗浄をすると、アモルファ
スシリコン膜は、表面の自然酸化膜(SiO)が溶解
した状態となる(状態2)。この次の工程として表面酸
化工程が設けられる。この表面酸化工程では、例えば、
10ppm程度のオゾン水に基板を浸すことによってア
モルファスシリコン膜の表面を酸化させてもよい。この
ようにレーザアニール処理の前に表面酸化工程を設ける
ことによって、アモルファスシリコン膜に酸化膜を形成
することができる(状態3)。その結果、レーザアニー
ル処理を行うことによって酸化膜の隆起が生じ(状態
4)、ポリシリコン膜の評価を行うことができるように
なる。
Therefore, in order to make it possible to evaluate the state of the polysilicon film, as shown in FIG. 6, the surface cleaning treatment and the surface oxidation treatment are performed according to the present invention as a pre-step of performing the laser annealing treatment. That is, from the state (state 1) in which the natural oxide film (SiO 2 ) is formed on the surface of the amorphous silicon film, the diluted HF cleaning is performed to remove impurities. At this time, the surface of the amorphous silicon film may be positively oxidized by immersing the substrate in ozone water prior to the diluted HF cleaning. When the HF cleaning is performed, the amorphous silicon film is in a state in which the natural oxide film (SiO 2 ) on the surface is dissolved (state 2). A surface oxidation step is provided as the next step. In this surface oxidation step, for example,
The surface of the amorphous silicon film may be oxidized by immersing the substrate in ozone water of about 10 ppm. By providing the surface oxidation step before the laser annealing process, an oxide film can be formed on the amorphous silicon film (state 3). As a result, the laser annealing process causes the oxide film to rise (state 4), and the polysilicon film can be evaluated.

【0053】(4) 次に、ポリシリコン膜の撮像画像
に直線性、周期性、直線性及び周期性がある場合の数値
化の手法の一例について説明する。
(4) Next, an example of a digitizing method in the case where the captured image of the polysilicon film has linearity, periodicity, linearity and periodicity will be described.

【0054】例えば、直線性および周期性があるポリシ
リコン膜の撮像画像を模式的に表すと、図7(A)に示
すように多数の直線が平行に並び、その間隔が一定間隔
となっているように表される。これに対し、直線性も周
期性もないポリシリコン膜の撮像画像を模式的に表す
と、図8(A)に示すように、不規則な短い直線等が不
規則に現れるように表される。これらの画像から、直線
性及び周期性がどれだけあるか数値化して評価する場合
には、周期性があるであろう方向と垂直な方向に画像を
横ずらしし、横ずらしをしたときの画像の相関性を数値
に表して評価すればよい。例えば、直線性及び周期性が
ある画像を横ずらしすると、図7(B)に示すように、
ある一定の周期、つまりある一定の横ずらし量毎に、画
像の重なり具合が多い相関性の高い画像が現れる。それ
に対し、直線性も周期性も無い画像は、図8(B)に示
すように、横ずらしをしたとしても画像の重なりある具
合が多い相関性の高い画像が、一定の周期毎に現れな
い。
For example, when a picked-up image of a polysilicon film having linearity and periodicity is schematically shown, a large number of straight lines are arranged in parallel as shown in FIG. Is represented as On the other hand, when a captured image of a polysilicon film having neither linearity nor periodicity is schematically shown, irregular short straight lines and the like appear to appear irregularly as shown in FIG. . When numerically evaluating the linearity and periodicity from these images, the images are laid horizontally in a direction perpendicular to the direction in which there is likely to be periodicity The correlation may be expressed as a numerical value and evaluated. For example, if an image having linearity and periodicity is laterally displaced, as shown in FIG.
An image having a high degree of correlation and having a high degree of correlation appears at a certain fixed period, that is, at a certain constant amount of lateral displacement. On the other hand, in an image having neither linearity nor periodicity, as shown in FIG. 8B, even if the images are laterally displaced, an image with a high degree of correlation in which the images overlap each other does not appear at regular intervals. .

【0055】以上のような画像を横ずらしをしたときの
画像の相関性を数値化するといった概念を用いることに
より、ポリシリコン膜の周期性を数値化し評価をするこ
とが可能となる。具体的にこのような手法を実現する一
つの方法としては、画像の自己相関関数を求め、この自
己相関関数のピーク値及びサイドピーク値を算出し、こ
れらの比をとる方法がある。ここで、ピーク値とは、原
点の値から原点よりy方向の2番目の極小値(デフォー
カスの値を小さくするために使用している。1番目や2
番目以降であってもよい)を引いた値をいうものとす
る。また、サイドピーク値とは、原点よりy方向の2番
目(原点を含めない)の極大値から原点よりy方向の2
番目の極小値を引いた値等をいうものとする。
By using the concept of digitizing the correlation of the images when the images are laterally shifted as described above, it becomes possible to digitize and evaluate the periodicity of the polysilicon film. One specific method for realizing such a method is to obtain an autocorrelation function of an image, calculate a peak value and a side peak value of the autocorrelation function, and take a ratio of these. Here, the peak value is used to reduce the second minimum value (defocus value) in the y direction from the origin to the origin.
It may be the second or later). The side peak value is the second maximum value (not including the origin) in the y direction from the origin to the 2 in the y direction from the origin.
The value obtained by subtracting the second minimum value, etc. shall be referred to.

【0056】なお、本発明は、直線性又は周期性のいず
れか一方のみを評価し、ポリシリコン膜の状態を判断す
ることも可能である。
In the present invention, it is also possible to evaluate the state of the polysilicon film by evaluating either the linearity or the periodicity.

【0057】また、ポリシリコン膜の撮像画像に直線
性、周期性、直線性及び周期性がある場合の数値化の手
法の他の例としては、例えば、規格化された画像を直線
性のそろった方向に、全ての画素の値を足し合わせてそ
の変調度をとる手法がある。また、規格化された画像
を、2次元フーリエ変換し、ある周波数成分の強度をと
る手法がある。また、画像(例えば、y方向に直線性を
有するであろう画像)の内の極値(極小値又は極大値)
の座標を抽出し、y方向に縦長な範囲内(x方向の中心
を極値×座標の平均値にとり、x方向の長さをx方向の
配列のピッチとする)の座標に関して、x方向の分散を
とる手法がある。また、画像(例えば、y方向に直線性
を有するであろう画像)の内の極値(極小値又は極大
値)の座標を抽出し、y方向に縦長な範囲内(x方向の
中心を極値×座標の平均値にとり、x方向の長さをx方
向の配列のピッチとする)の座標に関して、各点の上下
近傍の点との角度を取る手法がある。
Further, as another example of the numerical method in the case where the picked-up image of the polysilicon film has linearity, periodicity, linearity and periodicity, for example, a standardized image is linearized. There is a method of adding the values of all pixels in the same direction to obtain the modulation degree. In addition, there is a method of taking the intensity of a certain frequency component by performing a two-dimensional Fourier transform on the standardized image. In addition, an extreme value (a minimum value or a maximum value) in an image (for example, an image that may have linearity in the y direction)
The coordinates in the x direction are extracted, and the coordinates within the range that is vertically long in the y direction (the center in the x direction is the extreme value × the average value of the coordinates, and the length in the x direction is the pitch of the array in the x direction) There is a method of taking dispersion. In addition, the coordinates of the extreme value (minimum value or maximum value) in the image (for example, an image that may have linearity in the y direction) are extracted, and the coordinates in the vertically long range in the y direction (the center in the x direction is the pole There is a method of taking an angle between each point and the points near the top and bottom with respect to the coordinate of (value x coordinate average value, length in x direction is pitch of array in x direction).

【0058】ポリシリコン膜の評価装置の具体的な構成
とその処理内容 (1) 次に、以上のようなポリシリコン膜の表面空間
構造の直線性及び周期性を評価するためのポリシリコン
膜評価装置の具体的な構成例について説明する。
Specific Structure of Polysilicon Film Evaluation Device
And Processing Details (1) Next, a specific configuration example of the polysilicon film evaluation apparatus for evaluating the linearity and periodicity of the surface space structure of the polysilicon film as described above will be described.

【0059】ポリシリコン膜評価装置は、波長266n
mの紫外光レーザを用いた顕微鏡装置によってボトムゲ
ート型TFTの製造基板(アモルファスシリコン膜にエ
キシマレーザアニールを行うことによってポリシリコン
膜が形成された直後の状態の基板)を撮像し、撮像した
画像から形成されたポリシリコン膜の状態を評価する装
置である。
The polysilicon film evaluation apparatus has a wavelength of 266n.
An image of a bottom-gate TFT manufacturing substrate (a substrate immediately after a polysilicon film is formed by performing excimer laser annealing on an amorphous silicon film) is imaged by a microscope device using an ultraviolet laser of m. This is an apparatus for evaluating the state of the polysilicon film formed from.

【0060】本ポリシリコン膜の評価装置の構成図を図
9に示す。
FIG. 9 shows a configuration diagram of the present polysilicon film evaluation apparatus.

【0061】図9に示すポリシリコン膜評価装置20
は、可動ステージ21と、紫外線固体レーザ光源22
と、CCDカメラ23と、光ファイバプローブ24と、
偏光ビームスプリッタ25と、対物レンズ26と、1/
4波長板27と、制御用コンピュータ28と、画像処理
用コンピュータ29とを備えて構成される。
Polysilicon film evaluation apparatus 20 shown in FIG.
Is a movable stage 21 and an ultraviolet solid state laser light source 22.
, CCD camera 23, optical fiber probe 24,
Polarizing beam splitter 25, objective lens 26, 1 /
The four-wave plate 27, a control computer 28, and an image processing computer 29 are provided.

【0062】可動ステージ21は、被検査物となるポリ
シリコン膜が成膜された基板1を支持するためのステー
ジである。この可動ステージ21は、被検査物となる基
板1を支持するとともに、この基板1を所定の検査対象
位置へと移動させる機能も備えている。
The movable stage 21 is a stage for supporting the substrate 1 on which a polysilicon film to be inspected is formed. The movable stage 21 has a function of supporting the substrate 1 to be inspected and moving the substrate 1 to a predetermined inspection target position.

【0063】具体的には、可動ステージ21は、Xステ
ージ、Yステージ、Zステージ、吸着プレート等を備え
て構成される。
Specifically, the movable stage 21 comprises an X stage, a Y stage, a Z stage, a suction plate and the like.

【0064】Xステージ及びYステージは、水平方向に
移動するステージであり、XステージとYステージと
で、被検査物となる基板1を互いに直交する方向に移動
させ、検査対象となる基板1を所定の検査位置へと導く
ようにしている。Zステージは、鉛直方向に移動するス
テージであり、ステージの高さを調整するためのもので
ある。すなわち、このZステージは、照射される紫外光
レーザの光軸方向、換言すると基板1の平面に垂直な方
向に移動する。なお、このZステージの移動方向のこと
を、以下Z方向という。吸着プレートは、検査対象とな
る基板1を吸着して固定するためのものである。
The X stage and the Y stage are stages that move in the horizontal direction. The X stage and the Y stage move the substrate 1 to be inspected in the directions orthogonal to each other so that the substrate 1 to be inspected is moved. It is designed to lead to a predetermined inspection position. The Z stage is a stage that moves in the vertical direction, and is for adjusting the height of the stage. That is, the Z stage moves in the direction of the optical axis of the irradiated ultraviolet laser, in other words, in the direction perpendicular to the plane of the substrate 1. The moving direction of the Z stage is hereinafter referred to as the Z direction. The suction plate is for sucking and fixing the substrate 1 to be inspected.

【0065】紫外線固体レーザ光源22は、波長266
nmの紫外光レーザ光源であり、例えば、Nd:YAG
4倍波全固体レーザが用いられる。なお、この紫外線レ
ーザ光源としては、近年、波長157nm程度のものも
開発されており、このようなものを光源として用いても
良い。
The ultraviolet solid-state laser light source 22 has a wavelength of 266.
nm ultraviolet laser light source, for example, Nd: YAG
A 4th harmonic all-solid-state laser is used. In addition, as the ultraviolet laser light source, one having a wavelength of about 157 nm has been developed in recent years, and such an ultraviolet laser light source may be used as the light source.

【0066】CCDカメラ23は、紫外光に対して高感
度化されたカメラであり、内部に撮像素子としてCCD
イメージセンサを備え、このCCDイメージセンサによ
り基板1の表面を撮像する。このCCDカメラ23は、
本体を冷却することにより、CCDイメージセンサ等で
発生する熱雑音、読み出し雑音、回路雑音等を抑圧して
いる。
The CCD camera 23 is a camera having a high sensitivity to ultraviolet light, and internally has a CCD as an image pickup element.
An image sensor is provided, and the surface of the substrate 1 is imaged by this CCD image sensor. This CCD camera 23
By cooling the main body, thermal noise, read-out noise, circuit noise, etc. generated in the CCD image sensor or the like are suppressed.

【0067】光ファイバプローブ24は、紫外線レーザ
光の導波路であり、紫外線固体レーザ光源22から出射
された紫外光レーザを、偏光ビームスプリッタ25に導
いている。
The optical fiber probe 24 is a waveguide for the ultraviolet laser light, and guides the ultraviolet laser emitted from the ultraviolet solid laser light source 22 to the polarization beam splitter 25.

【0068】偏光ビームスプリッタ25は、紫外線固体
レーザ光源22からの紫外線レーザ光を反射して、対物
レンズ26を介して可動ステージ21上の基板1に照射
し、それとともに、基板1から反射された反射光を透過
して、高感度低雑音カメラ3に照射する。すなわち、偏
光ビームスプリッタ25は、紫外線固体レーザ光源22
等の出射光の光学系の光路と、CCDカメラ23への反
射光の光学系の光路とを分離するためのレーザ光分離器
である。
The polarization beam splitter 25 reflects the ultraviolet laser light from the ultraviolet solid-state laser light source 22, irradiates the substrate 1 on the movable stage 21 through the objective lens 26, and at the same time, it is reflected from the substrate 1. The high-sensitivity low-noise camera 3 is irradiated with the reflected light. That is, the polarization beam splitter 25 is used for the ultraviolet solid state laser light source 22.
It is a laser beam separator for separating the optical path of the optical system of the emitted light such as from the optical path of the optical system of the reflected light to the CCD camera 23.

【0069】対物レンズ26は、基板1からの反射光を
拡大して検出するための光学素子である。この対物レン
ズ26は、例えば、NAが0.9で、波長266nmで
収差補正がされたものである。この対物レンズ26は、
偏光ビームスプリッタ25と可動ステージ21との間に
配置される。
The objective lens 26 is an optical element for magnifying and detecting the reflected light from the substrate 1. The objective lens 26 has, for example, an NA of 0.9 and aberration correction at a wavelength of 266 nm. This objective lens 26 is
It is arranged between the polarization beam splitter 25 and the movable stage 21.

【0070】1/4波長板27は、紫外光レーザ光から
反射光成分を抽出する。1/4波長板27により円偏光
とされた紫外光は、基板1によって反射され再び1/4
波長板27を透過することによって、90°直線偏光の
方向が回転する。このため戻り光は、偏光ビームスプリ
ッタ25を透過することとなる。
The quarter-wave plate 27 extracts the reflected light component from the ultraviolet laser light. The ultraviolet light circularly polarized by the ¼ wavelength plate 27 is reflected by the substrate 1 and again ¼.
By passing through the wave plate 27, the direction of 90 ° linearly polarized light is rotated. Therefore, the return light is transmitted through the polarization beam splitter 25.

【0071】制御用コンピュータ28は、紫外線固体レ
ーザ光源22のレーザ光の点灯の制御、可動ステージ2
1の移動位置の制御、対物レンズ26の切換制御等を行
う。
The control computer 28 controls the turning on of the laser light of the ultraviolet solid state laser light source 22, and the movable stage 2.
The control of the moving position of No. 1 and the switching control of the objective lens 26 are performed.

【0072】画像処理用コンピュータ29は、CCDカ
メラ23に備えられるCCDイメージセンサにより撮像
した基板1の画像を取り込み、その画像を解析し、基板
1上に形成されているポリシリコン膜の状態の評価を行
う。
The image processing computer 29 takes in an image of the substrate 1 picked up by the CCD image sensor provided in the CCD camera 23, analyzes the image, and evaluates the state of the polysilicon film formed on the substrate 1. I do.

【0073】以上のような構成の評価装置20では、紫
外線固体レーザ光源22から出射された紫外光レーザ
が、光ファイバプローブ24、偏光ビームスプリッタ2
5、対物レンズ26、1/4波長板27を介して、基板
1に照射される。直線偏光で入射した光は、1/4波長
板27で円偏光になり、基板1に入射する。反射した戻
り光の位相は、90°変化し、再度1/4波長板27を
通過すると直線偏光の方向が90°回転する。そのため
反射した戻り光は、偏光ビームスプリッタ25を透過
し、CCDカメラ23に入射する。そして、CCDカメ
ラ23は、その入射した反射光をCCDイメージセンサ
により撮像し、撮像して得られたポリシリコン膜の表面
画像情報を画像処理用コンピュータ29に供給する。
In the evaluation apparatus 20 having the above-described structure, the ultraviolet laser emitted from the ultraviolet solid-state laser light source 22 is the optical fiber probe 24 and the polarization beam splitter 2.
5, the substrate 1 is irradiated through the objective lens 26 and the quarter-wave plate 27. The light that is linearly polarized is circularly polarized by the quarter-wave plate 27 and is incident on the substrate 1. The phase of the reflected return light changes by 90 °, and when it passes through the ¼ wavelength plate 27 again, the direction of the linearly polarized light rotates by 90 °. Therefore, the reflected return light passes through the polarization beam splitter 25 and enters the CCD camera 23. Then, the CCD camera 23 captures the incident reflected light with a CCD image sensor, and supplies the surface image information of the polysilicon film obtained by the imaging to the image processing computer 29.

【0074】そして、この画像処理用コンピュータ29
が、以下説明するように、取り込まれたポリシリコン膜
の表面画像の情報に基づき、そのポリシリコン膜の状態
を評価する。そして、その評価結果に基づき、ポリシリ
コン膜を生成するためのエキシマレーザアニール時にお
けるエネルギー密度の設定値を求めたり、また、その基
板1上に形成されたポリシリコン膜が良品であるか或い
は不良品であるかの判別を行う。
Then, the image processing computer 29
However, as described below, the state of the polysilicon film is evaluated based on the information of the captured surface image of the polysilicon film. Then, based on the evaluation result, the setting value of the energy density at the time of excimer laser annealing for forming the polysilicon film is obtained, and whether the polysilicon film formed on the substrate 1 is non-defective or non-defective. Determine whether it is a good product.

【0075】(2) 次に、上記画像処理用コンピュー
タ29のポリシリコン膜の状態の評価手順について説明
する。この画像処理用コンピュータ29は、ポリシリコ
ン膜の表面画像から自己相関を用いて周期性を数値化し
た値(以後AC値とする。)を求め、ポリシリコン膜の
表面空間構造の直線性及び周期性を評価して、ポリシリ
コン膜の状態の評価を行う。
(2) Next, the procedure for evaluating the state of the polysilicon film of the image processing computer 29 will be described. The image processing computer 29 obtains a numerical value of the periodicity (hereinafter referred to as an AC value) from the surface image of the polysilicon film by using autocorrelation, and linearity and period of the surface space structure of the polysilicon film. The property is evaluated to evaluate the state of the polysilicon film.

【0076】評価の処理手順は、図10のフローチャー
トに示すように、まず、ポリシリコン膜の表面の画像取
り込み処理を行う(ステップS1)。続いて、取り込ん
だ画像から自己相関関数の計算を行う(ステップS
2)。続いて、画像座標上の(0,0)を含む整列方向
と垂直な面の切り出しを行う(ステップS3)。続い
て、切り出した面における自己相関関数のピーク値とサ
イドピーク値とを算出し、このピーク値とサイドピーク
値との比をとって、AC値を求める(ステップS4)。
続いて、このAC値に基づき、ポリシリコン膜の評価を
行う(ステップS5)。
As the evaluation processing procedure, as shown in the flowchart of FIG. 10, first, an image capturing process of the surface of the polysilicon film is performed (step S1). Then, the autocorrelation function is calculated from the captured image (step S
2). Then, a plane perpendicular to the alignment direction including (0, 0) on the image coordinates is cut out (step S3). Subsequently, the peak value and the side peak value of the autocorrelation function on the cut surface are calculated, and the AC value is obtained by taking the ratio of this peak value and the side peak value (step S4).
Subsequently, the polysilicon film is evaluated based on this AC value (step S5).

【0077】ここで、自己相関関数は、以下の式に示す
ような関数となる。
Here, the autocorrelation function is a function as shown in the following equation.

【数1】 この自己相関関数R(τ)は、ある関数f(x)をτだ
けx方向に平行移動させたときの相関を示す関数であ
る。
[Equation 1] The autocorrelation function R (τ) is a function showing the correlation when a certain function f (x) is translated by τ in the x direction.

【0078】このポリシリコン膜評価装置20では、以
下のようなウィンナーヒンチンの定理を用いて、ポリシ
リコン膜の表面画像の自己相関関数を求めている。な
お、ここでは、具体的に取り込んだ画像情報を“i”と
している。 1 取り込み画像“i”の2次元フーリエ変換する。 :f=fourier(i) 2 フーリエ級数“f”を二乗してパワースペクトル
“ps”を生成する。 :ps=|f| 3 パワースペクトル“ps”を逆フーリエ変換して2
次元の自己相関関数“ac”を生成する。 :ac=inversfourier(ps) 4 自己相関関数“ac”の絶対値をとり、自己相関関
数の実数“aca”を求める。 :aca=|ac|
In this polysilicon film evaluation apparatus 20, the autocorrelation function of the surface image of the polysilicon film is obtained using the following Wiener-Hintin theorem. Note that here, the image information that has been specifically captured is “i”. 1 Two-dimensional Fourier transform of the captured image “i” is performed. : F = fourier (i) 2 Fourier series “f” is squared to generate a power spectrum “ps”. : Ps = | f | 2 3 Inverse Fourier transform of the power spectrum “ps” is performed to obtain 2
Generate a dimensional autocorrelation function "ac". : Ac = inversfourer (ps) 4 The absolute value of the autocorrelation function “ac” is taken to obtain the real number “aca” of the autocorrelation function. : Aca = | ac |

【0079】このように生成された自己相関関数“ac
a”を表示すると、図11及び図12に示すような関数
となる。図11は、自己相関が高い画像、即ち、ポリシ
リコン膜の表面空間構造の周期性及び直線性が良いもの
の自己相関関数である。それに対して、図12は、自己
相関が低い画像、即ち、ポリシリコン膜の表面空間構造
の周期性及び直線性が悪いものの自己相関関数である。
The autocorrelation function "ac" thus generated
When "a" is displayed, the function becomes as shown in FIGS. 11 and 12. FIG. 11 shows an image with high autocorrelation, that is, the autocorrelation function of the surface spatial structure of the polysilicon film having good periodicity and linearity. On the other hand, Fig. 12 shows an image with low autocorrelation, that is, the autocorrelation function of the surface spatial structure of the polysilicon film having poor periodicity and linearity.

【0080】ポリシリコン膜評価装置20は、このよう
なウィンナーヒンチンの定理を用いて計算した自己相関
画像から、さらに、整列方向(即ち、直線性を有する方
向)と垂直で、画面上の座標(0,0)を含む面を切り
出して、その切り出したときに得られる関数を求める。
ここで、画面上の座標(0,0)を含む面を切り出すの
は、照明光量やCCDゲイン等の実験パラメータによっ
て変化する自己相関関数からの値を規格化するために行
っている。
From the autocorrelation image calculated by using such Wiener-Hinchin's theorem, the polysilicon film evaluation apparatus 20 further sets the coordinates on the screen perpendicular to the alignment direction (that is, the direction having linearity). A plane including (0,0) is cut out, and a function obtained when the cut out is obtained.
Here, the plane including the coordinates (0, 0) on the screen is cut out in order to standardize the value from the autocorrelation function that changes depending on the experimental parameters such as the illumination light amount and the CCD gain.

【0081】このように切り出したときに得られる関数
が、上述した整列方向と垂直な方向の自己相関関数R
(τ)に対応する関数となる。
The function obtained by cutting out in this way is the autocorrelation function R in the direction perpendicular to the above-mentioned alignment direction.
It is a function corresponding to (τ).

【0082】また、ここで、上述したステップS1〜S
3は、以下の図13のステップS11〜S14に示すよ
うに行ってもよい。
Further, here, the above-mentioned steps S1 to S
Step 3 may be performed as shown in steps S11 to S14 of FIG. 13 below.

【0083】また、このような評価の手順に代えて以下
のような評価を行ってもよい。
Further, the following evaluation may be carried out in place of such an evaluation procedure.

【0084】この評価の処理手順は、図13のフローチ
ャートに示すように、まず、ポリシリコン膜の表面の画
像取り込み処理を行う(ステップS11)。続いて、レ
ーザビームの進行方向(直線性がある方向:x方向)と
垂直な方向(周期性がある方向:y方向)の取り込み画
像の1ライン分を切り出す(ステップS12)。続い
て、この1ラインに関して自己相関関数の計算を行う
(ステップS13)。続いて、必要に応じて、これらの
作業を数回繰り返し、各ラインの平均化を行う(ステッ
プS14)。
In the evaluation processing procedure, as shown in the flowchart of FIG. 13, first, an image capturing process of the surface of the polysilicon film is performed (step S11). Then, one line of the captured image in the direction (direction with linearity: x direction) perpendicular to the traveling direction of the laser beam (direction with periodicity: y direction) is cut out (step S12). Subsequently, the autocorrelation function is calculated for this one line (step S13). Subsequently, if necessary, these operations are repeated several times to average each line (step S14).

【0085】この場合における自己相関関数は、ウィン
ナーヒンチンの定理を用いて、以下のように求められ
る。なお、ここでは、具体的に取り込んだ1ライン分の
画像情報を“l”としている。 1 取り込み画像の1ライン“l”に関してのフーリエ
変換をする。 :fl=fourier(l) 2 フーリエ級数“fl”を二乗してパワースペクトル
“psl”を生成する。 :psl=|fl| 3 パワースペクトル“psl”を逆フーリエ変換して
2次元の自己相関関数“acl”を生成する。 :acl=inversfourier(psl) 4 自己相関関数“acl”の絶対値をとり、自己相関
関数の実数“acal”を求める。 :acal=|acl|
The autocorrelation function in this case is obtained as follows using the Wiener-Hinchin's theorem. Note that here, the image information for one line that has been specifically captured is set to "l". 1 Perform Fourier transform on one line "l" of the captured image. : Fl = fourier (l) 2 Fourier series “fl” is squared to generate a power spectrum “psl”. : Psl = | fl | generating a 2 3 power spectrum "psl" inverse Fourier transform to a two-dimensional autocorrelation function "acl". : Acl = inversourier (psl) 4 The absolute value of the autocorrelation function “acl” is taken to obtain the real number “acal” of the autocorrelation function. : Acal = | acl |

【0086】このように生成された自己相関関数aca
lをグラフ上に表すと、図14及び図15に示すような
関数となる。図14は、自己相関が高い関数、即ち、ポ
リシリコン膜の表面空間構造の周期性及び直線性が良い
ものの自己相関関数である。それに対して、図15は、
自己相関が低い関数、即ち、ポリシリコン膜の表面空間
構造の周期性及び直線性が悪いものの自己相関関数であ
る。
The autocorrelation function aca thus generated
When l is represented on the graph, it becomes a function as shown in FIGS. 14 and 15. FIG. 14 shows a function having a high autocorrelation, that is, an autocorrelation function with good periodicity and linearity of the surface space structure of the polysilicon film. On the other hand, FIG.
This is a function having a low autocorrelation, that is, an autocorrelation function with poor periodicity and linearity of the surface space structure of the polysilicon film.

【0087】これら1ラインの自己相関関数を取り込み
画像の全てのラインに関して行い、各自己相関関数の平
均化を施す。これが上述した整列方向(すなわち、直線
性を有する方向)と垂直な方向の自己相関関数R(τ)
に対応する関数となる。
These one-line autocorrelation functions are taken in for all the lines of the image, and each autocorrelation function is averaged. This is the autocorrelation function R (τ) in the direction perpendicular to the alignment direction (that is, the direction having linearity) described above.
Is a function corresponding to.

【0088】ポリシリコン膜評価装置20は、続いて、
この得られた関数から、極大ピーク値と、サイドピーク
値とを求める。そして、サイドピーク値に対する極大ピ
ーク値の比を求め、この値をAC値とする。
The polysilicon film evaluation apparatus 20 continues to
The maximum peak value and the side peak value are calculated from the obtained function. Then, the ratio of the maximum peak value to the side peak value is obtained, and this value is taken as the AC value.

【0089】したがって、AC値は、自己相関が高い画
像、即ち、ポリシリコン膜の表面空間構造の周期性及び
直線性が良い場合は、極大ピーク値とサイドピーク値と
の差が大きくなり、その値が大きくなる。それに対し
て、自己相関が低い画像、即ち、ポリシリコン膜の表面
空間構造の周期性及び直線性が悪い場合は、極大ピーク
値とサイドピーク値との差が小さくなり、その値が小さ
くなる。
Therefore, the AC value has a large difference between the maximum peak value and the side peak value when the image having a high autocorrelation, that is, when the periodicity and linearity of the surface space structure of the polysilicon film are good, the AC value becomes large. The value increases. On the other hand, in the case of an image with low autocorrelation, that is, when the periodicity and linearity of the surface space structure of the polysilicon film are poor, the difference between the maximum peak value and the side peak value becomes small, and the value becomes small.

【0090】以上のように、ボトムゲート型TFT1で
は、ポリシリコン膜の表面画像を撮像して、その撮像画
像の自己相関関数を求め、ポリシリコン膜の表面空間構
造の直線性及び周期性を数値化している。
As described above, in the bottom gate type TFT 1, the surface image of the polysilicon film is captured, the autocorrelation function of the captured image is obtained, and the linearity and periodicity of the surface spatial structure of the polysilicon film are numerically calculated. It has become.

【0091】具体的に、その撮像画像の一例に対するA
C値を示すと、図16に示すようになる。
Specifically, A for an example of the captured image
FIG. 16 shows the C value.

【0092】以上のようにエキシマレーザアニールがさ
れたポリシリコン膜は、図5に示したように、膜の表面
に複数の直線状の凸部が形成され、さらに、この直線状
の凸部が周期的に配列されることから、AC値によりそ
の状態を評価することができる。すなわち、ポリシリコ
ン膜の表面の空間構造が、反射型のグレーティング状と
なっているため、AC値で評価することができる。
In the polysilicon film annealed by the excimer laser as described above, as shown in FIG. 5, a plurality of linear convex portions are formed on the surface of the film, and the linear convex portions are further formed. Since it is arranged periodically, its state can be evaluated by the AC value. That is, since the spatial structure of the surface of the polysilicon film is a reflection type grating, it can be evaluated by the AC value.

【0093】(3) つぎに、AC値を求める際の演算
範囲について説明をする。
(3) Next, the calculation range for obtaining the AC value will be described.

【0094】上述したようにAC値は、ポリシリコン膜
の表面画像を取り込んで、その取り込んだ画像範囲に対
して、2次元フーリエ変換を行い算出される。
As described above, the AC value is calculated by taking in the surface image of the polysilicon film and performing the two-dimensional Fourier transform on the taken-in image range.

【0095】通常、その演算範囲(演算する表面画像の
範囲で2次元的なもの)が大きければ大きいほど、ポリ
シリコン膜の表面空間構造の直線性及び周期性を正確に
示すこととなる。しかしながら、AC値は、上述したよ
うに2次元フーリエ変換を行って求められるため、その
演算量が膨大となるため、より高速に処理行うために
は、演算範囲をより小さくすることが望ましい。
Generally, the larger the calculation range (two-dimensional range of the surface image to be calculated), the more accurate the linearity and periodicity of the surface spatial structure of the polysilicon film will be. However, since the AC value is obtained by performing the two-dimensional Fourier transform as described above, the amount of calculation becomes enormous. Therefore, in order to perform processing at higher speed, it is desirable to make the calculation range smaller.

【0096】一方、その演算範囲が小さすぎると、表面
全体のAC値との誤差が大きくなり、正確にポリシリコ
ン膜の直線性及び周期性を評価することができない。
On the other hand, if the calculation range is too small, the error with the AC value of the entire surface becomes large, and the linearity and periodicity of the polysilicon film cannot be evaluated accurately.

【0097】このように、AC値を求める演算範囲は、
精度と処理速度とに影響する。従って、より効率的に再
現性よくAC値を求めるために、演算範囲を最適に設定
しなければならない。
Thus, the calculation range for obtaining the AC value is
It affects accuracy and processing speed. Therefore, in order to obtain the AC value more efficiently and with good reproducibility, the calculation range must be set optimally.

【0098】以下、表面の空間構造の周期性が悪いポリ
シリコン膜の表面画像、表面の空間構造の周期性が中程
度のポリシリコン膜の表面画像、表面の空間構造の周期
性が良いポリシリコン膜の表面画像をそれぞれ示し、こ
れらの特徴について考察しながら、AC値の最適な演算
範囲について説明をする。なお、以下、この最適な演算
範囲の説明するにあたり、エキシマレーザアニール時に
おけるレーザの走査方向に平行な方向をX方向、レーザ
の走査方向に直交する方向をY方向というものとする。
Hereinafter, a surface image of a polysilicon film having a poor periodicity of the surface spatial structure, a surface image of a polysilicon film having a medium periodicity of the spatial structure of the surface, and a polysilicon having a good periodicity of the spatial structure of the surface. The optimum calculation range of the AC value will be described while showing surface images of the film and considering these characteristics. In describing the optimum calculation range, the direction parallel to the laser scanning direction during excimer laser annealing is referred to as the X direction, and the direction orthogonal to the laser scanning direction is referred to as the Y direction.

【0099】図17(A)に、表面の空間構造の周期性
が全体として悪いポリシリコン膜の表面画像を示し、図
17(B)にこの画像を模式的に示したものを示す。表
面の空間構造の周期性が悪い場合、本来AC値は小さく
なるはずである。しかしながら、このように全体として
周期性が悪い場合であったとしても、周期性が良くなっ
ている部分が、X方向に対して発生する特徴がある。こ
の周期性が良くなっている部分は、X方向にある程度の
長さに亘り形成されている。そのため、もし、X方向の
演算範囲を、この周期性が良くなっている部分のより狭
い範囲に設定してしまうと、この周期性が良い部分の画
像のみを切り出してAC値の演算を行ってしまう可能性
がある。すなわち、このような狭い範囲を設定して演算
をしてしまうと、本来AC値が小さくなるべき画像であ
るにもかかわらず、算出したAC値が大きくなってしま
い、正確な値を得ることができない可能性がある。従っ
て、X方向に対する演算範囲は、周期性が悪いポリシリ
コン膜の表面画像に対して演算する場合に、この周期性
が良くなっている部分が演算範囲に含まれたとしても、
充分AC値が低くなるように定めなければならない。例
えば、X方向に対するAC値の演算範囲を、周期性が良
くなっている部分の長さ(図2中L1の長さ)の2倍以
上とし、この周期性が良くなっている部分の影響を半減
させ、正確な値を得るようにするのがよい。
FIG. 17A shows a surface image of a polysilicon film in which the periodicity of the surface spatial structure is poor as a whole, and FIG. 17B shows a schematic view of this image. If the periodicity of the surface spatial structure is poor, the AC value should be small. However, even if the periodicity is poor as a whole as described above, there is a feature that a portion with good periodicity occurs in the X direction. The portion with the improved periodicity is formed over a certain length in the X direction. Therefore, if the calculation range in the X direction is set to a narrower range than the part where the periodicity is good, only the image of the part where the periodicity is good is cut out and the AC value is calculated. There is a possibility that it will end up. That is, if such a narrow range is set and the calculation is performed, the calculated AC value becomes large even though the image should originally have a small AC value, and an accurate value can be obtained. It may not be possible. Therefore, the calculation range in the X direction is such that, when a surface image of a polysilicon film having a poor periodicity is calculated, even if a portion having a good periodicity is included in the calculation range,
It must be set so that the AC value is sufficiently low. For example, the calculation range of the AC value in the X direction is set to be at least twice as long as the length of the portion where the periodicity is good (the length of L1 in FIG. 2), and the influence of the portion where the periodicity is good is It is better to halve it and get an accurate value.

【0100】続いて、図18(A)に、表面の空間構造
の周期性が全体として中程度のポリシリコン膜の表面画
像を示し、図18(B)にこの画像を模式的に示したも
のを示す。表面の空間構造の周期性が中程度の場合、本
来AC値は中程度の値となるはずである。しかしなが
ら、このように全体として周期性が中程度のポリシリコ
ン膜の表面空間構造は、周期性の良い部分と、周期性の
悪い部分とが交互に繰り返されて発生する特徴がある。
この周期性が良くなっている部分及び周期性が悪くなっ
ている部分は、X方向にある程度の長さに亘り形成され
ている。そのため、もし、X方向の演算範囲をこの周期
性が良くなっている部分より狭い範囲(或いは周期性が
悪くなっている部分より狭い範囲)に設定してしまう
と、この周期性が良い部分の画像のみ(或いは周期性が
悪い部分の画像のみ)を切り出して演算を行ってしまう
可能性がある。すなわち、このような狭い範囲を設定し
て演算をしてしまうと、本来AC値が中程度になるべき
画像であるにもかかわらず、算出したAC値が極端に大
きくなってしまったり或いは極端に小さくなってしまっ
たりし、正確な値を得ることができない可能性がある。
従って、X方向に対する演算範囲は、X方向に対して周
期性の良い部分と周期性の悪い部分の繰り返しの1周期
分の長さ(図3中L2の長さ)以上とし、この周期性が
良くなっている部分及び悪くなっている部分の繰り返し
の影響を半減させ、正確な値を得るようにするのがよ
い。
Subsequently, FIG. 18A shows a surface image of a polysilicon film in which the periodicity of the surface spatial structure is moderate as a whole, and FIG. 18B schematically shows this image. Indicates. When the periodicity of the surface spatial structure is medium, the AC value should be medium. However, such a surface space structure of the polysilicon film having a medium periodicity as a whole is characterized in that portions having a good periodicity and portions having a poor periodicity are alternately repeated.
The portion having the good periodicity and the portion having the poor periodicity are formed over a certain length in the X direction. Therefore, if the calculation range in the X direction is set to a narrower range (or a narrower range than the part with poor periodicity), the part with good periodicity is set. There is a possibility that only the image (or only the image of the portion with poor periodicity) is cut out and the calculation is performed. That is, if such a narrow range is set and calculation is performed, the calculated AC value may become extremely large or may become extremely large, even though the image should originally have a medium AC value. It may become small and it may not be possible to obtain an accurate value.
Therefore, the calculation range for the X direction is set to be equal to or longer than the length of one cycle (the length of L2 in FIG. 3) of the repetition of the portion having the good periodicity and the portion having the poor periodicity with respect to the X direction. It is better to reduce the effect of repetition of the good part and the bad part by half and obtain an accurate value.

【0101】図19(A)に、表面の空間構造の周期性
が全体として良いポリシリコン膜の表面画像を示し、図
19(B)にこの画像を模式的に示したものを示す。表
面の空間構造の周期性が良い場合、本来AC値は大きく
なるはずである。しかしながら、このように全体として
周期性が良い場合であったとしても、周期性が悪くなっ
ている部分が、X方向に対して発生する特徴がある。こ
の周期性が悪くなっている部分は、X方向にある程度の
長さに亘り形成されている。そのため、もし、X方向の
演算範囲をこの周期性が悪くなっている部分より狭い範
囲に設定してしまうと、この周期性が悪い部分の画像の
みを切り出して演算を行ってしまう可能性がある。すな
わち、このような狭い範囲を設定して演算をしてしまう
と、本来AC値が大きくなるべき画像であるにもかかわ
らず、算出したAC値が小さくなってしまい、正確な値
を得ることができない可能性がある。従って、X方向に
対する演算範囲は、周期性が良いポリシリコン膜の表面
画像に対して演算する場合に、この周期性が悪くなって
いる部分が演算範囲に含まれたとしても、充分AC値が
低くなるように定めなければならない。例えば、X方向
に対するAC値の演算範囲を、周期性が悪くなっている
部分の長さ(図4中L3の長さ)の2倍以上とし、この
周期性が悪くなっている部分の影響を半減させ、正確な
値を得るようにするのがよい。
FIG. 19 (A) shows a surface image of a polysilicon film in which the periodicity of the surface spatial structure is good as a whole, and FIG. 19 (B) shows a schematic view of this image. If the spatial structure of the surface has good periodicity, the AC value should be large originally. However, even if the periodicity is good as a whole as described above, there is a feature that a portion with poor periodicity occurs in the X direction. The portion where the periodicity is deteriorated is formed over a certain length in the X direction. Therefore, if the calculation range in the X direction is set to be narrower than the part where the periodicity is bad, there is a possibility that only the image of the part where the periodicity is bad is cut out and the calculation is performed. . That is, if such a narrow range is set and the calculation is performed, the calculated AC value becomes small even though the image should originally have a large AC value, and an accurate value can be obtained. It may not be possible. Therefore, the calculation range in the X direction is sufficiently low in AC value even if the calculation range includes a portion where the periodicity is deteriorated when the calculation is performed on the surface image of the polysilicon film having good periodicity. It must be set to be low. For example, the calculation range of the AC value in the X direction is set to be at least twice the length of the portion where the periodicity is bad (the length of L3 in FIG. 4), and the influence of this portion where the periodicity is bad is It is better to halve it and get an accurate value.

【0102】X方向に対する演算範囲は、以上の3つの
条件を満足するように設定すると、正確なAC値を得る
ことができる。すなわち、表面の空間構造の周期性が全
体として悪いポリシリコン膜における周期性の良い部分
の2倍の範囲以上であること、表面の空間構造の周期性
が全体として中程度のポリシリコン膜における周期性の
良い部分と周期性の悪い部分の繰り返しの1周期分以上
であること、表面の空間構造の周期性が全体として良い
ポリシリコン膜における周期性の悪い部分の2倍の範囲
以上であること、を満足するように設定すると正確なA
C値を得ることができる。
If the calculation range for the X direction is set so as to satisfy the above three conditions, an accurate AC value can be obtained. That is, the periodicity of the surface spatial structure is at least twice as large as that of the good periodicity portion of the polysilicon film, and the periodicity of the surface spatial structure of the polysilicon film is medium. It must be at least one cycle of repetition of good and bad periodicity, and the range of the surface spatial structure must be at least twice as wide as that of the good periodicity of the polysilicon film. If you set so that
The C value can be obtained.

【0103】一方、Y方向に対する演算範囲は、最適な
エネルギー密度でレーザアニールをした際に形成される
複数の直線状の凸部の配列周期に対して、周期性を算出
しているわけであるので、自己相関を求めるためには、
図19に示しているように、その2周期分以上の範囲が
必要となる。
On the other hand, in the calculation range for the Y direction, the periodicity is calculated with respect to the array period of a plurality of linear convex portions formed when laser annealing is performed at the optimum energy density. So to find the autocorrelation,
As shown in FIG. 19, the range of two cycles or more is required.

【0104】なお、精度を高めるために演算範囲を広げ
る場合、Y方向に演算範囲を広げるよりも、X方向に演
算範囲を広げる方が、精度が高くなる可能性が高い。こ
れは、X方向に演算範囲を広げれば、周期性が悪いポリ
シリコン膜に発生している周期性の良い部分の影響、周
期性が中程度のポリシリコン膜の周期性が良い部分と悪
い部分のX方向の繰り返しの影響、周期性が良いポリシ
リコン膜に発生している周期性の悪い部分の影響が、除
去されるためである。従って、演算範囲を設定する場合
には、X方向の長さが、Y方向の長さ以上となっている
長方形の範囲とするのがよい。
When the calculation range is expanded to increase the accuracy, it is more likely that the calculation range is expanded in the X direction than the calculation range is expanded in the Y direction. This is because, if the calculation range is expanded in the X direction, the effect of the part having good periodicity generated in the polysilicon film having bad periodicity, the part having good periodicity and the part having bad periodicity in the polysilicon film having medium periodicity This is because the influence of the repetition of X in the X direction and the influence of the portion having poor periodicity generated in the polysilicon film having good periodicity are removed. Therefore, when setting the calculation range, it is preferable to set it as a rectangular range in which the length in the X direction is longer than the length in the Y direction.

【0105】また、上述したようにレーザアニールをし
た際に生じる複数の直線状の凸部の配列の周期は、0.
3μmなので、Y方向の演算範囲は0.6μm以上とす
るのが望ましい。また、経験上、全体として周期性が中
程度のポリシリコン膜の場合、X方向に対する周期性の
良い部分と周期性の悪い部分との繰り返し周期は、5μ
mであったので、X方向の演算範囲は5μm以上とする
のが望ましい。
Further, as described above, the cycle of the array of the plurality of linear convex portions generated when the laser annealing is performed is 0.
Since it is 3 μm, the calculation range in the Y direction is preferably 0.6 μm or more. Further, from experience, in the case of a polysilicon film having a moderate periodicity as a whole, the repetition period of the portion having good periodicity and the portion having poor periodicity in the X direction is 5 μm.
Since it is m, it is desirable that the calculation range in the X direction is 5 μm or more.

【0106】(4) つぎに、再現性よくAC値を算出
するためのポリシリコン膜評価装置20の紫外光の光量
の制御について説明をする。
(4) Next, the control of the amount of ultraviolet light of the polysilicon film evaluation apparatus 20 for calculating the AC value with good reproducibility will be described.

【0107】ポリシリコン膜評価装置20では、紫外光
をポリシリコン膜の表面に照射し、その反射光をCCD
により撮像し、その撮像画像からAC値を算出してい
る。
In the polysilicon film evaluation device 20, the surface of the polysilicon film is irradiated with ultraviolet light, and the reflected light is reflected by the CCD.
And the AC value is calculated from the captured image.

【0108】ここで、AC値は、CCDにより撮像され
た撮像画像に基づき算出されるので、その撮像画像の明
るさによって、AC値の値が変動してしまう場合があ
る。例えば、CCDへの露光量不足の場合や露光量がオ
ーバーした場合などは、その撮像画像自体のコントラス
トが少なくなり、凹凸の状態を認識できなくなるためで
ある。
Since the AC value is calculated based on the picked-up image picked up by the CCD, the AC value may change depending on the brightness of the picked-up image. This is because, for example, when the exposure amount to the CCD is insufficient or when the exposure amount is over, the contrast of the captured image itself is reduced and the state of the unevenness cannot be recognized.

【0109】図20に、CCDへの紫外光の露光量に対
するAC値の変動を示したグラフを示す。露光量(μJ
/cm)は、CCDのシャッタが開いている時間
(s)×照射光量(mW/cm)で表される。ここ
で、この図20に示すように、AC値は、露光量がある
一定の範囲(図中Tで示した範囲)にある場合、その
値が一定となっている。すなわち、露光量をこの一定の
範囲内とするように制御することによって、AC値が再
現性よく得られるように、CCDへの入射光量を制御す
ることができる。
FIG. 20 is a graph showing the variation of the AC value with respect to the exposure amount of ultraviolet light to the CCD. Exposure (μJ
/ Cm 2 ) is represented by the time (s) for which the shutter of the CCD is open × irradiation light amount (mW / cm 2 ). Here, as shown in FIG. 20, when the exposure amount is in a certain range (the range indicated by T 1 in the figure), the AC value is constant. That is, by controlling the exposure amount within this fixed range, the amount of light incident on the CCD can be controlled so that the AC value can be obtained with good reproducibility.

【0110】そのため本実施の形態のポリシリコン膜評
価装置20では、対物レンズからの紫外光の出射光量を
例えばフォトディテクタ等で検出して、ポリシリコン膜
への照射光量を検出する。そして、この照射光量とCC
Dのシャッタスピードから露光量を算出し、CCDへの
入射光量をモニタする。そして、この入射光量をモニタ
リングしながら、例えば、紫外光レーザのパーワー、シ
ャッタスピード等をフィードバック制御して、露光量が
上記一定の範囲に入るようにコントロールする。
Therefore, in the polysilicon film evaluation apparatus 20 of the present embodiment, the amount of ultraviolet light emitted from the objective lens is detected by, for example, a photodetector or the like to detect the amount of irradiation light on the polysilicon film. And this irradiation light quantity and CC
The amount of exposure is calculated from the shutter speed of D, and the amount of light incident on the CCD is monitored. Then, while monitoring the incident light amount, for example, the power of the ultraviolet laser, the shutter speed, and the like are feedback-controlled to control the exposure amount so as to be within the above-mentioned fixed range.

【0111】また、図21に、撮像画像の画面の明るさ
に対するAC値の変動を示したグラフを示す。撮像画像
の画面の明るさは、ここでは256階調で表している。
ここで、この図21に示すように、AC値は、撮像画像
の明るさがある一定の範囲(図中Tで示した範囲)に
ある場合、その値が一定となっている。すなわち、撮像
画像の明るさをこの一定の範囲内とするように制御する
ことによって、AC値が再現性よく得られるように、C
CDへの入射光量を制御することができる。このように
上述したように露光量を検出するのではなく、撮像画像
の明るさを検出しても、CCDへの入射光量を制御する
ことが可能である。
Further, FIG. 21 shows a graph showing the variation of the AC value with respect to the brightness of the screen of the captured image. The screen brightness of the captured image is represented by 256 gradations here.
Here, as shown in FIG. 21, when the brightness of the captured image is within a certain range (the range indicated by T 2 in the figure), the AC value is constant. That is, by controlling the brightness of the captured image to fall within this fixed range, C
The amount of light incident on the CD can be controlled. Thus, the amount of light incident on the CCD can be controlled by detecting the brightness of the captured image instead of detecting the amount of exposure as described above.

【0112】そのため、本実施の形態のポリシリコン膜
評価装置20では、撮像画像の画面の明るさを、CPU
などで演算して、入射光量をモニタする。そして、この
入射光量をモニタリングしながら、例えば、紫外光レー
ザのパーワー、シャッタスピード等をフィードバック制
御して、露光量が上記一定の範囲に入るようにコントロ
ールする。
Therefore, in the polysilicon film evaluation apparatus 20 of the present embodiment, the brightness of the screen of the picked-up image is set to the CPU
And calculate the incident light amount. Then, while monitoring the incident light amount, for example, the power of the ultraviolet laser, the shutter speed, and the like are feedback-controlled to control the exposure amount so as to be within the above-mentioned fixed range.

【0113】(5) 次に、上述したように演算した結
果得られるAC値と、ポリシリコン膜のグレインサイズ
及びポリシリコン膜に与えられるエネルギーとの関係を
説明する。
(5) Next, the relationship between the AC value obtained as a result of the above-described calculation and the grain size of the polysilicon film and the energy applied to the polysilicon film will be described.

【0114】AC値は、図22に示すように、エキシマ
レーザアニールによりポリシリコン膜に与えられるエネ
ルギーが、あるエネルギーEとなったときからその値
が比例的に上昇し、あるエネルギーEでその値が最大
となる。そして、AC値は、この最大となるエネルギー
でピーク値を迎え、その後その値が比例的に減少
し、あるエネルギーEB2でその減少が終了し、その値
が最小値となる。このようにAC値は、与えられるエネ
ルギーに対してピーク特性を有している。
As shown in FIG. 22, the AC value increases proportionally from when the energy given to the polysilicon film by the excimer laser annealing reaches a certain energy E 5, and at the certain energy E T. That value is the maximum. Then, the AC value reaches a peak value at this maximum energy E T , then the value decreases proportionally, the decrease ends at a certain energy E B2 , and the value becomes the minimum value. As described above, the AC value has a peak characteristic for given energy.

【0115】このようなAC値のピーク特性を、図3で
示したポリシリコン膜のグレインサイズの変化の特性に
重ね合わせてみると、図23に示すようになる。この図
23に示すように、AC値のピーク特性を示すグラフの
最大値が、ポリシリコン膜のグレインサイズが適正とな
るエネルギー範囲内に入ることが分かる。さらに、AC
値が比例的に上昇を開始するエネルギーEが、ポリシ
リコン膜に与えてグレインサイズが適正となる許容最低
エネルギーLよりも低くなる。また、AC値の比例的な
減少が停止して最低値となったときのエネルギーEB2
が、ポリシリコン膜の結晶粒径が微結晶化する閾値のエ
ネルギーである許容最大エネルギーHよりも高くなる。
When such a peak characteristic of the AC value is superimposed on the characteristic of the change in grain size of the polysilicon film shown in FIG. 3, it becomes as shown in FIG. As shown in FIG. 23, it can be seen that the maximum value of the graph showing the peak characteristics of the AC value falls within the energy range in which the grain size of the polysilicon film is appropriate. In addition, AC
The energy E 5 at which the value starts to rise proportionally becomes lower than the allowable minimum energy L which is given to the polysilicon film and the grain size is appropriate. Also, the energy E B2 when the proportional decrease of the AC value stops and reaches the minimum value
However, the crystal grain size of the polysilicon film becomes higher than the allowable maximum energy H which is the threshold energy for microcrystallization.

【0116】したがって、このようなピーク特性を有す
るAC値からポリシリコン膜のグレインサイズが良好な
ものであるかどうかを評価する場合には、AC値が図2
3中太線で示した範囲の値に入っているかどうかを判断
すればよいこととなる。
Therefore, when evaluating whether or not the grain size of the polysilicon film is good from the AC value having such peak characteristics, the AC value is as shown in FIG.
3 It is only necessary to determine whether or not the value is within the range shown by the thick line.

【0117】(6) このような特性を有するAC値を
評価して、ポリシリコン膜が良品であるか否かの検査を
行う場合には、例えば、検査対象となる基板のAC値
が、許容最低エネルギーL或いは許容最大エネルギーH
を与えたときに求められるAC のいずれか高い方の値
を閾値として、この閾値よりも大きければ良品であると
判断することにより検査が可能である。
(6) The AC value having such characteristics is
Evaluate and inspect whether the polysilicon film is a good product
When performing, for example, the AC value of the board to be inspected
Is the minimum allowable energy L or the maximum allowable energy H
AC required when given LWhichever is higher
Is set as a threshold, and if it is larger than this threshold, it means that the product is a good product.
Inspection is possible by judging.

【0118】また、このような特性を有するAC値を評
価して、エキシマレーザアニール装置から出射されるレ
ーザのエネルギー密度を最適に設定する場合には、例え
ば、エキシマレーザのエネルギー密度を変動させなが
ら、複数個の基板に対してレーザアニール処理を行う。
そして、各エネルギー密度に対応させたAC値の特性図
を描き、具体的には、図22に示すような特性図を描
き、この特性図から最適なエネルギー密度を求めればよ
い。
Further, when the AC value having such characteristics is evaluated and the energy density of the laser emitted from the excimer laser annealing apparatus is optimally set, for example, while changing the energy density of the excimer laser, Laser annealing is performed on a plurality of substrates.
Then, a characteristic diagram of the AC value corresponding to each energy density is drawn, specifically, the characteristic diagram as shown in FIG. 22 is drawn, and the optimum energy density may be obtained from this characteristic diagram.

【0119】(7) ところで、上述したようにボトム
ゲート型TFTでは、ゲート電極3がポリシリコン膜6
の下層に位置しているので、レーザアニールを行った場
合におけるエネルギーの拡散性が、ガラス基板2上(ソ
ース/ドレイン領域上)のポリシリコン膜6よりも、ゲ
ート電極3上のポリシリコン膜6の方が高くなる。その
ため、エキシマレーザアニール装置から与えられるエネ
ルギー密度が同一であっても、ゲート電極3上のポリシ
リコン膜6と、ガラス基板2上(ソース/ドレイン領域
上)のポリシリコン膜6とで、与えられるエネルギーが
異なることとなり、その影響からグレインサイズが双方
で異なってしまう。
(7) By the way, as described above, in the bottom gate type TFT, the gate electrode 3 is the polysilicon film 6
Since it is located in the lower layer, the polysilicon film 6 on the gate electrode 3 is more diffused in energy when laser annealing is performed than on the polysilicon film 6 on the glass substrate 2 (source / drain regions). Will be higher. Therefore, even if the energy density given from the excimer laser annealing device is the same, it is given by the polysilicon film 6 on the gate electrode 3 and the polysilicon film 6 on the glass substrate 2 (source / drain regions). The energy will be different, and the grain size will be different on both sides due to the influence.

【0120】一般に、エキシマレーザアニール装置によ
りレーザアニールを行った場合、ゲート電極上に位置す
るポリシリコン膜と、ガラス基板上(ソース/ドレイン
領域上)に位置するポリシリコン膜とで、エネルギー密
度を変化させるような制御をすることはできず、同一の
エネルギー密度の設定で、一律にエキシマレーザアニー
ルを行うこととなる。
Generally, when laser annealing is performed by an excimer laser annealing apparatus, the energy density of the polysilicon film located on the gate electrode and the polysilicon film located on the glass substrate (source / drain region) is increased. It cannot be controlled to change, and excimer laser annealing is performed uniformly with the same energy density setting.

【0121】そのため、ボトムゲート型TFTでは、エ
キシマレーザのエネルギー密度に対するAC値の特性
は、図24に示すようになり、ガラス基板上(ソース/
ドレイン領域上)と、ゲート電極上とで、そのピーク値
が異なる位置となってしまう。具体的には、ガラス基板
上(ソース/ドレイン領域上)に位置するポリシリコン
膜のAC値の方が、ゲート電極上に位置するポリシリコ
ン膜よりも低いエネルギー密度でピーク値を迎えること
となる。
Therefore, in the bottom gate type TFT, the characteristic of the AC value with respect to the energy density of the excimer laser is as shown in FIG.
The peak value is different between the drain region) and the gate electrode. Specifically, the AC value of the polysilicon film located on the glass substrate (source / drain region) reaches a peak value at a lower energy density than that of the polysilicon film located on the gate electrode. .

【0122】したがって、AC値を評価して、ポリシリ
コン膜が良品であるか否かの検査を行う場合、並びに、
AC値を評価してエキシマレーザアニール装置から出射
されるエネルギー密度を最適に設定する場合には、この
両者(ガラス基板上及びゲート電極上)のポリシリコン
膜が良好となるような値とする必要がある。
Therefore, when the AC value is evaluated to inspect whether or not the polysilicon film is a good product, and
When the AC value is evaluated and the energy density emitted from the excimer laser annealing apparatus is optimally set, it is necessary to set the values so that the polysilicon films on both sides (on the glass substrate and on the gate electrode) are good. There is.

【0123】続いて、ボトムゲート型TFTのポリシリ
コン膜について、エキシマレーザのエネルギー密度に対
するAC値の具体的な実験データの一例を図25に示
す。この図25に示すように、AC値は、ゲート電極上
とガラス基板上とで異なるピーク値となる特性となる。
例えば、この図25で示した特性図上では、エキシマレ
ーザアニールでのエネルギー密度を380mJで設定す
ることが最適であることが分かる。
Next, FIG. 25 shows an example of concrete experimental data of the AC value with respect to the energy density of the excimer laser for the polysilicon film of the bottom gate type TFT. As shown in FIG. 25, the AC value has a characteristic of having different peak values on the gate electrode and the glass substrate.
For example, on the characteristic diagram shown in FIG. 25, it can be seen that it is optimal to set the energy density in excimer laser annealing at 380 mJ.

【0124】(8) 以上のように、ボトムゲート型T
FTに形成されたポリシリコン膜を評価する場合に、ポ
リシリコン膜表面の空間構造の直線性及び/又は周期性
を評価することにより、非破壊で容易にポリシリコンの
検査をすることができ、検査工程を製造工程に組み込む
ことが可能となる。また、この直線性及び/又は周期性
を数値化するので、目視検査等によらず数値演算が可能
となる。さらに、数値化を行って評価を行うので、その
ため自動検査が可能となり、また、高い精度で客観的な
検査を行うことができる。また、検査結果をアニール処
理工程にフィードバックして、製造する薄膜トランジス
タの歩留まりを高くすることができる。
(8) As described above, the bottom gate type T
When evaluating the polysilicon film formed on the FT, by evaluating the linearity and / or periodicity of the spatial structure on the surface of the polysilicon film, it is possible to easily and non-destructively inspect the polysilicon. It becomes possible to incorporate the inspection process into the manufacturing process. In addition, since the linearity and / or the periodicity are digitized, numerical calculation can be performed without relying on visual inspection or the like. Furthermore, since evaluation is performed by digitizing, automatic inspection is possible, and objective inspection can be performed with high accuracy. In addition, the inspection result can be fed back to the annealing process to increase the yield of the manufactured thin film transistor.

【0125】なお、以上ポリシリコン膜を撮像する装置
として、波長266nmの紫外光レーザを用いた顕微鏡
装置を適用していたが、ポリシリコン膜の表面空間構造
の直線性及び/又は周期性を評価するための元画像を撮
像する装置は、このような装置に限られない。例えば、
SEMにより観察した画像に基づいて、ポリシリコン膜
の表面空間構造の直線性及び/周期性を評価しても良
い。例えば、図26に示すように、紫外光レーザを用い
た顕微鏡装置(DUV)で撮像した画像に基づきAC値
を求めた場合の特性と、SEMで撮像した画像に基づき
AC値を求めた場合の特性とを比較すると、SEMの方
がより精彩な画像となるため相対的にAC値が低くなる
もの、その特性を示す曲線はほぼ同一となることが分か
る。
Although a microscope apparatus using an ultraviolet light laser with a wavelength of 266 nm has been applied as an apparatus for imaging the polysilicon film, the linearity and / or periodicity of the surface spatial structure of the polysilicon film has been evaluated. The device that captures the original image for performing is not limited to such a device. For example,
The linearity and / or periodicity of the surface space structure of the polysilicon film may be evaluated based on the image observed by SEM. For example, as shown in FIG. 26, characteristics when an AC value is obtained based on an image captured by a microscope device (DUV) using an ultraviolet laser, and characteristics when an AC value is obtained based on an image captured by SEM Comparing with the characteristics, it can be seen that the SEM provides a more detailed image and thus has a relatively low AC value, but the curves showing the characteristics are almost the same.

【0126】また、直線性及び/周期性を数値化する手
法として自己相関関数を用いた例を詳細に説明したが、
数値化の手法もこの自己相関関数を用いた例に限られな
い。
Also, an example using an autocorrelation function has been described in detail as a method of digitizing linearity and / or periodicity.
The numerical method is not limited to the example using this autocorrelation function.

【0127】ボトムゲート型TFTの製造プロセスにお
ける具体的な適用例 つぎに、ボトムゲート型TFTの製造プロセスに上記ポ
リシリコン膜評価装置20を適用した具体的な適用例に
ついて説明する。
In the manufacturing process of the bottom gate type TFT
Next, a specific application example in which the above-described polysilicon film evaluation apparatus 20 is applied to the manufacturing process of the bottom gate type TFT will be described.

【0128】まず、図27に示すような、ボトムゲート
型TFTのポリシリコン膜の撮像画像から得られたAC
値を評価して、その評価結果をエキシマレーザアニール
装置にフィードバックし、このエキシマレーザアニール
装置30から出射されるレーザパワーを最適に設定する
適用例(EQC:Equipment Quality
Control)について説明する。
First, an AC obtained from a picked-up image of a polysilicon film of a bottom gate type TFT as shown in FIG.
An application example in which the value is evaluated, the evaluation result is fed back to the excimer laser annealing apparatus, and the laser power emitted from the excimer laser annealing apparatus 30 is optimally set (EQC: Equipment Quality).
Control) will be described.

【0129】エキシマレーザアニール装置は、上述した
ようにレーザパワーの設定値に対して、実際のレーザパ
ワーの出力値の変動が比較的に大きい。出力されるレー
ザパワーは、ガウス分布的な特性を示しばらつきが生
じ、所定のパワー設定値に対してある程度のばらつきが
生じる。これに対して、ボトムゲート型TFTの場合、
ポリシリコン膜に与えられるエネルギーの製造マージン
(この範囲より外のエネルギーが与えられた場合には不
良品となるエネルギー範囲)は、そのばらつきに対して
相対的に大きな値となる。
In the excimer laser annealing apparatus, as described above, the fluctuation of the actual output value of the laser power is relatively large with respect to the set value of the laser power. The output laser power exhibits a Gaussian distribution-like characteristic and has variations, and to some extent with respect to a predetermined power setting value. On the other hand, in the case of bottom gate type TFT,
The manufacturing margin of the energy given to the polysilicon film (the energy range which becomes a defective product when the energy outside this range is given) has a relatively large value with respect to the variation.

【0130】したがって、図28に示すように、ポリシ
リコン膜の製造マージンの中心位置がレーザパワーの設
定値の最適値となり、この最適値にレーザパワーが設定
してあれば、レーザパワーが変動したとしてもポリシリ
コン膜に与えられるエネルギーは製造マージン内に入る
こととなり、高い歩留まりを得ることができる。しかし
ながら、図29に示すように、レーザパワーの設定値
が、製造マージンの最適値に設定されていない場合に
は、レーザパワーが変動すると、ポリシリコン膜に与え
られるエネルギーが製造マージンから外れる場合が多
く、歩留まりが低くなってしまう。
Therefore, as shown in FIG. 28, the center position of the manufacturing margin of the polysilicon film is the optimum value of the setting value of the laser power, and if the laser power is set to this optimum value, the laser power fluctuates. Even in this case, the energy applied to the polysilicon film falls within the manufacturing margin, and a high yield can be obtained. However, as shown in FIG. 29, when the set value of the laser power is not set to the optimum value of the manufacturing margin, when the laser power changes, the energy given to the polysilicon film may deviate from the manufacturing margin. The yield rate will be low.

【0131】そのため、本適用例は、ボトムゲート型T
FTのAC値のピーク特性を利用して、以下のように、
エキシマレーザアニール装置のレーザパワーを最適値に
設定する。
Therefore, in this application example, the bottom gate type T
Utilizing the peak characteristic of the AC value of FT, as follows,
Set the laser power of the excimer laser annealing device to the optimum value.

【0132】まず、本適用例では、ポリシリコン膜を形
成した複数枚の基板を製造する。このとき、各基板毎に
エキシマレーザアニール装置のレーザパワーの設定を変
化させ、それぞれの基板についてゲート電極上及びガラ
ス基板上のAC値を求める。
First, in this application example, a plurality of substrates having a polysilicon film formed thereon are manufactured. At this time, the laser power setting of the excimer laser annealing apparatus is changed for each substrate, and the AC value on the gate electrode and the glass substrate for each substrate is obtained.

【0133】すると、図30や図31に示すような、A
C値のピーク曲線をグラフ上に描くことができる。
Then, as shown in FIG. 30 and FIG. 31, A
A peak curve of C value can be drawn on the graph.

【0134】このようなAC値のピーク曲線を描くと、
ゲート電極上とガラス基板上ともに良好なグレインサイ
ズを得られるレーザパワーの許容範囲(ポリシリコン膜
の製造マージン)を求めることができる。具体的には、
製造マージンの下位限界のレーザパワーは、ゲート電極
上のポリシリコン膜に与えられるエネルギーの最低許容
エネルギー(L)に対応したレーザパワー、具体的に
は、図30及び図31に示したゲート電極上のAC値の
太線で描いた部分の左端のレーザパワー(MO(L))
となる。また、製造マージンの上位限界のレーザパワー
は、ガラス基板上のポリシリコン膜に与えられるエネル
ギーの最高許容エネルギー(H)に対応したレーザパワ
ー、具体的には、図30及び図31に示したガラス基板
上のAC値の太線で描いた部分の右端のレーザパワー
(G(H))となる。
When a peak curve of such an AC value is drawn,
It is possible to obtain an allowable range of laser power (manufacturing margin of the polysilicon film) capable of obtaining a good grain size on both the gate electrode and the glass substrate. In particular,
The laser power at the lower limit of the manufacturing margin is the laser power corresponding to the minimum allowable energy (L) of the energy given to the polysilicon film on the gate electrode, specifically, on the gate electrode shown in FIGS. 30 and 31. Laser power (MO (L)) at the left end of the portion drawn by the thick line of AC value of
Becomes The laser power at the upper limit of the manufacturing margin is the laser power corresponding to the maximum allowable energy (H) of the energy given to the polysilicon film on the glass substrate, specifically, the glass power shown in FIGS. 30 and 31. It is the laser power (G (H)) at the right end of the portion drawn by the thick line of the AC value on the substrate.

【0135】そして、このように求めた製造マージンの
中間値を求め、この中間値におけるレーザパワーを最適
値として設定する。
Then, the intermediate value of the manufacturing margin thus obtained is obtained, and the laser power at this intermediate value is set as the optimum value.

【0136】以上のようにAC値を求めて、製造マージ
ンを求め、この製造マージンを最適値として設定するこ
とによって、ボトムゲート型TFTの歩留まりを高くす
ることができる。
As described above, by obtaining the AC value, obtaining the manufacturing margin, and setting this manufacturing margin as the optimum value, the yield of the bottom gate type TFT can be increased.

【0137】[0137]

【発明の効果】本発明にかかるポリシリコンの評価方法
並びに薄膜トランジスタ製造システム及び方法では、ア
モルファスシリコン膜の表面を洗浄した後酸化膜を形成
し、酸化膜を形成したアモルファスシリコン膜にレーザ
アニール処理してポリシリコン膜を形成する。このポリ
シリコン膜に対して、その膜表面の空間構造の直線性及
び/又は周期性を評価する。このことにより本発明で
は、低温多結晶化プロセスで形成されたポリシリコン膜
の表面の空間構造の直線性及び/又は周期性を、確実に
評価することができる。即ち、本発明の多結晶シリコン
薄膜形成方法によれば、薄膜ポリシリコン中に不純物混
入が少ないと同時に、最適なレーザパルスエネルギーで
結晶化を行うことが可能とることにより、大きな基板上
での薄膜トランジスタの特性ばらつきを小さく、良好な
トランジスタ特性が全面で得られる。これにより、高機
能なシステムをLCDや有機ELディスプレイを駆動す
る絶縁基板上に同時に安価に形成することが可能とな
る。
According to the method for evaluating polysilicon and the thin film transistor manufacturing system and method according to the present invention, an oxide film is formed after cleaning the surface of the amorphous silicon film, and the amorphous silicon film on which the oxide film is formed is subjected to laser annealing. To form a polysilicon film. For this polysilicon film, the linearity and / or periodicity of the spatial structure of the film surface are evaluated. As a result, in the present invention, the linearity and / or periodicity of the spatial structure of the surface of the polysilicon film formed by the low temperature polycrystallization process can be reliably evaluated. That is, according to the method for forming a polycrystalline silicon thin film of the present invention, the amount of impurities mixed in the thin film polysilicon is small, and at the same time, crystallization can be performed with an optimum laser pulse energy, so that a thin film transistor on a large substrate can be obtained. It is possible to obtain good transistor characteristics over the entire surface with a small characteristic variation. As a result, a high-performance system can be simultaneously formed at low cost on an insulating substrate that drives an LCD or an organic EL display.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るTFTの製造方法の要部を示す工
程図である。
FIG. 1 is a process drawing showing a main part of a method of manufacturing a TFT according to the present invention.

【図2】ボトムゲート型TFTの模式的な断面構成を説
明する図である。
FIG. 2 is a diagram illustrating a schematic cross-sectional configuration of a bottom gate type TFT.

【図3】(A)はポリシリコン膜を形成したのちのボト
ムゲート型TFTの断面構造を説明するための模式図、
(B)はポリシリコン膜のグレインサイズと、エキシマ
レーザアニールで与えられるエネルギーとの関係を説明
するための図である。
FIG. 3A is a schematic diagram for explaining a cross-sectional structure of a bottom gate type TFT after forming a polysilicon film,
FIG. 6B is a diagram for explaining the relationship between the grain size of the polysilicon film and the energy given by the excimer laser annealing.

【図4】出力するレーザのエネルギー密度を最適値とし
てエキシマレーザアニールを行ったときのポリシリコン
膜の膜表面の画像(B)と、最適値よりも少ないパワー
としたときのポリシリコン膜の膜表面の画像(A)と、
最適値よりも大きいパワーとしたときのポリシリコン膜
の膜表面の画像(C)とを説明するための図である。
FIG. 4 is an image (B) of the film surface of the polysilicon film when excimer laser annealing is performed with the energy density of the output laser being the optimum value, and the film of the polysilicon film when the power is smaller than the optimum value. Surface image (A),
It is a figure for demonstrating the image (C) of the film surface of a polysilicon film at the time of making power larger than an optimal value.

【図5】(A)は、エキシマレーザアニールをする前の
TFT基板の断面構造を説明するための図である。
(B)は、良好なエネルギー密度でエキシマレーザアニ
ールを行った場合のTFT基板の断面構造を説明するた
めの図である。(C)は、良好ではないエネルギー密度
でエキシマレーザアニールを行った場合のTFT基板の
断面構造を説明するための図である。
FIG. 5A is a diagram for explaining a cross-sectional structure of a TFT substrate before excimer laser annealing.
(B) is a diagram for explaining a cross-sectional structure of a TFT substrate when excimer laser annealing is performed with a good energy density. (C) is a figure for demonstrating the cross-section of a TFT substrate when excimer laser annealing is performed with an unfavorable energy density.

【図6】エキシマレーザアニールをする前の工程に、表
面酸化工程を設けたTFTの製造プロセスを説明するた
めの図である。
FIG. 6 is a diagram for explaining a manufacturing process of a TFT in which a surface oxidation step is provided in a step before the excimer laser annealing.

【図7】直線性および周期性があるポリシリコン膜の撮
像画像を模式的に表した図である。
FIG. 7 is a diagram schematically showing a captured image of a polysilicon film having linearity and periodicity.

【図8】直線性および周期性がないポリシリコン膜の撮
像画像を模式的に表した図である。
FIG. 8 is a diagram schematically showing a captured image of a polysilicon film having neither linearity nor periodicity.

【図9】本発明の実施の形態のポリシリコン膜の評価装
置の構成図である。
FIG. 9 is a configuration diagram of a polysilicon film evaluation apparatus according to an embodiment of the present invention.

【図10】ポリシリコン膜の評価手順を説明するための
フローチャートである。
FIG. 10 is a flowchart for explaining the evaluation procedure of a polysilicon film.

【図11】周期性が高い場合の自己相関関数を説明する
ための図である。
FIG. 11 is a diagram for explaining an autocorrelation function when the periodicity is high.

【図12】周期性が低い場合の自己相関関数を説明する
ための図である。
FIG. 12 is a diagram for explaining an autocorrelation function when the periodicity is low.

【図13】ポリシリコン膜の他の評価手順を説明するた
めのフローチャートである。
FIG. 13 is a flowchart for explaining another evaluation procedure of the polysilicon film.

【図14】上記他の評価手順で評価した場合の周期性が
高い場合の自己相関画像を説明するための図である。
FIG. 14 is a diagram for explaining an autocorrelation image when the periodicity is high when evaluated by the other evaluation procedure.

【図15】上記他の評価手順で評価した場合の周期性が
低い場合の自己相関画像を説明するための図である。
FIG. 15 is a diagram for explaining an autocorrelation image when the periodicity is low when evaluated by the other evaluation procedure.

【図16】具体的な撮像画像に対する求められたAC値
の特性を説明する図である。
FIG. 16 is a diagram illustrating characteristics of the obtained AC value for a specific captured image.

【図17】表面の空間構造の周期性が悪いポリシリコン
膜の表面画像を示す図、及びその模式的な構造を示す図
である。
FIG. 17 is a diagram showing a surface image of a polysilicon film having a poor spatial structure periodicity on the surface, and a diagram showing a schematic structure thereof.

【図18】表面の空間構造の周期性が中程度のポリシリ
コン膜の表面画像を示す図、及び、その模式的な構成を
示す図である。
FIG. 18 is a diagram showing a surface image of a polysilicon film having a medium spatial periodicity of the surface spatial structure, and a diagram showing a schematic configuration thereof.

【図19】表面の空間構造の周期性が良いポリシリコン
膜の表面画像を示す図、及びその模式的な構造を示す図
である。
19A and 19B are a diagram showing a surface image of a polysilicon film having a good spatial periodicity of a surface spatial structure and a diagram showing a schematic structure thereof.

【図20】CCDへの紫外光の露光量に対するAC値の
変動を示したグラフを示す。
FIG. 20 is a graph showing a change in AC value with respect to an exposure amount of ultraviolet light on a CCD.

【図21】撮像画像の画面の明るさに対するAC値の変
動を示したグラフを示す。
FIG. 21 is a graph showing a change in AC value with respect to screen brightness of a captured image.

【図22】ポリシリコン膜に与えられるエネルギーに対
する自己相関値の特性を説明するための図である。
FIG. 22 is a diagram for explaining characteristics of an autocorrelation value with respect to energy applied to a polysilicon film.

【図23】ポリシリコン膜に与えられるエネルギーに対
するAC値及びグレインサイズの特性を説明するための
図である。
FIG. 23 is a diagram for explaining characteristics of an AC value and a grain size with respect to energy applied to a polysilicon film.

【図24】ボトムゲート型TFTにおけるエキシマレー
ザのエネルギー密度に対するAC値の特性を説明するた
めの図である。
FIG. 24 is a diagram for explaining the characteristics of the AC value with respect to the energy density of the excimer laser in the bottom gate type TFT.

【図25】ボトムゲート型TFTのポリシリコン膜につ
いて、エキシマレーザのエネルギー密度に対するAC値
の具体的な実験データの一例を説明するための図であ
る。
FIG. 25 is a diagram for explaining an example of specific experimental data of AC values with respect to the energy density of an excimer laser for a polysilicon film of a bottom-gate TFT.

【図26】紫外光レーザを用いた顕微鏡装置(DUV)
で撮像した画像に基づきAC値を求めた場合の特性と、
SEMで撮像した画像に基づきAC値を求めた場合の特
性とを比較して説明するための図である。
FIG. 26 is a microscope device (DUV) using an ultraviolet laser.
The characteristics when the AC value is obtained based on the image captured in
It is a figure for comparing and explaining the characteristic at the time of finding an AC value based on the picture picturized with SEM.

【図27】ボトムゲート型TFTの製造プロセスにポリ
シリコン膜評価装置を適用した具体的な適用例(EQ
C)の構成を説明するための図である。
FIG. 27 is a specific application example (EQ in which a polysilicon film evaluation device is applied to a manufacturing process of a bottom gate type TFT).
It is a figure for demonstrating the structure of C).

【図28】ポリシリコン膜に与えられるエネルギーの製
造マージンと、エキシマレーザのエネルギー密度の変動
との関係を説明するための図である(最適にエネルギー
密度が設定されている場合)。
FIG. 28 is a diagram for explaining the relationship between the manufacturing margin of energy applied to the polysilicon film and the fluctuation of the energy density of the excimer laser (when the energy density is optimally set).

【図29】ポリシリコン膜に与えられるエネルギーの製
造マージンと、エキシマレーザのエネルギー密度の変動
との関係を説明するための図である(最適にレーザのエ
ネルギー密度が設定されていない場合)。
FIG. 29 is a diagram for explaining the relationship between the manufacturing margin of energy applied to the polysilicon film and the fluctuation of the energy density of the excimer laser (when the energy density of the laser is not optimally set).

【図30】ボトムゲート型TFTの製造マージンと、エ
キシマレーザのエネルギー密度との関係の一例を示し、
この一例からエネルギー密度の最適値を求めるための方
法を説明するための図である。
FIG. 30 shows an example of the relationship between the manufacturing margin of a bottom gate type TFT and the energy density of an excimer laser,
It is a figure for demonstrating the method for calculating | requiring the optimal value of energy density from this example.

【図31】ボトムゲート型TFTの製造マージンと、エ
キシマレーザのエネルギー密度との関係の他の一例を示
し、この他の一例からエネルギー密度の最適値を求める
ための方法を説明するための図である。
FIG. 31 shows another example of the relationship between the manufacturing margin of the bottom gate type TFT and the energy density of the excimer laser, and is a diagram for explaining a method for obtaining the optimum value of the energy density from this other example. is there.

【符号の説明】[Explanation of symbols]

1 ボトムゲート型TFT、2 ガラス基板、3 ゲー
ト電極、4 第1のゲート絶縁膜、5 第2のゲート絶
縁膜、6 ポリシリコン膜、6a アモルファスシリコ
ン膜、6s 表面酸化層、6t 酸化膜、20 ポリシ
リコン膜評価装置、30 エキシマレーザアニール装置
1 bottom gate type TFT, 2 glass substrate, 3 gate electrode, 4 first gate insulating film, 5 second gate insulating film, 6 polysilicon film, 6a amorphous silicon film, 6s surface oxide layer, 6t oxide film, 20 Polysilicon film evaluation system, 30 excimer laser annealing system

───────────────────────────────────────────────────── フロントページの続き (72)発明者 合田 信弘 愛知県知多郡東浦町緒川上舟木50番地 エ スティ・エルシーディ株式会社内 (72)発明者 小松 博志 愛知県知多郡東浦町緒川上舟木50番地 エ スティ・エルシーディ株式会社内 Fターム(参考) 4M106 AA10 BA05 BA06 CA19 DB04 DB08 DB12 DB14 DJ20 5F052 AA02 BA07 BB07 CA07 DA02 DB02 EA02 EA15 FA19 HA01 HA03 JA01 JA02 5F110 AA24 BB01 BB02 CC01 CC03 CC05 CC08 DD02 EE04 EE44 FF02 FF03 FF09 FF28 FF30 FF32 GG02 GG13 GG25 GG47 HJ12 HL03 HL04 HL11 NN03 NN04 NN05 NN14 NN15 NN23 NN24 NN72 PP03 PP05 PP06 PP31 PP40    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Nobuhiro Goda             50 Ogawagami Funaki, Higashiura Town, Chita District, Aichi Prefecture             St. LCD Inc. (72) Inventor Hiroshi Komatsu             50 Ogawagami Funaki, Higashiura Town, Chita District, Aichi Prefecture             St. LCD Inc. F-term (reference) 4M106 AA10 BA05 BA06 CA19 DB04                       DB08 DB12 DB14 DJ20                 5F052 AA02 BA07 BB07 CA07 DA02                       DB02 EA02 EA15 FA19 HA01                       HA03 JA01 JA02                 5F110 AA24 BB01 BB02 CC01 CC03                       CC05 CC08 DD02 EE04 EE44                       FF02 FF03 FF09 FF28 FF30                       FF32 GG02 GG13 GG25 GG47                       HJ12 HL03 HL04 HL11 NN03                       NN04 NN05 NN14 NN15 NN23                       NN24 NN72 PP03 PP05 PP06                       PP31 PP40

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 基板上にアモルファスシリコン膜を成膜
する成膜工程と、 上記アモルファスシリコン膜が成膜された基板を洗浄す
る洗浄工程と、 上記洗浄工程により洗浄された基板のアモルファスシリ
コン膜の表面に酸化膜を形成する酸化膜形成工程と、 アモルファスシリコン膜に対してレーザアニール処理す
ることによって薄膜トランジスタのチャネル層となるポ
リシリコン膜を生成するレーザアニール工程と、 形成した上記ポリシリコン膜の膜表面の空間構造の直線
性及び/又は周期性を検出し、この直線性及び/又は周
期性の検出結果に基づき上記ポリシリコン膜の状態を評
価する評価工程とを含み、 前記洗浄工程は、オゾンを含む溶液またはオゾンを含む
ガス雰囲気で該アモルファスシリコン膜に表面酸化層を
形成する前処理と、フッ酸を含む溶液で該アモルファス
シリコン膜上に形成された表面酸化層を除去する後処理
からなることを特徴とした薄膜トランジスタの製造方
法。
1. A film forming step of forming an amorphous silicon film on a substrate, a cleaning step of cleaning the substrate on which the amorphous silicon film is formed, and an amorphous silicon film of the substrate cleaned by the cleaning step. An oxide film forming step of forming an oxide film on the surface, a laser annealing step of forming a polysilicon film to be a channel layer of a thin film transistor by performing a laser annealing process on the amorphous silicon film, and the formed polysilicon film film The linearity and / or periodicity of the spatial structure of the surface is detected, and an evaluation step of evaluating the state of the polysilicon film based on the detection result of this linearity and / or periodicity is included, and the cleaning step is ozone. Pretreatment for forming a surface oxide layer on the amorphous silicon film in a gas atmosphere containing a solution or ozone containing Method for manufacturing a thin film transistor, characterized in that a solution containing Tsu acid consists postprocessing to remove surface oxide layer formed on the amorphous silicon film.
【請求項2】 前記酸化膜形成工程は、オゾンを含む溶
液またはオゾンを含むガス雰囲気で該アモルファスシリ
コン膜に酸化膜を形成することを特徴とした請求項1記
載の薄膜トランジスタの製造方法。
2. The method of manufacturing a thin film transistor according to claim 1, wherein the oxide film forming step forms an oxide film on the amorphous silicon film in a solution containing ozone or a gas atmosphere containing ozone.
【請求項3】 前記酸化膜形成工程は、酸素を含むプラ
ズマ雰囲気で該アモルファスシリコン膜に酸化膜を形成
することを特徴とした請求項1記載の薄膜トランジスタ
の製造方法。
3. The method of manufacturing a thin film transistor according to claim 1, wherein in the oxide film forming step, an oxide film is formed on the amorphous silicon film in a plasma atmosphere containing oxygen.
【請求項4】 前記評価工程は、レーザアニールにより
形成されたポリシリコン膜に対して、集光した紫外光を
照射し、その反射光を検出し、検出した上記反射光を撮
像し、上記ポリシリコン膜の表面空間構造を評価し、こ
れに基づき上記ポリシリコン膜の状態を評価することを
特徴とした請求項1記載の薄膜トランジスタの製造方
法。
4. The evaluation step comprises irradiating a polysilicon film formed by laser annealing with condensed ultraviolet light, detecting reflected light thereof, and imaging the detected reflected light, 2. The method of manufacturing a thin film transistor according to claim 1, wherein the surface space structure of the silicon film is evaluated, and the state of the polysilicon film is evaluated based on the surface space structure.
【請求項5】 請求項1乃至4に記載された方法により
製造された薄膜トランジスタ。
5. A thin film transistor manufactured by the method according to claim 1.
【請求項6】 基板上にアモルファスシリコン膜を成膜
する成膜工程と、 上記アモルファスシリコン膜が成膜された基板を洗浄す
る洗浄工程と、 上記洗浄工程により洗浄された基板のアモルファスシリ
コン膜の表面に酸化膜を形成する酸化膜形成工程と、 アモルファスシリコン膜に対してレーザアニール処理す
ることによって薄膜トランジスタのチャネル層となるポ
リシリコン膜を生成するレーザアニール工程と、 形成した上記ポリシリコン膜の膜表面の空間構造の直線
性及び/又は周期性を検出し、この直線性及び/又は周
期性の検出結果に基づき上記ポリシリコン膜の状態を評
価する評価工程とを含み、 前記洗浄工程は、フッ酸を含む溶液で該アモルファスシ
リコン膜の表面を処理し不要な表面酸化層を除去するこ
とを特徴とした薄膜トランジスタの製造方法。
6. A film forming step of forming an amorphous silicon film on a substrate, a cleaning step of cleaning the substrate on which the amorphous silicon film is formed, and an amorphous silicon film of the substrate cleaned by the cleaning step. An oxide film forming step of forming an oxide film on the surface, a laser annealing step of forming a polysilicon film to be a channel layer of a thin film transistor by performing a laser annealing process on the amorphous silicon film, and the formed polysilicon film film An evaluation step of detecting linearity and / or periodicity of the spatial structure of the surface and evaluating the state of the polysilicon film based on the detection result of the linearity and / or periodicity. Thin film characterized by treating the surface of the amorphous silicon film with a solution containing an acid to remove unnecessary surface oxide layer Method of manufacturing a transistor.
【請求項7】 前記酸化膜形成工程は、オゾンを含む溶
液またはオゾンを含むガス雰囲気で該アモルファスシリ
コン膜に酸化膜を形成することを特徴とした請求項6記
載の薄膜トランジスタの製造方法。
7. The method of manufacturing a thin film transistor according to claim 6, wherein in the oxide film forming step, an oxide film is formed on the amorphous silicon film in a solution containing ozone or a gas atmosphere containing ozone.
【請求項8】 前記酸化膜形成工程は、酸素を含むプラ
ズマ雰囲気で該アモルファスシリコン膜に酸化膜を形成
することを特徴とした請求項6記載の薄膜トランジスタ
の製造方法。
8. The method of manufacturing a thin film transistor according to claim 6, wherein in the oxide film forming step, an oxide film is formed on the amorphous silicon film in a plasma atmosphere containing oxygen.
【請求項9】 前記評価工程は、レーザアニールにより
形成されたポリシリコン膜に対して、集光した紫外光を
照射し、その反射光を検出し、検出した上記反射光を撮
像し、上記ポリシリコン膜の表面空間構造を評価し、こ
れに基づき上記ポリシリコン膜の状態を評価することを
特徴とした請求項6記載の薄膜トランジスタの製造方
法。
9. The evaluation step comprises irradiating a polysilicon film formed by laser annealing with condensed ultraviolet light, detecting reflected light thereof, and imaging the detected reflected light, 7. The method of manufacturing a thin film transistor according to claim 6, wherein the surface spatial structure of the silicon film is evaluated, and the state of the polysilicon film is evaluated based on the evaluation.
【請求項10】 請求項6乃至9に記載された方法によ
り製造された薄膜トランジスタ。
10. A thin film transistor manufactured by the method according to claim 6.
【請求項11】 基板上にアモルファスシリコン膜を成
膜する成膜工程と、 上記アモルファスシリコン膜が成膜された基板を洗浄す
る洗浄工程と、 上記洗浄工程により洗浄された基板のアモルファスシリ
コン膜の表面に酸化膜を形成する酸化膜形成工程と、 アモルファスシリコン膜に対してレーザアニール処理す
ることによって薄膜トランジスタのチャネル層となるポ
リシリコン膜を生成するレーザアニール工程と、 形成した上記ポリシリコン膜の膜表面の空間構造の直線
性及び/又は周期性を検出し、この直線性及び/又は周
期性の検出結果に基づき上記ポリシリコン膜の状態を評
価する評価工程とを備え、 前記洗浄工程は、フッ素ガスを含むプラズマを用いて該
アモルファスシリコン膜の表面を処理し、不要な表面酸
化層を除去することを特徴とした薄膜トランジスタの製
造方法。
11. A film forming step of forming an amorphous silicon film on a substrate, a cleaning step of cleaning the substrate having the amorphous silicon film formed thereon, and an amorphous silicon film of the substrate cleaned by the cleaning step. An oxide film forming step of forming an oxide film on the surface, a laser annealing step of forming a polysilicon film to be a channel layer of a thin film transistor by performing a laser annealing process on the amorphous silicon film, and the above-mentioned polysilicon film formed The linearity and / or periodicity of the spatial structure of the surface is detected, and an evaluation step of evaluating the state of the polysilicon film based on the detection result of the linearity and / or periodicity is provided, and the cleaning step is fluorine. The surface of the amorphous silicon film is treated with plasma containing gas to remove an unnecessary surface oxide layer. Method for manufacturing a thin film transistor, wherein.
【請求項12】 前記酸化膜形成工程は、オゾンを含む
溶液またはオゾンを含むガス雰囲気で該アモルファスシ
リコン膜に酸化膜を形成することを特徴とした請求項1
1記載の薄膜トランジスタの製造方法。
12. An oxide film is formed on the amorphous silicon film in a solution containing ozone or a gas atmosphere containing ozone in the oxide film forming step.
1. The method for manufacturing a thin film transistor according to 1.
【請求項13】 前記酸化膜形成工程は、酸素を含むプ
ラズマ雰囲気で該アモルファスシリコン膜に酸化膜を形
成することを特徴とした請求項11記載の薄膜トランジ
スタの製造方法。
13. The method of manufacturing a thin film transistor according to claim 11, wherein in the oxide film forming step, an oxide film is formed on the amorphous silicon film in a plasma atmosphere containing oxygen.
【請求項14】 前記評価工程は、レーザアニールによ
り形成されたポリシリコン膜に対して、集光した紫外光
を照射し、その反射光を検出し、検出した上記反射光を
撮像し、上記ポリシリコン膜の表面空間構造を評価し、
これに基づき上記ポリシリコン膜の状態を評価すること
を特徴とした請求項11記載の薄膜トランジスタの製造
方法。
14. The evaluation step comprises: irradiating a polysilicon film formed by laser annealing with focused ultraviolet light, detecting reflected light thereof, and imaging the detected reflected light, Evaluate the surface space structure of the silicon film,
The method of manufacturing a thin film transistor according to claim 11, wherein the state of the polysilicon film is evaluated based on this.
【請求項15】 請求項11乃至14に記載された方法
により製造された薄膜トランジスタ。
15. A thin film transistor manufactured by the method according to claim 11.
JP2001331921A 2001-10-30 2001-10-30 Method of manufacturing thin film transistor Pending JP2003133560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001331921A JP2003133560A (en) 2001-10-30 2001-10-30 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001331921A JP2003133560A (en) 2001-10-30 2001-10-30 Method of manufacturing thin film transistor

Publications (1)

Publication Number Publication Date
JP2003133560A true JP2003133560A (en) 2003-05-09

Family

ID=19147418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001331921A Pending JP2003133560A (en) 2001-10-30 2001-10-30 Method of manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP2003133560A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100390946C (en) * 2003-08-05 2008-05-28 友达光电股份有限公司 Method for manufacturing low temperature multicrystalline silicon thin film transistor
WO2012114909A1 (en) * 2011-02-23 2012-08-30 株式会社日本製鋼所 Thin film obverse face inspection method and inspection device
CN104241173A (en) * 2014-09-03 2014-12-24 深圳市华星光电技术有限公司 Low-temperature polycrystalline silicon thin film manufacturing mechanism and method
US9522844B2 (en) 2014-09-03 2016-12-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Low temperature poly-silicon thin film preparation apparatus and method for preparing the same
RU2647561C2 (en) * 2013-12-25 2018-03-16 Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. Low temperature polycrystalline silicon thin film pre-cleaning method and preparation method, liquid crystal display device and system for making same
US11183515B2 (en) 2019-03-19 2021-11-23 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100390946C (en) * 2003-08-05 2008-05-28 友达光电股份有限公司 Method for manufacturing low temperature multicrystalline silicon thin film transistor
WO2012114909A1 (en) * 2011-02-23 2012-08-30 株式会社日本製鋼所 Thin film obverse face inspection method and inspection device
JPWO2012114909A1 (en) * 2011-02-23 2014-07-07 株式会社日本製鋼所 Thin film surface inspection method and inspection apparatus
JP5641545B2 (en) * 2011-02-23 2014-12-17 株式会社日本製鋼所 Thin film surface inspection method and inspection apparatus
KR101490830B1 (en) 2011-02-23 2015-02-06 가부시끼가이샤 니혼 세이꼬쇼 Thin film obverse face inspection method and inspection device
RU2647561C2 (en) * 2013-12-25 2018-03-16 Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. Low temperature polycrystalline silicon thin film pre-cleaning method and preparation method, liquid crystal display device and system for making same
CN104241173A (en) * 2014-09-03 2014-12-24 深圳市华星光电技术有限公司 Low-temperature polycrystalline silicon thin film manufacturing mechanism and method
US9522844B2 (en) 2014-09-03 2016-12-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Low temperature poly-silicon thin film preparation apparatus and method for preparing the same
US11183515B2 (en) 2019-03-19 2021-11-23 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device
US11942481B2 (en) 2019-03-19 2024-03-26 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device

Similar Documents

Publication Publication Date Title
TW544937B (en) Method and system for evaluating polysilicon, and method and system for fabricating thin film transistor
US20050145845A1 (en) Semiconductor device, annealing method, annealing apparatus and display apparatus
JP4556302B2 (en) Thin film transistor manufacturing system and method, polysilicon evaluation method and polysilicon inspection apparatus
JP2001110861A (en) Check method and device of semiconductor film, and manufacturing method of thin film transistor
JP4586266B2 (en) Thin film transistor manufacturing system and object surface evaluation apparatus
JP2003133560A (en) Method of manufacturing thin film transistor
KR100753782B1 (en) Polysilicon evaluating method, polysilicon Inspection apparatus and method for preparation of thin film transistor
JP4556266B2 (en) Polysilicon evaluation method, polysilicon inspection apparatus, thin film transistor manufacturing method, and annealing treatment apparatus
JP4774598B2 (en) Polysilicon evaluation apparatus and thin film transistor manufacturing system
JP4770027B2 (en) Polysilicon evaluation method and thin film transistor manufacturing system and method
JP4770028B2 (en) Polysilicon evaluation apparatus and thin film transistor manufacturing system
JP2008177476A (en) Semiconductor evaluation method, semiconductor evaluation equipment, semiconductor device manufacturing method, and semiconductor device manufacturing equipment
JP4572436B2 (en) Thin film transistor manufacturing method
TW202302256A (en) Laser Irradiation Apparatus, Laser Irradiation Method, and Recording Medium Recording Program to be Readable
JP2001196593A (en) Manufacturing method for thin-film transistor
JP2000174286A (en) Manufacture of thin film transistor and laser annealer
JP3954488B2 (en) Crystal film inspection method and inspection apparatus
JP2002217103A (en) Laser annealing method
US6700663B1 (en) Method of monitoring a laser crystallization process
JP2007234876A (en) Laser anneal apparatus, method and device for determining energy of laser beam therefor
JP2007158372A (en) Method and apparatus for manufacturing semiconductor device
US6819417B1 (en) In-line monitoring of silicide quality using non-destructive methods
JP2003045800A (en) Film quality inspection method and apparatus, and manufacturing method of liquid crystal display
JP2006038587A (en) Inspection method of crystal film and inspection device therefor
JP2005003566A (en) Inspection method and inspection device for crystal film