JP2003133521A - Semiconductor device, manufacturing method therefor and laminated structure - Google Patents
Semiconductor device, manufacturing method therefor and laminated structureInfo
- Publication number
- JP2003133521A JP2003133521A JP2001332627A JP2001332627A JP2003133521A JP 2003133521 A JP2003133521 A JP 2003133521A JP 2001332627 A JP2001332627 A JP 2001332627A JP 2001332627 A JP2001332627 A JP 2001332627A JP 2003133521 A JP2003133521 A JP 2003133521A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- substrate
- semiconductor device
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体素子を搭載
する基板に開口部を設け、そこに半導体素子を配置して
構成される薄型化に対応した半導体装置およびその製造
方法ならびに積層構造体に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which is provided with an opening in a substrate on which a semiconductor element is mounted and which is provided with the semiconductor element, and which corresponds to a thin structure, a manufacturing method thereof, and a laminated structure. It is a thing.
【０００２】[0002]
【従来の技術】近年の電子機器の小型化、 軽量化に伴っ
て、電子機器に搭載されている半導体装置に対しても、
実装密度の向上、薄型化等の要求がある。2. Description of the Related Art With the recent miniaturization and weight reduction of electronic devices, semiconductor devices mounted on the electronic devices have been
There are demands for higher packaging density and thinner products.
【０００３】例えば、 特開平１０−１８９６３８号公報
には、図６に示すような構造の半導体パッケージ９０が
開示されている。For example, Japanese Patent Laid-Open No. 10-189638 discloses a semiconductor package 90 having a structure as shown in FIG.
【０００４】上記公報の半導体パッケージ９０は、基板
１０１の開口部に半導体チップ１０２が埋め込まれてお
り、ワイヤーボンド１０３を形成後、一方の面が封止樹
脂１０４で覆われている。In the semiconductor package 90 of the above publication, a semiconductor chip 102 is embedded in an opening of a substrate 101, and after forming a wire bond 103, one surface thereof is covered with a sealing resin 104.
【０００５】さらに、基板１０１の表面には、配線パタ
ーン９２が形成され、該配線パターン９２をソルダーレ
ジスト９３で覆うことで保護している。そして、ソルダ
ーレジスト９３上には、配線パターン９２と電気的に接
続された接続用端子１０５が設けられ、 他の装置との接
続に使用される。一方、基板１０１の裏面には、ＴＡＢ
テープ９４を介してスティッフナー９１が貼り付けられ
ており、ＴＡＢテープ９１を補強している。Further, a wiring pattern 92 is formed on the surface of the substrate 101, and the wiring pattern 92 is protected by being covered with a solder resist 93. Then, a connection terminal 105 electrically connected to the wiring pattern 92 is provided on the solder resist 93 and is used for connection with another device. On the other hand, on the back surface of the substrate 101,
A stiffener 91 is attached via a tape 94 to reinforce the TAB tape 91.
【０００６】上記公報の半導体パッケージ９０によれ
ば、安価かつ容易に構成できるＢＧＡ型半導体装置を得
ることができる。According to the semiconductor package 90 of the above publication, it is possible to obtain a BGA type semiconductor device which can be inexpensively and easily constructed.
【０００７】しかし、半導体パッケージ９０は、半導体
チップ１０２を基板１０１の開口部に埋め込んでいる点
については薄型化に有効であるものの、基板１０１の裏
面に補強基板としてのスティッフナー９１を備えている
点については、薄型化には不向きである。However, although the semiconductor package 90 is effective for thinning in that the semiconductor chip 102 is embedded in the opening of the substrate 101, it has a stiffener 91 as a reinforcing substrate on the back surface of the substrate 101. In terms of points, it is not suitable for thinning.
【０００８】そこで、図７（ａ）および図７（ｂ）に示
すように、基板１０１の開口部に半導体チップ１０２が
埋め込まれた図６の半導体パッケージ９０と同様の構造
であって、裏面のスティッフナー９１を除去した半導体
パッケージ１００が用いられている。Therefore, as shown in FIGS. 7A and 7B, the structure is the same as that of the semiconductor package 90 of FIG. 6 in which the semiconductor chip 102 is embedded in the opening of the substrate 101, and The semiconductor package 100 from which the stiffener 91 is removed is used.
【０００９】この構成によれば、図７（ｃ）に示すよう
に、複数の半導体パッケージ１００ａ〜１００ｄを積層
して積層構造体１２０を構成した場合には、従来の半導
体パッケージを積層して構成される積層構造体よりも厚
さを薄くできるため、半導体装置の実装密度の向上およ
び薄型化の要求に対応できる。According to this structure, as shown in FIG. 7C, when a plurality of semiconductor packages 100a to 100d are stacked to form the stacked structure 120, the conventional semiconductor packages are stacked to be formed. Since the thickness can be made smaller than that of the laminated structure to be manufactured, it is possible to meet the demands for improvement in packaging density and reduction in thickness of semiconductor devices.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、図７
（ａ）に示す従来の半導体パッケージ１００は、より薄
型の半導体パッケージを実現した点では有効であるもの
の、基板１０１に開口部を設けて半導体チップ１０２を
嵌め込み、一方の面から封止樹脂１０４で半導体チップ
１０２を封止すると共に固定し、補強基板としてのステ
ィッフナー９１を除去しているため、その封止面とは反
対の面は半導体チップ１０２が露出した状態になる。However, as shown in FIG.
The conventional semiconductor package 100 shown in (a) is effective in realizing a thinner semiconductor package, but it is provided with an opening in the substrate 101 and the semiconductor chip 102 is fitted therein. Since the semiconductor chip 102 is sealed and fixed and the stiffener 91 as the reinforcing substrate is removed, the semiconductor chip 102 is exposed on the surface opposite to the sealing surface.
【００１１】このため、露出した半導体チップ１０２に
直接衝撃が加わってクラックが発生したり、 半導体チッ
プ１０２に光が照射されて悪影響を受けたりする、ある
いはこの半導体パッケージ１００を複数積層した積層構
造体の状態において、各半導体パッケージ１００の間に
クリアランスがない等の問題が生じる。Therefore, the exposed semiconductor chip 102 is directly impacted with cracks, or the semiconductor chip 102 is irradiated with light to be adversely affected, or a laminated structure in which a plurality of semiconductor packages 100 are laminated. In this state, there arises a problem that there is no clearance between the semiconductor packages 100.
【００１２】上記従来の半導体パッケージ１００は、図
８（ａ）〜図８（ｆ）に示すような製造工程を経て製造
される。The conventional semiconductor package 100 is manufactured through the manufacturing steps shown in FIGS. 8 (a) to 8 (f).
【００１３】すなわち、図８（ａ）に示すように、個片
化する前の基板１０１’にサポートテープ（補助テー
プ）１０６を貼り付けると共に、基板１０１’の開口部
に半導体チップ１０２を配置して、サポートテープ１０
６により半導体チップ１０２を保持する。That is, as shown in FIG. 8A, a support tape (auxiliary tape) 106 is attached to a substrate 101 'before being divided into individual pieces, and a semiconductor chip 102 is placed in an opening of the substrate 101'. Support tape 10
6 holds the semiconductor chip 102.
【００１４】次に、図８（ｂ）に示すように、ワイヤー
ボンド１０３を形成し、 図８（ｃ）に示すように、半導
体チップ１０２の一方の面を封止樹脂１０４で封止す
る。Next, wire bonds 103 are formed as shown in FIG. 8B, and one surface of the semiconductor chip 102 is sealed with a sealing resin 104 as shown in FIG. 8C.
【００１５】そして、図８（ｄ）に示すように、 図示し
ないランド上に接続用端子１０５を形成する。Then, as shown in FIG. 8D, the connection terminal 105 is formed on the land (not shown).
【００１６】この後、上記従来の半導体パッケージ１０
０では、図８（ｅ）に示すように、サポートテープ１０
６が基板１０１’から剥がされるため、半導体チップ１
０２の一方の面は完全に露出してしまう。Thereafter, the conventional semiconductor package 10 described above is used.
0, as shown in FIG. 8 (e), the support tape 10
6 is peeled from the substrate 101 ′, so that the semiconductor chip 1
One surface of 02 is completely exposed.
【００１７】最後に、基板１０１’を、図８（ｆ）に示
すように、個々の半導体パッケージ１００の基板１０１
を個片化して、半導体パッケージ１００が形成される。Finally, the substrate 101 'is replaced with the substrate 101 of each semiconductor package 100 as shown in FIG. 8 (f).
The semiconductor package 100 is formed by dividing into individual pieces.
【００１８】さらに、この半導体パッケージ１００を複
数積層して積層構造体１２０を構成する場合には、図８
（ｇ）に示すように、接続用端子１０５を介して複数の
半導体パッケージ１００ａ〜１００ｄを接続し、 図８
（ｈ）に示すように、半導体パッケージ１００ｄの接続
用端子１０５を介して実装基板１３０に実装される。Further, when a plurality of semiconductor packages 100 are laminated to form a laminated structure 120, FIG.
As shown in (g), the plurality of semiconductor packages 100a to 100d are connected via the connection terminals 105,
As shown in (h), it is mounted on the mounting substrate 130 via the connection terminals 105 of the semiconductor package 100d.
【００１９】以上のように、 従来の半導体パッケージ１
００は、製造工程において、基板１０１’の一方の面に
貼り付けられていたサポートテープ１０６を全て引き剥
がしているため、上記半導体パッケージ１００を複数積
層した積層構造体１２０の状態において、例えば、半導
体パッケージ１００ａおよび半導体パッケージ１００ｂ
のように、隣り合う半導体パッケージ１００の間にはク
リアランスがないことになる。よって、半導体パッケー
ジ１００に外部から熱が加わる等して反りが発生した場
合には、反りが吸収されるクリアランスが全くないため
反りの応力を緩和することができず、半導体パッケージ
１００ａと半導体パッケージ１００ｂとの接続部分にス
トレスがかかって接続不良の原因となってしまう。As described above, the conventional semiconductor package 1
00 has peeled off all the support tapes 106 attached to the one surface of the substrate 101 ′ in the manufacturing process. Therefore, in the state of the laminated structure 120 in which a plurality of the semiconductor packages 100 are laminated, for example, a semiconductor Package 100a and semiconductor package 100b
As described above, there is no clearance between the adjacent semiconductor packages 100. Therefore, when the semiconductor package 100 is warped due to heat applied from the outside, there is no clearance for absorbing the warp, so that the stress of the warp cannot be relaxed, and the semiconductor package 100a and the semiconductor package 100b. The stress will be applied to the connection part with and it will cause the connection failure.
【００２０】さらに、半導体チップ１０２の一方の面が
露出し、半導体チップ１０２にクラックが発生したり、
遮光性が低い等の問題も生じてしまう。Further, one surface of the semiconductor chip 102 is exposed and a crack is generated in the semiconductor chip 102,
Problems such as low light-shielding property also occur.
【００２１】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、安価かつ容易に半導体素子の
露出部分を保護することで、耐クラック性、遮光性を向
上させることができるとともに、積層構造体の状態にお
いても、積層された半導体パッケージ間にクリアランス
を確保できる半導体装置およびその製造方法ならびに積
層構造体を提供することにある。The present invention has been made in view of the above problems, and an object thereof is to protect the exposed portion of the semiconductor element inexpensively and easily to improve the crack resistance and the light shielding property. In addition, it is possible to provide a semiconductor device capable of ensuring a clearance between stacked semiconductor packages even in the state of the stacked structure, a manufacturing method thereof, and a stacked structure.
【００２２】[0022]
【課題を解決するための手段】本発明の半導体装置は、
上記の課題を解決するために、基板と、 該基板に形成さ
れた開口部に搭載された半導体素子と、該半導体素子の
一方の面を封止する封止樹脂と、接続用端子とを備え、
上記半導体素子の他方の面側の一部には、製造工程にお
いて上記半導体素子を保持するために上記基板に貼り付
けられた補助テープが残されていることを特徴としてい
る。The semiconductor device of the present invention comprises:
In order to solve the above problems, a substrate, a semiconductor element mounted in an opening formed in the substrate, a sealing resin for sealing one surface of the semiconductor element, and a connection terminal are provided. ,
A part of the other surface side of the semiconductor element is characterized in that an auxiliary tape attached to the substrate for holding the semiconductor element in the manufacturing process is left.
【００２３】上記の構成によれば、積層構造体を構成し
た場合において、積層した半導体装置間に上記補助テー
プが存在することになるため、クリアランスを確保で
き、半導体装置に生じる反りを吸収して、半導体装置間
の接続信頼性を向上することができる。さらに、半導体
素子の封止面側とは反対の面における半導体素子の露出
部分に補助テープが残されている場合には、従来の半導
体装置と比較して、耐クラック性、遮光性に優れた半導
体装置を得ることができる。According to the above construction, when the laminated structure is constructed, the auxiliary tape is present between the laminated semiconductor devices, so that the clearance can be secured and the warp generated in the semiconductor device can be absorbed. The connection reliability between semiconductor devices can be improved. Furthermore, when the auxiliary tape was left on the exposed portion of the semiconductor element on the surface opposite to the sealing surface side of the semiconductor element, it was excellent in crack resistance and light shielding property as compared with the conventional semiconductor device. A semiconductor device can be obtained.
【００２４】すなわち、本発明の半導体装置によれば、
半導体装置における半導体素子の露出面側に補助テープ
が残されているため、積層構造体の状態において、各半
導体装置間にクリアランスを設けることができる。よっ
て、半導体装置に反りが発生した場合でも、半導体装置
を反らせるだけのスペースとして上記クリアランスが存
在するため、半導体装置間の接続部分、つまり接続用端
子と接続用ランドとの接合部分にストレスがかかること
を防止して、半導体装置間の接続信頼性を確保できる。That is, according to the semiconductor device of the present invention,
Since the auxiliary tape is left on the exposed surface side of the semiconductor element in the semiconductor device, a clearance can be provided between the semiconductor devices in the state of the laminated structure. Therefore, even when the semiconductor device is warped, the clearance exists as a space for bending the semiconductor device, so that stress is applied to the connection portion between the semiconductor devices, that is, the joint portion between the connection terminal and the connection land. This can be prevented, and the connection reliability between the semiconductor devices can be secured.
【００２５】さらに、半導体素子の露出面に補助テープ
が残されている場合には、半導体素子を保護することが
できる。よって、半導体素子に直接加えられる衝撃を吸
収することができ、半導体素子が受けるダメージを緩和
することができる。さらに、半導体素子の露出面に直接
光が照射されることを防止し、遮光性についても向上さ
せることができる。Further, when the auxiliary tape is left on the exposed surface of the semiconductor element, the semiconductor element can be protected. Therefore, the impact applied directly to the semiconductor element can be absorbed, and the damage to the semiconductor element can be reduced. Further, it is possible to prevent the exposed surface of the semiconductor element from being directly irradiated with light and to improve the light shielding property.
【００２６】なお、本発明で用いられているような基板
に開口部を設け、封止樹脂により半導体素子を基板に固
定したタイプの半導体装置は、総厚が半導体素子と封止
樹脂の厚みだけになるため、従来の基板上に半導体素子
を搭載したタイプの半導体装置と比較して、基板の厚さ
分だけ総厚を薄くすることができ、薄型の半導体装置を
構成する場合には特に有効な半導体装置である。A semiconductor device of the type used in the present invention in which an opening is provided in a substrate and a semiconductor element is fixed to the substrate by a sealing resin has a total thickness of only the thickness of the semiconductor element and the sealing resin. Therefore, the total thickness can be reduced by the thickness of the substrate as compared with the conventional semiconductor device of the type in which the semiconductor element is mounted on the substrate, which is particularly effective when a thin semiconductor device is configured. It is a semiconductor device.
【００２７】また、本発明の半導体装置に設けられてい
る補助テープは、ワイヤボンド時の半導体素子の基板へ
の固定と、樹脂封止時に封止樹脂が漏れることを予防す
るために設けられているものであり、一般的にポリイミ
ド、 ポリアミドイミド等の材料を主成分とするテープで
ある。The auxiliary tape provided on the semiconductor device of the present invention is provided to fix the semiconductor element to the substrate during wire bonding and to prevent the sealing resin from leaking during resin sealing. In general, it is a tape whose main component is a material such as polyimide or polyamide-imide.
【００２８】上記補助テープは、少なくとも、上記接続
用端子の接続ランド部分以外に残されていることがより
好ましい。It is more preferable that the auxiliary tape is left at least in a portion other than the connection land portion of the connection terminal.
【００２９】これにより、製造工程において半導体素子
の露出面側における基板に貼り付けられた補助テープの
うち、少なくとも、接続用端子の接続ランド部分に貼り
付けられた補助テープを剥がすことで、積層構造体を構
成する場合であっても、接続用端子との接続に必要な接
続用ランドからは補助テープが剥がされているため、半
導体装置間の接続を確保することができるとともに、半
導体装置間のクリアランスを確保できる。As a result, of the auxiliary tape adhered to the substrate on the exposed surface side of the semiconductor element in the manufacturing process, at least the auxiliary tape adhered to the connection land portion of the connection terminal is peeled off to obtain a laminated structure. Even when the body is formed, the auxiliary tape is peeled off from the connection land necessary for connection with the connection terminal, so that the connection between the semiconductor devices can be secured and the connection between the semiconductor devices can be ensured. Clearance can be secured.
【００３０】上記補助テープは、上記半導体素子の他方
の面における露出部分に残されていることがより好まし
い。More preferably, the auxiliary tape is left on the exposed portion of the other surface of the semiconductor element.
【００３１】これにより、半導体素子の露出部分を保護
することができる。よって、半導体素子に直接加えられ
る衝撃を吸収して、半導体素子が受けるダメージを緩和
することができ、従来の半導体装置よりも半導体素子に
おける耐クラック性を向上させることができる。さら
に、半導体素子の露出部分に光が照射されることを防止
し、従来の半導体装置よりも遮光性を向上させることが
できる。As a result, the exposed portion of the semiconductor element can be protected. Therefore, it is possible to absorb the impact directly applied to the semiconductor element and reduce the damage to the semiconductor element, and to improve the crack resistance of the semiconductor element as compared with the conventional semiconductor device. Further, it is possible to prevent the exposed portion of the semiconductor element from being irradiated with light, and to improve the light shielding property as compared with the conventional semiconductor device.
【００３２】上記補助テープは、上記基板あるいは上記
半導体素子上に残される所望の部分が他の部分よりも剥
がれにくい性質を有していることがより好ましい。It is more preferable that the auxiliary tape has a property that a desired portion left on the substrate or the semiconductor element is less likely to be peeled off than other portions.
【００３３】これにより、製造工程において、補助テー
プを剥がす際に所望の部分だけに選択的に補助テープを
残すことが容易になる。This makes it easy to selectively leave the auxiliary tape only on a desired portion when the auxiliary tape is peeled off in the manufacturing process.
【００３４】上記のような性質の補助テープとしては、
例えば、所望の位置に合わせて形成されたミシン目を貼
り付け前に予め形成したテープがある。これにより、所
望の位置に補助テープを残すことが容易になり、上記の
効果を得ることができる。また、半導体素子の露出部分
に選択的に補助テープを残す場合には、半導体素子の外
周部に露出した封止樹脂と同じ材質の接着剤を用いたテ
ープを用いてもよい。これにより、補助テープの接着力
が封止樹脂との接着部分だけ強くなるため、容易に該露
出部分にだけ補助テープを残すことができる。さらに、
ＵＶ（紫外線）照射により粘着力が低下する接着剤を使
用した補助テープを用いてもよい。これにより、マスク
等を被せて補助テープにおける所望の位置に対応する部
分以外にＵＶ照射することで、上記の効果を得ることが
できる。As the auxiliary tape having the above-mentioned properties,
For example, there is a tape in which perforations formed at desired positions are formed in advance before being attached. As a result, it becomes easy to leave the auxiliary tape at a desired position, and the above effect can be obtained. When selectively leaving the auxiliary tape on the exposed portion of the semiconductor element, a tape using an adhesive made of the same material as the sealing resin exposed on the outer peripheral portion of the semiconductor element may be used. As a result, the adhesive strength of the auxiliary tape is increased only in the adhesive portion with the sealing resin, so that the auxiliary tape can be easily left only in the exposed portion. further,
You may use the auxiliary tape which used the adhesive agent whose adhesiveness is reduced by UV (ultraviolet) irradiation. As a result, the above effect can be obtained by covering the mask and the like and irradiating UV on a portion other than a portion corresponding to a desired position on the auxiliary tape.
【００３５】また、上記補助テープは、熱伝導率の高い
材料を含んでいることがより好ましい。It is more preferable that the auxiliary tape contains a material having a high thermal conductivity.
【００３６】これにより、半導体装置が搭載している半
導体素子が発熱した場合でも、補助テープを介して熱を
効率的に放出することができ、半導体装置の温度上昇を
防止することができる。As a result, even when the semiconductor element mounted on the semiconductor device generates heat, the heat can be efficiently released through the auxiliary tape, and the temperature rise of the semiconductor device can be prevented.
【００３７】なお、熱伝導率の高い材料としては、アル
ミニウムや銅等の金属を用いることができる。このアル
ミニウムや銅は、半導体素子の材料であるシリコンより
も軟質であるため、半導体素子の露出部分に加えられた
衝撃を吸収する上で特に有効である。As the material having a high thermal conductivity, a metal such as aluminum or copper can be used. Since aluminum and copper are softer than silicon which is a material of the semiconductor element, they are particularly effective in absorbing the shock applied to the exposed portion of the semiconductor element.
【００３８】また、上記熱伝導率の高い材料は、上記補
助テープにおける、少なくとも上記半導体素子の電源配
線パターンに対応する部分に含まれていることがより好
ましい。It is more preferable that the material having high thermal conductivity is contained in at least a portion of the auxiliary tape corresponding to the power supply wiring pattern of the semiconductor element.
【００３９】これにより、少なくとも半導体素子におけ
る最も発熱しやすい電源配線パターンに沿って熱伝導率
の高い補助テープの部分が設けられているため、補助テ
ープにおける熱伝導率の高い部分から効率的に熱を放出
することができる。よって、放熱性に優れ、半導体装置
の温度上昇を防止した半導体装置を得ることができる。Since the auxiliary tape portion having a high thermal conductivity is provided at least along the power supply wiring pattern in the semiconductor element which is most likely to generate heat, the portion of the auxiliary tape having a high thermal conductivity is efficiently heated. Can be released. Therefore, it is possible to obtain a semiconductor device which is excellent in heat dissipation and which prevents the temperature rise of the semiconductor device.
【００４０】なお、熱伝導率の高い材料が半導体素子の
電源配線パターンに対応する部分に含まれている補助テ
ープとは、具体的には、金属箔が半導体素子の露出部分
における電源配線パターンに対応する部分に設けられて
いる補助テープ等である。The auxiliary tape in which a material having a high thermal conductivity is contained in a portion corresponding to the power supply wiring pattern of the semiconductor element means, specifically, a metal foil is applied to the power supply wiring pattern in the exposed portion of the semiconductor element. It is an auxiliary tape or the like provided on the corresponding portion.
【００４１】本発明の積層構造体は、上記の課題を解決
するために、上記半導体装置を複数積層して構成される
ことを特徴としている。The laminated structure of the present invention is characterized by being constituted by laminating a plurality of the above semiconductor devices in order to solve the above-mentioned problems.
【００４２】上記の構成によれば、 積層構造体を構成す
る各半導体装置の間にクリアランスが設けられるため、
半導体装置に発生する反りを吸収し、半導体装置間にお
ける接続信頼性を向上させることができる。さらに、半
導体素子の露出部分に補助テープを残した場合には、半
導体素子を保護することができ、耐クラック性および遮
光性に優れた半導体装置を得ることができ、結果とし
て、耐クラック性および遮光性に優れた積層構造体を得
ることができる。According to the above structure, a clearance is provided between the semiconductor devices forming the laminated structure,
The warpage that occurs in the semiconductor devices can be absorbed, and the connection reliability between the semiconductor devices can be improved. Furthermore, when the auxiliary tape is left on the exposed portion of the semiconductor element, the semiconductor element can be protected, and a semiconductor device excellent in crack resistance and light shielding property can be obtained. As a result, crack resistance and It is possible to obtain a laminated structure having excellent light-shielding properties.
【００４３】本発明の半導体装置の製造方法は、 上記の
課題を解決するために、製造工程において、半導体素子
を保持するために基板の一方の面に貼り付けられた補助
テープ上における上記基板に形成された開口部に半導体
素子を載置し、該半導体素子における上記補助テープ側
とは反対側の面を封止樹脂により封止して上記半導体素
子を固定した後、少なくとも上記半導体素子の露出面側
の一部には上記補助テープが残るように上記補助テープ
を剥がすことを特徴としている。In order to solve the above-mentioned problems, the method of manufacturing a semiconductor device of the present invention comprises the steps of manufacturing a semiconductor device on the above-mentioned substrate on an auxiliary tape attached to one surface of the substrate for holding a semiconductor element. At least the semiconductor element is exposed after mounting the semiconductor element in the formed opening and fixing the semiconductor element by sealing the surface of the semiconductor element opposite to the auxiliary tape side with a sealing resin. The auxiliary tape is peeled off so that the auxiliary tape remains on a part of the surface side.
【００４４】上記の製造方法によれば、半導体素子の露
出面側に製造工程で使用される補助テープを残すことが
できる。よって、特別な工程を増やすことなく従来と同
様の製造工程において、低コストかつ簡易な方法で、接
続信頼性、耐クラック性、 遮光性に優れた半導体装置を
得ることができる。According to the above manufacturing method, the auxiliary tape used in the manufacturing process can be left on the exposed surface side of the semiconductor element. Therefore, it is possible to obtain a semiconductor device excellent in connection reliability, crack resistance, and light shielding property by a low cost and simple method in a manufacturing process similar to the conventional one without increasing special processes.
【００４５】すなわち、従来の半導体装置の製造方法で
は、その製造工程において、半導体素子の一方の面を封
止樹脂により封止した後、半導体素子を支えるために基
板における封止面とは反対側の面に貼り付けられていた
補助テープは全て剥がされる。よって、半導体素子の一
方の面が露出した状態となるため、積層構造体を形成し
た場合の各半導体装置間の接続信頼性、耐クラック性、
遮光性に問題が生じる。That is, in the conventional method of manufacturing a semiconductor device, in the manufacturing process, one surface of the semiconductor element is sealed with a sealing resin, and then the surface opposite to the sealing surface of the substrate is supported to support the semiconductor element. All the auxiliary tapes attached to the surface of are removed. Therefore, since one surface of the semiconductor element is exposed, connection reliability between each semiconductor device in the case of forming a laminated structure, crack resistance,
There is a problem with the light blocking effect.
【００４６】そこで、本発明の半導体装置の製造方法に
よれば、 補助テープを基板から剥がす工程において、半
導体素子の露出面側に補助テープを残すように補助テー
プを剥がしているため、 積層構造体の状態で各半導体装
置間にクリアランスを確保できる。よって、半導体装置
に反りが生じた場合でも反りを吸収することができ、半
導体装置間の接続部分にストレスがかかることを防止し
て、接続信頼性に優れた半導体装置を得ることができ
る。さらに、半導体素子の露出部分に補助テープを残し
た場合には、半導体素子を保護することができ、半導体
素子の一方の面が露出した従来の半導体装置よりも、半
導体素子の耐クラック性、遮光性を向上させることがで
きる。Therefore, according to the method of manufacturing a semiconductor device of the present invention, in the step of peeling the auxiliary tape from the substrate, the auxiliary tape is peeled off so as to leave the auxiliary tape on the exposed surface side of the semiconductor element. In this state, a clearance can be secured between each semiconductor device. Therefore, even if a warp occurs in the semiconductor device, the warp can be absorbed, stress can be prevented from being applied to a connection portion between the semiconductor devices, and a semiconductor device with excellent connection reliability can be obtained. Further, when the auxiliary tape is left on the exposed portion of the semiconductor element, the semiconductor element can be protected, and the crack resistance and the light shielding of the semiconductor element can be improved as compared with the conventional semiconductor device in which one surface of the semiconductor element is exposed. It is possible to improve the sex.
【００４７】なお、上記補助テープは、片面に接着剤を
備えた粘着テープであって、 基板の開口部に半導体素子
を埋め込むタイプの半導体装置の製造工程において使用
されており、半導体素子を封止樹脂により固定する前の
工程で半導体素子を保持するために基板に貼り付けられ
ているポリアミド、ポリアミドイミド等を主成分とする
テープのことをいう。The auxiliary tape is an adhesive tape having an adhesive on one side and is used in the manufacturing process of a semiconductor device of a type in which a semiconductor element is embedded in the opening of a substrate, and the semiconductor element is sealed. A tape mainly composed of polyamide, polyamide-imide, or the like, which is attached to a substrate for holding a semiconductor element in a step before being fixed with a resin.
【００４８】[0048]
【発明の実施の形態】本発明の半導体装置およびその製
造方法ならびに積層構造体に関する一実施形態につい
て、図１（ａ）〜図５に基づいて説明すれば以下のとお
りである。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a semiconductor device, a method of manufacturing the same, and a laminated structure according to the present invention will be described below with reference to FIGS.
【００４９】本実施形態の半導体パッケージ（半導体装
置）１０は、図１（ａ）に示すように、基板１１、半導
体チップ（半導体素子）１２、Ａｕワイヤ１３、封止樹
脂１４、接続用端子１５およびサポートテープ（補助テ
ープ）１６、接続用端子１５の接続用ランド１８を備え
ている。As shown in FIG. 1A, the semiconductor package (semiconductor device) 10 of this embodiment has a substrate 11, a semiconductor chip (semiconductor element) 12, Au wires 13, a sealing resin 14, and a connecting terminal 15. And a support tape (auxiliary tape) 16 and a connection land 18 for the connection terminal 15.
【００５０】基板１１には、表面に半導体チップ１２と
接続用端子１５とを接続するための図示しない配線パタ
ーンが形成され、 中央部付近に半導体チップ１２を埋め
込むための開口部１７が設けられている。A wiring pattern (not shown) for connecting the semiconductor chip 12 and the connection terminals 15 is formed on the surface of the substrate 11, and an opening 17 for embedding the semiconductor chip 12 is provided near the center. There is.
【００５１】半導体チップ１２は、基板１１の開口部１
７に埋め込まれ、一方の面が封止樹脂１４で封止される
と共に、他方の面がサポートテープ１６で覆われてい
る。The semiconductor chip 12 has the opening 1 of the substrate 11.
7, the one surface is sealed with the sealing resin 14, and the other surface is covered with the support tape 16.
【００５２】Ａｕワイヤ１３は、図示しない基板１１上
に形成された配線パターンを介して、半導体チップ１２
と接続用端子１５とを電気的に接続するために設けられ
ている。The Au wire 13 is connected to the semiconductor chip 12 via the wiring pattern formed on the substrate 11 (not shown).
And the connection terminal 15 are electrically connected to each other.
【００５３】封止樹脂１４は、半導体チップ１２の一方
の面を封止すると共に、基板１１に対して半導体チップ
１２を固定する役割を果たしている。The sealing resin 14 not only seals one surface of the semiconductor chip 12 but also serves to fix the semiconductor chip 12 to the substrate 11.
【００５４】接続用端子１５は、半導体パッケージ１０
を図示しない実装基板に実装する際や、図１（ｃ）に示
すように、 複数の半導体パッケージ１０、すなわち半導
体パッケージ１０ａ〜１０ｄを積層して積層構造体２０
を構成する際に各半導体パッケージ１０ａ〜１０ｄ同士
を電気的に接続するために設けられている。The connecting terminal 15 is used for the semiconductor package 10.
1 is mounted on a mounting board (not shown), or as shown in FIG. 1C, a plurality of semiconductor packages 10, that is, semiconductor packages 10a to 10d are stacked to form a stacked structure 20.
It is provided to electrically connect the semiconductor packages 10a to 10d to each other when configuring the.
【００５５】積層構造体２０のような構成は、同じ機能
あるいは異なる機能を備えた半導体チップ１２を基板面
積を増大することなく搭載できる点で、近年の装置の小
型化や実装密度の増大化に対応可能な有効な手段として
用いられている。The structure such as the laminated structure 20 allows the semiconductor chips 12 having the same or different functions to be mounted without increasing the substrate area, so that it is possible to downsize the device and increase the mounting density in recent years. It is used as a valid and effective means.
【００５６】サポートテープ１６は、基板１１との接触
面に接着剤を有し、ワイヤボンド時の半導体チップ１２
の基板１１への固定、樹脂封止時の封止樹脂１４が漏れ
ることを予防するために設けられている。The support tape 16 has an adhesive on the contact surface with the substrate 11, and the semiconductor chip 12 at the time of wire bonding.
It is provided to prevent the sealing resin 14 from leaking at the time of fixing to the substrate 11 and sealing the resin.
【００５７】なお、このサポートテープ１６は、一般的
にポリイミド、 ポリアミドイミド等の半導体チップ１２
を構成するシリコン等の弾性率の低い材料を主成分と
し、裏面露出構造の半導体パッケージにおける従来の製
造工程においては、封止樹脂１４により半導体チップ１
２が固定された後は、全て剥がされ廃棄されるものであ
る。The support tape 16 is generally a semiconductor chip 12 such as polyimide or polyamide-imide.
In a conventional manufacturing process for a semiconductor package having a backside exposed structure, which is mainly composed of a material such as silicon having a low elastic modulus, the semiconductor chip 1 is formed by the sealing resin 14.
After 2 is fixed, it is all peeled off and discarded.
【００５８】開口部１７は、基板１１を貫通しており、
半導体チップ１２サイズよりも若干大き目の穴として形
成されている。The opening 17 penetrates the substrate 11,
It is formed as a hole slightly larger than the size of the semiconductor chip 12.
【００５９】接続用ランド１８は、後述する積層構造体
２０を形成する際、つまり複数の半導体パッケージ１０
を積層する際に、接続用端子１５と接続され、各半導体
パッケージ１０間の電気的接続を行うためのランドであ
る。The connecting lands 18 are used when forming the laminated structure 20 described later, that is, the plurality of semiconductor packages 10.
Are lands that are connected to the connection terminals 15 when the layers are stacked and are used for electrical connection between the semiconductor packages 10.
【００６０】本実施形態の半導体パッケージ１０は、特
に、半導体パッケージ１０の半導体チップ１２が封止樹
脂１４により封止された封止面とは反対の面（以下、 単
に裏面と示す）における半導体チップ１２の露出部分が
サポートテープ１６により覆われている。The semiconductor package 10 of the present embodiment is particularly a semiconductor chip on the surface opposite to the sealing surface where the semiconductor chip 12 of the semiconductor package 10 is sealed by the sealing resin 14 (hereinafter, simply referred to as the back surface). The exposed portion of 12 is covered with a support tape 16.
【００６１】これにより、従来露出していた半導体チッ
プ１２の一方の面をサポートテープ１６で保護すること
ができ、半導体チップ１２が露出している裏面側に直接
衝撃が加えられた場合や、外部から熱が与えられた場合
でも、従来の半導体パッケージよりも耐クラック性に優
れた半導体パッケージ１０を得ることができる。As a result, one surface of the semiconductor chip 12 that has been exposed in the past can be protected by the support tape 16, and when the back surface side where the semiconductor chip 12 is exposed is directly impacted or externally exposed. Even when heat is applied from the semiconductor package 10, it is possible to obtain the semiconductor package 10 that is more excellent in crack resistance than the conventional semiconductor package.
【００６２】また、従来の半導体パッケージを複数積層
して構成される積層構造体においては、半導体パッケー
ジ間にクリアランスが設けられていないため、半導体パ
ッケージに反りが生じた場合には、半導体パッケージ間
の接続部分にストレスが集中してしまう。Further, in the conventional laminated structure constructed by laminating a plurality of semiconductor packages, no clearance is provided between the semiconductor packages. Therefore, when the semiconductor packages are warped, the gap between the semiconductor packages is increased. Stress concentrates on the connection.
【００６３】例えば、 接続用端子１５としてハンダボー
ルを用い、このハンダボールと樹脂封止面とが同一平面
上に存在するとする。ハンダボールが、０．５ｍｍピッ
チ、基板１１からの高さ０．２５ｍｍ、基板１１からの
樹脂封止部の高さが０．２０ｍｍの半導体パッケージ１
０を積層する場合には、リフロー法により各半導体パッ
ケージ１０間の接続を行うが、リフロー工程中にハンダ
ボールが溶融して半導体パッケージ１０間の距離が狭く
なり、リフロー工程後は半導体パッケージ１０間のクリ
アランスはほぼ０になってしまう。For example, it is assumed that a solder ball is used as the connection terminal 15 and the solder ball and the resin sealing surface are on the same plane. A semiconductor package 1 in which the solder balls have a pitch of 0.5 mm, the height from the substrate 11 is 0.25 mm, and the height of the resin sealing portion from the substrate 11 is 0.20 mm.
In the case of stacking 0s, the semiconductor packages 10 are connected by a reflow method, but the solder balls are melted during the reflow process and the distance between the semiconductor packages 10 is narrowed. The clearance will be almost zero.
【００６４】本実施形態の半導体パッケージ１０におい
ては、図１（ｃ）に示すように、積層構造体２０を構成
する各半導体パッケージ１０ａ〜１０ｄ間にはサポート
テープ１６が設けられることになるため、クリアランス
を確保し、半導体パッケージ１０ａ〜１０ｄに反りが生
じた場合でも、反りを吸収して接続部分にストレスの発
生を防止できる。よって、接続信頼性に優れた半導体パ
ッケージ１０を得ることができる。In the semiconductor package 10 of the present embodiment, as shown in FIG. 1C, the support tape 16 is provided between the semiconductor packages 10a to 10d forming the laminated structure 20. Even when the semiconductor packages 10a to 10d are warped, the clearance can be secured and the warpage can be absorbed to prevent the stress from being generated in the connection portion. Therefore, the semiconductor package 10 having excellent connection reliability can be obtained.
【００６５】さらに、従来の半導体パッケージでは、上
記のようなクリアランスがないため、半導体チップから
生じる熱を放熱することが難しいが、図１（ｃ）の積層
構造体２０においては、各半導体パッケージ１０ａ〜１
０ｄの間にサポートテープ１６が存在するために、直接
半導体チップ１２の露出部分と隣の半導体パッケージ１
０の封止樹脂１４とが接触することを防止できる。よっ
て、半導体パッケージ１０の封止樹脂１４と半導体チッ
プ１２の露出部分との間にクリアランスを設けた場合と
同じ状態にでき、半導体チップ１２に与えられた機械的
・熱的ストレスを緩和し、半導体チップ１２におけるク
ラックの発生を防止できる。Furthermore, in the conventional semiconductor package, it is difficult to dissipate the heat generated from the semiconductor chip because there is no clearance as described above, but in the laminated structure 20 of FIG. ~ 1
Since the support tape 16 exists between 0d, the exposed portion of the semiconductor chip 12 and the adjacent semiconductor package 1
It is possible to prevent contact with the sealing resin 14 of 0. Therefore, the same state as when the clearance is provided between the sealing resin 14 of the semiconductor package 10 and the exposed portion of the semiconductor chip 12 can be obtained, and the mechanical / thermal stress applied to the semiconductor chip 12 is relieved, It is possible to prevent cracks from occurring in the chip 12.
【００６６】なお、サポートテープ１６は、熱伝導率の
高い材料を含んでいることがより好ましい。熱伝導率の
高い材料としては、例えば、アルミニウムや銅等があ
る。The support tape 16 more preferably contains a material having a high thermal conductivity. Examples of materials having high thermal conductivity include aluminum and copper.
【００６７】これらの金属箔を貼り付けたサポートテー
プ１６を用いる、あるいはこれらの金属粉を添加したポ
リイミドやポリアミドイミド等の有機系のサポートテー
プ１６を用いることにより、光の透過率を減少させるこ
とができると共に、半導体パッケージ１０が動作する際
の半導体チップ１２に発生する熱を効率的に放出でき
る。よって、遮光性、放熱性に優れた半導体パッケージ
１０を得ることができ、半導体パッケージ１０の接続部
分である接続用端子１５の接続信頼性を確保できる。The light transmittance is reduced by using the support tape 16 to which these metal foils are attached or by using the organic support tape 16 such as polyimide or polyamide-imide to which these metal powders are added. In addition, the heat generated in the semiconductor chip 12 when the semiconductor package 10 operates can be efficiently released. Therefore, it is possible to obtain the semiconductor package 10 having excellent light-shielding properties and heat dissipation properties, and it is possible to secure the connection reliability of the connection terminals 15 that are the connection portions of the semiconductor package 10.
【００６８】さらに、サポートテープ１６に、半導体チ
ップ１２の材料であるシリコンよりも軟らかいアルミニ
ウムや銅の金属箔が貼り付けられていることで、半導体
チップ１２に加わる衝撃を緩和できる。Further, since the metal foil of aluminum or copper, which is softer than silicon as the material of the semiconductor chip 12, is attached to the support tape 16, the impact applied to the semiconductor chip 12 can be alleviated.
【００６９】ここで、図１（ａ）に示す半導体パッケー
ジ１０および半導体パッケージ１０を複数積層して構成
される積層構造体２０の製造工程について、図２（ａ）
〜図２（ｈ）および図３（ａ）〜図３（ｄ）を用いて説
明する。Here, the manufacturing process of the semiconductor package 10 shown in FIG. 1A and the laminated structure 20 formed by laminating a plurality of semiconductor packages 10 will be described with reference to FIG.
-It demonstrates using FIG.2 (h) and FIG.3 (a) -FIG.3 (d).
【００７０】半導体パッケージ１０は、先ず、 図２
（ａ）に示すように、サポートテープ１６上に個片化す
る前の基板１１’と半導体チップ１２とを、基板１１’
にマトリクス状に形成された開口部１７に固定する。First, the semiconductor package 10 is manufactured as shown in FIG.
As shown in (a), the substrate 11 'and the semiconductor chip 12 before being separated into individual pieces are formed on the support tape 16 by the substrate 11'.
To the openings 17 formed in a matrix.
【００７１】次に、図２（ｂ）に示すように、Ａｕワイ
ヤ１３を設け、 図２（ｃ）に示すように、封止樹脂１４
で半導体チップ１２の一方の面を封止する。Next, an Au wire 13 is provided as shown in FIG. 2B, and a sealing resin 14 is provided as shown in FIG. 2C.
The one surface of the semiconductor chip 12 is sealed with.
【００７２】続いて、図２（ｄ）に示すように、接続用
端子１５を形成する。Subsequently, as shown in FIG. 2D, the connection terminal 15 is formed.
【００７３】次に、図２（ｅ）に示すように、半導体パ
ッケージ１０の裏面側に貼り付けられたサポートテープ
１６のうち、半導体チップ１２の露出部分に相当するサ
ポートテープ１６ａを残し、他の部分を覆っているサポ
ートテープ１６ｂを剥がす。なお、このサポートテープ
１６ｂを剥がす工程については後段にて詳述する。Next, as shown in FIG. 2 (e), of the support tapes 16 attached to the back surface side of the semiconductor package 10, the support tapes 16a corresponding to the exposed portions of the semiconductor chips 12 are left, and other parts are left. The support tape 16b covering the part is peeled off. The step of peeling the support tape 16b will be described later in detail.
【００７４】そして、図２（ｆ）に示すように、半導体
パッケージ１０を個片化するために、基板１１’を切断
し、個々の半導体パッケージ１０が形成される。Then, as shown in FIG. 2F, in order to divide the semiconductor package 10 into individual pieces, the substrate 11 ′ is cut to form individual semiconductor packages 10.
【００７５】ここまでが、半導体パッケージ１０の製造
工程である。The process up to this point is the manufacturing process of the semiconductor package 10.
【００７６】続いて、半導体パッケージ１０を複数積層
して構成される積層構造体２０の製造工程について説明
する。Next, a manufacturing process of the laminated structure 20 constituted by laminating a plurality of semiconductor packages 10 will be described.
【００７７】積層構造体２０は、図２（ｇ）に示すよう
に、複数の半導体パッケージ１０、すなわち半導体パッ
ケージ１０ａ〜１０ｄを、接続用端子１５を介して積層
して構成される。As shown in FIG. 2G, the laminated structure 20 is formed by laminating a plurality of semiconductor packages 10, that is, the semiconductor packages 10a to 10d via the connection terminals 15.
【００７８】そして、図２（ｈ）に示すように、 実装基
板３０上に、半導体パッケージ１０ｄの接続用端子１５
を介して接続されるように実装される。Then, as shown in FIG. 2H, the connection terminals 15 of the semiconductor package 10d are mounted on the mounting substrate 30.
It is implemented so that it is connected via.
【００７９】以上のように構成された積層構造体２０
は、接続用端子１５を介して隣り合う半導体パッケージ
１０ａと半導体パッケージ１０ｂ、半導体パッケージ１
０ｂと半導体パッケージ１０ｃおよび半導体パッケージ
１０ｃと半導体パッケージ１０ｄとが電気的に接続さ
れ、実装された時に最下層となる半導体パッケージ１０
ｄの接続用端子１５を通じて、全ての半導体パッケージ
１０ａ〜１０ｄを制御することができる。The laminated structure 20 configured as described above
Are the semiconductor package 10a, the semiconductor package 10b, and the semiconductor package 1 which are adjacent to each other via the connection terminal 15.
0b and the semiconductor package 10c, and the semiconductor package 10c and the semiconductor package 10d are electrically connected to each other and become the lowermost layer when mounted.
All the semiconductor packages 10a to 10d can be controlled through the connection terminal 15 of d.
【００８０】ここで、図２（ｅ）に示すサポートテープ
１６を剥がす工程について、さらに詳しく説明する。Now, the step of peeling the support tape 16 shown in FIG. 2 (e) will be described in more detail.
【００８１】本実施形態の半導体装置の製造工程では、
図３（ａ）に示すように、基板１１’にマトリクス状に
配置された基板１１に搭載される半導体チップ１２に対
応する位置にミシン目を形成したサポートテープ１６
と、図３（ｂ）に示すように、表面にランド部（接続用
ランド）２２が形成され、個々の基板１１に個片化する
前の基板１１’とが、図３（ｃ）に示すように貼り合わ
される。そして、半導体チップ１２の裏面とは反対の面
を封止樹脂１４により封止した後、サポートテープ１６
は剥がされ、 図３（ｄ）に示すように、半導体チップ１
２の露出部分だけに選択的にサポートテープ１６が残さ
れる。In the manufacturing process of the semiconductor device of this embodiment,
As shown in FIG. 3A, the support tape 16 having perforations formed at positions corresponding to the semiconductor chips 12 mounted on the substrate 11 arranged in a matrix on the substrate 11 '.
3 (c) shows a land 11 (connecting land) 22 formed on the surface of the substrate 11 'before being separated into individual substrates 11 as shown in FIG. 3 (b). Are stuck together. Then, after sealing the surface opposite to the back surface of the semiconductor chip 12 with the sealing resin 14, the support tape 16
When the semiconductor chip 1 is peeled off, as shown in FIG.
The support tape 16 is selectively left only on the exposed portion of 2.
【００８２】このように、基板１１’上にマトリクス状
に配置された基板１１に対応するように、半導体チップ
１２のサイズよりも若干大き目のミシン目を形成し、サ
ポートテープ１６の外周部付近を持って引き剥がすこと
により、容易に半導体チップ１２の露出部分にサポート
テープ１６が残るようにサポートテープ１６を剥がすこ
とができる。As described above, perforations slightly larger than the size of the semiconductor chip 12 are formed so as to correspond to the substrates 11 arranged in a matrix on the substrate 11 ′, and the peripheries of the support tape 16 near By holding and peeling, the support tape 16 can be easily peeled off so that the support tape 16 remains on the exposed portion of the semiconductor chip 12.
【００８３】サポートテープ１６については、上記のよ
うなミシン目を形成したサポートテープ１６以外でも、
半導体チップ１２の露出部分の接着力が他の部分の接着
力よりも大きいサポートテープ１６を用いてもよい。Regarding the support tape 16, other than the support tape 16 having the perforations as described above,
You may use the support tape 16 with which the adhesive force of the exposed part of the semiconductor chip 12 is larger than the adhesive force of other parts.
【００８４】例えば、半導体チップ１２の外周部に沿っ
て基板１１の裏面側に露出している封止樹脂１４と同じ
エポキシ系の樹脂を接着剤として用いたサポートテープ
１６であってもよい。これにより、サポートテープ１６
の接着力が、半導体チップ１２の露出部分の外周部に露
出している封止樹脂１４と同じエポキシ系接着剤であれ
ば、封止樹脂１４との接着力が大きくなるため、半導体
チップ１２の露出部分だけに選択的にサポートテープ１
６を残すことができ、上記の効果を得ることができる。For example, the support tape 16 may be formed by using the same epoxy resin as the sealing resin 14 exposed on the back surface side of the substrate 11 along the outer periphery of the semiconductor chip 12 as an adhesive. As a result, the support tape 16
If the adhesive strength of the same is the same epoxy adhesive as the sealing resin 14 exposed on the outer peripheral portion of the exposed portion of the semiconductor chip 12, the adhesive strength with the sealing resin 14 is increased, and thus Support tape 1 only on exposed parts
6 can be left, and the above effect can be obtained.
【００８５】他にも、ＵＶ（紫外線）照射により接着力
が低下するタイプの接着剤を用いたサポートテープ１６
であってもよい。半導体チップ１２の露出部分をマスク
で覆った上でＵＶを照射することで、当該露出部分以外
の部分からサポートテープ１６を剥がしやすくすること
ができ、上記の効果を得ることができる。Besides, the support tape 16 using an adhesive of the type in which the adhesive strength is lowered by UV (ultraviolet) irradiation
May be By covering the exposed portion of the semiconductor chip 12 with a mask and then irradiating with UV, the support tape 16 can be easily peeled off from the portion other than the exposed portion, and the above effect can be obtained.
【００８６】さらに、熱伝導率の高いアルミニウム等の
材料を含んだサポートテープ１６としては、サポートテ
ープ１６全体に金属箔等の熱伝導率の高い部分を設ける
のではなく、半導体チップ１２内の電源配線パターンに
対応する部分だけに金属箔等を備えたサポートテープ１
６を用いてもよい。これにより、最も発熱しやすい半導
体チップ１２の電源配線パターンに対応する位置に熱伝
導率に優れた金属箔が設けられているため、発生した熱
を効率的に放出することができ、半導体パッケージ１０
の温度上昇を防止できる。Further, as the support tape 16 containing a material such as aluminum having a high thermal conductivity, a portion having a high thermal conductivity such as a metal foil is not provided on the entire support tape 16, but a power source in the semiconductor chip 12 is used. Support tape 1 with metal foil etc. only on the part corresponding to the wiring pattern
6 may be used. As a result, since the metal foil having excellent thermal conductivity is provided at the position corresponding to the power supply wiring pattern of the semiconductor chip 12 which is most likely to generate heat, the generated heat can be efficiently released, and the semiconductor package 10
The temperature rise can be prevented.
【００８７】なお、本実施形態では、サポートテープ１
６そのものを半導体チップ１２の露出部分に設けた半導
体パッケージ１０を例にあげて説明したが、これに限定
されるものではない。例えば、 サポートテープ１６が片
面に有している接着剤を残し、サポートテープ１６のシ
ート部分だけを剥がした場合でも、残された接着剤が上
記で説明したサポートテープ１６と同じ働きをすること
で上記と同様の効果を得ることができる。In this embodiment, the support tape 1
Although the semiconductor package 10 in which 6 itself is provided on the exposed portion of the semiconductor chip 12 is described as an example, the present invention is not limited to this. For example, even if the adhesive that the support tape 16 has on one side is left and only the sheet portion of the support tape 16 is peeled off, the remaining adhesive can work the same as the support tape 16 described above. The same effect as above can be obtained.
【００８８】また、本実施形態では、サポートテープ１
６が半導体チップ１２の露出部分に選択的に貼り付けら
れている例を挙げて説明したが、本発明はこれに限定さ
れるものではない。例えば、積層構造体を形成する際に
接続用端子１５との接続に必要なランド部２２の部分だ
けについてサポートテープ１６が除去されていれば、半
導体装置を積層しても電気的接続を確保できるととも
に、半導体パッケージ１０を積層した場合でも、半導体
パッケージ１０間にクリアランスを確保できるため、上
記と同様の効果を得ることができる。Further, in the present embodiment, the support tape 1
The example in which 6 is selectively attached to the exposed portion of the semiconductor chip 12 has been described, but the present invention is not limited to this. For example, if the support tape 16 is removed only from the land portion 22 necessary for connection with the connection terminal 15 when forming the laminated structure, electrical connection can be ensured even when the semiconductor devices are laminated. At the same time, even when the semiconductor packages 10 are stacked, a clearance can be secured between the semiconductor packages 10, so that the same effect as described above can be obtained.
【００８９】例えば、図４に示すように、半導体チップ
１２の露出部分以外の位置にサポートテープ１６を残し
た場合であっても、積層構造体２１を構成する半導体パ
ッケージ１０ａ〜１０ｄの間にクリアランスを確保でき
る。よって、上述した半導体パッケージ１０ａ〜１０ｄ
に反りが発生した場合でも、反りを吸収することがで
き、各半導体パッケージ１０ａ〜１０ｄ間の接続信頼性
を向上させるという効果を得ることができる。ただし、
上記クリアランスの確保に加え、半導体チップ１２の耐
クラック性、遮光性の向上を図れることを鑑みれば、本
実施形態の図１（ａ）に示す半導体パッケージ１０のよ
うに、半導体チップ１２の露出部分にサポートテープ１
６を残すことがより望ましい。For example, as shown in FIG. 4, even when the support tape 16 is left at a position other than the exposed portion of the semiconductor chip 12, there is a clearance between the semiconductor packages 10a to 10d forming the laminated structure 21. Can be secured. Therefore, the above-mentioned semiconductor packages 10a to 10d
Even if a warp occurs, the warp can be absorbed, and the effect of improving the connection reliability between the semiconductor packages 10a to 10d can be obtained. However,
Considering that the crack resistance and the light-shielding property of the semiconductor chip 12 can be improved in addition to securing the clearance, the exposed portion of the semiconductor chip 12 is the same as the semiconductor package 10 shown in FIG. 1A of the present embodiment. Support tape 1
It is more desirable to leave 6.
【００９０】さらに、本実施形態では、１枚の基板１１
に１枚の半導体チップ１２が搭載されている例を挙げて
説明したが、本発明はこれに限定されるものではない。
例えば、図５に示すように、基板１１に複数枚の半導体
チップ１２・１２’を搭載した半導体パッケージ１０ｅ
であっても、上記と同様の効果を得ることができ、さら
に、１枚の基板に複数の機能を備えることができる。Further, in this embodiment, one substrate 11 is used.
Although the example in which one semiconductor chip 12 is mounted is described above, the present invention is not limited to this.
For example, as shown in FIG. 5, a semiconductor package 10e in which a plurality of semiconductor chips 12, 12 'are mounted on a substrate 11
Even in this case, the same effect as described above can be obtained, and further, one substrate can have a plurality of functions.
【００９１】また、本発明の半導体装置は、基板と、 該
基板に形成された開口部に搭載された半導体素子と、該
半導体素子の一方の面を封止する封止樹脂と、接続用端
子と接続するための接続用ランドとを備え、上記封止樹
脂による封止面とは反対の面における少なくとも上記接
続用ランドの部分からは、製造工程において上記半導体
素子を保持するために上記基板に貼り付けられた補助テ
ープが剥がされていることを特徴とする半導体装置と表
現することも可能である。Further, the semiconductor device of the present invention comprises a substrate, a semiconductor element mounted in an opening formed in the substrate, a sealing resin for sealing one surface of the semiconductor element, and a connecting terminal. And a connection land for connecting with, and from at least the portion of the connection land on the surface opposite to the sealing surface by the sealing resin, to the substrate for holding the semiconductor element in the manufacturing process. It can also be expressed as a semiconductor device in which the attached auxiliary tape is peeled off.
【００９２】上記の構成によれば、 接続用ランド部には
補助テープが設けられていないため、半導体装置を複数
積層する場合でも電気的接続を確保できるとともに、半
導体装置間にクリアランスを確保できる。よって、特別
な工程を増やすことなく従来の製造工程のまま、低コス
トかつ簡易な方法で接続信頼性に優れた半導体装置を得
ることができる。According to the above arrangement, since the connecting land portion is not provided with the auxiliary tape, the electrical connection can be secured and the clearance can be secured between the semiconductor devices even when a plurality of semiconductor devices are stacked. Therefore, it is possible to obtain a semiconductor device having excellent connection reliability by a low cost and simple method without changing the number of special steps and using the conventional manufacturing steps.
【００９３】また、本発明の半導体装置は、基板と、 該
基板に形成された開口部に搭載された半導体素子と、該
半導体素子の一方の面を封止する封止樹脂とを備え、上
記半導体素子の他方の面における半導体素子の露出部分
には、該半導体素子よりも弾性率の低いシートにより覆
われていることを特徴とする半導体装置と表現すること
もできる。Further, the semiconductor device of the present invention comprises a substrate, a semiconductor element mounted in an opening formed in the substrate, and a sealing resin for sealing one surface of the semiconductor element, The exposed portion of the semiconductor element on the other surface of the semiconductor element can be expressed as a semiconductor device characterized in that it is covered with a sheet having a lower elastic modulus than the semiconductor element.
【００９４】これによれば、半導体素子の露出部分が、
半導体素子よりも弾性率の低いシートにより覆われてい
るため、半導体素子に対する衝撃を吸収し、耐クラック
性に優れた半導体装置を得ることができる。According to this, the exposed portion of the semiconductor element is
Since the sheet is covered with a sheet having a lower elastic modulus than the semiconductor element, it is possible to absorb a shock to the semiconductor element and obtain a semiconductor device having excellent crack resistance.
【００９５】[0095]
【発明の効果】本発明の半導体装置は、 以上のように、
基板と、 該基板に形成された開口部に搭載された半導体
素子と、該半導体素子の一方の面を封止する封止樹脂
と、接続用端子とを備え、上記半導体素子の他方の面側
の一部には、製造工程において上記半導体素子を保持す
るために上記基板に貼り付けられた補助テープが残され
ている構成である。As described above, the semiconductor device of the present invention has the following features.
A substrate, a semiconductor element mounted in an opening formed in the substrate, a sealing resin for sealing one surface of the semiconductor element, and a connecting terminal, and the other surface side of the semiconductor element. A part of the structure has an auxiliary tape attached to the substrate for holding the semiconductor element in the manufacturing process.
【００９６】それゆえ、積層構造体を構成した場合にお
いて、積層した半導体装置間に上記補助テープが存在す
ることになるため、クリアランスを確保でき、半導体装
置に生じる反りを吸収して、半導体装置間の接続信頼性
を向上することができるという効果を奏する。さらに、
半導体素子の封止面側とは反対の面における半導体素子
の露出部分に補助テープが残されている場合には、従来
の半導体装置と比較して、耐クラック性、遮光性に優れ
た半導体装置を得ることができる。Therefore, when the laminated structure is constructed, the auxiliary tape is present between the laminated semiconductor devices, so that the clearance can be secured and the warpage occurring in the semiconductor devices can be absorbed to allow the semiconductor devices to be separated from each other. There is an effect that the connection reliability of can be improved. further,
When the auxiliary tape is left on the exposed portion of the semiconductor element on the surface opposite to the sealing surface side of the semiconductor element, the semiconductor device is excellent in crack resistance and light shielding property as compared with the conventional semiconductor device. Can be obtained.
【００９７】すなわち、本発明の半導体装置によれば、
半導体装置における半導体素子の露出面側に補助テープ
が残されているため、積層構造体の状態において、各半
導体装置間にクリアランスを設けることができる。よっ
て、半導体装置に反りが発生した場合でも、反りを吸収
するクリアランスがあるため、半導体装置間の接続信頼
性を確保できる。さらに、半導体素子の露出面に補助テ
ープが残されている場合には、半導体素子を保護するこ
とができる。よって、半導体素子に直接加えられる衝撃
を吸収することができ、半導体素子が受けるダメージを
緩和することができる。さらに、半導体素子の露出面に
直接光が照射されることを防止し、遮光性についても向
上させることができる。That is, according to the semiconductor device of the present invention,
Since the auxiliary tape is left on the exposed surface side of the semiconductor element in the semiconductor device, a clearance can be provided between the semiconductor devices in the state of the laminated structure. Therefore, even if a warp occurs in the semiconductor device, there is a clearance for absorbing the warp, so that the connection reliability between the semiconductor devices can be secured. Further, when the auxiliary tape is left on the exposed surface of the semiconductor element, the semiconductor element can be protected. Therefore, the impact applied directly to the semiconductor element can be absorbed, and the damage to the semiconductor element can be reduced. Further, it is possible to prevent the exposed surface of the semiconductor element from being directly irradiated with light and to improve the light shielding property.
【００９８】上記補助テープは、少なくとも、上記接続
用端子の接続ランド部分以外に残されていることがより
好ましい。More preferably, the auxiliary tape is left at least on portions other than the connection land portions of the connection terminals.
【００９９】それゆえ、製造工程において半導体素子の
露出面側における基板に貼り付けられた補助テープのう
ち、少なくとも、接続用端子の接続ランド部分に貼り付
けられた補助テープを剥がすことで、積層構造体を形成
する際に半導体装置間の接続を確保することができると
ともに、半導体装置間のクリアランスを確保できるとい
う効果を奏する。Therefore, of the auxiliary tape adhered to the substrate on the exposed surface side of the semiconductor element in the manufacturing process, at least the auxiliary tape adhered to the connection land portion of the connection terminal is peeled off to form a laminated structure. It is possible to secure the connection between the semiconductor devices when forming the body and to secure the clearance between the semiconductor devices.
【０１００】上記補助テープは、上記半導体素子の他方
の面における露出部分に残されていることがより好まし
い。More preferably, the auxiliary tape is left on the exposed portion of the other surface of the semiconductor element.
【０１０１】それゆえ、半導体素子の露出部分を保護す
ることができるという効果を奏する。よって、半導体素
子に直接加えられる衝撃を吸収して、半導体素子が受け
るダメージを緩和することができ、従来の半導体装置よ
りも半導体素子における耐クラック性を向上させること
ができる。さらに、半導体素子の露出部分に光が照射さ
れることを防止し、従来の半導体装置よりも遮光性を向
上させることができる。Therefore, it is possible to protect the exposed portion of the semiconductor element. Therefore, it is possible to absorb the impact directly applied to the semiconductor element and reduce the damage to the semiconductor element, and to improve the crack resistance of the semiconductor element as compared with the conventional semiconductor device. Further, it is possible to prevent the exposed portion of the semiconductor element from being irradiated with light, and to improve the light shielding property as compared with the conventional semiconductor device.
【０１０２】上記補助テープは、上記基板あるいは上記
半導体素子上に残される所望の部分が他の部分よりも剥
がれにくい性質を有していることがより好ましい。It is more preferable that the auxiliary tape has a property that a desired portion left on the substrate or the semiconductor element is less likely to peel off than other portions.
【０１０３】それゆえ、製造工程において、補助テープ
を剥がす際に所望の部分だけに選択的に補助テープを残
すことが容易になるという効果を奏する。Therefore, in the manufacturing process, it is easy to selectively leave the auxiliary tape only on a desired portion when the auxiliary tape is peeled off.
【０１０４】また、上記シートは、熱伝導率の高い材料
を含んでいることがより好ましい。It is more preferable that the sheet contains a material having high thermal conductivity.
【０１０５】それゆえ、半導体素子が発熱した場合で
も、補助テープを介して熱を効率的に放出することがで
きるため、半導体装置の温度上昇を防止できるという効
果を奏する。Therefore, even if the semiconductor element generates heat, the heat can be efficiently radiated through the auxiliary tape, and the temperature rise of the semiconductor device can be prevented.
【０１０６】また、上記熱伝導率の高い材料は、上記補
助テープにおける、少なくとも上記半導体素子の電源配
線パターンに対応する部分に含まれていることがより好
ましい。It is more preferable that the material having high thermal conductivity is contained in at least a portion of the auxiliary tape corresponding to the power supply wiring pattern of the semiconductor element.
【０１０７】それゆえ、少なくとも半導体素子における
最も発熱しやすい電源配線パターンに沿って熱伝導率の
高い補助テープの部分が設けられているため、半導体装
置の温度上昇をより効率的に防止できるという効果を奏
する。Therefore, since the auxiliary tape portion having a high thermal conductivity is provided at least along the power supply wiring pattern in the semiconductor element which is most likely to generate heat, the temperature rise of the semiconductor device can be prevented more efficiently. Play.
【０１０８】本発明の積層構造体は、以上のように、上
記半導体装置を複数積層して構成される構成である。As described above, the laminated structure of the present invention is constructed by laminating a plurality of the above semiconductor devices.
【０１０９】それゆえ、 積層構造体を構成する各半導体
装置の間にクリアランスが設けられるため、半導体装置
に発生する反りを吸収し、半導体装置間における接続信
頼性を向上させることができるという効果を奏する。さ
らに、半導体素子の露出部分に補助テープを残した場合
には、半導体素子を保護することができ、耐クラック性
および遮光性に優れた半導体装置を得ることができ、結
果として、耐クラック性および遮光性に優れた積層構造
体を得ることができる。Therefore, since a clearance is provided between the respective semiconductor devices forming the laminated structure, the warp generated in the semiconductor devices can be absorbed, and the connection reliability between the semiconductor devices can be improved. Play. Furthermore, when the auxiliary tape is left on the exposed portion of the semiconductor element, the semiconductor element can be protected, and a semiconductor device excellent in crack resistance and light shielding property can be obtained. As a result, crack resistance and It is possible to obtain a laminated structure having excellent light-shielding properties.
【０１１０】本発明の半導体装置の製造方法は、 以上の
ように、製造工程において、半導体素子を保持するため
に基板の一方の面に貼り付けられた補助テープ上におけ
る上記基板に形成された開口部に半導体素子を載置し、
該半導体素子における上記補助テープ側とは反対側の面
を封止樹脂により封止して上記半導体素子を固定した
後、少なくとも上記半導体素子の露出面側の一部には上
記補助テープが残るように上記補助テープを剥がす方法
である。As described above, in the method of manufacturing the semiconductor device of the present invention, in the manufacturing process, the opening formed in the substrate on the auxiliary tape attached to one surface of the substrate for holding the semiconductor element. Place the semiconductor element on the
After the semiconductor element is fixed by sealing the surface of the semiconductor element opposite to the auxiliary tape side with a sealing resin, the auxiliary tape is left on at least a part of the exposed surface side of the semiconductor element. Is a method of peeling off the auxiliary tape.
【０１１１】それゆえ、半導体素子の露出面側に製造工
程で使用される補助テープを残すことができる。よっ
て、特別な工程を増やすことなく従来と同様の製造工程
において、低コストかつ簡易な方法で、接続信頼性、耐
クラック性、 遮光性に優れた半導体装置を得ることがで
きるという効果を奏する。Therefore, the auxiliary tape used in the manufacturing process can be left on the exposed surface side of the semiconductor element. Therefore, it is possible to obtain a semiconductor device excellent in connection reliability, crack resistance, and light shielding property by a low cost and simple method in the same manufacturing process as the conventional one without increasing the number of special processes.
【０１１２】すなわち、本発明の半導体装置の製造方法
によれば、 補助テープを基板から剥がす工程において、
半導体素子の露出面側に補助テープを残すように補助テ
ープを剥がしているため、 積層構造体の状態で各半導体
装置間にクリアランスを確保できる。よって、半導体装
置に反りが生じた場合であっても、クリアランスにより
反りを吸収して、半導体装置間の接続部分にストレスが
加わることを防止できる。さらに、半導体素子の露出部
分に補助テープを残した場合には、半導体素子を保護す
ることができ、半導体素子の一方の面が露出した従来の
半導体装置よりも、半導体素子の耐クラック性、遮光性
を向上させることができる。That is, according to the method of manufacturing a semiconductor device of the present invention, in the step of peeling the auxiliary tape from the substrate,
Since the auxiliary tape is peeled off so that the auxiliary tape is left on the exposed surface side of the semiconductor element, a clearance can be secured between the semiconductor devices in the laminated structure. Therefore, even if the semiconductor device is warped, it is possible to prevent the warp from being absorbed by the clearance and to prevent stress from being applied to the connection portion between the semiconductor devices. Further, when the auxiliary tape is left on the exposed portion of the semiconductor element, the semiconductor element can be protected, and the crack resistance and the light shielding of the semiconductor element can be improved as compared with the conventional semiconductor device in which one surface of the semiconductor element is exposed. It is possible to improve the sex.
【図１】（ａ）〜（ｃ）は、それぞれ本発明の半導体装
置の一実施形態に係る半導体パッケージの断面図、平面
図、積層断面図である。1A to 1C are a cross-sectional view, a plan view, and a laminated cross-sectional view of a semiconductor package according to an embodiment of a semiconductor device of the present invention.
【図２】（ａ）〜（ｈ）は、図１の半導体パッケージを
積層した積層構造体の製造工程を示す断面図である。2A to 2H are cross-sectional views showing a manufacturing process of a laminated structure in which the semiconductor packages of FIG. 1 are laminated.
【図３】（ａ）〜（ｄ）は、図２の製造工程における基
板にサポートテープを貼り合わせる工程から剥がす工程
までを示す平面図である。3 (a) to 3 (d) are plan views showing a step of attaching a support tape to a substrate and a step of peeling the support tape in the manufacturing process of FIG.
【図４】本発明の積層構造体の他の例を示す側面図であ
る。FIG. 4 is a side view showing another example of the laminated structure of the present invention.
【図５】本発明の半導体装置に係る半導体パッケージの
他の例を示す断面図である。FIG. 5 is a cross-sectional view showing another example of a semiconductor package according to the semiconductor device of the present invention.
【図６】従来の半導体素子埋め込み型半導体装置の一例
を示す断面図である。FIG. 6 is a sectional view showing an example of a conventional semiconductor device-embedded semiconductor device.
【図７】（ａ）〜（ｃ）は、それぞれ従来の半導体装置
の断面図、平面図、積層断面図である。7A to 7C are a cross-sectional view, a plan view, and a laminated cross-sectional view of a conventional semiconductor device, respectively.
【図８】（ａ）〜（ｈ）は、図７（ａ）の従来の半導体
パッケージを積層した積層構造体の製造工程を示す断面
図である。8A to 8H are cross-sectional views showing a manufacturing process of a laminated structure in which the conventional semiconductor packages of FIG. 7A are laminated.
１０ 半導体パッケージ（半導体装置） １０ａ〜１０ｅ 半導体パッケージ（半導体装置） １１ 基板 １１’ 基板（個片化前） １２ 半導体チップ（半導体素子） １３ Ａｕワイヤ １４ 封止樹脂 １５ 接続用端子 １６ サポートテープ（補助テープ） １６ａ サポートテープ（残存分） １６ｂ サポートテープ（除去分） １７ 開口部（搭載領域） １８ 接続用ランド ２０ 積層構造体 ２１ 積層構造体 10 Semiconductor package (semiconductor device) 10a to 10e Semiconductor package (semiconductor device) 11 board 11 'substrate (before singulation) 12 Semiconductor chips (semiconductor elements) 13 Au wire 14 Sealing resin 15 Connection terminal 16 Support tape (auxiliary tape) 16a Support tape (remaining part) 16b Support tape (removed part) 17 openings (mounting area) 18 land for connection 20 Laminated structure 21 Laminated structure
Claims (8)
された半導体素子と、該半導体素子の一方の面を封止す
る封止樹脂と、接続用端子とを備え、 上記半導体素子の他方の面側の一部には、製造工程にお
いて上記半導体素子を保持するために上記基板に貼り付
けられた補助テープが残されていることを特徴とする半
導体装置。1. A semiconductor device comprising: a substrate; a semiconductor element mounted in an opening formed in the substrate; a sealing resin for sealing one surface of the semiconductor element; and a connecting terminal. A semiconductor tape, wherein an auxiliary tape adhered to the substrate for holding the semiconductor element in the manufacturing process is left on a part of the other surface side of the semiconductor device.
用端子の接続ランド部分以外に残されていることを特徴
とする請求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the auxiliary tape is left at least on a portion other than the connection land portion of the connection terminal.
の面における露出部分に残されていることを特徴とする
請求項１または２に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the auxiliary tape is left on an exposed portion of the other surface of the semiconductor element.
半導体素子上に残される所望の部分が他の部分よりも剥
がれにくい性質を有していることを特徴とする請求項１
〜３の何れか１項に記載の半導体装置。4. The auxiliary tape is characterized in that a desired portion left on the substrate or the semiconductor element is less likely to be peeled off than other portions.
4. The semiconductor device according to any one of 3 to 3.
含んでいることを特徴とする請求項１〜４の何れか１項
に記載の半導体装置。5. The semiconductor device according to claim 1, wherein the auxiliary tape contains a material having high thermal conductivity.
プにおける、少なくとも上記半導体素子の電源配線パタ
ーンに対応する部分に含まれていることを特徴とする請
求項５に記載の半導体装置。6. The semiconductor device according to claim 5, wherein the material having high thermal conductivity is contained in at least a portion of the auxiliary tape corresponding to a power supply wiring pattern of the semiconductor element.
装置を複数積層して構成されることを特徴とする積層構
造体。7. A laminated structure comprising a plurality of the semiconductor devices according to claim 1 laminated.
ために基板の一方の面に貼り付けられた補助テープ上に
おける上記基板に形成された開口部に半導体素子を載置
し、該半導体素子における上記補助テープ側とは反対側
の面を封止樹脂により封止して上記半導体素子を固定し
た後、少なくとも上記半導体素子の露出面側の一部には
上記補助テープが残るように上記補助テープを剥がすこ
とを特徴とする半導体装置の製造方法。8. In a manufacturing process, a semiconductor element is mounted on an opening formed in the substrate on an auxiliary tape attached to one surface of the substrate for holding the semiconductor element, After the surface opposite to the auxiliary tape side is sealed with a sealing resin to fix the semiconductor element, the auxiliary tape is left on at least a part of the exposed surface side of the semiconductor element. A method for manufacturing a semiconductor device, characterized in that the semiconductor device is peeled off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332627A JP3933910B2 (en) | 2001-10-30 | 2001-10-30 | Manufacturing method of semiconductor device and manufacturing method of laminated structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332627A JP3933910B2 (en) | 2001-10-30 | 2001-10-30 | Manufacturing method of semiconductor device and manufacturing method of laminated structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133521A true JP2003133521A (en) | 2003-05-09 |
| JP3933910B2 JP3933910B2 (en) | 2007-06-20 |
Family
ID=19148016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332627A Expired - Fee Related JP3933910B2 (en) | 2001-10-30 | 2001-10-30 | Manufacturing method of semiconductor device and manufacturing method of laminated structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3933910B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004074B2 (en) | 2007-04-13 | 2011-08-23 | Nec Corporation | Semiconductor device and fabrication method |
| US9112061B2 (en) | 2009-05-22 | 2015-08-18 | Ps4 Luxco S.A.R.L. | Semiconductor device and method of forming the same |
-
2001
- 2001-10-30 JP JP2001332627A patent/JP3933910B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004074B2 (en) | 2007-04-13 | 2011-08-23 | Nec Corporation | Semiconductor device and fabrication method |
| US9112061B2 (en) | 2009-05-22 | 2015-08-18 | Ps4 Luxco S.A.R.L. | Semiconductor device and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3933910B2 (en) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8531019B2 (en) | Heat dissipation methods and structures for semiconductor device | |
| KR100339044B1 (en) | ball grid array semiconductor package and method for making the same | |
| JP2881575B2 (en) | Ball grid array semiconductor package with heat sink | |
| KR100716871B1 (en) | Carrier frame for semiconductor package and semiconductor package using it and its manufacturing method | |
| US7190071B2 (en) | Semiconductor package and method for fabricating the same | |
| US5990545A (en) | Chip scale ball grid array for integrated circuit package | |
| US6664617B2 (en) | Semiconductor package | |
| US20020140085A1 (en) | Semiconductor package including passive elements and method of manufacture | |
| JP2000077563A (en) | Semiconductor device and its manufacture | |
| JP2003318361A (en) | Semiconductor device and method of manufacturing the same | |
| JP2007281129A (en) | Stacked semiconductor device | |
| US7573131B2 (en) | Die-up integrated circuit package with grounded stiffener | |
| JP6439046B2 (en) | Semiconductor device | |
| JP4975584B2 (en) | Semiconductor device and manufacturing method of semiconductor device. | |
| KR100608610B1 (en) | PCB, manufacturing method thereof and semiconductor package using the same | |
| JPH0883865A (en) | Resin sealed semiconductor device | |
| JP3676091B2 (en) | Semiconductor device | |
| JP2003133521A (en) | Semiconductor device, manufacturing method therefor and laminated structure | |
| US20040173903A1 (en) | Thin type ball grid array package | |
| JP3374812B2 (en) | Semiconductor device | |
| KR100239387B1 (en) | Ball grid array semiconductor package and the manufacture method | |
| JPH11176873A (en) | Bga semiconductor device and mounting structure thereof | |
| JP2004072113A (en) | Thermally strengthened integrated circuit package | |
| KR20070079656A (en) | Printed circuit board having ultraviolet-curable coating layer and manufacturing method thereof | |
| JPH11111882A (en) | Bga type semiconductor device and wiring board for the device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070314 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |