JP2003132108A - システム設計のシミュレーション方法及びその装置 - Google Patents
システム設計のシミュレーション方法及びその装置Info
- Publication number
- JP2003132108A JP2003132108A JP2001330656A JP2001330656A JP2003132108A JP 2003132108 A JP2003132108 A JP 2003132108A JP 2001330656 A JP2001330656 A JP 2001330656A JP 2001330656 A JP2001330656 A JP 2001330656A JP 2003132108 A JP2003132108 A JP 2003132108A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- simulation
- model
- hardware
- functional blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 設計対象システムを構成する各機能ブロック
をハードウェアとソフトウェアの混合体で構成したと
き、機能ブロック間の通信量にオーバーヘッドが生じな
い様にする。 【解決手段】 プログラム言語によって記述された複数
の機能ブロックＡ、Ｂ、Ｃをもつ構成のアルゴリズム
（データ変換処理１１）のシミュレーションを行うシミ
ュレーション装置において、各機能ブロックＡ、Ｂ、Ｃ
間の通信量を通信量測定プログラム１３で計測し、各機
能ブロックＡ、Ｂ、Ｃ間の通信量に基づいて各機能ブロ
ックＡ、Ｂ、Ｃをハードウェアモデル１７で実現するか
ソフトウェアモデル１６で実現するかを決定する。
をハードウェアとソフトウェアの混合体で構成したと
き、機能ブロック間の通信量にオーバーヘッドが生じな
い様にする。 【解決手段】 プログラム言語によって記述された複数
の機能ブロックＡ、Ｂ、Ｃをもつ構成のアルゴリズム
（データ変換処理１１）のシミュレーションを行うシミ
ュレーション装置において、各機能ブロックＡ、Ｂ、Ｃ
間の通信量を通信量測定プログラム１３で計測し、各機
能ブロックＡ、Ｂ、Ｃ間の通信量に基づいて各機能ブロ
ックＡ、Ｂ、Ｃをハードウェアモデル１７で実現するか
ソフトウェアモデル１６で実現するかを決定する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の機能ブロッ
クの組み合わせで構成されるシステムを構築するときの
システムアーキテクチャを検討するシステム設計のシミ
ュレーション方法及びその装置に係り、特に、各機能ブ
ロックのうちどれをハードウェアで実現しどれをソフト
ウェアで実現するかのハードウェアとソフトウェアのパ
ーティショニングの検討を適切に行うことができるシス
テム設計のシミュレーション方法及びその装置に関す
る。
クの組み合わせで構成されるシステムを構築するときの
システムアーキテクチャを検討するシステム設計のシミ
ュレーション方法及びその装置に係り、特に、各機能ブ
ロックのうちどれをハードウェアで実現しどれをソフト
ウェアで実現するかのハードウェアとソフトウェアのパ
ーティショニングの検討を適切に行うことができるシス
テム設計のシミュレーション方法及びその装置に関す
る。
【０００２】
【従来の技術】複数の機能ブロックからなるアルゴリズ
ムにおいて、各機能ブロックをどのようなシステムアー
キテクチャ上で実現するかを検討する際、従来は先ず、
ハードウェアモデルを用いてシステムアーキテクチャ構
成を作成し、次に、そのうちのどの機能ブロックを、シ
ステムアーキテクチャ構成上のＣＰＵで処理するソフト
ウェアとするか、あるいは専用ハードウェアにするかを
検討している。
ムにおいて、各機能ブロックをどのようなシステムアー
キテクチャ上で実現するかを検討する際、従来は先ず、
ハードウェアモデルを用いてシステムアーキテクチャ構
成を作成し、次に、そのうちのどの機能ブロックを、シ
ステムアーキテクチャ構成上のＣＰＵで処理するソフト
ウェアとするか、あるいは専用ハードウェアにするかを
検討している。
【０００３】
【発明が解決しようとする課題】上述した従来のシミュ
レーション方法では、先ず最初に、通信経路やＣＰＵや
メモリ等のハードウェアを配置してシステムアーキテク
チャを構成し、その後に各機能ブロックのハードウェア
／ソフトウェアのパーティショニングを行うため、機能
ブロック間の通信処理にオーバーヘッドが生じたとき、
一旦構築したシステムを再構成し直して再度シミュレー
ションを行うという処理を何回も繰り返さないと、最適
なシステム構成を求めることができないという問題が発
生する。
レーション方法では、先ず最初に、通信経路やＣＰＵや
メモリ等のハードウェアを配置してシステムアーキテク
チャを構成し、その後に各機能ブロックのハードウェア
／ソフトウェアのパーティショニングを行うため、機能
ブロック間の通信処理にオーバーヘッドが生じたとき、
一旦構築したシステムを再構成し直して再度シミュレー
ションを行うという処理を何回も繰り返さないと、最適
なシステム構成を求めることができないという問題が発
生する。
【０００４】本発明の目的は、機能ブロック間の通信処
理のオーバーヘッドによるシステム再構成処理を行う必
要がないシステム設計のシミュレーション方法及びその
装置を提供することにある。
理のオーバーヘッドによるシステム再構成処理を行う必
要がないシステム設計のシミュレーション方法及びその
装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するシス
テム設計のシミュレーション方法は、プログラム言語に
よって記述された複数の機能ブロックをもつ構成のアル
ゴリズムのシミュレーションを行い、前記の各機能ブロ
ック間の通信量を求める第１工程と、前記通信量を基に
して、前記の各機能ブロック間の通信を、通信速度が予
め数値化されている通信用シミュレーションモデルにマ
ッピングすると共に、前記の各機能ブロックを、ハード
ウェアとしての動作をモデル化した機能用シミュレーシ
ョンモデルにマッピングしてシミュレーションを行い、
性能解析する第２工程とを有し、前記アルゴリズムを実
現するシステムアーキテクチャをハードウェアとソフト
ウェアの混合体で構成することを特徴とする。
テム設計のシミュレーション方法は、プログラム言語に
よって記述された複数の機能ブロックをもつ構成のアル
ゴリズムのシミュレーションを行い、前記の各機能ブロ
ック間の通信量を求める第１工程と、前記通信量を基に
して、前記の各機能ブロック間の通信を、通信速度が予
め数値化されている通信用シミュレーションモデルにマ
ッピングすると共に、前記の各機能ブロックを、ハード
ウェアとしての動作をモデル化した機能用シミュレーシ
ョンモデルにマッピングしてシミュレーションを行い、
性能解析する第２工程とを有し、前記アルゴリズムを実
現するシステムアーキテクチャをハードウェアとソフト
ウェアの混合体で構成することを特徴とする。
【０００６】この構成により、シミュレーションの結果
に基づいて構築したシステムは、機能ブロック間の通信
処理にオーバーヘッドが生じず、それに起因するシステ
ム再構築処理をしなくて済む様になる。
に基づいて構築したシステムは、機能ブロック間の通信
処理にオーバーヘッドが生じず、それに起因するシステ
ム再構築処理をしなくて済む様になる。
【０００７】上記目的はまた、プログラム言語によって
記述された複数の機能ブロックをもつ構成のアルゴリズ
ムのシミュレーションを行うシミュレーション装置にお
いて、前記の各機能ブロック間の通信量を計測する第１
手段と、前記の各機能ブロック間の通信量に基づいて前
記の各機能ブロックをハードウェアモデルで実現するか
ソフトウェアモデルで実現するかを決定する第２手段と
を備えることで、達成される。好適には、上記におい
て、前記第２手段によりハードウェアモデルとソフトウ
ェアモデルとに分割されて構成された前記アルゴリズム
のシミュレーションを実行して性能解析を行う第３手段
を備えることを特徴とする。
記述された複数の機能ブロックをもつ構成のアルゴリズ
ムのシミュレーションを行うシミュレーション装置にお
いて、前記の各機能ブロック間の通信量を計測する第１
手段と、前記の各機能ブロック間の通信量に基づいて前
記の各機能ブロックをハードウェアモデルで実現するか
ソフトウェアモデルで実現するかを決定する第２手段と
を備えることで、達成される。好適には、上記におい
て、前記第２手段によりハードウェアモデルとソフトウ
ェアモデルとに分割されて構成された前記アルゴリズム
のシミュレーションを実行して性能解析を行う第３手段
を備えることを特徴とする。
【０００８】この構成により、シミュレーションの結果
に基づいて構築したシステムは、システム設計後に機能
ブロック間の通信処理のオーバーヘッドが発生すること
がなくなり、通信処理のオーバーヘッドに起因するシス
テム再構築の必要性がなくなる。
に基づいて構築したシステムは、システム設計後に機能
ブロック間の通信処理のオーバーヘッドが発生すること
がなくなり、通信処理のオーバーヘッドに起因するシス
テム再構築の必要性がなくなる。
【０００９】上記目的を達成するシステム設計のシミュ
レーション方法は、シミュレーション対象処理の処理手
順をプログラム言語により複数の機能ブロックに分けて
記述し、前記機能ブロックの作成に用いたプログラム言
語をコンパイルしシミュレーションを行って前記機能ブ
ロック間で行われる通信の通信量を測定し、前記通信量
を基に前記機能ブロック間の通信経路を検討し、前記通
信を実現するハードウェアモデル間の通信速度が数値化
されている通信用のシミュレーションモデルに前記機能
ブロック間の通信をマッピングしたシミュレーションモ
デルと、ソフトウェアモデルの実行体を実行することが
できるＣＰＵモデルにソフトウェアとして実現したい前
記機能ブロックをソフトウェアモデルとしてマッピング
したシミュレーションモデルと、ハードウェアとして実
現したい前記機能ブロックをハードウェアを記述する言
語等により作成したシミュレーションモデルとを用意
し、前記の各シミュレーションモデルを協調させ実行し
て実行時間及び実行サイクル数を算出し、前記シミュレ
ーション対象処理を実際のシステム上の通信経路及びハ
ードウェアとソフトウェアの混合体として構成すること
を特徴とする。
レーション方法は、シミュレーション対象処理の処理手
順をプログラム言語により複数の機能ブロックに分けて
記述し、前記機能ブロックの作成に用いたプログラム言
語をコンパイルしシミュレーションを行って前記機能ブ
ロック間で行われる通信の通信量を測定し、前記通信量
を基に前記機能ブロック間の通信経路を検討し、前記通
信を実現するハードウェアモデル間の通信速度が数値化
されている通信用のシミュレーションモデルに前記機能
ブロック間の通信をマッピングしたシミュレーションモ
デルと、ソフトウェアモデルの実行体を実行することが
できるＣＰＵモデルにソフトウェアとして実現したい前
記機能ブロックをソフトウェアモデルとしてマッピング
したシミュレーションモデルと、ハードウェアとして実
現したい前記機能ブロックをハードウェアを記述する言
語等により作成したシミュレーションモデルとを用意
し、前記の各シミュレーションモデルを協調させ実行し
て実行時間及び実行サイクル数を算出し、前記シミュレ
ーション対象処理を実際のシステム上の通信経路及びハ
ードウェアとソフトウェアの混合体として構成すること
を特徴とする。
【００１０】この構成によっても、シミュレーションの
結果に基づいて構築したシステムは、システム設計後に
機能ブロック間の通信処理のオーバーヘッドが発生する
ことがなく、システムの再設計の必要性がなくなる。
結果に基づいて構築したシステムは、システム設計後に
機能ブロック間の通信処理のオーバーヘッドが発生する
ことがなく、システムの再設計の必要性がなくなる。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。
を参照して説明する。
【００１２】図１は、本発明の一実施形態に係るシミュ
レーション方法の概念説明図である。この図１の例で
は、入力データにデータ変換処理１１を施し出力データ
として出力するシステムを設計する。このデータ変換処
理１１は、直列に接続された機能ブロックＡ、機能ブロ
ックＢ、機能ブロックＣの３つの機能ブロックで構成さ
れるが、そのうちのどの機能ブロックをＣＰＵによるソ
フトウェアで実現するか、それとも専用ハードウェアで
実現するかを、シミュレータ１２で求める。
レーション方法の概念説明図である。この図１の例で
は、入力データにデータ変換処理１１を施し出力データ
として出力するシステムを設計する。このデータ変換処
理１１は、直列に接続された機能ブロックＡ、機能ブロ
ックＢ、機能ブロックＣの３つの機能ブロックで構成さ
れるが、そのうちのどの機能ブロックをＣＰＵによるソ
フトウェアで実現するか、それとも専用ハードウェアで
実現するかを、シミュレータ１２で求める。
【００１３】この例では、シミュレータ１２によるシミ
ュレーションの結果により、機能ブロックＡ及び機能ブ
ロックＢをＣＰＵモデル１６のソフトウェアで実現し、
機能ブロックＣをハードウェアモデル１７で実現するこ
ととしている。機能ブロックＡ及び機能ブロックＢをソ
フトウェア処理としたのは、機能ブロックＡと機能ブロ
ックＢとの間の通信量に基づいた判断であり、機能ブロ
ックＣをハードウェア処理としたのは、機能ブロックＢ
と機能ブロックＣとの間の通信量に基づいた判断であ
る。機能ブロック間の通信量は、シミュレータ１２に設
けた通信量測定器１３で求める。
ュレーションの結果により、機能ブロックＡ及び機能ブ
ロックＢをＣＰＵモデル１６のソフトウェアで実現し、
機能ブロックＣをハードウェアモデル１７で実現するこ
ととしている。機能ブロックＡ及び機能ブロックＢをソ
フトウェア処理としたのは、機能ブロックＡと機能ブロ
ックＢとの間の通信量に基づいた判断であり、機能ブロ
ックＣをハードウェア処理としたのは、機能ブロックＢ
と機能ブロックＣとの間の通信量に基づいた判断であ
る。機能ブロック間の通信量は、シミュレータ１２に設
けた通信量測定器１３で求める。
【００１４】上述した実施形態のシミュレーションを実
施するには、データ変換処理１１をプログラム言語で記
述してプログラム化し、シミュレータ１２が、プログラ
ム化されたデータ変換処理１１をコンパイルして実行す
る。このとき、通信量測定器１３がシミュレータ１２上
で動作し、各機能ブロック間の通信量を測定する。
施するには、データ変換処理１１をプログラム言語で記
述してプログラム化し、シミュレータ１２が、プログラ
ム化されたデータ変換処理１１をコンパイルして実行す
る。このとき、通信量測定器１３がシミュレータ１２上
で動作し、各機能ブロック間の通信量を測定する。
【００１５】各種の通信用シミュレーションモデルが用
意されており、通信量測定器１３の測定した通信量に応
じて適切な通信用シミュレーションモデルが選択され
る。この例では、通信量測定器１３の測定した機能ブロ
ックＡと機能ブロックＢとの間の通信量測定結果ｘと、
ＣＰＵのメモリアクセス通信用シミュレーションモデル
１４のＣＰＵ―ＲＡＭ間通信速度パラメータｚとから求
まる通信処理量により、ＣＰＵのメモリアクセス通信用
シミュレーションモデル１４が選択される。また、機能
ブロックＢと機能ブロックＣとの間の通信量測定結果ｙ
と、ＤＭＡ転送通信用シミュレーションモデル１５のＤ
ＭＡ―ＲＡＭ間通信速度パラメータｗとから求まる通信
処理量により、ＤＭＡ転送通信用シミュレーションモデ
ル１５が選択される。
意されており、通信量測定器１３の測定した通信量に応
じて適切な通信用シミュレーションモデルが選択され
る。この例では、通信量測定器１３の測定した機能ブロ
ックＡと機能ブロックＢとの間の通信量測定結果ｘと、
ＣＰＵのメモリアクセス通信用シミュレーションモデル
１４のＣＰＵ―ＲＡＭ間通信速度パラメータｚとから求
まる通信処理量により、ＣＰＵのメモリアクセス通信用
シミュレーションモデル１４が選択される。また、機能
ブロックＢと機能ブロックＣとの間の通信量測定結果ｙ
と、ＤＭＡ転送通信用シミュレーションモデル１５のＤ
ＭＡ―ＲＡＭ間通信速度パラメータｗとから求まる通信
処理量により、ＤＭＡ転送通信用シミュレーションモデ
ル１５が選択される。
【００１６】ハードウェア／ソフトウェア協調シミュレ
ータ１８は、上述したＣＰＵのメモリアクセス通信用シ
ミュレーションモデル１４とＤＭＡ転送通信用シミュレ
ーションモデル１５とに基づき、ＣＰＵモデル１６とハ
ードウェアモデル１７を選択し、データ変換処理１１を
実現する。
ータ１８は、上述したＣＰＵのメモリアクセス通信用シ
ミュレーションモデル１４とＤＭＡ転送通信用シミュレ
ーションモデル１５とに基づき、ＣＰＵモデル１６とハ
ードウェアモデル１７を選択し、データ変換処理１１を
実現する。
【００１７】ＣＰＵモデル１６は、機能ブロックＡ及び
機能ブロックＢをソフトウェアで実現することを想定
し、生成したソフトウェアモデルの実行体を実行するも
のであり、ＣＰＵモデル１６のレベルとしては、サイク
ルレベル精度のものや、ＩＳＳレベル等の抽象レベルの
ものがある。ハードウェアモデル１７は、機能ブロック
Ｃをハードウェアとして実現することを想定してシミュ
レーションするためのものであり、パラメータ等により
処理速度の値を入れたり、ハードウェア記述言語等を用
いてサイクル精度で記述されたりする。
機能ブロックＢをソフトウェアで実現することを想定
し、生成したソフトウェアモデルの実行体を実行するも
のであり、ＣＰＵモデル１６のレベルとしては、サイク
ルレベル精度のものや、ＩＳＳレベル等の抽象レベルの
ものがある。ハードウェアモデル１７は、機能ブロック
Ｃをハードウェアとして実現することを想定してシミュ
レーションするためのものであり、パラメータ等により
処理速度の値を入れたり、ハードウェア記述言語等を用
いてサイクル精度で記述されたりする。
【００１８】図２は、本発明の一実施形態に係るシミュ
レーション装置の説明図である。このシミュレーション
装置は、データ変換処理１１をプログラム言語等で記述
したプログラム２１と、データ変換処理１１の各機能ブ
ロック間通信量を測定する通信量測定器プログラム２２
と、プログラム２１，２２をシミュレーションするシミ
ュレータ２４と、プログラム２１，２２をコンパイルし
シミュレータ２４上で実行可能な実行体を生成するため
のコンパイラ２３とを備える。
レーション装置の説明図である。このシミュレーション
装置は、データ変換処理１１をプログラム言語等で記述
したプログラム２１と、データ変換処理１１の各機能ブ
ロック間通信量を測定する通信量測定器プログラム２２
と、プログラム２１，２２をシミュレーションするシミ
ュレータ２４と、プログラム２１，２２をコンパイルし
シミュレータ２４上で実行可能な実行体を生成するため
のコンパイラ２３とを備える。
【００１９】シミュレータ２４上で実行されたシミュレ
ーションにより、データ変換処理プログラム２１の実行
結果２５と、通信量測定器プログラム２１が求めた通信
量の測定結果２６とが出力される。
ーションにより、データ変換処理プログラム２１の実行
結果２５と、通信量測定器プログラム２１が求めた通信
量の測定結果２６とが出力される。
【００２０】シミュレーション装置は更に、各機能ブロ
ック間の通信を実現するために用意された各種の通信用
シミュレーションモデル２８（この中から、図１で示し
たモデル１４，１５が、通信量測定結果により選択され
る。）と、機能ブロックの機能を実現するために用意さ
れたＣＰＵやハードウェア等の機能用シミュレーション
モデル２７（この中から、図１で示したＣＰＵモデル１
６やハードウェアモデル１７が選択される。）と、シミ
ュレーションモデル２７，２８とプログラム２１を用い
てハードウェア／ソフトウェアの協調シミュレーション
の処理時間や処理サイクルカウント等の測定をするプロ
グラム２９と、プログラム２１，２９やモデル２７，２
８をコンパイルしてハードウェア／ソフトウェア協調シ
ミュレーションを行う実行体を生成するコンパイラ３０
と、ハードウェア／ソフトウェア協調シミュレーション
を行うシミュレータ３１とを備える。
ック間の通信を実現するために用意された各種の通信用
シミュレーションモデル２８（この中から、図１で示し
たモデル１４，１５が、通信量測定結果により選択され
る。）と、機能ブロックの機能を実現するために用意さ
れたＣＰＵやハードウェア等の機能用シミュレーション
モデル２７（この中から、図１で示したＣＰＵモデル１
６やハードウェアモデル１７が選択される。）と、シミ
ュレーションモデル２７，２８とプログラム２１を用い
てハードウェア／ソフトウェアの協調シミュレーション
の処理時間や処理サイクルカウント等の測定をするプロ
グラム２９と、プログラム２１，２９やモデル２７，２
８をコンパイルしてハードウェア／ソフトウェア協調シ
ミュレーションを行う実行体を生成するコンパイラ３０
と、ハードウェア／ソフトウェア協調シミュレーション
を行うシミュレータ３１とを備える。
【００２１】シミュレータ３１は、通信量測定結果２６
に基づいてハードウェアモデルとソフトウェアモデルと
に分割されて構成されたシステムの協調シミュレーショ
ンの結果（データ変換処理の実行結果）３２と、測定さ
れた処理時間やサイクルカウントの結果３３を出力す
る。
に基づいてハードウェアモデルとソフトウェアモデルと
に分割されて構成されたシステムの協調シミュレーショ
ンの結果（データ変換処理の実行結果）３２と、測定さ
れた処理時間やサイクルカウントの結果３３を出力す
る。
【００２２】図３は、上述した構成のシミュレーション
装置が実行する処理手順を示すフローチャートである。
先ず、ステップＳ１において、プログラム記述言語を用
いて複数の機能ブロックを持つデータ変換処理１１をプ
ログラム化して図２で説明したプログラム２１を作成す
る。次に、ステップＳ２において、通信量測定器１３を
プログラム化し、図２で説明したプログラム２２を作成
する。
装置が実行する処理手順を示すフローチャートである。
先ず、ステップＳ１において、プログラム記述言語を用
いて複数の機能ブロックを持つデータ変換処理１１をプ
ログラム化して図２で説明したプログラム２１を作成す
る。次に、ステップＳ２において、通信量測定器１３を
プログラム化し、図２で説明したプログラム２２を作成
する。
【００２３】次のステップＳ３では、ステップＳ１で作
成したプログラム２１をコンパイラ２３によってコンパ
イルし、シミュレータ２４が実行する。シミュレータ２
４によるデータ変換処理の結果２５が、データ変換処理
の仕様を満たすものであることを確認し、仕様を満たさ
ない場合にはプログラム２１を修正する必要がある。
成したプログラム２１をコンパイラ２３によってコンパ
イルし、シミュレータ２４が実行する。シミュレータ２
４によるデータ変換処理の結果２５が、データ変換処理
の仕様を満たすものであることを確認し、仕様を満たさ
ない場合にはプログラム２１を修正する必要がある。
【００２４】ステップＳ４では、通信量測定結果２６に
より各機能ブロック間の通信量を実現する最適な通信方
法を検討する。そして、ステップＳ５において、予め用
意された通信用シミュレーションモデルのライブラリの
中から、ステップＳ４の結果により選択した通信用シミ
ュレーションモデル（図１のモデル１４，１５）を各機
能ブロック間の通信にマッピングする。
より各機能ブロック間の通信量を実現する最適な通信方
法を検討する。そして、ステップＳ５において、予め用
意された通信用シミュレーションモデルのライブラリの
中から、ステップＳ４の結果により選択した通信用シミ
ュレーションモデル（図１のモデル１４，１５）を各機
能ブロック間の通信にマッピングする。
【００２５】そして、次のステップＳ６では、ステップ
Ｓ５の処理結果によりＣＰＵで処理すると判断された機
能ブロックをＣＰＵモデル上で動作できるソフトウェア
モデル２７として生成する。ステップＳ５にてハードウ
ェア化することに決った機能ブロックに関しては、ハー
ドウェア／ソフトウェア協調シミュレータ３１上で動作
できるハードウェアモデルとして作成する。
Ｓ５の処理結果によりＣＰＵで処理すると判断された機
能ブロックをＣＰＵモデル上で動作できるソフトウェア
モデル２７として生成する。ステップＳ５にてハードウ
ェア化することに決った機能ブロックに関しては、ハー
ドウェア／ソフトウェア協調シミュレータ３１上で動作
できるハードウェアモデルとして作成する。
【００２６】次のステップＳ７では、ハードウェア／ソ
フトウェア協調シミュレーションの処理時間や処理サイ
クルカウントを測定する図２に示す測定器（プログラ
ム）２９を作成する。そして、ステップＳ８で、プログ
ラム２１と、通信用シミュレーションモデル２８と、ソ
フトウェアモデル２７，ＣＰＵモデル１６，ハードウェ
アモデル１７と、測定器２９とをコンパイルし、ハード
ウェア／ソフトウェア協調シミュレータ３１にてシミュ
レーションを行う。
フトウェア協調シミュレーションの処理時間や処理サイ
クルカウントを測定する図２に示す測定器（プログラ
ム）２９を作成する。そして、ステップＳ８で、プログ
ラム２１と、通信用シミュレーションモデル２８と、ソ
フトウェアモデル２７，ＣＰＵモデル１６，ハードウェ
アモデル１７と、測定器２９とをコンパイルし、ハード
ウェア／ソフトウェア協調シミュレータ３１にてシミュ
レーションを行う。
【００２７】このシミュレーションの出力結果３２と、
処理時間／処理サイクルカウントのシミュレーション結
果３３を得ることにより、実現したバス等の通信経路、
ハードウェア／ソフトウェア混合体の構成について、デ
ータ変換処理１１の仕様を満たしているか否かを検討
し、満たしていない場合はステップＳ５に戻って通信用
シミュレーションモデル２８の選択内容を変更し、ま
た、ステップＳ１に戻ってプログラム２１の内容を変更
する。
処理時間／処理サイクルカウントのシミュレーション結
果３３を得ることにより、実現したバス等の通信経路、
ハードウェア／ソフトウェア混合体の構成について、デ
ータ変換処理１１の仕様を満たしているか否かを検討
し、満たしていない場合はステップＳ５に戻って通信用
シミュレーションモデル２８の選択内容を変更し、ま
た、ステップＳ１に戻ってプログラム２１の内容を変更
する。
【００２８】以上述べた様に、本実施形態によれば、通
信経路やＣＰＵやメモリ等のハードウェアの配置を行う
システム構成を構築するよりも前に、各機能ブロックの
通信量を測定し、その結果を反映してハードウェア／ソ
フトウェアの分割を行うため、通信による処理のオーバ
ーヘッドを考慮したシステムアーキテクチャの検討がで
き、通信処理のオーバーヘッドによるシステム再構築処
理の発生を防ぐことが可能となる。
信経路やＣＰＵやメモリ等のハードウェアの配置を行う
システム構成を構築するよりも前に、各機能ブロックの
通信量を測定し、その結果を反映してハードウェア／ソ
フトウェアの分割を行うため、通信による処理のオーバ
ーヘッドを考慮したシステムアーキテクチャの検討がで
き、通信処理のオーバーヘッドによるシステム再構築処
理の発生を防ぐことが可能となる。
【００２９】尚、上述した実施形態では、複数の機能ブ
ロックでデータ変換処理を行う場合について説明した
が、本発明はデータ変換処理に限らず、機能ブロック単
位で構成された如何なる処理に対しても適用可能であ
る。また、通信用シミュレーションモデルや機能用シミ
ュレーションモデルも単なる一例であり、本発明は任意
の通信経路をモデル化した通信用シミュレーションモデ
ル、任意のハードウェア／ソフトウェアの処理をモデル
化した機能用シミュレーションモデルにも有効である。
ロックでデータ変換処理を行う場合について説明した
が、本発明はデータ変換処理に限らず、機能ブロック単
位で構成された如何なる処理に対しても適用可能であ
る。また、通信用シミュレーションモデルや機能用シミ
ュレーションモデルも単なる一例であり、本発明は任意
の通信経路をモデル化した通信用シミュレーションモデ
ル、任意のハードウェア／ソフトウェアの処理をモデル
化した機能用シミュレーションモデルにも有効である。
【００３０】
【発明の効果】本発明によれば、システムを構成する複
数の機能ブロックのいずれをハードウェアあるいはソフ
トウェアで実現するかの判断を適切に行うことができ、
構築しようとするシステムのシミュレーションを的確且
つ迅速に行うことが可能となる。
数の機能ブロックのいずれをハードウェアあるいはソフ
トウェアで実現するかの判断を適切に行うことができ、
構築しようとするシステムのシミュレーションを的確且
つ迅速に行うことが可能となる。
【図１】本発明の一実施形態に係るシミュレーション方
法の概念説明図
法の概念説明図
【図２】本発明の一実施形態に係るシミュレーション装
置の構成図
置の構成図
【図３】本発明の一実施形態に係るシミュレーション方
法の処理手順を示すフローチャート
法の処理手順を示すフローチャート
１１ データ変換処理
１２ シミュレータ
１３ 通信量測定器
１４ 通信用シミュレーションモデル（ＣＰＵのメモリ
アクセス） １５ 通信用シミュレーションモデル（DMA転送） １６ ＣＰＵシミュレーションモデル １７ ハードウェアモデル １８、３１ ハードウェア／ソフトウェア協調シミュレ
ータ ２１ アーキテクチャ検討対象実行プログラム ２２ 通信量測定器用プログラム ２３、３０ コンパイラ ２４ シミュレータ ２５ 実行結果 ２６ 通信量測定結果 ２７ 機能用シミュレーションモデル ２８ 通信用シミュレーションモデル ２９ 処理時間・処理サイクル測定プログラム ３２ 処理の実行結果 ３３ 処理速度・処理サイクルカウント測定結果
アクセス） １５ 通信用シミュレーションモデル（DMA転送） １６ ＣＰＵシミュレーションモデル １７ ハードウェアモデル １８、３１ ハードウェア／ソフトウェア協調シミュレ
ータ ２１ アーキテクチャ検討対象実行プログラム ２２ 通信量測定器用プログラム ２３、３０ コンパイラ ２４ シミュレータ ２５ 実行結果 ２６ 通信量測定結果 ２７ 機能用シミュレーションモデル ２８ 通信用シミュレーションモデル ２９ 処理時間・処理サイクル測定プログラム ３２ 処理の実行結果 ３３ 処理速度・処理サイクルカウント測定結果
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０６Ｆ 11/36 Ｇ０６Ｆ 9/06 ６２０Ｒ
Claims (4)
- 【請求項１】 プログラム言語によって記述された複数
の機能ブロックをもつ構成のアルゴリズムのシミュレー
ションを行い、前記の各機能ブロック間の通信量を求め
る第１工程と、 前記通信量を基にして、前記の各機能ブロック間の通信
を、通信速度が予め数値化されている通信用シミュレー
ションモデルにマッピングすると共に、前記の各機能ブ
ロックを、ハードウェアとしての動作をモデル化した機
能用シミュレーションモデルにマッピングしてシミュレ
ーションを行い、性能解析する第２工程とを有し、前記
アルゴリズムを実現するシステムアーキテクチャをハー
ドウェアとソフトウェアの混合体で構成することを特徴
とするシステム設計のシミュレーション方法。 - 【請求項２】 プログラム言語によって記述された複数
の機能ブロックをもつ構成のアルゴリズムのシミュレー
ションを行うシミュレーション装置において、前記の各
機能ブロック間の通信量を計測する第１手段と、前記の
各機能ブロック間の通信量に基づいて前記の各機能ブロ
ックをハードウェアモデルで実現するかソフトウェアモ
デルで実現するかを決定する第２手段とを備えることを
特徴とするシステム設計のシミュレーション装置。 - 【請求項３】 前記第２手段によりハードウェアモデル
とソフトウェアモデルとに分割されて構成された前記ア
ルゴリズムのシミュレーションを実行して性能解析を行
う第３手段を備えることを特徴とする請求項２記載のシ
ステム設計のシミュレーション装置。 - 【請求項４】 シミュレーション対象処理の処理手順を
プログラム言語により複数の機能ブロックに分けて記述
し、前記機能ブロックの作成に用いたプログラム言語を
コンパイルしシミュレーションを行って前記機能ブロッ
ク間で行われる通信の通信量を測定し、前記通信量を基
に前記機能ブロック間の通信経路を検討し、前記通信を
実現するハードウェアモデル間の通信速度が数値化され
ている通信用のシミュレーションモデルに前記機能ブロ
ック間の通信をマッピングしたシミュレーションモデル
と、ソフトウェアモデルの実行体を実行することができ
るＣＰＵモデルにソフトウェアとして実現したい前記機
能ブロックをソフトウェアモデルとしてマッピングした
シミュレーションモデルと、ハードウェアとして実現し
たい前記機能ブロックをハードウェアを記述する言語等
により作成したシミュレーションモデルとを用意し、前
記の各シミュレーションモデルを協調させ実行して実行
時間及び実行サイクル数を算出し、前記シミュレーショ
ン対象処理を実際のシステム上の通信経路及びハードウ
ェアとソフトウェアの混合体として構成するシステム設
計のシミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330656A JP2003132108A (ja) | 2001-10-29 | 2001-10-29 | システム設計のシミュレーション方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330656A JP2003132108A (ja) | 2001-10-29 | 2001-10-29 | システム設計のシミュレーション方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003132108A true JP2003132108A (ja) | 2003-05-09 |
Family
ID=19146355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001330656A Pending JP2003132108A (ja) | 2001-10-29 | 2001-10-29 | システム設計のシミュレーション方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003132108A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100612818B1 (ko) * | 2004-01-15 | 2006-08-18 | 주식회사 영일교육시스템 | 통신 시뮬레이션 프로그램이 저장된 저장 매체 및 통신시뮬레이션 시스템 |
| JP2008262318A (ja) * | 2007-04-11 | 2008-10-30 | Fujitsu Ten Ltd | ソフトウェア評価装置及びその信号モニタ方法 |
| JP2010039678A (ja) * | 2008-08-04 | 2010-02-18 | Fujitsu Ltd | 設計支援プログラム、設計支援装置、および設計支援方法 |
| CN102760098A (zh) * | 2012-06-13 | 2012-10-31 | 北京航空航天大学 | 面向bit软件测试的处理器故障注入方法及其模拟器 |
| CN104866695A (zh) * | 2015-06-24 | 2015-08-26 | 武汉大学 | 一种经gpu加速的浸没边界-格子玻尔兹曼流固耦合模拟方法 |
-
2001
- 2001-10-29 JP JP2001330656A patent/JP2003132108A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100612818B1 (ko) * | 2004-01-15 | 2006-08-18 | 주식회사 영일교육시스템 | 통신 시뮬레이션 프로그램이 저장된 저장 매체 및 통신시뮬레이션 시스템 |
| JP2008262318A (ja) * | 2007-04-11 | 2008-10-30 | Fujitsu Ten Ltd | ソフトウェア評価装置及びその信号モニタ方法 |
| JP2010039678A (ja) * | 2008-08-04 | 2010-02-18 | Fujitsu Ltd | 設計支援プログラム、設計支援装置、および設計支援方法 |
| CN102760098A (zh) * | 2012-06-13 | 2012-10-31 | 北京航空航天大学 | 面向bit软件测试的处理器故障注入方法及其模拟器 |
| CN102760098B (zh) * | 2012-06-13 | 2014-12-31 | 北京航空航天大学 | 面向bit软件测试的处理器故障注入方法及其模拟器 |
| CN104866695A (zh) * | 2015-06-24 | 2015-08-26 | 武汉大学 | 一种经gpu加速的浸没边界-格子玻尔兹曼流固耦合模拟方法 |
| CN104866695B (zh) * | 2015-06-24 | 2017-10-24 | 武汉大学 | 一种经gpu加速的浸没边界‑格子玻尔兹曼流固耦合模拟方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10310822B1 (en) | Method and system for simulating a control program | |
| US8141011B1 (en) | Hardware description language code generation from a state diagram | |
| US10331548B2 (en) | Method and computer system for compiling and testing a control program | |
| EP0853792B1 (en) | Method of producing a digital signal processor | |
| CN104793983B (zh) | 用于模拟自动化工业设备的方法和模拟装置 | |
| EP1248211A2 (en) | Data processing system and design system | |
| US20210096830A1 (en) | Incremental code generation method | |
| Baghdadi et al. | Combining a performance estimation methodology with a hardware/software codesign flow supporting multiprocessor systems | |
| US9841954B1 (en) | Method and system for automatic code generation | |
| US9454627B1 (en) | Systems and methods for optimizing executable models for hardware synthesis | |
| Baghdadi et al. | Design space exploration for hardware/software codesign of multiprocessor systems | |
| JP2003132108A (ja) | システム設計のシミュレーション方法及びその装置 | |
| US7992112B2 (en) | Hardware verification programming description generation apparatus, high-level synthesis apparatus, hardware verification programming description generation method, hardware verification program generation method, control program and computer-readable recording medium | |
| Castro et al. | Automatic generation of a parameter-domain-based functional input coverage model | |
| KR101158637B1 (ko) | 효율적 시뮬레이션 정보 수집을 위한 실험 틀 및 이를 이용한 시뮬레이션 방법 및 시스템 | |
| Porto et al. | Modeling and virtual prototyping for embedded systems on mixed-signal multicores | |
| Kupriyanov et al. | High-speed event-driven rtl compiled simulation | |
| Xu et al. | Design space exploration of heterogeneous MPSoCs with variable number of hardware accelerators | |
| JP5147801B2 (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、及び制御プログラム | |
| Lagartinho-Oliveira et al. | GPGPU applied to support the construction of the state-space graphs of IOPT Petri net models | |
| Cai et al. | Introduction of design-oriented profiler of Specfic language | |
| Jaddoe et al. | Signature-based calibration of analytical system-level performance models | |
| Genius et al. | Model-Based Virtual Prototyping of CPS: Application to Bio-Medical Devices | |
| Arató et al. | Component-based hardware-software co-design | |
| Kenyon et al. | Programming pipelined CAD applications on message‐passing architectures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050406 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050727 |