JP5147801B2 - ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、及び制御プログラム - Google Patents
ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、及び制御プログラム Download PDFInfo
- Publication number
- JP5147801B2 JP5147801B2 JP2009200456A JP2009200456A JP5147801B2 JP 5147801 B2 JP5147801 B2 JP 5147801B2 JP 2009200456 A JP2009200456 A JP 2009200456A JP 2009200456 A JP2009200456 A JP 2009200456A JP 5147801 B2 JP5147801 B2 JP 5147801B2
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- communication
- calculation
- calculation formula
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
まず、第1の課題について説明する。
次に第2の課題について説明する。
・ channel2 → chan2
・ channel3 → chan3
・ channel4 → chan4
・ channel5 → chan5
また、機能ブロックAのregisterAを変数regAで表し、また機能ブロックBのregisterBを変数regBで表している。更に、各機能ブロックの各ステートの動作を関数として表している。ただし図14で示す例においては、ステートstateA_3の動作を表す関数stA_3と、stateB_3の動作を表す関数stB_3以外の関数、つまりstA_0、stA_1、stA_2、stA_4、stA_5、およびstB_0、stB_1、stB_2、stB_4、stB_5の関数は省略している。また図14に示す動作モデルの例において、図12で示す各組み合わせロジックの動作を個々の関数で表している。組み合わせロジックA11205の演算を実行するための関数をlogic_A1とし、他の組み合わせロジック1206、1207、1208も同様に関数logic_A2、logic_B1、logic_B2として表している。各組み合わせロジックの演算内容については省略するが、各組み合わせロジック間で演算内容は異なるものとする。
・ ハードウェアの動作記述を、機能ブロック単位で並列動作するハードウェアの回路ブロック(機能ブロック)に分割する手段(機能ブロック分割手段)402
・ 各機能ブロックに対して、CDFG(コントロール・データフロー・グラフ)を生成する手段(CDFG生成手段)403
・ 各機能ブロックに対応する、ハードウェアに与えられた設計仕様の動作周波数の制約を満たすためにCDFGのノードをスケジューリングし、ノードをステートに割り振る手段(スケジューリング・ステート割り振り手段)404
・ 各機能ブロックにおける、手段404でスケジューリングされたステートのノードのうち、通信における送信動作を表すノードを抽出する手段(送信ノード抽出手段)405
・ 各機能ブロックにおける、手段404でスケジューリングされたステートのノードのうち、通信における受信動作を表すノードを抽出する手段(受信ノード抽出手段)406
・ 各機能ブロックにおける、手段405で抽出された送信動作を表すノードのうち、送信するデータが他の通信から影響を受けているか、また手段406で抽出された受信動作を表すノードのうち、受信したデータが他の通信に影響を与えるかを調査する手段(通信依存調査手段)407
・ 各機能ブロックに対して、手段407で調査した結果、他の通信に依存している送信動作がある場合、該通信を識別する情報と、該通信が依存している通信を識別する情報と、該通信の計算式と、該計算式の未実行・実行済みを判別するためのフラグとを含むデータ構造を作成し、該データ構造を登録するためのリストを作成し、リストにデータ構造を登録、削除するなどの制御記述を生成する手段(通信リスト制御記述生成手段)408
・ 各機能ブロックに対して、手段408で生成した制御記述を用いて、通信の計算式を計算する順番を制御する記述を生成する手段(計算順序制御記述生成手段)409
・ 各機能ブロックに対して、通信動作を含むステートの計算を、通信動作を基準として複数の計算フェーズに分割し、各計算フェーズに対応する分割された計算を順番に実行することで、ハードウェアをサイクル精度で検証できる動作モデルを、プログラミング言語で表現した記述として生成する手段(動作モデル記述生成手段)410
ここで、手段401、手段402,手段403、および手段404については、特許文献3で述べられている手法を用いることとする。
実施例1では、図4で示すような回路動作に対して高位合成を行い、図5で示すようなブロック構成のハードウェアを、サイクル精度で検証可能な動作モデルを生成することを考える。
送信ノード、および受信ノードを抽出する処理(抽出処理)を開始する。
機能ブロックの複数のステートから任意のステートを選択する。
機能ブロックの全てのステートで抽出処理が終了したか判定する。
CDFGデータベースd1から抽出対象ステートに含まれる全てのノード情報を収集する。
s4で収集したノードから任意のノードを選択する。
ステートの全てのノードで調査処理が終了したか判定する。
ノードの動作情報を調査する。
ノードの動作情報が送信を表すノードであるか判定する。
ノードの動作情報が受信を表すノードであるか判定する。
送信するデータが、同一ステップ中に存在する他の通信ノードから影響を受けているかどうか、依存関係を調査する。依存関係は、CDFGのノードは有向性のある枝で接続しているので、枝に沿ってノードをたどることで調査できる。
s10で調査した依存関係の有無を含め、送信ノードの動作情報を、送信ノードを集めたデータベースd2に保存する。
受信したデータが、同一ステップ中に存在する他の通信ノードに影響を与えているかどうか、依存関係を調査する。依存関係は、CDFGのノードは有向性のある枝で接続しているので、枝に沿ってノードをたどることで調査できる。
s12で調査した依存関係の有無を含め、受信ノードの動作情報を、受信ノードを集めたデータベースd3に保存する。
このアルゴリズムを図6のCDFGに当てはめると、機能ブロックAにおいては、s8の処理で送信ノードにノード601が該当すると判断され、データベースd2に登録される。また、一方の機能ブロックBにおいては、s9の処理で受信ノードにノード602が該当すると判断され、データベースd3に登録される。
本実施例2では、図11で示すような回路動作に対して高位合成を行い、図12で示すようなブロック構成のハードウェアを、サイクル精度で検証可能な動作モデルを生成することを考える。
図23は、図12に示す機能ブロックAのステートstateA_3と、図12に示す機能ブロックBのステートstateB_3の第1フェーズ目の計算を関数で表した動作モデルを示している。関数stA_3_1stPhaseでは、通信動作M1の通信を表現するために、通信路channel1を表す変数chan1に、registerAを表す変数regAの値を代入している。また、第2フェーズ目の計算で用いるデータ構造を図21で示す構造体を用い、各メンバ変数とメンバ関数を設定し、図22で示すデータ構造のリストに登録している。
図25は、第2フェーズ目の計算を関数で表した動作モデルの例を示している。この例では、通信路の計算式を計算した結果が、3フェーズ目の計算において用いられるような通信路について、計算を行っている。第3フェーズ目で計算される通信動作はM10である。通信動作M10の通信路はchannel5であり、通信路channel5に対して送信動作を行う通信を表した関数は、図24において、function_c4toc5である。よってfunction_c4toc5の計算を行う。第1フェーズ目の説明で述べたように、図24に示す関数では、通信の依存関係に沿って、依存関係がある通信の計算を先に進めていく。具体的には、次の順番で計算される。
2.function_c2toc3
3.function_c3toc4
4.function_c4toc5
また、第2フェーズ目の通信動作の計算において他の手順で計算を進めても良い。図22に示すデータ構造に、通信路の計算式が計算済みかどうかを示すフラグを追加し、第1フェーズ目の通信動作の計算時点において該フラグを未計算の状態に設定し、第2フェーズ目の通信動作の計算において、通信路の計算式が計算された後、フラグを計算済みの状態に設定することで、重複して同じ計算を行わないようにすることができる。
図29は機能ブロックAのステートstateA_3と、機能ブロックBのステートstateB_3の第3フェーズ目の計算を関数で表した動作モデルである。
2 キーボードなどの入力装置
3 計算機本体
4 ハードウェア高位合成プログラム
31 制御部(CPU)
32 メモリなどの可読記録媒体
33 磁気ディスクなどの可読記録媒体
100 ハードウェア検証用プログラミング記述生成装置としてのコンピュータシステム
401 構文解析・字句解析手段
402 機能ブロック分割手段
403 CDFG生成手段
404 スケジューリング・ステート割り振り手段
405 送信ノード抽出手段
406 受信ノード抽出手段
407 通信依存調査手段
408 通信リスト制御記述生成手段
409 計算順序制御記述生成手段
410 動作モデル記述生成手段
Claims (15)
- ハードウェアの動作を検証可能な汎用プログラミング記述による動作モデルを生成する装置であって、
ハードウェアの構造に関する情報を含まず、回路動作のみが記述された並列動作の記述を含むハードウェアの動作記述から、該ハードウェアを並列に動作し、かつ通信動作が行われる複数の機能ブロックに分割し、分割された機能ブロック毎に動作記述を解析して得られる動作情報から、該ハードウェアのコントロールデータフローグラフを生成するコントロールデータフローグラフ生成手段と、
ハードウェア仕様として要求される動作周波数で、生成したコントロールデータフローグラフをスケジューリングして各ステートに回路動作を割り振るスケジューリング手段と、
該複数の機能ブロックの各々における通信動作を含むステートでのハードウェアの動作を表す計算式を、通信動作を基準として、送信動作が行われるまでの動作の計算式、および受信動作が行われてからの動作の計算式を含む、該ステートを構成する2以上のフェーズで計算される複数の計算式に分割して生成する計算式生成手段と、
該ハードウェアを汎用プログラミング言語で表現した記述による、該分割した2以上のフェーズで計算される計算式に基づいてサイクル精度で該ハードウェアを検証する動作モデルとして、該ステートの動作モデルを分割した2以上のフェーズの動作モデルを生成する動作モデル生成手段と
を有し、
該動作モデル生成手段は、該2以上のフェーズの動作モデルを、該2以上のフェーズで計算される計算式のうちで、他の計算式に影響を与える計算式が、他の計算式に影響を与えていない計算式よりも先に計算されるように生成する、ハードウェア検証用プログラミング記述生成装置。 - 請求項1に記載のハードウェア検証用プログラミング記述生成装置において、
前記動作モデル生成手段は、
前記通信動作を基準として分割した計算式を用い、最初に送信動作の計算式を計算するフェーズと、次に受信動作の計算式を計算するフェーズとの計2フェーズの計算を行い、ハードウェアをサイクル精度で検証する動作モデルを生成する、ハードウェア検証用プログラミング記述生成装置。 - 請求項1に記載のハードウェア検証用プログラミング記述生成装置において、
前記動作モデル生成手段は、
前記通信動作を基準として分割した計算式を用い、2つ以上の機能ブロックが存在する場合に、全ての機能ブロックにおける送信動作の計算式を計算するフェーズと、次に全ての機能ブロックにおける受信動作の計算式を計算するフェーズとの計2フェーズの計算を行い、ハードウェアをサイクル精度で検証する動作モデルを生成する、ハードウェア検証用プログラミング記述生成装置。 - 請求項1に記載のハードウェア検証用プログラミング記述生成装置において、
前記動作モデル生成手段は、
前記通信動作を基準として分割して得られた2以上の計算式のうちの1つを、
2つ以上の機能ブロックが存在し、かつ2つ以上の通信路を用い、かつ通信路で通信する値が他の通信に依存している場合、通信する値が他の通信路から影響を受けない送信動作の計算式を計算するフェーズと、次に、通信する値が他の通信路から影響を受けている、または影響を与えている通信動作の計算式を計算するフェーズと、最後に全ての機能ブロックにおいて、受信する値が他の通信路に影響を与えていない受信動作の計算式を計算するフェーズとの計3フェーズに分けて計算し、ハードウェアをサイクル精度で検証する動作モデルを生成する、ハードウェア検証用プログラミング記述生成装置。 - 請求項4に記載のハードウェア検証用プログラミング記述生成装置において、
前記動作モデル生成手段は、
前記2フェーズ目の計算において、任意の通信路の計算式を計算する際に、該通信路が依存している通信路の計算を先に行うような順番で計算を進めることで、ハードウェアをサイクル精度で検証する動作モデルを生成する、ハードウェア検証用プログラミング記述生成装置。 - 請求項4に記載のハードウェア検証用プログラミング記述生成装置において、
前記動作モデル生成手段は、
前記2フェーズ目の計算において、通信路の計算式を計算した結果が3フェーズ目の計算において用いられるような通信路を抽出し、抽出された通信路の計算式から計算を開始するような順番で計算を進めることで、ハードウェアをサイクル精度で検証する動作モデルを生成する、ハードウェア検証用プログラミング記述生成装置。 - 請求項4に記載のハードウェア検証用プログラミング記述生成装置において、
前記動作モデル生成手段は、
前記複数の通信路の計算式を計算する処理で、通信路の計算式が計算済みかどうかを示すフラグを用い、1フェーズ目の計算において、全ての通信路についてのフラグを未計算の状態に設定し、2フェーズ目の計算において、通信路の計算式が計算された後、フラグを計算済みの状態に設定することで、ハードウェアをサイクル精度で検証する動作モデルを生成する、ハードウェア検証用プログラミング記述生成装置。 - コンピュータによりハードウェアの動作を検証可能な汎用プログラミング記述による動作モデルを生成する方法であって、
該コンピュータにおけるコントロールデータフローグラフ生成手段が、ハードウェアの構造に関する情報を含まず、回路動作のみが記述された並列動作の記述を含むハードウェアの動作記述から、該ハードウェアを並列に動作し、かつ通信動作が行われる複数の機能ブロックに分割し、分割された機能ブロック毎に動作記述を解析して得られる動作情報から、該ハードウェアのコントロールデータフローグラフを生成するコントロールデータフローグラフ生成ステップと、
該コンピュータにおけるスケジューリング手段が、ハードウェア仕様として要求される動作周波数で、生成したコントロールデータフローグラフをスケジューリングして各ステートに回路動作を割り振るスケジューリングステップと、
該コンピュータにおける計算式生成手段が、該複数の機能ブロックの各々における通信動作を含むステートでのハードウェアの動作を表す計算式を、通信動作を基準として、送信動作が行われるまでの動作の計算式、および受信動作が行われてからの動作の計算式を含む、該ステートを構成する2以上のフェーズで計算される複数の計算式に分割して生成する計算式生成ステップと、
該コンピュータにおける動作モデル生成手段が、該ハードウェアを汎用プログラミング言語で表現した記述による、該分割した2以上のフェーズで計算される計算式に基づいてサイクル精度で該ハードウェアを検証する動作モデルとして、該ステートの動作モデルを分割した2以上のフェーズの動作モデルを生成する動作モデル生成ステップとを有し、
該動作モデル生成ステップでは、該動作モデル生成手段が、該2以上のフェーズの動作モデルを、該2以上のフェーズで計算される計算式のうちで、他の計算式に影響を与える計算式が、他の計算式の影響を与えていない計算式よりも先に計算されるように生成する、ハードウェア検証用プログラミング記述生成方法。 - 請求項8に記載のハードウェア検証用プログラミング記述生成方法において、
前記動作モデル生成ステップは、
前記動作モデル生成手段が、前記通信動作を基準として分割した計算式を用い、最初に送信動作の計算式を計算するフェーズと、次に受信動作の計算式を計算するフェーズの計2フェーズの計算を行い、ハードウェアをサイクル精度で検証する動作モデルを生成する処理ステップを有する、ハードウェア検証用プログラミング記述生成方法。 - 請求項8に記載のハードウェア検証用プログラミング記述生成方法において、
前記動作モデル生成ステップは、
前記動作モデル生成手段が、前記通信動作を基準として分割した計算式を用い、2つ以上の機能ブロックが存在する場合に、全ての機能ブロックにおける送信動作の計算式を計算するフェーズと、次に全ての機能ブロックにおける受信動作の計算式を計算するフェーズの計2フェーズの計算を行い、ハードウェアをサイクル精度で検証する動作モデルを生成する処理ステップを有する、ハードウェア検証用プログラミング記述生成方法。 - 請求項8に記載のハードウェア検証用プログラミング記述生成方法において、
前記動作モデル生成ステップは、
前記動作モデル生成手段が、
前記通信動作を基準として分割して得られた2以上の計算式のうちの1つを、
2つ以上の機能ブロックが存在し、かつ2つ以上の通信路を用い、かつ通信路で通信する値が他の通信に依存している場合、通信する値が他の通信路から影響を受けない送信動作の計算式を計算するフェーズと、次に、通信する値が他の通信路から影響を受けている、または影響を与えている通信動作の計算式を計算するフェーズと、最後に全ての機能ブロックにおいて、受信する値が他の通信路に影響を与えていない受信動作の計算式を計算するフェーズの計3フェーズに分けて計算し、ハードウェアをサイクル精度で検証する動作モデルを生成する処理ステップを有する、ハードウェア検証用プログラミング記述生成方法。 - 請求項11に記載のハードウェア検証用プログラミング記述生成方法において、
前記動作モデル生成ステップは、
前記動作モデル生成手段が、前記2フェーズ目の計算において、任意の通信路の計算式を計算する際に、該通信路が依存している通信路の計算を先に行うような順番で計算を進めることで、ハードウェアをサイクル精度で検証する動作モデルを生成する処理ステップを有する、ハードウェア検証用プログラミング記述生成方法。 - 請求項11に記載のハードウェア検証用プログラミング記述生成方法において、
前記動作モデル生成ステップは、
前記動作モデル生成手段が、前記2フェーズ目の計算において、通信路の計算式を計算した結果が3フェーズ目の計算において用いられるような通信路を抽出し、抽出された通信路の計算式から計算を開始するような順番で計算を進めることで、ハードウェアをサイクル精度で検証する動作モデルを生成する処理ステップを有する、ハードウェア検証用プログラミング記述生成方法。 - 請求項11に記載のハードウェア検証用プログラミング記述生成方法において、
前記動作モデル生成ステップは、
前記動作モデル生成手段が、複数の通信路の計算式を計算する処理で、通信路の計算式が計算済みかどうかを示すフラグを用い、1フェーズ目の計算において、全ての通信路についてのフラグを未計算の状態に設定し、2フェーズ目の計算において、通信路の計算式が計算された後、フラグを計算済みの状態に設定することで、ハードウェアをサイクル精度で検証する動作モデルを生成する処理ステップを有する、ハードウェア検証用プログラミング記述生成方法。 - ハードウェアの動作を検証可能な汎用プログラミング記述による動作モデルを生成する方法における各ステップの処理をコンピュータにより行うための制御プログラムであって、
前記各ステップの処理は、請求項8から請求項14にいずれかに記載のハードウェア検証用プログラミング記述生成方法における各処理ステップである、制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009200456A JP5147801B2 (ja) | 2009-08-31 | 2009-08-31 | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、及び制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009200456A JP5147801B2 (ja) | 2009-08-31 | 2009-08-31 | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、及び制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011053805A JP2011053805A (ja) | 2011-03-17 |
JP5147801B2 true JP5147801B2 (ja) | 2013-02-20 |
Family
ID=43942766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009200456A Expired - Fee Related JP5147801B2 (ja) | 2009-08-31 | 2009-08-31 | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、及び制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5147801B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102286050B1 (ko) * | 2017-06-23 | 2021-08-03 | 현대자동차주식회사 | 차량 네트워크에서 진단 오류 방지를 위한 방법 및 장치 |
US10981578B2 (en) * | 2018-08-02 | 2021-04-20 | GM Global Technology Operations LLC | System and method for hardware verification in an automotive vehicle |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006139729A (ja) * | 2004-11-15 | 2006-06-01 | Sharp Corp | ハードウェア検証用プログラミング言語モデル生成装置、ハードウェア検証用プログラミング言語モデル生成方法、コンピュータシステム、ハードウェアシミュレーション方法、制御プログラムおよび可読記憶媒体 |
-
2009
- 2009-08-31 JP JP2009200456A patent/JP5147801B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011053805A (ja) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9335977B2 (en) | Optimization of a data flow program based on access pattern information | |
JP4028107B2 (ja) | 分解及び分割によるハードウェアの検証並びに表現方法 | |
US6026226A (en) | Local compilation in context within a design hierarchy | |
US20030208730A1 (en) | Method for verifying properties of a circuit model | |
US20020152061A1 (en) | Data processing system and design system | |
WO2004084027A2 (en) | Mixed-level hdl/high-level co-simulation of a circuit design | |
KR20220148913A (ko) | 초기 단계 회로 설계에서 기계 학습 기반 메트릭 예측 | |
Karfa et al. | Verification of datapath and controller generation phase in high-level synthesis of digital circuits | |
US11126408B2 (en) | Incremental code generation method | |
US7813912B1 (en) | Profiling a hardware system generated by compiling a high level language onto a programmable logic device | |
US9223910B1 (en) | Performance and memory efficient modeling of HDL ports for simulation | |
US9619598B2 (en) | Input space reduction for verification test set generation | |
JP5147801B2 (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、及び制御プログラム | |
US7606694B1 (en) | Framework for cycle accurate simulation | |
JP4293562B2 (ja) | ハードウェア検証用プログラミング記述生成装置、高位合成装置、ハードウェア検証用プログラミング記述生成方法、ハードウェア検証用プログラム生成方法、制御プログラムおよび可読記録媒体 | |
JP5328447B2 (ja) | 高位合成装置および高位合成方法、半導体集積回路の製造方法、制御プログラム、可読記憶媒体 | |
JP5162531B2 (ja) | シミュレーション支援方法、シミュレーション支援プログラムを記憶した記憶媒体およびシミュレーション支援装置 | |
US6968523B2 (en) | Design method of logic circuit using data flow graph | |
Roy et al. | Tool integration for automated synthesis of distributed embedded controllers | |
Yang et al. | Validating scheduling transformation for behavioral synthesis | |
Densmore et al. | Microarchitecture development via metropolis successive platform refinement | |
JP3171182B2 (ja) | 機能合成方法,機能合成装置およびその記録媒体 | |
JP2020160650A (ja) | 高位合成方法、高位合成装置、及び高位合成システム | |
Balarin et al. | High Level Synthesis | |
JPH0916642A (ja) | データ処理装置のアーキテクチャ評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5147801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
LAPS | Cancellation because of no payment of annual fees |